CN100390947C - 金属氧化物半导体场效应晶体管及其制造方法 - Google Patents
金属氧化物半导体场效应晶体管及其制造方法 Download PDFInfo
- Publication number
- CN100390947C CN100390947C CNB2004100300500A CN200410030050A CN100390947C CN 100390947 C CN100390947 C CN 100390947C CN B2004100300500 A CNB2004100300500 A CN B2004100300500A CN 200410030050 A CN200410030050 A CN 200410030050A CN 100390947 C CN100390947 C CN 100390947C
- Authority
- CN
- China
- Prior art keywords
- drain
- field effect
- effect transistor
- mos field
- grid
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 23
- 230000005669 field effect Effects 0.000 claims abstract description 44
- 238000000034 method Methods 0.000 claims abstract description 40
- 150000002500 ions Chemical class 0.000 claims abstract description 28
- 229910052751 metal Inorganic materials 0.000 claims abstract description 16
- 239000002184 metal Substances 0.000 claims abstract description 16
- 238000005530 etching Methods 0.000 claims abstract description 11
- 239000000758 substrate Substances 0.000 claims description 36
- 230000004888 barrier function Effects 0.000 claims description 17
- 229910021332 silicide Inorganic materials 0.000 claims description 17
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 claims description 17
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 14
- 239000000463 material Substances 0.000 claims description 6
- 239000000377 silicon dioxide Substances 0.000 claims description 5
- 238000005229 chemical vapour deposition Methods 0.000 claims description 4
- 238000005468 ion implantation Methods 0.000 claims description 4
- 229910052814 silicon oxide Inorganic materials 0.000 claims description 4
- 229910017052 cobalt Inorganic materials 0.000 claims description 3
- 239000010941 cobalt Substances 0.000 claims description 3
- GUTLYIVDDKVIGB-UHFFFAOYSA-N cobalt atom Chemical compound [Co] GUTLYIVDDKVIGB-UHFFFAOYSA-N 0.000 claims description 3
- 230000003647 oxidation Effects 0.000 claims description 3
- 238000007254 oxidation reaction Methods 0.000 claims description 3
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 3
- 229920005591 polysilicon Polymers 0.000 claims description 3
- 229910052691 Erbium Inorganic materials 0.000 claims description 2
- UYAHIZSMUZPPFV-UHFFFAOYSA-N erbium Chemical compound [Er] UYAHIZSMUZPPFV-UHFFFAOYSA-N 0.000 claims description 2
- ZXEYZECDXFPJRJ-UHFFFAOYSA-N $l^{3}-silane;platinum Chemical compound [SiH3].[Pt] ZXEYZECDXFPJRJ-UHFFFAOYSA-N 0.000 claims 1
- 229910021339 platinum silicide Inorganic materials 0.000 claims 1
- 229910021341 titanium silicide Inorganic materials 0.000 claims 1
- WQJQOUPTWCFRMM-UHFFFAOYSA-N tungsten disilicide Chemical compound [Si]#[W]#[Si] WQJQOUPTWCFRMM-UHFFFAOYSA-N 0.000 claims 1
- 229910021342 tungsten silicide Inorganic materials 0.000 claims 1
- 239000004065 semiconductor Substances 0.000 abstract description 6
- 239000013078 crystal Substances 0.000 abstract 1
- 229910044991 metal oxide Inorganic materials 0.000 abstract 1
- 150000004706 metal oxides Chemical class 0.000 abstract 1
- 238000005516 engineering process Methods 0.000 description 8
- 230000000694 effects Effects 0.000 description 7
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 4
- 239000007943 implant Substances 0.000 description 4
- 229910052710 silicon Inorganic materials 0.000 description 4
- 239000010703 silicon Substances 0.000 description 4
- 238000001020 plasma etching Methods 0.000 description 3
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 2
- 238000002955 isolation Methods 0.000 description 2
- 238000001259 photo etching Methods 0.000 description 2
- BASFCYQUMIYNBI-UHFFFAOYSA-N platinum Chemical compound [Pt] BASFCYQUMIYNBI-UHFFFAOYSA-N 0.000 description 2
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 1
- 230000009286 beneficial effect Effects 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 238000000407 epitaxy Methods 0.000 description 1
- 238000002513 implantation Methods 0.000 description 1
- 229910052759 nickel Inorganic materials 0.000 description 1
- 229910052697 platinum Inorganic materials 0.000 description 1
- 238000004886 process control Methods 0.000 description 1
- 238000010301 surface-oxidation reaction Methods 0.000 description 1
- 229910052719 titanium Inorganic materials 0.000 description 1
- 239000010936 titanium Substances 0.000 description 1
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 1
- 229910052721 tungsten Inorganic materials 0.000 description 1
- 239000010937 tungsten Substances 0.000 description 1
Images
Landscapes
- Insulated Gate Type Field-Effect Transistor (AREA)
Abstract
本发明提供一种具有金属氧化物半导体场效应晶体管及其制造方法。先于基底的有源区中形成沟槽，接着形成多个第一绝缘间隙壁于沟槽的侧壁及其外缘，再形成栅介电层于暴露出的基底上。然后，在沟槽上形成栅极，再进行离子注入，以在第一绝缘间隙壁下方与栅极外侧的基底中形成源极/漏极。接着，在基底上形成绝缘层，再以非等向性蚀刻法蚀刻此绝缘层，以在栅极的侧壁上形成多个第二绝缘间隙壁，并暴露出栅极外侧的基底的表面。最后，形成硅化金属层于暴露出的栅极与基底的上表面。
Description
技术领域
本发明涉及一种半导体元件及其制造方法，特别是涉及一种具有高起的源极/漏极的金属氧化物半导体场效应晶体管及其制造方法。
背景技术
当元件的集成度不断地增加时，金属氧化物半导体场效应晶体管(metal-oxide-semiconductor field effect transistor；MOSFET)元件的尺寸也必须不断地缩小。金属氧化物半导体场效应晶体管元件尺寸缩小的结果，使得其源极/漏极的垂直方向的接面深度(junction depth)也必须跟着减少，以降低短通道效应并改善绝缘性质。但也因为如此，使得源极/漏极的电阻逐渐上升至与金属氧化物半导体场效应晶体管通道(channel)的电阻相当。
为了调降源极/漏极的片电阻(sheet resistance)，在0.2微米以下的半导体工艺在制作金属氧化物半导体场效应晶体管时，通常会进行自动对准金属硅化物(self-aligned silicide；salicide)工艺。但是，在源极/漏极上形成金属硅化物的过程中，由于硅与金属反应而耗损，容易使源极/漏极的浅接面(shallow junction)处发生漏电流(leakage current)的问题，严重时将导致元件失效。解决上述问题之一是形成一种高起的源极/漏极(raised source/drain)，来确保源极/漏极浅接面的完整，并提供较大的接面深度以进行金属硅化物工艺，改善漏电流问题。
请参照图1，图1所示为现有的具有高起的源极/漏极的金属氧化物半导体场效应晶体管的结构剖面图。在基底100中形成有浅沟槽隔离(Shallow trenchIsolation；STI)105，定义出有源区107。在有源区107上的金属氧化物半导体场效应晶体管具有栅氧化层110、栅极115、外延硅层120、硅化金属层135与源极/漏极140。另外，在栅极115的侧壁有氧化硅间隙壁130。现有技术是利用选择性外延(selective epitaxy)的方法，在源极/漏极140上生长100nm或更厚的外延硅层120，来形成高起的源极/漏极结构，以解决上述的问题。
然而选择性外延工艺控制不易，且其成长堆积时会有方向性的问题，产生平面效应(facet effect)，使堆积出来的外延硅层120的侧面与氧化硅间隙壁130之间会有个夹角θ。因为在此夹角θ范围内没有任何屏障，使得在进行离子注入以形成源极/漏极140时，离子会透过夹角θ的空隙，进入至基底100的较深处，增加源极/漏极140的接合深度，使短通道效应的问题更为严重。
发明内容
本发明的目的就是在提供一种具有高起的源极/漏极的金属氧化物半导体场效应晶体管及其制造方法，不需要使用选择性外延生长技术，就可以形成具有高起的源极/漏极结构的金属氧化物半导体场效应晶体管。
本发明的另一目的是在提供一种具有高起的源极/漏极的金属氧化物半导体场效应晶体管及其制造方法，只需要使用现有的半导体工艺技术，即可形成具有高起的源极/漏极结构的金属氧化物半导体场效应晶体管。
本发明的又一目的是在提供一种具有高起的源极/漏极的金属氧化物半导体场效应晶体管及其制造方法，可以缩短金属氧化物半导体场效应晶体管的通道使其阻值降低。
为了实现上述的发明目的，本发明提出一种具有高起的源极/漏极的金属氧化物半导体场效应晶体管的制造方法。先于基底的有源区中形成沟槽，然后进行第一导电型离子注入步骤，以在有源区的基底中形成第一型阱。接着，形成多个第一绝缘间隙壁于沟槽的侧壁及其外缘，再形成栅介电层于暴露出的基底上。然后，在沟槽上形成栅极，再进行第二导电型离子注入，以在第一绝缘间隙壁下方与栅极外侧的基底中形成源极/漏极。接着，在基底上形成绝缘层，再以非等向性蚀刻法蚀刻此绝缘层，以在栅极的侧壁上形成多个第二绝缘间隙壁，并暴露出栅极外侧的基底的表面。最后，形成硅化金属层于暴露出的栅极与基底的上表面。
为了实现上述的发明目的，提出一种具有高起的源极/漏极的金属氧化物半导体场效应晶体管的结构，此具有高起的源极/漏极的金属氧化物半导体场效应晶体管至少包含下列各元件。有多个第一绝缘间隙壁位于一个沟槽的侧壁与其外缘，此沟槽位于基底上的有源区中。栅介电层位于暴露出的沟槽底部上，而栅极位于栅介电层上。多个第二绝缘间隙壁位于栅极的侧壁上。二源极/漏极位于栅极外侧与第一间隙壁下方的基底中。还有多个硅化金属层位于栅极与源极/漏极的上表面。
依照本发明一较佳实施例，第一绝缘间隙壁与第二绝缘间隙壁的较佳材料为氧化硅。当第一导电型离子为P导电型离子时，第二导电型离子为N导电型离子；反之亦可。而硅化金属层的材料较佳为硅化钴。
如上所述，本发明利用在有源区中蚀刻出一沟槽，再形成栅介电层与栅极于其上，接着利用离子注入在栅极两侧基底中形成源极/漏极。如此，源极/漏极的相对高度就升高了。所以在不发生短通道效应的前提下，可容忍的源极/漏极的接合深度也增加了。使得后续在源极/漏极表面形成硅化金属层时，源极/漏极的浅接面不会被破坏而造成漏电流的问题。
附图说明
下面结合附图，通过对本发明的具体实施方式详细描述，将使本发明的技术方案及其它有益效果显而易见。
附图中，
图1所示现有的具有高起的源极/漏极的金属氧化物半导体场效应晶体管的结构剖面图；
图2A-图2D所示为本发明一较佳实施例的的具有高起的源极/漏极的金属氧化物半导体场效应晶体管的制造流程剖面图。
具体实施方式
请参照图2A-图2D，其所示为依照本发明一较佳实施例的一种具有高起的源极/漏极的金属氧化物半导体场效应晶体管的制造流程剖面图。
在图2A中，先于基底200中形成浅沟槽隔离205，以定义出有源区207。然后利用干蚀刻法，例如反应离子蚀刻法(Reactive Ion Etching；RIE)，在有源区中蚀刻出沟槽210。接着，进行第一导电型离子的植入步骤，在有源区中植入第一导电型离子形成第一型阱215。
在图2B中，先在基底200上利用热氧化法形成一层牺牲氧化层(未图示)，然后形成第一绝缘层(未图示)，例如氧化硅层，第一绝缘层的形成方法例如可为化学气相沉积法。因为化学气相沉积法的阶梯覆盖(step coverage)程度不一定十分良好，使得沟槽210的底部所沉积出的第一绝缘层厚度会较薄，而沟槽210外侧基底200上所沉积出的第一绝缘层厚度会较厚。
利用非等向性蚀刻法，蚀刻此第一绝缘层直至暴露出沟槽210底部的牺牲氧化层。然后再利用光刻法将沟槽210外侧的大部分的第一绝缘层去除掉，只留下沟槽210侧壁上与外缘的第一绝缘层，形成第一间隙壁217。接着，去除暴露出来的牺牲氧化层，再利用热氧化法，将暴露出的基底200表面氧化形成栅氧化层220。
接下来在图2C中形成多晶硅层(未图示)于基底200上，再利用光刻法在沟槽210与第一间隙壁217上定义出栅极225。然后进行第二导电型离子植入步骤，将第二导电型离子植入暴露出的基底200与栅极225中，在基底200中形成源极/漏极230。在第二导电型离子植入步骤中，同时亦利用大角度植入227的方式在第一间隙壁217下方的基底200中亦植入第二导电型离子，形成类似轻掺杂漏极(lightly doped drain；LDD)230a的结构，以缩短通道的长度。上述第一导电型离子为P导电型离子时，第二导电型离子为N导电型离子；反之亦可。
在图2D中，形成第二绝缘层(未图示)，例如氧化硅层，覆盖在基底上。然后利用非等向性蚀刻法，蚀刻此第二绝缘层直至暴露出栅极225外侧的基底200，在栅极225侧壁上形成第二间隙壁235。最后，在基底200上形成一层金属(未图示)，其材料例如可为钴、镍、钨、铂、铒或钛。再进行快速热工艺，在源极/漏极230与栅极225的上表面形成硅化金属层240，完成金属氧化物半导体场效应晶体管的制造。
由上述本发明较佳实施例可知，本发明利用在有源区中蚀刻出一沟槽，再形成栅氧化层与栅极于其上，接着利用离子注入在沟槽两侧基底中形成源极/漏极，提高了源极/漏极的相对高度。所以在不发生短通道效应的前提下，可容忍的源极/漏极的接合深度也就跟着增加了。使得后续在源极/漏极表面形成硅化金属层时，源极/漏极的浅接面不会被破坏而造成漏电流的问题。同时，也不需要使用选择性外延生长技术来形成具有高起的源极/漏极的金属氧化物半导体场效应晶体管。所以与选择性外延生长技术所伴随的问题，也就都不存在了。
此外，本发明利用大角度离子植入方式，在第一间隙壁夏方枝基底中亦形成类似轻掺杂漏极的结构，以缩短金属氧化物半导体场效应晶体管通道的长度。如此，可降低金属氧化物半导体场效应晶体管在“开”状态时的电阻，增加“开”状态时的电流，并降低金属氧化物半导体场效应晶体管的阀值电压(threshold voltage)随栅极长度缩小而急速下降的效应(Vt roll-off)，因此可降低半导体集成电路的耗电功率。
以上所述，对于本领域的普通技术人员来说，可以根据本发明的技术方案和技术构思作出其它各种相应的改变和变形，而所有这些改变和变形都应属于本发明后附的权利要求的保护范围。
Claims (16)
1.一种具有高起的源极/漏极的金属氧化物半导体场效应晶体管的制造方法，该方法至少包含：
形成一沟槽于一基底的一有源区中；
形成多个第一间隙壁在该沟槽的侧壁及其外缘；
形成一栅介电层于暴露出的该基底上；
形成一栅极于该沟槽上；
进行第一导电型离子注入，以在所述多个第一间隙壁下方与该栅极外侧的该基底中形成源极/漏极；
在该栅极的侧壁上形成一第二间隙壁；以及
形成一硅化金属层于暴露出的该栅极与该基底的上表面。
2.根据权利要求1所述的具有高起的源极/漏极的金属氧化物半导体场效应晶体管的制造方法，其特征在于，在形成该沟槽与形成所述多个第一间隙壁步骤之间，还包含进行第二导电型离子注入步骤，以在该有源区中形成一第二型阱。
3.根据权利要求2所述的具有高起的源极/漏极的金属氧化物半导体场效应晶体管的制造方法，其特征在于，该第一导电型离子为P导电型离子，该第二导电型离子为N导电型离子。
4.根据权利要求2所述的具有高起的源极/漏极的金属氧化物半导体场效应晶体管的制造方法，其特征在于，该第一导电型离子为N导电型离子，该第二导电型离子为P导电型离子。
5.根据权利要求1所述的具有高起的源极/漏极的金属氧化物半导体场效应晶体管的制造方法，其特征在于，在形成该沟槽与形成所述多个第一间隙壁的步骤之间，还包含形成一牺牲氧化层于该基底上，并且在形成所述多个第一间隙壁与形成该栅介电层的步骤之间，还包含去除暴露出的该牺牲氧化层。
6.根据权利要求1所述的具有高起的源极/漏极的金属氧化物半导体场效应晶体管的制造方法，其特征在于，形成所述多个第一间隙壁的步骤包含：
形成一第一绝缘层于该基底上；
以非等向性蚀刻法蚀刻该第一绝缘层，以暴露出该沟槽的底部；以及
定义该第一绝缘层，以在该沟槽的侧壁及其外缘形成所述多个第一间隙壁。
7.根据权利要求1所述的具有高起的源极/漏极的金属氧化物半导体场效应晶体管的制造方法，其特征在于，该第一绝缘层为以化学气相沉积法所沉积的氧化硅层。
8.根据权利要求1所述的具有高起的源极/漏极的金属氧化物半导体场效应晶体管的制造方法，其特征在于，形成该栅介电层的方法为热氧化法。
9.根据权利要求1所述的具有高起的源极/漏极的金属氧化物半导体场效应晶体管的制造方法，其特征在于，形成该栅极的步骤包含：
形成一多晶硅层于该基底上；以及
定义该多晶硅层以形成该栅极于该沟槽上。
10.根据权利要求1所述的具有高起的源极/漏极的金属氧化物半导体场效应晶体管的制造方法，其特征在于，形成该第二间隙壁的步骤包含：
形成一第二绝缘层于该基底上；以及
以非等向性蚀刻法蚀刻该第二绝缘层，以在该栅极的侧壁上形成该第二间隙壁，并暴露出该栅极外侧的该基底的表面。
11.根据权利要求10所述的具有高起的源极/漏极的金属氧化物半导体场效应晶体管的制造方法，其特征在于，该第二绝缘层为以化学气相沉积法所沉积的氧化硅层。
12.一种具有高起的源极/漏极的金属氧化物半导体场效应晶体管，其特征在于，该具有高起的源极/漏极的金属氧化物半导体场效应晶体管至少包含：
多个第一绝缘间隙壁，位于一基底的一沟槽的侧壁与其外缘，该沟槽位于该基底的有源区中；
一栅介电层，位于暴露出的该沟槽底部上；
一栅极，位于该沟槽上；
多个第二绝缘间隙壁，位于该栅极的侧壁上；
源极和漏极，位于该栅极外侧与所述多个第一绝缘间隙壁下方的基底中。
13.根据权利要求12所述的具有高起的源极/漏极的金属氧化物半导体场效应晶体管，其特征在于，所述多个第一绝缘间隙壁的材料为氧化硅。
14.根据权利要求12所述的具有高起的源极/漏极的金属氧化物半导体场效应晶体管，其特征在于，所述多个第二绝缘间隙壁的材料为氧化硅。
15.根据权利要求12所述的具有高起的源极/漏极的金属氧化物半导体场效应晶体管，其特征在于，还包含一个硅化金属层位于该栅极与所述源极和漏极上。
16.根据权利要求15所述的具有高起的源极/漏极的金属氧化物半导体场效应晶体管，其特征在于，这些硅化金属层的材料选自硅化钴、硅化镍、硅化钨、硅化铂、硅化铒和硅化钛之一。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CNB2004100300500A CN100390947C (zh) | 2004-03-18 | 2004-03-18 | 金属氧化物半导体场效应晶体管及其制造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CNB2004100300500A CN100390947C (zh) | 2004-03-18 | 2004-03-18 | 金属氧化物半导体场效应晶体管及其制造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN1670927A CN1670927A (zh) | 2005-09-21 |
| CN100390947C true CN100390947C (zh) | 2008-05-28 |
Family
ID=35042086
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CNB2004100300500A Expired - Lifetime CN100390947C (zh) | 2004-03-18 | 2004-03-18 | 金属氧化物半导体场效应晶体管及其制造方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN100390947C (zh) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN105632922B (zh) * | 2014-10-28 | 2019-01-22 | 中芯国际集成电路制造(上海)有限公司 | 薄膜晶体管及其形成方法 |
| US10325991B1 (en) | 2017-12-06 | 2019-06-18 | Nanya Technology Corporation | Transistor device |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH07307465A (ja) * | 1994-03-15 | 1995-11-21 | Fujitsu Ltd | 半導体装置及びその製造方法 |
| CN1209652A (zh) * | 1997-08-22 | 1999-03-03 | 世界先进积体电路股份有限公司 | 动态随机存取存储器结构及其制造方法 |
| US6171916B1 (en) * | 1997-09-22 | 2001-01-09 | Nippon Steel Corporation | Semiconductor device having buried gate electrode with silicide layer and manufacture method thereof |
| TW574746B (en) * | 2002-12-19 | 2004-02-01 | Taiwan Semiconductor Mfg | Method for manufacturing MOSFET with recessed channel |
-
2004
- 2004-03-18 CN CNB2004100300500A patent/CN100390947C/zh not_active Expired - Lifetime
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH07307465A (ja) * | 1994-03-15 | 1995-11-21 | Fujitsu Ltd | 半導体装置及びその製造方法 |
| CN1209652A (zh) * | 1997-08-22 | 1999-03-03 | 世界先进积体电路股份有限公司 | 动态随机存取存储器结构及其制造方法 |
| US6171916B1 (en) * | 1997-09-22 | 2001-01-09 | Nippon Steel Corporation | Semiconductor device having buried gate electrode with silicide layer and manufacture method thereof |
| TW574746B (en) * | 2002-12-19 | 2004-02-01 | Taiwan Semiconductor Mfg | Method for manufacturing MOSFET with recessed channel |
Also Published As
| Publication number | Publication date |
|---|---|
| CN1670927A (zh) | 2005-09-21 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6562687B1 (en) | MIS transistor and method for making same on a semiconductor substrate | |
| US5378655A (en) | Method of manufacturing a semiconductor device comprising an insulated gate field effect device | |
| KR100274555B1 (ko) | 절연 게이트 전계 효과 트랜지스터 구조물 및 이의 제조 방법 | |
| TWI683439B (zh) | 半導體基板中的半導體元件及其製備方法 | |
| TWI459476B (zh) | 具有厚底部屏蔽氧化物的溝槽雙擴散金屬氧化物半導體裝置的製備 | |
| CN100505311C (zh) | 非对称凹陷栅极金属氧化物半导体场效应晶体管及其制法 | |
| EP1742257B1 (en) | Method of manufacturing a semiconductor power device | |
| US6437404B1 (en) | Semiconductor-on-insulator transistor with recessed source and drain | |
| WO2001041206A2 (en) | Manufacture of trench-gate semiconductor devices | |
| US6713333B2 (en) | Method for fabricating a MOSFET | |
| US6329225B1 (en) | Tight pitch gate devices with enlarged contact areas for deep source and drain terminals and method | |
| JP2009523326A (ja) | ゲートの頂部が拡張された半導体トランジスタ | |
| KR100564434B1 (ko) | 리세스 게이트 및 그 제조 방법 | |
| TW498552B (en) | Cell-field-effect transistor and method to produce a cell-field-effect transistor | |
| US7279367B1 (en) | Method of manufacturing a thyristor semiconductor device | |
| JPH11243201A (ja) | 浅い接合を有するトランジスタ電極をシリサイド化するための窒化物オーバーハング構造体 | |
| CN100390947C (zh) | 金属氧化物半导体场效应晶体管及其制造方法 | |
| US6350656B1 (en) | SEG combined with tilt side implant process | |
| KR20050045715A (ko) | 리세스 채널 모오스 트렌지스터를 갖는 반도체 장치의제조 방법 | |
| JP2004140208A (ja) | 半導体記憶装置及びその製造方法 | |
| KR100341182B1 (ko) | 반도체소자의 모스 트랜지스터 형성방법 | |
| JP2733082B2 (ja) | Ｍｏｓ装置の製法 | |
| EP0939974B1 (en) | Manufacture of a semiconductor device with a mos transistor having an ldd structure | |
| JPH10335660A (ja) | 半導体装置およびその製造方法 | |
| JP2002505811A (ja) | 電界効果半導体装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant | ||
| CX01 | Expiry of patent term |
Granted publication date: 20080528 |
|
| CX01 | Expiry of patent term |