CN100383795C - 可配置模拟单元结构 - Google Patents
可配置模拟单元结构 Download PDFInfo
- Publication number
- CN100383795C CN100383795C CNB200410016238XA CN200410016238A CN100383795C CN 100383795 C CN100383795 C CN 100383795C CN B200410016238X A CNB200410016238X A CN B200410016238XA CN 200410016238 A CN200410016238 A CN 200410016238A CN 100383795 C CN100383795 C CN 100383795C
- Authority
- CN
- China
- Prior art keywords
- analog
- cau
- programming
- function generator
- capacitor array
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Design And Manufacture Of Integrated Circuits (AREA)
- Semiconductor Integrated Circuits (AREA)
Abstract
本发明为一种新的可配置模拟单元(CAU)结构。它由编程可共享的电容阵列PSCA、模拟函数发生器AFG、高速模数/数模转换器ADC/DAC和方向选择器DS经电路连接构成。这种结构的CAU能实现大多数诸如增益放大、积分、滤波等线性以及一些非线性函数的功能。本发明具有实现功能多而灵活、占用芯片面积小的优点,可以适用于FPAA和FPMA的设计中。
Description
技术领域
本发明属于电子电路设计领域,具体涉及一种可配置模拟单元结构,该结构可用于FPAA和FPMA的设计中。
背景技术
现场可编程门阵列FPGA(Field Programmable Gate Array)是一种现在被广泛使用的数字可编程逻辑器件,用户可以通过向器件内写入“编程数据”来实现不同的逻辑电路。这种现场可编程特性可以降低电子系统的开发成本,缩短上市时间,减少系统维护升级成本。在各种军用和民用的电子产品中拥有广泛的应用。
而在实际系统中都存在着模拟量,这些模拟量需要用模拟器件才能处理。如对压力、流量及热量等信号,都要用模拟系统进行放大、滤波及A/D转换等预处理,然后才能进行数字处理,而数字处理的结果往往也需要转换成模拟量作为与外界的接口;此外,在一些高频应用中以各种不同的模拟电路直接进行模拟信号的处理是最佳甚至是唯一的选择,故产生了模拟可编程阵列FPAA(Field Programmable Analog Array),这是一种与FPGA相类似的解决方案。设计者可以通过编程实现不同功能的模拟系统。虽然FPAA在设计、工艺要求等方面要比FPGA复杂得多,成本也较高,但由于其可通过编程实现模拟系统的优点,仍然受到人们的高度重视,许多公司和研究机构也推出了相关的研究成果和产品。FPAA可以用于电子系统开发的设计验证,也可以用于电子产品的成品生产,具有非常广阔的应用前景。
大多数的系统都是模拟/数字混合系统。在研究上具有超前性的现场可编程数模混合阵列FPMA(Field Programmable Digital-Analog Mixed Array现场可编程数模混合阵列)是一种通过单片编程来实现模数混合系统的既具有模拟功能又有数字功能的器件。其功能更强、适用面更广。利用FPMA可以在硬件电路不变的条件下,动态实现多种功能的应用系统;在不改变硬件电路的情况下,可以对系统的性能进行修改,有利于对产品进行快速的设计开发、更新升级;由于模拟功能也可以通过编程来实现,从而可以实现真正意义上的“虚拟设备”。
可配置模拟单元是FPAA及FPMA模拟部分的核心模块,其实现模拟功能(或函数)的能力、性能的好坏,将直接影响到模拟阵列的整体性能。可配置模拟单元按工作模式分,可以分成连续和离散两种工作模式。连续模式下的电路能获得较高的频率响应,但由于要在芯片内集成电阻、电容等元件,占用的芯片面积较大,无法实现灵活的可配置模拟单元结构。在常规工艺条件下,元件的精度不易做高,当要求精度较高的元件时,需增加额外的工艺,提高了成本。另外电阻会引起信号的损耗,使系统的精度较低、功耗较大。离散工作模式的特点是电路对工艺无特殊要求,能在标准CMOS工艺条件下实现,但此时需要时钟驱动。由于受工艺及设计技术的限制,时钟速度不能做得很高。可配置模拟单元按它们基于的技术又可以分为基于开关电流、基于开关电容及基于阻容结构等几种,它们各属于离散或连续工作模式。设计一个在功能、面积、精度、功耗、成本上取得优化、平衡的可配置模拟单元对于FPAA及FPMA的功能、电路性能、硬件利用效率等具有重要的作用。
发明内容
本发明的目的在于设计一种在功能、硬件面积、精度、功耗等方面达到优化平衡的可配置模拟单元,以便能更好的应用于FPAA芯片及FPMA等。
本发明提出的可配置模拟单元CAU(Configurable analog unit),由编程可共享的电容阵列PSCA(Programming-shareable capacitor array)、模拟函数发生器AFG(Analogfunction generator)、高速模数/数模转换器ADC/DAC及方向选择器DS(Directionselector)几部分经电路连接组成,见图1。其中,编程可共享的电容阵列PSCA(见图3所示)与模拟函数发生器AFG相连:一方面是分配资源,使PSCA中的电容能被AFG中的可编程开关块PSB共享,该PSB与电容阵列一起实现多种等效元件,另一方面是通过编程确定容量,从而决定一个已配置的应用系统的参数。模拟函数发生器AFG是CAU的核心,其满足基本功能要求的拓扑结构如图4所示,它由3个PSB及一个运放组成,有4个模拟输入端A、B、C、D,一个模拟输出端F,其中的PSB可被编程为既可受两相交叠的时钟相控制,又可编程为一个普通的MOS开关,其3个开关K1、K2、K3串连组成,能实现32种不同状态;模数/数模转换器ADC/DAC采用分解到每个模拟单元中的方式;方向选择器DS连接于函数发生器AFG和模数/数模转换器ADC/DAC之间。
附图说明
图1为可配置模拟单元的总体结构。
图2为可配置模拟单元基本结构。
图3为编程可共享的电容阵列。
图4为模拟函数发生器拓扑结构。
图5(a)和图5(b)分别为可编程开关块的拓扑结构及其等效的二端元件。
图6(b)和图6(a)分别为带有自校正能力的增益放大器及其配置状态图。
图7(b)和图7(a)分别为二阶带通滤波器及其配置状态图。
图8(a)和图8(b)分别为压控振荡器的配置及其配置状态图。
具体实施方式
下面通过实例和附图进一步说明本发明。
本发明中,编程可共享的电容阵列PSCA(见图3)与AFG相连,它有两个作用:首先是分配资源,使PSCA中的电容能被模拟函数发生器AFG中的可编程开关块PSB共享,该PSB(Programmable switch block)与电容阵列一起实现多种等效的元件;其次是通过编程确定容量,从而决定一个已配置的应用系统的参数。本发明提出这种编程可共享的电容阵列PSCA时考虑到了面积的限制、衬底耦合的影响、电容的利用率等,对可编程电容阵列的规模、编程结构及单位电容量的大小上做出选择,优选每个PSCA为12个电容,其中容量为1C、2C、4C、8C的电容均为3个,分配及控制电容量的编程位有24个,通过编程可使这些电容供AFG的3个PSB共享。电容为两层多晶的工艺结构。为了减少干扰、提高性能,多晶电容用n阱隔离。该PSCA结构提高了电容资源的利用率。
本发明中,模拟函数发生器AFG(见图4)是CAU的核心,在结构上一般要求它用较小的芯片面积的开销,实现尽可能多的模拟功能。由于任何一个线性时不变系统可由增益放大、求和运算及积分几个基本功能组成。基于这一原则,构造出一种满足基本功能要求的AFG拓扑结构。它由3个PSB及1个运放组成,有4个模拟输入端A、B、C、D,一个模拟输出端F。其中PSB(见图5)是实现模拟编程功能的核心部分,它可被编程为可受两相不交叠的时钟相控制,又可编程为一个普通的MOS开关,其3个开关K1、K2、K3的串连组合能实现32种不同的状态。通过实现对时钟、开关状态的不同组合,与所连的电容(为画图方便,图中的PSB连接的可变电容实际上是可编程电容阵列)一起产生等效的电阻、电容、受控信号源等元件,以及编程为各种连接关系。为了减少干扰,PSB的开关用pmos和nmos互补的形式。这些元件与运放连接在一起可配置产生诸如增益放大、积分、求和等各种基本的模拟电路。为了减少各种干扰、失调,满足VLSI工艺的要求,CAU中的模拟函数发生器AFG采用全对称结构,故CAU由6个PSB及1个运放部件组成,相应的一个CAU中也就有2个PSCA,对称的PSCA由相同的编程位控制。控制AFG中PSB的编程位共有15个,每两个对称的PSB由5个编程位控制。此外,在最终确定的基本CAU中,共有5对输入端(A,A’)~(E,E’),一对输出端(F,F’)见图2。其中(E,E’)为逻辑输入端,通过该输入端可以控制一对PSB的工作状态。其余4对为模拟输入端。
除了实现对模拟信号的处理外,还要求该结构能提供和数字系统良好的接口,与数字系统一起实现更复杂的混合系统。这样在模拟阵列中产生的模拟信号可以通过该接口输入到数字阵列,反之,数字阵列中的数字信号可以通过该接口输入到模拟阵列。本发明中,为了提高接口的灵活性,模数转换接口(或数据转换接口)采用分解到每个模拟单元中去的方式,就是CAU中的模数/数模转换器ADC/DAC。为了提高CAU的利用率和其灵活性,采用的ADC/DAC除提供模数接口外,还可实现高速比较器的功能,可与AFG一起组成功能更强的电路,如流水线结构的ADC/DAC、压控振荡器VCO等。不仅CAU的功能得到进一步的增强,同时数据接口功能也更加灵活,使得数字和模拟两阵列中不需专用的数据转换模块,使FPMA结构更加通用。
本发明中,方向选择器DS连接函数发生器AFG和模数/数模转换器ADC/DAC,它用来选择流入或流出模数/数模部分的信号流向。由于增加DS模块,CAU还可以被分割成AFG及ADC两个独立的结构,使CAU的配置功能及利用率得到了提高。
基本CAU在实际配置电路的过程中,时常会面临这样的问题:即对有些要实现的电路,用CAU实现模拟功能时并不需要耗费全部3个PSB的开销。而对有些电路,用CAU来实现时,虽然只需一个运放,但PSB的数量不够。这时为了使用PSB往往要占用另一个CAU。这将导致芯片面积利用率的降低。故该结构在进行电路设计时还加入了PSB可共享的功能,使得一个CAU可以共享相邻CAU中的PSB,见图2,MUX1和MUX2构成了PSB可共享的选择通路,这样使得一个CAU最多可使用5个PSB。CAU的利用率得到了提高。同时也增强了实现一个模拟函数的灵活性。
本发明设计的CAU除了能够实现增益放大、积分、滤波等基本的线性功能外,还能实现ADC、DAC、压控振荡等较复杂的非线性功能。
为了验证基本CAU的性能及模拟电路的实现能力,我们以实现一个带有自校正能力的增益放大器为例,为了分析问题的方便,设每个PSB中已有电容(电容值由电容阵列可编程点的状态决定)。通过配置得到的增益放大器电路如图7所示。该放大器工作在离散域。
为了说明CAU共享PSB的能力,用两个CAU来配置一个二阶带通滤波器的电路、配置的电路如图8所示。当用没有共享功能的基本CAU来实现时,一个CAU中的PSB有多余,而另一个CAU的PSB不够,必须再占用一个CAU才能实现一个滤波器电路。而当采用可共享PSB的CAU结构时,只用两个CAU就可。如图8中,上一个CAU中的PSB被下面的CAU占用,PSB使用充分,使CAU的面积利用率得到了提高。
由于加入了模数/数模功能,使得能实现更多诸如流水线结构的ADC[Abo99],压控振荡器VCO等复杂的模数混合电路,对数字信号的接口能力也得到了加强。为了说明CAU实现复杂模拟功能的能力,配置了一个电压控制振荡器VCO电路,如图8。其它的电路也可类似得出。
Claims (2)
1.一种可配置模拟单元,其特征在于:由编程可共享的电容阵列、模拟函数发生器、高速模数/数模转换器及方向选择器经电路连接组成;编程可共享的电容阵列与模拟函数发生器相连:一方面是分配资源,使编程可共享的电容阵列中的电容能被模拟函数发生器中的可编程开关块共享,该可编程开关块与电容阵列一起实现多种等效元件,另一方面是通过编程确定容量,从而决定一个已配置的应用系统的参数;模拟函数发生器的拓扑结构由3个可编程开关块及一个运算放大器组成,有4个模拟输入端,一个模拟输出端,其中的可编程开关块可被编程为既可受两相交叠的时钟相控制,又可编程为一个普通的MOS开关,其3个开关K1、K2、K3串连组成,能实现32种不同状态;模数/数模转换器采用分解到每个模拟单元中的方式;方向选择器连接模拟函数发生器和模数/数模转换器。
2.根据权利要求1所述的可配置模拟单元,其特征在于通过2个多路选择器构成可编程开关块共享的选择通路,使得一个可配置模拟单元最多可使用5个可编程开关块。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CNB200410016238XA CN100383795C (zh) | 2004-02-11 | 2004-02-11 | 可配置模拟单元结构 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CNB200410016238XA CN100383795C (zh) | 2004-02-11 | 2004-02-11 | 可配置模拟单元结构 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN1558353A CN1558353A (zh) | 2004-12-29 |
CN100383795C true CN100383795C (zh) | 2008-04-23 |
Family
ID=34351766
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CNB200410016238XA Expired - Fee Related CN100383795C (zh) | 2004-02-11 | 2004-02-11 | 可配置模拟单元结构 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN100383795C (zh) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN101587562B (zh) * | 2009-07-02 | 2011-11-09 | 浙江大学 | 一种具有星形拓扑结构膜计算的复杂化工过程建模方法 |
Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20030183871A1 (en) * | 2002-03-22 | 2003-10-02 | Dugger Jeffery Don | Floating-gate analog circuit |
-
2004
- 2004-02-11 CN CNB200410016238XA patent/CN100383795C/zh not_active Expired - Fee Related
Patent Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20030183871A1 (en) * | 2002-03-22 | 2003-10-02 | Dugger Jeffery Don | Floating-gate analog circuit |
Non-Patent Citations (2)
Title |
---|
FPAA芯片AN10E40及其应用. 陈英梅,钱聪,李迎春.国外电子元器件,第3期. 2003 * |
大型可编程模拟电路阵列FPAA的应用开发. 张林生,和迎春.电子产品世界,第Z2期. 2003 * |
Also Published As
Publication number | Publication date |
---|---|
CN1558353A (zh) | 2004-12-29 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US10725954B2 (en) | Microcontroller programmable system on a chip | |
CN105807263B (zh) | 一种fpga部分重构在雷达信号处理中的装置及其实现方法 | |
US9270279B2 (en) | Apparatus and methods for time-multiplex field-programmable gate arrays | |
Haddow et al. | Bridging the genotype-phenotype mapping for digital FPGAs | |
CN102812433A (zh) | 支持四进制加法器的查找表结构 | |
CN109993272A (zh) | 卷积及降采样运算单元、神经网络运算单元和现场可编程门阵列集成电路 | |
US6594810B1 (en) | Reconfigurable integrated circuit with a scalable architecture | |
Carloni et al. | The art and science of integrated systems design | |
CN1734676B (zh) | 掩模可编程逻辑器件及其数字处理系统、印刷电路板 | |
CN100383795C (zh) | 可配置模拟单元结构 | |
CN103823778B (zh) | 异构高速串行接口系统架构 | |
CN108984446B (zh) | 基于fpga原语的phy接口及fpga芯片 | |
CN107885485A (zh) | 一种基于超前进位实现快速加法的可编程逻辑单元结构 | |
CN103632726B (zh) | 一种基于可编程基本逻辑单元的数据移位寄存电路 | |
CN103346780A (zh) | Mos管与单电子晶体管混合结构的可复用逻辑门 | |
CN1271787C (zh) | 可编程逻辑单元结构 | |
CN216118784U (zh) | 双向引脚多功能复用电路、fpga器件及多功能复用系统 | |
Twigg et al. | Configurable analog signal processing | |
CN100377077C (zh) | 可旁通寄存器和使用该寄存器的流水线电路 | |
Faura et al. | FIPSOC: A field programmable system on a chip | |
Hubner et al. | Run-time reconfigurable adaptive multilayer network-on-chip for FPGA-based systems | |
JPH0479516A (ja) | 集積回路装置における遅延回路 | |
WO2008154775A1 (en) | A programmable interconnect network for logic array | |
CN109412962A (zh) | 一种可重配置选路交叉网络及其实现方法 | |
Edwards | Some improved designs for the digital summation threshold logic (DSTL) gate |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C14 | Grant of patent or utility model | ||
GR01 | Patent grant | ||
C17 | Cessation of patent right | ||
CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20080423 Termination date: 20140211 |