CN100382274C - 通过精确的晶片定位对准消除系统处理的成品率下降 - Google Patents

通过精确的晶片定位对准消除系统处理的成品率下降 Download PDF

Info

Publication number
CN100382274C
CN100382274C CNB2005101373293A CN200510137329A CN100382274C CN 100382274 C CN100382274 C CN 100382274C CN B2005101373293 A CNB2005101373293 A CN B2005101373293A CN 200510137329 A CN200510137329 A CN 200510137329A CN 100382274 C CN100382274 C CN 100382274C
Authority
CN
China
Prior art keywords
wafer
semiconductor substrate
jig
line
interval
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CNB2005101373293A
Other languages
English (en)
Other versions
CN1822345A (zh
Inventor
克里斯托弗·德瓦尼
查尔斯·E·文迪蒂
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies AG
Original Assignee
Infineon Technologies Richmond LP
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies Richmond LP filed Critical Infineon Technologies Richmond LP
Publication of CN1822345A publication Critical patent/CN1822345A/zh
Application granted granted Critical
Publication of CN100382274C publication Critical patent/CN100382274C/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005Apparatus not specifically provided for elsewhere
    • H01L21/67242Apparatus for monitoring, sorting or marking
    • H01L21/67259Position monitoring, e.g. misposition detection or presence detection
    • H01L21/67265Position monitoring, e.g. misposition detection or presence detection of substrates stored in a container, a magazine, a carrier, a boat or the like
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/68Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for positioning, orientation or alignment
    • H01L21/682Mask-wafer alignment
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02PCLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P80/00Climate change mitigation technologies for sector-wide applications
    • Y02P80/30Reducing waste in manufacturing processes; Calculations of released waste quantities

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)
  • Drying Of Semiconductors (AREA)

Abstract

一种用于半导体处理的方法,包括在半导体制造过程中所用的执行处理步骤成品率下降与半导体基板的机械定位相关,并根据所述相关性,将半导体基板设置于具有足够定位精确度的位置,使成品率下降减小到预定临界值之下。

Description

通过精确的晶片定位对准消除系统处理的成品率下降
背景技术
一般地说,本申请涉及半导体器件处理方法。具体地说,本发明涉及一种处理半导体器件时,通过精确晶片定位对准消除系统处理的成品率下降。
背景技术
把电子器件和彼此连接限定于半导体基板或晶片表面上或其附近的各种处理方法都是众所周知的。这样的处理包括使用光致抗蚀剂对表面绘制图样,利用光刻、离子注入等去蚀刻材料,以确定器件和膜的淀积,以及绘制彼此连接的图样。这些处理通常已被众所周知,而且处于稳定的精加工中,以提高合格率。所说的合格率是由基板制成的优良半导体芯片的百分比。这些已经其它一些处理方法还在改进之中,以便能够确定日渐减小的几何形状。
用来实现更小的几何形状的两种方法在于通过限定更多的竖向器件,以及通过改进器件之间的电隔离。这可以通过在半导体基板表面中蚀刻深沟槽来完成。在随后的处理步骤中,可用不同的材料填充沟槽以实现所期望的效果。例如,填充有绝缘体,如二氧化硅的沟槽将与相邻的硅岛电性隔离,减少了其间所建立的器件的电性干扰。作为另一个例子,填充有导电层,如多晶硅的沟槽能够形成电荷存储电容器,用于动态随机存取存储器,其中的导电层在沟槽中通过薄绝缘氧化物而隔开。
在半导体表面上形成深沟槽的一种常规方法是等离子蚀刻法。在抽空的室内进行等离子蚀刻,在所说的室内,将晶片设置在静电夹盘(ESC)上,这种静电夹盘形成平行板等离子体反应器的阴极。通过液体冷却系统使该ESC在内部冷却,以控制晶片的温度。从晶片背面一侧运走热量,同时使正面一侧受到蚀刻。将气体等离子体引进到所说的室内,提供蚀刻处理所用的离子或自由基。施加射频能量,以激励等离子体和蚀刻过程。可以增加聚焦环,以聚焦或集中反应离子或自由基。以控制器为基础的计算机根据指令程序控制操作,随时指令程序反应需要的时间、温度和蚀刻特定的膜所需的其它处理条件。甚至还可以通过增加自动装置(robot)使这种处理过程进一步自动化,这种自动装置把晶片从自先前的处理或存储位置放置于室内,并在蚀刻之后作为随后的处理步骤移动晶片。合理设计的蚀刻处理通常将在整个晶片表面制得相当高的成品得率。
在半导体处理过程中,尽管降低成品率下降一直是工艺改进的一个目标,但是作为正常现象,可以容许很小数量级的成品率下降。不能允许巨大的成品率下降,而且,在成品率问题被孤立出来并对其校正时,就会使处理装置离线。在中等的成品率下降情况下,利用各种出错修复程序进行分辨率尝试。例如,在等离子体蚀刻处理中,调整背面一侧的冷却压力或处理气体,能够临时改善这个问题。然而,这些调整会掩盖问题的真实根源,而且并不是消除成品率下降的长期方案。
因此,需要一种改进的方法,降低在半导体处理中的工艺成品率下降。
发明内容
仅只作为说明,当前公开的各实施例改善了在半导体处理室中晶片定位的精确度。按照第一方面,对于特定处理或设备,晶片边缘的成品率下降与晶片在设备中的精确机械定位有关。确定精确定位,并将精确定位用于晶片定位自动装置的校准。按照第二方面,比如在每个预防性维护操作期间,对半导体处理装置的对准方法确定了晶片的精确定位。通过将晶片定位与具体合适的对准夹具相比较,可以极好地确定正确的定位或校准。然后,由晶片定位自动装置使用这一被校准的位置。
仅以介绍的方式给出前述各优选实施例的讨论。这部分的任何内容都不应当作为对下述的权利要求的限制,这些权利要求限定了本发明的范围。
附图说明
图1是等离子体蚀刻装置的示意图;
图2是定位于图1的等离子体蚀刻装置中所用静电夹盘上的对准夹具的示意图;
图3是在图1等离子体蚀刻装置中晶片定位校准时所用清洁盖的俯视图;
图4是贯穿图1等离子体蚀刻装置中的图2对准夹具的图3清洁盖的图片;
图5是说明半导体处理装置所用对准方法的流程图;
图6说明用以提高半导体制造处理产品得率的方法。
具体实施方式
对于精确手动断路的需求源自有关深沟槽硅等离子蚀刻给出中的晶片边缘成品率问题。起初,成品率下降的早期检测与经受等离子体处理之晶片上的特定边缘位置处的扫描电子显微镜(SEM)轮廓相关。使用该方法,完成了多次实验,以检验处理成套硬件和在处理室中的晶片定位误差的理论。所述成套的硬件包括包含在具有晶片的处理室中的结构,例如聚焦环。
晶片方向关于静电夹盘(ESC)以很小增量(±0.05mm)的不对准与自SEM获得的测量结果有关,这关系到特定的成品率下降。通过补偿关于ESC的聚焦环的定位分辨不相关性。
由于成品率下降区域的图形或形状的缘故,识别了两个可能的根本原因之一。认为对于不适当的晶片冷却使得处理室中部分晶片的温度上升的影响的认识是成品率下降的一个原因。这是由于定位在流体冷却的ESC上的晶片或由于自最近的处理套件部分相分离的影响所引起的。在蚀刻处理室的正常工作期间,处理套件部分的消耗也被认为是引起系统的成品率下降的原因。在两种情况下,处理套件部分都是石英,但是在其它的应用中,该部分可以是另一种常用的材料如陶瓷(氧化铝)或硅。
在第一种情况下,认为在等离子体蚀刻环境中的那些部分变得非常热,且使得晶片边缘变得过热。然而,发现了离处理套件部分最远的晶片边缘是硅晶片的受影响边缘。实验的结果显示,这种情况下的套件部分尽管热,但是实际上却用作非常热的晶片边缘的散热片,其中非常热的晶片边缘伸出ESC 2mm。石英位于流体冷却的ESC上,其中流体冷却的ESC持续地从该部分和晶片移走热量。
在第二种情况下,同样被称为聚焦环的石英套件部分上的晶片补偿组合,将晶片相对于过程气体放置在所不希望的位置中,所说的过程气体是在等离子体蚀刻处理期间,消耗处理套件部分时所产生的。在处理套件部分的消耗中,产生了特定的副产物,这些副产物参与了蚀刻处理。采用使处理套件部分的消耗附近被优化的处理过程,增大硅晶片与处理套件部分之间的距离,同时处理套件减少了在蚀刻处理期间产生的副产物的作用。由于减少副产物的作用,每次硅晶片与处理套件部分未被恰当地对准时,都会出现系统化的成品率下降。
如果硅晶片的定位未被精确地位于ESC的中心,则在研究中也注意到在整个等离子体蚀刻室的定期维修(PM)期间成品率下降的量增加。周期性地进行定期维修,如一个月一次。理论上讲,所述处理套件部分的消耗,不仅用于改变传热效果,而且根据石英所放的核素,还会影响晶面边缘处工艺化学的变化。由于离开晶片距离增大的缘故,从所述的环放出的这些核素很少有机会成为处理气体的一部分。
现有的晶片定位校准方法不能够改进确保晶片成品率提高所需要的晶片定位精确度。通过在真空的室中目视校准位晶片,预先在试制的室(develpomentchamber)中实行晶片对准。要求晶片对准,而无需以三叶状的对准夹具来光学增强至±0.15mm的容许偏差。采用这种方法,不能够可靠地使精确度提高至超出±0.15mm,而且还经常将晶片错误地对准到夹具边缘外部。稍微有一点在夹具的周界外部的晶片可落入到对准袋中,这种对准袋使得能够接受手动断路的现象。其它的对准方法包括使用夹具,以使管脚通过孔落下,同时还在自动操作手柄的情况下将它与孔对准。采用这种方法使容许偏差受到限制,并且,由于机械磨损之故,在整个时间中都会有误差增加。
为了提高在所需的容许偏差内对准晶片的能力,选择显微镜作为光学增强设备,在对准夹具内部给出一致的晶片对准。对于一种应用来讲,选择可从PeakOptics获得的Peak Long Distance Microscope LDM 40放大显微镜。该放大显微镜具有8-12英寸的焦距(清洁的真空盖与晶片边缘之间的距离),并且装有测量标线,用以在测量的精确定位中起辅助作用。
也可以用200.2mm、四叶片的对准夹具来代替200.3mm、三叶片的对准夹具。四叶片通过增加参考点给出更好的对准分辨率,使自动装置移动的自由度与正、负达到方向以及正、负的θ(theta)转动相匹配。目的是调整晶片,使得在晶片边缘和对准夹具之间,在它的每个叶片处都有相等的间隔。
采用这种方法,使晶片定位精确度最佳,并且消除了关于所述室内被处理的所有部分的相关边缘成品率下降。
以下参考附图,图1是等离子体蚀刻器100的正视图。等离子体蚀刻器100包括处理室110和控制器102。所述处理室110包括壁106和盖108,它们限定了等离子体蚀刻空间110。这个等离子体蚀刻器100还包括比如流体控制装置,用以抽空以及填充处理室110中的气体,还包括等离子体处理所用的射频(RF)能量源,还包括用于聚焦处理室110中RF能量的聚焦环或其它套件部分,以及用于冷却处理室110及其中所含之物的热处理装置。
控制器102包括一个或多个处理器和存储器。存储器存储用于控制处理室中等离子体蚀刻处理所用的数据和指令。在一个实施例中,等离子体蚀刻器100是由日本东京的Tokyo Electron,Ltd.制造并出售的等离子体蚀刻系统。可用其它相似的装置代替,而且其它类型的半导体处理装置也可从这里公开的所述方法和装置中获益。
包含在处理室110中的是静电夹盘(ESC)112。设置在ESC 112上的是对准夹具114和半导体基板或晶片116。
ESC 112可由任何合适的材料制成。然而,由于等离子体蚀刻是高温处理,而且由于要想一致性地蚀刻晶片表面上的膜,这个晶片116的热均匀性很重要,所以可以由导热材料,如铝或氮化铝制成ESC 112。还使ESC 112冷却,例如,利用液体冷却剂在ESC 112中的流动,从晶片116的背面一侧传递热,从而控制晶片116的热环境。
在等离子体蚀刻处理期间使用ESC 112保持晶片116。由晶片116的背面一侧使晶片116被设置成与ESC 112机械式地接触。虽然这里公开的方法和装置在较宽范围的半导体处理应用中都是有用的,但是附图的优选实施例是等离子体蚀刻处理过程。在等离子体蚀刻中,在如二氧化硅的晶片116的前面一侧上形成膜之后,使用常规的光刻处理形成图样。然后将晶片置于处理室110中,并将等离子体气体引入到室110中。在应用合适的RF能量的情况下,使等离子体离子推进到晶片116的表面,移除表面膜的暴露部分。当完成这一过程时,从室110移出晶片116。
为了在处理室110中定位晶片116以及从室110移出晶片116,壁106限定开口118,而且自动操作手柄120可以通过开口118延伸,使与晶片116接合。作为示例的自动装置系统,比如可由日本的Y-askawa Electric Corporation制造。在一些应用中,自动操作手柄120从用来存储和传送晶片组的晶片盒中选择晶片。自动操作手柄120在控制系统的控制下动作,这种控制系统包括控制处理器的软件程序,处理器反过来控制致动器,致动器精确地移动并放置所述自动操作手柄120。自动装置控制系统可以由位置来编程,所说的位置是要要在ESC112上设置晶片116的位置,而且,在被称做手动断路的处理的进一步的处理周期中,所述自动装置将把晶片116置于极端精确的编程位置处。由两个变量来限定自动装置的位置,达到或R,以及角度或θ或Th。等离子体蚀刻器100的定期维修和检查的一个方面是验证通过自动操作手柄120进行的手动断路位置的编程。
图2是定位于静电夹盘112上的对准夹具114的等容(isometric)视图。在常规应用中,在等离子体蚀刻器100的定期维修和检查(如定期维修)期间使用对准夹具114,以精确地对准或再对准用于随后操作的自动操作手柄120。对准夹具114是圆形的,以便与ESC 112的顶部匹配。对准夹具114包含多个对准叶片122,这些叶片高出夹具114的部分边缘124,并在将自动操作手柄与ESC 112对准的处理期间,提供得到改进的明显度。夹具114还包括线向标126,以指出夹具114向自动操作手柄的R和θ移动方向的正确取向。
过去,具有三个对准叶片和200.3mm直径的对准夹具用于自动操作手柄的对准,这种自动操作手柄用于处理具有200mm直径的晶片。常规的对准夹具114设置于ESC上,并在校准的直径环内部目测或者是通过其它的方法对准。200.3mm的常规夹具在夹具的内部边缘和晶片的外部边缘之间留出0.3mm的总间隔。这种常规的对准夹具和对准处理,产生±0.15的最大对准精确度。报告已经发现,大于±0.05的不对准将会引起用于200mm的晶片深沟槽蚀刻处理的实质上的成品率下降。
按照本申请,开发出对准夹具114,增强晶片定位对准的精确度,从而降低或者消除在等离子体蚀刻期间的处理成品率下降。于是,对准夹具114包括四个叶片122。这些叶片用于目测对准晶片和ESC 112。以前,使用三叶片对准夹具,其中三个相同的叶片均匀地设置在夹具边缘的周边上。然而,这样的三个对准叶片并非定位在使它们能够帮助技术人员试图对准机械操作手柄和晶片的位置。所述的四叶片对准夹具114具有四个叶片,它们也是被均匀地设置在夹具114的边缘124的周边上。然而,这四个叶片沿着直径相对,因此它们可用于帮助技术人员使对准夹具相对的边缘与晶片相对准。
另外,对准夹具114具有200.2mm的直径。相对于200mm晶片这种狭窄的直径使晶片外部边缘和夹具114内部边缘之间的总间隔降低到0.1mm,增大了在所希望的±0.05mm容许偏差内对准自动操作手柄的可能性。然而,对于一些技术人员来讲,目测达到这样小的容许偏差是困难的。
图3表示设在处理室110上的清洁盖108,并示出室110内部下面的对准夹具114和晶片116的示意图。盖108包括手柄302、304,用来安装盖108。在维修处理期间,清洁盖108代替常规的等离子体蚀刻室的盖。常规的盖是处理室110的一部分,并且必须在室110中经受真空。为对准自动操作手柄120,禁止在室110内部见到常规盖。代替清洁盖108,使得能够看见对准夹具114和用于对准的晶片116。
自盖108至晶片的距离接近8-10时。这个距离可以使得精确对准很困难。正如所注意到的那样,在对准夹具114与晶片边缘之间的距离小于0.1mm。如果从一个角度而不是直接从上面看的话,则这一明显的间隔甚至可以更小,而且对于技术人员甚至是更为难以解决的。
因此,图1的实施例包括测量显微镜128,在对准处理期间,可将它设置在看穿盖108的上方。在一种示意性的应用中,可以选择从Peak Optics获得的Peak Long Distance Microscope LDM40放大显微镜。对应于盖108和晶片116之间的距离,这种显微镜的焦距为8-12时。此外,在这种实施例中,测量标度与显微镜128一起使用,为的是增加测量的精确度。可以使用其它合适的光学器件。
图4表示在对准处理期间穿透整个显微镜128的示意图。可以看见的是晶片116和对准夹具114,以及晶片116的外部边缘404和夹具114的内部边缘406之间的间隔402。在这一实施例中,对准夹具114事实上是三叶片夹具,具有在夹具114的周边均匀设置的三个叶片122,而不是图1的四叶片夹具。
图4中还能看见测量标度408。校准该标度408,以测量0.005mm的长度,以便能够测量在夹具114的边缘和晶片116的边缘之间距离。由于技术人员将仅仅作出自晶片的一侧至相对侧的分度的对比,所以没有必要具有校准分度。只有在该测量中具有某些数量的分度是重要的,以便使晶片的两个相对侧之间的这一对比可以产生良好的分辨率。
在其它的应用中,提供其它的间隔或者要求其它的容许偏差时,可以代换其它的器件。例如,为了能够测量所述的间隔,代替具有0.005等分的标度,可以使用一种用以表示标准间隔的标度标记,如0.05mm。所述标准间隔可以被表示为两个居中的垂直线,或者表示为盒子,或者为垂直线与间隔的组合。在这种情况下,代替测量关于晶片相对两侧的距离,技术人员可以只确认间隔402小于在标度408上可见的标准间隔。
图5是说明半导体处理装置所用对准方法的流程图。可以结合有如图1等离子体蚀刻器100的等离子体蚀刻系统来实行图5的方法,并且,下面的说明假设这是所希望的应用。相应地,权利要求5方法的目标是对准自动操作手柄,以便按可重复的高精确度(如在0.05mm之内)把半导体晶片设置在等离子体蚀刻器处理室中。作为可供选择的方式,可以结合任何其它半导体处理装置实行图5的方法。所述方法始于方框500。
在方框502,准备处理室。在一种应用中,在定期维修工序期间,比如每月一次的定期维修(PM)实行图5的方法。对于室的准备所需的工序中间是调整室和/或静电夹盘的温度,隔离室,以及给室换气,并且,如果存在聚焦环的话则将其移除,并移除被称做是上部未遮(depo-shield)的盖。
在方框504,把晶片定位夹具插入到处理室中的静电夹盘上。优选的是,把夹具,如夹具114,譬如通过将其大小设定为稍大于将要在室中处理的晶片,并且利用包含四个对准叶片,适于利用精确的等离子体蚀刻器对准。如果使用四叶片夹具,则应该定位所述四个叶片,以使它们与自动操作手柄的+R和-R方向(即沿着半径移动)和+Th和-Th方向(沿着自动操作手柄的旋转弧)对准。
在方框506,将清洁盖设置于处理室上。利用清洁盖,可使技术人员能够从上面看到处理室中,以对准自动操作手柄。
在方框508,将晶片设置在等离子体蚀刻室中,并使晶片的位置垂直于测量显微镜。按照一种实施例,所述晶片是虚设的晶片,仅只用于对准等离子蚀刻器的目的。作为可供选择的方式,利用要被处理的晶片来实行对准。通过自动操作手柄将晶片移动至其对准点。技术人员使用显微镜或其它合适的放大装置,并观测晶片的边缘与对准夹具的周围边缘之间的间隔。按照一种实施例,技术人员比较沿+R和-R轴在关于直径相对的两侧上的间隔,并且相类似地还比较沿+Th和-Th轴在关于直径相对的两侧上的间隔。可以观测在晶片边缘的更多区域处的更多间隔,而不是这里描述的四个。作为可供选择的方式,如果不使用或不能获得四叶片对准夹具,可以使用边缘位置的任何设置,提供必要的精确度。按照另一种实施例,使用显微镜的测量标度测量在这些位置处的间隔,并比较该间隔。也可使用其它的位置确定技术。作为可供选择的方式,在定位精确度容许偏差下的四周界位置处减小所述间隔,其中选择定位精确度容许偏差,使得在蚀刻器中或其它处理装置中处理随后的晶片时,使成品率下降最小化。
在方框510,确定自动操作手柄对准。相对于静电夹盘和对准夹具调整晶片的位置,以使晶片边缘与比如四个边界位置处的对准夹具之间的间隔变化最小化。按照一种实施例,技术人员借助与通过显微镜可以看见的标准间隔对比确定沿着两个轴的相对侧的间隔是否基本相同,同时调整自动操作手柄的位置,直至在所述相对侧上的间隔处于视觉容许偏差之内。按照另一种实施例,在测量间隔之后,技术人员调整位置,使得在全部相对侧上的测量都在比如0.05mm的测量容许偏差之内。一旦调整并确定了位置,就以随后在等离子体蚀刻器中设置晶片时使用的经调整的位置来编程自动装置。
在方框512,确定晶片位置是否关于各个侧面均等地远离对准夹具。如果不是,则该方法回到方框512,重新对准自动操作手柄。确认对准还可以包含将晶片降低到静电夹盘上,以确定在夹盘上最后的晶片对准。可重新验证晶片的中心位于那个位置。如果该位置为精确对准的,则可以将限定该位置的数据存储在自动操作手柄的控制系统的存储器中。随后,在存储位置中精确定位晶片的制造期间,将使用这种位置数据。
为了提高生产力和生产量,有些自动操作手柄包括两个分叉,用于分别支持两个晶片。如果是这种情况,则可重复方框508、510和512,以对准自动操作手柄的其它分叉。
另外,控制过程继续进到方框514,以完成室维修。在一个例子中,这包括为室换气和清洁室,如果必要的话,移除定位夹具,并重新安装聚焦环,移除清洁盖,并重新安装上部未遮的盖,闭合盖并抽空室。
图6说明增加半导体制造工艺生产量的方法。该方法始于方框600。在方框602,对于半导体制造工艺中实行的处理步骤而言的成品率下降与晶片的机械定位相关。本文描述的示意性实施例中,所述处理步骤是等离子体蚀刻步骤,具体地说是,在比如晶片表面上的二氧化硅那样的膜上制造深沟槽的等离子体蚀刻步骤。然而,这种方法还可以扩展为其它的工艺步骤,特别是需要通过自动装置在处理室中精确定位晶片的那些工艺。
可以通过任何合适的方法实现方框602的相关性。例如,可以对多个测试晶片实行比如等离子体蚀刻那样的处理步骤。然后测试该测试晶片,以识别在实行处理步骤期间所产生的缺陷,以及缺陷在晶片上的位置。同时,识别出测试晶片各自的对准位置或相对的未对准。通过这种方式,使缺陷的位置与对准位置相关,使得能够检测各个图样。在一个例子中,确定大于0.05mm的偏离中心的未对准在晶片边缘上产生新月状的区域。也可使用其它类型缺陷的分析和统计操作,以使各缺陷与未对准相关。
在方框604,根据框602的相关性,确定标定的定位位置。这可以是比如居中于等离子体蚀刻器的静电夹盘上的位置。作为可供选择的方式,这种位置可以偏离中心的补偿,或者是一些其它形式的不均匀,同时解决在方框602中检测的成品率下降。类似地,在方框606,根据在方框602中确定的相关性限定精确的容许偏差。这种容许偏差一般是这样的一个值,利用这个值,可以以方框604的标定定位位置取代晶片的位置,同时仍保持可以接受的处理步骤的成品率下降。
最后,在方框608,编程晶片定位自动装置,以将制成的晶片设置在方框604的标定的定位位置处。随后,将在自自动装置至等离子体蚀刻器的晶片的手动断路期间使用该位置。
由前述内容,可以看出各实施例提供一种用于降低在半导体处理中的成品率下降的改进的方法。晶片的机械定位与在具体处理步骤的执行期间产生的成品率下降是相关的。限定标定的位置和容许偏差,并随后在处理步骤的执行期间使用。在定期维修操作期间,处理过程用于将处理装置高精确度地与标定的位置对准,并且如果必要的的话重新对准。它的效果在于通过降低在处理步骤期间产生的缺陷而明显提高的成品率。第二个效果是提高处理装置的可靠性,在检定和在对准处理期间,它不再频繁地出现故障。
因此,意思是认为前述的详细描述是说明性的而不是限制性的,并且应能理解,下述各权利要求,包括它们的全部等价物,意在限定本发明的精神和范围。

Claims (5)

1.一种用于半导体处理装置的对准方法,所述对准方法包括如下步骤:
将对准夹具安装在处理装置的夹盘上;
在处理装置中将半导体基板放置在夹盘上;
目测地比较半导体基板的边缘和半导体基板的至少四个周界位置处的对准夹具之间的间隔;
根据所述目测的对比,相对于夹盘和对准夹具调整半导体基板的位置,使半导体基板和在至少四个周界位置处的对准夹具之间的间隔变化最小化;和
利用在处理装置中随后设置的半导体基板所用的经调整的位置编辑基板转移自动装置。
2.如权利要求1所述的对准方法,其中,所述目测比较间隔步骤包括:
通过放大装置观测半导体基板的边缘和对准夹具;
使所述间隔与测量参数比较。
3.如权利要求2所述的对准方法,其中,所述调整半导体基板的位置包括:
减小在定位精确度容许偏差之下的至少四个周界位置处的间隔,选择定位精确度容许偏差,使在处理装置中随后处理半导体基板时的成品率下降最小化。
4.如权利要求1所述的对准方法,其中,所述半导体基板是要被处理的基板。
5.如权利要求1所述的对准方法,其中,所述半导体基板是一个虚设的基板。
CNB2005101373293A 2004-11-19 2005-11-21 通过精确的晶片定位对准消除系统处理的成品率下降 Expired - Fee Related CN100382274C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US10/992,982 US7214552B2 (en) 2004-11-19 2004-11-19 Eliminating systematic process yield loss via precision wafer placement alignment
US10/992,982 2004-11-19

Publications (2)

Publication Number Publication Date
CN1822345A CN1822345A (zh) 2006-08-23
CN100382274C true CN100382274C (zh) 2008-04-16

Family

ID=36371573

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB2005101373293A Expired - Fee Related CN100382274C (zh) 2004-11-19 2005-11-21 通过精确的晶片定位对准消除系统处理的成品率下降

Country Status (3)

Country Link
US (1) US7214552B2 (zh)
CN (1) CN100382274C (zh)
DE (1) DE102005055145A1 (zh)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7352440B2 (en) 2004-12-10 2008-04-01 Asml Netherlands B.V. Substrate placement in immersion lithography
US7381576B2 (en) * 2005-08-15 2008-06-03 Infineon Technologies Richmond, Lp. Method and apparatus for monitoring precision of water placement alignment
CN102280400B (zh) * 2011-09-05 2013-02-27 清华大学 一种激光束加工处理中的晶圆片对准方法
US9966292B2 (en) * 2016-07-12 2018-05-08 Globalfoundries Inc. Centering fixture for electrostatic chuck system
JP6635888B2 (ja) * 2016-07-14 2020-01-29 東京エレクトロン株式会社 プラズマ処理システム
US20200373190A1 (en) * 2019-05-20 2020-11-26 Applied Materials, Inc. Process kit enclosure system

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5194743A (en) * 1990-04-06 1993-03-16 Nikon Corporation Device for positioning circular semiconductor wafers
US6389366B1 (en) * 1999-03-25 2002-05-14 Advanced Micro Devices, Inc. Methods for identifying sources of patterns in processing effects in manufacturing
US20030037802A1 (en) * 2001-07-23 2003-02-27 Hitachi, Ltd. Semiconductor treating apparatus and cleaning method of the same
US6629053B1 (en) * 1999-11-22 2003-09-30 Lam Research Corporation Method and apparatus for determining substrate offset using optimization techniques
US20040082192A1 (en) * 2001-07-24 2004-04-29 Tokyo Electron Limited Of Tbs Broadcast Center Method of securing a substrate in a semiconductor processing machine

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5194743A (en) * 1990-04-06 1993-03-16 Nikon Corporation Device for positioning circular semiconductor wafers
US6389366B1 (en) * 1999-03-25 2002-05-14 Advanced Micro Devices, Inc. Methods for identifying sources of patterns in processing effects in manufacturing
US6629053B1 (en) * 1999-11-22 2003-09-30 Lam Research Corporation Method and apparatus for determining substrate offset using optimization techniques
US20030037802A1 (en) * 2001-07-23 2003-02-27 Hitachi, Ltd. Semiconductor treating apparatus and cleaning method of the same
US20040082192A1 (en) * 2001-07-24 2004-04-29 Tokyo Electron Limited Of Tbs Broadcast Center Method of securing a substrate in a semiconductor processing machine

Also Published As

Publication number Publication date
CN1822345A (zh) 2006-08-23
US20060110836A1 (en) 2006-05-25
DE102005055145A1 (de) 2006-06-01
US7214552B2 (en) 2007-05-08

Similar Documents

Publication Publication Date Title
US9831110B2 (en) Vision-based wafer notch position measurement
CN100382274C (zh) 通过精确的晶片定位对准消除系统处理的成品率下降
CN109983569B (zh) 使用环动态对准数据的边缘环居中方法
US7381576B2 (en) Method and apparatus for monitoring precision of water placement alignment
US9405287B1 (en) Apparatus and method for optical calibration of wafer placement by a robot
CN106409741B (zh) 基于可视的晶片凹口的位置测量
KR20070092096A (ko) 제한된 영역의 스펙트럼 분석을 수행하는 방법 및 장치
CN110462810B (zh) 用于基板处理系统中的基板支撑件的基板位置校准方法
JP2022130533A (ja) 調整可能/交換可能なエッジ結合リングのための検出システム
US6815959B2 (en) Systems and methods for measuring properties of conductive layers
TW202101654A (zh) 用於基板傳送機器人自動校正的器具
KR101728390B1 (ko) 식각 장치 및 플라즈마 처리 장치
US11315766B2 (en) Plasma processing apparatus and method for measuring thickness of ring member
KR20200089616A (ko) 플라즈마 처리 장치, 및 링 부재의 위치 어긋남 측정 방법
KR20230085936A (ko) 정전 척에 대한 실시간 바이어스 검출 및 정정
TWI776619B (zh) 用於針對移動的工序套件測量侵蝕及校準位置的方法及裝置
WO2021021604A1 (en) Pedestal setup using camera wafer
KR20200056942A (ko) 플라즈마 처리 장치, 및 링 부재의 형상 측정 방법
US20220099426A1 (en) Substrate position calibration for substrate supports in substrate processing systems
KR20170039461A (ko) 기판 처리 장치 및 로봇 티칭 방법
KR20230011173A (ko) 정전 척 검사 장치 및 방법
TW202339086A (zh) 在基板處理系統中用於基板支撐件的基板位置校準
KR20030070372A (ko) 반도체 제조 장치용 웨이퍼 얼라인먼트장치
JPH10242245A (ja) ウェーハ移載装置の調整方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
ASS Succession or assignment of patent right

Owner name: QIMONDA NORTH AMERICA CORP.

Free format text: FORMER OWNER: INFINEON TECHNOLOGIES RICHMOND

Effective date: 20110923

Owner name: INFINEON TECHNOLOGIES AG

Free format text: FORMER OWNER: QIMONDA NORTH AMERICA CORP.

Effective date: 20110923

C41 Transfer of patent application or patent right or utility model
TR01 Transfer of patent right

Effective date of registration: 20110923

Address after: North Carolina

Patentee after: Qimonda North America Corp.

Address before: Virginia, USA

Patentee before: Infineon Technologies Richmond, L.P.

Effective date of registration: 20110923

Address after: Munich, Germany

Patentee after: QIMONDA AG

Address before: North Carolina

Patentee before: Qimonda North America Corp.

C41 Transfer of patent application or patent right or utility model
TR01 Transfer of patent right

Effective date of registration: 20151225

Address after: German Berg, Laura Ibiza

Patentee after: Infineon Technologies AG

Address before: Munich, Germany

Patentee before: QIMONDA AG

CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20080416

Termination date: 20151121

EXPY Termination of patent right or utility model