KR20230011173A - 정전 척 검사 장치 및 방법 - Google Patents

정전 척 검사 장치 및 방법 Download PDF

Info

Publication number
KR20230011173A
KR20230011173A KR1020210091872A KR20210091872A KR20230011173A KR 20230011173 A KR20230011173 A KR 20230011173A KR 1020210091872 A KR1020210091872 A KR 1020210091872A KR 20210091872 A KR20210091872 A KR 20210091872A KR 20230011173 A KR20230011173 A KR 20230011173A
Authority
KR
South Korea
Prior art keywords
electrode
capacitance
quality
area
dielectric layer
Prior art date
Application number
KR1020210091872A
Other languages
English (en)
Inventor
이수형
김가연
이성호
장주용
Original Assignee
세메스 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 세메스 주식회사 filed Critical 세메스 주식회사
Priority to KR1020210091872A priority Critical patent/KR20230011173A/ko
Priority to CN202210846776.XA priority patent/CN115621187A/zh
Priority to US17/859,000 priority patent/US20230032518A1/en
Publication of KR20230011173A publication Critical patent/KR20230011173A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32431—Constructional details of the reactor
    • H01J37/32715—Workpiece holder
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R27/00—Arrangements for measuring resistance, reactance, impedance, or electric characteristics derived therefrom
    • G01R27/02—Measuring real or complex resistance, reactance, impedance, or other two-pole characteristics derived therefrom, e.g. time constant
    • G01R27/26—Measuring inductance or capacitance; Measuring quality factor, e.g. by using the resonance method; Measuring loss factor; Measuring dielectric constants ; Measuring impedance or related variables
    • G01R27/2688—Measuring quality factor or dielectric loss, e.g. loss angle, or power factor
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R27/00—Arrangements for measuring resistance, reactance, impedance, or electric characteristics derived therefrom
    • G01R27/02—Measuring real or complex resistance, reactance, impedance, or other two-pole characteristics derived therefrom, e.g. time constant
    • G01R27/26—Measuring inductance or capacitance; Measuring quality factor, e.g. by using the resonance method; Measuring loss factor; Measuring dielectric constants ; Measuring impedance or related variables
    • G01R27/2605—Measuring capacitance
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2851—Testing of integrated circuits [IC]
    • G01R31/2894—Aspects of quality control [QC]
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/50—Testing of electric apparatus, lines, cables or components for short-circuits, continuity, leakage current or incorrect line connections
    • G01R31/56—Testing of electric apparatus
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67017—Apparatus for fluid treatment
    • H01L21/67063—Apparatus for fluid treatment for etching
    • H01L21/67069—Apparatus for fluid treatment for etching for drying etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67098—Apparatus for thermal treatment
    • H01L21/67103—Apparatus for thermal treatment mainly by conduction
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67155—Apparatus for manufacturing or treating in a plurality of work-stations
    • H01L21/67207—Apparatus for manufacturing or treating in a plurality of work-stations comprising a chamber adapted to a particular process
    • H01L21/67213—Apparatus for manufacturing or treating in a plurality of work-stations comprising a chamber adapted to a particular process comprising at least one ion or electron beam chamber
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67155—Apparatus for manufacturing or treating in a plurality of work-stations
    • H01L21/67207—Apparatus for manufacturing or treating in a plurality of work-stations comprising a chamber adapted to a particular process
    • H01L21/67225—Apparatus for manufacturing or treating in a plurality of work-stations comprising a chamber adapted to a particular process comprising at least one lithography chamber
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67242—Apparatus for monitoring, sorting or marking
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67242—Apparatus for monitoring, sorting or marking
    • H01L21/67259—Position monitoring, e.g. misposition detection or presence detection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6831—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using electrostatic chucks
    • H01L21/6833—Details of electrostatic chucks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J2237/00—Discharge tubes exposing object to beam, e.g. for analysis treatment, etching, imaging
    • H01J2237/20—Positioning, supporting, modifying or maintaining the physical state of objects being observed or treated
    • H01J2237/2007—Holding mechanisms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J2237/00—Discharge tubes exposing object to beam, e.g. for analysis treatment, etching, imaging
    • H01J2237/245—Detection characterised by the variable being measured
    • H01J2237/24592—Inspection and quality control of devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6831—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using electrostatic chucks

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Plasma & Fusion (AREA)
  • Chemical & Material Sciences (AREA)
  • Analytical Chemistry (AREA)
  • General Engineering & Computer Science (AREA)
  • Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)

Abstract

정전 척의 DC 전극을 비파괴 품질 검사하는 정전 척 검사 장치 및 방법을 제공한다. 상기 정전 척 검사 장치는, 정전 척의 유전층에 대하여 제1 커패시턴스를 측정하고, 유전층 내에 설치되는 전극에 대하여 제2 커패시턴스를 측정하는 측정 유닛; 및 제1 커패시턴스 및 제2 커패시턴스를 기초로 전극의 품질에 대하여 평가하는 제어 유닛을 포함하며, 정전 척을 비파괴 품질 검사한다.

Description

정전 척 검사 장치 및 방법 {Apparatus and method for inspecting electro static chuck}
본 발명은 정전 척을 검사하는 장치 및 방법에 관한 것이다. 보다 상세하게는, 정전 척의 유전층 내에 설치되는 DC 전극을 검사하는 장치 및 방법에 관한 것이다.
반도체 소자 제조 공정은 반도체 소자 제조 설비 내에서 연속적으로 수행될 수 있으며, 전공정 및 후공정으로 구분될 수 있다. 반도체 소자 제조 설비는 반도체 소자를 제조하기 위해 팹(FAB)으로 정의되는 공간 내에 설치될 수 있다.
전공정은 웨이퍼(Wafer) 상에 회로 패턴을 형성하여 칩(Chip)을 완성하는 공정을 말한다. 전공정은 웨이퍼 상에 박막을 형성하는 증착 공정(Deposition Process), 포토 마스크(Photo Mask)를 이용하여 박막 상에 포토 레지스트(Photo Resist)를 전사하는 사진 공정(Photo Lithography Process), 웨이퍼 상에 원하는 회로 패턴을 형성하기 위해 화학 물질이나 반응성 가스를 이용하여 필요 없는 부분을 선택적으로 제거하는 식각 공정(Etching Process), 식각 후에 남아있는 포토 레지스트를 제거하는 에싱 공정(Ashing Process), 회로 패턴과 연결되는 부분에 이온을 주입하여 전자 소자의 특성을 가지도록 하는 이온 주입 공정(Ion Implantation Process), 웨이퍼 상에서 오염원을 제거하는 세정 공정(Cleaning Process) 등을 포함할 수 있다.
후공정은 전공정을 통해 완성된 제품의 성능을 평가하는 공정을 말한다. 후공정은 웨이퍼 상의 각각의 칩에 대해 동작 여부를 검사하여 양품과 불량을 선별하는 1차 검사 공정, 다이싱(Dicing), 다이 본딩(Die Bonding), 와이어 본딩(Wire Bonding), 몰딩(Molding), 마킹(Marking) 등을 통해 각각의 칩을 절단 및 분리하여 제품의 형상을 갖추도록 하는 패키지 공정(Package Process), 전기적 특성 검사, 번인(Burn In) 검사 등을 통해 제품의 특성과 신뢰성을 최종적으로 검사하는 최종 검사 공정 등을 포함할 수 있다.
한국등록특허 제10-0839607호 (2008.06.19.)
반도체 소자를 제조하기 위해 기판(예를 들어, 웨이퍼)을 처리하는 경우, 기판의 위치를 고정시키기 위해 정전 척(ESC; Electro Static Chuck)이 사용될 수 있다.
이러한 정전 척에서 DC 전극은 기판의 흡착(즉, Wafer Chucking) 품질을 결정하는 핵심 요소가 될 수 있는데, DC 전극이 세라믹 유전층 내에 삽입되어 있기 때문에 검수에 어려움이 있다.
본 발명에서 해결하고자 하는 과제는, 정전 척의 DC 전극을 비파괴 품질 검사하는 정전 척 검사 장치 및 방법을 제공하는 것이다.
본 발명의 과제들은 이상에서 언급한 과제로 제한되지 않으며, 언급되지 않은 또 다른 과제들은 아래의 기재로부터 당업자에게 명확하게 이해될 수 있을 것이다.
상기 과제를 달성하기 위한 본 발명의 정전 척 검사 장치의 일 면(aspect)은, 정전 척의 유전층에 대하여 제1 커패시턴스를 측정하고, 상기 유전층 내에 설치되는 전극에 대하여 제2 커패시턴스를 측정하는 측정 유닛; 및 상기 제1 커패시턴스 및 상기 제2 커패시턴스를 기초로 상기 전극의 품질에 대하여 평가하는 제어 유닛을 포함하며, 상기 정전 척을 비파괴 품질 검사한다.
상기 제어 유닛은 상기 전극의 면적 및 상기 전극의 비대칭 중 적어도 하나의 성분을 기초로 상기 전극의 품질을 평가할 수 있다.
상기 제어 유닛은 상기 전극의 면적을 기초로 상기 전극의 품질을 평가하는 경우, 상기 전극의 면적을 계산하며, 계산값과 기준값을 비교하여 상기 전극의 품질을 평가할 수 있다.
상기 제어 유닛은 상기 유전층의 면적, 상기 제1 커패시턴스 및 상기 제2 커패시턴스를 기초로 상기 전극의 면적을 계산할 수 있다.
상기 제어 유닛은 상기 전극의 면적을 계산할 때에 상기 유전층의 유전율 및 상기 유전층의 두께를 더 이용할 수 있다.
상기 제어 유닛은 상기 제2 커패시턴스를 상기 제1 커패시턴스로 나눈 값에 상기 유전층의 면적을 곱하여 상기 전극의 면적을 계산할 수 있다.
상기 기준값은 상기 전극에 둘러싸인 영역의 면적일 수 있다.
상기 제어 유닛은 상기 계산값과 상기 기준값이 동일하면 상기 전극의 품질이 양호한 것으로 판단하고, 상기 계산값과 상기 기준값이 동일하지 않으면 상기 전극의 품질이 불량한 것으로 판단할 수 있다.
상기 제어 유닛은 상기 전극의 면적 및 상기 전극의 비대칭을 모두 고려하여 상기 전극의 품질을 평가하는 경우, 상기 전극의 면적을 먼저 고려하고 상기 전극의 비대칭을 나중 고려할 수 있다.
상기 제어 유닛은 상기 전극의 면적을 고려하여 상기 전극의 품질이 양호한 것으로 판단되면, 상기 전극의 비대칭을 고려하여 상기 전극의 품질을 다시 평가할 수 있다.
상기 제어 유닛은 상기 전극의 비대칭을 기초로 상기 전극의 품질을 평가하는 경우, 상기 유전층의 상부 영역을 복수 개의 소 영역으로 분할하고, 각각의 소 영역에 대하여 측정되는 복수 개의 제3 커패시턴스를 활용하여 상기 전극의 품질을 평가할 수 있다.
상기 측정 유닛은 금속 성분의 플레이트를 이용하여 상기 복수 개의 제3 커패시턴스를 측정할 수 있다.
상기 플레이트의 크기는 각각의 소 영역의 크기에 대응할 수 있다.
상기 제어 유닛은 상기 복수 개의 제3 커패시턴스를 상호 비교하여 상기 전극의 품질을 평가할 수 있다.
상기 제어 유닛은 상기 복수 개의 제3 커패시턴스가 모두 동일하면 상기 전극의 품질이 양호한 것으로 판단하고, 상기 복수 개의 제3 커패시턴스가 모두 동일하지 않으면 상기 전극의 품질이 불량한 것으로 판단할 수 있다.
상기 제어 유닛은 상기 복수 개의 제3 커패시턴스가 모두 동일하지 않은 경우, 제3 커패시턴스가 상대적으로 큰 쪽으로 상기 전극이 비대칭 이동한 것으로 추정할 수 있다.
상기 측정 유닛은 상기 제1 커패시턴스를 측정하는 경우, 제1 단자에 연결되는 제1 라인을 통해 상기 유전층의 상부에 연결되며, 제2 단자에 연결되는 제2 라인을 통해 상기 유전층의 하부에 연결될 수 있다.
상기 측정 유닛은 상기 제2 커패시턴스를 측정하는 경우, 제1 단자에 연결되는 제1 라인 및 제2 라인을 통해 상기 유전층의 상부 및 하부에 각각 연결되며, 제2 단자에 연결되는 제3 라인을 통해 상기 전극과 전원을 연결하는 전송 선로에 연결될 수 있다.
상기 과제를 달성하기 위한 본 발명의 정전 척 검사 장치의 다른 면은, 정전 척의 유전층에 대하여 제1 커패시턴스를 측정하고, 상기 유전층 내에 설치되는 전극에 대하여 제2 커패시턴스를 측정하는 측정 유닛; 및 상기 제1 커패시턴스 및 상기 제2 커패시턴스를 기초로 상기 전극의 품질에 대하여 평가하는 제어 유닛을 포함하며, 상기 제어 유닛은 상기 전극의 면적 및 상기 전극의 비대칭 중 적어도 하나의 성분을 기초로 상기 전극의 품질을 평가하되, 상기 전극의 면적을 기초로 상기 전극의 품질을 평가하는 경우, 상기 유전층의 면적, 상기 제1 커패시턴스 및 상기 제2 커패시턴스를 기초로 상기 전극의 면적을 계산하고, 계산값과 기준값을 비교하여 상기 전극의 품질을 평가하며, 상기 전극의 비대칭을 기초로 상기 전극의 품질을 평가하는 경우, 상기 유전층의 상부 영역을 복수 개의 소 영역으로 분할하고, 각각의 소 영역에 대하여 측정되는 복수 개의 제3 커패시턴스를 상호 비교하여 상기 전극의 품질을 평가한다.
상기 과제를 달성하기 위한 본 발명의 정전 척 검사 방법의 일 면은, 정전 척의 유전층에 대하여 제1 커패시턴스를 측정하는 단계; 상기 유전층 내에 설치되는 전극에 대하여 제2 커패시턴스를 측정하는 단계; 및 상기 제1 커패시턴스 및 상기 제2 커패시턴스를 기초로 상기 전극의 품질에 대하여 평가하는 단계를 포함하며, 상기 정전 척을 비파괴 품질 검사한다.
기타 실시예들의 구체적인 사항들은 상세한 설명 및 도면들에 포함되어 있다.
도 1은 일 실시 형태에 따른 기판 처리 장치의 내부 구조를 개략적으로 도시한 단면도이다.
도 2는 다른 실시 형태에 따른 기판 처리 장치의 내부 구조를 개략적으로 도시한 단면도이다.
도 3은 본 발명의 일 실시예에 따른 정전 척 검사 장치의 내부 구성을 개략적으로 도시한 개념도이다.
도 4는 본 발명의 일 실시예에 따른 검사 장치를 구성하는 측정 유닛의 유전층 커패시턴스 측정 방법을 설명하기 위한 예시도이다.
도 5는 본 발명의 일 실시예에 따른 검사 장치를 구성하는 측정 유닛의 전극 커패시턴스 측정 방법을 설명하기 위한 예시도이다.
도 6은 본 발명의 일 실시예에 따른 정전 척 검사 장치를 구성하는 제어 유닛의 전극 면적 검사 방법을 설명하기 위한 제1 예시도이다.
도 7은 본 발명의 일 실시예에 따른 정전 척 검사 장치를 구성하는 제어 유닛의 전극 면적 검사 방법을 설명하기 위한 제2 예시도이다.
도 8은 본 발명의 일 실시예에 따른 정전 척 검사 장치를 구성하는 제어 유닛의 전극 면적 검사 방법을 설명하기 위한 제3 예시도이다.
도 9는 본 발명의 일 실시예에 따른 정전 척 검사 장치를 구성하는 제어 유닛의 전극 비대칭 검사 방법을 설명하기 위한 제1 예시도이다.
도 10은 본 발명의 일 실시예에 따른 정전 척 검사 장치를 구성하는 제어 유닛의 전극 비대칭 검사 방법을 설명하기 위한 제2 예시도이다.
도 11은 본 발명의 일 실시예에 따른 정전 척 검사 장치를 구성하는 제어 유닛의 전극 비대칭 검사 방법을 설명하기 위한 제3 예시도이다.
이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시예를 상세히 설명한다. 본 발명의 이점 및 특징, 그리고 그것들을 달성하는 방법은 첨부되는 도면과 함께 상세하게 후술되어 있는 실시 예들을 참조하면 명확해질 것이다. 그러나 본 발명은 이하에서 게시되는 실시 예들에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 수 있으며, 단지 본 실시 예들은 본 발명의 게시가 완전하도록 하고, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 발명의 범주를 완전하게 알려주기 위해 제공되는 것이며, 본 발명은 청구항의 범주에 의해 정의될 뿐이다. 명세서 전체에 걸쳐 동일 참조 부호는 동일 구성 요소를 지칭한다.
소자(elements) 또는 층이 다른 소자 또는 층의 "위(on)" 또는 "상(on)"으로 지칭되는 것은 다른 소자 또는 층의 바로 위뿐만 아니라 중간에 다른 층 또는 다른 소자를 개재한 경우를 모두 포함한다. 반면, 소자가 "직접 위(directly on)" 또는 "바로 위"로 지칭되는 것은 중간에 다른 소자 또는 층을 개재하지 않은 것을 나타낸다.
공간적으로 상대적인 용어인 "아래(below)", "아래(beneath)", "하부(lower)", "위(above)", "상부(upper)" 등은 도면에 도시되어 있는 바와 같이 하나의 소자 또는 구성 요소들과 다른 소자 또는 구성 요소들과의 상관관계를 용이하게 기술하기 위해 사용될 수 있다. 공간적으로 상대적인 용어는 도면에 도시되어 있는 방향에 더하여 사용시 또는 동작시 소자의 서로 다른 방향을 포함하는 용어로 이해되어야 한다. 예를 들면, 도면에 도시되어 있는 소자를 뒤집을 경우, 다른 소자의 "아래(below)" 또는 "아래(beneath)"로 기술된 소자는 다른 소자의 "위(above)"에 놓여질 수 있다. 따라서, 예시적인 용어인 "아래"는 아래와 위의 방향을 모두 포함할 수 있다. 소자는 다른 방향으로도 배향될 수 있고, 이에 따라 공간적으로 상대적인 용어들은 배향에 따라 해석될 수 있다.
비록 제1, 제2 등이 다양한 소자, 구성요소 및/또는 섹션들을 서술하기 위해서 사용되나, 이들 소자, 구성요소 및/또는 섹션들은 이들 용어에 의해 제한되지 않음은 물론이다. 이들 용어들은 단지 하나의 소자, 구성요소 또는 섹션들을 다른 소자, 구성요소 또는 섹션들과 구별하기 위하여 사용하는 것이다. 따라서, 이하에서 언급되는 제1 소자, 제1 구성요소 또는 제1 섹션은 본 발명의 기술적 사상 내에서 제2 소자, 제2 구성요소 또는 제2 섹션일 수도 있음은 물론이다.
본 명세서에서 사용된 용어는 실시예들을 설명하기 위한 것이며 본 발명을 제한하고자 하는 것은 아니다. 본 명세서에서, 단수형은 문구에서 특별히 언급하지 않는 한 복수형도 포함한다. 명세서에서 사용되는 "포함한다(comprises)" 및/또는 "포함하는(comprising)"은 언급된 구성요소, 단계, 동작 및/또는 소자는 하나 이상의 다른 구성요소, 단계, 동작 및/또는 소자의 존재 또는 추가를 배제하지 않는다.
다른 정의가 없다면, 본 명세서에서 사용되는 모든 용어(기술 및 과학적 용어를 포함)는 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 공통적으로 이해될 수 있는 의미로 사용될 수 있을 것이다. 또 일반적으로 사용되는 사전에 정의되어 있는 용어들은 명백하게 특별히 정의되어 있지 않는 한 이상적으로 또는 과도하게 해석되지 않는다.
이하, 첨부한 도면들을 참조하여 본 발명의 실시예들을 상세히 설명하기로 하며, 첨부 도면을 참조하여 설명함에 있어 도면 부호에 상관없이 동일하거나 대응하는 구성 요소는 동일한 참조번호를 부여하고 이에 대한 중복되는 설명은 생략하기로 한다.
본 발명은 정전 척의 DC 전극(즉, ESC DC 전극)을 비파괴 품질 검사하는 정전 척 검사 장치 및 방법에 관한 것이다. 먼저, 정전 척이 설치되는 기판 처리 장치에 대하여 설명하기로 한다.
도 1은 일 실시 형태에 따른 기판 처리 장치의 내부 구조를 개략적으로 도시한 단면도이다.
도 1에 따르면, 기판 처리 장치(100)는 하우징(110), 기판 지지 유닛(120), 플라즈마 생성 유닛(130), 샤워 헤드 유닛(140), 제1 가스 공급 유닛(150), 제2 가스 공급 유닛(160), 라이너 유닛(170), 배플 유닛(180) 및 상부 모듈(190)을 포함하여 구성될 수 있다.
기판 처리 장치(100)는 진공 환경에서 건식 식각 공정을 이용하여 기판(W)(예를 들어, 웨이퍼(Wafer))을 처리하는 것이다. 기판 처리 장치(100)는 예를 들어, 플라즈마 공정(Plasma Process)을 이용하여 기판(W)을 처리할 수 있으며, 식각 공정 챔버(Etching Process Chamber), 세정 공정 챔버(Cleaning Process Chamber) 등으로 구현될 수 있다.
하우징(110)은 플라즈마 공정이 수행되는 공간을 제공하는 것이다. 이러한 하우징(110)은 그 하부에 배기 홀(111)을 구비할 수 있다.
배기 홀(111)은 펌프(112)가 장착된 배기 라인(113)과 연결될 수 있다. 배기 홀(111)은 배기 라인(113)을 통해 플라즈마 공정 과정에서 발생된 반응 부산물과 하우징(110)의 내부에 잔여하는 가스를 하우징(110)의 외부로 배출할 수 있다. 이 경우, 하우징(110)의 내부 공간은 소정의 압력으로 감압될 수 있다.
하우징(110)은 그 측벽에 개구부(114)가 형성될 수 있다. 개구부(114)는 하우징(110)의 내부로 기판(W)이 출입하는 통로로서 기능할 수 있다. 개구부(114)는 도어 어셈블리(115)에 의해 개폐되도록 구성될 수 있다.
도어 어셈블리(115)는 외측 도어(115a) 및 도어 구동기(115b)를 포함하여 구성될 수 있다. 외측 도어(115a)는 하우징(110)의 외벽에 제공되는 것이다. 이러한 외측 도어(115a)는 도어 구동기(115b)를 통해 상하 방향(즉, 제3 방향(30))으로 이동될 수 있다. 도어 구동기(115b)는 모터, 유압 실린더, 공압 실린더 등을 이용하여 작동할 수 있다.
기판 지지 유닛(120)은 하우징(110)의 내부 하측 영역에 설치되는 것이다. 이러한 기판 지지 유닛(120)은 정전기력을 이용하여 기판(W)을 지지할 수 있다. 그러나 본 실시예가 이에 한정되는 것은 아니다. 기판 지지 유닛(120)은 기계적 클램핑(Mechanical Clamping), 진공(Vacuum) 등과 같은 다양한 방식으로 기판(W)을 지지하는 것도 가능하다.
기판 지지 유닛(120)은 정전기력을 이용하여 기판(W)을 지지하는 경우, 베이스(121) 및 정전 척(ESC; Electro Static Chuck)(122)을 포함하여 구성될 수 있다.
정전 척(122)은 정전기력을 이용하여 그 상부에 안착되는 기판(W)을 지지하는 기판 지지 부재이다. 이러한 정전 척(122)은 세라믹 재질로 제공될 수 있으며, 베이스(121) 상에 고정되도록 베이스(121)와 결합될 수 있다.
정전 척(122)은 구동 부재(미도시)를 이용하여 하우징(110)의 내부에서 상하 방향(즉, 제3 방향(30))으로 이동 가능하게 설치될 수도 있다. 정전 척(122)이 이와 같이 상하 방향으로 이동 가능하게 형성되는 경우, 기판(W)을 보다 균일한 플라즈마 분포를 나타내는 영역에 위치시키는 것이 가능해질 수 있다.
링 어셈블리(123)는 정전 척(122)의 테두리를 감싸도록 제공되는 것이다. 이러한 링 어셈블리(123)는 링 형상으로 제공되어, 기판(W)의 테두리 영역을 지지하도록 구성될 수 있다. 링 어셈블리(123)는 포커스 링(Focus Ring; 123a) 및 절연체 링(123b)을 포함하여 구성될 수 있다.
포커스 링(123a)은 절연체 링(123b)의 내측에 형성되며, 정전 척(122)을 감싸도록 제공된다. 이러한 포커스 링(123a)은 실리콘 재질로 제공될 수 있으며, 플라즈마 공정시 생성된 이온을 기판(W) 위로 집중시킬 수 있다.
절연체 링(123b)은 포커스 링(123a)의 외측에 형성되며, 포커스 링(123a)을 감싸도록 제공된다. 이러한 절연체 링(123b)은 쿼츠(Quartz) 재질로 제공될 수 있다.
한편, 링 어셈블리(123)는 포커스 링(123a)의 테두리에 밀착 형성되는 에지 링(Edge Ring)(미도시)을 더 포함할 수 있다. 에지 링은 플라즈마에 의해 정전 척(122)의 측면이 손상되는 것을 방지하기 위해 형성될 수 있다.
제1 가스 공급 유닛(150)은 링 어셈블리(123)의 상부나 정전 척(122)의 테두리 부분에 잔류하는 이물질을 제거하기 위해 제1 가스를 공급하는 것이다. 이러한 제1 가스 공급 유닛(150)은 제1 가스 공급원(151) 및 제1 가스 공급 라인(152)을 포함하여 구성될 수 있다.
제1 가스 공급원(151)은 제1 가스로 질소 가스(N2 Gas)를 공급할 수 있다. 그러나 본 실시예가 이에 한정되는 것은 아니다. 제1 가스 공급원(151)은 다른 가스나 세정제 등을 공급하는 것도 가능하다.
제1 가스 공급 라인(152)은 정전 척(122)과 링 어셈블리(123) 사이에 제공되는 것이다. 제1 가스 공급 라인(152)은 예를 들어, 정전 척(122)과 포커스 링(123a) 사이로 연결되도록 형성될 수 있다.
한편, 제1 가스 공급 라인(152)은 포커스 링(123a)의 내부에 제공되어, 정전 척(122)과 포커스 링(123a) 사이로 연결되도록 절곡되도록 형성되는 것도 가능하다.
가열 부재(124) 및 냉각 부재(125)는 하우징(110)의 내부에서 식각 공정이 진행되고 있을 때에 기판(W)이 공정 온도를 유지할 수 있도록 제공되는 것이다. 가열 부재(124)는 이를 위해 열선으로 제공될 수 있으며, 냉각 부재(125)는 이를 위해 냉매가 흐르는 냉각 라인으로 제공될 수 있다.
가열 부재(124) 및 냉각 부재(125)는 기판(W)이 공정 온도를 유지할 수 있도록 하기 위해 기판 지지 유닛(120)의 내부에 설치될 수 있다. 일례로, 가열 부재(124)는 정전 척(122)의 내부에 설치될 수 있으며, 냉각 부재(125)는 베이스(121)의 내부에 설치될 수 있다.
한편, 냉각 부재(125)는 냉각 장치(Chiller; 126)를 이용하여 냉매를 공급받을 수 있다. 냉각 장치(126)는 하우징(110)의 외부에 설치될 수 있다.
플라즈마 생성 유닛(130)은 방전 공간에 잔류하는 가스로부터 플라즈마를 발생시키는 것이다. 여기서, 방전 공간은 하우징(110)의 내부 공간 중에서 기판 지지 유닛(120)의 상부에 위치하는 공간을 의미한다.
플라즈마 생성 유닛(130)은 유도 결합형 플라즈마(ICP; Inductively Coupled Plasma) 소스를 이용하여 하우징(110) 내부의 방전 공간에 플라즈마를 발생시킬 수 있다. 이 경우, 플라즈마 생성 유닛(130)은 상부 모듈(190)에 설치되는 안테나 유닛(Antenna Unit; 193)을 상부 전극으로 이용하고, 정전 척(122)을 하부 전극으로 이용할 수 있다.
그러나 본 실시예가 이에 한정되는 것은 아니다. 플라즈마 생성 유닛(130)은 용량 결합형 플라즈마(CCP; Capacitively Coupled Plasma) 소스를 이용하여 하우징(110) 내부의 방전 공간에 플라즈마를 발생시키는 것도 가능하다. 이 경우, 플라즈마 생성 유닛(130)은 도 2에 도시된 바와 같이 샤워 헤드 유닛(140)을 상부 전극으로 이용하고, 정전 척(122)을 하부 전극으로 이용할 수 있다. 도 2는 다른 실시 형태에 따른 기판 처리 장치의 내부 구조를 개략적으로 도시한 단면도이다.
다시 도 1을 참조하여 설명한다.
플라즈마 생성 유닛(130)은 상부 전극, 하부 전극, 상부 전원(131) 및 하부 전원(133)을 포함하여 구성될 수 있다.
상부 전원(131)은 상부 전극, 즉 안테나 유닛(193)에 전력을 인가하는 것이다. 이러한 상부 전원(131)은 플라즈마의 특성을 제어하도록 제공될 수 있다. 상부 전원(131)은 예를 들어, 이온 충격 에너지(Ion Bombardment Energy)를 조절하도록 제공될 수 있다.
상부 전원(131)은 도 1에 단일 개 도시되어 있지만, 본 실시예에서 복수 개 구비되는 것도 가능하다. 상부 전원(131)이 복수 개 구비되는 경우, 기판 처리 장치(100)는 복수 개의 상부 전원과 전기적으로 연결되는 제1 매칭 네트워크(미도시)를 더 포함할 수 있다.
제1 매칭 네트워크는 각각의 상부 전원으로부터 입력되는 상이한 크기의 주파수 전력들을 매칭하여 안테나 유닛(193)에 인가할 수 있다.
한편, 상부 전원(131)과 안테나 유닛(193)을 연결하는 제1 전송 선로(132) 상에는 임피던스 정합을 목적으로 제1 임피던스 정합 회로(미도시)가 마련될 수 있다.
제1 임피던스 정합 회로는 무손실 수동 회로로 작용하여 상부 전원(131)으로부터 안테나 유닛(193)으로 전기 에너지가 효과적으로(즉, 최대로) 전달되도록 할 수 있다.
하부 전원(133)은 하부 전극, 즉 정전 척(122)에 전력을 인가하는 것이다. 이러한 하부 전원(133)은 플라즈마를 발생시키는 플라즈마 소스 역할을 하거나, 상부 전원(131)과 더불어 플라즈마의 특성을 제어하는 역할을 할 수 있다.
하부 전원(133)은 도 1에 단일 개 도시되어 있지만, 상부 전원(131)과 마찬가지로 본 실시예에서 복수 개 구비되는 것도 가능하다. 하부 전원(133)이 복수 개 구비되는 경우, 복수 개의 하부 전원과 전기적으로 연결되는 제2 매칭 네트워크(미도시)를 더 포함할 수 있다.
제2 매칭 네트워크는 각각의 하부 전원으로부터 입력되는 상이한 크기의 주파수 전력들을 매칭하여 정전 척(122)에 인가할 수 있다.
한편, 하부 전원(133)과 정전 척(122)을 연결하는 제2 전송 선로(134) 상에는 임피던스 정합을 목적으로 제2 임피던스 정합 회로(미도시)가 마련될 수 있다.
제2 임피던스 정합 회로는 제1 임피던스 정합 회로와 마찬가지로 무손실 수동 회로로 작용하여 하부 전원(133)으로부터 정전 척(122)으로 전기 에너지가 효과적으로(즉, 최대로) 전달되도록 할 수 있다.
샤워 헤드 유닛(Shower Head Unit; 140)은 정전 척(122)과 하우징(110)의 내부에서 상하로 대향되도록 설치될 수 있다. 이러한 샤워 헤드 유닛(140)은 하우징(110)의 내부로 가스를 분사하기 위해 복수 개의 가스 분사 홀(Gas Feeding Hole)을 구비할 수 있으며, 정전 척(122)보다 더 큰 직경을 가지도록 제공될 수 있다. 한편, 샤워 헤드 유닛(140)은 실리콘 재질로 제공되거나, 금속 재질로 제공될 수 있다.
제2 가스 공급 유닛(160)은 샤워 헤드 유닛(140)을 통해 하우징(110)의 내부로 공정 가스(제2 가스)를 공급하는 것이다. 이러한 제2 가스 공급 유닛(160)은 제2 가스 공급원(161) 및 제2 가스 공급 라인(162)을 포함할 수 있다.
제2 가스 공급원(161)은 기판(W), 하우징(110)의 내부 등을 처리하는 데에 이용되는 세정 가스를 공정 가스로 공급하는 것이다. 이러한 제2 가스 공급원(161)은 기판(W)을 처리하는 데에 이용되는 에칭 가스(Etching Gas)를 공정 가스로 공급하는 것도 가능하다.
제2 가스 공급원(161)은 단일 개 구비되어 공정 가스를 샤워 헤드 유닛(140)로 공급할 수 있다. 그러나 본 실시예가 이에 한정되는 것은 아니다. 제2 가스 공급원(161)은 복수 개 구비되어 공정 가스를 샤워 헤드 유닛(140)로 공급하는 것도 가능하다.
제2 가스 공급 라인(162)은 제2 가스 공급원(161)과 샤워 헤드 유닛(140)을 연결하는 것이다. 제2 가스 공급 라인(162)은 제2 가스 공급원(161)을 통해 공급되는 공정 가스를 샤워 헤드 유닛(140)으로 이송하여, 공정 가스가 하우징(110)의 내부로 유입될 수 있도록 한다.
한편, 샤워 헤드 유닛(140)이 센터 영역(Center Zone), 미들 영역(Middle Zone), 에지 영역(Edge Zone) 등으로 분할되는 경우, 제2 가스 공급 유닛(160)은 샤워 헤드 유닛(140)의 각 영역으로 공정 가스를 공급하기 위해 가스 분배기(미도시)와 가스 분배 라인(미도시)을 더 포함할 수 있다.
가스 분배기는 제2 가스 공급원(161)으로부터 공급되는 공정 가스를 샤워 헤드 유닛(140)의 각 영역으로 분배하는 것이다. 이러한 가스 분배기는 제2 가스 공급 라인(161)을 통해 제2 가스 공급원(161)과 연결될 수 있다.
가스 분배 라인은 가스 분배기와 샤워 헤드 유닛(140)의 각 영역을 연결하는 것이다. 가스 분배 라인은 이를 통해 가스 분배기에 의해 분배된 공정 가스를 샤워 헤드 유닛(140)의 각 영역으로 이송할 수 있다.
라이너 유닛(Liner Unit; 170)은 월 라이너(Wall Liner)라고도 하며, 공정 가스가 여기되는 과정에서 발생되는 아크 방전, 기판 처리 공정 중에 발생되는 불순물 등으로부터 하우징(110)의 내측면을 보호하기 위한 것이다. 이러한 라이너 유닛(170)은 하우징(110)의 내부에 상부와 하부가 각각 개방된 원통 형상으로 제공될 수 있다.
라이너 유닛(170)은 하우징(110)의 내측벽에 인접하도록 제공될 수 있다. 이러한 라이너 유닛(170)은 그 상부에 지지 링(171)을 구비할 수 있다. 지지 링(171)은 라이너 유닛(170)의 상부에서 외측 방향(즉, 제1 방향(10))으로 돌출 형성되며, 하우징(110)의 상단에 놓여 라이너 유닛(170)을 지지할 수 있다.
배플 유닛(Baffle Unit; 180)은 플라즈마의 공정 부산물, 미반응 가스 등을 배기하는 역할을 한다. 이러한 배플 유닛(180)은 하우징(110)의 내측벽과 기판 지지 유닛(120) 사이에 설치될 수 있다.
배플 유닛(180)은 환형의 링 형상으로 제공될 수 있으며, 상하 방향(즉, 제3 방향(30))으로 관통되는 복수 개의 관통 홀을 구비할 수 있다. 배플 유닛(180)은 관통 홀의 개수 및 형상에 따라 공정 가스의 흐름을 제어할 수 있다.
배플 유닛(180)은 본 실시예에서 이중으로 구성되며, 승/하강 구동될 수 있다. 배플 유닛(180)에 대한 보다 자세한 설명은 후술하기로 한다.
상부 모듈(190)은 하우징(110)의 개방된 상부를 덮도록 설치되는 것이다. 이러한 상부 모듈(190)은 윈도우 부재(191), 안테나 부재(192) 및 안테나 유닛(193)을 포함할 수 있다.
윈도우 부재(191)는 하우징(110)의 내부 공간을 밀폐시키기 위해 하우징(110)의 상부를 덮도록 형성되는 것이다. 이러한 윈도우 부재(191)는 판(예를 들어, 원판) 형상으로 제공될 수 있으며, 절연 물질(예를 들어, 알루미나(Al2O3))을 소재로 하여 형성될 수 있다.
윈도우 부재(191)는 유전체 창(Dielectric Window)을 포함하여 형성될 수 있다 윈도우 부재(191)는 제2 가스 공급 라인(162)이 삽입되기 위한 통공이 형성될 수 있으며, 하우징(110)의 내부에서 플라즈마 공정이 수행될 때 파티클(Particle)의 발생을 억제하기 위해 그 표면에 코팅막이 형성될 수 있다.
안테나 부재(192)는 윈도우 부재(191)의 상부에 설치되는 것으로서, 안테나 유닛(193)이 그 내부에 배치될 수 있도록 소정 크기의 공간이 제공될 수 있다.
안테나 부재(192)는 하부가 개방된 원통 형상으로 형성될 수 있으며, 하우징(110)과 대응되는 직경을 가지도록 제공될 수 있다. 안테나 부재(192)는 윈도우 부재(191)에 탈착 가능하도록 제공될 수 있다.
안테나 유닛(193)은 상부 전극으로 기능하는 것으로서, 폐루프를 형성하도록 제공되는 코일이 장착된 것이다. 이러한 안테나 유닛(193)은 상부 전원(131)으로부터 공급되는 전력을 기초로 하우징(110)의 내부에 자기장 및 전기장을 생성하여, 샤워 헤드 유닛(140)를 통해 하우징(110)의 내부로 유입된 가스를 플라즈마로 여기시키는 기능을 한다.
안테나 유닛(193)은 평판 스파이럴(Planar Spiral) 형태의 코일을 장착할 수 있다. 그러나 본 실시예가 이에 한정되는 것은 아니다. 코일의 구조나 크기 등은 당해 기술 분야에서 통상의 지식을 가진 자에 의해 다양하게 변경될 수 있다.
다음으로, 정전 척(122)의 DC 전극(220)에 대해 비파괴 품질 검사를 하는 장치 및 방법에 대하여 설명한다.
정전 척(122)은 기판 처리 장치(100)가 기판(예를 들어, Wafer(W))을 처리할 때 기판(W)을 흡착시켜 기판(W)의 위치를 고정시킬 수 있다. 이때, DC 전극(220)은 정전 척(122)을 구성하는 세라믹 소재의 유전층 내에 삽입되어 기판(W)의 흡착에 관여할 수 있다. 즉, DC 전극(220)은 기판(W)의 척킹(Wafer Chucking) 품질을 결정하는 핵심 요소가 될 수 있다.
그런데, 앞서 설명한 바와 같이 DC 전극(220)은 세라믹 소재의 유전층 내에 삽입되기 때문에, 이를 검수하는 데에 어려움이 따른다. 이하에서는 이러한 문제점을 해결하기 위해, DC 전극(220)에 대해 비파괴 품질 검사를 하는 장치 및 방법에 대하여 설명하기로 한다.
도 3은 본 발명의 일 실시예에 따른 정전 척 검사 장치의 내부 구성을 개략적으로 도시한 개념도이다.
도 3에 따르면, 검사 장치(300)는 측정 유닛(310) 및 제어 유닛(320)을 포함하여 구성될 수 있다.
검사 장치(300)는 커패시턴스(Capacitance) 측정을 통해 정전 척(122)의 DC 전극(220)에 대해 비파괴 품질 검사를 할 수 있다. 구체적으로, 검사 장치(300)는 전극 면적 검사 방법, 전극 비대칭 검사 방법 등을 이용하여 DC 전극(220)에 대해 비파괴 품질 검사를 할 수 있다.
측정 유닛(310)은 커패시턴스를 측정하는 것이다. 이러한 측정 유닛(310)은 정전 척(122)의 유전층(210)에 대하여 커패시턴스를 측정할 수 있으며, 정전 척(122)의 유전층(210) 내에 설치되는 DC 전극(220)에 대하여 커패시턴스를 측정할 수 있다.
유전층(210)에 대하여 커패시턴스를 측정하는 경우, 측정 유닛(310)은 도 4에 도시된 바와 같이 제1 라인(331) 및 제2 라인(332)을 통해 유전층(210)의 상부 및 하부에 각각 연결될 수 있으며, 이때 제1 라인(331)은 측정 유닛(310)의 제1 단자(341)에 연결되고 제2 라인(332)은 측정 유닛(310)의 제2 단자(342)에 연결될 수 있다. 도 4는 본 발명의 일 실시예에 따른 검사 장치를 구성하는 측정 유닛의 유전층 커패시턴스 측정 방법을 설명하기 위한 예시도이다.
DC 전극(220)에 대하여 커패시턴스를 측정하는 경우, 측정 유닛(310)은 도 5에 도시된 바와 같이 제1 라인(331), 제2 라인(332) 및 제3 라인(333)을 통해 유전층(210)의 상부 및 하부, 및 DC 전극(220)과 하부 전원(133)을 연결하는 제2 전송 선로(134) 상에 각각 연결될 수 있으며, 이때 제1 라인(331) 및 제2 라인(332)은 측정 유닛(310)의 제1 단자(341)에 연결되고 제3 라인(333)은 측정 유닛(310)의 제2 단자(342)에 연결될 수 있다. 도 5는 본 발명의 일 실시예에 따른 검사 장치를 구성하는 측정 유닛의 전극 커패시턴스 측정 방법을 설명하기 위한 예시도이다.
다시 도 3을 참조하여 설명한다.
검사 장치(300)는 단일 개의 측정 유닛(310)을 구비하며, 이때 단일 개의 측정 유닛(310)이 유전층(210)에 대한 커패시턴스 및 DC 전극(220)에 대한 커패시턴스를 모두 측정할 수 있다. 측정 유닛(310)은 유전층(210)에 대한 커패시턴스 및 DC 전극(220)에 대한 커패시턴스 중 어느 하나의 커패시턴스를 먼저 측정한 후, 다른 하나의 커패시턴스를 나중 측정할 수 있다.
그러나 본 실시예가 이에 한정되는 것은 아니다. 검사 장치(300)는 두 개의 측정 유닛(310)을 구비하며, 이때 두 개의 측정 유닛(310) 중 어느 하나의 측정 유닛(310)이 유전층(210)에 대한 커패시턴스를 측정하고, 다른 하나의 측정 유닛(310)이 DC 전극(220)에 대한 커패시턴스를 측정할 수 있다. 검사 장치(300)가 두 개의 측정 유닛(310)을 구비하는 경우, 유전층(210)에 대한 커패시턴스 및 DC 전극(220)에 대한 커패시턴스를 동시에 측정할 수 있다.
한편, 측정 유닛(310)은 인덕턴스(Inductance), 커패시턴스(Capacitance), 저항(Resistance) 등을 측정할 수 있는 LCR 테스터(Tester)로 구현될 수 있다. 측정 유닛(310)은 LCR 미터(Meter)로 구현되는 것도 가능하다.
제어 유닛(320)은 DC 전극(220)의 품질을 평가하는 것이다. 이러한 제어 유닛(320)은 유전층(210)에 대한 커패시턴스 및 DC 전극(220)에 대한 커패시턴스를 기초로 DC 전극(220)의 품질을 평가할 수 있다.
제어 유닛(320)은 전극 면적 검사 방법, 전극 비대칭 검사 방법 등을 이용하여 DC 전극(220)의 품질을 판단할 수 있다. 전극 면적 검사 방법, 전극 비대칭 검사 방법 등에 대한 자세한 설명은 후술하기로 한다.
제어 유닛(320)은 프로세스 컨트롤러, 제어 프로그램, 입력 모듈, 출력 모듈(또는 표시 모듈), 메모리 모듈 등을 포함하여 컴퓨터나 서버 등으로 구현될 수 있다. 상기에서, 프로세스 컨트롤러는 제어 기능을 실행하는 마이크로 프로세서를 포함할 수 있으며, 제어 프로그램은 프로세스 컨트롤러의 제어에 따라 각종 처리를 실행할 수 있다. 메모리 모듈은 각종 데이터 및 처리 조건에 따라 각종 처리를 실행시키기 위한 프로그램 즉, 처리 레시피가 저장될 수 있다. 한편, 제어 유닛(320)은 마이크로 프로세서로 구현될 수도 있다.
다음으로, 전극 면적 검사 방법에 대하여 설명한다.
정전 척(122) 제조시, 상부 유전층(210)의 두께와 유전율은 편차가 발생할 수 있다. 따라서 본 실시예에서는 정확한 면적 계산을 위하여 유전체 전체 영역(Zone)에 대한 커패시턴스와 전극 영역(Zone)에 대한 커패시턴스를 차례대로 측정하고, 이를 이용하여 유전체 전체 영역 및 전극 영역 간 면적비를 계산할 수 있다.
제어 유닛(320)은 측정 유닛(310)의 측정 결과를 기초로 DC 전극(220)의 면적에 대하여 계산할 수 있다. 구체적으로, 제어 유닛(320)은 유전층(210)에 대한 커패시턴스 및 DC 전극(220)에 대한 커패시턴스를 기초로 DC 전극(220)의 면적에 대하여 계산할 수 있다. 제어 유닛(320)은 수학식 1을 이용하여 DC 전극(220)의 면적에 대하여 계산할 수 있다.
Figure pat00001
상기에서, AElectrode는 DC 전극(220)의 면적 즉, 전극 Zone의 면적을 의미하며, ATotal은 유전층(210)의 면적 즉, 유전체 전체 Zone의 면적을 의미한다. 또한, CElectrode는 DC 전극(220)에 대한 커패시턴스를 의미하며, CTotal은 유전층(210)에 대한 커패시턴스를 의미한다.
한편, 유전층(210)은 외부로 노출되므로, 유전층(210)의 면적은 비파괴로 측정할 수 있다. 유전층(210)의 면적은 사전에 측정될 수 있으나, 측정 유닛(310)이 유전층(210)에 대한 커패시턴스 및 DC 전극(220)에 대한 커패시턴스를 측정할 때에 측정될 수도 있다.
한편, 상기 수학식 1은 다음 수학식 2 내지 수학식 5를 차례대로 거쳐 산출될 수 있다.
Figure pat00002
상기에서, ε은 유전층(210)의 유전율을 의미하며, D는 유전층(210)의 두께를 의미한다.
Figure pat00003
Figure pat00004
Figure pat00005
제어 유닛(320)은 수학식 1을 통해 DC 전극(220)의 면적이 계산되면, 이 계산값과 기준값을 비교하여 DC 전극(220)의 품질을 판단할 수 있다. 여기서, 기준값은 정전 척(122) 제조시 그 스펙(Spec.)으로, 제어 유닛(320)의 메모리 모듈에 사전에 저장될 수 있다. 기준값은 정전 척(122)의 제조시 DC 전극(220)에 의해 둘러싸인 영역의 면적일 수 있다.
계산값(즉, 수학식 1을 통해 계산된 DC 전극(220)의 면적)이 기준값과 동일하면, 유전층(210)의 면적(410)에 대한 DC 전극(220)의 면적(420)은 도 6에 도시된 바와 같이 유전층(210) 내에 설치되는 DC 전극(220)의 위치와 일치하게 된다. 따라서 제어 유닛(320)은 DC 전극(220)의 품질을 양호하다고 판단할 수 있다. 도 6은 본 발명의 일 실시예에 따른 정전 척 검사 장치를 구성하는 제어 유닛의 전극 면적 검사 방법을 설명하기 위한 제1 예시도이다.
반면, 계산값이 기준값과 동일하지 않으면, 제어 유닛(320)은 DC 전극(220)의 품질을 불량하다고 판단할 수 있다. 예를 들어, 계산값이 기준값보다 작으면, 유전층(210)의 면적(410)에 대한 DC 전극(220)의 면적(420)은 도 7에 도시된 바와 같이 유전층(210) 내에 설치되는 DC 전극(220)의 위치보다 내측에 위치하게 된다. 이 경우, Wafer Chucking Force의 감소로 He Leak 현상이 발생할 수 있으므로, 제어 유닛(320)은 DC 전극(220)의 품질을 불량하다고 판단할 수 있다. 도 7은 본 발명의 일 실시예에 따른 정전 척 검사 장치를 구성하는 제어 유닛의 전극 면적 검사 방법을 설명하기 위한 제2 예시도이다.
한편, 계산값이 기준값보다 크면, 유전층(210)의 면적(410)에 대한 DC 전극(220)의 면적(420)은 도 8에 도시된 바와 같이 유전층(210) 내에 설치되는 DC 전극(220)의 위치를 벗어나게 된다. 이 경우, Wafer Chucking Force의 증가로 Wafer Dechuck 불량이 발생할 수 있으므로, 제어 유닛(320)은 DC 전극(220)의 품질을 불량하다고 판단할 수 있다. 도 8은 본 발명의 일 실시예에 따른 정전 척 검사 장치를 구성하는 제어 유닛의 전극 면적 검사 방법을 설명하기 위한 제3 예시도이다.
한편, 계산값이 기준값과 동일하더라도, 유전층(210)의 면적(410)에 대한 DC 전극(220)의 면적(420)이 도 9에 도시된 바와 같이 유전층(210) 내에 설치되는 DC 전극(220)의 위치와 일치하지 않을 수도 있다. 즉, 전극 비대칭 현상이 발생할 수 있다. 이 경우, Wafer Chucking Force의 불균일로 인해 He Leak 현상이 발생할 수 있다.
본 실시예에서 제어 유닛(320)은 상기의 문제점을 고려하여 전극 비대칭 검사 방법을 이용하여 DC 전극(220)의 품질을 검사할 수 있다. 도 9는 본 발명의 일 실시예에 따른 정전 척 검사 장치를 구성하는 제어 유닛의 전극 비대칭 검사 방법을 설명하기 위한 제1 예시도이다.
다음으로, 전극 비대칭 검사 방법에 대하여 설명한다.
측정 유닛(310)은 유전층(210)의 에지 영역을 복수 개의 국소 영역으로 분할하여 각각의 국소 영역에 대해 커패시턴스를 측정할 수 있다. 이때, 측정 유닛(310)은 금속성 플레이트(즉, ESC Edge 영역에 국소부만 측정이 가능한 면적의 금속성 Plate)를 유전층(210)의 국소 영역에 대해 커패시턴스를 측정할 수 있다.
금속성 플레이트는 평판 형태의 금속 플레이트로서, 유전층(210)의 국소 영역에 대응하는 크기를 가질 수 있다. 즉, 유전층(210)의 각각의 국소 영역에 대해 커패시턴스를 측정하는 경우, 금속성 플레이트가 유전층(210)의 해당 국소 영역에 접촉되며, 측정 유닛(210)은 제1 라인(331)을 통해 금속성 플레이트와 연결되고, 제2 라인(332)을 통해 유전층(210)의 하부와 연결됨으로써, 유전층(210)의 해당 국소 영역에 대해 커패시턴스를 측정할 수 있다.
제어 유닛(320)은 복수 개의 국소 영역에 대한 커패시턴스를 상호 비교하여 DC 전극(220)의 품질을 판단할 수 있다. 여기서, 복수 개의 국소 영역은 동일한 크기를 가질 수 있다.
이하에서는 유전층(210)의 에지 영역을 네 개의 영역으로 분할하는 경우를 예로 들어 DC 전극(220)의 품질을 판단하는 방법을 설명하기로 한다.
도 10은 본 발명의 일 실시예에 따른 정전 척 검사 장치를 구성하는 제어 유닛의 전극 비대칭 검사 방법을 설명하기 위한 제2 예시도이다. 그리고, 도 11은 본 발명의 일 실시예에 따른 정전 척 검사 장치를 구성하는 제어 유닛의 전극 비대칭 검사 방법을 설명하기 위한 제3 예시도이다.
측정 유닛(310)이 제1 영역(510), 제2 영역(520), 제3 영역(530) 및 제4 영역(540)에 대해 커패시턴스를 측정하고, 이때 제1 영역(510)에 대한 커패시턴스, 제2 영역(520)에 대한 커패시턴스, 제3 영역(530)에 대한 커패시턴스 및 제4 영역(540)에 대한 커패시턴스를 각각 A, B, C 및 D라고 정의하여 보자.
도 6에 도시된 바와 같이 전극이 대칭일 경우, 각 국소 영역의 커패시턴스는 일치하게 된다. 따라서 도 10에 도시된 바와 같이 네 개의 영역(510, 520, 530, 540)에 대한 커패시턴스(A, B, C, D)가 모두 동일하므로(A = B = C = D), 제어 유닛(320)은 이와 같은 경우 DC 전극(220)의 품질을 양호하다고 판단할 수 있다.
반면, 도 9에 도시된 바와 같이 전극이 비대칭일 경우, 각 국소 영역에서의 커패시턴스 사이에 편차가 발생하게 된다. 따라서 네 개의 영역(510, 520, 530, 540)에 대한 커패시턴스(A, B, C, D)가 모두 동일하지 않으므로, 제어 유닛(320)은 이와 같은 경우 DC 전극(220)의 품질을 불량하다고 판단할 수 있다.
한편, 전극이 비대칭일 경우, 커패시턴스 값 편차가 발생하면, 값이 높은 위치로 전극이 비대칭 이동하였음을 추정할 수 있다. 예를 들어, 도 11에 도시된 바와 같이 제4 영역(540)에 대한 커패시턴스(D)가 상대적으로 가장 크고 제2 영역(520)에 대한 커패시턴스(B)가 상대적으로 가장 작은 경우(D > A = C > B), 제어 유닛(320)은 전극이 제4 영역(540) 방향으로 비대칭 이동하였음을 추정할 수 있다.
이상 도 1 내지 도 11을 참조하여 본 발명의 일 실시예에 따른 정전 척 검사 장치(300) 및 그 방법에 대하여 설명하였다. 본 발명은 ESC DC 전극(220)에 대한 비파괴 품질 검사 장치 및 방법으로서, 커패시턴스 측정을 통하여 DC 전극(220)의 크기와 비대칭 여부를 확인할 수 있다.
전극 면적 검사 방법의 경우, ESC 유전체 전체 Zone의 커패시턴스, DC 전극 Zone의 커패시턴스, 및 유전체 면적을 측정하고, 측정된 결과를 이용하여 ESC 유전체 內 삽입된 DC 전극의 면적을 도출함으로써, DC 전극(220)의 양호 및 불량을 판단할 수 있다.
또한, 전극 비대칭 검사 방법의 경우, ESC Edge 영역에 국소부만 측정이 가능한 면적의 금속성 Plate를 이용하여, 위치별 커패시턴스를 측정하며, 측정된 결과의 크기를 비교하여 전극의 비대칭 여부를 판단함으로써, DC 전극(220)의 양호 및 불량을 판단할 수 있다. 전극이 대칭일 경우, 각 영역의 커패시턴스는 일치하지만, 전극이 비대칭일 경우, 커패시턴스 값 편차가 발생하며, 값이 높은 위치로 전극이 비대칭 이동하였음을 추정할 수 있다.
이상과 첨부된 도면을 참조하여 본 발명의 실시예를 설명하였지만, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자는 본 발명이 그 기술적 사상이나 필수적인 특징을 변경하지 않고서 다른 구체적인 형태로 실시될 수 있다는 것을 이해할 수 있을 것이다. 그러므로 이상에서 기술한 실시예들은 모든 면에서 예시적인 것이며 한정적이 아닌 것으로 이해해야만 한다.
100: 기판 처리 장치 110: 하우징
120: 기판 지지 유닛 121: 베이스
122: 정전 척 123: 링 어셈블리
124: 가열 부재 125: 냉각 부재
126: 냉각 장치 130: 플라즈마 생성 유닛
131: 상부 전원 132: 제1 전송 선로
133: 하부 전원 134: 제2 전송 선로
140: 샤워 헤드 유닛 150: 제1 가스 공급 유닛
160: 제2 가스 공급 유닛 170: 라이너 유닛
180: 배플 유닛 190: 상부 모듈
210: 유전층 220: DC 전극
300: 검사 장치 310: 측정 유닛
320: 제어 유닛 331: 제1 라인
332: 제2 라인 333: 제3 라인
341: 제1 단자 342: 제2 단자
410: 유전층의 면적 420: DC 전극의 면적
510: 제1 영역 520: 제2 영역
530: 제3 영역 540: 제4 영역
A: 제1 영역에 대한 커패시턴스 B: 제2 영역에 대한 커패시턴스
C: 제3 영역에 대한 커패시턴스 D: 제4 영역에 대한 커패시턴스

Claims (20)

  1. 정전 척의 유전층에 대하여 제1 커패시턴스를 측정하고, 상기 유전층 내에 설치되는 전극에 대하여 제2 커패시턴스를 측정하는 측정 유닛; 및
    상기 제1 커패시턴스 및 상기 제2 커패시턴스를 기초로 상기 전극의 품질에 대하여 평가하는 제어 유닛을 포함하며,
    상기 정전 척을 비파괴 품질 검사하는 정전 척 검사 장치.
  2. 제 1 항에 있어서,
    상기 제어 유닛은 상기 전극의 면적 및 상기 전극의 비대칭 중 적어도 하나의 성분을 기초로 상기 전극의 품질을 평가하는 정전 척 검사 장치.
  3. 제 2 항에 있어서,
    상기 제어 유닛은 상기 전극의 면적을 기초로 상기 전극의 품질을 평가하는 경우, 상기 전극의 면적을 계산하며, 계산값과 기준값을 비교하여 상기 전극의 품질을 평가하는 정전 척 검사 장치.
  4. 제 3 항에 있어서,
    상기 제어 유닛은 상기 유전층의 면적, 상기 제1 커패시턴스 및 상기 제2 커패시턴스를 기초로 상기 전극의 면적을 계산하는 정전 척 검사 장치.
  5. 제 4 항에 있어서,
    상기 제어 유닛은 상기 전극의 면적을 계산할 때에 상기 유전층의 유전율 및 상기 유전층의 두께를 더 이용하는 정전 척 검사 장치.
  6. 제 4 항에 있어서,
    상기 제어 유닛은 상기 제2 커패시턴스를 상기 제1 커패시턴스로 나눈 값에 상기 유전층의 면적을 곱하여 상기 전극의 면적을 계산하는 정전 척 검사 장치.
  7. 제 3 항에 있어서,
    상기 기준값은 상기 전극에 둘러싸인 영역의 면적인 정전 척 검사 장치.
  8. 제 3 항에 있어서,
    상기 제어 유닛은 상기 계산값과 상기 기준값이 동일하면 상기 전극의 품질이 양호한 것으로 판단하고, 상기 계산값과 상기 기준값이 동일하지 않으면 상기 전극의 품질이 불량한 것으로 판단하는 정전 척 검사 장치.
  9. 제 2 항에 있어서,
    상기 제어 유닛은 상기 전극의 면적 및 상기 전극의 비대칭을 모두 고려하여 상기 전극의 품질을 평가하는 경우, 상기 전극의 면적을 먼저 고려하고 상기 전극의 비대칭을 나중 고려하는 정전 척 검사 장치.
  10. 제 9 항에 있어서,
    상기 제어 유닛은 상기 전극의 면적을 고려하여 상기 전극의 품질이 양호한 것으로 판단되면, 상기 전극의 비대칭을 고려하여 상기 전극의 품질을 다시 평가하는 정전 척 검사 장치.
  11. 제 2 항에 있어서,
    상기 제어 유닛은 상기 전극의 비대칭을 기초로 상기 전극의 품질을 평가하는 경우, 상기 유전층의 상부 영역을 복수 개의 소 영역으로 분할하고, 각각의 소 영역에 대하여 측정되는 복수 개의 제3 커패시턴스를 활용하여 상기 전극의 품질을 평가하는 정전 척 검사 장치.
  12. 제 11 항에 있어서,
    상기 측정 유닛은 금속 성분의 플레이트를 이용하여 상기 복수 개의 제3 커패시턴스를 측정하는 정전 척 검사 장치.
  13. 제 12 항에 있어서,
    상기 플레이트의 크기는 각각의 소 영역의 크기에 대응하는 정전 척 검사 장치.
  14. 제 11 항에 있어서,
    상기 제어 유닛은 상기 복수 개의 제3 커패시턴스를 상호 비교하여 상기 전극의 품질을 평가하는 정전 척 검사 장치.
  15. 제 14 항에 있어서,
    상기 제어 유닛은 상기 복수 개의 제3 커패시턴스가 모두 동일하면 상기 전극의 품질이 양호한 것으로 판단하고, 상기 복수 개의 제3 커패시턴스가 모두 동일하지 않으면 상기 전극의 품질이 불량한 것으로 판단하는 정전 척 검사 장치.
  16. 제 15 항에 있어서,
    상기 제어 유닛은 상기 복수 개의 제3 커패시턴스가 모두 동일하지 않은 경우, 제3 커패시턴스가 상대적으로 큰 쪽으로 상기 전극이 비대칭 이동한 것으로 추정하는 정전 척 검사 장치.
  17. 제 1 항에 있어서,
    상기 측정 유닛은 상기 제1 커패시턴스를 측정하는 경우, 제1 단자에 연결되는 제1 라인을 통해 상기 유전층의 상부에 연결되며, 제2 단자에 연결되는 제2 라인을 통해 상기 유전층의 하부에 연결되는 정전 척 검사 장치.
  18. 제 1 항에 있어서,
    상기 측정 유닛은 상기 제2 커패시턴스를 측정하는 경우, 제1 단자에 연결되는 제1 라인 및 제2 라인을 통해 상기 유전층의 상부 및 하부에 각각 연결되며, 제2 단자에 연결되는 제3 라인을 통해 상기 전극과 전원을 연결하는 전송 선로에 연결되는 정전 척 검사 장치.
  19. 정전 척의 유전층에 대하여 제1 커패시턴스를 측정하고, 상기 유전층 내에 설치되는 전극에 대하여 제2 커패시턴스를 측정하는 측정 유닛; 및
    상기 제1 커패시턴스 및 상기 제2 커패시턴스를 기초로 상기 전극의 품질에 대하여 평가하는 제어 유닛을 포함하며,
    상기 제어 유닛은 상기 전극의 면적 및 상기 전극의 비대칭 중 적어도 하나의 성분을 기초로 상기 전극의 품질을 평가하되,
    상기 전극의 면적을 기초로 상기 전극의 품질을 평가하는 경우, 상기 유전층의 면적, 상기 제1 커패시턴스 및 상기 제2 커패시턴스를 기초로 상기 전극의 면적을 계산하고, 계산값과 기준값을 비교하여 상기 전극의 품질을 평가하며,
    상기 전극의 비대칭을 기초로 상기 전극의 품질을 평가하는 경우, 상기 유전층의 상부 영역을 복수 개의 소 영역으로 분할하고, 각각의 소 영역에 대하여 측정되는 복수 개의 제3 커패시턴스를 상호 비교하여 상기 전극의 품질을 평가하는 정전 척 검사 장치.
  20. 정전 척의 유전층에 대하여 제1 커패시턴스를 측정하는 단계;
    상기 유전층 내에 설치되는 전극에 대하여 제2 커패시턴스를 측정하는 단계; 및
    상기 제1 커패시턴스 및 상기 제2 커패시턴스를 기초로 상기 전극의 품질에 대하여 평가하는 단계를 포함하며,
    상기 정전 척을 비파괴 품질 검사하는 정전 척 검사 방법.
KR1020210091872A 2021-07-13 2021-07-13 정전 척 검사 장치 및 방법 KR20230011173A (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020210091872A KR20230011173A (ko) 2021-07-13 2021-07-13 정전 척 검사 장치 및 방법
CN202210846776.XA CN115621187A (zh) 2021-07-13 2022-07-06 静电卡盘检查装置及方法
US17/859,000 US20230032518A1 (en) 2021-07-13 2022-07-07 Apparatus and method for inspecting electrostatic chuck

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020210091872A KR20230011173A (ko) 2021-07-13 2021-07-13 정전 척 검사 장치 및 방법

Publications (1)

Publication Number Publication Date
KR20230011173A true KR20230011173A (ko) 2023-01-20

Family

ID=84856670

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020210091872A KR20230011173A (ko) 2021-07-13 2021-07-13 정전 척 검사 장치 및 방법

Country Status (3)

Country Link
US (1) US20230032518A1 (ko)
KR (1) KR20230011173A (ko)
CN (1) CN115621187A (ko)

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100839607B1 (ko) 2007-04-20 2008-06-19 청진테크 주식회사 정전척 시스템의 검사장치 및 방법

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100839607B1 (ko) 2007-04-20 2008-06-19 청진테크 주식회사 정전척 시스템의 검사장치 및 방법

Also Published As

Publication number Publication date
US20230032518A1 (en) 2023-02-02
CN115621187A (zh) 2023-01-17

Similar Documents

Publication Publication Date Title
US7713758B2 (en) Method and apparatus for optimizing a gate channel
US7899637B2 (en) Method and apparatus for creating a gate optimization evaluation library
US7939450B2 (en) Method and apparatus for spacer-optimization (S-O)
US7765077B2 (en) Method and apparatus for creating a Spacer-Optimization (S-O) library
CN109427531B (zh) 测定装置、测定方法以及等离子体处理装置
US20070050076A1 (en) Method and apparatus for determining an operation status of a plasma processing apparatus, program and storage medium storing same
KR20170035650A (ko) 유전체 윈도우, 그 윈도우를 포함한 플라즈마 공정 시스템, 및 그 시스템을 이용한 반도체 소자 제조방법
US20140299576A1 (en) Plasma processing method and plasma processing apparatus
US20230317530A1 (en) Etching apparatus and method
KR20230085936A (ko) 정전 척에 대한 실시간 바이어스 검출 및 정정
JP2023524766A (ja) リアルタイムのウエハチャック検出のための装置及び方法
KR20230011173A (ko) 정전 척 검사 장치 및 방법
JP7138497B2 (ja) 測定装置、測定方法及びプラズマ処理装置
TWI791269B (zh) 多尺度物理蝕刻模型化及其方法
US8492174B2 (en) Etch tool process indicator method and apparatus
US7217942B2 (en) Plasma leak monitoring method, plasma processing apparatus and plasma processing method
KR20140104885A (ko) 검사 방법, 이를 포함하는 기판 처리 방법 및 기판 처리 장치
KR101759745B1 (ko) 에치 툴 공정 인디케이터 방법 및 장치
TW200421411A (en) Plasma processing method, seasoning end detection method, and plasma processing device
KR102252529B1 (ko) 반도체 제조 설비 점검을 위한 기준값 결정 장치 및 방법
KR102603429B1 (ko) 임피던스 제어 장치 및 이를 구비하는 기판 처리 시스템
US20230144685A1 (en) Apparatus for processing substrate
KR20230094932A (ko) 임피던스 제어 장치를 포함하는 기판 처리 시스템
KR20240022756A (ko) 척 온도 제어 유닛 및 이를 포함하는 기판 처리 장치
KR20230039870A (ko) 플라즈마 식각 장치 및 반도체 공정 시스템

Legal Events

Date Code Title Description
A201 Request for examination