CN100369018C - 多中央处理单元系统中共享设备的方法和装置 - Google Patents

多中央处理单元系统中共享设备的方法和装置 Download PDF

Info

Publication number
CN100369018C
CN100369018C CNB2004100576582A CN200410057658A CN100369018C CN 100369018 C CN100369018 C CN 100369018C CN B2004100576582 A CNB2004100576582 A CN B2004100576582A CN 200410057658 A CN200410057658 A CN 200410057658A CN 100369018 C CN100369018 C CN 100369018C
Authority
CN
China
Prior art keywords
state
shared device
input
output line
programme
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CNB2004100576582A
Other languages
English (en)
Other versions
CN1591367A (zh
Inventor
俞仁哲
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electronics Co Ltd
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Publication of CN1591367A publication Critical patent/CN1591367A/zh
Application granted granted Critical
Publication of CN100369018C publication Critical patent/CN100369018C/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F15/00—Digital computers in general; Data processing equipment in general
    • G06F15/16—Combinations of two or more digital computers each having at least an arithmetic unit, a program unit and a register, e.g. for a simultaneous processing of several programs
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/42—Bus transfer protocol, e.g. handshake; Synchronisation
    • G06F13/4265—Bus transfer protocol, e.g. handshake; Synchronisation on a point to point bus
    • G06F13/4269—Bus transfer protocol, e.g. handshake; Synchronisation on a point to point bus using a handshaking protocol, e.g. Centronics connection

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Software Systems (AREA)
  • Hardware Redundancy (AREA)
  • Information Transfer Systems (AREA)
  • Bus Control (AREA)
  • Memory System (AREA)
  • Communication Control (AREA)
  • Computer And Data Communications (AREA)

Abstract

本发明提供一种使多CPU系统能够独立地访问共享设备的方法和装置，多CPU系统中的每一个都具有数据I/O线、复位线和时钟线等而不需要附加的切换逻辑或电路。根据本发明实施例的在多CPU系统中共享设备的方法包括：将所有系统的接口设置为浮置状态；确定表示其是否能够访问所述设备的PIO的状态；以及设置该PIO的状态为禁止访问状态。在多CPU系统中共享设备的方法还包括改变想要访问所述设备的第一系统的接口的状态，以便在第一系统和所述设备之间能够进行通信，以及在所述第一系统和所述设备之间发送和接收数据。

Description

多中央处理单元系统中共享设备的方法和装置
技术领域
本发明涉及一种多系统中共享一个设备的方法。尤其，本发明涉及一种使两个或多个系统中的两个系统能够独立地访问特定设备的方法和装置，其中每个系统具有中央处理单元(CPU)，所述特定设备具有数据I/O线、复位线和时钟线等而不需要附加的切换逻辑或电路。本发明能够应用于共享安全设备的系统，该安全设备是为具有两个或多个调谐器等的置顶盒中的条件访问系统(CAS)所要求的。
背景技术
图1示出多系统想要彼此共享的设备的输入/输出(I/O)端子。
通常，所述设备的I/O线包括CLOCK(时钟)线1、RESET(复位)线2、DATA VALID IN(数据有效输入)线3、DATA VALID OUT(数据有效输出)线5、DATA IN(数据输入)线4、以及DATA OUT(数据输出)线6。此外，该设备能够包括附加的I/O线。
CLOCK线1用于从系统接收时钟信号，以及RESET线2用于接收硬件复位(初始化)命令。此外，DATA VALID IN线3和DATA VALID OUT线5用于分别输入和输出表示接收数据的有效部分的DATA VALID(数据有效)信号。而且，DATA IN线4和DATA OUT线6用于分别输入和输出将要实际发送的数据信号。
图2图解说明了在时钟信号10、DATA VALID信号20和数据信号30之间的关系的时序图。如图2所示，在时钟信号10开始之后，正好开始发送数据。虽然在时钟信号10不存在的时间周期期间能够发送数据信号30，但是忽略这样的数据信号。在图2所示的示例中，在时钟信号10从低电平上升到高电平时的点除读取数据信号。然而，也能在时钟信号10从高电平下降到低电平时的点处读取数据信号。此外，由于仅当DATA VALID信号20是高电平时，将数据信号30识别为有效数据，所以当DATA VALID信号20是低电平时忽略所述数据信号。在图2中，在DATA VALID部分中，当时钟信号10从低电平上升高电平时的点处(上升时钟脉冲)读取数据信号30的结果是高电平、低电平(或逻辑电平“0”比特)、低电平和高电平(逻辑电平“1”比特)，其结果也能够解释为1、0、0和1。
图3是说明相关技术中多系统利用共享设备的结构框图。
图3中说明的结构能够包括多系统100和200、系统100和200想要相互共享和访问的共享设备300、逻辑模块400、I/O线、处理器间通信(IPC)线、以及选择引脚110和210。
所述I/O线包括图1中示出的六个端子(图1中的1至6)并作为系统访问所述共享设备的路径。此外，逻辑模块400用于切换I/O线。此外，所述选择引脚(即，S1 110和S2 210)容许多系统100和200中的一个选择访问路径，以便该系统能够访问共享设备300。IPC线用于当所给定的系统想要访问共享设备300时确认其他系统是否正使用所述共享设备300。
图3中示出的相关技术中的结构的操作按下列方式进行：首先，假设两个系统100和200中的想要访问所述共享设备的第一系统100使能选择引脚110并确定信号路径。当以该方法确定了一个信号路径时，所有其他路径都被阻塞。其后，产生时钟信号以驱动共享设备300并对硬件复位。根据预定的协议通过DATA IN线(图1中的引脚4)和DATA VALID IN线(图1中的引脚3)发送命令。然后，共享设备300执行所述命令，以及根据预定的通信协议通过DATA OUT线(图1中的引脚6)和DATA VALID OUT线(图1中的引脚5)向发送该命令的系统发送执行结果。其后，当第二系统200想要访问共享设备300时，其通过IPC确认第一系统100目前是否访问共享设备300。当第一系统100完成使用共享设备300时，第二系统200能够重复如上所述的访问共享设备300的过程。
共享设备的典型示例是为具有两个或多个调谐器的置顶盒中的条件访问设备要求的安全设备。包括多系统的置顶盒中提供的单个安全设备是方便的，并且上述的方法能够应用于这种类型的结构。然而，存在如下问题：由于附加电路或逻辑造成增加成本的问题、由于包括时钟信号的信号的路径切换造成可靠性的问题、以及当所述系统相互访问所述共享设备时存在的同步问题。
存在另一传统的方法，其中多系统分别地独立使用多个设备，考虑到两个系统不能直接共享所期望的要被共享的设备的输入和输出，以及不能直接共享用于驱动所述设备的时钟信号。然而，由于用于多数安全设备的协议或数据格式是不可获得的，所以通过使用支持对该设备进行访问的系统芯片来对安全设备进行独立访问是普遍的。在这种情况下，对安全来说是好的，但许多安全设备必须安装在一个具有多CPU系统的置顶盒中，以便提供条件访问或授权功能。所以，这是不方便的，以及是不经济的。
此外，有另一传统的方法，其中安全设备连到第一系统100，并且第二系统200通过与所述第一系统的接口向所述安全设备发送数据和从所述安全设备接收数据。然而，存在的严重问题在于在第一和第二系统之间的通信期间不能够确保安全。
发明内容
本发明的目的是主要解决至少上述问题和/或缺点并提供至少下述优点。所以，本发明的目的是提供一种用于在没有附加逻辑电路情况下的多CPU系统中提供特定安全级的方法。
本发明的另一目的是提供一种使多系统能够独立访问共享设备而不改变所述共享设备的I/O端口和协议的方法。
根据为了实现上述目的的本发明的一个方面，提供一种在至少两个CPU系统中共享设备的方法，包括：将所述至少两个CPU系统中的所有系统的接口设置为浮置状态；确定表示是否能够访问所述共享设备的可编程输入/输出线的状态；如果确定所述可编程输入/输出线的状态是许可访问状态，则设置所述可编程输入/输出线的状态为禁止访问状态；改变想要访问所述共享设备的所述至少两个系统中的第一系统的接口的状态，以便在所述第一系统和所述共享设备之间能够进行通信；以及在所述第一系统和所述共享设备之间发送和接收数据；在发送和接收步骤之后，将所述第一系统的接口设置为浮置状态；以及将可编程输入/输出线的状态设置为许可访问状态。
根据本发明的另一方面，提供一种在多系统中共享设备的装置，其中该装置包括多系统，每个系统包括CPU、多系统想要访问的共享设备、以及在多系统中连接的并指示可编程输入/输出线(PIO)是否能够访问所述共享设备的PIO。在多系统中用于共享设备的装置还包括在多系统和共享设备中连接的并用做数据传输路径的输入/输出线。根据本发明的实施例，所述输入/输出线在多系统不访问所述共享设备时设置为浮置状态，并改变和设置接口的状态，以便当多系统之一对所述共享设备进行访问时该系统能够访问所述共享设备。
附图说明
从下列结合附图所给定的优选实施例的描述中，本发明的上述和其他目的、特征以及优点将是明显的。
图1说明了多系统想要相互共享的传统的设备的输入/输出(I/O)端子；
图2说明了通过时钟信号、DATA VALID信号和数据信号来接收数据的传统的时序图；
图3是说明传统系统中多系统使用共享设备的结构框图；
图4是说明根据本发明的实施例的装置的结构框图；和
图5是说明根据本发明的实施例配置的装置的操作流程图。
具体实施方式
现在将参考附图详细说明本发明的几个实施例。在附图中，相同或相似的部分用同样的附图标记表示，尽管它们描绘在不同的附图中。在下列描述中，为了简便起见省略结合在此的已知功能和结构的详细说明。
图4中示出了根据本发明实施例的硬件结构。传统要求用来访问设备的六个I/O线(图1中的1至6)以直接引脚-引脚连接方式连接在两个系统和将被共享的设备中，以及单个公用的可编程输入/输出(PIO)放置在系统之间用于相互访问的同步目的。在本发明的实施例中，连接在将会彼此同步的系统之间的PIO定义为“SYNC PIO(同步可编程输入/输出)”，即，用于判断系统是否能够访问共享设备。在本发明的实施例中，所述系统用SYNC PIO而不是在图3中示出的IPC来相互连接，所以，有必要仅区别硬件中的逻辑低电平和逻辑高电平，而不需要使用如由IPC所使用的容许接收和发送两个系统之间的信息的附加定义的协议。
由于时钟线(图1中的1)对应于共享设备中的输入端子，所以如果各系统的时钟同时地输入到所述设备，则冲突不可避免地在两个系统之间产生。所以，根据本发明的实施例，作为浮动线共享所述时钟线。仅在请求对设备进行访问的系统中构建所述时钟线为可选择的PIO，以便所述系统能够产生时钟并与所述共享设备进行通信。其后，所述时钟线再一次处在浮动PIO状态，从而仅当被要求时能够获得访问而不影响对应的系统。此处，术语“浮置状态”表示不能够确定所述线是否是在高电平或低电平状态的状态，即，不能识别所述线是否具有逻辑值1或0。
在本发明的实施例中，连接系统100和200至要共享设备300的输入/输出线被连接到系统100和200以及共享设备300各自的接口。所述接口能够支持GPIO。目前使用的许多系统芯片支持GPIO。多路复用GPIO，以便使用所有标准的PIO、可选择的PIO、以及浮动PIO等，从而如果必要，容许用户选择所期望的模式。标准的PIO模式表示用户分别地定义和操作图1所示的输入/输出端子(1至6)的情况。可选择的PIO模式表示只有当进行连接时能够自动地操作相应的输入/输出端子而不用由用户定义相应的端子的情况。浮动PIO模式表示既没有达到高电平状态也没有达到低电平状态的情况。
本发明的实施例通过合适地使用由系统芯片提供的引脚配置来使在多系统中共享的I/O和时钟线能够独立地容许多个访问而在引脚中不发生冲突。由于能够在传统的协议中选择用在本发明实施例中的通信协议，所以省略其详细说明。
图5是说明根据本发明实施例配置的装置的操作流程图。用于操作根据本发明实施例配置的装置的方法开始于初始化或正常状态，其中二个系统设置与共享设备的所有接口线为浮置状态，而且因此维持等待状态(S600)。为了匹配两个系统相互间的访问同步，总是在访问之前维持PIO在高电平状态，以及仅在访问期间使PIO降到低电平。
接着，一个想要访问所述共享设备的系统(第一系统)企图获得对所述共享设备的访问(S610)。在此期间，在确定步骤S620，该方法确定SYNC PIO是否是在高电平状态。如果SYNC PIO处于低电平状态(决定步骤S620的“否”路径)，这表示另一系统已经正在访问所述共享设备，并且第一系统必须等待，直到SYNC PIO释放到高电平状态(决定步骤S620的“是”路径)。
如果SYNC PIO处于高电平状态(决定步骤S620的“是”路径)，则想要访问所述共享设备的系统(第一系统)维持SYNC PIO处于低电平状态(S630)，并且为了与所述共享设备进行接口连接，设置所有的PIO为可选择的PIO(S640)。所以，所有诸如时钟线和复位线的输入/输出线(图1中的1至6)设置为可选择的PIO以确保保证安全的协议。尽管本发明的该实施例使用可选择的PIO，但是，如果必要，其能够使用标准的PIO。尽管想要访问所述共享设备的系统设置为可选择的PIO，但是，其他系统仍维持浮动输入状态。因此，不产生I/O冲突。
接着，在步骤S650，想要访问所述共享设备300的系统(第一系统)产生用于驱动共享设备300的时钟并将该时钟施加到共享设备300上。然后，使用复位线(图1中的2)来执行硬件复位以唤醒共享设备300(S660)。
然后，使用预定的协议通过DATA IN线(图1中的引脚4)和DATA VALIDIN线(图1中的引脚3)将命令发送到共享设备(S670)。共享设备300接收并执行所述命令。然后，通过DATA OUT线(图1中的引脚6)和DATA VALIDOUT线(图1中的引脚5)，共享设备300向已经发送所述命令的系统发送执行的结果(S680)。
已经设置为可选择的PIO的、在第一系统和所述共享设备之间的接口线再一次设置为所述浮置状态(S690)。其后，SYNC PIO切换到高电平状态以等待下一次访问(S699)。
根据本发明的实施例，其中多系统能够访问共享设备的装置优点在于：由于多系统能够通过简单地以引脚-引脚连接的方式配置电路而不用附加的逻辑电路来相互共享设备，所以能够减少材料的成本。
此外，根据本发明的实施例，优点在于：能够仅通过改变系统芯片的PIO配置而不改变PIO和安全设备的协议来获得独立的访问以支持双系统。
而且，根据本发明的实施例，能够仅通过简单地使用SYNC PIO而不请求相对应的系统来实现同步以容许使用共享设备。所以，优点在于：能够降低最终产品的材料成本，并且也能够满足购买者的要求，所以改进了产品的质量并能使安全的技术应用到类似的产品上。
而且，根据本发明的实施例，具有多调谐器的数字广播接收机中的优点在于：能够实现具有单个安全设备的条件访问设备。
尽管已经结合伴随附图说明的本发明的实施例而描述了本发明，然而本领域的技术人员容易理解本发明能够以其他特定形式体现而不改变本发明的技术精神或基本特征。所以，应该理解实施例不表示对本发明的范围进行了限制，而仅仅是对某些方面的说明。通过附加的权利要求属而不是详细的说明书来限定本发明的范围，并且源自权利要求书和等价于权利要求书的意义和范围的所有改变和修改都应该认为落入本发明的范围中。

Claims (12)

1.一种在至少两个CPU系统中共享设备的方法，包括：
将所述至少两个CPU系统中的所有系统的接口设置为浮置状态；
确定表示是否能够访问所述共享设备的可编程输入/输出线的状态；
如果确定所述可编程输入/输出线的状态是许可访问状态，则设置所述可编程输入/输出线的状态为禁止访问状态；
改变想要访问所述共享设备的所述至少两个系统中的第一系统的接口的状态，以便在所述第一系统和所述共享设备之间能够进行通信；以及
在所述第一系统和所述共享设备之间发送和接收数据；
在发送和接收步骤之后，将所述第一系统的接口设置为浮置状态；以及
将可编程输入/输出线的状态设置为许可访问状态。
2.如权利要求1所述的方法，其中所述可编程输入/输出线是同步可编程输入/输出线。
3.如权利要求1所述的方法，其中禁止访问状态是逻辑低电平状态，以及许可访问状态是逻辑高电平状态。
4.如权利要求1所述的方法，还包括：
判定所述可编程输入/输出线的状态是否是在所述确定步骤之后和所述设置可编程输入/输出线的状态的步骤之前的许可访问状态；
如果判定所述可编程输入/输出线的状态是禁止访问状态，则等待直到所述可编程输入/输出线的状态变为许可访问状态为止。
5.如权利要求1所述的方法，其中经改变的第一系统的接口的状态是可选择的可编程输入/输出线。
6.如权利要求1所述的方法，其中发送和接收步骤包括：
产生用于驱动所述共享设备的时钟，以及将该时钟施加于所述共享设备；
使用复位线来执行硬件复位，以便唤醒所述共享设备；以及
将命令发送到所述共享设备，以及根据所发送的命令接收结果。
7.如权利要求1所述的方法，其中所述共享设备是数字广播接收机的条件访问系统所要求的安全设备。
8.一种用于在至少两个CPU系统中共享设备的装置，包括：
适合于由至少两个CPU系统访问的共享设备；
适合于在多系统中连接的并指示是否能够访问所述共享设备的可编程输入/输出线；和
适合于在多系统和共享设备中连接的以及还适合于作为数据传输路径的输入/输出线，其中当所述多系统不对所述共享设备进行访问时，所述输入/输出线被设置为浮置状态，并且改变和设置至少两个CPU系统的接口的状态，以便当所述至少两个CPU系统都没有访问所述共享设备时，所述可编程输入/输出线的状态适合于设置为许可访问状态，以及当所述至少两个CPU系统中的一个正在访问所述共享设备时，所述可编程输入/输出线的状态适合于设置为禁止访问状态。
9.如权利要求8所述的装置，其中所述经改变的接口的状态是可选择的可编程输入/输出线。
10.如权利要求8所述的装置，其中所述禁止访问状态是逻辑低电平状态，以及所述许可访问状态是逻辑高电平状态。
11.如权利要求8所述的装置，其中至少两个CPU系统中的每一个包括：
适合于产生用于驱动所述共享设备的时钟的并进一步适合于将所产生的时钟施加于所述共享设备的组件；
适合于使用复位线来执行硬件复位以唤醒所述共享设备的组件；
适合于向所述共享设备发送命令并接收用于命令的结果的组件。
12.如权利要求8所述的装置，其中所述共享设备是数字广播接收机的条件访问系统所要求的安全设备。
CNB2004100576582A 2003-09-02 2004-08-23 多中央处理单元系统中共享设备的方法和装置 Expired - Fee Related CN100369018C (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
KR1020030061083A KR20050023699A (ko) 2003-09-02 2003-09-02 복수의 ｃｐｕ 시스템에서 디바이스를 공유하는 방법 및장치
KR0061083/03 2003-09-02
KR0061083/2003 2003-09-02

Publications (2)

Publication Number Publication Date
CN1591367A CN1591367A (zh) 2005-03-09
CN100369018C true CN100369018C (zh) 2008-02-13

Family

ID=34270645

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB2004100576582A Expired - Fee Related CN100369018C (zh) 2003-09-02 2004-08-23 多中央处理单元系统中共享设备的方法和装置

Country Status (5)

Country Link
US (1) US20050060458A1 (zh)
EP (1) EP1533707A3 (zh)
JP (1) JP2005078630A (zh)
KR (1) KR20050023699A (zh)
CN (1) CN100369018C (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103778079A (zh) * 2012-10-25 2014-05-07 纬创资通股份有限公司 可共用usb装置的双操作系统体系结构及共用方法

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7930576B2 (en) * 2007-04-10 2011-04-19 Standard Microsystems Corporation Sharing non-sharable devices between an embedded controller and a processor in a computer system
CN101853137B (zh) 2009-03-31 2012-06-06 联想(北京)有限公司 一种多硬件系统数据处理设备及其中的切换方法
CN101893926B (zh) * 2009-05-20 2012-03-07 联想(北京)有限公司 控制双处理器切换的方法、装置及终端
CN102981987B (zh) * 2011-09-05 2016-10-05 联想(北京)有限公司 一种数据传输方法、装置、电子终端及终端系统
CN103064696B (zh) * 2011-10-24 2016-06-01 联想(北京)有限公司 启动方法和电子设备
CN104216761B (zh) * 2013-06-04 2017-11-03 中国银联股份有限公司 一种在能够运行两种操作系统的装置中使用共享设备的方法
CN104572514A (zh) * 2015-01-20 2015-04-29 浪潮电子信息产业股份有限公司 一种全局共享i/o服务器的设计方法
CN104618601B (zh) * 2015-02-05 2019-01-22 深圳酷派技术有限公司 一种数据共享方法及多系统终端
CN109150724B (zh) * 2018-07-02 2021-06-29 新华三信息技术有限公司 一种通信方法和网卡
CN115883288B (zh) * 2022-11-29 2024-04-19 四川天邑康和通信股份有限公司 基于融合网关的双cpu交互效率提升方法、系统及存储介质

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4491909A (en) * 1981-03-18 1985-01-01 International Business Machines Corporation Data processing system having shared memory
CN88200348U (zh) * 1988-01-30 1988-10-19 北京师范学院分院 微机群共享多外设控制器
US5727219A (en) * 1995-03-13 1998-03-10 Sun Microsystems, Inc. Virtual input/output processor utilizing an interrupt handler

Family Cites Families (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3697775A (en) * 1971-04-21 1972-10-10 Signetics Corp Three state output logic circuit with bistable inputs
US4148011A (en) * 1977-06-06 1979-04-03 General Automation, Inc. Asynchronous priority circuit for controlling access to a bus
US4451528A (en) * 1981-03-30 1984-05-29 Ni Industries, Inc. Composite fiber reinforced member and method
US4603380A (en) * 1983-07-01 1986-07-29 International Business Machines Corporation DASD cache block staging
US5287537A (en) * 1985-11-15 1994-02-15 Data General Corporation Distributed processing system having plural computers each using identical retaining information to identify another computer for executing a received command
US5058041A (en) * 1988-06-13 1991-10-15 Rose Robert C Semaphore controlled video chip loading in a computer video graphics system
EP0514428B1 (en) * 1990-01-19 1999-07-07 Codex Corporation Arbitration among multiple users of a shared resource
JPH04250553A (ja) * 1991-01-28 1992-09-07 Matsushita Electric Works Ltd プログラマブルコントローラ
JPH04367963A (ja) * 1991-06-15 1992-12-21 Hitachi Ltd 共有記憶通信方法
EP0523627A3 (en) * 1991-07-15 1993-08-25 Matsushita Electric Works, Ltd. Multi-cpu programmable controller
US5369748A (en) * 1991-08-23 1994-11-29 Nexgen Microsystems Bus arbitration in a dual-bus architecture where one bus has relatively high latency
US5430860A (en) * 1991-09-17 1995-07-04 International Business Machines Inc. Mechanism for efficiently releasing memory lock, after allowing completion of current atomic sequence
US5581703A (en) * 1993-06-29 1996-12-03 International Business Machines Corporation Method and apparatus for reserving system resources to assure quality of service
US5669009A (en) * 1994-06-30 1997-09-16 Hughes Electronics Signal processing array
US5596502A (en) * 1994-11-14 1997-01-21 Sunoptech, Ltd. Computer system including means for decision support scheduling
US5615167A (en) * 1995-09-08 1997-03-25 Digital Equipment Corporation Method for increasing system bandwidth through an on-chip address lock register
KR100227740B1 (ko) * 1997-02-15 1999-11-01 윤종용 공유메모리를 이용한 데이터 액세스 제어장치
US7055151B1 (en) * 1998-04-03 2006-05-30 Applied Micro Circuits Corporation Systems and methods for multi-tasking, resource sharing and execution of computer instructions
US6507892B1 (en) * 2000-02-21 2003-01-14 Hewlett-Packard Company L1 cache memory
US6427189B1 (en) * 2000-02-21 2002-07-30 Hewlett-Packard Company Multiple issue algorithm with over subscription avoidance feature to get high bandwidth through cache pipeline
JP2002039875A (ja) * 2000-07-27 2002-02-06 Alps Electric Co Ltd 検出装置
KR20030009812A (ko) * 2001-07-24 2003-02-05 엘지전자 주식회사 공통 입출력 램의 제어 장치 및 그 방법
US7000048B2 (en) * 2003-12-18 2006-02-14 Intel Corporation Apparatus and method for parallel processing of network data on a single processing thread

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4491909A (en) * 1981-03-18 1985-01-01 International Business Machines Corporation Data processing system having shared memory
CN88200348U (zh) * 1988-01-30 1988-10-19 北京师范学院分院 微机群共享多外设控制器
US5727219A (en) * 1995-03-13 1998-03-10 Sun Microsystems, Inc. Virtual input/output processor utilizing an interrupt handler

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103778079A (zh) * 2012-10-25 2014-05-07 纬创资通股份有限公司 可共用usb装置的双操作系统体系结构及共用方法
CN103778079B (zh) * 2012-10-25 2016-06-08 纬创资通股份有限公司 可共用usb装置的双操作系统体系结构及共用方法

Also Published As

Publication number Publication date
EP1533707A2 (en) 2005-05-25
JP2005078630A (ja) 2005-03-24
KR20050023699A (ko) 2005-03-10
EP1533707A3 (en) 2007-05-30
CN1591367A (zh) 2005-03-09
US20050060458A1 (en) 2005-03-17

Similar Documents

Publication Publication Date Title
US6381293B1 (en) Apparatus and method for serial data communication between plurality of chips in a chip set
CN100369018C (zh) 多中央处理单元系统中共享设备的方法和装置
KR101790900B1 (ko) 카메라 제어 인터페이스 확장 버스
US6914954B2 (en) Apparatus and method for serial data communication between plurality of chips in a chip set
JPS6253097A (ja) 制御デ−タ伝送方式
US4740956A (en) Linear-space signalling for a circuit-switched network
KR102471004B1 (ko) 차량용 이더넷 통신 시스템 및 이의 통신 방법
KR20160037114A (ko) 직렬 주변장치 인터페이스
US7197589B1 (en) System and method for providing access to a bus
US5703883A (en) Expandable repeater controller
CN100426268C (zh) 光模块寻址装置及其方法
US20220327086A1 (en) Bus system
JP2004531146A (ja) 搬送波感知多重アクセス／衝突検出方式（ｃｓｍａ／ｃｄ）を支援する通信装置及び方法
US11880332B2 (en) Bus system with controllable communication priority
KR20190097809A (ko) I2c 통신 프로토콜을 이용하는 복수 개의 슬레이브 장치에 서로 다른 주소를 자동으로 할당하는 방법 및 이를 위한 장치
KR100390579B1 (ko) 상위 보드 및 하위 보드간 멀티 통신 장치 및 방법
JPH05265671A (ja) ポート自動切換装置
JPH06232879A (ja) トークン検出制御ネットワーク
KR100311519B1 (ko) 시스템 클럭을 이용한 회전 순위 시스템
US20040235515A1 (en) Dual frequency wireless network access device
CN116737623A (zh) 一种通信协议切换方法、芯片和电子设备
JP2000332718A (ja) 半導体集積回路
JPH0546551A (ja) データ転送装置、データ転送システム及びデータ転送方法
JPS6367944A (ja) 通信制御装置
JPH0784943A (ja) シリアル通信装置

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
C17 Cessation of patent right
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20080213