CN100356360C - 时序调整电路及方法 - Google Patents

Abstract

一种时序调整电路及方法，该电路包括一接收时序调整单元、一多段取样电路及一判断电路，用于调整一第二芯片接收一第一芯片传输的一输出信号的接收时序，该方法利用多段取样电路，接收一接收端时脉信号，产生复数个取样时脉信号；之后，依据该等取样时脉信号，取样输出信号，产生复数个取样信号；最后，利用判断电路依据输出信号，比较该等取样信号，产生一接收调整信号并传输至接收时序调整单元，以调整一基础时脉的相位，调整产生接收端时脉信号，以调整第二芯片接收输出信号的接收时序，此外，判断电路亦可传输一输出调整信号至时序调整电路的一输出时序调整单元，调整产生一输出端时脉信号，即调整第一芯片传输输出信号至第二芯片的输出时序。

Description

时序调整电路及方法

技术领域

本发明是有关于一种调整电路及方法，特别是指一种时序调整电路及方法，以调整芯片间传输信号与接收信号的时序，驱使芯片可确实传输信号，提高电脑系统的稳定度。

背景技术

现今大多数的科技产品的功能愈趋强大，但其体积却愈趋轻、薄、短小，最主要的原因，是由于芯片(芯片即为晶片，以下皆称为芯片)的发明，芯片是为一体积小功能强的高科技元件，是为目前电子业界不可获缺的重要元件，但也因为芯片的精密度高，造成芯片之间传输信号时，容易受到干扰，而使芯片间不易确实传输信号(信号即为讯号，以下皆称为信号)，导致芯片无法发挥应有的效能，但现今大部分的科技产品为了强化功能，皆设有复数芯片于单一产品，例如电脑主机的北桥芯片与南桥芯片，因此，芯片与芯片之间传输信号的确实，是为未来科技产品一项重要的研究方向。

两芯片于传输信号的过程，输出信号的芯片是必须依据一输出端时脉信号作为输出时序，以输出信号至另一芯片，而接收信号的芯片是必须依据一接收端时脉信号为接收时序，以接收信号，因不同电路板具有不同布线的设计，故芯片设置于不同电路板时，芯片所配置的位置将会有所不同，如此将会影响两芯片传输信号的时序，故当芯片设置于电路板时，皆必须调整芯片的输出时序与接收时序，现今调整时序的方式，是为人工调整方式，即检测人员反复进行测试与检验，以调整接收时序或者输出时序，但是人工调整方式，不但耗费时间与浪费人力，且容易因为人为疏忽，而无法调整接收时序与输出时序至合乎理想的值，而造成芯片间传输信号的不稳定。

此外，纵使电路板出厂前芯片的接收时序与输出时序已调整至适当时序，但是电路板的布线与芯片亦会受外在因素干扰，影响两芯片传输信号的时序，如此即会影响两芯片间传输信号的正确性，例如温度与灰尘，加上接收时序与输出时序是已设为定值，故不易更改，如此是会影响电脑系统的稳定度。

由此可见，上述现有的时序调整电路及方法在结构、方法与使用上，显然仍存在有不便与缺陷，而亟待加以进一步改进。为了解决时序调整电路及方法存在的问题，相关厂商莫不费尽心思来谋求解决之道，但长久以来一直未见适用的设计被发展完成，而一般产品又没有适切的结构能够解决上述问题，此显然是相关业者急欲解决的问题。因此如何能创设一种新型结构的时序调整电路及方法，便成了当前业界极需改进的目标。

有鉴于上述现有的时序调整电路及方法存在的缺陷，本发明人基于从事此类产品设计制造多年丰富的实务经验及专业知识，并配合学理的运用，积极加以研究创新，以期创设一种新型结构的时序调整电路及方法，能够改进一般现有的时序调整电路及方法，使其更具有实用性。经过不断的研究、设计，并经反复试作样品及改进后，终于创设出确具实用价值的本发明。

发明内容

本发明的主要目的在于，克服现有的时序调整电路及方法存在的缺陷，而提供一种新的时序调整电路及方法，所要解决的技术问题是使其利用多段取样电路，产生复数个取样时脉信号，用以取样芯片传输的输出信号，产生复数个取样信号，最后与输出信号比较，便可正确判断接收的信号是否有误，如此即可依据比较结果，调整接收端时脉信号或者输出端时脉信号，以达准确调整芯片接收时序与输出时序的目的，确保两芯片间传输信号的正确度，进而提高芯片间传输信号的稳定度，从而更加适于实用。

本发明的另一目的在于，克服现有的时序调整电路及方法存在的缺陷，而提供一种新的时序调整电路及方法，所要解决的技术问题是使其可直接运用于芯片，藉以自动调整接收端时脉信号或者输出端时脉信号，以达减少调整时间及增加调整准确性的目的，从而更加适于实用。

本发明的目的及解决其技术问题是采用以下技术方案来实现的。依据本发明提出的一种时序调整电路，其是应用于调整一第二芯片接收一第一芯片传输的一输出信号的接收时序，该时序调整电路包括：一接收时序调整单元，接收一基础时脉，调整该基础时脉的相位，产生一接收端时脉信号，而该第二芯片的一第二控制单元，依据该接收端时脉信号，接收该第一芯片的一第一控制单元传输的该输出信号；一多段取样电路，接收该接收端时脉信号，产生复数个取样时脉信号，依据该等取样时脉信号，取样该输出信号，产生复数个取样信号；以及一判断电路，接收该等取样信号，依据该输出信号比较该等取样信号，产生一接收调整信号并传输至该接收时序调整单元，调整该基础时脉的相位，调整产生该接收端时脉信号，以调整该第二控制单元接收该输出信号的接收时序。

本发明的目的及解决其技术问题还可采用以下技术措施进一步实现。

前述的时序调整电路，其中所述的接收时序调整单元包括：一加减装置，依据该接收调整信号，产生一相位调整信号；以及一锁相回路，接收该基础时脉并依据该相位调整信号，调整该基础时脉的相位，调整产生该接收端时脉信号。

前述的时序调整电路，其中所述的多段取样电路包括：复数缓冲器，其是相互串接，接收该接收端时脉信号，产生该等取样时脉信号；以及复数栓锁器，分别接收该输出信号与该等取样时脉信号，依据该等取样时脉信号，取样该输出信号，产生该等取样信号。

前述的时序调整电路，其中所述的第一控制单元及该第二控制单元之间更可设置一缓冲器，暂存该输出信号。

前述的时序调整电路，其中所述的第一控制单元及该多段取样电路之间更可设置一缓冲器，暂存该输出信号。

前述的时序调整电路，其中所述的接收时序调整单元、该多段取样电路及该判断电路设置于该第二芯片。

本发明的目的及解决其技术问题是采用以下技术方案来实现的。依据本发明提出的一种时序调整方法，其是应用于调整一第二芯片接收一第一芯片传输的一输出信号的接收时序，该第二芯片的一第二控制单元，依据一接收端时脉信号，接收该第一芯片的一第一控制单元传输的该输出信号，该时序调整方法包括下列步骤：接收该接收端时脉信号，产生复数个取样时脉信号；依据该等取样时脉信号，取样该输出信号，产生复数个取样信号；依据该输出信号，比较该等取样信号，产生一接收调整信号；以及依据该接收调整信号，调整一基础时脉的相位，调整产生该接收端时脉信号，以调整该第二控制单元接收该输出信号的接收时序。

本发明的目的及解决其技术问题还可采用以下技术措施进一步实现。

前述的时序调整方法，其中于依据该接收调整信号，调整一基础时脉的相位，调整产生该接收端时脉信号的步骤，更包括下列步骤：依据该接收调整信号，产生一相位调整信号；以及依据该相位调整信号，调整该基础时脉的相位，调整产生该接收端时脉信号。

本发明的目的及解决其技术问题是采用以下技术方案来实现的。依据本发明提出的一种时序调整电路，其是应用于调整一第一芯片传输一输出信号至一第二芯片的输出时序，该时序调整电路包括：一输出时序调整单元，接收一基础时脉，调整该基础时脉的相位，产生一输出端时脉信号，该第一芯片的一第一控制单元，依据该输出端时脉信号，传输该输出信号至该第二芯片的一第二控制单元；一多段取样电路，接收一接收端时脉信号，产生复数个取样时脉信号，依据该等取样时脉信号，取样该输出信号，产生复数个取样信号；以及一判断电路，接收该等取样信号，依据该输出信号比较该等取样信号，产生一输出调整信号并传输至该输出时序调整单元，调整该基础时脉的相位，调整产生该输出端时脉信号，以调整该第一控制单元传输该输出信号的输出时序。

本发明的目的及解决其技术问题还可采用以下技术措施进一步实现。

前述的时序调整电路，其中所述的输出时序调整单元包括：一加减装置，依据该输出调整信号，产生一相位调整信号；以及一锁相回路，接收该基础时脉并依据该相位调整信号，调整该基础时脉的相位，调整产生该输出端时脉信号。

前述的时序调整电路，其中所述的多段取样电路包括：复数缓冲器，其是相互串接，接收该接收端时脉信号，产生该等取样时脉信号；以及复数栓锁器，分别接收该输出信号与该等取样时脉信号，依据该等取样时脉信号，取样该输出信号，产生该等取样信号。

前述的时序调整电路，其中所述的第一控制单元及该第二控制单元之间更可设置一缓冲器，暂存该输出信号。

前述的时序调整电路其中所述的第一控制单元及该多段取样电路之间更可设置一缓冲器，暂存该输出信号。

前述的时序调整电路，其中所述的多段取样电路及该判断电路，设置于该第二芯片，该输出时序调整单元设置于该第一芯片。

本发明的目的及解决其技术问题是采用以下技术方案来实现的。依据本发明提出的一种时序调整方法，其是应用于调整一第一芯片传输一输出信号至一第二芯片的输出时序，该第一芯片的一第一控制单元，依据一输出端时脉信号，传输该输出信号至该第二芯片的一第二控制单元，该时序调整方法包括下列步骤：接收一接收端时脉信号，产生复数个取样时脉信号；依据该等取样时脉信号，取样该输出信号，产生复数个取样信号；以及依据该输出信号，比较该等取样信号，产生一输出调整信号；以及依据该输出调整信号，调整一基础时脉的相位，调整产生该输出端时脉信号，以调整该第一控制单元传输该输出信号的输出时序。

本发明的目的及解决其技术问题还可采用以下技术措施进一步实现。

前述的时序调整方法，其中于依据该输出调整信号，调整一基础时脉的相位，调整产生该输出端时脉信号的步骤，更包括下列步骤：依据该输出调整信号，产生一相位调整信号；以及依据该相位调整信号，调整该基础时脉的相位，调整产生该输出端时脉信号。

本发明与现有技术相比具有明显的优点和有益效果。由以上技术方案可知，本发明的主要技术内容如下：

本发明时序调整电路及方法，是用于调整一第二芯片接收一第一芯片传输的一输出信号的接收时序，本发明的时序调整电路包含有一接收时序调整单元，其是接收一基础时脉，产生一接收端时脉信号，第二芯片是依据接收端时脉信号，接收第一芯片传输的输出信号，本发明的时序调整方法，首先是藉由一多段取样电路，接收该接收端时脉信号，产生复数个取样时脉信号，再依据该等取样时脉信号，取样输出信号以产生复数个取样信号，且传输至一判断电路，判断电路依据输出信号比较接收的该等取样信号，产生一接收调整信号并传输至接收时序调整单元，藉以驱使接收时序调整单元调整基础时脉的相位，以调整产生接收端时脉信号，即调整第二芯片接收第一芯片传输的输出信号的接收时序，进而使得第二芯片可确实接收第一芯片所传输的输出信号。

本发明另外提供一种时序调整电路及方法，其是应用于调整一第一芯片传输一输出信号至一第二芯片的输出时序，其中该电路包含有一输出时序调整单元、一多段取样电路及一判断电路，输出时序调整单元用于接收一基础时脉，调整基础时脉的相位，产生输出端时脉信号，供第一芯片依据输出端时脉信号，传输输出信号至第二芯片，该调整方法是利用多段取样电路接收一接收端时脉信号，产生复数个取样时脉信号，再依据该等取样时脉信号，取样输出信号，产生复数个取样信号，利用判断电路依据输出信号比较该等取样信号，产生一输出调整信号，以传输至输出时序调整单元，藉以驱使输出时序调整单元调整基础时脉的相位，以调整产生输出端时脉信号，即调整第一芯片传输该输出信号至第二芯片的输出时序，进而使得第一芯片可确实传输该输出信号至第二芯片。

经由上述可知，本发明时序调整电路及方法至少具有下列优点：

本发明时序调整电路及方法，可以自动调整接收时序与输出时序，不仅可以排除人工调整所发生的人为疏忽，且可减少调整时间，又可以增加调整的准确度，以让芯片之间可确实传输信号。

综上所述，本发明特殊的时序调整电路及方法，其具有上述诸多的优点及实用价值，并在同类产品及方法中未见有类似的结构设计及方法公开发表或使用而确属创新，其不论在产品结构、方法或功能上皆有较大的改进，在技术上有较大的进步，并产生了好用及实用的效果，且较现有的时序调整电路及方法具有增进的多项功效，从而更加适于实用，诚为一新颖、进步、实用的新设计。

上述说明仅是本发明技术方案的概述，为了能够更清楚了解本发明的技术手段，而可依照说明书的内容予以实施，并且为了让本发明的上述和其他目的、特征和优点能够更明显易懂，以下特举较佳实施例，并配合附图，详细说明如下。

附图说明

图1是本发明实施例的方块图。

图2是本发明实施例的多段取样电路的电路图。

图3是本发明调整接收时序的流程图。

图4是本发明调整输出时序的流程图。

10：第一芯片      12：输出时序调整单元

13：加减装置      14：锁相回路

17：第一控制单元  20：第二芯片

21：第二控制单元  22：接收时序调整单元

23：缓冲器        24：加减装置

25：锁相回路      26：判断电路

27：缓冲器        30：多段取样电路

31：第一缓冲器    32：第二缓冲器

33：第三缓冲器    34：第四缓冲器

35：第一栓锁器    36：第二栓锁器

37：第三栓锁器    38：第四栓锁器

39：第五栓锁器

具体实施方式

为更进一步阐述本发明为达成预定发明目的所采取的技术手段及功效，以下结合附图及较佳实施例，对依据本发明提出的时序调整电路及方法其具体实施方式、结构、方法、步骤、特征及其功效，详细说明如后。

请参阅图1所示，是为本发明实施例的方块图。本发明是应用于一第一芯片10与一第二芯片20开始正常运作前，预先进行时序调整的动作，调整第二芯片20接收第一芯片10所传输的一输出信号的接收时序，以及调整第一芯片10传输该输出信号至第二芯片20的输出时序，以使第一芯片10与第二芯片20于开始正常运作后，两芯片10、20之间可确实传输信号，其中第一芯片10包含有一输出时序调整单元12及一第一控制单元17，输出时序调整单元12藉由接收一基础时脉(CLK)，以产生一输出端时脉信号，第一控制单元17依据输出端时脉信号，传输该输出信号至第二芯片20的一第二控制单元21，输出时序调整单元12包括一加减装置13与一锁相回路14，加减装置13用于依据一输出调整信号，产生一相位调整信号并传输至锁相回路14，以供锁相回路14依据相位调整信号，调整所接收的基础时脉的相位，产生输出端时脉信号。

承接上述，第二芯片20则包含有第二控制单元21及一接收时序调整单元22，接收时序调整单元22是接收基础时脉，产生一接收端时脉信号并传输至第二控制单元21，第二控制单元21是依据接收端时脉信号，接收第一控制单元17传输的输出信号，其中第二芯片20可设置一缓冲器23于第一控制单元17及第二控制单元21之间，藉以暂存输出信号，接收时序调整单元22包含有一加减装置24与一锁相回路25，加减装置24是依据一接收调整信号，产生一相位调整信号，以传输至锁相回路25，其是依据相位调整信号调整所接收的基础时脉的相位，产生接收端时脉信号。

此外，第二芯片20更包含有一多段取样电路30及一判断电路26，多段取样电路30依据接收时序调整单元22产生的接收端时脉信号，产生复数个取样时脉信号，且依据该等取样时脉信号，取样第一控制单元17所传输的输出信号，产生复数个取样信号，判断电路26接收该等取样信号，并依据第一控制单元17的输出信号比较该等取样信号，以输出该接收调整信号至接收时序调整单元22，或传输该输出调整信号至输出时序调整单元12，藉以调整该接收端时脉信号或输出端时脉信号。其中，因为本发明是应用于第一芯片10与第二芯片20开始正常运作前，而预先进行时序调整的动作，所以本发明是会驱使第一芯片10在开始正常运作前，预先传输所预设的输出信号，以进行时序调整的动作，而判断电路26用于判断该等取样信号所依据的输出信号，亦为预设于判断电路26的输出信号。

如此，即可调整第二控制单元21接收第一控制单元17传输的输出信号的接收时序，或者调整第一控制单元17传输该输出信号至第二控制单元21的输出时序，以确保第一控制单元17与第二控制单元21之间可确实传输信号，其中多段取样电路30与第一控制单元17之间，亦更可设置一缓冲器27，藉以暂存输出信号。

请一并参阅图2所示，是本发明实施例的多段取样电路的电路图；如图所示，本发明多段取样电路30包含有复数缓冲器与复数栓锁器，缓冲器与栓锁器的数量是依据欲对输出信号取样多少信号而定，此实施是以欲对输出信号取样5个信号为例进行说明，复数缓冲器是相互串接，分别为一第一缓冲器31、一第二缓冲器32、一第三缓冲器33与一第四缓冲器34，而复数拴锁器，分别为一第一栓锁器35、一第二栓锁器36、一第三栓锁器37、一第四栓锁器38及一第五栓锁器39。

其中，第一缓冲器31是接收该接收时序调整单元22的第二锁相回路25产生的接收端时脉信号，以延迟输出该接收端时脉信号，产生一第二取样时脉信号，而第二缓冲器32是接收第二取样时脉信号，以延迟输出第二取样时脉信号，产生一第三取样时脉信号，以此类推，第三缓冲器33、第四缓冲器34是分别产生一第四取样时脉信号与一第五取样时脉信号，而第一取样时脉是为接收时序调整单元22的第二锁相回路25所产生的接收端时脉信号。

承接上述，第一栓锁器35、第二栓锁器36、第三栓锁器37、第四栓锁器38及第五栓锁器39是都接收该缓冲器27暂存的输出信号，即接收第一芯片10的第一控制单元17传输的输出信号，并分别依据所接收的第一取样时脉信号、第二取样时脉信号、第三取样时脉信号、第四取样时脉信号及第五取样时脉信号，产生一第一取样信号、一第二取样信号、一第三取样信号、一第四取样信号及一第五取样信号，并皆传输至判断电路26，判断电路26依据预设的输出信号，分别比较取样信号，产生一接收调整信号并传输至加减装置24，或者产生输出调整信号并传输至加减装置13，藉以调整第二控制单元21的接收时序或者调整第一控制单元17的输出时序，第一芯片10与第二芯片20于开始正常运作前，是会先进行时序调整的动作，所以，第一控制单元17将发送预设的输出信号至第二控制单元21，而判断电路26亦会依据预设的输出信号，比较取样信号，以产生调整信号。

本发明主要是利用多段取样电路30与判断电路26，判断第二芯片20接收的输出信号是否正确，以产生调整信号，藉以调整第一芯片10的输出时序与第二芯片20的接收时序至最佳的时序，驱使第一芯片10与第二芯片20间可确实传输信号，其调整方式如下述的说明，假设第一控制单元17发出预设的输出信号是为1，而多段取样电路30的拴锁器39、38、37、36、35分别依据第五取样时脉信号至第一取样时脉信号，对输出信号进行取样，假设所取样的第五取样信号至第一取样信号分别为(1、1、1、0、0)时，判断电路26将会依据预设为1的输出信号，比较该等取样信号，产生接收调整信号，而传输至加减装置24，驱使加减装置24产生向右移动一相位的相位调整信号至锁相回路25，使锁相回路2 5调整基础时脉向右移动一相位，调整产生接收端时脉信号。

假设，之后拴锁器39、38、37、36、35所取样的取样信号为(1、1、1、1、0)时，该判断电路26依据预设的输出信号，进行比较之后，将会再产生向右移动一相位的接收调整信号，以驱使接收时序调整单元22，接续调整接收端时脉信号，假设调整后所得的取样信号为(1、1、1、1、1)时，即可获知接收端时脉信号的安全范围，如此判断电路26即可依据此安全范围，发送接收调整信号至接收时序调整单元22，驱使接收时序调整单元22，调整接收端时脉信号至最佳时序，例如判断电路26发出向左移动两相位的接收调整信号至接收时序调整单元22，即以第三取样时脉信号作为第二芯片20的第二控制单元21的接收端时脉信号，如此当第一芯片10与第二芯片20于传输信号的过程受到外在因素影响时，仍可确保传输信号的正确性。

此外，假设上述判断电路26第一次发出向右移动一相位的接收调整信号后，经接收时序调整单元22调整产生接收端时脉信号后，拴锁器39、38、37、36、35所取样的取样信号为(0、1、1、1、0)时，即可获知接收端时脉信号的安全范围，而不需继续下一次时序安全范围的测试，之后判断电路26是可依据此安全范围调整第二控制单元21的接收端时脉信号，使第一芯片10与第二芯片20之间可确实传输信号。

若，拴锁器39、38、37、36、35第一次所取样的取样信号为(0、0、0、1、1)时，判断电路26依据预设为1的输出信号，比较该等取样信号后，是将产生向左移动相位的接收调整信号至接收时序调整单元22，以调整产生接收端时脉信号，获知接收端时脉信号的安全范围，判断电路26再依据此安全范围调整接收端时脉信号即可；此外，本发明亦可固定接收端时脉信号，而判断电路26于比较取样信号后，是可依据比较结果，产生输出调整信号至第一芯片10的输出时序调整单元12，以如同上述的调整方式，驱使输出时序调整单元12调整产生输出端时脉信号，以确保第一芯片10与第二芯片20之间传输信号的正确性。

请一并参阅第三图，是本发明调整接收时序的流程图。如图所示，本发明于调整第二芯片20接收第一芯片10所传输的输出信号的接收时序时，首先多段取样电路30进行步骤S1，接收该接收端时脉信号，产生复数个取样时脉信号；之后，如步骤S2所示，依据该等取样时脉信号，取样第一芯片10传输至第二芯片20的输出信号，产生复数个取样信号并传输至判断电路26；接着，判断电路26进行步骤S3，依据输出信号，比较该等取样信号，产生接收调整信号并传输至接收时序调整单元22；最后，接收时序调整单元22即进行步骤S4，依据接收调整信号，调整基础时脉的相位，调整产生接收端时脉信号，即调整第二芯片20的第二控制单元21接收输出信号的接收时序。

请一并参阅图4所示，是本发明调整输出时序的流程图。如图所示，本发明于调整第一芯片10传输该输出信号至第二芯片20的输出时序时，多段取样电路30是进行步骤S11与步骤S12，此两步骤是同于上一实施例的步骤S1与步骤S2；之后，判断电路26是进行步骤S13，依据输出信号，比较该等取样信号，产生输出调整信号并传输至输出时序调整单元12，驱使输出时序调整单元12进行步骤S14，依据输出调整信号，调整基础时脉的相位，调整产生输出端时脉信号，以调整第一控制单元17传输该输出信号的输出时序。

综上所述，本发明时序调整电路及方法，是用于调整两芯片间传输信号的时序，以达确实传输信号的目的，本发明是利用多段取样电路接收该接收端时脉信号，产生复数个取样时脉信号并依据取样时脉信号对第一芯片传输至第二芯片的预设输出信号，进行取样，产生取样信号并传输至判断电路，判断电路是依据预设的输出信号比较取样信号，以产生接收调整信号或输出调整信号，以调整第二芯片的接收时序或者第一芯片的输出时序，以可确保两芯片间传输信号的正确性，且可减少调整两芯片的时序的时间，进而提高调整时序的效率。

以上所述，仅是本发明的较佳实施例而已，并非对本发明作任何形式上的限制，虽然本发明已以较佳实施例揭露如上，然而并非用以限定本发明，任何熟悉本专业的技术人员，在不脱离本发明技术方案范围内，当可利用上述揭示的方法及技术内容作出些许的更动或修饰为等同变化的等效实施例，但是凡是未脱离本发明技术方案的内容，依据本发明的技术实质对以上实施例所作的任何简单修改、等同变化与修饰，均仍属于本发明技术方案的范围内。

Claims (16)

1、一种时序调整电路，其是应用于调整一第二芯片接收一第一芯片传输的一输出信号的接收时序，其特征在于该时序调整电路包括：

一接收时序调整单元，接收一基础时脉，调整该基础时脉的相位，产生一接收端时脉信号，而该第二芯片的一第二控制单元，依据该接收端时脉信号，接收该第一芯片的一第一控制单元传输的该输出信号；

一多段取样电路，接收该接收端时脉信号，产生复数个取样时脉信号，依据该等取样时脉信号，取样该输出信号，产生复数个取样信号；以及

一判断电路，接收该等取样信号，依据该输出信号比较该等取样信号，产生一接收调整信号并传输至该接收时序调整单元，调整该基础时脉的相位，调整产生该接收端时脉信号，以调整该第二控制单元接收该输出信号的接收时序。

2、根据权利要求1所述的时序调整电路，其特征在于其中所述的接收时序调整单元包括：

一加减装置，依据该接收调整信号，产生一相位调整信号；以及

一锁相回路，接收该基础时脉并依据该相位调整信号，调整该基础时脉的相位，调整产生该接收端时脉信号。

3、根据权利要求1所述的时序调整电路，其特征在于其中所述的多段取样电路包括：

复数缓冲器，其是相互串接，接收该接收端时脉信号，产生该等取样时脉信号；以及

复数栓锁器，分别接收该输出信号与该等取样时脉信号，依据该等取样时脉信号，取样该输出信号，产生该等取样信号。

4、根据权利要求1所述的时序调整电路，其特征在于其中所述的第一控制单元及该第二控制单元之间更设置一缓冲器，暂存该输出信号。

5、根据权利要求1所述的时序调整电路，其特征在于其中所述的第一控制单元及该多段取样电路之间更设置一缓冲器，暂存该输出信号。

6、根据权利要求1所述的时序调整电路，其特征在于其中所述的接收时序调整单元、该多段取样电路及该判断电路设置于该第二芯片。

7、一种时序调整方法，其是应用于调整一第二芯片接收一第一芯片传输的一输出信号的接收时序，该第二芯片的一第二控制单元，依据一接收端时脉信号，接收该第一芯片的一第一控制单元传输的该输出信号，其特征在于该时序调整方法包括下列步骤：

接收该接收端时脉信号，产生复数个取样时脉信号；

依据该等取样时脉信号，取样该输出信号，产生复数个取样信号；

依据该输出信号，比较该等取样信号，产生一接收调整信号；以及

依据该接收调整信号，调整一基础时脉的相位，调整产生该接收端时脉信号，以调整该第二控制单元接收该输出信号的接收时序。

8、根据权利要求7所述的时序调整方法，其特征在于其中依据该接收调整信号，调整一基础时脉的相位，调整产生该接收端时脉信号的步骤，更包括下列步骤：

依据该接收调整信号，产生一相位调整信号；以及

依据该相位调整信号，调整该基础时脉的相位，调整产生该接收端时脉信号。

9、一种时序调整电路，其是应用于调整一第一芯片传输一输出信号至一第二芯片的输出时序，其特征在于该时序调整电路包括：

一输出时序调整单元，接收一基础时脉，调整该基础时脉的相位，产生一输出端时脉信号，该第一芯片的一第一控制单元，依据该输出端时脉信号，传输该输出信号至该第二芯片的一第二控制单元；

一多段取样电路，接收一接收端时脉信号，产生复数个取样时脉信号，依据该等取样时脉信号，取样该输出信号，产生复数个取样信号；以及

一判断电路，接收该等取样信号，依据该输出信号比较该等取样信号，产生一输出调整信号并传输至该输出时序调整单元，调整该基础时脉的相位，调整产生该输出端时脉信号，以调整该第一控制单元传输该输出信号的输出时序。

10、根据权利要求9所述的时序调整电路，其特征在于其中所述的输出时序调整单元包括：

一加减装置，依据该输出调整信号，产生一相位调整信号；以及

一锁相回路，接收该基础时脉并依据该相位调整信号，调整该基础时脉的相位，调整产生该输出端时脉信号。

11、根据权利要求9所述的时序调整电路，其特征在于其中所述的多段取样电路包括：

复数缓冲器，其是相互串接，接收该接收端时脉信号，产生该等取样时脉信号；以及

复数栓锁器，分别接收该输出信号与该等取样时脉信号，依据该等取样时脉信号，取样该输出信号，产生该等取样信号。

12、根据权利要求9所述的时序调整电路，其特征在于其中所述的第一控制单元及该第二控制单元之间更设置一缓冲器，暂存该输出信号。

13、根据权利要求9所述的时序调整电路，其特征在于其中所述的第一控制单元及该多段取样电路之间更设置一缓冲器，暂存该输出信号。

14、根据权利要求9所述的时序调整电路，其特征在于其中所述的多段取样电路及该判断电路，设置于该第二芯片，该输出时序调整单元设置于该第一芯片。

15、一种时序调整方法，其是应用于调整一第一芯片传输一输出信号至一第二芯片的输出时序，该第一芯片的一第一控制单元，依据一输出端时脉信号，传输该输出信号至该第二芯片的一第二控制单元，其特征在于该时序调整方法包括下列步骤：

接收一接收端时脉信号，产生复数个取样时脉信号；

依据该等取样时脉信号，取样该输出信号，产生复数个取样信号；以及

依据该输出信号，比较该等取样信号，产生一输出调整信号；以及

依据该输出调整信号，调整一基础时脉的相位，调整产生该输出端时脉信号，以调整该第一控制单元传输该输出信号的输出时序。

16、根据权利要求15所述的时序调整方法，其特征在于其中于依据该输出调整信号，调整一基础时脉的相位，调整产生该输出端时脉信号的步骤，更包括下列步骤：

依据该输出调整信号，产生一相位调整信号；以及

依据该相位调整信号，调整该基础时脉的相位，调整产生该输出端时脉信号。

Images