CN100340864C - 用于测试电路板的装置和方法 - Google Patents

用于测试电路板的装置和方法 Download PDF

Info

Publication number
CN100340864C
CN100340864C CNB018235336A CN01823533A CN100340864C CN 100340864 C CN100340864 C CN 100340864C CN B018235336 A CNB018235336 A CN B018235336A CN 01823533 A CN01823533 A CN 01823533A CN 100340864 C CN100340864 C CN 100340864C
Authority
CN
China
Prior art keywords
signal
test
pin
paa
numerical data
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CNB018235336A
Other languages
English (en)
Other versions
CN1543574A (zh
Inventor
吉姆·萨贝
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Tec technologies
Original Assignee
MANIA TECH AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by MANIA TECH AG filed Critical MANIA TECH AG
Publication of CN1543574A publication Critical patent/CN1543574A/zh
Application granted granted Critical
Publication of CN100340864C publication Critical patent/CN100340864C/zh
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28Testing of electronic circuits, e.g. by signal tracer
    • G01R31/302Contactless testing
    • G01R31/312Contactless testing by capacitive methods
    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2801Testing of printed circuits, backplanes, motherboards, hybrid circuits or carriers for multichip packages [MCP]
    • G01R31/2805Bare printed circuit boards
    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2851Testing of integrated circuits [IC]
    • G01R31/2886Features relating to contacting the IC under test, e.g. probe heads; chucks
    • G01R31/2887Features relating to contacting the IC under test, e.g. probe heads; chucks involving moving the probe head or the IC under test; docking stations

Landscapes

  • Engineering & Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Testing Of Short-Circuits, Discontinuities, Leakage, Or Incorrect Line Connections (AREA)
  • Tests Of Electronic Circuits (AREA)
  • Investigating Or Analyzing Materials By The Use Of Electric Means (AREA)

Abstract

本发明披露了一种利用可靠的单点电流测量检测被测试的空的印刷电路板上的制造缺陷的方法和装置。在第一组优选实施例中,一个交流信号发生器和置于BUT下方的信号板相连,用于施加电场并借以在BUT的导体中产生信号。一个以固定间隔被设置在BUT的顶上的装置上的针阵列采样BUT上的测试点的电流。在第二组优选实施例中,一个交流信号发生器和所述针阵列相连,并且所述的针以固定间隔在BUT的导电元件中施加测试信号。所述信号板检测在BUT上的电场。所述检测信号被分析,从而识别电路板的缺陷。

Description

用于测试电路板的装置和方法
技术领域
本申请一般涉及电子测试设备,更具体地说,涉及利用可靠的单点电流测量测试空的(unpopulated)印刷电路板以便发现制造缺陷的设备。
背景技术
在印刷电路板的制造和随后的处理期间,可能产生缺陷,例如在电路通路内或电路通路之间的不希望出现的开路或短路。制造者一直在寻求更快的、更精确的和更经济的发现缺陷的方法。进行空的印刷电路板的自动检测以便实现制造质量控制是需要的,并具有好的成本效果比。
随着集成电路和印刷电路板越来越复杂,印刷电路板的测试也越来越困难。用于进行自动化的印刷电路板测试的常规的技术涉及通过一组测试针施加信号并在其它的测试针上测量输出信号。印刷电路板可以在“钉子床”测试仪上进行测试,这种测试仪包括和被测试的印刷电路板上的金属轨迹接触的针,使得在印刷电路板上的各个节点上施加选择的输入信号,并因而可以在印刷电路板上的其它节点上测量相应的输出信号。
使用移动探针测试复杂的高密度的电路板。大多数移动探针测试仪利用有限数量的探针,目前最多为16个,进行连续性和短路测试。和在“钉子床”中一样,移动探针是一些针,其接触被测试的印刷电路板上的金属轨迹,使得选择的输入信号可被施加到印刷电路板上的各个节点上,并因而可以在印刷电路板上的其它节点上测量相应的输出信号。这种移动探针测试仪提供灵活性、低成本并且不需要固定装置。移动探针系统的主要缺点在于其慢的测试时间。这个缺点使得这种测试仪被限制于用于原型的测试和非常小的生产过程的测试。
也使用移动的栅格测试仪测试复杂的高密度电路板。移动的栅格测试仪利用含有接近的探针的若干个小的移动结构。这种结构的目的在于改善这种系统的测试速度,使得高于移动的探针系统。移动的栅格系统的主要缺点是其测试速度的改善依赖于电路板的结构,并且缺乏可靠的单点测量。这些缺点否定了比移动的探针系统的任何时间的改进,并且移动的栅格测试仪主要用于原型和小的生产过程测试。
提出了一种电容测试方法作为移动探针和栅格测试仪的一种选择方案,其中测试一些带电网和带电网的部分的放电时间或充电时间。这种方法的缺点在于其具有有限的分辨率和相对长的测量时间。
在1993年6月8日公布的Soiferman的美国专利5218294中描述了一种印刷电路板测试方法。这种技术教导不使用钉子床测试仪。该专利披露了利用交流信号通过电路板的电源线和地线激励印刷电路板,然后非接触地测量接近被测试的电路板的附近的电磁场分布。被测电路板的电磁“特征”和已知的好的电路板的电磁特征比较,从而确定被测电路板是否具有缺陷。
在1986年4月15日公布的Riemer的美国专利4583042中披露了一种另外的印刷电路板测试方法。该专利披露了一种用于测试线段的电连续性和整体性的电路板测试系统。这种系统由具有一对检测端子的电容计构成,其中的一个端子和导电的弹性体的后部参考平面相连,另一个测试端子和测试探针相连。测试探针是一种单个屏蔽的一点探针。这些检测器测量电压值,并由检测器之间的电压降确定线段电容。测试探针检测器相对于测试板移动,以便按照顺序和印刷电路板上所有的测试点接触。
在Riemer的系统中的一个缺点是对电路板布局的依赖性,因为测试点的位置必须在探测之前被确定。此外,重要的是,为了进行精确的测量,在测试板和参考平面之间的接口是无空气隙的。
因而,本领域中需要一种独立于电路板复杂性或网络部分的尺寸检测空的印刷电路板上的制造缺陷的装置和方法。本领域中还要求以在工业上可接受的时间测试任何印刷电路板。本领域中还需要一种不需要专用于测试的电路板的固定装置的系统,其中印刷电路板独立于其结构和功能被测试。
发明内容
本发明针对现有技术的若干缺点提供几个解决方案。其提供一种灵活的、精确的和快速的利用可靠的单点电流测量检测被测试的空的印刷电路板(下文称为BUT)上的制造缺陷的方法。其不需要为测试BUT而进行固定和上下运动(Z轴运动)。其使得能够取消在测试之前需要确定精确的测试点的位置。
上述的和其它的优点由一种测试仪提供了,在第一组优选实施例中,所述测试仪具有和位于BUT下方的信号板相连的交流信号发生器,用于施加电场,借以在BUT的导体中产生信号。一个由针构成的大的阵列,其具有128个以上的针,以固定的间隔被安装在BUT的顶上的一个装置上,其采样来自BUT上的测试点的电流。
在第二组优选实施例中,所述交流信号发生器和所述针阵列相连,并且所述的针以固定间隔在BUT的导电元件中施加电流。所述信号板检测在BUT上的电场。
一个信号处理装置、中央计算机工作站以及其上放置BUT的测试平台最好是测试系统中的部件。所述交流测试信号源或者和针阵列或者和信号板相连(根据实施例而定),以便提供用于在BUT中感应电流的信号。控制单元控制针阵列组合件(或“PAA”)相对于BUT的运动。
PAA相对于BUT的每个运动都导致采样多个测试点。通过对运动控制单元和PAA选择器单元发送指令、接收测量结果和运行脱机故障检测程序以及BUT位置确定程序,计算机控制整个系统。
PAA的每个相对运动都产生多个BUT测试点的测量。这些BUT测试点的一个完整的测试产生整个BUT的电流测量分布。检测的信号和被采样的导体的尺寸以及几何形状成比例。因此,BUT的整个平面的测量分布可被处理,从而感知电路板的测试点。所述信号处理从所述分布中提取相关特征,其代表测试点的特征。故障检测系统比较每个测试点的测量的特征和BUT上的已知的或相同的无故障测试点的特征。所述已知的测试点的特征可以从已知的参考获得。这种比较获得在参考点和BUT测试点之间的差值的量度。最好是,如果差值大于一个预定的门限,则测试点被诊断为故障测试点。如果参考值小于门限值,则测试点被诊断为无故障测试点。统计分析能够进一步获得关于发现的故障的更详细的信息,例如位置、类型等。
按照本发明的一个实施例,针阵列组合件(PAA)和交流信号发生器相连,并随着PAA相对于BUT运动,根据交流信号通过所述的针,最好是一次利用一个针,在BUT上的导体中注入交流信号。信号板检测由BUT的导体产生的电磁场。
按照本发明的另一个实施例,BUT被设置在运动输送带的顶上,信号板或者被嵌入输送带中,或者被置于输送带的下方。PAA是静止的。再次,针阵列组合件注入信号,信号板检测BUT的导体产生的电磁场。
按照本发明的另一个实施例,BUT被置于信号板的顶上,并且PAA在BUT的上方运动。信号板和交流信号发生器相连,信号板根据施加到BUT上的交流信号辐射电磁场。PAA一次一个针被采样,从而检测来自BUT测试点的电流。
按照本发明的另一个实施例,BUT被置于运动输送带的顶上,信号板或者被嵌入输送带中,或者被置于输送带的下方。PAA是静止的。再次,信号板根据施加到BUT上的交流信号辐射电磁场。PAA一次一个针被采样,以便检测来自BUT测试点的电流。
按照本发明的另一个实施例,BUT被置于信号板的顶上,PAA在BUT的上方运动。再次,信号板根据BUT上的交流信号辐射电磁场。PAA的多个针被同时地或按顺序地采样,以便检测来自BUT测试点的电流。
在第一组实施例中,交流信号源对PAA的针提供信号,所述的针和BUT上的导电元件接触。所述导电元件辐射在所述板上感应电流的电磁场。由所述板的电子电路拾取的电流代表导电元件发尺寸和几何形状。所述电子电路使用高带宽的放大器,从而在所述的板产生低阻抗,以便提供高的信躁比(SNR)和用于检测在BUT上的导电元件产生的电磁场的能力。此外,一个选择器和高带宽放大器结合使用,借助于减少通道之间的干扰来改善设计性能。
在其它的实施例中,交流信号源对信号板提供测试信号,其根据BUT上的测试信号辐射电磁场。电磁场在BUT的导电轨迹上感应电流。阵列组合件的针接触导电轨迹,从而检测来自BUT的电流。由针阵列电子电路拾取的电流代表导电轨迹的尺寸和几何形状。所述电子电路使用高带宽放大器在所述针上产生低阻抗,从而在相邻的针之间提供好的隔离、高的SNR和用于检测来自BUT上的轨迹的电流的能力。
借助于跨过BUT的整个表面扫描,可以获得BUT测试点的特征。借助于计算机分析,可以检测制造缺陷。缺陷识别系统比较测试点的电流图案和已知的或者相同的无缺陷的电路板的所需图案。这种比较获得在无缺陷和有缺陷的电路板之间的差值的量度。如果所述的差值大于预定的门限,则BUT被诊断为有缺陷的,或者不能允许的。如果参考值小于门限值,则BUT被诊断为无缺陷的。统计分析能够进一步获得关于发现的故障的更详细的信息,例如位置、类型等。无缺陷的电路板的所谓的“已知的图案”可以通过用和测试BUT相同的方式测试无缺陷的电路板,或者通过按照设计说明书进行理论计算来获得。所述设计说明书容易从用于产生印刷电路板布局的计算机辅助设计工具获得。
附图说明
本发明的优点和其它特征通过结合附图阅读下面的详细说明将会更加清楚地看出,其中:
图1是按照本发明的测试仪的简化的截面图;
图2A是图1的用于检测来自导电轨迹的电磁场的板装置的电子接口的方块图;
图2B是图1的用于向导电轨迹注入电流的针阵列组合件(PAA)电子接口的方块图;
图2C是图1的用于检测来自导电轨迹的信号的PAA电子接口的方块图;
图2D是图1的用于向轨迹施加电磁场的板装置电子接口的方块图;
图3是表示按照本发明的测试方法的流程图;
图4是在嵌入运动的输送器机构的实施例中的或者被设置在传送带下方的信号板的侧视图;
图5是运动的针阵列组合件的实施例的侧视图;以及
图6A,6B是PAA的顶视图,表示按照本发明的系统的测试开始位置和测试间隔。
应当注意,这些附图不用于限制本发明的范围。这里将详细说明本发明,应当理解,本发明覆盖落在由权利要求限定的范围内的所有的改型、改变和等效物。
具体实施方式
图1表示针阵列测试仪(PAT)10的截面图。信号板13位于不导电的支撑板12上。BUT15位于绝缘的表面14上,所述绝缘的表面提供信号板13和BUT15之间的电绝缘。
运动机构18和针阵列组合件(PAA)20相连,并按照来自计算机53的控制信号(见图2)使PAA20相对于BUT15运动。针17和电极19相连,并通过有孔的支撑板16和BUT的导电元件15A接触。
在第一实施例中,信号板13由信号发生器11供给正弦的或其它波形的信号,使得信号板13向BUT的导电元件15A内辐射电磁场。所述的场在BUT的导电元件15A上感应电流和电荷,这些电流和电荷通过利用针17采样进行检测。数字信号处理器(见图2)处理采样的信号。然后把处理的信号送到计算机进行缺陷分析。
在第二实施例中,PAA20和信号发生器11相连,针17根据交流测试信号对BUT15的导电的测试点15A提供电流。信号板13检测在BUT15上产生的电磁场。
图2A是在图1所示的第二实施例中和板13相关连的用于获取和处理由信号板13从BUT15的导电元件15A拾取的电磁场的电极11的方块图。PAA20的针17在BUT15的测试点15A产生电流。信号板13检测产生的电磁场34,并根据所述电磁场34产生电流30。电流30包括电极11的输入信号。
板13和选择器50的输入通道相连。计算机53通过向选择器提供用于放大单元51的顺序选择控制选择器50。选择器50的输出通道和放大单元51相连,放大单元把来自板13的输入信号转换成放大的信号,放大的信号被提供给信号处理器(DSP)单元52进行信号处理。例如,DSP52把检测的信号转换成数字数据。
来自DSP单元52的处理过的信号32被传递给计算机53进行存储和分析。选择器50提供放大单元51之间的隔离,从而阻止在大的网络上信号变劣。
图2B是在图1所示的第二实施例中在PAA 20中的用于通过针17向BUT15的导电元件15A施加测试信号的电极19的方块图。选择器55的输入通道36传输来自交流信号发生器11的交流测试信号。针17和选择器55的输出通道38相连。计算机53通过控制信号34控制选择器55。
图2C是在图1所示的第一实施例中用于获取和处理由针17拾取的来自BUT15的导电元件的信号的PAA20中的电极11的方块图。信号板13产生电场,PAA20的针17在测试点15A上检测到电流。针17和选择器60的输入通道相连。计算机53借助于控制信号42向选择器60提供对于针17的顺序选择来控制选择器60。
选择器60的输出通道44和放大单元51相连,放大单元把从针17输入的电流转换成提供给信号处理器(DSP)单元62进行信号处理的信号。例如,DSP 62把检测到的信号转换成数字数据。来自DSP 62的处理过的信号被传送给计算机53供存储和分析。选择器60提供输入针17之间的隔离,以便避免在小的网络上信号变劣。
图2D是在图1所示的第一实施例中和板13相关连的并用于向BUT15的导电元件15A施加由信号板13产生的电磁场的电极11的方块图。
图3是表示由计算机53实现的测试方法的程序的流程图300。流程图300表示对于图2A-C所示的两个实施例的分析,其中通过PAA20注入测试信号,并通过信号板13检测,以及其中通过信号板13注入测试信号,并通过PAA 20检测。在每一种情况下,所进行的分析基本上是相同的。
在步330,处理开始,计算机53初始化所有PAT的参数。在步331,计算机53命令交流发生器11对信号板13或者PAA20(根据实施例)提供测试信号36。在步332,计算机53向运动机构18和18A发出运动指令,使PAA20相对于BUT15定位。
对于其中PAA20施加测试信号的实施例,程序继续按下述进行。在步333,计算机53向选择器50发出控制信号32,从而选择用于施加测试信号的特定的针。在步334,从板13检测到的信号被放大单元51放大,被DSP52处理,并被传递给计算机53。
对于其中信号板13施加测试信号的实施例,程序继续按下述进行。在步333,计算机53向选择器60发出地址控制信号,以便选择要被采样的特定的针。在步334,来自选择的针的电流被放大单元51放大,被DSP52处理,并被传递到计算机53。
在每一种情况下,在步335,计算机53选择用于施加信号或者用于检测信号的下一个针17。在步336,选择的针被计算机53检查,对于BUT15的特定的采样位置,检查是否所有的针都被选择过。如果不是,则选择下一个针。如果是,则把针阵列组合件移动到下一个采样位置。在步338,计算机53检查BUT15的测试是否完成。如果没有完成,则对于新的位置重复步骤333-338。在步339,计算机53结束BUT 15的测试。在步340,计算机53分析来自BUT 15的数据。如果发现故障,计算机53便在步341指示故障。如果未发现故障,则在步342显示通过信息。
图4是运动输送机构60的侧视图,BUT 15被置于输送机构60的顶上,使其相对于PAA 20运动。PAA 20的针17和BUT的导电元件15A接触,从而根据实施例或者感应信号,或者测量电流。
图5是运动的PAA 20的侧视图。运动机构18A使PAA 20在BUT15的上方运动。PAA 20的针17和BUT的轨迹15A实现接触,从而根据实施例或者感应信号,或者测量电流。
图6A和图6B分别表示在测试处理期间在BUT测试之前PAA 20的位置。在图6A中,PAA 20位于最好是没有轨迹15A的BUT 15的顶上的开始位置。在图6B中,PAA 20已被移动并和BUT 15上的选择的轨迹15A接触。测试点61表示在测试期间针17采样BUT 15的轨迹15A的位置。
至此已经说明了本发明的优选实施例,本领域的技术人员应当理解,在本发明的范围内可以构成许多不同的实施例。例如,可以在形状、尺寸、元件的布置以及哪些元件运动、哪些元件静止方面作出多种改变。特别是,“上方”和“下方”这些表述是以举例的方式使用的,而不表示任何实际所需的结构。

Claims (23)

1.一种用于测试和评价被测试的空的印刷电路板BUT(15)的方法,所述BUT具有导电通路和表面(15A),所述方法用于测试所述通路和表面的电的连续性以及物理的连续性,并测试BUT的性能是否符合已知标准,所述方法包括以下步骤:
(a)在BUT的第一侧提供交流测试信号,用于通过一个板(13)在BUT上辐射电场,所述电场在BUT的导电通路和表面上感应电流和电荷;
(b)在BUT的第二侧上通过多个针(17,20)检测来自BUT的导电表面的电流;
(c)移动所述多个针或所述BUT中的一个,使得在BUT和所述针之间的相对运动产生所述BUT测试点的多个电流测量;
(d)把检测的电流转换成数字数据(46);以及
(e)分析所述数字数据,以便评价所述BUT。
2.如权利要求1所述的方法,其中所述的板(13)是可以运动的,而所述的针(17,20)是静止的。
3.如权利要求1所述的方法,其中所述的针(17,20)是可以运动的,而所述的板(13)是静止的。
4.如权利要求3所述的方法,其中所述的针(17,20)借助于X-Y台(table)运动。
5.如权利要求1所述的方法,其中所述转换步骤(334)接收来自每个测试点的信号,测量所述信号的值,并转换所述值而形成数字数据(46),并且其中分析步骤根据所述数字数据诊断BUT上的缺陷。
6.一种用于测试和评价被测试的空的印刷电路板BUT(15)的方法,所述BUT具有导电通路和表面(15A),所述方法用于测试所述通路和表面的电的连续性以及物理的连续性,并测试BUT的性能是否符合已知标准,所述方法包括以下步骤:
(a)在BUT的第一侧通过多个针(17,20)提供交流测试信号,以便在BUT的导电通路和表面上产生电流;
(b)在BUT的第二侧上通过一个板(13)检测电场(34);
(c)移动所述多个针或所述BUT中的一个,使得在BUT和所述针之间的相对运动产生所述BUT的多个电场测量;
(d)把检测的电场转换成数字数据(46);以及
(e)分析所述数字数据,以便评价所述BUT。
7.如权利要求6所述的方法,其中所述的板(13)是可以运动的,而所述的针(17,29)是静止的。
8.如权利要求6所述的方法,其中所述的针(17,20)是可以运动的,而所述的板(13)是静止的。
9.如权利要求8所述的方法,其中所述的针(17,20)借助于X-Y台运动。
10.一种用于测试和评价被测试的空的印刷电路板BUT(15)的装置,所述BUT具有导电通路和表面(15A),其电气连续性和物理连续性以及性能是否符合已知标准是要被检验的,所述装置包括:
和所述BUT相邻的信号板(13);
用于向所述信号板提供交流测试信号的信号发生器(11);
其中所述信号板按照所述测试信号在所述BUT上辐射电场,并且其中所述电场在所述BUT的导电通路和表面上感应电流和电荷;
和所述BUT相邻的针阵列组合件PAA(20),用于检测在所述BUT的导电通路和表面上感应的信号,其中在BUT和PAA之间的每个相对运动产生所述BUT测试点的信号测量;
选择器(60),用于提供在所述阵列组合件(20)的针(17)之间的隔离;
运动机构(18,18A),用于使所述PAA相对于所述BUT运动;
数字信号处理器(62),用于把检测的信号转换成数字数据(46);
计算机(53),用于控制相关的针阵列组合件的运动,排序所述选择器,存储来自所述数字信号处理器的数字数据,以及分析所述数字数据。
11.如权利要求10所述的装置,其中所述交流信号发生器(11)是一种幅值调制或者频率调制的交流信号发生器。
12.如权利要求10所述的装置,其中所述PAA(20)包括一个大的一维的以预定的配置隔开的阵列。
13.如权利要求10所述的装置,其中所述PAA(20)包括一个大的二维的以预定的配置隔开的阵列。
14.如权利要求10所述的装置,其中所述计算机(53)包括一个运行软件的工作站,用于诊断所述BUT(15)上的缺陷,并且其中所述计算机分析接收来自每个测试点的信号,并测量所述信号的模拟值,把所述模拟值转换成数字数据,并把所述数字数据传递给所述工作站。
15.如权利要求10所述的装置,其中所述PAA针(17)由导电纤维构成。
16.如权利要求10所述的装置,其中所述PAA(20)和信号板(13)被设置在BUT(15)的相对侧上。
17.一种用于测试被测试的空的印刷电路板BUT(15)的装置,所述BUT具有导电通路和表面(15A),其电气连续性和物理连续性以及性能是否符合已知标准是要被检验的,所述装置包括:
和所述BUT相邻的针阵列组合件PAA(20);
用于向所述PAA提供交流测试信号的信号发生器(11);
其中所述PAA按照所述测试信号在所述BUT的导电通路和表面上产生电流;
和所述BUT相邻的信号板(13),用于检测BUT的电场(34),并根据检测的电场产生输出信号(30),所述信号板具有在所述信号板和所述BUT之间的绝缘层(14);
其中在所述BUT和PAA之间的每个相对运动产生所述BUT的电场测量;
选择器(60),用于提供在所述阵列组合件的针之间的隔离;
运动机构(18,18A),用于使所述BUT相对于所述PAA运动;
数字信号处理器(62),用于把所述输出信号转换成数字数据(46);
计算机(53),用于控制针阵列组合件的运动,排序所述选择器,存储来自所述数字信号处理器的数字数据,以及分析所述数字数据。
18.如权利要求17所述的装置,其中所述交流信号发生器是一种幅值调制或者频率调制的交流信号发生器(11)。
19.如权利要求17所述的装置,其中所述PAA(20)包括一个大的一维的以预定的配置隔开的阵列。
20.如权利要求17所述的装置,其中所述PAA(20)包括一个大的二维的以预定的配置隔开的阵列。
21.如权利要求17所述的装置,其中所述计算机(53)包括一个运行软件的工作站,用于诊断所述BUT(15)上的缺陷。
22.如权利要求17所述的装置,其中使用一个具有输入选择器的宽带放大器(51)在所述的针(17)上产生低阻抗。
23.如权利要求17所述的装置,所述PAA针(17)包含有导电纤维。
CNB018235336A 2001-08-10 2001-08-10 用于测试电路板的装置和方法 Expired - Fee Related CN100340864C (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/EP2001/009293 WO2003014754A1 (en) 2001-08-10 2001-08-10 Apparatus and methods for testing bare circuit boards

Publications (2)

Publication Number Publication Date
CN1543574A CN1543574A (zh) 2004-11-03
CN100340864C true CN100340864C (zh) 2007-10-03

Family

ID=8164541

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB018235336A Expired - Fee Related CN100340864C (zh) 2001-08-10 2001-08-10 用于测试电路板的装置和方法

Country Status (6)

Country Link
EP (1) EP1415166B1 (zh)
JP (1) JP2005517153A (zh)
CN (1) CN100340864C (zh)
AT (1) ATE285078T1 (zh)
DE (1) DE60107881T2 (zh)
WO (1) WO2003014754A1 (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI468709B (zh) * 2013-01-25 2015-01-11 Hon Tech Inc Electronic components operating device and its application of detection equipment
CN108474821A (zh) * 2015-12-18 2018-08-31 特瑞视觉有限公司 检测系统

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102008030545A1 (de) * 2008-06-27 2010-01-07 Siemens Aktiengesellschaft Vorrichtung und Verfahren zur berührungslosen Ankontaktierung von leitfähigen Strukturen, insbesondere von Dünnschicht-Transistor-Flüssigkristallanzeigen (Thin Film Transistor Liquid Crystal Displays)
CN105425094B (zh) * 2015-11-24 2018-04-27 深圳怡化电脑股份有限公司 一种pcba短路点检测方法及装置
KR102387464B1 (ko) * 2017-10-12 2022-04-15 삼성전자주식회사 배선 회로 테스트 장치 및 방법과, 그 방법을 포함한 반도체 소자 제조방법
CN109696616A (zh) * 2019-01-30 2019-04-30 大族激光科技产业集团股份有限公司 飞针测试机的测试方法及装置

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB2307754A (en) * 1995-11-30 1997-06-04 Fujitsu Automation Test/reference capacitance ratio used to assess a conductive pattern on a pcb
CN1167921A (zh) * 1996-04-23 1997-12-17 钟国桢 自动多探针印刷电路板测试设备和方法
US6118292A (en) * 1997-02-18 2000-09-12 Circuit Line Spa Method and device for correcting misalignment between test needles and test points during electrical testing of printed circuit boards
GB2353399A (en) * 1999-08-20 2001-02-21 3Com Corp Testing printed or integrated circuits

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5744964A (en) * 1995-03-11 1998-04-28 Fujitsu Automation Limited Method and apparatus for electrical test of wiring patterns formed on a printed circuit board
GB2307754A (en) * 1995-11-30 1997-06-04 Fujitsu Automation Test/reference capacitance ratio used to assess a conductive pattern on a pcb
CN1167921A (zh) * 1996-04-23 1997-12-17 钟国桢 自动多探针印刷电路板测试设备和方法
US6118292A (en) * 1997-02-18 2000-09-12 Circuit Line Spa Method and device for correcting misalignment between test needles and test points during electrical testing of printed circuit boards
GB2353399A (en) * 1999-08-20 2001-02-21 3Com Corp Testing printed or integrated circuits

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI468709B (zh) * 2013-01-25 2015-01-11 Hon Tech Inc Electronic components operating device and its application of detection equipment
CN108474821A (zh) * 2015-12-18 2018-08-31 特瑞视觉有限公司 检测系统
US11366158B2 (en) 2015-12-18 2022-06-21 Teraview Limited Test system for testing the integrity of an electronic device
US11921154B2 (en) 2015-12-18 2024-03-05 Teraview Limited Test system

Also Published As

Publication number Publication date
EP1415166B1 (en) 2004-12-15
WO2003014754A1 (en) 2003-02-20
EP1415166A1 (en) 2004-05-06
CN1543574A (zh) 2004-11-03
JP2005517153A (ja) 2005-06-09
DE60107881T2 (de) 2005-12-22
ATE285078T1 (de) 2005-01-15
DE60107881D1 (de) 2005-01-20

Similar Documents

Publication Publication Date Title
CN1072362C (zh) 具有已改善故障检测覆盖率的制作缺陷分析仪
US6727712B2 (en) Apparatus and methods for testing circuit boards
US5517110A (en) Contactless test method and system for testing printed circuit boards
JP2994259B2 (ja) 基板検査方法および基板検査装置
US7710131B1 (en) Non-contact circuit analyzer
CN1816751A (zh) 用于电机测试和确认探针板的设备和方法
CN1614437A (zh) 诊断电路组件连接器的电路径中的缺陷位置的方法和装置
CA2102880A1 (en) System Using Induced Current for Contactless Testing of Wiring Networks
CN108169564A (zh) 一种线束检测装置及其检测方法
CN100340864C (zh) 用于测试电路板的装置和方法
US20060043979A1 (en) Emi measuring method and its system
CN108181572A (zh) 飞针测试机测试方法、装置、计算机设备及存储介质
CN2629046Y (zh) 印刷电路板的元件测试装置
US7071716B2 (en) Apparatus for scan testing printed circuit boards
CN101398465B (zh) 电子元件的检测系统及其方法
US6191600B1 (en) Scan test apparatus for continuity testing of bare printed circuit boards
TW200918914A (en) Testing system module
EP0246034A2 (en) Method of testing electronic assemblies while they are being produced
TWI461711B (zh) 決定電裝置特性之裝置與方法
JP2002043721A (ja) プリント基板の検査方法と検査装置
CN114925652A (zh) 一种动力电池bms电磁辐射抗扰度分析方法及系统
Bethke et al. Incorporating comparative TDR into the device analysis flow
JPS6362705B2 (zh)

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
ASS Succession or assignment of patent right

Owner name: MICHAEL DEVELOPMENT CO., LTD.

Free format text: FORMER OWNER: MANIA TECH AG

Effective date: 20070309

C41 Transfer of patent application or patent right or utility model
TA01 Transfer of patent application right

Effective date of registration: 20070309

Address after: German Weir Rod

Applicant after: Mania Tech AG

Address before: German Weir Rod

Applicant before: Mania Tech AG

C14 Grant of patent or utility model
GR01 Patent grant
ASS Succession or assignment of patent right

Owner name: MANIYA TAIKE TECHNOLOGY CO., LTD.

Free format text: FORMER OWNER: MICHAEL DEVELOPMENT CO., LTD. DAWERLADE

Effective date: 20080919

C41 Transfer of patent application or patent right or utility model
TR01 Transfer of patent right

Effective date of registration: 20080919

Address after: Ghent

Patentee after: Tec technologies

Address before: Germany Wei Er Luo De

Patentee before: Mania Tech AG

C17 Cessation of patent right
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20071003

Termination date: 20090910