CN100337315C

CN100337315C - 介电层的自行平坦化方法

Info

Publication number: CN100337315C
Application number: CNB2004100010974A
Authority: CN
Inventors: 洪永泰; 陈光钊
Original assignee: Macronix International Co Ltd
Current assignee: Macronix International Co Ltd
Priority date: 2004-02-03
Filing date: 2004-02-03
Publication date: 2007-09-12
Anticipated expiration: 2024-02-03
Also published as: CN1652308A

Abstract

一种介电层的自行平坦化方法，是先提供形成有第一介电层的一基底，再于第一介电层上形成一第二介电层。之后，进行化学机械研磨工艺，以去除第二介电层并平坦化第一介电层，其中第一介电层对第二介电层的研磨选择比约在20～500之间。因研磨时的第一介电层对第二介电层具有很大的研磨选择比，故当基底表面的高低起伏程度很大或是基底表面形成的图案密度差异大时，会因为在基底表面起伏较低或在图案密度较低的区域的第二介电层较难研除，而于研磨期间具有保护第一介电层的功效。

Description

介电层的自行平坦化方法

技术领域

本发明是有关于一种介电层的自行平坦化方法(self-planarizationprocess)，且特别是有关于一种能够增进平坦化效率的介电层的自行平坦化方法，并可将其应用于自行平坦化内金属介电层的制造方法。

背景技术

随着半导体元件的尺寸持续地缩减，半导体工艺的难度也愈来愈高。举例来说，微影工艺的曝光工艺常因晶圆表面不平整而导致曝光形成的影像发生偏差。因此，目前在形成内层介电层(inter-1ayerdielectric，ILD)或内金属介电层(inter-metal dielectric，IMD)之后，大多会采用化学机械研磨(chemical mechanical polishing，CMP)工艺来进行内层介电层或内金属介电层的平坦化。

化学机械研磨工艺是利用类似“磨刀”这种机械式研磨的原理，并配合适当的化学助剂(reagent)将晶圆表面高低起伏不一样的轮廓一并加以“磨平”的平坦化技术。由于化学机械研磨工艺具有独特的非等向性去除性质，所以它除了可用于前述晶圆表面介电层的平坦化之外，亦可应用于垂直及水平金属内连线(interconnects)的镶嵌结构的工艺或制作元件浅沟渠隔离结构等工艺中。

而公知在进行介电层的平坦化工艺之前，通常会在基底上形成一高密度等离子(high density plasma，简称HDP)氧化层。之后，再进行化学机械研磨工艺回磨氧化层至适当厚度，以达成平坦化的目的。然而，当基底表面已经形成有图案密度差异极大的图案时，因图案密度高的区域移除速率会较快，所以容易造成图案密度高的区域中的氧化层被过度移除而对元件内部均匀度形成阻碍。

因此，公知的解决方法通常是在高密度等离子氧化层上再形成一层厚厚的四乙氧基硅烷(tetraethylorthosilicate，TEOS)氧化层，以改善高密度等离子氧化层被过度移除的情形。然而，这种方法因为必须增加一层比高密度等离子氧化层厚得多的四乙氧基硅烷氧化层，而使得工艺时间与成本增加，甚至因为含有高密度等离子氧化层与四乙氧基硅烷氧化层的内层介电层的厚度过大，而对后续如内连线工艺中的蚀刻工艺以及接触窗工艺有不良影响。

发明内容

本发明的目的就是在提供一种介电层的自行平坦化方法，以自行具备终止点功用(endpoint function)、降低制造时间与成本，同时增加平坦化效率(planarization efficiency)，并且提供较宽的工艺窗(processwindow)。

本发明的再一目的是提供一种自行平坦化内金属介电层(self-planarization IMD)的制造方法，以使内金属介电层自行具备终止点功用且不增加其厚度，同时增加平坦化效率，并且提供较宽的工艺窗。

本发明提出一种介电层的自行平坦化方法，包括提供一基底，此一基底具有不同的图案密度，且基底上已形成有一第一介电层。之后，于第一介电层上形成一第二介电层。接着，进行一化学机械研磨工艺，以平坦化第一介电层，其中第一介电层对第二介电层之研磨选择比约在20～500之间。

依照本发明的较佳实施例所述的介电层的自行平坦化方法，上述的第二介电层的材质包括富含硅氧化物(silicon rich oxide，SRO)、氮氧化硅(SiON)或氮化硅(SiN)等，且第二介电层的折射率大于1.46。再者，前述化学机械研磨工艺还可包括采用含氧化铈(cerium oxide，CeO2)的研磨剂。

本发明再提出一种自行平坦化内金属介电层的制造方法，该方法包括提供一基底，于基底上形成有导体图案。然后，于基底上形成一内金属介电层覆盖导体图案。接着，于内金属介电层上形成一介电层。随后，进行一化学机械研磨工艺，以平坦化内金属介电层，其中内金属介电层对介电层的研磨选择比约在20～500之间。

依照本发明的较佳实施例所述的自行平坦化内金属介电层的制造方法，上述的介电层具有一折射率大于1.46，且其材质可包括富含硅氧化物、氮氧化硅或氮化硅等，且前述化学机械研磨工艺还可选用含氧化铈的研磨剂。

本发明因进行化学机械研磨时可选择采用含氧化铈的研磨剂，故可使得第一介电层对第二介电层之间具有很大的研磨选择比。因此，当基底表面的高低起伏程度很大或是基底表面形成的图案密度差异大时，会因为在基底表面起伏较低的区域或是在图案密度较低的区域的第二介电层较难研除，使其于化学机械研磨期间具有保护第一介电层的功效。所以，在完成平坦化工艺的同时，即可得到表面平坦的最终介电层，故第一介电层可自行具备终止点功用，而增加平坦化效率、增进晶圆中均匀度。再者，本发明因为最后形成的整体介电层厚度比较薄，所以不但可改善前述对元件内部均匀度形成阻碍的问题，还可避免因厚度过大而影响后续工艺的进行，进而提供较宽的工艺窗。

附图说明

图1A至图1D是依照本发明的一较佳实施例的自行平坦化介电层的制造流程图。

100：基底

100a：图案密度高的区域

100b：图案密度低的区域

102：图案

104、106：介电层

104a：自行平坦化介电层

具体实施方式

请参照图1A，提供一基底100，且于基底100上譬如形成有数个图案102，如导体图案或是其它半导体元件等，而且本实施例可适用于图案密度差异大或是高低起伏较大的图案；举例来说，于本图中所标示的100a代表图案密度高的区域，而100b则代表图案密度低的区域。

之后，请参照图1B，于基底100上形成一第一介电层104覆盖前述图案102，其中第一介电层104譬如是高密度等离子(high densityplasma，简称HDP)氧化层或是其它介电材质层。另外，如依照第一介电层104所处的位置来分，则可包括位在半导体元件(视作图案102)与其上层之导体层(未绘示)间的内层介电层(inter-layer dielectric，ILD)或是位在导体图案(视作图案102)与其上层之导体层(未绘示)间的内金属介电层(inter-metal dielectric，IMD)。由于图案密度高的区域100a的第一介电层104的高度会比图案密度低的区域100b之第一介电层104的高度高，所以如果此时直接对第一介电层104进行平坦化工艺，则极易形成元件内部均匀度的阻碍。

接着，请参照图1C，于第一介电层104上形成一第二介电层106，其中第二介电层106具有一折射率例如大于1.46，且较佳是在约1.46～2.5之间。第二介电层106的材质譬如是富含硅氧化物(siliconrich oxide，SRO)、氮氧化硅(SiON)或是氮化硅(SiN)等。此外，第二介电层106的厚度可小于第一介电层104的厚度，以节省工艺时间与成本，其中第二介电层的厚度譬如在500～10000埃之间。

然后，请参照图1D，进行一化学机械研磨工艺(chemicalmechanical polishing，CMP)，以平坦化第一介电层104。同时，化学机械研磨工艺可选择完全去除第二介电层106(如本图所示)或是去除部分第二介电层106，其中第一介电层104对第二介电层106的研磨选择比约在20～500之间。由于第一介电层104对第二介电层106之间具有很大的研磨选择比，所以当基底100表面形成的图案102密度差异极大时，会因为在图案密度低的区域100b的介电层104上的第二介电层106较难研除，使其于化学机械研磨期间具有保护介电层104的功效。所以，在完成平坦化工艺时，已可得到表面平坦的第一介电层104a。而且，于本实施例中，最终形成的自行平坦化介电层(self-planarization dielectric layer)104a的厚度不会太厚，所以不会对后续如内连线工艺中的蚀刻工艺或接触窗工艺造成不良影响，甚至可进一步提供较宽的工艺窗(process window)。此外，化学机械研磨工艺譬如包括采用含氧化铈(cerium oxide，CeO2)的研磨剂，而此研磨剂中尚可包含一些氧化硅。

综上所述，本发明的特点在于采用与需进行平坦化的介电层有很大研磨选择比的介电层作为化学机械研磨时的牺牲层，所以当基底表面形成的图案密度差异大时，会因为需进行平坦化的介电层上的牺牲层较难研除，而在完成平坦化工艺的同时，已经可以得到表面平坦的介电层，故需进行平坦化的介电层可自行具备终止点功用(endpointfunction)，进而增加平坦化效率(planarization efficiency)。再者，本发明因为最后形成整体介电层厚度比较薄，所以可避免对后续工艺产生不良的影响。

Claims

1.一种介电层的自行平坦化方法，其特征是，包括：

提供一基底，该基底具有不同的图案密度，且该基底上形成有一第一介电层；

于该第一介电层上形成一第二介电层；以及

进行一化学机械研磨工艺，以平坦化该第一介电层，其中该第一介电层对该第二介电层的研磨选择比在20～500之间。

2.如权利要求1所述的介电层的自行平坦化方法，其特征是，该第二介电层具有一折射率大于1.46。

3.如权利要求2所述的介电层的自行平坦化方法，其特征是，该第二介电层的该折射率在1.46～2.5之间。

4.如权利要求1所述的介电层的自行平坦化方法，其特征是，该第二介电层的材质包括富含硅氧化物。

5.如权利要求1所述的介电层的自行平坦化方法，其特征是，该第二介电层的材质包括氮氧化硅。

6.如权利要求1所述的介电层的自行平坦化方法，其特征是，该第二介电层的材质包括氮化硅。

7.如权利要求1所述的介电层的自行平坦化方法，其特征是，该第二介电层的厚度小于该第一介电层的厚度。

8.如权利要求1所述的介电层的自行平坦化方法，其特征是，该第二介电层的厚度在500～10000埃之间。

9.如权利要求1所述的介电层的自行平坦化方法，其特征是，该第一介电层包括高密度等离子氧化层。

10.如权利要求1所述的介电层的自行平坦化方法，其特征是，该化学机械研磨工艺包括采用包含氧化铈的一研磨剂。

11.如权利要求1所述的介电层的自行平坦化方法，其特征是，该化学机械研磨工艺更包括完全去除该第二介电层与去除部分该第二介电层其中之一。

12.一种自行平坦化内金属介电层的制造方法，其特征是，该方法包括：

提供一基底，该基底上形成有多数个导体图案；

于该基底上形成一内金属介电层覆盖该些导体图案；

于该内金属介电层上形成一介电层；以及

以一含有氧化铈的研磨剂进行一化学机械研磨工艺，以平坦化该内金属介电层，其中该内金属介电层对该介电层的研磨选择比在20～500之间。

13.如权利要求12所述的自行平坦化内金属介电层的制造方法，其特征是，该介电层具有一折射率大于1.46。

14.如权利要求13所述的自行平坦化内金属介电层的制造方法，其特征是，该介电层的该折射率在1.46～2.5之间。

15.如权利要求12所述的自行平坦化内金属介电层的制造方法，其特征是，该介电层的材质包括富含硅氧化物。

16.如权利要求12所述的自行平坦化内金属介电层的制造方法，其特征是，该介电层的材质包括氮氧化硅。

17.如权利要求12所述的自行平坦化内金属介电层的制造方法，其特征是，该介电层的材质包括氮化硅。

18.如权利要求12所述的自行平坦化内金属介电层的制造方法，其特征是，该介电层的厚度小于该内金属介电层的厚度。

19.如权利要求12所述的自行平坦化内金属介电层的制造方法，其特征是，该介电层的厚度在500～10000埃之间。

20.如权利要求12所述的自行平坦化内金属介电层的制造方法，其特征是，该内金属介电层包括高密度等离子氧化层。

21.如权利要求12所述的自行平坦化内金属介电层的制造方法，其特征是，该化学机械研磨工艺更包括完全去除该介电层与去除部分该介电层其中之一。