CN100336054C - 布局数据的保存方法、布局数据变换装置以及图形验证装置 - Google Patents
布局数据的保存方法、布局数据变换装置以及图形验证装置 Download PDFInfo
- Publication number
- CN100336054C CN100336054C CNB031231993A CN03123199A CN100336054C CN 100336054 C CN100336054 C CN 100336054C CN B031231993 A CNB031231993 A CN B031231993A CN 03123199 A CN03123199 A CN 03123199A CN 100336054 C CN100336054 C CN 100336054C
- Authority
- CN
- China
- Prior art keywords
- data
- cell
- hierarchical structure
- topology data
- fundamental
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F30/00—Computer-aided design [CAD]
- G06F30/30—Circuit design
- G06F30/39—Circuit design at the physical level
Abstract
本发明可获得:具有可比较简单地检验基本要素数据规定的图形的变更等对全体的影响的结构的布局数据的保存方法。根据下层单元数据(或者基本要素数据)具有表示被直接参考的上一层单元数据的母单元信息,将应该规定为逆层次结构的布局数据保存。也即,基本要素数据figD1,figD2同时将单元数据cell2作为母单元信息,基本要素数据figD3~figD5同时将单元数据cell3作为母单元信息,单元数据cell3将两个同一单元数据cell2、cell2作为母单元信息,单元数据cell2将3个同一单元数据cell3、cell3、cell3作为母单元信息。
Description
技术领域
本发明涉及布局数据的保存方法。布局数据包括:多个基本要素数据,其各自直接规定形成半导体装置的构成要素的布局图案的图形;多个单元数据,其以层次结构构筑成可最终参考所述基本要素数据。
背景技术
以前,布好了大规模集成电路(LSI)的电路图案数据(布局数据),是根据CALMA公司发布的GDS2STREAM格式来保存的。现在,GDS2STREAM格式在世界广泛普及,已经成为事实上的标准格式。因此,在将数据交接给其它公司制造的软件使用时,一般的方法是转换成GDS2STREAM格式后再交接。
在此GDS2STREAM格式中,首先指定作为出发点的最上层的顶层单元,在此顶层单元中,指定了图形数据和参考的其它单元。被参考的单元中,也指定了图形数据和参考的其它单元。此种参考关系经多次反复,直至最后到达最底层单元(图形数据单元)。因此,从最上层的顶层单元顺着层次结构追踪,可顺序处理所有的数据。这样,通过描述层次结构而构成文件的整体,就是GDS2STREAM格式的特征。
图18是说明传统布局数据保存例子的说明图。图19是以图18所示形式保存的布局数据的树状结构说明图。
如这些图所示,数据呈现层次结构。图18通过3个单元数据cell1~cell3,如下所示进行了描述。
cell1{cell2,cell2,cell2}
cell2{figD1,figD2,cell3,cell3}
cell3{figD3,figD4,figD5}
这里,假设figD1~figD5为图形数据。所谓的图形数据也叫“基本要素数据”,实际上是表示正方形1个或者是长方形1个等的数据。例如,将横长的长方形和细纵长的长方形与小正方形三者重叠,就成了三极管,各自的属性为:横长型的长方形是活性区域,细纵长型的长方形是栅极,小正方形是源极、栅极、漏极使用的接触孔。这样,基本要素数据(图形数据)就规定了形成半导体装置的构成要素的布局图案的图形。
在上述的例子中,对于最上层的单元数据cell1,由于3次参考了它下层的单元数据cell2,cell2所包含的figD1和figD2就被使用了3次。并且,由于cell2也2次参考了下层单元数据cell3,cell3所包含的figD3~figD5就被cell1使用了6次。如果,将cell1的数据水平展开(只对图形数据),就可以得到如下所示的展开数据。
{figD1,figD2,figD3,figD4,figD5,figD3,figD4,figD5,figD1,figD2,figD3,figD4,figD5,figD3,figD4,figD5,figD1,figD2,figD3,figD4,figD5,figD3,figD4,figD5}
这样,就成了反复多次描述同样的图形数据。GDS2STREAM格式与上述的水平展开的例子相比较,就成了利用层次结构的紧凑数据结构。这样的倾向在处理大规模数据的LSI的布局数据的情况下更显著。
这样,具有层次结构的数据形式,反复使用某一个基本图形,在数据量比较大的移动和复制的操作频繁发生的时候,由于只需变更单元的参考内容就可以,所以效率很高。
使用以GDS2STREAM格式为代表的普通层次结构的布局数据,如上所述,指定了单元内应该参考的单元和图形数据(以下简称子单元)。但是,没有指定单元内自己被参考的单元(以下简称母单元)。即,通过从上层指定下层单元数据来实现层次结构。
因此,要修改某个单元的内部时,为了检验此影响波及到上层单元的哪个地方,有必要一个个逆向追踪全层次结构,并将数据展开来检验。另外,针对考虑各自单元中所包含的图形相互之间的位置关系等的用途,由于必须将层次结构展开成水平的数据结构,因此处理效率不及原来没有层次结构的平面数据。由于LSI的布局数据量是很大的数据量,在将层次结构展开成平面数据时,就会有超过磁盘和内存等存储装置的容量而不能正常处理的问题。
为了避免这样的问题,在布局数据设计阶段,就需要有注意单元间参考关系,注意不要和旁边单元重叠等特殊技巧。
本发明就是为了解决上述问题点,目的是提供具有能比较简单进行检验由基本要素数据规定的图形变更等给整体带来影响的结构的布局数据的保存方法。
发明内容
本发明第1方面的布局数据的保存方法,包括:多个基本要素数据,其各自直接规定形成半导体装置的构成要素的布局图案的图形;多个单元数据,其以层次结构构筑成可最终参考所述基本要素数据。与表示分别被所述多个基本要素数据以及所述多个单元数据直接参考的信息即母单元信息相关联,以由从下层到上层的逆方向规定所述层次结构的形式保存。
本发明第2方面的布局数据转换装置,是将第1种布局数据转换成第2种布局数据的布局数据转换装置;第1种以及第2种布局数据包括:多个基本要素数据,其各自直接规定形成半导体装置的构成要素的布局图案的图形;多个单元数据,其以层次结构构筑成可最终参考所述基本要素数据。所述第1种布局数据中的所述多个单元数据,通过各自具有表示直接参考的单元数据或者所述基本要素数据的信息即子单元信息,以正方向规定所述层次结构;所述第2中布局数据中的所述多个基本要素数据以及所述多个单元数据通过各自具有被直接参考的单元数据的信息即母单元信息,以逆方向规定所述层次结构;所述布局数据转换装置具备:以所述第1种布局数据的所述子单元信息为基础,分析所述层次结构的层次结构分析部分;以及,以所述层次结构分析部分的分析结果为基础,将所述母单元信息各自附加到所述多个基本要素数据以及所述多个单元数据,并生成所述第2种布局数据的逆层次结构生成部分。
本发明第3方面的布局数据转换装置,是将第2种布局数据转换成第1种布局数据的布局数据转换装置;所述第1种以及第2种布局数据包括:多个基本要素数据,其各自直接规定形成半导体装置的构成要素的布局图案的图形;多个单元数据,其以层次结构构筑成可最终参考所述基本要素数据。所述第1种布局数据中的所述多个单元数据,通过各自具有表示直接参考的单元数据或者所述基本要素数据的信息即子单元信息,以正方向规定所述层次结构;所述第2中布局数据中的所述多个基本要素数据以及所述多个单元数据通过各自具有被直接参考的单元数据的信息即母单元信息,以逆方向规定所述层次结构;所述布局数据转换装置具备:以所述第2种布局数据的所述母单元信息为基础,分析所述层次结构的逆层次结构分析部分;以及,以所述逆层次结构分析部分的分析结果为基础,将所述子单元信息各自附加到多个单元数据,并生成所述第1种布局数据的层次结构生成部分。
本发明第4方面的图形验证装置,是以布局数据为基础进行图形验证处理的装置;所述布局数据包括:多个基本要素数据,其各自直接规定形成半导体装置的构成要素的布局图案的图形;多个单元数据,其以层次结构构筑成可最终参考所述基本要素数据。所述多个基本要素数据以及所述多个单元数据通过各自具有被直接参考的单元数据的信息即母单元信息,以逆方向规定所述层次结构;所述图形验证装置具备:以所述布局数据的所述母单元信息为基础,分析所述层次结构的逆层次结构分析部分;以及,以所述层次结构分析部分的分析结果为基础,并以由所述多个基本要素数据规定的图形的实际空间区域中的占有区域为基础,进行验证处理的图形验证部分。
另外,第5方面的发明,是第4方面的图形验证装置,所述实际空间区域由多个网孔区域构成;所述图形验证部分具备:计算由所述多个基本要素数据规定的图形的所述多个网孔区域中各自的占有率的占有率计算部分。
另外,第6方面的发明,是第4方面的图形验证装置,所述实际空间区域由多个网孔区域构成;所述图形验证部分具备:对由所述多个基本要素数据规定的图形的所述多个网孔区域上的占有区域进行傅立叶分析的傅立叶分析部分。
另外,第7方面的发明是,在第4方面乃至第6方面中任一项中的图形验证装置;所述图形验证部分,当占有所述实际空间区域的2个以上图形在同一区域产生重叠的情况下,执行从其中一方图形的占有区域中除去该重叠部分的占有区域变形处理。
另外,第8方面的发明是,在第4方面乃至第6方面中任一项中的图形验证装置;所述图形验证部分,当占有所述实际空间区域的2个以上图形在同一区域产生重叠的情况下,在重叠部分生成新的减法用图形。
第9方面的发明是,在第4方面乃至第6方面中任一项中的图形验证装置;将所述布局数据设为第2种布局数据,接收第1种布局数据,所述第1种布局数据包括:多个基本要素数据,其各自直接规定形成半导体装置的构成要素的布局图案的图形;多个单元数据,其以层次结构构筑成可最终参考所述基本要素数据。所述第1种布局数据中的所述多个单元数据,通过各自具有表示直接参考的单元数据或者所述基本要素数据的信息即子单元信息,以正方向规定所述层次结构;所述图形验证装置,还具备:接收所述第1种布局数据,并转换成第2种布局数据后输出到所述逆层次结构分析部分的布局数据变换部分。
附图说明
图1是本发明的实施例1的布局数据的保存形式的说明图
图2是逆层次结构的布局数据生成方法的流程图。
图3是实施例1的布局数据的保存状态的说明图。
图4是实施例1的布局数据的树状结构说明图。
图5是举例说明布局数据的层次结构的说明图。
图6是本发明实施例2的布局转换装置结构的方框图。
图7是实施例2的布局转换装置的操作流程图。
图8是本发明实施例3的布局数据转换装置的结构方框图。
图9是实施例3的布局数据转换装置操作的流程图。
图10是本发明实施例4的占有率分析装置的结构方框图。
图11是实施例4的占有率分析装置的占有率计算操作的流程图。
图12是本发明实施例5的占有率分析装置的结构方框图。
图13是实施例5的占有率分析装置的占有率计算操作的流程图。
图14是本发明实施例6的傅立叶分析装置的结构方框图。
图15是实施例6的傅立叶分析装置的傅立叶分析操作的流程图。
图16是本发明实施例7的傅立叶分析装置的结构方框图。
图17是实施例7的傅立叶分析装置的占有率计算操作流程图。
图18传统布局数据的保存状态说明图。
图19传统布局数据的保存状态以树形式表示的说明图。
最佳实施例
实施例1
图1是本发明的实施例1的布局数据的保存形式说明图。图中的箭头方向是参考方向。如图中所示,它体现了以基本要素数据描述部分11、单元数据描述部分12、单元数据描述部分13、最上层单元数据描述部分14的从下层到上层的层次结构。
基本要素数据描述部分11被单元数据描述部分12、单元数据描述部分13或者是最上层单元数据描述部分14直接参考,并具有表示被直接参考的单元数据的母单元信息(相当于图中的箭头部分)。
单元数据描述部分12被单元数据描述部分13或者是最上层单元数据描述部分14直接参考,并具有表示被直接参考单元数据的母单元信息。
单元数据描述部分13被其它的单元数据描述部分13或者最上层单元数据描述部分14直接参考,并具有表示直接参考的母单元信息。
最上层单元数据描述部分14由于是最上层,所以没有母单元信息。
这样,实施例1的布局数据的保存形式是:以与传统方向相反的从下层到上层的层次关系明确的层次结构保存的保存形式。以下,在本说明书中,对于层次结构,将从上到下的方向称为正方向,从下到上的方向称为逆方向。
图2是说明逆层次结构的布局数据生成方法的流程图。下面,参考图2,说明实施例1的布局数据结构的生成操作。
在步骤S11中,生成基本要素数据DP。基本要素数据DP是图形数据,和传统的一样,加上表示图形本身的信息和属性,应该满足逆层次结构,并具有表示被直接参考的单元的信息即母单元信息。此基本要素数据DP相当于基本要素数据描述部分11。
在步骤S12中,描述了参考基本要素数据DP的第1层单元数据CL1。但是,第1层单元数据CL1不包含表示与参考基本要素数据DP的层次关系的子单元信息,取而代之包含的是本身被直接参考的母单元信息。
另外,作为第1层单元数据CL1可以是,参考1个或多个基本要素数据DP、具有AND、OR、NOT、NAND等的基本逻辑功能的单元等。
在步骤S13,描述了参考第1层单元数据CL1的第2层单元数据CL2。第2层单元数据CL2中不含有表示与第1层单元数据CL1的关系的子单元信息,但是含有本身被直接参考的母单元信息。另外,第2层单元数据CL2由于可能被其它第2层单元数据CL2参考,所以通过单元数据描述部分13描述第2层单元数据CL2的操作被递归地执行。
另外,第2层单元数据CL2可以对第1层单元数据CL1,基本要素数据DP进行组合,成为更高功能指令的单元等。另外,第2层单元数据CL2也可部分参考基本要素数据DP。
最后,在步骤14中,描述不被任何一个单元参考的最上层单元数据CLX。另外,第1层单元数据CL1,第2层单元数据CL2也有可能成为最上层单元数据CLX。
另外,基本要素数据DP,第1层单元数据CL1以及第2层单元数据CL2和最上层单元数据CLX各自具有由本身规定的空间大小、原点位置等的区域信息。
这样,以实施例1的布局数据的保存形式保存的布局数据,体现了各单元数据具有母单元信息的逆层次结构。
图3是实施例1的布局数据的保存状态说明图。图4是以图3所示的形式保存的布局数据的树状结构说明图。另外,图3以及图4的布局数据对应于图18以及图19表示的布局数据。
如图3以及图4所示那样,单元数据(包括基本要素数据)具有表示被直接参考的上层单元数据的母单元信息。也即,基本要素数据figD1,figD2同时将单元数据cell2作为母单元信息,基本要素数据figD3~figD5同时将单元数据cell3作为母单元信息,单元数据cell3将两个同一单元数据cell2、cell2作为母单元信息,单元数据cell2将3个同一单元数据cell3、cell3、cell3作为母单元信息。
因此,以fig4的母单元信息cell3作为起点,figD4与参考之的所有单元数据间的关系(cell3(参考1次),cell2(通过cell3参考2次),cell1(通过cell2,cell3参考6次)可以被正确有效地识别。
在修改基本要素数据DP的图形的情况下,此修改涉及直接或间接参考基本要素数据DP的全部单元。传统的层次结构的布局数据保存方法中,由于只规定了正方向的层次关系,很难正确把握最下层的基本要素数据DP的修改对整体带来的影响。
但是,实施例1的布局数据保存形式,由于以逆方向规定了层次关系,通过以基本要素数据DP的母单元信息作为起点进行检索,所以能够正确有效地识别基本要素数据DP的修改对整体带来的影响。
图5是举例说明布局数据的层次结构的说明图。在图5的例子中,最上层单元数据的半导体芯片1中配置了成为其下层单元数据的存储器2,输入输出接口3,以及逻辑电路4。而且,在存储器2中还配置了成为其下层单元数据的外围电路5和存储器单元阵列6;存储器单元阵列6还配置了成为其下层单元数据的以矩阵状配置的大量存储器单元7。存储器单元7配置了位于层次结构的最下层由基本要素数据规定的图形即基本要素F0、F1、F2。
例如,在变更基本要素数据F2的情况下,存储器单元阵列6(全部存储器单元7),通过存储器2影响到芯片1,如果是实施例1的逆层次结构的布局数据的情况下,通过基本要素数据F2的母单元信息为起点,顺着母单元信息追踪,就可以比较简单地识别在半导体芯片1层次的影响。
实施例2
图6是本发明实施例2的布局转换装置结构的方框图。
如图所示,层次结构分析部分21是以层次结构布局数据DH为基础,分析层次结构并输出层次结构分析信息D21。逆层次结构生成部分22是以层次结构分析信息D21为基础,输出逆层次结构布局数据RDH。
图7是实施例2的布局数据转换装置的操作流程图。下面,参考此图对转换操作进行说明。首先,说明层次结构分析部分21的层次结构分析操作。
首先,在步骤S21中,从层次结构布局数据DH中检索最上层的单元数据,在步骤S22中,从最上层的单元数据的子单元信息中检索下层的单元数据。
之后,在步骤S22中检索出的下层单元数据的子单元信息中检索更下一层的层次数据。在检索出的下层单元数据还有作为子单元信息的单元数据的情况下,递归执行步骤S23的处理。
接着,在步骤S24中,检索作为最下层的单元数据的基本要素数据。另外,根据不同情况,也可能在执行步骤S21、S22后立刻检索基本要素数据。
经过步骤S21~S24,层次结构分析部分21获得了包含全部基本要素数据以及单元数据的层次关系(母子关系),各单元数据固有的信息的层次结构分析信息D21。
接着,过渡到通过逆层次结构生成部分22,以层次结构分析信息D21为基础,生成逆层次结构布局数据RDH的操作。
在步骤S25中,生成基本要素数据。基本要素数据的图形数据信息等的固有信息与层次结构布局数据DH的情况相比虽然没有变化,通过附加新的被直接参考的母单元信息,生成逆层次结构的基本要素数据。
之后,在步骤S26中,生成参考基本要素数据的单元数据。此时,单元数据不含有表示与基本要素数据之间的层次关系的子单元信息,而是附加表示被直接参考的单元数据的母单元信息。
接着,在步骤S27中,生成参考单元数据的单元数据。此时,生成的单元数据不含有表示与参考单元数据之间的层次关系的子单元信息,而是附加表示被直接参考的单元数据的母单元信息。在生成的单元数据还被其它单元数据参考的情况下,递归执行步骤S27的处理。
然后,在步骤S28中,生成最上层单元数据。此最上层单元数据也没有子单元信息。
这样,实施例2的布局数据转换装置,由于可以将层次结构布局数据DH转换成逆层次结构布局数据RDH,所以可以将既存的层次结构的布局数据作为逆层次结构布局数据灵活运用。
由于大多数的既存的设计布局数据依据GDS2STREAM格式的层次结构布局数据保存,所以通过实施例2的布局数据转换装置,可以确保与既存的层次结构布局数据的兼容性。若可保证兼容性,根据需要,传统的层次结构和本发明的逆层次结构的分开使用也成为可能。
实施例3
图8是本发明实施例3的布局数据转换装置的结构方框图。
如图所示,逆层次结构分析部分31,以逆层次结构布局数据RD为基础,分析逆层次结构,并输出逆层次结构分析信息D31。层次结构生成部分32是以逆层次结构分析信息D31为基础,输出层次结构布局数据DH。
图9是实施例3的布局数据转换装置操作的流程图。下面,参考此图说明此转换操作。首先,说明逆层次结构分析部分31的逆层次结构分析操作。
首先,在步骤S31中,从逆层次结构布局数据DH中,检索基本要素数据。在步骤S32中,从基本要素数据的母单元信息中,检索参考基本要素数据的单元数据。
之后,在步骤S32,从检索出的单元数据的母单元信息中,检索更上层的单元数据。在检索到的上层单元数据还具有作为母单元信息的单元数据的情况下,递归地执行步骤S33的处理。
然后,在步骤S34中,顺着单元数据的母单元信息,检索最上层的单元数据。另外,最上层的单元数据,根据情况的不同,也可能在步骤S31,S32执行后立刻被执行。
经过步骤S31~S34,逆层次结构分析部分31获得了包含所有单元数据的层次关系(母子关系),各单元数据固有信息的逆层次结构分析信息D31。
接着,过渡到通过层次结构生成部分32,以逆层次结构分析信息D31为基础,生成层次结构布局数据DH的操作。
在步骤S35中,生成最上层的单元数据。此时,通过附加子单元信息,生成依照既存的层次结构的最上层单元数据。
之后,在步骤S36中,参考最上层单元的子单元信息,生成下层单元数据。此时,附加作为参考单元数据信息的子单元信息到单元数据。
接着,在步骤S37中,参考单元数据的子单元信息,生成更下层的单元数据。此时,附加表示参考单元数据的子单元信息。在生成的单元数据的子单元信息还有其它单元数据的情况下,递归执行步骤S37。
然后,在步骤S38中,生成基本要素数据。
这样,实施例3的布局数据转换装置,由于可以将逆层次结构布局数据RDH转换成层次结构布局数据DH,所以可以确保与既存的层次结构布局数据的兼容性。若可保证兼容性,根据需要,传统的层次结构和本发明的逆层次结构的分开使用也成为可能。
实施例4
图10是本发明实施例4的占有率分析装置的结构方框图。如图所示,逆层次结构分析部分41接收逆结构布局数据RDH,并以逆层次结构数据RDH为基础,输出逆层次结构分析信息D41。作为图形验证部分的占有率计算部分42以逆层次结构分析信息D41为基础输出占有率计算结果D42。
另外,占有率分析装置可以是直接使用逆层次结构布局数据RDH的结构,也可以是如图10所示,使用通过正逆层次转换部分20将既存的层次结构布局数据DH转换成逆层次结构布局数据RDH后的结构。另外,作为正逆层次数据转换部分20,它相当于实施例2中的布局数据转换装置。
图11是实施例4的占有率分析装置的占有率计算操作的流程图。另外,图11对应于利用既存的层次结构布局数据DH的图10的结构。下面,参考图11,说明此占有率的计算操作。
首先,在步骤S41中,通过正逆层次数据转换部分20将层次结构布局数据DH转换成逆层次结构布局数据RDH。
接着,通过逆层次结构分析部分41以逆层次结构布局数据RDH为基础,进行逆层次结构分析处理。
首先,在步骤S42中,抽出基本要素数据。
接着,在步骤S43中,以基本要素数据的母单元信息为基础,检索上层单元数据。
然后,在步骤S44中,以单元数据的母单元数据为基础,检索更上层的单元数据。如果检索出的单元数据的母单元数据存在,递归执行步骤S44的处理。
之后,在步骤S45中,顺着母单元信息,最终检索最上层的单元数据。另外,根据逆层次结构布局数据RDH的结构,也有可能在步骤S42、S43执行后立刻就执行步骤S45。
最上层的单元数据被检索后,确定根据最上层的单元数据规定的实际空间区域,由于在此实际空间区域内,至少由一个基本要素数据规定的图形被使用,所以成为图形验证的一个占有率计算的对象。
接着,过渡到通过占有率计算部分42,以逆层次结构分析信息D41为基础进行的占有率的计算操作。另外,此实施例中,实际空间区域由多个网孔区域构成,处理在网孔区域单位中执行。
首先,在步骤S46中,计算由基本要素数据规定的图形的绝对坐标。以从基本要素数据到最上层单元数据的全部单元数据的区域信息为基础,确定在实际空间区域中由基本要素数据规定的图形的坐标位置。
例如,在图5的例子中,由基本要素数据F2规定的图形存在的绝对坐标,在存储器单元7,存储器单元阵列6,存储器2以及半导体芯片1构成的层次结构明确的时候才初次确定,在半导体芯片1中形成的存储器2的存储器单元阵列6中的设定存储器单元7的设定位置就成为基本要素数据F2的形成位置。
在步骤S47中,将被选择的网孔区域和步骤S46中绝对坐标确定的图形之间重叠的区域,作为网孔区域上的图形占有区域抽出。
在步骤S47C中,对全部基本要素数据进行有无抽出(是/否)的确认,在没有抽出的情况下,返回到步骤S42。接着,针对全部基本要素数据,重复进行步骤S42~S47的处理后,当步骤S47C变成是时,过渡到步骤S48。
在步骤S48中,两个图形在同一区域上重叠的情况下,执行从其中一个图形占有区域将重叠部分除去的占有区域变形处理。
然后,在步骤S49中,以经过步骤S47,S48得到的占有区域的总面积为基础,计算被选择网孔区域的占有率。此时,在步骤S48中,由于没有执行占有区域变形处理,即使2个以上的图形占有同一区域的情况下,通过将各图形的占有区域进行单纯的加法运算,也能够正确地求出占有区域的总面积。
之后,在步骤S49C中,检查全部网孔区域的占有率的计算是否都结束,另外,当判断为有计算未结束的网孔区域时,在步骤S49M选择新的网孔区域后,返回到步骤S42。
然后,在步骤S49C中,如果判断为全部网孔区域的占有率的计算结束时,在步骤S50完成以全部网孔区域各自占有率为基础的全体占有率的计算处理。
在以既存的层次结构布局数据为基础,进行占有率计算的情况下,从上层的单元数据开始顺序移向下层,检索了基本要素数据后,就顺着层次一直到最上层,需要进行与步骤S42~S50相同的计算。
此时,由于有必要将层次结构展开成平面数据一次,展开需要的处理时间和中间文件(作业区域)变大,所以有可能无法处理。
另一方面,在本实施例中,由于使用了逆层次结构布局数据RDH的基本要素数据,从基本要素数据开始处理,能简单地追踪上层单元数据,所以单元数据的检索处理变得简单,可以高速进行占有率的计算。
另外,在实施例4中,由于具备将层次结构布局数据DH转换成逆层次结构布局数据RDH的正逆层次数据变换部分20,在给出了层次结构布局数据DH的情况下,也同样可以高速进行占有率的计算。
实施例5
图12是表示本发明实施例5的占有率分析装置的结构方框图。如图所示,逆层次结构分析部分41接收逆层次结构布局数据RDH,并以逆层次结构布局数据RDH为基础,输出逆层次结构分析信息D41。占有率计算部分52以逆层次结构分析信息D41为基础,输出占有率计算结果D52。
另外,占有率分析装置可以是直接使用逆层次结构布局数据RDH的结构,也可以是如图12所示,使用通过正逆层次转换部分20将既存的层次结构布局数据DH转换成逆层次结构布局数据RDH后的结构。另外,作为正逆层次数据转换部分20,它相当于实施例2中的布局数据转换装置。
图13是实施例5的占有率分析装置的占有率计算操作的流程图。另外,图13对应于利用既存的层次结构布局数据DH的图12的结构。下面,参考图11,说明此占有率的计算操作。
首先,在步骤S51中,通过正逆层次数据转换部分20将层次结构布局数据DH转换成逆层次结构布局数据RDH。
接着,通过逆层次结构分析部分41以逆层次结构布局数据RDH为基础,进行与实施例4相同的逆层次结构分析处理。也即,图13的步骤S52~S55的处理内容是与图11的步骤S42~S45的处理内容是相同的。
在步骤S55中,最上层的单元数据被检索后,确定根据最上层的单元数据规定的实际空间区域,由于在此实际空间区域内,由至少一个基本要素数据规定的图形被使用,所以成为占有率的计算对象。
接着,过渡到通过占有率计算部分42,以逆层次结构分析信息D41为基础进行的占有率的计算操作。
首先,在步骤S56中,计算基本要素数据的绝对坐标。以从基本要素数据到最上层单元数据的全部单元数据的区域信息为基础,确定在实际空间区域中的基本要素数据规定的图形的绝对坐标位置。
在步骤S57中,将被选择的网孔区域和步骤S56中绝对坐标确定的图形之间重叠的区域,作为网孔区域上的图形占有区域抽出。
在步骤S57C中,对全部基本要素数据进行有无抽出(是/否)的确认,在没有抽出的情况下,返回到步骤S52。接着,针对全部基本要素数据,重复进行步骤S52~S57的处理后,当步骤S57C变成是时,过渡到步骤S58。
在步骤S58中,两个图形在同一区域上重叠的情况下,将重叠部分作为减法用图形生成。
然后,在步骤S59中,通过从对步骤S57中抽出的占有区域进行单纯加法计算得到的单纯重叠面积中,减去步骤S58中得到的减法用图形面积,可以简单正确地计算被选择网孔区域中的占有面积。此时,由于各个占有区域本身没有变形,所以不会使各个占有区域的形状复杂化。
之后,在步骤S59C中,检查全部网孔区域的占有率的计算是否已结束,另外,当判断为还有计算未结束的网孔区域时,在步骤S59M选择新的网孔区域后,返回到步骤S52。
然后,在步骤S59C中,如果判断为全部网孔区域的占有率计算结束时,在步骤S60完成以全部网孔区域各自的占有率为基础的全体占有率的计算处理。
在使用既存的层次结构布局数据,同样进行占有率计算的情况下,由于有必要将层次结构展开成平面数据,需要的处理时间和中间文件(作业区域)变大,所以有可能无法处理。
另一方面,在本实施例中,由于可以从逆层次结构布局数据RDH的基本要素数据开始处理,所以单元数据的检索处理变得简单,可以高速进行占有率的计算。
另外,在实施例5中,由于具备将层次结构布局数据DH转换成逆层次结构布局数据RDH的正逆层次数据变换部分20,在给出了层次结构布局数据DH的情况下,也同样可以高速进行占有率的计算。
实施例6
图14是本发明实施例6的傅立叶分析装置的结构方框图。如图所示,逆层次结构分析部分41接收逆层次结构布局数据RDH,并以逆层次结构布局数据RDH为基础,输出逆层次结构分析信息D41。作为图形验证部分的傅立叶分析部分62以逆层次结构分析信息D41为基础,输出分析结果D62。
另外,傅立叶分析装置可以是直接使用逆层次结构布局数据RDH的结构,也可以是如图14所示,使用通过正逆层次转换部分20将既存的层次结构布局数据DH转换成逆层次结构布局数据RDH后的结构。另外,作为正逆层次数据转换部分20,它相当于实施例2中的布局数据转换装置。
图15是实施例6的傅立叶分析装置的傅立叶分析操作的流程图。另外,图15对应于利用既存的层次结构布局数据DH的图14的结构。下面,参考图15,说明此傅立叶分析的操作。
首先,在步骤S61中,通过正逆层次数据转换部分20将层次结构布局数据DH转换成逆层次结构布局数据RDH。
接着,通过逆层次结构分析部分41以逆层次结构布局数据RDH为基础,进行与实施例4相同的逆层次结构分析处理。也即,图15的步骤S62~S65的处理内容是与图11的步骤S42~S45的处理内容是相同的。
在步骤S65中,最上层的单元数据被检索后,确定根据最上层的单元数据规定的实际空间区域,由于在此实际空间区域内,由至少一个基本要素数据规定的图形被使用,所以成为图形验证之一的傅立叶分析处理的对象。
接着,过渡到通过傅立叶分析部分62以逆层次结构分析信息D41为基础进行的傅立叶分析处理。
首先,在步骤S66中,计算基本要素数据的绝对坐标。以从基本要素数据到最上层单元数据的全部单元数据的区域信息为基础,确定在实际空间区域中的基本要素数据的坐标位置。
在步骤S67中,将被选择网孔区域和步骤S66中坐标位置确定的图形之间重叠的区域,作为网孔区域上的图形占有区域抽出。
在步骤S67C中,对全部基本要素数据进行有无抽出(是/否)的确认,在没有抽出的情况下,返回到步骤S62。接着,针对全部基本要素数据,重复进行步骤S62~S67的处理后,当步骤S57C变成是时,过渡到步骤S68。
在步骤S68中,两个图形在同一区域上重叠的情况下,执行从其中一个图形的占有区域中除去重叠部分的占有区域变形处理。
然后,在步骤S69中,以经过步骤S67,S68得到的占有区域为基础,计算被选择网孔区域中的傅立叶映像。此时,在步骤S68中,由于没有执行占有区域变形处理,即使2个以上的图形占有同一区域的情况下,通过将各图形的占有区域进行单纯的加法运算,也能够正确地确定占有区域。
之后,在步骤S70中,将傅立叶映像进行反傅立叶变换。这样,通过步骤S69、S70,傅立叶分析处理的结果成为在网孔区域单位中的分析结果D62。
之后,在步骤S70C中,检查全部网孔区域的傅立叶分析处理是否已结束,另外,当判断为还有计算未结束的网孔区域时,在步骤S70M中选择新的网孔区域后,返回到步骤S62。
然后,在步骤S70C中,如果判断为全部网孔区域的占有率计算结束时,结束处理。
在使用既存的层次结构布局数据DH,同样进行傅立叶分析处理的情况下,由于有必要将层次结构展开成平面数据,需要的处理时间和中间文件(作业区域)变大,所以有可能无法处理。
另一方面,在本实施例中,由于使用了逆层次结构布局数据RDH的基本要素数据,所以单元数据的检索处理变得简单,可以高速进行傅立叶分析。还有,通过傅立叶分析,针对比较长距离间的物理现象也可以进行分析。
另外,在实施例6中,由于具备将层次结构布局数据DH转换成逆层次结构布局数据RDH的正逆层次数据变换部分20,在给出了层次结构布局数据DH的情况下,也同样可以高速进行占有率的计算。
实施例7
图16是本发明实施例7的傅立叶分析装置的结构方框图。如图所示,逆层次结构分析部分41接收逆层次结构布局数据RDH,并以逆层次结构布局数据RDH为基础,输出逆层次结构分析信息D41。傅立叶分析部分72以逆层次结构分析信息D41为基础,输出分析结果D72。
另外,傅立叶分析装置可以是直接使用逆层次结构布局数据RDH的结构,也可以是如图16所示,使用通过正逆层次转换部分20将既存的层次结构布局数据DH转换成逆层次结构布局数据RDH后的结构。另外,作为正逆层次数据转换部分20,它相当于实施例2中的布局数据转换装置。
图17是实施例7的傅立叶分析装置的占有率计算操作流程图。另外,图17对应于利用既存的层次结构布局数据DH的图16的结构。下面,参考图17,说明此傅立叶分析的操作。
首先,在步骤S71中,通过正逆层次数据转换部分20将层次结构布局数据DH转换成逆层次结构布局数据RDH。
接着,通过逆层次结构分析部分41以逆层次结构布局数据RDH为基础,进行与实施例4相同的逆层次结构分析处理。也即,图17的步骤S72~S75的处理内容是与图11的步骤S42~S45的处理内容是相同的。
在步骤S75中,最上层的单元数据被检索后,确定根据最上层的单元数据规定的实际空间区域,由于在此实际空间区域内,由至少一个基本要素数据规定的图形被使用,所以成为傅立叶分析的对象。
接着,过渡到通过傅立叶分析部分72,以逆层次结构分析信息D41为基础进行的傅立叶分析处理。
首先,在步骤S76中,计算基本要素数据的绝对坐标。以从基本要素数据到最上层单元数据的全部单元数据的区域信息为基础,确定在实际空间区域中的基本要素数据的坐标位置。
在步骤S77中,将实际空间区域中被选择网孔区域和步骤S76中绝对位置确定的图形之间重叠的区域,作为占有区域抽出。
在步骤S77C中,对全部基本要素数据进行有无抽出(是/否)的确认,在没有抽出的情况下,返回到步骤S72。接着,针对全部基本要素数据,重复进行步骤S72~S77的处理后,当步骤S77C变成是时,过渡到步骤S78。
在步骤S78中,两个图形在同一区域上重叠的情况下,将重叠部分作为减法用图形生成。
然后,在步骤S79中,通过从对步骤S77中抽出的占有区域进行单纯加法计算得到的单纯重叠面积中,减去步骤S78中得到的减法用图形的面积,可以简单正确地计算被选择网孔区域中的总占有区域,并计算该总占有区域的傅立叶映像。此时,由于各个占有区域本身没有变形,所以不会使各个占有区域的形状复杂化。
之后,在步骤S80中,将傅立叶映像进行反傅立叶变换。通过步骤S78、S79的处理,得到的结果成为分析结果D72。
之后,在步骤S80C中,检查全部网孔区域的傅立叶分析处理是否已结束,另外,当判断为还有傅立叶分析未结束的网孔区域时,在步骤S80M中选择新的网孔区域后,返回到步骤S72。
然后,在步骤S80C中,如果判断为全部网孔区域的分析都结束时,结束处理。
在使用既存的层次结构布局数据DH,同样进行傅立叶分析处理的情况下,由于有必要将层次结构展开成平面数据,需要的处理时间和中间文件(作业区域)变大,所以有可能无法处理。
另一方面,在本实施例中,由于使用了逆层次结构布局数据RDH的基本要素数据,所以单元数据的检索处理变得简单,可以高速进行傅立叶分析。
另外,在实施例7中,由于具备将层次结构布局数据DH转换成逆层次结构布局数据RDH的正逆层次数据变换部分20,在给出了层次结构布局数据DH的情况下,也同样可以高速进行傅立叶分析处理。
发明的效果
如上说明,本发明的第1方面所述的布局数据保存方法是:以规定层次关系为从下层到上层的逆方向层次结构来保存。因此,以基本要素数据的母单元信息为起点,通过顺序检索更上层的单元数据,可以比较简单地调查出由基本要素数据规定的图形变更等对全体的影响。
本发明的第2方面所述的布局数据转换装置,由于可以将第1种布局数据转换成第2种布局数据,所以可以将既存的第1种布局数据作为第2种布局数据进行有效地活用。
本发明的第3方面所述的布局数据转换装置,由于可以将第2种布局数据转换成第1种布局数据,可以满足既存的第1种布局数据和以逆方向层次结构规定的第2种布局数据的兼容性。
本发明的第4方面所述的图形验证装置,通过以基本要素数据具有的母单元信息为起点,顺序对上层单元数据进行检索,由于能够比较简单地识别基本要素数据规定的图形在实际空间区域上的占有区域,所以能够进行有效的图形验证。
本发明的第5方面所述的图形验证装置,可以更高速进行由基本要素数据规定的图形在多个网孔区域上的占有率计算。
本发明的第6方面所述的图形验证装置,可以高速进行与由基本要素数据规定的图形在多个网孔区域上的占有区域相关的傅立叶分析。
本发明的第7方面所述的图形验证装置,在2个以上图形在同一区域上重叠的情况下,由于执行了从其中一个图形的占有区域除去重叠部分的占有区域变形处理,即使在2个以上的图形占有同一区域的情况下,也可以通过单纯地将占有区域进行加法运算,来正确识别综合占有区域。
本发明的第8方面所述的图形验证装置,在2个以上图形在同一区域上重叠的情况下,由于在重叠部分生成了新的减法用图形,即使在2个以上的图形占有同一区域的情况下,也可以通过单纯地将占有区域进行加法运算后再减去上述减法用图形,来正确识别综合占有区域。
本发明的第9方面所述的图形验证装置,由于还具备了布局数据转换部分,即使对于规定层次结构是从上层到下层的第1种布局数据,也可有效地进行图形验证。
Claims (9)
1.一种布局数据的保存方法,所述布局数据包括:多个基本要素数据,其各自直接规定形成半导体装置的构成要素的布局图案的图形;多个单元数据,其以层次结构构筑成最终参考所述基本要素数据;其特征在于,
对于所述多个基本要素数据以及所述多个单元数据,分别将表示各自直接参考的上层单元数据的信息即母单元信息相关联,基于以从下层到上层的逆方向规定所述层次结构的形式进行保存。
2.一种将第1种布局数据转换成第2种布局数据的布局数据转换装置,其特征在于,
第1种以及第2种布局数据包括:多个基本要素数据,其各自直接规定形成半导体装置的构成要素的布局图案的图形;多个单元数据,其以层次结构构筑成最终参考所述基本要素数据;
所述第1种布局数据中的所述多个单元数据,通过各自具有表示直接参考的下层单元数据或者所述基本要素数据的信息即子单元信息,以正方向规定所述层次结构;
所述第2种布局数据中的所述多个基本要素数据以及所述多个单元数据,通过各自具有被直接参考的上层单元数据的信息即母单元信息,以逆方向规定所述层次结构;
所述布局数据转换装置具备:
以所述第1种布局数据的所述子单元信息为基础,分析所述层次结构的层次结构分析部分;以及
以所述层次结构分析部分的分析结果为基础,将所述母单元信息各自附加到所述多个基本要素数据以及所述多个单元数据,并生成所述第2种布局数据的逆层次结构生成部分。
3.一种将第2种布局数据转换成第1种布局数据的布局数据转换装置,其特征在于,
第1种以及第2种布局数据包括:多个基本要素数据,其各自直接规定形成半导体装置的构成要素的布局图案的图形;多个单元数据,其以层次结构构筑成最终参考所述基本要素数据;
所述第1种布局数据中的所述多个单元数据,通过各自具有表示直接参考的下层单元数据或者所述基本要素数据的信息即子单元信息,以正方向规定所述层次结构;
所述第2种布局数据中的所述多个基本要素数据以及所述多个单元数据,通过各自具有被直接参考的上层单元数据的信息即母单元信息,以逆方向规定所述层次结构;
所述布局数据转换装置具备:
以所述第2种布局数据的所述母单元信息为基础,分析所述层次结构的逆层次结构分析部分;以及
以所述逆层次结构分析部分的分析结果为基础,将所述子单元信息各自附加到所述多个单元数据,并生成所述第1种布局数据的层次结构生成部分。
4.一种以布局数据为基础进行图形验证处理的装置,其特征在于,
所述布局数据包括:多个基本要素数据,其各自直接规定形成半导体装置的构成要素的布局图案的图形;多个单元数据,其以层次结构构筑成最终参考所述基本要素数据;
所述多个基本要素数据以及所述多个单元数据,通过各自具有被直接参考的上层单元数据的信息即母单元信息,以逆方向规定所述层次结构;
所述图形验证装置具备:
以所述布局数据的所述母单元信息为基础,分析所述层次结构的逆层次结构分析部分;以及
以所述层次结构分析部分的分析结果为基础,并以由所述多个基本要素数据规定的图形的实际空间区域中的占有区域为基础,进行验证处理的图形验证部分。
5.如权利要求4所述的图形验证装置,其特征在于,
所述实际空间区域由多个网孔区域构成;
所述图形验证部分具备:占有率计算部分,其计算由所述多个基本要素数据规定的图形的所述多个网孔区域中各自的占有率。
6.如权利要求4所述的图形验证装置,其特征在于,
所述实际空间区域由多个网孔区域构成;
所述图形验证部分具备:傅立叶分析部分,其对由所述多个基本要素数据规定的图形的所述多个网孔区域上的占有区域进行傅立叶分析。
7.如权利要求4至权利要求6中任一项所述的图形验证装置,其特征在于,
所述图形验证部分,当占有所述实际空间区域的2个以上图形在同一区域产生重叠的情况下,执行从其中一方图形的占有区域中除去该重叠部分的占有区域变形处理。
8.如权利要求4至权利要求6中任一项所述的图形验证装置,其特征在于,
所述图形验证部分,当占有所述实际空间区域的2个以上图形在同一区域产生重叠的情况下,在重叠部分生成新的减法用图形。
9.如权利要求4至权利要求6中任一项所述的图形验证装置,其特征在于,
将所述布局数据设为第2种布局数据,接收第1种布局数据,
所述第1种布局数据包括:多个基本要素数据,其各自直接规定形成半导体装置的构成要素的布局图案的图形;多个单元数据,其以层次结构构筑成最终参考所述基本要素数据;
所述第1种布局数据中的所述多个单元数据,通过各自具有表示直接参考的下层单元数据或者所述基本要素数据的信息即子单元信息,以正方向规定所述层次结构;
所述图形验证装置还具备:布局数据变换部分,其接收所述第1种布局数据,并转换成第2种布局数据后输出到所述逆层次结构分析部分。
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2002228353A JP2004070626A (ja) | 2002-08-06 | 2002-08-06 | レイアウトデータの保存方法、レイアウトデータ変換装置、及び図形検証装置 |
JP228353/2002 | 2002-08-06 | ||
JP228353/02 | 2002-08-06 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN1474308A CN1474308A (zh) | 2004-02-11 |
CN100336054C true CN100336054C (zh) | 2007-09-05 |
Family
ID=31492254
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CNB031231993A Expired - Fee Related CN100336054C (zh) | 2002-08-06 | 2003-04-15 | 布局数据的保存方法、布局数据变换装置以及图形验证装置 |
Country Status (6)
Country | Link |
---|---|
US (2) | US6951004B2 (zh) |
JP (1) | JP2004070626A (zh) |
KR (1) | KR100521935B1 (zh) |
CN (1) | CN100336054C (zh) |
DE (1) | DE10317376A1 (zh) |
TW (1) | TW591449B (zh) |
Families Citing this family (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7069534B2 (en) | 2003-12-17 | 2006-06-27 | Sahouria Emile Y | Mask creation with hierarchy management using cover cells |
JP4159496B2 (ja) * | 2004-03-26 | 2008-10-01 | エルピーダメモリ株式会社 | 回路図作成装置および回路図作成方法とそのプログラム、該プログラムを格納した記録媒体 |
US7669158B2 (en) * | 2004-09-30 | 2010-02-23 | Cadence Design Systems, Inc. | Method and system for semiconductor design hierarchy analysis and transformation |
TWI372985B (en) * | 2008-10-27 | 2012-09-21 | Nanya Technology Corp | Matching method of pattern layouts from inverse lithography |
JP5563385B2 (ja) * | 2010-06-23 | 2014-07-30 | ラピスセミコンダクタ株式会社 | レイアウトパタン生成装置及びレイアウトパタン生成方法 |
CA2806890C (en) | 2010-08-12 | 2016-03-29 | Colo-Majic Enterprises Ltd. | Ostomy pouch apparatus with closable opening |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6009251A (en) * | 1997-09-30 | 1999-12-28 | Synopsys, Inc. | Method and system for layout verification of an integrated circuit design with reusable subdesigns |
US6230299B1 (en) * | 1998-03-31 | 2001-05-08 | Mentor Graphics Corporation | Method and apparatus for extracting and storing connectivity and geometrical data for a deep sub-micron integrated circuit design |
US6311318B1 (en) * | 1999-07-13 | 2001-10-30 | Vlsi Technology, Inc. | Design for test area optimization algorithm |
Family Cites Families (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5481473A (en) * | 1993-02-19 | 1996-01-02 | International Business Machines Corporation | System and method for building interconnections in a hierarchical circuit design |
US5604680A (en) * | 1994-08-15 | 1997-02-18 | Cadence Design Systems, Inc. | Virtual interface representation of hierarchical symbolic layouts |
US5805860A (en) * | 1995-07-05 | 1998-09-08 | Sun Microsystems, Inc. | Methods, data structures and apparatus for traversing a hierarchical netlist |
US6718520B1 (en) * | 1997-01-27 | 2004-04-06 | Unisys Corporation | Method and apparatus for selectively providing hierarchy to a circuit design |
US6499130B1 (en) * | 2000-02-17 | 2002-12-24 | Avant! Corporation | Methods, apparatus and computer program products that perform layout versus schematic comparison of integrated circuits using advanced symmetry resolution techniques |
JP3983990B2 (ja) * | 2000-06-13 | 2007-09-26 | 株式会社東芝 | 回路パターンの設計方法と荷電粒子ビーム露光方法及び記録媒体 |
US6842888B2 (en) * | 2002-04-23 | 2005-01-11 | Freescale Semiconductor, Inc. | Method and apparatus for hierarchically restructuring portions of a hierarchical database based on selected attributes |
-
2002
- 2002-08-06 JP JP2002228353A patent/JP2004070626A/ja active Pending
-
2003
- 2003-01-13 TW TW092100589A patent/TW591449B/zh not_active IP Right Cessation
- 2003-01-14 US US10/341,467 patent/US6951004B2/en not_active Expired - Lifetime
- 2003-04-14 KR KR10-2003-0023272A patent/KR100521935B1/ko not_active IP Right Cessation
- 2003-04-15 CN CNB031231993A patent/CN100336054C/zh not_active Expired - Fee Related
- 2003-04-15 DE DE10317376A patent/DE10317376A1/de not_active Ceased
-
2005
- 2005-08-04 US US11/196,393 patent/US7213217B2/en not_active Expired - Fee Related
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6009251A (en) * | 1997-09-30 | 1999-12-28 | Synopsys, Inc. | Method and system for layout verification of an integrated circuit design with reusable subdesigns |
US6230299B1 (en) * | 1998-03-31 | 2001-05-08 | Mentor Graphics Corporation | Method and apparatus for extracting and storing connectivity and geometrical data for a deep sub-micron integrated circuit design |
US6311318B1 (en) * | 1999-07-13 | 2001-10-30 | Vlsi Technology, Inc. | Design for test area optimization algorithm |
Also Published As
Publication number | Publication date |
---|---|
DE10317376A1 (de) | 2004-03-04 |
US6951004B2 (en) | 2005-09-27 |
JP2004070626A (ja) | 2004-03-04 |
KR100521935B1 (ko) | 2005-10-13 |
US20050268270A1 (en) | 2005-12-01 |
US20040031006A1 (en) | 2004-02-12 |
US7213217B2 (en) | 2007-05-01 |
TW591449B (en) | 2004-06-11 |
CN1474308A (zh) | 2004-02-11 |
KR20040014158A (ko) | 2004-02-14 |
TW200402640A (en) | 2004-02-16 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN1293465C (zh) | Gui显示装置及光标或gui组件动画显示处理方法 | |
CN100351822C (zh) | 用简化视图定义、处理和表示用户界面组件的方法和工具 | |
CN1269041C (zh) | 半导体集成电路和存储器测试方法 | |
CN1637748A (zh) | 可重配置电路、具备可重配置电路的处理装置 | |
CN101048773A (zh) | 文件分析系统、以及文件适应系统 | |
CN1392954A (zh) | 缺陷知识库 | |
CN1574269A (zh) | 不合格检测方法和不合格检测装置 | |
CN1439137A (zh) | 优化成果驱动作业流程合成及简化的方法、处理和系统 | |
CN1871563A (zh) | 加工信息产生装置、程序和加工信息产生方法 | |
CN1920825A (zh) | 在流设计工具中显示性能约束的方法和系统 | |
CN1678021A (zh) | 图像处理设备和方法、记录媒体和程序 | |
CN100336054C (zh) | 布局数据的保存方法、布局数据变换装置以及图形验证装置 | |
CN1744054A (zh) | 一种自动化测试辅助系统及相应的软件自动测试方法 | |
CN1334942A (zh) | 规律性析取的系统方法 | |
CN1862546A (zh) | 一个快速的集成电路可布性分析方法 | |
CN1169210C (zh) | 电路的可试验性设计方法、电路设计装置及集成电路装置 | |
CN1801745A (zh) | 一种建立网络故障诊断规则库的方法 | |
CN1227624C (zh) | 物体领域信息产生方法和设备 | |
CN1734415A (zh) | 分枝预测装置及分枝预测方法 | |
CN1271846C (zh) | 图像处理方法及图像处理装置 | |
CN1540745A (zh) | 设计低功耗半导体集成电路的方法 | |
CN1949225A (zh) | Xml文件预处理方法、装置、文件结构、读取方法和装置 | |
CN1588256A (zh) | 将梯形图程序转换为指令列表程序的方法及系统 | |
CN1908893A (zh) | 程序逻辑结构图示方法及程序路径统计方法 | |
CN1717652A (zh) | 数据处理方法和数据处理程序 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C14 | Grant of patent or utility model | ||
GR01 | Patent grant | ||
C17 | Cessation of patent right | ||
CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20070905 Termination date: 20100415 |