CH658352A5 - Datenuebertragungseinrichtung mit zwei getrennten uebertragungswegen. - Google Patents
Datenuebertragungseinrichtung mit zwei getrennten uebertragungswegen. Download PDFInfo
- Publication number
- CH658352A5 CH658352A5 CH695482A CH695482A CH658352A5 CH 658352 A5 CH658352 A5 CH 658352A5 CH 695482 A CH695482 A CH 695482A CH 695482 A CH695482 A CH 695482A CH 658352 A5 CH658352 A5 CH 658352A5
- Authority
- CH
- Switzerland
- Prior art keywords
- input
- output
- data
- exclusive
- shift register
- Prior art date
Links
- 230000005540 biological transmission Effects 0.000 title claims description 43
- 238000010586 diagram Methods 0.000 description 2
- 238000010276 construction Methods 0.000 description 1
- 230000003111 delayed effect Effects 0.000 description 1
- 238000001514 detection method Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000010079 rubber tapping Methods 0.000 description 1
- 230000011664 signaling Effects 0.000 description 1
- 108010089746 wobe Proteins 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L25/00—Baseband systems
- H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
- H04L25/14—Channel dividing arrangements, i.e. in which a single bit stream is divided between several baseband channels and reassembled at the receiver
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04J—MULTIPLEX COMMUNICATION
- H04J3/00—Time-division multiplex systems
- H04J3/02—Details
- H04J3/06—Synchronising arrangements
- H04J3/062—Synchronisation of signals having the same nominal but fluctuating bit rates, e.g. using buffers
- H04J3/0626—Synchronisation of signals having the same nominal but fluctuating bit rates, e.g. using buffers plesiochronous multiplexing systems, e.g. plesiochronous digital hierarchy [PDH], jitter attenuators
- H04J3/0629—Synchronisation of signals having the same nominal but fluctuating bit rates, e.g. using buffers plesiochronous multiplexing systems, e.g. plesiochronous digital hierarchy [PDH], jitter attenuators in a network, e.g. in combination with switching or multiplexing, slip buffers
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L7/00—Arrangements for synchronising receiver with transmitter
- H04L7/02—Speed or phase control by the received code signals, the signals containing no special synchronisation information
- H04L7/033—Speed or phase control by the received code signals, the signals containing no special synchronisation information using the transitions of the received signal to control the phase of the synchronising-signal-generating means, e.g. using a phase-locked loop
- H04L7/0337—Selecting between two or more discretely delayed clocks or selecting between two or more discretely delayed received code signals
Landscapes
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Power Engineering (AREA)
- Computer Hardware Design (AREA)
- Detection And Prevention Of Errors In Transmission (AREA)
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| AT517181A AT375512B (de) | 1981-12-01 | 1981-12-01 | Datenuebertragungseinrichtung |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CH658352A5 true CH658352A5 (de) | 1986-10-31 |
Family
ID=3572745
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CH695482A CH658352A5 (de) | 1981-12-01 | 1982-11-30 | Datenuebertragungseinrichtung mit zwei getrennten uebertragungswegen. |
Country Status (3)
| Country | Link |
|---|---|
| AT (1) | AT375512B (enrdf_load_stackoverflow) |
| CH (1) | CH658352A5 (enrdf_load_stackoverflow) |
| DE (1) | DE3244330A1 (enrdf_load_stackoverflow) |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| FR2565051B1 (fr) * | 1984-05-22 | 1990-08-03 | Servel Michel | Systeme de transmission de multiplex de grand debit |
| US4615040A (en) * | 1984-06-14 | 1986-09-30 | Coenco Ltd. | High speed data communications system |
| DE4339463C1 (de) * | 1993-11-19 | 1995-05-18 | Siemens Ag | Verfahren und Anordnung zur Datenübertragung |
| SE512153C2 (sv) * | 1997-02-24 | 2000-02-07 | Telia Ab | Anordning för flexibel kanaltilldelning i ett telekommunikationssystem |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| GB988892A (en) * | 1961-09-06 | 1965-04-14 | Hitachi Ltd | Time division, multiplex pulse code modulation system |
-
1981
- 1981-12-01 AT AT517181A patent/AT375512B/de not_active IP Right Cessation
-
1982
- 1982-11-30 CH CH695482A patent/CH658352A5/de not_active IP Right Cessation
- 1982-11-30 DE DE19823244330 patent/DE3244330A1/de active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| AT375512B (de) | 1984-08-10 |
| DE3244330C2 (enrdf_load_stackoverflow) | 1990-08-09 |
| DE3244330A1 (de) | 1983-06-09 |
| ATA517181A (de) | 1983-12-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| DE2433025A1 (de) | Verfahren und vorrichtung zum steuern und kontrollieren von elektrischen schaltvorgaengen, insbesondere in kraftfahrzeugen | |
| DE2537937C2 (de) | Synchronisationsschaltung, die durch Ermittlung eines günstigen Abtastzeitpunktes den Empfang von in einem gestörten Eingangssignal enthaltenen Impulsen ermöglicht | |
| DE2319570B2 (de) | Kabelfernsehsystem | |
| DE2726277A1 (de) | Abtastsignaldetektor | |
| DE2819881C2 (de) | Vorrichtung zum Abschätzen der Fehlerrate bei Binärelementen einer numerischen Schaltung | |
| DE3344074C2 (enrdf_load_stackoverflow) | ||
| CH658352A5 (de) | Datenuebertragungseinrichtung mit zwei getrennten uebertragungswegen. | |
| DE2720401B2 (de) | Datenempfänger mit einem Synchronisierfolge-Detektionskreis | |
| DE3001388A1 (de) | Frequenzteiler | |
| DE3044037A1 (de) | Verfahren und schaltung zur ratenaenderung | |
| WO1998046038A2 (de) | Verfahren zur übertragung von zusatzdatensignalen und einem nutzdatensignal über optische verbindungen | |
| DE3132198C2 (de) | Schaltungsanordnung zum Erkennen der Synchronisierbitstelle in einem Digitalsignal | |
| DE3342638C2 (enrdf_load_stackoverflow) | ||
| DE3012075A1 (de) | Schaltungsanordnung zur bitsynchronisation | |
| DE1928410C3 (de) | Anordnung zum Steuern der Verkehrs regelsignalgeber in einem weiten Gebiet | |
| DE2030763C3 (de) | Codewandler zur Umwandlung eines ternären Codes mit beschränkter Disparität in einen binären Code | |
| DE3335674A1 (de) | Einrichtung zur manuellen streckenpruefung einer optischen teilnehmeranschlussleitung aus glasfaser mit bidirektionalem wellenlaengenmultiplex | |
| DE2628852C2 (de) | Gabelschaltung zur Zweidraht-Vollduplex-Übertragung von Digitalsignalen | |
| EP0038509A1 (de) | Logikschaltung zum Vermeiden eines Verriegelungszustandes zwischen voneinander entfernten Datenbussen | |
| WO1990013191A1 (de) | Schaltungsanordnung zum erzeugen von synchronisationssignalen bei einer übertragung von daten | |
| DE1946109A1 (de) | Rahmen-Synchronisierungsanordnung | |
| DE3821871A1 (de) | Breitbandkoppeleinrichtung | |
| DE10226548B4 (de) | Verfahren und Schaltungsanordnung zur Kodierung und Dekodierung von Daten | |
| DE1934634C (de) | Verfahren und Schaltungsan Ordnung zur Überwachung von Coder und Decoderschaltungen in PCM An lagen | |
| DE3230271C2 (enrdf_load_stackoverflow) |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PL | Patent ceased | ||
| PL | Patent ceased |