CH654659A5

CH654659A5 - Procede de formation d'un signal index precis dans un dispositif codeur angulaire et dispositif codeur angulaire.

Info

Publication number: CH654659A5
Application number: CH3571/82A
Authority: CH
Inventors: Donald Herbert Breslow
Original assignee: Itek Corp
Priority date: 1981-06-10
Filing date: 1982-06-09
Publication date: 1986-02-28
Also published as: US4410798A; IL65970A; GB2100423A; JPS582614A; CA1189194A; GB2100423B; DE3221982A1; FR2507772B1; FR2507772A1

Description

La présente invention a pour objets un procédé de formation d'un signal index précis dans un dispositif codeur angulaire selon le préambule de la revendication 1 ainsi qu'un dispositif codeur angulaire incrémental pour la mise en œuvre du procédé.

La fig. 1 illustre un système codeur incrémental typique. Un disque de codage 20 est monté sur un arbre codeur 22 dont la position angulaire doit être surveillée. En général, le disque est en verre et une piste annulaire codée 24 est inscrite sur le verre. La piste est constituée de segments alternés transparents et opaques délimitant des parties égales autour de l'arbre 22. Le nombre des cycles du code peut atteindre jusqu'à plusieurs milliers. La position angulaire du disque codé est surveillée en comptant électroniquement les cycles qui passent devant un détecteur et l'angle est même plus précisément évalué en divisant chaque cycle en un maximum de 64 segments par un procédé électronique.

La piste 24 est éclairée par une diode à lueurs (LED) 26. Les segments transparents et opaques ainsi éclairés de la piste sont vus par des photodétecteurs 28 à travers des fentes optiques précises 30. Les segments de la piste 24 sont si rapprochés les uns des autres qu'ils forment un réseau de diffraction qui permet aux photodétecteurs de délivrer des signaux sinusoïdaux de grande fidélité au fur et à mesure de la rotation du disque codé. Les signaux sinusoïdaux délivrés sont traités dans un circuit multiplicateur qui forme des signaux carrés de grande résolution au fur et à mesure de la rotation du disque. Les signaux carrés ont une fréquence angulaire qui est un multiple très élevé de la fréquence de la piste 24. Pour obtenir ce résultat, Sidney Wingate a montré que deux signaux carrés ayant la même fréquence spatiale mais déphasés de 90e l'un par rapport à l'autre peuvent être logiquement combinés, par exemple dans une porte OU exclusif pour obtenir un nouveau signal carré dont la fréquence est le double de la fréquence d'entrée. Si ce signal de fréquence double est ensuite logiquement combiné avec un signal semblable mais déphasé, on peut obtenir un signal ayant quatre fois la fréquence spatiale des signaux originaux. Les multiples décalages de phase nécessaires à ce procédé sont obtenus par sommation et pondération de signaux sinusoïdaux et cosinusoïdaux. Les sinusoïdes décalés en phase qui en résultent sont ensuite transformés en signaux carrés pour effectuer la combinaison logique indiquée ci-dessus. On se reportera aux brevets US Nos 3310798 et 3312828 qui sont attribués à Wingate.

Dans un exemple de codeur incrémental de grande résolution, deux signaux carrés en quadrature X32 (32 fois) sont obtenus (fig. 2). L'indication X32 correspond aux 32 états du signal carré pour chaque cycle du code de la piste codée 24. La fréquence d'un signal X32 est de 16 cycles par cycle de la piste codée. Chaque signal X32 est formé dans ce que l'on appelle un multiplicateur X32. Les signaux carrés X32 sont déphasés de 5s/s z l'un par rapport à l'autre (dans la piste codée originale) pour obtenir un total de 64 états dans chaque cycle du code. En établissant deux signaux carrés X32 comme cela a été indiqué, on obtient 64 états de résolution ainsi que des informations sur la direction de rotation. Des trains d'impulsions sont formés par différenciation pour obtenir des séquences de comptage et de décomptage constituant une horloge X64. Ces trains d'impulsions sont comptés électroniquement et donnent une indication précise de l'angle du disque 20 par rapport à un signal index précis déduit d'un code index moins précis 27 prévu sur le disque 20 et détecté par un photodétecteur 29 à travers une fente optique 31.

Les fig. 2 et 3 illustrent la fonction d'un circuit multiplicateur classique X32. Un seul cycle de la piste codée 24 est représenté en haut de la fig. 2, et les deux sorties sinusoïdales déduites de cette piste codée sont représentées juste au-dessous de la piste par rapport

5

10

15

20

25

30

35

40

45

50

55

60

65

3

654 659

à l'angle du disque codé. Le signal carré le plus significatif déduit de la piste, le signal X2, est directement obtenu en transformant la sinusoïde en signal carré. Des signaux carrés supplémentaires qui doivent être obtenus pour augmenter la résolution correspondent aux séquences X4, X8, XI6 et X32 représentées en bas de la figure.

Pour former le signal carré X32, une famille de signaux est synthétisée comme l'indique la fig. 2. Cette famille de signaux comprend la sinusoïde et la sinusoïde décalée en phase par incrément de 11 'Ac. Ces signaux sont synthétisés dans des circuits parallèles selon le procédé illustré par la fig. 3. Chaque signal est formé en pondérant de façon appropriée les signaux sinusoïdaux et cosinusoïdaux et en faisant la somme. Le vecteur résultant est une sinusoïde de même amplitude et de même fréquence que les sinusoïdes originales mais déphasée des quantités indiquées par rapport à la sinusoïde. Dans le cas d'un multiplicateur XI6, il suffirait de la moitié des sinusoïdes et elles seraient incrémentées par des angles de 22Zï\ De même manière, un multiplicateur X64 nécessiterait deux fois plus de sinusoïdes incrémentées par des angles de 5Vb".

La famille des sinusoïdes est transformée par des circuits parallèles en signaux carrés qui sont représentés au-dessous du signal X2. Ensuite, pour obtenir un signal carré X32, il faut obtenir des signaux X4, X8 et XI6 dans cet ordre, en combinant les signaux dans des circuits logiques à porte OU exclusif. Par exemple, la sinusoïde transformée en signal carré et la cosinusoïde transformée en signal carré sont appliquées à une porte OU exclusif pour obtenir le signal X4. Le signal X4 est ensuite utilisé pour obtenir le signal X8 en l'appliquant à une porte OU exclusif avec un signal X4 déphasé de 45°. Ce dernier signal est à son tour déduit des signaux à 45° et à 135° appliqués à une porte OU exclusif. Pour obtenir le signal XI6 de la même manière, il faut deux fois plus de circuits parallèles pour former des signaux carrés déphasés et pour combiner ces signaux carrés avec le prochain signal le plus significatif. A chaque poids de résolution binaire supplémentaire déduit de la piste, le nombre des circuits nécessaires pour la pondération, la sommation et la mise au carré est doublé.

Le signal carré X32 avancé de 5¥s \ représenté en bas de la fig. 2, peut être obtenu d'une façon analogue en formant 14 sinusoïdes supplémentaires non représentées et en appliquant dans un autre circuit les signaux carrés résultants à travers des portes OU exclusif. Ensuite, en inversant chacun des signaux X32 et en les différenciant pour obtenir une impulsion courte sur chaque front avant des quatre signaux X32, il est possible de former un signal d'horloge X64, c'est-à-dire un signal ayant 64 impulsions d'horloge par cycle du code. En utilisant la même logique, deux trains d'impulsions X64 mutuellement exclusifs sont formés pour constituer les horloges de sortie dans le sens des aiguilles d'une montre et dans le sens inverse. Les deux jeux d'impulsions d'horloge peuvent être comptés par un compteur bidirectionnel pour obtenir une indication angulaire à partir d'un index.

L'index est formé à partir d'un index grossier 27 qui a une largeur comprise entre 154 et 1 xh cycle. Cet index grossier est appliqué à une porte ET à trois entrées avec l'un des signaux carrés A-P et un signal carré adjacent avancé en phase et inversé du multiplicateur X32. Par exemple, l'index précis représenté en bas de la fig. 2 peut être obtenu. Cet index précis sert de référence et peut être compté pour obtenir le nombre de tours faits par le disque codé. L'index précis peut faire un angle quelconque par rapport au cycle du code à condition de choisir les deux signaux carrés appropriés qui seront appliqués à la porte ET.

On a déjà proposé, dans le brevet US N° 4360730, un multiplicateur commuté par quadrant qui permet de réduire notablement le nombre des sinusoïdes qui doivent être formées, transformées en signaux carrés et appliquées à des portes OU exclusif pour obtenir un train d'impulsions ayant une résolution donnée. Par exemple, dans le multiplicateur X32, il suffît de former seulement sept signaux dans des circuits de sommation et de pondération au lieu des 14 signaux nécessaires dans les multiplicateurs X32 classiques. L'emploi d'un multiplicateur à commutation quadrant dans un codeur incrémental pose un problème: en l'absence d'un jeu complet de signaux carrés formés à partir de sinusoïdes, il n'est pas possible de former un index précis de la manière classique pour une quelconque position angulaire à l'intérieur d'un cycle du code.

s La présente invention propose une génération d'index adressable qui permet d'utiliser un index faisant un angle quelconque à l'intérieur d'un cycle de code, même lorsque l'on emploie un multiplicateur commuté par quadrant.

Le procédé selon l'invention présente les particularités mention-io nées dans la partie caractérisante de la revendication 1.

Le dispositif codeur angulaire incrémental pour la mise en œuvre de ce procédé est défini par la revendication 2.

De préférence, un bit du mot à plusieurs bits est l'une des paires de signaux en quadrature délivrés généralement par le circuit multi-15 plicateur. Les bits les plus significatifs de ce mot sont des signaux carrés utilisés dans le circuit multiplicateur pour former la paire en quadrature et un bit moins significatif est formé à partir de la paire en quadrature.

Les principes de l'invention sont présentés dans les schémas sui-20 vants qui ne sont pas nécessairement à l'échelle et dans lesquels :

la fig. 1 est une vue en perspective représentant un disque codeur typique ainsi que l'optique de détection du code pour ce disque;

la fig. 2 représente des sinusoïdes et des séquences d'impulsions formées dans ce système de codeur et dans un codeur classique et 25 une séquence X64 formée dans le système;

la fig. 3 illustre la formation vectorielle de sinusoïdes décalées en phase dans un multiplicateur classique X32;

la fig. 4 illustre la sélection des quadrants et les signaux d'entrée du multiplicateur dans le cas du circuit multiplicateur utilisé dans 30 l'invention;

la fig. 5 est un schéma illustrant l'optique de détection de la piste codée;

la fig. 6 représente les tracés de plusieurs signaux intervenant dans le circuit de la fig. 5, tracés en fonction de la position angulaire 35 du disque codé;

la fig. 7 est un schéma électrique du principe d'un système de codeur réalisant l'invention;

la fig. 8 est un schéma électrique d'un préamplificateur et d'un " inverseur utilisés dans le circuit multiplicateur de la fig. 7", 40 la fig. 9 est un schéma électrique du multiplicateur X4 et d'un sélecteur de quadrant de la fig. 7, et la fig. 10 est un schéma électrique de l'un des circuits multiplicateurs de la fig. 7 comprenant la commutation par quadrant des ' ' entrées du multiplicateur.

45 La logique du multiplicateur à commutation par quadrant, exposée dans le brevet US N° 4360730, peut être illustrée en se référant aux fig. 2 et 4. Comme on peut le voir d'après la fig. 2, les séquences de code de X8 et les signaux carrés les moins significatifs se répètent dans chaque quadrant du cycle du code. Les quatre qua-50 drants d'un cycle sont figurés par les lignes verticales pointillées découpant les signaux carrés.

Etant donné que chacune des séquences les moins significatives se répète dans chaque quadrant, il suffit qu'un circuit multiplicateur soit construit pour décoder les sinusoïdes appliquées au multiplica-55 teur dans un seul quadrant dans la mesure où les entrées appliquées au multiplicateur sont gardées identiques dans chaque quadrant. Dans ce but, on peut voir une comparaison de signaux carrés déphasés de la fig. 2 et du signal X32, par exemple, que les transitions du signal X32 se produisent en même temps que les transitions des 60 signaux carrés individuels. Par exemple, dans le premier quadrant du cycle du code, les transitions dans les signaux carrés en avance entre 90 et 180° commandent les transitions dans le premier quadrant du cycle du code. De la même manière, les transitions des signaux carrés ayant des angles de phase compris entre 0 et 90° con-65 trôlent les transitions dans le second quadrant du cycle du code. Les fronts arrière de ces deux groupes de signaux carrés commandent les transitions dans le troisième et dans le quatrième quadrant du cycle du code.

654 659

4

Si seize ondes sont nécessaires pour obtenir les transitions nécessaires du signal X32, on peut montrer que le nombre des signaux nécessaires est réduit à environ la moitié en faisant fonctionner le multiplicateur dans un seul quadrant; par exemple, le groupe des signaux ayant des angles de phase compris entre 0e et 90e détermine le nombre des transitions nécessaires dans le second quadrant de la séquence X32. Il subsiste cependant un problème concernant la construction des portes logiques du multiplicateur qui détermine les sorties désirées du multiplicateur à l'intérieur d'un quadrant à partir des signaux carrés X2 déphasés de ce quadrant. En outre, si le même multiplicateur doit être utilisé pour chaque quadrant, les entrées appliquées à ce multiplicateur doivent varier en fonction du quadrant, de façon que la formation du signal carré soit celle qu'exigent les portes logiques.

En se référant au second quadrant du cycle de la piste codée de la fig. 2, on peut voir que le signal X8 du second quadrant est identique au signal carré à 45° de ce quadrant. Donc, pour obtenir la séquence X8, il suffit d'une sinusoïde avancée en phase de 45 ' par rapport à la sinusoïde d'entrée, cette sinusoïde étant ensuite transformée en signal carré et directement appliquée à la sortie X8.

Pour obtenir la séquence XI6 dans le second quadrant du cycle code au moyen de portes OU exclusif, la séquence X8 ainsi qu'un signal ayant la forme indiquée en pointillé au-dessous de la séquence X8 est nécessaire. Ce signal peut à son tour être obtenu à partir d'une porte OU exclusif à laquelle des signaux de 22^2° et de (flVi dans' le second quadrant sont appliqués. De la même manière, la séquence X32 du second quadrant peut être déduite d'une porte OU exclusif à laquelle sont appliqués la séquence X16 et le signal représenté en pointillé au-dessous de la séquence XI6. Ce dernier signal peut à son tour être obtenu à partir d'une porte OU exclusif à laquelle sont appliqués des signaux de 11 Va, 33%, 5614 et 783V.

Avec le multiplicateur conçu pour assurer les fonctions de portes décrites ci-dessus lorsque la piste codée est positionnée pour une lecture du second quadrant, le même multiplicateur peut être utilisé pour donner la même sortie dans chacun des trois autres quadrants du cycle de la piste codée en commutant les entrées sinusoïdales appliquées au circuit. Dans les autres quadrants, les entrées doivent être commutées pour simuler les entrées que l'on trouve normalement dans le second quadrant. Les signaux à commuter dans les circuits de pondération et de sommation de chaque quadrant du cycle du code peuvent être déterminés en se référant à la fig. 4. Sur cette figure, les signaux classiques en cosinus et en sinus sont représentés ainsi que ces mêmes signaux inversés. En sélectionnant le signal sinusoïdal inversé et le signal cosinusoïdal inversé pour remplacer les signaux cosinusoïdaux et sinusoïdaux, les signaux du premier quadrant reproduisent les signaux du second quadrant pour lesquels le multiplicateur a été construit. Cela est figuré en trait renforcé pour les signaux. De la même manière, dans le troisième quadrant, on choisit le signal sinusoïdal et le signal cosinusoïdal inversé, et dans le quatrième quadrant, le signal cosinusoïdal inversé et le signal sinusoïdal inversé.

Le quadrant du cycle du code dans lequel le codeur est positionné est indiqué par les séquences X2 et X4. Ces séquences sont représentées en code de Gray sur la fig. 4 (signaux A et B).

Les circuits spécifiques à l'optique de détection du code, au circuit multiplicateur et au générateur d'index sont présentés sur les fig. 5 à 10.

Le circuit photodétecteur délivrant la sortie sinusoïdale est représenté sur la fig. 5. Des signaux sélectionnés sont représentés en fonction de la position angulaire sur la fig. 6. Pour obtenir une première sortie sinusoïdale, appelée signal sinusoïdal, deux groupes de fentes 52 et 54 sont alignés avec précision par rapport à la piste fine 24, de façon que chacun soit espacé d'un certain nombre de cycles plus 180° du cycle par rapport à l'autre. Les détecteurs associés aux fentes 52 et 54 sont des phototransistors 56 et 58 qui sont reliés en un montage symétrique. Comme on peut le voir sur la figure, les fentes 52 sont alignées avec les segments transparents de la piste codée 24; ainsi le transistor 56 est éclairé par la diode 57 et il conduit. D'autre part, les fentes 54 sont déphasées de 180" par rapport aux fentes 52 et alignées avec les segments opaques de sorte que le transistor 58 ne peut pas conduire. Au moment où le disque codé tourne, les deux transistors 56 et 58 sont éclairés alternativement de façon à délivrer les signaux qui sont représentés sur les fig. 6a et 6b. La sortie résultante sur la ligne 60 est une sinusoïde, comme on peut le voir sur la fig. 6c.

Pour obtenir un signal cosinusoïdal, deux groupes de fentes 62 et 64 sont positionnés à un certain nombre de cycles plus 90 par rapport aux groupes de fentes correspondants 52 et 54. En conséquence, les transistors détecteurs de cosinus 66 et 68 sont éclairés et forment sur la ligne 70 la sortie combinée illustrée par la fig. 6f. On peut voir que le signal cosinusoïdal de la ligne 6f est en avance de 90° de cycle par rapport au signal sinusoïdal de la fig. 6c.

Comme l'indique la fig. 7, le signal sinusoïdal sur la ligne 60 est amplifié dans un préamplificateur inverseur 72 qui délivre un signal sinusoïdal inversé s. Le signal s est ensuite appliqué à travers un inverseur analogique 74 pour former le signal sinusoïdal amplifié s; le préamplificateur 72 et l'inverseur 74 sont représentés en détail sur la fig. 8. Le signal cosinusoïdal de la ligne 36 est de la même manière préamplifié et inversé dans l'amplificateur 76 et l'inverseur 78.

Pour former les séquences X2 et X4, les signaux sinusoïdaux et cosinusoïdaux sont appliqués au multiplicateur X4 80. Le circuit 80 délivre aussi les bits A et B de sélection des quadrants représentés sur la fig. 4. Plus précisément, dans le circuit 80, les signaux sinusoïdaux et cosinusoïdaux sont appliqués aux comparateurs 82 et 84 (fig. 9) qui délivrent les signaux carrés A et B. Pour délivrer un index précis selon le procédé qui fera l'objet d'une discussion ultérieure, ce code de Gray à deux bits est décodé et transformé en binaire normal au moyen d'une porte OU exclusif 90 qui délivre la sortie de bits X4.

D'après la discussion ci-dessus, les signaux A et B indiquent le quadrant du cycle de la piste du code dans lequel le disque codé est positionné à un instant donné. Ces signaux sont appliqués à une banque de commutateurs analogiques 92 qui sélectionne les signaux particuliers s, c, s ou c qui seront appliqués aux circuits de pondération et de sommation dans un multiplicateur constitué de deux multiplicateurs de quadrant 94 et 95. Ces sinusoïdes sont transmises au multiplicateur de quadrant au moyen des lignes X COM et Y COM. Le multiplicateur 94 délivre un signal de sortie X32 et en même temps forme les sorties X8 et XI6. Le multiplicateur 95 est semblable au multiplicateur 94 mais il délivre une sortie X32 avancée de 5Y«-. Les deux sorties X32 constituent une paire de signaux carrés en quadrature qui sera utilisée pour former le signal d'impulsions de sortie à grande résolution délivré par le codeur incrémental.

Chaque multiplicateur de quadrant a la configuration de circuit de la fig. 10 et est construit d'après la théorie discutée ci-dessus. C'est-à-dire que, pour obtenir la séquence X8, les entrées sinusoïdales sont pondérées également par des résistances R14 et RI5 et sont ajoutées dans le nœud 96 à l'entrée non inverseuse du comparateur 98. La sortie du comparateur 98 est un signal carré en avance de 45 par rapport au signal X COM.

Comme on l'a déjà indiqué ci-dessus, le signal XI6 est obtenu par passage dans une porte OU exclusif de signaux carrés décalés en phase de 22 W et de 67 Vi par rapport au signal X COM et par passage dans une porte OU exclusif du signal carré résultant avec le signal X8. Dans ce but, le signal avancé de 22/i est obtenu par pondération et sommation des signaux résultants au nœud 102 à l'entrée du comparateur 104. De la même manière, le signal carré à 67 Zz est appliqué à travers le comparateur 108. Les signaux numériques délivrés par les comparateurs 104 et 108 sont conditionnés par passage dans une porte OU exclusif 112 pour obtenir le signal représenté en pointillé au-dessous de la séquence X8 sur la fig. 2.

Ce signal est conditionné par passage dans une porte OU exclusif 114 avec le signal X8 pour obtenir la séquence XI6.

De la même manière, les signaux carrés décalés en phase de 11 'Az, 33 '/r, 56lA et 78% sont obtenus par pondération et sommation des sinusoïdes aux entrées des comparateurs 116, 118, 120 et 122. Les signaux de 78 % et 33% sont appliqués à une porte OU

5

10

15

20

25

30

35

40

45

50

55

60

65

exclusif 132 alors que les signaux 56'A0 et 11 Vi" sont conditionnés par passage dans une porte 134. Les signaux résultants sont conditionnés par passage dans une porte OU exclusif 136 pour fournir le signal représenté en pointillé au-dessous de la séquence XI6 de la fig. 2. Finalement, ce signal est conditionné par passage dans une porte OU exclusif en 138 avec la sortie X16 pour obtenir la sortie X32.

On peut donc voir que, selon le quadrant du cycle de la piste codée indiqué par le circuit multiplicateur X4, les sinusoïdes nécessaires pour former les entrées indiquées par les lignes renforcées sur la fig. 4 sont appliquées aux circuits parallèles de pondération, de sommation et de transformation en signaux carrés du multiplicateur de quadrant. Ces signaux sont à leur tour appliqués aux portes logiques qui décodent les signaux carrés décalés en phase en signaux X8, XI6 etX32.

Comme dans les multiplicateurs classiques, le décalage de phase de la sinusoïde est déterminé par les valeurs relatives des résistances des résistors d'entrée des comparateurs, comme R14 et R15. Les résistances réelles dépendent aussi du comparateur particulier utilisé. Le tableau suivant indique les valeurs des résistances convenables à utiliser comme résistances d'entrée dans chacun des multiplicateurs de quadrant 94 et 95.

Multiplicateur 94

Multiplicateur 95

Résistance

Angle

Résistance

Angle de

Résistance

de phase ( )

(fil)

phase (°)

(Q)

R14

45

8,87 K

505/s

8,06 K

R15

8,87 K

9,88 K

R18

6VA

6,19 K

73 '/s

5,69 K

R19

15,0 K

18,7 K

R22

22Vi

15,0 K

28 Vs

12,7 K

R23

6,19 K

6,81 K

R26

783A

5,36 IC

84%

4,87 K

R27

26,7 K

49,3 K

R30

333/4

11,0 IC

39%

9,88 K

R31

7,32 K

8,06 K

R34

5614

7,32 K

617/s

6,81 K

R35

11,0 K

12,7 K

R38

11'A

26,7 K

167s

18,7 K

R39

5,36 K

5,69 K

Le signal X32 et le signal 32 avancé de 5Vs° de la fig. 2 sont les sorties habituelles en quadrature d'un codeur incrémental. Ces signaux peuvent être inversés et, par différenciation des fronts ascendants de chacune des quatre séquences d'impulsions résultantes, on

654 659

peut obtenir 64 impulsions par cycle. A l'aide d'une logique directionnelle appropriée, la séquence d'impulsions X64 est appliquée soit à la sortie dans le sens des aiguilles d'une montre, soit à la sortie dans le sens inverse. Ces impulsions commandent un compteur bidirectionnel qui surveille la position précise du disque de codage par rapport à un index précis. L'index précis est formé électroniquement à partir d'un index grossier détecté sur le disque de codage. L'index grossier correspond entre 1 lA et 1V2 cycle de la piste de codage. L'index précis qui est obtenu correspond à un seul segment d'une division X64 de chaque cycle. Dans les systèmes codeurs classiques, tout segment se trouvant à l'intérieur du cycle peut être déterminé par deux signaux carrés décalés en phase et formés dans les multiplicateurs (y compris A-P sur la fig. 2). Mais, grâce à l'emploi des multiplicateurs de quadrant, la moitié de ces signaux seulement est disponible. Donc, pour obtenir un index précis adressable sur un quelconque segment du cycle, il faut appliquer une autre approche de génération de l'index.

Comme l'indique la fig. 7, les deux séquences X32 sont appliquées à une porte OU exclusif 140 pour obtenir une sortie X64 comme l'indique la fig. 2. Chacun des signaux X2, X4, X8, X16, X32 et X64 est ensuite appliqué à un générateur d'index 142. Le générateur d'index reçoit également un signal index grossier numérisé par l'intermédiaire du comparateur 144.

On peut voir que les séquences X2-X64 forment ensemble un mot à six bits qui peut désigner l'un quelconque des 64 segments du cycle de la piste codée; c'est-à-dire que la résolution de ce mot à plusieurs bits correspond à celle de la paire X32 en quadrature. Ces bits, ou les compléments de certains de ces bits, sont appliqués à une porte ET dans le générateur 142 en même temps que l'index grossier numérisé pour obtenir l'index précis. Donc, même si l'on ne dispose pas d'un jeu complet de sinusoïdes, on peut former une adresse n'importe où dans le cycle pour former l'index en utilisant les six bits absolus provenant de la piste de codage soit directement, soit en logique complémentaire. N'importe lequel des 64 emplacements angulaires uniques peut être déterminé à partir des six bits disponibles.

En prévoyant des inverseurs dans le générateur 142, on peut disposer de douze signaux d'adresse à introduire dans la porte ET et six sont sélectionnés. Avec un index adressable classique dans un système X64, trente signaux doivent être disponibles pour être connectés dans la logique d'index, bien que deux seulement doivent être sélectionnés.

5

10

15

20

25

30

35

40

R

5 feuilles dessins

Claims

654659

2

REVENDICATIONS

1. Procédé de formation d'un signal index précis dans un dispositif codeur angulaire incrémental ayant une piste codée à plusieurs cycles et un index grossier sur un disque et des moyens pour former un signal à résolution élevée qui subdivise le cycle du code en des segments angulaires à résolution élevée, caractérisé par les étapes de détection de l'index grossier, de détection de la piste codée et de formation d'un signal de sortie sinusoïdal qui est fonction de la position angulaire du disque, de génération à partir dudit signal de sortie sinusoïdal d'un mot de code binaire à plusieurs bits indiquant l'angle et ayant une résolution angulaire conforme à celle du signal à résolution élevée, et de combinaison logique du mot de code binaire à plusieurs bits avec le signal provenant de l'index grossier pour former un index précis à même résolution élevée.
2. Dispositif codeur angulaire incrémental pour la mise en œuvre du procédé selon la revendication 1, le dispositif ayant une piste codée (24) à plusieurs cycles et un index grossier (27) sur un disque (20) et des moyens (80, 94, 95,140) pour former un signal à résolution élevée qui subdivise le cycle du code en des segments angulaires à résolution élevée, caractérisé par des moyens (29) de détection de l'index grossier (27), par des moyens (28, 30) de détection de la piste codée (24) à plusieurs cycles et de génération d'un signal de sortie sinusoïdal en fonction de la position angulaire du disque (20), par un circuit multiplicateur (80, 94, 95,140) formant à partir dudit signal de sortie sinusoïdal un mot de code binaire à plusieurs bits constituant ledit signal à résolution angulaire élevée, et par un circuit logique (142) combinant le mot de code binaire à plusieurs bits avec le signal provenant de l'index grossier (27) pour former un signal index précis à l'intérieur d'un cycle du code défini par l'index grossier (27) à un emplacement angulaire déterminé par le mot de code binaire à plusieurs bits.
3. Dispositif selon la revendication 2, dans lequel une famille de signaux sinusoïdaux déphasés est établie dans des circuits parallèles, la famille de signaux sinusoïdaux est convertie en signaux carrés et les signaux carrés sont combinés logiquement, caractérisé en ce que le circuit multiplicateur (80, 94, 95, 140) est construit pour former le signal à résolution angulaire élevée uniquement par l'intermédiaire d'une fraction du cycle du code et pour produire un signal de sortie binaire à plusieurs bits constituant ledit signal à résolution angulaire élevée, et en ce que des circuits de sélection (92) permettent de modifier de façon sélective les signaux d'entrée sinusoïdaux du circuit multiplicateur de telle façon que ces signaux d'entrée soient identiques pour chacune desdites fractions du cycle de la piste codée (24).
4. Dispositif selon la revendication 3, caractérisé en ce que le circuit multiplicateur (80, 94, 95, 140) est construit pour former le signal à résolution angulaire élevée uniquement dans un quadrant du cycle du code, et en ce que les circuits de sélection (92) modifient de façon sélective les signaux d'entrée sinusoïdaux du circuit multiplicateur, de façon que ces signaux d'entrée soient identiques dans chaque quadrant du cycle de la piste codée (24).
5. Dispositif selon l'une des revendications 2 à 4, caractérisé en ce que les moyens pour former le signal à résolution élevée comprennent des moyens pour engendrer une paire de signaux carrés en quadrature.
6. Dispositif selon la revendication 5, caractérisé en ce que les deux bits les moins significatifs du mot binaire à plusieurs bits sont constitués par un signal carré formé par une combinaison logique de la paire des signaux carrés en quadrature et de l'un des signaux carrés en quadrature.
7. Dispositif selon la revendication 6, caractérisé en ce que les bits les plus significatifs du mot binaire à plusieurs bits sont des signaux carrés provenant du multiplicateur et qui sont ensuite combinés pour former une seule paire de signaux carrés en quadrature.
8. Dispositif selon la revendication 7, caractérisé en ce que le bit le plus significatif est une sortie carrée provenant de la piste codée.
9. Dispositif selon la revendication 8, caractérisé en ce que le signal index précis est formé par conditionnement dans un circuit

ET (142) du signal provenant de l'index grossier et des bits du mot binaire à plusieurs bits soit directement, soit en utilisant la logique complémentaire.