FR2507772A1 - Systeme codeur optique incrementiel avec index adressable - Google Patents

Abstract

LE SYSTEME SELON L'INVENTION COMPREND UN CODEUR AYANT UNE PISTE CODEE ET UN INDEX GROSSIER, DES MOYENS DE DETECTION DE LA PISTE CODEE ET DE L'INDEX ET UN MULTIPLICATEUR QUI FORME UN SIGNAL AYANT UNE RESOLUTION ANGULAIRE ELEVEE QUI DIVISE CHAQUE CYCLE DU CODE EN SEGMENTS ANGULAIRES. LE MULTIPLICATEUR 80, 94, 95, 140 DELIVRE UNE SORTIE BINAIRE DE RESOLUTION CORRESPONDANT A CELLE DU SIGNAL A GRANDE RESOLUTION, ET UN CIRCUIT LOGIQUE 142 QUI FORME UN SIGNAL INDEX PRECIS A L'INTERIEUR D'UN CYCLE DU CODE DEFINI PAR L'INDEX GROSSIER A L'EMPLACEMENT ANGULAIRE DETERMINE PAR LA SORTIE BINAIRE A PLUSIEURS BITS. L'INVENTION PERMET D'OBTENIR UN SIGNAL INDEX PRECIS A PARTIR D'UN SIGNAL DETECTE PAR PROCEDE ELECTRO-OPTIQUE MOINS PRECIS.

Description

La présente invention concerne un système de surveillance

de la position angulaire d'un dispositif par comptage d'impul-

sions provenant d'une piste codée qui est détectée par un

procédé électro-optique Le système dispose de moyens per-

mettant d'obtenir un signal index précis à partir d'un signal

détecté par procédé électro-optique moins précis.

La figure 1 illustre un système codeur incrémental typique Un disque de codage 20 est monté sur un arbre

codeur 22 dont la position angulaire doit être surveillée.

En général, le disque est en verre et une piste annulaire codée 24 est inscrite sur le verre La piste est constituée de segmentés alternés transparents et opaques délimitant des parties égales autour de l'arbre 22 Le nombre des

cycles du code peut atteindre jusqu'à plusieurs milliers.

La position angulaire du disque codé est surveillée en comptant électroniquement les cycles qui passent devant un détecteur et l'angle est même plus précisément évalué en divisant chaque cycle en un maximum de 64 segments par un

procédé électronique.

La piste 24 est éclairée par une diode à lueurs (LED) 26 Les segments transparents et opaques ainsi éclairés de la piste sont vus par des photodétecteurs 28 à travers des fentes optiques précises 30 Les segments de la piste 24 sont si rapprochés les uns des autres qu'ils forment un réseau de diffraction qui permet aux photodétecteurs de délivrer des signaux sinusoïdaux de grande fidélité au fur et à mesure de la rotation du disque codé Les signaux

sinusoïdaux délivrés sont traités dans un circuit multipli-

cateur qui forme des signaux carrés de grande résolution au fur et à mesure de la rotation du disque Les signaux carrés ont une fréquence angulaire qui est un multiple très élevé de la fréquence de la piste 24 Pour obtenir ce résultat, Sidney Wingate a montré que deux signaux carrés ayant la même fréquence spatiale mais déphasés de 90 l'un par rapport à l'autre peuvent être logiquement combinés, par exemple dans une porte OU exclusif pour obtenir un nouveau signal carré dont la fréquence est le double de la fréquence

d'entrée Si ce signal de fréquence double est ensuite logi-

quement combiné avec un signal semblable mais déphasé, on peut obtenir un signal ayant quatre fois la fréquence spatiale des signaux originaux Les multiples décalages de phase nécessaires à ce procédé sont obtenus par sommation

et pondération de signaux sinusoïdaux et cosinusoldaux.

Les sinusoïdes décalés en phase qui en résultent sont ensui-

te transformés en signaux carrés pour effectuer la combinai-

son logique indiquée ci-dessus On se reportera aux brevets 3.310 798 et 3 312 828 des Etats-Unis d'Amérique qui sont

attribués à Wingate.

Dans un exemple de codeur incrémental de grande résolu-

tion, deux signaux carrés en quadrature X 32 ( 32 fois) sont obtenus (figure 2) L'indication X 32 correspond aux 32 états du signal carré pour chaque cycle du code de la piste codée 24 La fréquence d'un signal X 32 est dé 16 cycles par cycle de la piste codée Chaque signal X 32 est formé dans ce que l'on appelle un multiplicateur X 32 Les signaux carrés X 32 sont déphasés de 5 5/8 degrés l'un par rapport à l'autre

pour obtenir un total de 64 états dans chaque cycle du code.

En établissant deux signaux carrés X 32 comme cela a été indiqué, on obtient 64 états de résolution ainsi que des informations sur la direction de rotation Des trains d'impulsions sont formés par différenciation pour obtenir des séquences de comptage et de décomptage constituant une

horloge X 64 Ces trains d'impulsions sont comptés électroni-

quement et donnent une indication précise de l'angle du disque 20 par rapport à un signal index précis déduit d'un

code index moins précis 27 prévu sur le disque 20.

Les figures 2 et 3 illustrent la fonction d'un circuit multiplicateur classique X 32 Un seul cycle de la piste codée 24 est représenté en haut de la figure 2, et les deux sorties sinusoïdales déduites de cette piste codée, sont représentées juste au-dessous de la piste par rapport à l'angle du disque codé Le signal carré le plus significatif déduit dela piste, le signal X 2, est directement obtenu en transformant la sinusoïde en signal carré Des signaux carrés supplémentaires qui doivent être obtenus pour augmen- ter la résolution correspondent aux séquences X 4, X 8, X 16 et

X 32 représentées en bas de la figure.

Pour former le signal carré X 32, une famille de signaux est synthétisée comme l'indique la figure 2 Cette famille de signaux comprend la sinusoïde et la sinsolde décalée en phase par incrément de 11 1/4 degrés Ces signaux sont synthétisés dans des circuits parallèles selon le procédé

illustré par la figure 3 Chaque signal est formé en pondé-

rant de façon appropriée les signaux sinusoïdaux et cosi-

nusoldaux et en faisant la somme Le vecteur résultant est une sinusoïde de même amplitude et de même fréquence que les sinusoïdes originales mais déphasée des quantités indiquées par rapport à la sinusoïde Dans le cas d'un multiplicateur X 16, il suffirait de la moitié des sinusoides et elles seraient incrémentées par des angles de 22 1/2

degrés De la même manière, un multiplicateur X 64 nécessite-

rait deux fois plus de sinusoïdes incrémentées par des

angles de 5 5/8 degrés.

La famille des sinusoïdes est transformée par des circuits parallèles en signaux carrés qui sont représentés au-dessous du signal X 2 Ensuite, pour obtenir un signal carré X 32, il faut obtenir des signaux X 4, X 8 et X 16 dans cet ordre, en combinant les signaux dans des circuits logiques à porte OU exclusif Par exemple, la sinusoïde transformée en signal carré et la cosinusoide transformée en signal carré sont appliquées à une porte OU exclusif pour obtenir le signal X 4 Le signal X 4 est ensuite utilisé pour obtenir le signal X 8 en l'appliquant à une porte OU exclusif avec un signal X 4 déphasé de 450 Ce dernier signal est à son tour déduit des signaux à 450 et à 1350 appliqués à une porte OU exclusif Pour obtenir le signal X 16 de la

même manière, il faut deux fois plus de circuits parallè-

les pour former des signaux carrés déphasés et pour combiner ces signaux carrés avec le prochain signal le plus

significatif A chaque poids de résolution binaire supplé-

mentaire déduit de la piste, le nombre des circuits nécessai-

res pour la pondération, la sommation et la mise au carré

est doublé.

Le signal carré X 32 avancé de 5 5/8 degrés, représenté en bas de la figure 2 peut être obtenu d'une façon analogue en formant 14 sinusoïdes supplémentaires non représentées et en appliquant dans un autre circuit les signaux carrés résultant à travers des potes OU exclusif Ensuite, en inversant chacun des signaux X 32 et en les différenciant pour obtenir une impulsion courte sur chaque front avant des quatre signaux X 32, il est possible de former un signal d'horloge X 64, c'est-à-dire un signal ayant 64 impulsions d'horloge par cyle du code En utilisant la même logique, deux trains d'impulsions X 64 mutuellement exclusifs sont formés pour constituer les horloges de sortie dans le sens des aiguilles d'une montre et dans le sens inverse Les deux jeux d'impulsions d'horloge peuvent être comptés par un

compteur bidirectionnel pour obtenir une indication angu-

laire à partir d'un index.

L'index est formé à partir d'un index grossier 27 qui a une largeur comprise entre 1 1/4 et 1 1/2 cycle Cet index grossier est appliqué à une porte ET à trois entrées

avec l'un des signaux carrés A-P et un signal carré adja-

cent avancé en phase et inversé du multiplicateur X 32 Par exemple, l'index précis représenté en bas de la figure 2 peut être obtenu Cet index précis sert de référence et peut être compté pour obtenir le nombre de tours faits par

le disque codé L'index précis peut faire un angle quelcon-

que par rapport au cycle du code à condition de choisir les deux signaux carrés appropriés qui seront appliqués à la

porte ET.

Dans la demande de brevet no 197 646 déposée aux U S A pour la Demanderesse le 16 Octobre 1980 pour un système de codeur optique, est décrit un multiplicateur commuté par quadrantqui permet de réduire notablement le nombre des sinusoides qui doivent être formées, transformées en signaux carrés et appliquées à des portes OU exclusif pour obtenir un train d'impulsions ayant une résolution donnée Par exemple, dans le multiplicateur X 32, il suffit de former seulement sept signaux dans des circuits de sommation et de pondération au lieu des 14 signaux nécessaires dans les multiplicateurs X 32 classiques L'emploi d'un multiplicateur à commutation quadrant dans un codeur incrémental pose un problème: en l'absence d'un jeu complet de signaux carrés formés à partir de sinusoïdes, il n'est pas possible de former un index précis de la manière classique pour une quelconque position angulaire à l'intérieur d'un cycle du code. La présente invention propose un circuit générateur d'index adressable qui permet d'utiliser un index faisant un angle quelconque à l'intérieur d'un cycle de code, même lorsque l'on emploie un multiplicateur commuté par quadrant.

La présente invention concerne un système codeur angu-

-laire comprenant un codeur ayant une piste codée et un index grossier formé sur cette piste ainsi que des détecteurs capables de capter à la fois la piste codée et l'index En réponse à ces détecteurs, un circuit multiplicateur établit un signal ayant une grande résolution angulaire qui divise chaque cycle du code en segments angulaires Le circuit du multiplicateur délivre aussi une sortie binaire à plusieurs bits ayant une résolution angulaire correspondant au signal de grande résolution Un circuit logique répond à cette sortie en formant un signal index précis à l'intérieur d'un cycle du code indiqué par l'index grossier et à une position

angulaire déterminée par la sortie binaire à plusieurs bits.

Plus en détail, le circuit logique associe logiquement la sortie à plusieurs bits avec le signal de l'index grossier pour former un index précis situé en une position déterminée à l'intérieur du cycle du code indiquée par l'index grossier. De préférence, un bit du mot à plusieurs bits est l'une des paires de signaux en quadrature délivrés généralement par le circuit multiplicateur Les bits les plus significatifs de ce mot sont des signaux carrés utilisés dans le circuit multiplicateur pour former la paire en quadrature et un bit

moins significatif est formé à partir de la paire en quadra-

ture. Les principes de l'invention sont présentés dans les schémas suivants qui ne sont pas nécessairement à l'échelle et dans lesquels la figure 1 est une vue en perspective représentant un disque codeur typique ainsi que l'optique de détection du code pour ce disque; la figure 2 représente des sinusoïdes et des séquences d'impulsions formées dans ce système de codeur et dans un codeur classique et une séquence X 64 formée dans*le système; la figure 3 illustre la formation vectorielle de sinusoïdes décalées en phase dans un multiplicateur classique X 32; la figure 4 illustre la sélection des quadrants et les signaux d'entrée du multiplicateur dans le cas du circuit multiplicateur utilisé dans l'invention; la figure 5 est un schéma illustrant l'optique de détection de la piste codée; la figure 6 représente les tracés de plusieurs signaux

intervenant dans le circuit de la figure 5, tracés en fonc-

tion de la position angulaire du disque codé; la figure 7 est un schéma électrique du principe d'un système de codeur réalisant l'invention;

la figure 8 est un schéma électrique d'un pré-amplifi-

cateur et d'un inverseur utilisés dans le circuit multipli-

cateur de la figure 7; la figure 9 est un schéma électrique du multiplicateur X 4 et d'un sélecteur de quadrant de la figure 7; et la figure 10 est un schéma électrique de l'un des cir-

cuits multiplicateurs de la figure 7 comprenant la commuta-

tion par quadrant des entrées du multiplicateur.

La logique du multiplicateur à commutation par quadrant

exposée dans la demande de brevet US 197 646 au nom de la Deman-

deressepeut être illustrée en se référant aux figures 2 et 4.

Comme on peut le voir dtaprès la figure 2,les séquences de code de X 8 et les signaux carrés les moins significatifs sue répètent dans chaque quadrant du cycle du code Les quatre quadrants d'un cycle sont figurés par les lignes verticales

pointillées découpant les signaux carrés.

Etant donné que chacune des séquences les moins signi-

ficatives se répète dans chaque quadrant, il suffit qu'un circuit multiplicateur soit construit pour décoder les sinusoïdes appliquées au multiplicateur dans un seul quadrant dans la mesure o les entrées appliquées au multiplicateur sont gardées identiques dans chaque quadrant Dans ce but, on peut voir par une comparaison de signaux carrés déphasés de la figure 2 et du signal X 32, par exemple, que les transitions du signal X 32 se produisent en même temps que les transitions des signaux carrés individuels Par exemple, dans le premier quadrant du cycle du code, -les transitions dans les signaux carrés en avance de 90 et 1800 commandent les transitions dans le premier quadrant du cycle du code De la même manière, les transitions des signaux carrés ayant des angles de phase compris entre O et 90 contrôlent les transitions dans le second quadrant du cycle du code Les

fronts arrière de ces deux groupes de signaux carrés comman-

dent les transitions dans le troisième et dans le quatrième

quadrants du cycle du code.

Si-seize ondes sont nécessaires pour obtenir les tran-

sitions nécessaires du signal X 32, on peut montrer que le nombre des signaux nécessaires est réduit à environ la moitié en faisant fonctionner le multiplicateur dans un seul quadrant par exemple, le groupe des signaux ayant des angles de phase compris entre O' et 90 détermine le nombre des transitions nécessaires dans le second quadrant de la séquence X 32 Il subsiste cependant un problème concernant la construction des portes logiques du multiplicateur qui détermine les sorties désirées du multiplicateur à l'intérieur d'un quadrant à partir des signaux carrés X 2 déphasés de ce quadrant En outre, si le même multiplicateur doit être utilisé pour chaque quadrant, les entrées appliquées à ce multiplicateur doivent varier en fonction du quadrant de façon à ce que la formation

du signal carré soit celle qu'exigent les portes logiques.

En se référant au second quadrant du cycle de la piste codée de la figure 2, on peut voir que le signal X 8 du second quadrant est identique au signal carré à 45 degrés de ce quadrant Donc, pour obtenir la séquence X 8, il suffit d'une sinusoÂde avancée en phase de 45 degrés par rapport à la sinusoide d'entrée, cette sinusolde étant ensuite transformée

en signal carré et directement appliquée à la sortie X 8.

Pour obtenir la séquence X 16 dans le second quadrant du cycle code au moyen de portes OU exclusif, la séquence X 8

ainsi qu'un signal ayant la forme indiquée en pointillé au-

dessous de la séquence X 8 est nécessaire Ce signal peut à son tour être obtenu à partir d'une porte OU exclusif à laquelle des signaux de 22 1/2 degrés et de 67 1/2 degrés dans le second quadrant sont appliqués De la même manière, la séquence X 32 du second quadrant peut être déduite d'une porte OU exclusif à laquelle sont appliqués la séquence X 16 et le signal représenté en pointillé au-dessous de la séquence X 16 Ce dernier signal peut à son tour être obtenu à partir d'une porte OU exclusif à laquelle sont appliqués

des signaux de 11 1/4, 33 3/4, 56 1/4 et 78 3/4 degrés.

Avec le multiplicateur conçu pour assurer les fonctions de portes décrites ci-dessus lorsque la piste codée est positionnée pour une lecture du second quadrant, le même multiplicateur peut être utilisé pour donner la même sortie dans chacun des trois autres quadrants du cycle de la piste codée en commutant les entrées sinusoïdales appliquées au circuit Dans les autres quadrants, les entrées doivent être commutées pour simuler les entrées que l'on trouve normalement dans le second quadrant Les signaux à commuter dans les circuits de pondération et de sommation de chaque quadrant du cycle du code peuvent être déterminés en se référant à la figure 4 Sur cette figure, les signaux classiques en cosinus et en sinus sont représentés ainsi que ces mêmes signaux inversés En sélectionnant le signal sinusoïdal inversé et le signal cosinusoldal inversé pour remplacer les signaux cosinusoldaux et sinusoïdaux, les signaux du

premier quadrant reproduisent les signaux du second qua-

drant pour lesquels le multiplicateur a été construit Ceci est figuré en trait renforcé pour les signaux De la même manière, dans le troisième quadrant, on choisit le signal sinusoïdal et le signal cosinusoidal inversé, et dans le quatrième quadrant, le signal cosinusoldal inversé et le

signal sinusoïdal inversé.

Le quadrant du cycle du code dans lequel le codeur est positionné est indiqué par les séquences X 2 et X 4 Ces séquences sont représentées en code de Gray sur la figure 4

(signaux A et B).

Les circuits spécifiques à l'optique de détection du code, au circuit multiplicateur et au générateur d'index

sont présentés sur les figures 5 à 10.

Le circuit photodétecteur délivrant la sortie sinusoï-

dale est représenté sur la figure 5 Des signaux sélectionnés sont représentés en fonction de la position angulaire sur la figure 6 Pour obtenir une première sortie sinusoïdale, appelée signal sinusoïdal, deux groupes de fentes 52 et 54 sont alignés avec précision par rapport à la piste fine 25 de façon à ce que chacun soit espacé d'un certain nombre de cycles plus 180 degrés du cycle par rapport à l'autre Les

détecteurs associés aux fentes 52 et 54 sont des photo-

transistors 56 et 58 qui sont reliés en un montage symétrique, Comme on peut le voir sur la figure, les fentes 52 sont alignées avec les segments transparents de la piste codée 25; ainsi le transistor 56 est éclairé par la diode 57 et il conduit D'autre part, les fentes 54 sont déphasées de 180 degrés par rapport aux fentes 52 et alignées avec les segments opaques de sorte que le transistor 58 ne peut pas conduire Au moment o le disque codé tourne, les deux transistors 56 et 58 sont éclairés alternativement de façon à délivrer les signaux qui sont représentés sur les figures 6 a et 6 b La sortie résultante sur la ligne 60 est une

sinusoïde comme on peut le voir sur la figure 6 c.

Pour obtenir un signal cosinusoidal, deux groupes de fentes 62 et 64 sont positionnés à un certain nombre de cycles plus 90 degrés par rapport aux groupes de fentes correspondants 52 et 54 En conséquence, les transistors détecteurs de cosinus 66 et 68 sont éclairés et forment sur

la ligne 70 la sortie combinée illustrée par la figure 6 f.

On peut voir que le signal cosinusoidal de la ligne 6 f est en avance de 90 degrés de cycle par rapport au signal

sinusoïdal de la figure 6 c.

Comme l'indique la figure 7, le signal sinusoïdal sur la ligne 60 est amplifié dans un préamplificateur inverseur 72 qui délivre un signal sinusoïdal inversé s Le signal s est ensuite appliqué à travers un inverseur analogique 74

pour former le signal sinusoïdal amplifié s; le préamplifi-

cateur 72 et l'inverseur 74 sont représentés en détail sur la figure 8 Le signal cosinusoidal de la ligne 36 est de la même manière préamplifié et inversé dans l'amplificateur

76 et l'inverseur 78.

Pour former les séquences X 2 et X 4, les signaux sinusoïdaux et cosinusoïdaux sont appliqués au multiplicateur X 4 80 Le circuit 80 délivre aussi les bits A et B de sélection des quadrants représentés surla figure 4 Plus précisément, dans le circuit 80, les signaux sinusoïdaux et cosinusoldaux sont appliqués aux comparateurs 82 et 84 (figure 9) qui délivrent les signaux carrés A et B Pour -délivrer un index précis selon le procédé qui fera l'objet d'une discussion ultérieure, ce code de Gray à deux bits est décodé et transformé en binaire normal au moyen d'une porte

OU exclusif 90 qui délivre la sortie de bits X 4.

D'après la discussion ci-dessus, les signaux A et B indiquent le quadrant du cycle de la piste du code dans lequel le disque codé est positionné à un instant donné Ces

signaux sont appliqués à une banque de commutateurs analogi-

ques 92 qui sélectionne les signaux particuliers s, c, S ou c qui seront appliqués aux circuits de pondération et de

sommation dans un multiplicateur constitué de deux multipli-

cateurs de quadrant 94 et 95 Ces sinusoïdes sont transmises au multiplicateur de quadrant au moyen des lignes X COM et Y COM Le multiplicateur 94 délivre un signal de sortie X 32

et en même temps forme les sorties X 8 et X 16 Le multipli-

cateur 95 est semblable au multiplicateur 94 mais il délivre une sortie X 32 avancée de 5 5/8 degrés Les deux sorties X 32 constituent une paire de signaux carrés en quadrature qui sera utilisée pour former le signal d'impulsions de sortie à

grande résolution délivré par le codeur incrémental.

Chaque multiplicateur de quadrant a la configuration de circuit de la figure 10 et est construit d'après la théorie discutée ci-dessus C'est-àdire que, pour obtenir la séquence X 8, les entrées sinusoïdales sont pondérées également par des résistances R 14 et R 15 et sont ajoutées danl le noeud 96 à l'entrée non inverseuse du comparateur 98 La sortie du comparateur 98 est un signal carré en avance de

degrés par rapport au signal X COM.

Comme on l'a déjà indiqué ci-dessus, le signal X 16 est obtenu par passage dans une porte OU exclusif de signaux carrés décalés en phase de 22 1/2 degrés et de 67 1/2 degrés par rapport au signal X COM et par passage dans une porte OU exclusif du signal carré résultant avec le signal X 8 Dans ce but, le signal avancé de 22 1/2 degrés est obtenu par pondération et sommation des signaux résultants au noeud 102 à l'entrée du comparateur 104 De la même manière, le signal carré à 67 1/2 degrés est appliqué à travers le comparateur 108 Les signaux numériques délivrés par les comparateurs 104 et 108 sont conditionnés par passage dans une porte OU exclusif 112 pour obtenir le signal représenté en pointillé

au-dessous de la séquence X 8 sur la figure 2.

Ce signal est conditionné par passage dans une porte OU exclusif 114 avec le signal X 8 pour obtenir la séquence X 16. De la même manière, les signaux carrés décalés en phase de il 1/4 degrés, 33 1/4 degrés, 56 1/4 degrés et 78 3/4 degrés sont obtenus par pondération et sommation des

sinusoïdes aux entrées des comparateurs 116, 118, 120 et 122.

Les signaux de 78 3/4 degrés et 33 3/4 degrés sont appliqués à une porte OU exclusif 132 alors que les signaux 56 1/4 degrés et il 1/4 degrés sont conditionnés par passage dans une porte 134 Les signaux résultants sont conditionnés par passage dans une porte OU exclusif 136 pour fournir le signal représenté en pointillé au-dessous de la séquence X 16 de la figure 2 Finalement, ce signal est conditionné par passage dans une porte OU exclusif en 138 avec la sortie X 16 pour

obtenir la sortie X 32.

On peut donc voir que, selon le quadrant du cycle de la piste codée indiqué par le circuit multiplicateur X 4, les sinusoïdes nécessaires pour former les entrées indiquées par les lignes renforcées sur la figure 4 sont appliquées aux circuits parallèles de pondération, de sommation et de transformation en signaux carrés du multiplicateur de quadrant Ces signaux sont à leur tour appliqués aux portes logiques qui décodent les signaux carrés décalés en phase

en signaux X 8, X 16 et X 32.

Comme dans les multiplicateurs classiques, le décalage de phase de la sinusoïde est déterminé par les valeurs

relatives des résistances des résistors d'entrée des compara-

teurs, comme par exemple R 14 et R 15 Les résistances réelles dépendent aussi du comparateur particulier utilisé Le

tableau suivant indique les valeurs des résistances convena-

bles à utiliser comme résistances d'entrée dans chacun des

multiplicateurs de quadrant 94 et 95.

Multiplicateur 94 Résistance An ph

R 14 45

R 15

R 18 67

R 19

R 22 22

R 23

R 26 78

R 27

R 30 33

R 31

R 34 56

R 35

R 38 11

R 39 Le signal de la figure 2 gle de Résistance rase (ohms)

8,87 K

8,87 K

1/2 6,19 K

,0 K

1/2 15,0 K

6,19 K

3/4 5,36 K

26,7 K

3/4 11,0 K

7,32 K

1/4 7,32 K

11,0 K

1/4 26,7 K

,36 K X 32 et le signal 32 sont les sorties ha d'un codeur incrémental Ces signa et par différenciation des fronts Multiplicateur 95 Angle de Résistance phase (ohms)

5/8 8,06 K

9,88 K

73 1/8 5,69 K

18,7 K

28 1/8 12,7 K

6,81 K

84 3/8 4,87 K

49,3 K

39 3/8 9,88 K

8,06 K

61 7/8 6,81 K

12,7 K

16 7/8 18,7 K

,69 K avancé de 5 5/8 degrés bituelles en quadrature ux peuvent être inversés, ascendants de chacune des quatre séquences d'impulsions résultantes, on peut obtenir 64 impulsions par cycle A l'aide d'une logique directionnelle appropriée, la séquence d'impulsions X 64 est appliquée soit à la sortie dans le sens des aiguilles d'une montre, soit à la sortie dans le sens inverse Ces impulsions commandent un gle de Résistance Angle de Résistance ase (ohms) phase (ohms)

8.87 K 50 5/8 8 06 X

compteur bidirectionnel qui surveille la position précise du disque de codage par rapport à un index précis L'index précis est formé électroniquement à partir d'un index grossier détecté sur le disque de codage L'index grossier correspond entre 1 1/4 et 1 1/2 cycle de la piste de codage. L'index précis qui est obtenu correspondant à un seul

segment d'une division X 64 de chaque cycle Dans les systè-

mes codeurs classiques, tout segment se trouvant à l'inté-

rieur du cycle peut être déterminé par deux signaux carrés décalés en phase et formés dans les multiplicateurs (y compris A-P sur la figure 2) Mais, graee à l'emploi des

multiplicateurs de quadrant, la moitié de ces signaux seule-

ment est disponible Donc, pour obtenir un index précis adressable sur un quelconque segment du cycle, il faut

appliquer une autre approche de génération de l'index.

Comme l'indique la figure 7, les deux séquences X 32 sont appliquées à une porte OU exclusif 140 pour obtenir une sortie X 64 comme l'indique la figure 2 Chacun des signaux X 2, X 4, X 8, X 16, X 32 et X 64 est ensuite appliqué à un

générateur d'index 142 Le générateur d'index reçoit égale-

ment un signal index grossier numérisé par l'intermédiaire du

comparateur 144.

On peut voir que les séquences X 2-X 64 forment ensemble un mot à six bits qui peut désigner l'un quelconque des 64 segments du cycle de la piste codée; c'est-à-dire que la résolution de ce mot à plusieurs bits correspond à celle de la paire X 32 en quadrature Ces bits, ou les compléments de certains de ces bits, sont appliqués à une porte ET dans le générateur 142 en même temps que l'index grossier numé-

risé pour obtenir l'index précis Donc, même si l'on ne dispose pas d'un jeu complet de sinusoïdes, on peut former une adresse n'importe o dans le cycle pour former l'index en utilisant les six bits absolus provenant de la piste de

codage soit directement, soit en logique complémentaire.

N'importe quel des 64 emplacements angulaires uniques peut

être déterminé à partir des six bits disponibles.

En prévoyant des inverseurs dans le générateur 142, on peut disposer de douze signaux d'adresse à introduire dans la porte ET et six sont sélectionnés Avec un index adressable classique dans un système X 64, trente signaux doivent être disponibles pour être connectés dans la logique d'index, bien

que deux seulement doivent être sélectionnés.

Claims (12)

REVENDICATIONS

1 Système codeur angulaire incrémental constitué par un codeur ayant une piste codée et un index grossier formé sur ce disque, des moyens de détection de la piste codée et de l'index et un circuit multiplicateur qui forme un signal ayant une résolution angulaire élevée qui divise chaque cycle du code en segments angulaires, caractérisé en ce que le circuit multiplicateur ( 80,94,95,140) délivre une sortie binaire à plusieurs bits ayant une résolution angulaire correspondant à celle dudit signal à grande résolution, et un circuit logique ( 142) qui forme un signal index précis à l'intérieur d'un cycle du code défini par l'index grossier à l'emplacement angulaire déterminé par la sortie binaire

à plusieurs bits.

2 Système codeur selon la revendication 1, caractérisé en ce que le signal à haute résolution est constitué d'une

paire de signaux carrés en quadrature.

3 Système codeur selon la revendication 2, caractérisé en ce que les deux bits les moins significatifs du mot binaire à plusieurs bits représentent un signal carré formé par une combinaison logique de la paire de signaux carrés

en quadrature et l'un des signaux carrés en quadrature.

4 Système codeur selon la revendication 3, caractérisé en ce que les bits les plus significatifs du mot binaire à

plusieurs bits sont des signaux carrés venant du multipli-

cateur qui sont ensuite associés pour former un des signaux

carrés de la paire de signaux en quadrature.

Système codeur selon la revendication 4, caractérisé en ce que le bit le plus significatif est une sortie carrée

venant de la piste de codage.

6 Système codeur selon la revendication 5, caractérisé en ce que l'index précis est formé par passage dans une porte ET ( 142) de l'index grossier et des bits du mot binaire à

plusieurs bits, soit directement, soit en logique complémen-

taire.

7 Système codeur angulaire incrémental optique constitué d'un disque codé ayant une piste optique codée et un index optique grossier formés sur ce disque, des moyens de détection de la piste codée et de génération d'une sortie sinusoïdale en fonction de la position angulaire du disque codé, et un circuit multiplicateur formant un signal de haute résolution angulaire qui subdivise chaque cycle de code en segments angulaires en formant une famille de sinusoïdes déphasées dans des circuits parallèles, en convertissant la famille des sinusoïdes en signaux carrés et en combinant logiquement les signaux carrés, caractérisé en ce que le circuit multiplicateur ( 80, 94, 95, 140) étant construit pour former le signal à haute résolution angulaire uniquement par l'intermédiaire d'un segment d'une pluralité de segments des cycles du code, produit une sortie binaire à plusieurs bits ayant une une résolution angulaire adaptée à celle du signal à haute résolution, des circuits de sélection ( 92) permettant de modifier de façon sélective les entrées sinusoïdales dans le circuit multiplicateur de

telle façon que ces entrées soient identiques pour chacun des-

dits segments du cycle de la piste codée, et un circuit logique ( 142) pour la formation d'un signal index précis à l'intérieur d'un cycle du code indiqué par l'index grossier en un emplacement angulaire déterminé par la sortie du

binaire à plusieurs bits.

8 Système codeur angulaire incrémental optique selon la revendication 7, caractérisé en ce que ledit circuit multiplicateur ( 80, 94, 95, 140) est construit pour former le signal à haute résolution angulaire uniquement dans un quadrant du cycle de code, et en ce que les circuits de sélection ( 92) modifient de façon sélective les entrées sinusoïdales dans le circuit multiplicateur de façon à ce que ces entrées soient identiques dans chaque quadrant de

cycle de la piste codée.

9 Système codeur selon l'une des revendications 7 et 89

caractérisé en ce que le signal à haute résolution est

constitué par une paire de signaux carrés en quadrature.

Système codeur selon la revendication 9, caracté-

risé en ce que les deux bits les moins significatifs du mot binaire à plusieurs bits sont constitués par un signal carré formé par une combinaison logique de la paire des signaux carrés en quadrature et de l'un des signaux carrés

en quadrature.

11 Système codeur selon la revendication 10, caracté-

risé en ce que les bits les plus significatifs du mot binaire à plusieurs bits sont des signaux carrés provenant du multiplicateur et qui sont ensuite combinés pour former

une seule paire de signaux carrés en quadrature.

12 Système codeur selon la revendication 11, caracté-

risé en ce que le bit le plus significatif est une sortie

carrée provenant de la piste codée.

13 Système codeur selon la revendication 12, caracté-

risé en ce que l'index précis est formé par conditionnement dans un circuit ET ( 142) de l'index grossier et des bits du mot binaire à plusieurs bits, soit directement, soit

en utilisant la logique complémentaire.

14 Système codeur angulaire incrémental optique selon

la revendication 8, caractérisé en ce que le circuit multi-

plicateur délivre une sortie binaire ayant une grande résolution conforme à celle du signal à haute résolution avec les bits de la sortie binaire comprenant une sortie en signal carré déduite de la piste de codage, des signaux carrés formés dans le multiplicateur pour obtenir une seule paire de signaux carrés en quadrature, cette seule paire en quadrature et un signal carré formé par la combinaison logique de la paire des signaux carrés en quadrature et ledit circuit logique ( 142) étant constitué d'un circuit

logique ET pour la formation dudit signal d'index précis.

Procédé de formation d'un signal index précis dans un système codeur angulaire incrémental ayant une piste codée à plusieurs cycles et un index grossier sur un codeur et des moyens pour former un signal de grande résolution qui subdivise le cycle du code en des segments angulaires de grande résolution, caractérisé par les étapes de détection de l'index grossier, de détection de la piste du code et de formation d'une sortie sinusoïdale qui est fonction de la position angulaire du codeur, de génération à partir de

ladite sortie sinusoïdale d'un mot de code binaire à plu-

sieurs bits indiquant l'angle et ayant une résolution angulaire conforme à celle du signal à haute résolution, et dé combinaison logique du mot codé binaire à plusieurs bits avec l'index grossier pour former un index précis de

même résolution que ledit signal à haute résolution.