CN111669153B - 正余弦编码器分辨率提高电路 - Google Patents

Abstract

本发明公开了一种正余弦编码器分辨率提高电路，该正余弦编码器分辨率提高电路包括正弦编码信号输入端、余弦编码信号输入端、第一乘法器电路、第一电阻移相电路和第二乘法器电路等电路；正余弦编码器分辨率提高电路经过处理可以将输入的正弦编码信号和余弦编码信号放大到两倍频或者其他倍频的信号。本发明提出的正余弦编码器分辨率提高电路无需改变码盘，便可以提高正余弦编码器的分辨率，同时节省工时成本与物料成本。

Description

正余弦编码器分辨率提高电路

技术领域

本发明涉及编码器技术领域，尤其涉及一种正余弦编码器分辨率提高电路。

背景技术

正余弦编码器适用于电梯、伺服、机床以及工业自动控制等多种领域，主要应用于永磁同步电梯控制系统。

当编码器轴旋转时，轴带动码盘旋转，经发光管发出的光被码盘切割形成变化的光信号，然后经过电路板的光电转换处理，最终将轴的位移信号转换为电信号，编码器上码盘上的透光缝隙的数目就等于编码器的分辨率，码盘上刻的缝隙越多，编码器的分辨率就越高，目前，市面上常用的方法就是在编码器的码盘上增加缝隙，然而，为了确保编码器的测量精度，在码盘安装好后需要对电路板上的器件与码盘的相对位置进行对位，而在生产上，高分辨率的码盘会加大对位的难度及增大生产成本。

发明内容

本发明的主要目的在于提供一种正余弦编码器分辨率提高电路，无需改变码盘的分辨率，便可提高分辨率、节省工时成本及降低物料成本。

为实现上述目的，本发明提出一种正余弦编码器分辨率提高电路，所述正余弦编码器分辨率提高电路包括：

正弦编码信号输入端，用于接收编码器输出的正弦编码信号；

余弦编码信号输入端，用于接收编码器输出的余弦编码信号；

第一乘法器电路，用于对所述正弦编码信号输入端接收的正弦编码信号和所述余弦编码信号输入端接收的余弦编码信号进行乘法运算，以得到两倍频正弦信号；

第一电阻移相电路，用于对所述正弦编码信号和余弦编码信号分别进行移相处理，以得到正弦移相信号和余弦移相信号；

第二乘法器电路，用于对正弦移相信号和余弦移相信号进行乘法运算，以得到两倍频余弦信号。

在一实施例中，所述正余弦编码器分辨率提高电路还包括：

第三乘法器电路，用于对两倍频正弦信号和两倍频余弦信号进行乘法运算，以得到四倍频正弦信号；

第二电阻移相电路，用于对所述两倍频正弦信号和两倍频余弦信号分别进行移相处理，以得到两倍频正弦移相信号和两倍频余弦移相信号；

第四乘法器电路，用于对两倍频正弦移相信号和两倍频余弦移相信号进行乘法运算，以得到四倍频余弦信号。

在一实施例中，所述正余弦编码器分辨率提高电路还包括第一放大电路；

所述第一放大电路，用于对所述正弦编码信号输入端接收的正弦编码信号和所述余弦编码信号输入端接收的余弦编码信号进行幅值放大，以得到2倍幅值的正弦编码信号和2倍幅值的余弦编码信号，再输入至所述第一乘法器电路和第一电阻移相电路；

其中，所述第一乘法器电路，用于对2倍幅值的正弦编码信号和2倍幅值的余弦编码信号进行乘法运算，得到2倍幅值的两倍频正弦信号；

所述第一电阻移相电路，用于对2倍幅值的正弦编码信号和2倍幅值的余弦编码信号分别进行移相处理，以得到

倍幅值的正弦移相信号和/>

倍幅值的余弦移相信号；

所述第二乘法器电路，用于对

倍幅值的正弦移相信号和/>

倍幅值的余弦移相信号进行乘法运算，以得到2倍幅值的两倍频余弦信号。

在一实施例中，所述正余弦编码器分辨率提高电路还包括第二放大电路；

所述第二放大电路，用于对所述两倍频正弦信号和两倍频余弦信号进行放大整形处理。

在一实施例中，所述正余弦编码器分辨率提高电路还包括第二放大电路；

所述第二放大电路，用于对所述四倍频正弦信号和四倍频余弦信号进行放大整形处理。

在一实施例中，所述第一电阻移相电路包括移相器；

所述移相器，用于对输入的所述正弦编码信号和余弦编码信号分别进行90度移相处理，并输出所述正弦移相信号和余弦移相信号至所述第一乘法器电路。

在一实施例中，所述第一乘法器电路包括第一乘法器；

所述第一乘法器，用于对输入的所述正弦移相信号和余弦移相信号进行乘法运算输出两倍频余弦信号；和/或，

所述第二乘法器电路包括第二乘法器，用于对输入的所述正弦移相信号和余弦移相信号进行乘法运算输出两倍频正弦信号。

在一实施例中，其特征在于，所述正余弦编码器分辨率提高电路还包括差分放大电路，

所述差分放大电路具有第一正向输入端、第一反向输入端、第二正向输入端、第二反向输入端，所述正弦编码信号输入端对应所述第一正向输入端和第一反向输入端为两个，用于对应输入正向正弦编码信号和反向正弦编码信号；

所述差分放大电路具有第二正向输入端和第二反向输入端，所述余弦编码信号输入端对应所述第二正向输入端和第二反向输入端为两个，用于对应输入正向余弦编码信号和反向余弦编码信号；

所述差分放大电路，用于对接收的所述正向正弦编码信号和反向正弦编码信号进行幅值放大，以得到2倍幅值的正弦编码信号，以及对接收的所述正向余弦编码信号和反向余弦编码信号进行幅值放大，以得到2倍幅值的余弦编码信号，再输入至所述第一乘法器电路和第一电阻移相电路；

其中，所述第一乘法器电路，用于对2倍幅值的正弦编码信号和2倍幅值的余弦编码信号进行乘法运算，得到2倍幅值的两倍频正弦信号；

所述第一电阻移相电路，用于对2倍幅值的正弦编码信号和2倍幅值的余弦编码信号分别进行移相处理，以得到

倍幅值的正弦移相信号和/>

倍幅值的余弦移相信号；

所述第二乘法器电路，用于对

倍幅值的正弦移相信号和/>

倍幅值的余弦移相信号进行乘法运算，以得到2倍幅值的两倍频余弦信号。

在一实施例中，所述差分放大电路包括第一运放和第二运放；

所述第一运放，用于将所述正弦编码信号输入端接收的正向正弦编码信号和反向正弦编码信号处理为2倍幅值的正弦编码信号；

所述第二运放，用于将所述余弦编码信号输入端接收的正向余弦编码信号和反向余弦编码信号处理为2倍幅值的余弦编码信号。

在一实施例中，所述正余弦编码器分辨率提高电路还包括反向处理电路；

所述反向处理电路，用于将所述2倍幅值的正弦编码信号进行相位反转180度处理，输出相位反转信号至所述第一电阻移相电路。

本发明技术方案主要包括正弦编码信号输入端、余弦编码信号输入端、第一乘法器电路、第一电阻移相电路和第二乘法器电路，正弦编码信号输入端用于接收编码器输出的正弦编码信号，余弦编码信号输入端用于接收编码器输出的余弦编码信号；第一乘法器电路用于对所述正弦编码信号输入端接收的正弦编码信号和所述余弦编码信号输入端接收的余弦编码信号进行乘法运算，以得到两倍频正弦信号；第一电阻移相电路用于对所述正弦编码信号和余弦编码信号分别进行移相处理，以得到正弦移相信号和余弦移相信号；第二乘法器电路用于对正弦移相信号和余弦移相信号进行乘法运算，以得到两倍频余弦信号。其中，第一乘法器电路、第一电阻移相电路和第二乘法器电路构成第一级联电路，将输入的正弦编码信号和余弦编码信号提高到原来的两倍频，此外，还可以在所述第一级联电路后端依次增加第二级联电路或者其他级联电路，因为第一级联电路和其他级联电路的结构相同，所以正弦编码信号输入端和余弦编码信号输入端输入的正余弦编码信号可以提高到原来的四倍频或者其他倍频，因此，本发明在无需改变码盘的分辨率，便可提高分辨率、节省工时成本及降低物料成本。

附图说明

为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图示出的结构获得其他的附图。

图1为本发明的正余弦编码器一实施例的结构示意图；

图2为本发明正余弦编码器分辨率提高电路一实施例的电路结构示意图；

图3为本发明电阻链移相技术的原理图；

图4为本发明的正余弦编码器分辨率提高电路另一实施例的电路结构示意图。

附图标号说明：

标号	名称	标号	名称
				10	编码器主体	110	第一电阻移相电路
20	轴	120	第二乘法器电路
				30	码盘	130	第三乘法器电路
40	电路板	140	第二电阻移相电路
				50	外壳	150	第四乘法器电路
60	压盖	160	第一放大电路
				70	发光管	170	第二放大电路
100A	第一级联电路	180	第一反向处理电路
				100B	第二级联电路	190	第二反向处理电路
100	第一乘法器电路

本发明目的的实现、功能特点及优点将结合实施例，参照附图做进一步说明。

具体实施方式

下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明的一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。

需要说明，在本发明中涉及“第一”、“第二”等的描述仅用于描述目的，而不能理解为指示或暗示其相对重要性或者隐含指明所指示的技术特征的数量。由此，限定有“第一”、“第二”的特征可以明示或者隐含地包括至少一个该特征。另外，全文中出现的“和/或”的含义为：包括三个并列的方案，以“A/B”为例，包括A方案，或B方案，或A和B同时满足的方案，另外，各个实施例之间的技术方案可以相互结合，但是必须是以本领域普通技术人员能够实现为基础，当技术方案的结合出现相互矛盾或无法实现时应当认为这种技术方案的结合不存在，也不在本发明要求的保护范围之内。

本发明提出一种正余弦编码器分辨率提高电路。

参考图1，目前，市场上常见的正余弦编码器主要包括编码器主体10、轴20、码盘30、电路板40、外壳50、压盖60和发光管70等。当正余弦编码器的轴20旋转时，轴20带动码盘30旋转，经发光管70发出的光被码盘30切割形成变化的光信号，然后经过电路板40的光电转换处理，最终将轴20的位移信号转换为电信号；一般来说，码盘30上的透光缝隙的数目就等同于编码器的分辨率，码盘30上刻的缝隙越多，编码器的分辨率就越高，例如，将编码器的分辨率由2048提高到4096，需要增加码盘30上透光缝隙的数目，进而将编码器的分辨率由2048提高到4096。在生产上，为了确保编码器的测量精度，在码盘安装好后需要对电路板上的器件与码盘的相对位置进行对位，而高分辨率的码盘会加大对位的难度及增大生产成本。

为了降低物料和劳动成本以及提高正余弦编码器的分辨率，本发明对正余弦编码器提高分辨率的电路进行进一步改进。

参考图2至图4，在本发明一实施例中，本发明提出的正余弦编码器提高分辨率的电路包括：

正弦编码信号输入端，用于接收编码器输出的正弦编码信号；

余弦编码信号输入端，用于接收编码器输出的余弦编码信号；其中，正弦编码信号输入端和余弦编码信号输入端输入的信号可为差分正交信号，也可以是单端的正交信号。

第一乘法器电路100，用于对所述正弦编码信号输入端接收的正弦编码信号和所述余弦编码信号输入端接收的余弦编码信号进行乘法运算，以得到两倍频正弦信号；

第一电阻移相电路110，用于对所述正弦编码信号和余弦编码信号分别进行移相处理，以得到正弦移相信号和余弦移相信号；

第二乘法器电路120，用于对正弦移相信号和余弦移相信号进行乘法运算，以得到两倍频余弦信号。

在本实施例中，正弦编码信号输入端和余弦编码信号输入端对应输入的信号为单端正交信号，以下用Asinθ正弦编码信号和Bcosθ余弦编码信号表示。其中，A为常数，B也为常数；Asinθ正弦编码信号和Bcosθ正弦编码信号作为编码器输出的初始信号，经过正弦编码信号输入端和余弦编码信号输入端输入后，两路信号分别经第一电阻移相电路110处理后输出正弦移相信号Asin(θ+1/4π)和余弦移相信号Bcos(θ+1/4π)，此时，编码器输出的初始的正弦编信号和余弦编码信号分别完成了90度的移相处理。根据二倍角公式sin2θ＝2sinθcosθ可知，将第一路移相输出信号Asin(θ+1/4π)与第二路移相输出信号Bcos(θ+1/4π)经第一乘法器电路U2进行乘法运算后输出Csin(2θ+1/2π)，其中，C为常数，根据三角函数的诱导公式sin(θ+π/2)＝cosθ可知，Csin(2θ+1/2π)＝Ccos2θ，Asinθ正弦编码信号和Bcosθ余弦编码信号分别经第一电阻移相电路110处理并经第二乘法器电路120进行乘法运算后输出Csin2θ。

可以理解的是，本实施例中，通过第一乘法器电路100、第一电阻移相电路110和第二乘法器电路120对输入的正弦编码信号和余弦编码信号提高到原来的两倍频，因此，本实施例在无需改变码盘结构的情况下，便可提高编码器的分辨率、节省工时成本及降低物料成本。

进一步地，在上述实施例的基础上可以实现更多的倍频，具体可参照图4所示，示出本发明四倍频的实施例，所述正余弦编码器分辨率提高电路还包括：

第三乘法器电路130，用于对两倍频正弦信号和两倍频余弦信号进行乘法运算，以得到四倍频正弦信号；

第二电阻移相电路140，用于对所述两倍频正弦信号和两倍频余弦信号分别进行移相处理，以得到两倍频正弦移相信号和两倍频余弦移相信号；

第四乘法器电路150，用于对两倍频正弦移相信号和两倍频余弦移相信号进行乘法运算，以得到四倍频余弦信号。

该实施例中，通过第一乘法器电路100、第一电阻移相电路110和第二乘法器电路120构成第一级联电路100A，通过第三乘法器电路130、第二电阻移相电路140和第四乘法器电路150构成第二级联电路100B，也就是说，通过第二级联电路100B可以将第一级联电路100A两倍频后输出的两倍频正弦信号和两倍频余弦信号放大到四倍频。需要说明的是，当增加更多级时，可以获得更高的倍频，具体放大倍频可以根据需求设定。也就是说，本实施例还可以在无需改变码盘刻度结构的情况下，兼顾用户的不同分辨率需求，大大节省工时成本及降低物料成本。

该实施例中，第二级联电路100B可采用与第一级联电路100A相同的电路结构。则第二级联电路100B和第一级联电路100A的工作原理一致，都是将输入的原始信号提高到原来的二倍频，这样正弦编码信号输入端和余弦编码信号输入端输入的正余弦编码信号经第一级联电路100A和第二级联电路100B处理后会输出四倍频的正余弦编码信号。

在一实施例中，为了提高输入信号的可靠性，对正弦编码信号输入端和余弦编码信号输入端输入的信号先进行放大处理，具体地，所述正余弦编码器分辨率提高电路还包括第一放大电路160；

所述第一放大电路160，用于对所述正弦编码信号输入端接收的正弦编码信号和所述余弦编码信号输入端接收的余弦编码信号进行幅值放大，以得到2倍幅值的正弦编码信号和2倍幅值的余弦编码信号，再输入至所述第一乘法器电路100和第一电阻移相电路110；其中，所述第一放大电路160不仅对输入的正弦编码信号和余弦编码信号起到放大的作用，还可以起到抑制共模干扰的作用。

例如，当正弦编码信号输入端和余弦编码信号输入端输入的差分正交信号为sinθ、-sinθ、cosθ、-cosθ信号时，所述第一放大电路160输出处理后的正弦编码信号和余弦编码信号分别为2sinθ和2cosθ，幅值变为原来的2倍。

所述第一乘法器电路100，用于对2倍幅值的正弦编码信号2sinθ和2倍幅值的余弦编码信号2cosθ进行乘法运算，得到2倍幅值的两倍频正弦信号2sin2θ；

所述第一电阻移相电路110，用于对2倍幅值的正弦编码信号和2倍幅值的余弦编码信号分别进行移相处理，以得到

倍幅值的正弦移相信号和/>

倍幅值的余弦移相信号；

所述第二乘法器电路120，用于对

倍幅值的正弦移相信号和/>

倍幅值的余弦移相信号进行乘法运算，以得到2倍幅值的两倍频余弦信号2cos2θ。需要说明的是，所述第一乘法器电路100与第二乘法器电路120的输出信号的增益为1，当然也可以根据需求将所述第一乘法器电路100的输出信号的增益设置为其他数值，此处不做限定。

当然，为了减少信号的干扰，在第一放大电路160与第一级联电路100A之间还可以增设滤波电路，在正弦编码信号输入端和余弦编码信号输入端输入的信号为单端正交信号时，滤波电路可采用低通滤波器、高通滤波器或者带通滤波器，此处不做具体限定。

此外，所述正余弦编码器分辨率提高电路还包括第二放大电路170，所述第二放大电路170与所述第一级联电路100A相连接，所述第二放大电路170，用于对所述两倍频正弦信号和两倍频余弦信号进行信号调理，起到放大整形及滤波的作用。为了对其他倍频信号起到放大整形及滤波的作用，所述第二放大电路170还可以与其他级联电路相连接，此处不做限制。例如，所述第二放大电路170还可以与第二级联电路100B相连接，用于对所述四倍频正弦信号和四倍频余弦信号进行放大整形处理。

在一实施例中，参考图2，上述第一电阻移相电路110包括移相器S，所述移相器S用于对输入的所述正弦编码信号和余弦编码信号分别进行90度移相处理，并输出所述正弦移相信号和余弦移相信号至所述第二乘法器电路120。

在本实施例中，输入的单端正交信号为Asinθ正弦编码信号和Bcosθ余弦编码信号，其中，A为常数，B也为常数；Asinθ正弦编码信号和Bcosθ正弦编码信号作为编码器输出的初始信号，经过正弦编码信号输入端和余弦编码信号输入端输入后，两路信号分别经移相器S处理后输出正弦移相信号Asin(θ+1/4π)和余弦移相信号Bcos(θ+1/4π)，此时，所述正弦编信号和余弦编码信号分别完成了90度的移相处理。参考图3，假设U1＝Umsinwt，U2＝Umcoswt；其中，Um、w、Uom为常数，则输出的电压为

根据三角函数公式可推出/>

由此可知，改变R1和R2的比值，可以改变/>

也就改变了输出电压Uo相对U1的相位，同时也改变了输出电路Uo的幅值Uom。

在一实施例中，所述第一乘法器电路100包括第一乘法器U1；所述第一乘法器，用于对输入的所述正弦移相信号和余弦移相信号进行乘法运算输出两倍频正弦信号。Asinθ正弦编码信号和Bconsθ余弦编码信号分别经第一乘法器U1进行乘法运算后输出Csin2θ。

在一实施例中，所述第二乘法器电路120包括第二乘法器，用于对输入的所述正弦移相信号和余弦移相信号进行乘法运算输出两倍频余弦信号。

根据二倍角公式sin2θ＝2sinθcosθ可知，将正弦移相信号Asin(θ+1/4π)和余弦移相信号Bcos(θ+1/4π)经第二乘法器U2进行乘法运算后输出Csin(2θ+1/2π)，其中，C为常数，根据三角函数的诱导公式sin(θ+π/2)＝cosθ可知，Csin(2θ+1/2π)＝Ccos2θ，即经过第二乘法器U2后输出两倍频余弦信号。

需要说明的是，所述第一乘法器与第二乘法器的输出增益可调，此处不做限定。

在一实施例中，所述正余弦编码器分辨率提高电路还包括差分放大电路，

所述差分放大电路具有第一正向输入端、第一反向输入端、第二正向输入端、第二反向输入端，所述正弦编码信号输入端对应所述第一正向输入端和第一反向输入端为两个，用于对应输入正向正弦编码信号和反向正弦编码信号；

所述差分放大电路具有第二正向输入端和第二反向输入端，所述余弦编码信号输入端对应所述第二正向输入端和第二反向输入端为两个，用于对应输入正向余弦编码信号和反向余弦编码信号；

所述差分放大电路，用于对接收的所述正向正弦编码信号和反向正弦编码信号进行幅值放大，以得到2倍幅值的正弦编码信号，以及对接收的所述正向余弦编码信号和反向余弦编码信号进行幅值放大，以得到2倍幅值的余弦编码信号，再输入至所述第一乘法器电路和第一电阻移相电路；

其中，所述第一乘法器电路，用于对2倍幅值的正弦编码信号和2倍幅值的余弦编码信号进行乘法运算，得到2倍幅值的两倍频正弦信号；

所述第一电阻移相电路，用于对2倍幅值的正弦编码信号和2倍幅值的余弦编码信号分别进行移相处理，以得到

倍幅值的正弦移相信号和/>

倍幅值的余弦移相信号；

所述第二乘法器电路，用于对

倍幅值的正弦移相信号和/>

倍幅值的余弦移相信号进行乘法运算，以得到2倍幅值的两倍频余弦信号。

参考图4，在本实施例中，所述第一放大电路160包括第一电阻R1、第二电阻R2、第三电阻R3、第四电阻R4、第五电阻R5、第六电阻R6、第七电阻R7、第八电阻R8、第一运放U1A和第二运放U1B；

所述第一电阻R1的第一端、所述第二电阻R2的第一端分别与所述正弦编码信号输入端相连接，所述第一电阻R1的第二端经第七电阻R7接地，所述第一电阻R1的第二端与所述第一运放U1A的正向输入端相连接，所述第二电阻R2的第二端与所述第一运放U1A的反向输入端相连接，所述第二电阻R2的第二端经所述第八电阻R8与所述第一运放U1A的输出端相连接，所述第一运放U1A的电源端分别与正电源VCC和负电源VDD相连接；所述第一运放U1A和第二运放U1B等组成的差动放大电路的不仅可以进行信号的放大，还可以抑制共模干扰。

所述第一运放U1A，用于将所述正弦编码信号输入端接收的正弦编码信号处理为2倍幅值的正弦编码信号；这样，当输入差分正交信号为sinθ、-sinθ、cosθ、-cosθ时，输入的sinθ和-sinθ正弦编码信号经所述第一运放U1A处理后，输出2倍幅值的正弦编码信号2sinθ；

所述第三电阻R3的第一端、所述第四电阻R4的第一端分别与所述余弦编码信号输入端相连接，所述第三电阻R3的第二端经第五电阻R5接地，所述第三电阻R3的第二端与所述第二运放的正向输入端相连接，所述第四电阻R4的第二端与所述第二运放U1B的反向输入端相连接，所述第四电阻R4的第二端经所述第六电阻R6与所述第二运放U1B的输出端相连接；

所述第二运放U1B，用于将所述余弦编码信号输入端接收的余弦编码信号处理为2倍幅值的余弦编码信号，这样，输入的cosθ和-cosθ余弦编码信号经所述第二运放U1B处理后，输出2倍幅值的余弦编码信号2cosθ。

进一步地，所述正余弦编码器分辨率提高电路还包括第一反向处理电路180；

所述第一反向处理电路180，用于将所述2倍幅值的正弦编码信号进行相位反转180度处理，输出相位反转信号至所述第一电阻移相电路110，也就是将输出的2sinθ的正弦编码信号处理为-2sinθ的相位反转信号。

其中，所述第一反向处理电路180可包括第九电阻R9、第十电阻R10、第十一电阻R11和第三运放U2A，所述第九电阻R9的第一端与所述第一放大电路160的第一输出端相连接，也就是与所述第一运放U1A的输出端相连接，所述第九电阻R9的第二端经所述第十电阻R10与所述第三运放的输出端相连接，所述第九电阻的第二端与所述第三运放U2A的反向输入端相连接，所述第十一电阻R11的第一端与地相连，所述第十一电阻R11的第二端与所述第三运放U2A的正向输入端相连接，所述第三运放U2A的电源端分别与正电源VCC和负电源VDD相连接，其中，所述第三运放U2A为反向器，所述反向器可由三极管或者场效应管替代，也可实现对2倍幅值的正弦编码信号进行相位反转180度的功能。

所述第一电阻移相电路110可包括第十二电阻R12、第十三电阻R13、第十四电阻R14和第十五电阻R15；

所述第十二电阻R12的第一输入端与所述第一运放U1A的输出端相连接，所述第十二电阻R12的第二端经第十三电阻R13和第十四电阻R14与所述第十五电阻R15的第一端相连接，所述第十五电阻R15的第二端与所述第三运放U2A的输出端相连接，所述第二运放U1B的输出端连接于所述第十三电阻R13和第十四电阻R14之间，所述第二电阻移相电路140的第一输出端连接于所述第十二电阻R12和第十三电阻R13之间，所述第二电阻移相电路140的第二输出端连接于所述第十四电阻R14和第十五电阻R15之间；也就是说，输出的2sinθ的正弦编码信号、2cosθ的余弦编码信号经过所述第一电阻移相电路110处理后会输出

的第一移相信号，2cosθ的余弦编码信号和-2sinθ正弦编码信号经所述第一电阻移相电路110处理后会输出/>

的第二移相信号。

第一乘法器电路100包括第一乘法器A1，第二乘法器电路120包括第二乘法器A2，所述第一乘法器A1的第一输入端与所述第一运放U1A的输出端相连接，所述第一乘法器A1的第二输入端与所述第二运放U1B的输出端相连接，所述第二乘法器A2的第一输入端与所述第二电阻移相电路140的第一输出端相连接，所述第二乘法器A2的第二输入端与所述第二电阻移相电路140的第二输出端相连接，需要说明的是，第一乘法器A1和第二乘法器A2的信号输出增益设置为1，但不仅仅限于输出信号增益不变，也可以根据实际需求设置成其他倍数。

也就是说，2sinθ的正弦编码信号和2cosθ的余弦编码信号经第一乘法器A1进行乘法运算处理后输出2sin2θ正弦编码信号,

的第一移相信号和/>

的第二移相信号经第二乘法器A2进行乘法运算处理后输出2cos2θ的余弦编码信号。在本实施例中，第一乘法器电路100、第一电阻移相电路110、第二乘法器电路120和第一反向处理电路180构成第一级联电路100A，第一放大电路160与第一级联电路100A相连接使输入的正弦编码信号和余弦编码信号提高到原来的两倍频，此后还可以在所述第一级联电路100A后端依次增加第二级联电路100B或者其他级联电路，所述第二级联电路100B包括第二电阻移相电路140、第三乘法器电路130、第二反向处理电路190和第四乘法器电路150，具体包括第四运放U2B、第十六电阻至第二十二电阻、第三乘法器A3和第四乘法器A4等电子器件，将输入的2sin2θ正弦编码信号和2cos2θ的余弦编码信号经过所述第二级联电路100B处理输出为sin4θ正弦编码信号和cos4θ的余弦编码信号，这样输入正弦编码信号输入端和余弦编码信号输入端输入的正余弦编码信号变为原来的四倍频，因为所述第一级联电路100A和第二级联电路100B的结构相同，连接关系也类似则不再赘述。

进一步地，所述第二级联电路100B与所述第二放大电路170连接，所述第二放大电路170包括第五运放U3A和第六运放U3B，所述第五运放U3A的正向输入端与所述第三乘法器A3的输出端相连接，所述第五运放U3A的反向输入信号与所述第五运放U3A的输出端相连接，所述第五运放U3A的电源分别与正电源VCC和负电源VDD相连接，所述第六运放U3B的正向输入端与所述第四乘法器A4的输出端相连接，所述第六运放U3B的反向输入端与所述第六运放U3B的输出端相连接，这样sin4θ正弦编码信号和cos4θ的余弦编码信号经过所述第二放大电路170处理的变为2sin4θ的正弦编码信号和2cos4θ的余弦编码信号，所述第二放大电路170也可进行其他倍幅的放大，此处不做具体限定，所述第二放大电路170处理对输出的sin4θ正弦编码信号和cos4θ进行了放大及滤波。

以上所述仅为本发明的可选实施例，并非因此限制本发明的专利范围，凡是在本发明的发明构思下，利用本发明说明书及附图内容所作的等效结构变换，或直接/间接运用在其他相关的技术领域均包括在本发明的专利保护范围内。

Claims (10)

1.一种正余弦编码器分辨率提高电路，其特征在于，所述正余弦编码器分辨率提高电路包括：

正弦编码信号输入端，用于接收编码器输出的正弦编码信号；

余弦编码信号输入端，用于接收编码器输出的余弦编码信号；

第一乘法器电路，用于对所述正弦编码信号输入端接收的正弦编码信号和所述余弦编码信号输入端接收的余弦编码信号进行乘法运算，以得到两倍频正弦信号；

第一电阻移相电路，用于对所述正弦编码信号和余弦编码信号分别进行移相处理，以得到正弦移相信号和余弦移相信号；

第二乘法器电路，用于对正弦移相信号和余弦移相信号进行乘法运算，以得到两倍频余弦信号。

2.如权利要求1所述正余弦编码器分辨率提高电路，其特征在于，所述正余弦编码器分辨率提高电路还包括：

第三乘法器电路，用于对两倍频正弦信号和两倍频余弦信号进行乘法运算，以得到四倍频正弦信号；

第二电阻移相电路，用于对所述两倍频正弦信号和两倍频余弦信号分别进行移相处理，以得到两倍频正弦移相信号和两倍频余弦移相信号；

第四乘法器电路，用于对两倍频正弦移相信号和两倍频余弦移相信号进行乘法运算，以得到四倍频余弦信号。

3.如权利要求1或2所述正余弦编码器分辨率提高电路，其特征在于，所述正余弦编码器分辨率提高电路还包括第一放大电路；

所述第一放大电路，用于对所述正弦编码信号输入端接收的正弦编码信号和所述余弦编码信号输入端接收的余弦编码信号进行幅值放大，以得到2倍幅值的正弦编码信号和2倍幅值的余弦编码信号，再输入至所述第一乘法器电路和第一电阻移相电路；

其中，所述第一乘法器电路，用于对2倍幅值的正弦编码信号和2倍幅值的余弦编码信号进行乘法运算，得到2倍幅值的两倍频正弦信号；

所述第一电阻移相电路，用于对2倍幅值的正弦编码信号和2倍幅值的余弦编码信号分别进行移相处理，以得到

倍幅值的正弦移相信号和/>

倍幅值的余弦移相信号；

所述第二乘法器电路，用于对

倍幅值的正弦移相信号和/>

倍幅值的余弦移相信号进行乘法运算，以得到2倍幅值的两倍频余弦信号。

4.如权利要求1所述正余弦编码器分辨率提高电路，其特征在于，所述正余弦编码器分辨率提高电路还包括第二放大电路；

所述第二放大电路，用于对所述两倍频正弦信号和两倍频余弦信号进行放大整形处理。

5.如权利要求2所述正余弦编码器分辨率提高电路，其特征在于，所述正余弦编码器分辨率提高电路还包括第二放大电路；

所述第二放大电路，用于对所述四倍频正弦信号和四倍频余弦信号进行放大整形处理。

6.如权利要求1所述正余弦编码器分辨率提高电路，其特征在于，所述第一电阻移相电路包括移相器；

所述移相器，用于对输入的所述正弦编码信号和余弦编码信号分别进行90度移相处理，并输出所述正弦移相信号和余弦移相信号至所述第一乘法器电路。

7.如权利要求6所述正余弦编码器分辨率提高电路，其特征在于，所述第一乘法器电路包括第一乘法器；

所述第一乘法器，用于对输入的所述正弦移相信号和余弦移相信号进行乘法运算输出两倍频余弦信号；和/或，

所述第二乘法器电路包括第二乘法器，用于对输入的所述正弦移相信号和余弦移相信号进行乘法运算输出两倍频正弦信号。

8.如权利要求1或2所述正余弦编码器分辨率提高电路，其特征在于，所述正余弦编码器分辨率提高电路还包括差分放大电路，

所述差分放大电路具有第一正向输入端、第一反向输入端、第二正向输入端、第二反向输入端，所述正弦编码信号输入端对应所述第一正向输入端和第一反向输入端为两个，用于对应输入正向正弦编码信号和反向正弦编码信号；

所述差分放大电路具有第二正向输入端和第二反向输入端，所述余弦编码信号输入端对应所述第二正向输入端和第二反向输入端为两个，用于对应输入正向余弦编码信号和反向余弦编码信号；

所述差分放大电路，用于对接收的所述正向正弦编码信号和反向正弦编码信号进行幅值放大，以得到2倍幅值的正弦编码信号，以及对接收的所述正向余弦编码信号和反向余弦编码信号进行幅值放大，以得到2倍幅值的余弦编码信号，再输入至所述第一乘法器电路和第一电阻移相电路；

其中，所述第一乘法器电路，用于对2倍幅值的正弦编码信号和2倍幅值的余弦编码信号进行乘法运算，得到2倍幅值的两倍频正弦信号；

所述第一电阻移相电路，用于对2倍幅值的正弦编码信号和2倍幅值的余弦编码信号分别进行移相处理，以得到

倍幅值的正弦移相信号和/>

倍幅值的余弦移相信号；

所述第二乘法器电路，用于对

倍幅值的正弦移相信号和/>

倍幅值的余弦移相信号进行乘法运算，以得到2倍幅值的两倍频余弦信号。

9.如权利要求8所述正余弦编码器分辨率提高电路，其特征在于，所述差分放大电路包括第一运放和第二运放；

所述第一运放，用于将所述正弦编码信号输入端接收的正向正弦编码信号和反向正弦编码信号处理为2倍幅值的正弦编码信号；

所述第二运放，用于将所述余弦编码信号输入端接收的正向余弦编码信号和反向余弦编码信号处理为2倍幅值的余弦编码信号。

10.如权利要求8所述正余弦编码器分辨率提高电路，其特征在于，所述正余弦编码器分辨率提高电路还包括反向处理电路；

所述反向处理电路，用于将所述2倍幅值的正弦编码信号进行相位反转180度处理，输出相位反转信号至所述第一电阻移相电路。

Images