CH616286A5

CH616286A5 -

Info

Publication number: CH616286A5
Application number: CH586777A
Authority: CH
Inventors: Kurt Smutny
Original assignee: Siemens Ag
Priority date: 1976-05-12
Filing date: 1977-05-11
Publication date: 1980-03-14
Also published as: NO146455B; ATA329777A; DE2621087B2; SE417778B; AT364551B; NO146455C; DE2621087C3; US4161724A; GB1578261A; IT1085073B; NO771579L; NL7705010A; BE854491A; DE2621087A1; SE7705185L

Description

Die Erfindung bezieht sich auf ein Verfahren und eine Schaltungsanordnung zum Umwandeln einer analogen Grösse in eine digitale Grösse, bei dem die analoge Grösse einer Integrationsschaltung zugeführt wird, an die während einer Umsetzperiode zeitweise eine Referenzgrösse angeschaltet ist, bei dem ferner die von einem Impulsgenerator abgegebenen Impulse während der Zeit, in der die Referenzgrösse an die Integrationsschaltung angeschaltet ist, einem Zähler zugeführt werden.

Ein solches Verfahren ist durch die DT-AS 1 295 629 bekannt. Nachteilig bei diesem bekannten Verfahren ist, dass vor Beginn einer jeden Umsetzperiode die Integrationsschaltung durch Kurzschliessen des Ausganges mit dem Eingang zurückgestellt wird und während der Rückstellzeit die analoge Grösse abgeschaltet ist. Eine während dieser Rückstellzeit auftretende Änderung der analogen Grösse kann somit nicht erfasst werden und das Umsetzergebnis ist dementsprechend ungenau.

Das gleiche gilt auch für das bekannte Dual-Slop-Verfahren. Bei diesem Verfahren wird die analoge Grösse über eine bestimmte Zeitdauer integriert, danach von dem Integrator abgeschaltet und die Referenzgrösse zum Abintegrieren des Ausgangssignales des Integrators angeschaltet. Während der Zeit, in der die Referenzgrösse an den Integrator angeschaltet ist, wird die analoge Grösse bei diesem bekannten Verfahren nicht erfasst.

Durch die DT-OS 2 439 475 ist bereits ein Verfahren zum Umwandeln einer analogen Grösse in eine digitale Grösse bekannt, bei dem die analoge Grösse fortlaufend erfasst wird. Ein Nachteil dieses Verfahrens ist jedoch, dass sich bei dem Umwandeln einer analogen Grösse in eine digitale Grösse keine konstante Dauer für den umgesetzten Mittelwert ergibt. Man erhält bei diesem bekannten Verfahren stark unterschiedliche Werte für die einzelnen Umsetzperioden, so dass wiederum aus einer Vielzahl von Umsetzperioden ein Mittelwert gebildet werden muss.

Der Erfindung liegt die Aufgabe zugrunde, ein Verfahren zum Umwandeln einer analogen in eine digitale Grösse zu schaffen, bei dem die analoge Grösse fortwährend erfasst wird und das umgesetzte Ergebnis auf eine feste Zeitspanne bezogen ist.

Die Lösung der gestellten Aufgabe gelingt bei einem Verfahren der eingangs beschriebenen Art nach der Erfindung dadurch, dass die analoge Grösse während der ersten Phase einer Umsetzperiode einem ersten Integrator und während einer sich unmittelbar an die erste Phase anschliessenden zweiten Phase der Umsetzperiode einem zweiten Integrator zugeführt wird. Durch die Verwendung von zwei Integratoren besteht die Möglichkeit, die analoge Grösse jeweils abwechselnd an einen der Integratoren anzuschalten und in der Zwischenzeit, in der die analoge Grösse nicht angeschaltet ist, die Referenzgrösse an den betreffenden Integrator zu legen. Das

2

5

10

15

20

25

30

35

40

45

50

55

60

65

3

616286

in jedem Integrator gewonnene Umsetzergebnis bezieht sich auf eine feste Integrationszeit für die analoge Grösse. Durch die Addition der beiden Umsetzergebnisse in dem gemeinsamen Zähler bezieht sich auch das Gesamtumsatzergebnis auf eine feste Integrationszeit.

Die Genauigkeit des Verfahrens lässt sich noch dadurch verbessern, dass die Referenzgrösse jeweils synchron zu dem auf den Nulldurchgang des Ausgangssignales eines Integrators folgenden Impuls von dem betreffenden Integrator abgeschaltet und das an diesem Integrator anstehende Restsignal dem anderen Tntegrator zugeführt wird. Da der Nulldurchgang des Ausgangssignales eines Integrators in der Regel nicht mit einem Impuls des Impulsgenerators zusammenfällt, entstehen bei einem zum Nulldurchgang synchronen Abschalten Quantisierungsfehler. Diese Quantisierungsfehler werden durch das zu den vom Impulsgenerator abgegebenen Impulsen synchrone Schalten und durch die Berücksichtigung des Restsignales durch den anderen Integrator praktisch vermieden.

Nach einer weiteren Ausgestaltung der Erfindung lässt sich der Steueraufwand für das Verfahren dadurch wesentlich vereinfachen, dass während der zweiten Phase der Umsetzperiode dem zweiten Integrator zusätzlich zu der analogen Grösse das Ausgangssignal des ersten Integrators zugeführt und der Eingang des ersten Integrators durch Gegenkoppeln seines Ausgangssignals auf Null gebracht und die Referenzgrösse während der ersten Phase der Umsetzperiode nur an den zweiten Integrator geschaltet wird. Bei dieser Art des Verfahrens wird das Ausgangssignal des ersten Integrators nicht mit Hilfe der Referenzgrösse abintegriert, sondern in den zweiten Integrator eingegeben. Damit entspricht das Ausgangssignal des zweiten Integrators dem Integral der analogen Grösse über die volle Umsetzperiode. Auch bei dieser Art des Verfahrens kann die Umsetzgenauigkeit noch dadurch verbessert werden, dass die Referenzgrösse jeweils synchron zu dem auf den Nulldurchgang des Ausgangssignals des zweiten Integrators folgenden Impuls abgeschaltet und das anstehende Restsignal in den Integrationsvorgang der nächsten Umsetzperiode übernommen wird. Der Aufwand an Bauelementen für das erfindungsge-mässe Verfahren lässt sich dadurch gering halten, dass das Ausgangssignal des ersten Integrators einem invertierenden Eingang desselben und einem invertierenden Eingang des zweiten Integrators zugeführt wird, dem über einen nicht invertierenden Eingang gleichzeitig die analoge Grösse zugeführt wird. Durch die Verwendung eines invertierenden ersten Integrators wird das Gegenkoppeln durch einfaches Kurzschliessen zwischen dem Ausgang und dem invertierenden Eingang dieses Integrators erreicht.

Der Einfluss von inneren Fehlern auf die Genauigkeit des Umsetzergebnisses wird nach einer weiteren Ausgestaltung dadurch ausgeschaltet, dass an die Integratoren eine Hilfsspannung zur Driftkompensation gelegt wird. Es ist besonders vorteilhaft, dass die zur Driftkompensation angelegte Hilfsspannung selbsttätig so eingestellt wird, dass das Ausgangssignal des jeweiligen Integrators beim Nullsignal an seinem Eingang konstant bleibt. Durch das selbsttätige Einstellen der Hilfsspannung wird der Einfluss von inneren Fehlern auch bei sich ändernden Einsatzbedingungen für die Integratoren ausgeschaltet. Das selbsttätige Einstellen der Hilfsspannung erfolgt zweckmässigerweise durch einen Regler, dem als Istwert die Änderungsgeschwindigkeit des Ausgangssignals des jeweiligen Integrators oder eine der Änderungsgeschwindigkeit proportionale Grösse und als Sollwert Null zugeführt wird, wobei der Soll- und Istwert während einer Umsetzperiode periodisch an den Regler an- und abgeschaltet werden und die Stellgrösse mit Hilfe eines Speichers während der gesamten Umsetzperiode wirksam bleibt.

Eine besonders einfache Schaltungsanordnung zur Durchführung des Verfahrens ist dadurch gekennzeichnet, dass ein erster Integrator mit einem invertierenden und ein zweiter Integrator mit einem invertierenden und einem nicht invertierenden Eingang vorgesehen ist, dass während der ersten Phase einer Umsetzperiode die analoge Grösse mittels eines ersten, von einem Zeitsignalgeber gesteuerten Schaltelementes an den invertierenden Eingang des ersten Integrators und die Referenzgrösse mittels eines zweiten Schaltelementes, das durch einen an den Ausgang des zweiten Integrators angeschlossenen Komparator synchron zu den vom Impulsgenerator abgegebenen Impulsen gesteuert ist, in Abhängigkeit von der Polarität des Ausgangssignales des zweiten Integrators an einen seiner Eingänge an- und abgeschaltet ist, dass während der zweiten Phase einer Umsetzperiode mittels dritter, vierter und fünfter, durch den Zeitsignalgeber gesteuerter Schaltelemente die analoge Grösse an den nicht invertierenden Eingang des zweiten Integrators und das Ausgangssignal des ersten Integrators sowohl an dessen invertierenden Eingang als auch an den invertierenden Eingang des zweiten Integrators an- und abgeschaltet ist.

Anhand eines in der Zeichnung dargestellten Ausführungsbeispieles wird der Gegenstand der Erfindung nachfolgend näher beschrieben.

Die dargestellte Schaltungsanordnung enthält einen ersten Integrator 1 mit einem invertierenden Eingang (—) und einen zweiten Integrator 2 mit einem invertierenden (-) und einem nicht invertierenden Eingang (+). An den Ausgang des zweiten Integrators 2 ist ein Komparator 3 angeschlossen. Der Komparator 3 weist zwei Ausgänge auf, an denen je nach Polarität des Ausgangssignals des zweiten Integrators 2 ein Signal erscheint. Die beiden Ausgänge des Komperators 3 sind mit dem Vor-und Rückwärtszähleingang eines Zählers 4 verbunden. Je nachdem, an welchem Ausgang des Komparators 3 ein Signal ansteht, wird der Zähler 4 auf Vor- oder Rückwärtszählen geschaltet. Der Zähleingang des Zählers 4 ist an eine UND-Stufe 5 angeschlossen. An die Ausgänge des Komparators 3 sind ferner zwei Eingänge einer Steuerstufe 6 angeschlossen, welche die Polarität der Ausgangssignale des Komparators 3 erfasst. Ein bei Polaritätswechsel der Komparatorausgangssig-nale signalführender Ausgang der Steuerstufe 6 ist mit dem Stopp-Eingang des Zählers 4 verbunden.

Die Schaltungsanordnung weist fernerhin einen Impulsgenerator 7 auf, der mit einem Zeitsignalgeber 8 verbunden ist. Der Zeitsignalgeber 8 besitzt zwei Ausgänge 8a und 8b. Der Ausgang 8a führt während einer ersten Phase der Umsetzperiode ein Signal und der Ausgang 8b während einer zweiten Phase der Umsetzperiode. Die Gesamtdauer der beiden Phasen entspricht der Dauer einer Umsetzperiode. Der Ausgang 8a ist mit dem einen Eingang der UND-Stufe 5 verbunden. Der andere Eingang der UND-Stufe 5 liegt am Ausgang des Impulsgenerators 7. Damit können während der Zeit, in der der Ausgang 8a des Zeitsignalgebers 8 Signal führt, Impulse des Impulsgenerators 7 an den Zähler 4 gelangen.

Durch das am Ausgang 8a anstehende Ausgangssignal des Zeitsignalgebers 8 wird ejn erstes Schaltelement 9 betätigt, durch welches die analoge Grösse Ux an den invertierenden Eingang (—) des ersten Integrators 1 geschaltet wird. Durch das Ausgangssignal des Ausganges 8a wird ferner der Komparator 3 gestartet. Das Ausgangssignal des Ausganges 8b steuert ein drittes, viertes und fünftes Schaltelement 10,11 und 12, wobei über das dritte Schaltelement 10 die analoge Grösse Ux an den nicht invertierenden Eingang (+) des zweiten Integrators 2,

über das vierte Schaltelement 11 der Ausgang des ersten Integrators 1 an dessen invertierenden Eingang (—) und über das fünfte Schaltelement 12 der Ausgang des ersten Integrators 1 an den invertierenden Eingang (-) des zweiten Integrators 2 geschaltet ist. Weiterhin ist ein zweites Schaltelement 13 vorgesehen, das zweckmässigerweise als Umschalteinrichtung ausgebildet ist. Dieses zweite Schaltelement 13 wird durch ein

5

10

15

20

25

30

35

40

45

50

55

60

65

616286

Ausgangssignal der Steuerstufe 6 in Abhängigkeit von der Polarität des Ausgangssignales des Komparators 3 entweder mit dem invertierenden (—) oder dem nicht invertierenden Eingang (+) des zweiten Integrators 2 verbunden und damit eine Referenzgrösse UR an den entsprechenden Eingang des zweiten Integrators 2 gelegt.

Mit dem ersten Integrator 1 ist noch eine Steuerschaltung 14 und mit dem zweiten Integrator 2 eine Steuerschaltung 15 verbunden. Die Steuerschaltungen 14 und 15 liefern Hilfsspannungen zur Driftkompensation der beiden Integratoren. Die Schalteinrichtungen zum Anschalten der Steuerschaltung 14 und 15 an die Integratoren sind in der Zeichnung nicht dargestellt. Derartige Schalteinrichtungen können bereits in die Integratoren mit einbezogen sein.

Die Schaltungsanordnung arbeitet wie folgt: Zunächst führt der Ausgang 8a des Zeitsignalgebers 8 ein Steuersignal. Durch dieses Steuersignal wird das erste Schaltelement 9 eingeschaltet und legt die analoge Grösse Ux an den invertierenden Eingang (—) des ersten Integrators 1. Ferner wird das zweite Schaltelement 13 je nach Polarität des Ausgangssigna-Ies des zweiten Integrators 2 auf den invertierenden (-) oder den nicht invertierenden Eingang (+) des zweiten Integrators 2 geschaltet. Damit liegt die Referenzgrösse Ur an dem entsprechenden Eingang des zweiten Integrators 2. Durch das Steuersignal am Ausgang 8a des Zeitsignalgebers 8 werden ferner die Impulse des Impulsgenerators 7 über die UND-Stufe 5 an den Zähler 4 weitergeleitet. Durch das Ausgangssignal des Komparators 3 ist der Zähler 4 entweder auf Vor- oder Rückwärtszählen geschaltet.

Nachdem das erste Schaltelement 9 eingeschaltet ist, wird die analoge Grösse Ux in dem ersten Integrator 1 integriert. Mit dem Anlegen der Referenzgrösse UR an den zweiten Integrator 2 beginnt an diesem Integrator das Abintegrieren des Ausgangssignales. Gleichzeitig mit dem Anlegen der Referenzgrösse Ur an den zweiten Integrator 2 ist der Zähler 4 durch das Steuersignal an dem Ausgang 8a des Zeitsignalgebers 8 gestartet worden. Sobald das Ausgangssignal des zweiten Integrators 2 auf Null abintegriert ist, erfolgt taktsynchron mit dem nächsten Impuls des Impulsgenerators 7 ein Polaritätswechsel des Ausgangssignals des Komparators 3. Ein solcher Polaritätswechsel hat ein Ausgangssignal der Steuerstufe 6 zur Folge, durch welches der Zähler 4 gestoppt wird. Der erreichte Zählerstand ist somit ein Mass für die analoge Grösse. Gleichzeitig mit dem Stoppen des Zählers 4 wird über die Steuerstufe 6 auch die Referenzgrösse UR wieder von dem Eingang des Hauptintegrators 2 abgeschaltet. Da der Zähler 4 nicht unmittelbar beim Nullwerden des Ausgangssignales des Hauptintegrators gestoppt wird sondern erst bei dem auf das Nullwerden folgenden Impuls, bleibt an dem Ausgang des zweiten Integrators 2 ein Restsignal stehen. Dieses Restsignal wird zur Vermeidung von Ungenauigkeiten in den nächsten Integrationsvorgang mit einbezogen.

Nach einer bestimmten Dauer verschwindet das Steuersignal an dem Ausgang 8a des Zeitsignalgebers 8, wodurch die erste Phase der Umsetzperiode beendet ist. Unmittelbar darauf erscheint an dem Ausgang 8b ein Steuersignal, wodurch die zweite Phase der Umsetzperiode beginnt. Mit dem Verschwinden des Steuersignales an dem Ausgang 8a wird das erste Schaltelement 9 geöffnet und somit die analoge Grösse Ux von dem ersten Integrator 1 abgeschaltet. Durch das Steuersignal am Ausgang 8b wird nunmehr das dritte Schaltelement 10 geschlossen und die analoge Grösse Ux an den nicht invertierenden Eingang (+) des zweiten Integrators 2 gelegt. Ferner wird über das vierte Schaltelement 11 der Ausgang des ersten Integrators 1 auf dessen invertierenden Eingang (-) gegengekoppelt und das Ausgangssignal des ersten Integrators 1 über das fünfte Schaltelement 12 an den invertierenden Eingang (—) des zweiten Integrators gelegt. Die Steuerung des dritten, vierten und fünften Schaltelementes 10,11 und 12 durch den Zeitsignalgeber 8 ist durch eine strichlierte Linie zwischen diesen Schaltelementen und dem Ausgang 8b des Zeitsignalgebers 8 angedeutet. Während der zweiten Phase einer Umsetzperiode wird die analoge Grösse Ux von dem zweiten Integrator 2 aufintegriert. Gleichzeitig übernimmt der zweite Integrator 2 den von dem ersten Integrator 1 in der ersten Phase der Umsetzperiode aufintegrierten Wert der analogen Grösse Ux.

Am Ende der zweiten Phase entspricht somit das Ausgangssignal des zweiten Integrators 2 dem Integral der analogen Grösse Ux über eine volle Umsetzperiode. Am Ende der zweiten Phase verschwindet das Steuersignal an dem Ausgang 8b des Zeitsignalgebers 8 und das dritte, vierte und fünfte Schaltelement 10,11 und 12 werden wieder geöffnet. Gleichzeitig erscheint am Ausgang 8a wieder ein Steuersignal, wodurch die erste Phase der nächsten Umsetzperiode eingeleitet wird.

Durch die Verwendung eines ersten Integrators 1 und eines zweiten Integrators 2 bei dem anmeldungsgemässen Verfahren besteht die Möglichkeit, die analoge Grösse Ux fortlaufend zu integrieren und dennoch eine Driftkompensation an den Integratoren durchzuführen. Dies ist dadurch möglich, dass für jeden der Integratoren in einer der beiden Phasen eine Zeitspanne besteht, in der der betreffende Integrator nicht in Funktion ist. Dies ist bei dem ersten Integrator 1 während der zweiten Phase einer Umsetzperiode nach dem Nullwerden des Einganges durch das Gegenkoppeln des Ausgangssignales und bei dem zweiten Integrator 2 während der ersten Phase einer Umsetzperiode nach dem Abintegrieren des Ausgangssignales der Fall. Während der Zeitspanne, in der der betreffende Integrator nicht in Funktion ist, wird an seinem Ausgang die Änderungsgeschwindigkeit seines Ausgangssignales oder eine der Änderungsgeschwindigkeit proportionale Grösse gemessen. Entsprechend dieser gemessenen Grösse wird in der jeweiligen Steuerschaltung 14 bzw. 15 eine Hilfsspannung eingestellt, die dann während der Zeit, in der der betreffende Integrator 1 bzw. 2 in Funktion ist, diesem als konstanter Wert zugeführt wird. Damit wird sowohl beim Auf- als auch Abintegrieren der Driftfehler des betreffenden Integrators korrigiert und somit eine hohe Genauigkeit des Umsetzergebnisses erzielt. Durch das sich stets wiederholende Messen der Änderungsgeschwindigkeit des Ausgangssignales wird eine etwaige Änderung des Driftfehlers infolge irgendwelcher Einflüsse sofort erfasst und die Hilfsspannung entsprechend eingestellt.

4

5

10

15

20

25

30

35

40

45

50

55

G

1 Blatt Zeichnungen

Claims

616286 PATENTANSPRÜCHE

1. Verfahren zum Umwandeln einer analogen Grösse in eine digitale Grösse, bei dem die analoge Grösse einer Integrationsschaltung zugeführt wird, an die während einer Umsetzperiode zeitweise eine Referenzgrösse angeschaltet ist, bei dem ferner die von einem Impulsgenerator abgegebenen Impulse während der Zeit, in der die Referenzgrösse an die Integrationsschaltung angeschaltet ist, einem Zähler zugeführt werden, dadurch gekennzeichnet, dass die analoge Grösse während der ersten Phase einer Umsetzperiode einem ersten Integrator und während einer sich unmittelbar an die erste Phase anschliessenden zweiten Phase der Umsetzperiode einem zweiten Integrator zugeführt wird.

2. Verfahren nach Patentanspruch 1, dadurch gekennzeichnet, dass die Referenzgrösse jeweils synchron zu dem auf den Nulldurchgang des Ausgangssignals eines Integrators folgenden Impuls von dem betreffenden Integrator abgeschaltet und das an diesem Integrator anstehende Restsignal dem anderen Integrator zugeführt wird.

3. Verfahren nach Patentanspruch 1, dadurch gekennzeichnet, dass während der zweiten Phase der Umsetzperiode dem zweiten Integrator zusätzlich zu der analogen Grösse das Ausgangssignal des ersten Integrators zugeführt und der Eingang des ersten Integrators durch Gegenkoppeln seines Ausgangssignals auf Null gebracht und die Referenzgrösse während der ersten Phase der Umsetzperiode nur an den zweiten Integrator geschaltet wird.

4. Verfahren nach Patentanspruch 3, dadurch gekennzeichnet, dass die Referenzgrösse jeweils synchron zu dem auf den Nulldurchgang des Ausgangssignals des zweiten Integrators folgenden Impuls abgeschaltet und das anstehende Restsignal in den Integrationsvorgang der nächsten Umsetzperiode übernommen wird.

5. Verfahren nach Patentanspruch 4, dadurch gekennzeichnet, dass das Ausgangssignal des ersten Integrators einem invertierenden Eingang desselben und einem invertierenden Eingang des zweiten Integrators zugeführt wird, dem über einen nicht invertierenden Eingang gleichzeitig die analoge Grösse zugeführt wird.

6. Verfahren nach Patentanspruch 1, dadurch gekennzeichnet, dass an die Integratoren eine Hilfsspannung zur Driftkompensation angelegt wird.

7. Verfahren nach Patentanspruch 6, dadurch gekennzeichnet, dass die zur Driftkompensation angelegte Hilfsspannung selbsttätig so eingestellt wird, dass das Ausgangssignal des jeweiligen Integrators bei Nullsignal an seinem Eingang konstant bleibt.

8. Verfahren nach Patentanspruch 7, dadurch gekennzeichnet, dass das selbsttätige Einstellen der Hilfsspannung durch einen Regler erfolgt, dem als Istwert die Änderungsgeschwindigkeit des Ausgangssignals des jeweiligen Integrators oder eine der Änderungsgeschwindigkeit proportionale Grösse und als Sollwert Null zugeführt wird, wobei der Soll- und Istwert während einer Umsetzperiode periodisch an den Regler an-und abgeschaltet werden und die Stellgrösse mit Hilfe eines Speichers während der gesamten Umsetzperiode wirksam bleibt.

9. Schaltungsanordnung zur Durchführung des Verfahrens nach Patentanspruch 3, dadurch gekennzeichnet, dass ein erster Integrator (1) mit einem invertierenden und ein zweiter Integrator (2) mit einem invertierenden und einem nicht invertierenden Eingang vorgesehen ist, dass während der ersten Phase einer Umsetzperiode die analoge Grösse (Ux) mittels eines ersten, von einem Zeitsignalgeber (8) gesteuerten Schaltelementes (9) an den invertierenden Eingang des ersten Integrators (1) und die Referenzgrösse (UR) mittels eines zweiten Schaltelementes (13), das durch einen an den Ausgang des zweiten Integrators (2) angeschlossenen Komparator (3) synchron zu den vom Impulsgenerator abgegebenen Impulsen gesteuert ist, in Abhängigkeit von der Polarität des Ausgangssignals des zweiten Integrators (2) an einen seiner Eingänge an-und abgeschaltet ist, dass während der zweiten Phase einer Umsetzperiode mittels dritter, vierter und fünfter, durch den Zeitsignalgeber (8) gesteuerten Schaltelemente (10,11,12) die analoge Grösse (Ux) an den nicht invertierenden Eingang des zweiten Integrators (2) und das Ausgangssignal des ersten Integrators (1) sowohl an dessen invertierenden Eingang als auch an den invertierenden Eingang des zweiten Integrators (2) an-und abgeschaltet ist.