DE2621087A1 - Verfahren und schaltungsanordnung zum umwandeln einer analogen groesse in eine digitale groesse - Google Patents
Verfahren und schaltungsanordnung zum umwandeln einer analogen groesse in eine digitale groesseInfo
- Publication number
- DE2621087A1 DE2621087A1 DE19762621087 DE2621087A DE2621087A1 DE 2621087 A1 DE2621087 A1 DE 2621087A1 DE 19762621087 DE19762621087 DE 19762621087 DE 2621087 A DE2621087 A DE 2621087A DE 2621087 A1 DE2621087 A1 DE 2621087A1
- Authority
- DE
- Germany
- Prior art keywords
- integrator
- variable
- output signal
- during
- switched
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M1/00—Analogue/digital conversion; Digital/analogue conversion
- H03M1/12—Analogue/digital converters
- H03M1/14—Conversion in steps with each step involving the same or a different conversion means and delivering more than one bit
- H03M1/144—Conversion in steps with each step involving the same or a different conversion means and delivering more than one bit the steps being performed sequentially in a single stage, i.e. recirculation type
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Analogue/Digital Conversion (AREA)
- Communication Control (AREA)
- Coupling Device And Connection With Printed Circuit (AREA)
Description
SIEMENS AKTIENGESELLSCHAFT *| Unser Zeichen
Berlin und München VPA 76 P 3 0 8 2 BRD
Verfahren und Schaltungsanordnung zum Umwandeln einer analogen Größe in eine digitale Größe
Die Erfindung bezieht sich auf ein Verfahren und eine Schaltungsanordnung
zum Umwandeln einer analogen Größe in eine digitale Größe, bei dem die analoge Größe einer Integrationsschaltung
zugeführt wird, an die während einer Umsetzperiode zeitweise eine Referenzgröße angeschaltet ist, bei dem ferner die
von einem Impulsgenerator abgegebenen Impulse während der Zeit, in der die Referenzgröße an die Integrationsschaltung angeschaltet
ist, einem Zähler zugeführt werden.
Ein solches Verfahren ist durch die DT-AS 1 295 629 bekannt.
Nachteilig bei diesem bekannten Verfahren ist, daß vor Beginn einer jeden Umsetzperiode die Integrationsschaltung durch Kurzschließen
des Ausganges mit dem Eingang zurückgestellt wird und während der RUckstellzeit die analoge Größe abgeschaltet ist.
Eine während dieser RUckstellzeit auftretende Änderung der analogen Größe kann somit nicht erfaßt werden und das Umsetzergebnis
ist dementsprechend ungenau.
Das gleiche gilt auch für das bekannte Dual-Slop-Verfahren. Bei
diesem Verfahren wird die analoge Größe über eine bestimmte Zeitdauer integriert, danach von dem Integrator abgeschaltet und
die Referenzgröße zum Abintegrieren des Ausgangssignales des Integrators angeschaltet. Während der Zeit, in der die Referenzgröße an den Integrator angeschaltet ist, wird die analoge Größe
bei diesem bekannten Verfahren nicht erfaßt.
Durch die DT-OS 24 39 475 ist bereits ein Verfahren zum Umwandeln einer analogen Größe in eine digitale Größe bekannt, bei
dem die analoge Größe fortlaufend erfaßt wird. Ein Nachteil
VPA 76 E 3023 709846/0S25
ML 21 Syr / 4.5.1976
dieses Verfahrens ist jedoch, daß sich bei dem Umwandeln einer
analogen Größe in eine digitale Größe keine konstante Dauer für den umgesetzten Mittelwert ergibt. Man erhält bei diesem bekannten
Verfahren stark unterschiedliche Werte für die einzelnen Umsetzperioden, so daß wiederum aus einer Vielzahl von Umsetzperioden
ein Mittelwert gebildet werden muß.
Der Erfindung liegt die Aufgabe zugrunde, ein Verfahren zum Umwandeln
einer analogen in eine digitale Größe zu schaffen, bei dem die analoge Größe fortwährend erfaßt wird und das umgesetzte
Ergebnis auf eine feste Zeitspanne bezogen ist.
Die Lösung der gestellten Aufgabe gelingt bei einem Verfahren der eingangs beschriebenen Art nach der Erfindung dadurch, daß
die analoge Größe während der ersten Phase einer Umsetzperiode einem ersten Integrator und während einer sich unmittelbar an die
erste Phase anschließenden zweiten Phase der Umsetzperiode einem zweiten Integrator zugeführt wird und die Impulse während des
Angeschaltetseins der Referenzgröße von einem für beide Integratoren gemeinsamen Zähler gezählt werden. Durch die Verwendung
von zwei Integratoren besteht die Möglichkeit, die analoge Größe jeweils abwechselnd an einen der Integratoren anzuschalten und
in der Zwischenzeit, in der die analoge Größe nicht angeschaltet ist, die Referenzgröße an den betreffenden Integrator zu legen.
Das in jedem Integrator gewonnene Umsetzergebnis bezieht sich auf eine feste Integrationszeit für die analoge Größe. Durch die
Addition der beiden Umsetzergebnisse in dem gemeinsamen Zähler bezieht sich auch das Gesamtumsatzergebnis auf eine feste Integrationszeit.
Die Genauigkeit des Verfahrens läßt sich noch dadurch verbessern, daß die Referenzgröße jeweils synchron zu dem auf den Nulldurchgang
des Ausgangssignales eines Integrators folgenden Impuls von dem betreffenden Integrator abgeschaltet und das an diesem Integrator
anstehende Restsignal dem anderen Integrator zugeführt wird. Da der Nulldurchgang des Ausgangssignales eines Integrators
in der Regel nicht mit einem Impuls des Impulsgenerators
zusammenfällt, entstehen bei einem zum Nulldurchgang synchronen
700846/0525
VPA 76 E 3023
Abschalten Quantisierungsfehler. Diese Quantisierungsfehler werden durch das zu den vom Impulsgenerator abgegebenen Impulsen
synchrone Schalten und durch die Berücksichtigung des Restsignales durch den anderen Integrator praktisch vermieden.
Nach einer weiteren Ausgestaltung der Erfindung läßt sich der Steueraufwand für das Verfahren dadurch wesentlich vereinfachen,
daß während der zweiten Phase der Umsetzperiode dem zweiten Integrator zusätzlich zu der analogen Größe das Ausgangssignal des
ersten Integrators zugeführt und der Eingang des ersten Integrators durch Gegenkoppeln seines Ausgangssignals auf Null gebracht
und die Referenzgröße während der ersten Phase der Umsetzperiode nur an den zweiten Integrator geschaltet wird. Bei dieser Art
des Verfahrens wird das Ausgangssignal des ersten Integrators nicht mit Hilfe der Referenzgröße abintegriert, sondern in den
zweiten Integrator eingegeben. Damit entspricht das Ausgangssignal des zweiten Integrators dem Integral der analogen Größe
über die volle Umsetzperiode. Auch bei dieser Art des Verfahrens kann die Umsetzgenauigkeit noch dadurch verbessert werden, daß
die Referenzgröße jeweils synchron zu dem auf den Nulldurchgang
des Ausgangssignals des zweiten Integrators folgenden Impuls abgeschaltet und das anstehende Restsignal in den Integrationsvorgang der nächsten Umsetzperiode übernommen wird. Der Aufwand
an Bauelementen für das erfindungsgemäße Verfahren läßt sich
dadurch gering halten, daß das Ausgangseignal des ersten Integrators
einem invertierenden Eingang desselben und einem invertierenden Eingang des zweiten Integrators zugeführt wird, dem
über einen nicht invertierenden Eingang gleichzeitig die analoge Größe zugeführt wird. Durch die Verwendung eines invertierenden
ersten Integrators wird das Gegenkoppeln durch einfaches Kurzschließen zwischen dem Ausgang und dem invertierenden Eingang
dieses Integrators erreicht.
Der Einfluß von inneren Fehlern auf die Genauigkeit des Umsetzergebnisses
wird nach einer weiteren Ausgestaltung dadurch ausgeschaltet, daß an die Integratoren eine Hilfsspannung zur
Driftkompensation gelegt wird. Es ist besonders vorteilhaft, daß die zur Driftkompensation angelegte Hilfsspannung selbsttätig
VPA 76 E 3021
so eingestellt wird, daß das Ausgangssignal des jeweiligen
Integrators beim Nullsignal an seinem Eingang konstant bleibt. Durch das selbsttätige Einstellen der Hllfsspannung wird der
Einfluß von Inneren Fehlern auch bei sich ändernden Einsatzbedingungen
für die Integratoren ausgeschaltet. Das selbsttätige Einstellen der Hllfsspannung erfolgt zweckmäßigerweise durch
einen Regler, dem als Istwert die Änderungsgeschwindigkeit des Ausgangssignals des jeweiligen Integrators oder eine der Änderungsgeschwindigkeit
proportionale Größe und als Sollwert Null zugeführt wird, wobei der Soll- und Istwert während einer Umsetzperiode
periodisch an den Regler an- und abgeschaltet werden und die Stellgröße mit Hilfe eines Speichers während der gesamten
Umsetzperiode wirksam bleibt.
Eine besonders einfache Schaltungsanordnung zur Durchführung des Verfahrens ist dadurch gekennzeichnet, daß ein erster Integrator
mit einem invertierenden und ein zweiter Integrator mit einem invertierenden und einem nicht invertierenden Eingang
vorgesehen ist, daß während der ersten Phase einer Umsetzperiode die analoge Größe mittels eines ersten, von einem Zeitsignalgeber
gesteuerten Schaltelementes an den invertierenden Eingang
des ersten Integrators und die Referenzgröße mittels eines zweiten Schaltelementes, das durch einen an den Ausgang des Hauptintegrators
angeschlossenen Komparator synchron zu den vom Impulsgenerator abgegebenen Impulsen gesteuert ist, in Abhängigkeit
von der Polarität des Ausgangssignales des zweiten Integrators an einen seiner Eingänge an- und abgeschaltet ist, daß
während der zweiten Phase einer Umsetzperiode mitiels dritter,
vierter und fünfter, durch den Zeitsignalgeber gesteuerter Schaltelemente die analoge Größe an den nicht invertierenden
Eingang des zweiten Integrators und das Ausgangssignal des ersten Integrators sowohl an dessen invertierenden Eingang als
auch an den invertierenden Eingang des zweiten Integrators an- und abgeschaltet ist.
Anhand eines in der Zeichnung dargestellten Ausführungsbeispieles wird der Gegenstand der Erfindung nachfolgend näher beschrieben.
709846/0525
VPA 76 E 3023
Die dargestellte Schaltungsanordnung enthält einen ersten Integrator
1 mit einem invertierenden Eingang (-) und einen zweiten Integrator 2 mit einem invertierenden (-) und einem nicht invertierenden
Eingeng (+)· An den Ausgang des zweiten Integrators 2 ist ein Komparator 3 angeschlossen. Der Komparator 3
weist zwei Ausgänge auf, an denen je nach Polarität des Ausgangssignals
des zweiten Integrators 2 ein Signal erscheint. Die beiden Ausgänge des Komperators 3 sind mit dem Vor- und
Rückwärtszähleingang eines Zählers 4 verbunden. Je nachdem, an welchem Ausgang des Komparators 3 ein Signal ansteht, wird
der Zähler 4 auf Vor- oder Rückwärtszählen geschaltet. Der Zähleingang des Zählers 4 ist an eine UND-Stufe 5 angeschlossen.
An die Ausgänge des Komparators 3 sind ferner zwei Eingänge einer Steuerstufe 6 angeschlossen, welche die Polarität der Ausgangssignale
des Komparators 3 erfaßt. Ein bei Polaritätswechsel der Komparatorausgangssignale signalführender Ausgang der Steuerstufe
6 ist mit dem Stopp-Eingang des Zählers 4 verbunden.
Die Schaltungsanordnung weist fernerhin einen Impulsgenerator auf, der mit einem Zeitsignalgeber 8 verbunden ist. Der Zeitsignalgeber
δ besitzt zwei Ausgänge 8a und 8b. Der Ausgang 8a
führt während einer ersten Phase der Umsetzperiode ein Signal und der Ausgang 8b während einer zweiten Phase der Umsetzperiode
Die Gesamtdauer der beiden Phasen entspricht der Dauer einer Umsetzperiode. Der Ausgang 8a ist mit dem einen Eingang der
UND-Stufe 5 verbunden. Der andere Eingang der UND-Stufe 5 liegt am Ausgang des Impulsgenerators 7. Damit können während der
Zeit, in der der Ausgang 8a des Zeitsignalgebers 8 Signal führt, Impulse des Impulsgenerators 7 an den Zähler 4 gelangen.
Durch das am Ausgang 8a anstehende Ausgangssignal des Zeitsignalgebers
8 wird ein erstes Schaltelement 9 betätigt, durch welches die analoge Größe U an den invertierenden Eingang (-)
des ersten Integrators 1 geschaltet wird. Durch das Ausgangssignal des Ausganges 8a wird ferner der Komparator 3 gestartet.
Das Ausgangssignal des Ausganges 8b steuert ein drittes, viertes und fünftes Schaltelement 10, 11 und 12, wobei über das
dritte Schaltelement 10 die analoge Größe Uv an den nicht invertierenden
Eingang (+) des zweiten Integrators 2, über das
709846/052S
VPA 76 E 3023
vierte Schaltelement der Ausgang des ersten Integrators 1 an dessen invertierenden Eingang (-) und über das fünfte Schaltelement
12 der Ausgang des ersten Integrators 1 an den invertierenden Eingang (-) des zweiten Integrators 2 geschaltet ist.
Weiterhin ist ein zweites Schaltelement 13 vorgesehen, das zweckmäßigerweise als Umschalteinrichtung ausgebildet ist· Dieses
zweite Schaltelement 13 wird durch ein Ausgangssignal der Steuerstufe 6 in Abhängigkeit von der Polarität des Ausgangssignales
des Komparators 3 entweder mit dem invertierenden (-) oder dem nicht invertierenden Eingang (+) des zweiten Integrators 2
verbunden und damit eine Referenzgröße UR an den entsprechenden
Eingang des zweiten Integrators 2 gelegt.
Mit dem ersten Integrator 1 ist noch eine Steuerschaltung 14 und mit dem zweiten Integrator 2 eine Steuerschaltung 15 verbunden.
Die Steuerschaltungen 14 und 15 liefern Hilfsspannungen
zur Driftkompensation der beiden Integratoren. Die Schalteinrichtungen zum Anschalten der Steuerschaltung 14 und 15 an die
Integratoren sind in der Zeichnung nicht dargestellt. Derartige Schalteinrichtungen können bereits in die Integratoren mit einbezogen
sein.
Die Schaltungsanordnung arbeitet wie folgt: Zunächst führt der
Ausgang 8a des Zeitsignalgebers 8 ein Steuersignal. Durch dieses Steuersignal wird das erste Schaltelement 9 eingeschaltet und
legt die analoge Größe U an den invertierenden Eingang (-) des ersten Integrators 1. Ferner wird das zweite Schaltelement 13
je nach Polarität des Ausgangssignales des zweiten Integrators
auf den invertierenden (-) oder den nicht invertierenden Eingang (+) des zweiten Integrators 2 geschaltet. Damit liegt die Referenzgröße
UR an dem entsprechenden Eingang des zweiten Integrators
2. Durch das Steuersignal am Ausgang 8a des Zeitsignalgebers 8 werden ferner die Impulse des Impulsgenerators 7 über
die UND-Stufe 5 an den Zähler 4 weitergeleitet. Durch das Ausgangssignal
des Komparators 3 ist der Zähler 4 entweder auf Voroder Rückwärtszählen geschaltet.
VPA 76 E 3023
T09846/Q
- •-
Nachdem das erste Schaltelement 9 eingeschaltet ist, wird die analoge Größe U„ in dem ersten Integrator 1 integriert. Mit dem
Jt
Anlegen der Referenzgröße UR an den zweiten Integrator 2 beginnt
an diesem Integrator das Abintegrieren des Ausgangssignales· Gleichzeitig mit dem Anlegen der Referenzgröße UR an den zweiten
Integrator 2 ist der Zähler 4 durch das Steuersignal an dem Ausgang 8a des Zeitsignalgebers 8 gestartet worden. Sobald das Ausgangssignal
des zweiten Integrators 2 auf Null abintegriert ist, erfolgt taktsynchron mit dem nächsten Impuls des Impulsgenerators
7 ein Polaritätswechsel des Ausgangssignals des !Comparators 3.
Ein solcher Polaritätswechsel hat ein Ausgangssignal der Steuerstufe
6 zur Folge, durch welches der Zähler 4 gestoppt wird. Der erreichte Zählerstand ist somit ein Maß für die analoge Größe.
Gleichzeitig mit dem Stoppen des Zählers 4 wird über die Steuerstufe 6 auch die Referenzgröße Ug wieder von dem Eingang des
Hauptintegrators 2 abgeschaltet. Da der Zähler 4 nicht unmittelbar beim Nullwerden des Ausgangssignales des Hauptintegrators
gestoppt wird sondern erst bei dem auf das Nullwerden folgenden Impuls, bleibt an dem Ausgang des zweiten Integrators 2 ein
Restsignal stehen. Dieses Restsignal wird zur Vermeidung von üngenauigkeiten in den nächsten Integrationsvorgang mit einbezogen.
Nach einer bestimmten Dauer verschwindet das Steuersignal an dem Ausgang 8a des Zeitsignalgebers 8, wodurch die erste Phase der
umsetzperiode beendet ist. Unmittelbar darauf erscheint an dem Ausgang 8b ein Steuersignal, wodurch die zweite Phase der Umsetzperiode
beginnt. Mit dem Verschwinden des Steuersignales an dem Ausgang 8a wird das erste Schaltelement 9 geöffnet und
somit die analoge Größe U von dem ersten Integrator 1 abge-
JC
schaltet. Durch das Steuersignal am Ausgang 8b wird nunmehr das
dritte Schaltelement 10 geschlossen und die analoge Größe υχ an
den nicht invertierenden Eingang (+) des zweiten Integrators 2 gelegt. Ferner wird über das vierte Schaltelement 11 der Ausgang
des ersten Integrators 1 auf dessen invertierenden Eingang gegengekoppelt und das Ausgangssignal des ersten Integrators 1
über das fünfte Schaltelement 12 an den nicht invertierenden
Eingang (-) des zweiten Integrators gelegt. Die Steuerung des dritten, vierten und fünften Schaltelementes 10, 11 und 12 durch
den Zeitsignalgeber 8 ist durch eine strichlierte Linie zwischen diesen Schaltelementen und dem Ausgang 8b des Zeitsignalgebers 8
angedeutet. Während der zweiten Phase einer Umsetzperiode wird die analoge Größe U von dem zweiten Integrator 2 aufintegriert.
Gleichzeitig übernimmt der zweite Integrator 2 den von dem ersten Integrator 1 in der ersten Phase der Umsetzperiode aufintegrierten
Wert der analogen Größe U .
Am Ende der zweiten Phase entspricht somit das Ausgangssignal des zweiten Integrators 2 dem Integral der analogen Größe U
über eine volle Umsetzperiode. Am Ende der zweiten Phase verschwindet
das Steuersignal an dem Ausgang 8b des Zeitsignalgebers 8 und das dritte, vierte und fünfte Schaltelement 10, 11
und 12 werden wieder geöffnet. Gleichzeitig erscheint am Ausgang 8a wieder ein Steuersignal, wodurch die erste Phase der nächsten
Umsetzperiode eingeleitet wird.
Durch die Verwendung eines ersten Integrators 1 und eines zweiten
Integrators 2 bei dem anmeldungsgemäßen Verfahren besteht
die Möglichkeit, die analoge Größe U fortlaufend zu integrieren und dennoch eine Driftkompensation an den Integratoren durchzuführen.
Dies ist dadurch möglich, daß für jeden der Integratoren in einer der beiden Phasen eine Zeitspanne besteht, in der
der betreffende Integrator nicht in Funktion ist. Dies ist bei dem ersten Integrator 1 während der zweiten Phase einer Umsetzperiode
nach dem Nullwerden des Einganges durch das Gegenkoppeln des Ausgangssignales und bei dem zweiten Integrator 2 während
der ersten Phase einer Umsetzperiode nach dem Abintegrieren des Ausgangssignales der Fall. Während der Zeitspanne, in der der
betreffende Integrator nicht in Funktion ist, wird an seinem Ausgang die Änderungsgeschwindigkeit seines Ausgangssignales
oder eine der Änderungsgeschwindigkeit proportionale Größe gemessen. Entsprechend dieser gemessenen Größe wird in der Jeweiligen
Steuerschaltung 14 bzw. 15 eine Hilfsspannung eingestellt,
die dann während der Zeit, in der der betreffende Integrator 1 bzw. 2 in Funktion ist, diesem als konstanter Wert zugeführt
709846/0525
VPA 76 E 3023
wird. Damit wird sowohl beim Auf- als auch Abintegrieren der
Driftfehler des betreffenden Integrators korrigiert und somit eine hohe Genauigkeit des Umsetzergebnisses erzielt. Durch das
sich stets wiederholende Messen der Änderungsgeschwindigkeit des Ausgangssignales wird eine etwaige Änderung des Driftfehlers
infolge irgendwelcher Einflüsse sofort erfaßt und die Hilfsspannung
entsprechend eingestellt.
9 Patentansprüche
1 Figur
1 Figur
VPA 76 E 3023
709846/0525
Claims (9)
- PatentansprücheVerfahren zum Umwandeln einer analogen Größe in eine digitale Größe» bei dem die analoge Größe einer Integrationsschaltung zugeführt wird, an die während einer Umsetzperiode zeitweise eine Referenzgröße angeschaltet ist, bei dem ferner die von einem Impulsgenerator abgegebenen Impulse während der Zeit, in der die Referenzgröße an die Integrationsschaltung angeschaltet ist, einem Zähler zugeführt werden, dadurch gekennzeichnet, daß die analoge Größe während der ersten Phase einer Umsetzperiode einem ersten Integrator und während einer sich unmittelbar an die erste Phase anschließenden zweiten Phase der Umsetzperiode einem zweiten Integrator zugeführt wird und die Impulse während des Angeschaltetseins der Referenzgröße von einem für beide Integratoren gemeinsamen Zähler gezählt werden.
- 2. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß die Referenzgröße jeweils synchron zu dem auf den Nulldurchgang des Ausgangssignales eines Integrators folgenden Impuls von dem betreffenden Integrator abgeschaltet und das an diesem Integrator anstehende Restsignal dem anderen Integrator zugeführt wird.
- 3. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß während der zweiten Phase der Umsetzperiode dem zweiten Integrator zusätzlich zu der analogen Größe das Ausgangssignal des ersten Integrators zugeführt und der Eingang des ersten Integrators durch Gegenkoppeln seines Ausgangssignals auf Null gebracht und die Referenzgröße während der ersten Phase der Umsetzperiode nur an den zweiten Integrator geschaltet wird.
- 4. Verfahren nach Anspruch 3, dadurch gekennzeichnet, daß die Referenzgröße jeweils synchron zu dem auf den Nulldurchgang des Ausgangssignales des zweiten Integrators folgenden Impuls abgeschaltet und das anstehende Restsignal in den Integrationsvorgang der nächsten Umsetzperiode übernommen wird.VPA 76 E 3023 109846/052 5ORiGlNAL INSPECTED
- 5. Verfahren nach Anspruch 3 und 4, dadurch gekennzeichnet, daß das Ausgangssignal des ersten Integrators einem invertierenden Eingang desselben und einem invertierenden Eingang des zweiten Integrators zugeführt wird, dem über einen nicht invertierenden Eingang gleichzeitig die analoge Größe zugeführt wird.
- 6. Verfahren nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, daß an die Integratoren eine Hilfsspannung zur Driftkompensation angelegt wird.
- 7. Verfahren nach Anspruch 6, dadurch gekennzeichnet, daß die zur Driftkompensation angelegte Hilfsspannung selbsttätig so eingestellt wird, daß das Ausgangssignal des jeweiligen Integrators bei Nullsignal an seinem Eingang konstant bleibt.
- 8. Verfahren nach Anspruch 7, dadurch gekennzeichnet, daß das selbsttätige Einstellen der Hilfsspannung durch einen Regler erfolgt, dem als Istwert die Änderungsgeschwindigkeit des Ausgangssignals des jeweiligen Integrators oder eine der Änderungsgeschwindigkeit proportionale Größe und als Sollwert Null zugeführt wird, wobei der Soll- und Istwert während einer Umsetzperiode periodisch an den Regler an- und abgeschaltet werden und die Stellgröße mit Hilfe eines Speichers während der gesamten Umsetzperiode wirksam bleibt.
- 9. Schaltungsanordnung zur Durchführung des Verfahrens nach Anspruch 3, dadurch gekennzeichnet, daß ein erster Integrator (1) mit einem invertierenden und ein zweiter Integrator (2) mit einem invertierenden und einem nicht invertierenden Eingang vorgesehen ist, daß während der ersten Phase einer Umsetzperiode die analoge Größe (U ) mittels eines ersten, von einem Zeitsignalgeber (8) gesteuerten Schaltelement (9) an den invertierenden Eingang des ersten Integrators (1) und die Referenzgröße (UR) mittels eines zweiten Schaltelementes (13) das durch einen an den Ausgang des zweiten Integrators(2)VPA 76 E 3023 7O0846/OS2angeschlossenen Komparator (3) synchron zu den vom Impulsgenerator abgegebenen Impulsen gesteuert ist, in Abhängigkeit von der Polarität des Äusgangssignales des zweiten Integrators (2) an einen seiner Eingänge an- und abgeschaltet ist, daß während der zweiten Phase einer Umsetzperiode mittels dritter, vierter und fünfter, durch den Zeitsignalgeber (8) gesteuerter Schaltelemente (10, 11, 12) die analoge Größe (U ) an den nicht invertierenden Eingang des zweiten Integrators (2) und das Ausgangssignal des ersten Integrators (1) sowohl an dessen invertierenden Eingang als auch an den invertierenden Eingang des zweiten Integrators (2) an- und abgeschaltet ist.VPA 76 E 3023 ?0Ö8U/0S2S
Priority Applications (10)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE2621087A DE2621087C3 (de) | 1976-05-12 | 1976-05-12 | Verfahren und Schaltungsanordnung zum Umwandeln einer analogen Größe in eine digitale Größe |
NO771579A NO146455C (no) | 1976-05-12 | 1977-05-04 | Fremgangsmaate og koblingsanordning til omforming av en analog til en digital stoerrelse |
SE7705185A SE417778B (sv) | 1976-05-12 | 1977-05-04 | Forfarande och anordning for omvandling av en analog storhet till en digital storhet |
US05/794,372 US4161724A (en) | 1976-05-12 | 1977-05-06 | Method and circuit arrangement for converting an analog quantity into a digital quantity using a pair of integrators |
NL7705010A NL7705010A (nl) | 1976-05-12 | 1977-05-06 | Werkwijze voor het omzetten van een analoge grootheid in een digitale grootheid en inrichting voor het toepassen van deze werkwijze. |
IT23331/77A IT1085073B (it) | 1976-05-12 | 1977-05-09 | Disposizionie circuitale per convertire una grandezza analogica in una grandezza digitale |
AT0329777A AT364551B (de) | 1976-05-12 | 1977-05-09 | Schaltungsanordnung zum umwandeln einer analogen groesse in eine digitale groesse |
CH586777A CH616286A5 (de) | 1976-05-12 | 1977-05-11 | |
BE177462A BE854491A (fr) | 1976-05-12 | 1977-05-11 | Procede de montage de commutation pour la transformation d'une grandeur analogique en une grandeur numerique |
GB20083/77A GB1578261A (en) | 1976-05-12 | 1977-05-12 | Analogue to digital conversion |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE2621087A DE2621087C3 (de) | 1976-05-12 | 1976-05-12 | Verfahren und Schaltungsanordnung zum Umwandeln einer analogen Größe in eine digitale Größe |
Publications (3)
Publication Number | Publication Date |
---|---|
DE2621087A1 true DE2621087A1 (de) | 1977-11-17 |
DE2621087B2 DE2621087B2 (de) | 1980-08-28 |
DE2621087C3 DE2621087C3 (de) | 1981-07-23 |
Family
ID=5977785
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE2621087A Expired DE2621087C3 (de) | 1976-05-12 | 1976-05-12 | Verfahren und Schaltungsanordnung zum Umwandeln einer analogen Größe in eine digitale Größe |
Country Status (10)
Country | Link |
---|---|
US (1) | US4161724A (de) |
AT (1) | AT364551B (de) |
BE (1) | BE854491A (de) |
CH (1) | CH616286A5 (de) |
DE (1) | DE2621087C3 (de) |
GB (1) | GB1578261A (de) |
IT (1) | IT1085073B (de) |
NL (1) | NL7705010A (de) |
NO (1) | NO146455C (de) |
SE (1) | SE417778B (de) |
Families Citing this family (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4568913A (en) * | 1980-03-25 | 1986-02-04 | Intersil, Inc. | High speed integrating analog-to-digital converter |
US4395701A (en) * | 1980-03-25 | 1983-07-26 | Intersil, Inc. | High speed integrating analog-to-digital converter |
DE3424052A1 (de) * | 1984-06-29 | 1986-01-09 | Siemens AG, 1000 Berlin und 8000 München | Signalumformer |
US4584566A (en) * | 1984-12-21 | 1986-04-22 | Honeywell Inc. | Analog to digital converter |
GB8703100D0 (en) * | 1987-02-11 | 1987-03-18 | Secretary Trade Ind Brit | Analogue to digital converters |
US5448239A (en) * | 1994-02-25 | 1995-09-05 | Hewlett-Packard Company | Analog-to-digital converter |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE1295629B (de) * | 1964-07-15 | 1969-05-22 | ||
DE2439475A1 (de) * | 1974-08-16 | 1976-02-26 | Siemens Ag | Verfahren zum umsetzen einer analogen groesse in eine digitale groesse |
Family Cites Families (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US3624643A (en) * | 1969-09-17 | 1971-11-30 | Peter L Richman | Signal-to-time converter |
US4024533A (en) * | 1975-07-10 | 1977-05-17 | Analogic Corporation | Ratiometric analog-to-digital converter |
-
1976
- 1976-05-12 DE DE2621087A patent/DE2621087C3/de not_active Expired
-
1977
- 1977-05-04 SE SE7705185A patent/SE417778B/xx unknown
- 1977-05-04 NO NO771579A patent/NO146455C/no unknown
- 1977-05-06 US US05/794,372 patent/US4161724A/en not_active Expired - Lifetime
- 1977-05-06 NL NL7705010A patent/NL7705010A/xx not_active Application Discontinuation
- 1977-05-09 IT IT23331/77A patent/IT1085073B/it active
- 1977-05-09 AT AT0329777A patent/AT364551B/de not_active IP Right Cessation
- 1977-05-11 CH CH586777A patent/CH616286A5/de not_active IP Right Cessation
- 1977-05-11 BE BE177462A patent/BE854491A/xx unknown
- 1977-05-12 GB GB20083/77A patent/GB1578261A/en not_active Expired
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE1295629B (de) * | 1964-07-15 | 1969-05-22 | ||
DE2439475A1 (de) * | 1974-08-16 | 1976-02-26 | Siemens Ag | Verfahren zum umsetzen einer analogen groesse in eine digitale groesse |
Also Published As
Publication number | Publication date |
---|---|
NO146455B (no) | 1982-06-21 |
ATA329777A (de) | 1981-03-15 |
DE2621087B2 (de) | 1980-08-28 |
SE417778B (sv) | 1981-04-06 |
AT364551B (de) | 1981-10-27 |
NO146455C (no) | 1982-10-13 |
DE2621087C3 (de) | 1981-07-23 |
US4161724A (en) | 1979-07-17 |
GB1578261A (en) | 1980-11-05 |
CH616286A5 (de) | 1980-03-14 |
IT1085073B (it) | 1985-05-28 |
NO771579L (no) | 1977-11-15 |
NL7705010A (nl) | 1977-11-15 |
BE854491A (fr) | 1977-09-01 |
SE7705185L (sv) | 1977-11-13 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE1295629C2 (de) | Integrierender analog-digital- umsetzer | |
DE4222580C2 (de) | Kontinuierlich integrierender, hochauflösender Analog-Digital-Umsetzer | |
DE1948495A1 (de) | Analogdigitalwandler fuer kleine Signale mit sicherer Beseitigung von Fehlerspannungen | |
DE1259462B (de) | Einrichtung zur digitalen Anzeige einer analogen Eingangsspannung | |
DE1276695B (de) | Analog-Digital-Umsetzer mit einem Spannungs-Frequenz-Wandler | |
DE1616374B1 (de) | Anordnung zur Messbereichumschaltung bei einem digitalen Spannungsmesser | |
DE1289101B (de) | Analog-Digital-Umsetzer mit einem integrierenden Verstaerker | |
DE2419871C2 (de) | Verfahren und Schaltung zur Beseitigung eines Maßstabsfaktorfehlers in einem Analog/Digital-Umsetzer | |
DE2626899B2 (de) | Verfahren und Vorrichtung zur Genauigkeitsüberprüfung eines Analog-Digitalwandlers | |
DE2621087C3 (de) | Verfahren und Schaltungsanordnung zum Umwandeln einer analogen Größe in eine digitale Größe | |
DE4214797C2 (de) | Verfahren und Vorrichtung zum Steuern des Hochlaufintervalls eines Analog-Digital-Umsetzers | |
DE2449016A1 (de) | Schaltung zum messen des innenwiderstandes eines wechselstromnetzes | |
DE1269167B (de) | Vorrichtung und Verfahren zur Umwandlung eines analogen Signals in eine numerische Information unter Benutzung einer Speichereinrichtung | |
DE2547725B2 (de) | Verfahren zur Analog-Digital-Umwandlung einer Gleichspannung und Schaltungsanordnung zur Durchführung des Verfahrens | |
DE1963195C3 (de) | Analog-Digital-Umsetzer | |
DE2826314A1 (de) | Analog-digital-wandler | |
DE2214602C3 (de) | Verfahren und Vorrichtung zum digitalen Messen schwacher elektrischer Gleichsignale | |
DE4019001A1 (de) | Verfahren zur analog-digital-umsetzung | |
DE3041954A1 (de) | Analog-digital-umsetzer | |
DE2117599C2 (de) | Verfahren und Schaltungsanordnung zur Impulsfrequenz-Spannungsumsetzung | |
DE1588703C3 (de) | ||
DE2352049B2 (de) | Anordnung zur selbsttaetigen nullpunkt-korrektur von analog-digital-umsetzern | |
DE3537711A1 (de) | Analog-frequenz-wandler | |
DE2938116A1 (de) | Verfahren und schaltung zur auswertung des diagonalsignals einer widerstandsbruecke | |
DE2930040A1 (de) | Verfahren zur fehlerkorrektur bei integrierenden analog-digital-wandlern |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
OD | Request for examination | ||
C3 | Grant after two publication steps (3rd publication) | ||
8320 | Willingness to grant licences declared (paragraph 23) | ||
8339 | Ceased/non-payment of the annual fee |