CH524895A - Verfahren zum Herstellen einer Halbleiteranordnung - Google Patents

Verfahren zum Herstellen einer Halbleiteranordnung

Info

Publication number
CH524895A
CH524895A CH867871A CH867871A CH524895A CH 524895 A CH524895 A CH 524895A CH 867871 A CH867871 A CH 867871A CH 867871 A CH867871 A CH 867871A CH 524895 A CH524895 A CH 524895A
Authority
CH
Switzerland
Prior art keywords
manufacturing
semiconductor device
semiconductor
Prior art date
Application number
CH867871A
Other languages
English (en)
Inventor
N Ghosh-Dastidar Shib
Lange Gerhard
Sussmann Erhard
Original Assignee
Siemens Ag
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Siemens Ag filed Critical Siemens Ag
Publication of CH524895A publication Critical patent/CH524895A/de

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/48Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/482Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body
    • H01L23/485Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body consisting of layered constructions comprising conductive layers and insulating layers, e.g. planar contacts
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001Technical content checked by a classifier
    • H01L2924/0002Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Electrodes Of Semiconductors (AREA)
CH867871A 1970-08-20 1971-06-15 Verfahren zum Herstellen einer Halbleiteranordnung CH524895A (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE19702041442 DE2041442A1 (de) 1970-08-20 1970-08-20 Verfahren zum Herstellen einer Halbleiteranordnung

Publications (1)

Publication Number Publication Date
CH524895A true CH524895A (de) 1972-06-30

Family

ID=5780302

Family Applications (1)

Application Number Title Priority Date Filing Date
CH867871A CH524895A (de) 1970-08-20 1971-06-15 Verfahren zum Herstellen einer Halbleiteranordnung

Country Status (6)

Country Link
CH (1) CH524895A (de)
DE (1) DE2041442A1 (de)
FR (1) FR2103399A1 (de)
GB (1) GB1316924A (de)
NL (1) NL7111452A (de)
SE (1) SE361382B (de)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4004954A (en) * 1976-02-25 1977-01-25 Rca Corporation Method of selective growth of microcrystalline silicon

Also Published As

Publication number Publication date
NL7111452A (de) 1972-02-22
DE2041442A1 (de) 1972-02-24
GB1316924A (en) 1973-05-16
FR2103399A1 (de) 1972-04-14
SE361382B (de) 1973-10-29

Similar Documents

Publication Publication Date Title
CH505473A (de) Verfahren zum Herstellen einer Halbleitervorrichtung
IT955649B (it) Metodo per la fabbricazione di un dispositivo semiconduttore
CH432656A (de) Verfahren zum Herstellen einer Halbleiteranordnung
CH530714A (de) Verfahren zur Herstellung einer Halbleiteranordnung
CH516227A (de) Verfahren zum Herstellen einer Sperrschicht-Halbleitervorrichtung
CH498490A (de) Verfahren zum Herstellen eines Halbleiterbauelementes
CH403436A (de) Verfahren zum Herstellen einer Halbleiteranordnung
CH498493A (de) Verfahren zum Herstellen monolithischer Halbleiteranordnungen
AT258364B (de) Verfahren zum Herstellen von Halbleiteranordnungen
CH525027A (de) Verfahren zum epitaktischen Niederschlagen einer Halbleiterverbindung
CH416575A (de) Verfahren zum Herstellen einer Halbleiteranordnung
DE1800347B2 (de) Verfahren zum herstellen einer halbleiteranordnung
CH458299A (de) Verfahren zum Herstellen einer einkristallinen Halbleiterschicht
CH457630A (de) Verfahren zum Herstellen eines Halbleiterdetektors
AT337779B (de) Verfahren zum kontaktieren einer halbleiterscheibe
AT292786B (de) Verfahren zum herstellen einer halbleiteranordnung
CH490737A (de) Verfahren zum Herstellen einer Halbleiteranordnung
IT963314B (it) Metodo per la fabbricazione di un dispositivo semiconduttore
CH524895A (de) Verfahren zum Herstellen einer Halbleiteranordnung
CH474859A (de) Verfahren zum Herstellen einer Halbleitervorrichtung
CH479163A (de) Verfahren zum Herstellen eines Halbleiterbauelementes
CH408223A (de) Verfahren zum Herstellen einer Halbleiteranordnung
AT259016B (de) Verfahren zum Herstellen von Halbleiteranordnungen
CH421303A (de) Verfahren zum Herstellen einer Halbleiteranordnung
CH408876A (de) Verfahren zum Herstellen einer Halbleiteranordnung

Legal Events

Date Code Title Description
PL Patent ceased