BRPI0304186B1

BRPI0304186B1 - método de transmissão transparente para informação administrativa de dispositivos óticos com hierarquia digital síncrona de múltiplos vendedores

Info

Publication number: BRPI0304186B1
Application number: BRPI0304186A
Authority: BR
Inventors: Cui Ciuguo
Original assignee: Huawei Tech Co Ltd
Priority date: 2002-09-23
Filing date: 2003-09-22
Publication date: 2018-09-18
Also published as: CN1486026A; US7577147B2; CN1241361C; EP1548977A4; EP1548977A1; EP1548977B1; BR0304186A; RU2248101C1; DE60326156D1; US20050163054A1; WO2004043002A1; BRPI0304186B8; ATE422753T1; AU2003252530A1

Abstract

"método de transmissão transparente para informação administrativa de dispositivos óticos com hierarquia digital síncrona de múltiplos vendedores". a presente invenção refere-se a um método de transmissão transparente para informação administrativa de dispositivos sdh fabricados por múltiplos vendedores. primeiro, bytes auxilares ociosos de uma estrutura de quadro do modo de transferência síncrona são definidos para transferir a informação administrativa de outros vendedores. em cada nodos de uma rede de transmissão, a informação administrativa é extraída e transformada em um formato uniforme. após o cruzamento de fenda de tempo, a direção da transmissão de cada informação administrativa de vendedor é definida. após a transformação de formato ter sido novamente implementada, a informação administrativa de cada vendedor é inserida em uma estrutura de quadro de uma linha designada. após isto, o quadro transfere cada informação administrativa de vendedor para outros nodos, o resto pode ser deduzido por analogia, até que a informação administrativa de outros vendedores seja transferida para um posição designada. com este método, a informação administrativa de dispositivos sdh de múltiplos vendedores pode ser transmitida de forma transparente através de dispositivos sdh de um certo vendedor. além disso, este método é simples e confiável.

Description

(54) Título: MÉTODO DE TRANSMISSÃO TRANSPARENTE PARA INFORMAÇÃO ADMINISTRATIVA DE DISPOSITIVOS ÓTICOS COM HIERARQUIA DIGITAL SÍNCRONA DE MÚLTIPLOS VENDEDORES (51) Int.CI.: H04J 3/16; H04J 14/02 (30) Prioridade Unionista: 23/09/2002 CN 02 130967.1 (73) Titular(es): HUAWEI TECHNOLOGIES CO., LTD.

(72) Inventor(es): CIUGUO CUI (85) Data do Início da Fase Nacional: 22/09/2003

1/11

Relatório Descritivo da Patente de Invenção para MÉTODO DE TRANSMISSÃO TRANSPARENTE PARA INFORMAÇÃO ADMINISTRATIVA DE DISPOSITIVOS ÓTICOS COM HIERARQUIA DIGITAL SÍNCRONA DE MÚLTIPLOS VENDEDORES.

Campo da Tecnologia [001] A invenção refere-se à transmissão digital ótica síncrona, especialmente a uma método de transmissão transparente para informação administrativa de dispositivos óticos com Hierarquia Digital Síncrona (SDH) de múltiplos vendedores.

Fundamento da Invenção [002] Como uma nova geração de modo de transmissão em rede, a SDH é consistida em Elementos de Rede (NE) SDH e utilizada para transmissão síncrona de informação, multiplexação e conexão cruzada em fibras óticas. A técnica SDH emprega uma Interface de Nodo de Rede (NNI) mundial uniforme, a qual simplifica o processamento da interconexão, transmissão, multiplexação, conexão cruzada e troca de sinal. A SDH possui um conjunto de níveis de estrutura de informação padronizados, referido como modo de transferência síncrona STM-1, STM-4, STM-16 e STM-64 e também possui uma estrutura de quadro de bloco que possui valiosos bits auxiliares (overhead bits), isto é, a parte restante no fluxo de bits da NNI exceto a carga da rede, aos quais podem ser utilizados para operação da rede, administração e manutenção (OAM). Os elementos básicos da rede SDH incluem o sistema de cabo ótico síncrono, o Multiplexador Síncrono (SM), os dispositivos Multiplexador de Adição-Abandono (ADM) e de Conexão Cruzada Digital Síncrona (SDXC), etc. Cada um deles possui uma interface ótica uniforme padronizada, de modo que eles são compatíveis em um cabo ótico, isto é, dispositivos de vendedores diferentes podem ser interconectados em um circuito ótico. Contudo, a informação administrativa para os dispositivos SDH de outros vendedores não pode ser de

Petição 870170014024, de 03/03/2017, pág. 8/25

2/11 forma transparente transmitida através dos dispositivos SDH de um vendedor nas técnicas anteriores.

Sumário da Invenção [003] Em vista disto, é um objetivo da invenção proporcionar um método de transmissão transparente para informação administrativa de dispositivos SDH de múltiplos vendedores através dos dispositivos SDH de um vendedor de modo que a informação administrativa possa ser transferida entre os dispositivos SDH de vendedores diferentes. [004] Para alcançar este objetivo, o método compreende as etapas de:

a. colocar a informação administrativa de um dispositivo de sub-rede fabricado por um vendedor que é diferente do vendedor que fabrica os dispositivos SDH em uma rede principal (rede backbone) em uma área designada de uma estrutura de quadro do Modo de Transferência Síncrono (STM-N); e

b. enviar a estrutura de quadro STM-N que foi processada na Etapa a para o dispositivo de rede principal que está conectado com a sub-rede, e então enviar a estrutura de quadro para um dispositivo na sub-rede destino através da rede principal.

[005] Neste método, a Etapa a pode adicionalmente compreender: colocar os bytes da informação administrativa de um vendedor que é diferente do vendedor que fabrica os dispositivos na rede principal em bytes de informação ou atividade de suporte ociosos designados na posição dos Bytes do Caminho de Comunicação de Dados (D1 até D12) de uma estrutura de quadro STM-N de acordo com o conjunto; neste meio tempo, colocar os bytes de serviço e os bytes do canal do usuário da dita companhia nos bytes auxilares ociosos designados na posição dos Bytes de Serviço (E1, E2) e nos Bytes de Canal do Usuário (F1) da estrutura de quadro STM-N de acordo com o conjunto.

[006] Neste método, a Etapa b pode adicionalmente compreenPetição 870170014024, de 03/03/2017, pág. 9/25

3/11 der: extrair os bytes de informação administrativa de um dispositivo SDH em um nodo da rede SDH que recebeu a estrutura de quadro, transformando os mesmos em um formato padrão e então executar o cruzamento de fenda de tempo para os mesmos; após isto, executar a transformação de formato novamente e inserir a informação administrativa processada em uma estrutura de quadro de uma linha designada e então transferir a informação administrativa para o próximo nodo designado através desta estrutura de quadro. Aqui, um processador auxiliar pode ser utilizado para extrair e inserir os ditos bytes de informação administrativa.

[007] Sob estas circunstâncias, transformar os bytes de informação administrativa para um formato padrão compreende: colocar os bytes administrativos, os bytes de serviço e os bytes de canal do usuário de cada companhia nas posições de fenda de tempo fixas preestabelecidas em uma Série Lógica de Campo Programável (FPGA) de acordo com o tipo de companhia. Neste meio tempo, os dados auxiliares de linha podem ser gravados em RAMs diferentes para a transformação de formato de acordo com o conjunto; os dados de informação ou atividade de suporte de cada companhia com formato uniforme podem ser respectivamente lidos e os dados auxiliares totais podem ser gerados através da multiplexação. Aqui, uma RAM pode ser dividida em duas metades: a área da metade superior e a da metade inferior, a gravação e a leitura dos dados auxiliares de linha são separadamente implementadas na área da metade superior e na área da metade inferior. Quando o ponteiro de leitura e o ponto de gravação são sobrepostos, o ponteiro de leitura pode pular de uma metade para a outra metade da RAM e apontar para o mesmo byte de informação ou atividade de suporte.

[008] Neste método, novamente executar a transformação de formato para a informação administrativa pode adicionalmente comPetição 870170014024, de 03/03/2017, pág. 10/25

4/11 preender: gravar os dados auxiliares em RAMs diferentes para processamento de acordo com o conjunto com um clock do sistema e ler os dados auxiliares com um clock do processador auxiliar que é coincidente com o clock do sistema, onde uma RAM é dividida em uma área de metade superior e em uma área de metade inferior, a gravação e a leitura dos dados auxiliares na linha são implementadas separadamente na área de metade superior e na área de metade inferior.

[009] Pode ser visto a partir do esquema técnico da invenção que os bytes auxilares em uma estrutura de quadro de um modo de transferência síncrona são definidos para a transferência da informação administrativa de outras companhias de acordo com o conjunto. Durante a transmissão, a informação administrativa de outras companhias é colocada na área definida da estrutura de quadro e a informação administrativa é transferida para o próximo nodo através deste quadro até que ela alcance o dispositivo correspondente de uma rede destino. Com este método, a informação administrativa de dispositivos SDH de múltiplos vendedores pode ser transmitida de forma transparente através dos dispositivos SDH de um certo vendedor. Além disso, este método é simples e confiável.

Breve Descrição dos Desenhos [0010] A Fig. 1 é um diagrama esquemático ilustrando as áreas de segmento auxiliares de uma estrutura de quadro STM-64.

[0011] A Fig. 2 é um diagrama esquemático ilustrando a estrutura de uma rede que consiste em dispositivos SDH de múltiplos vendedores.

[0012] A Fig. 3 é um diagrama de blocos ilustrando um sistema de processamento de dados auxiliares de cada nodo em uma rede principal.

[0013] A Fig. 4 é um diagrama de blocos ilustrando um processamento de informação ou de atividade de suporte em uma FPGA na diPetição 870170014024, de 03/03/2017, pág. 11/25

5/11 reção de recebimento da linha.

Descrição Detalhada da Invenção [0014] A invenção será descrita em mais detalhes daqui para frente, com referência aos desenhos acompanhantes e às modalidades. [0015] A invenção refere-se à transmissão transparente de informação administrativa de dispositivos SDH de outros vendedores através dos dispositivos SDH de um certo vendedor. A invenção utiliza os bytes de informação ou atividade de suporte ociosos em uma estrutura de quadro de um modo de transferência síncrona para de forma transparente transmitir informação administrativa de dispositivos SDH de outros vendedores. Primeiro, em cada nodo de uma rede de transmissão, a informação administrativa mencionada acima é extraída e transformada para um formato uniforme por uma FPGA. Após a direção de transmissão ser definida através do cruzamento de fenda de tempo, a informação administrativa passa pela transformação de formato novamente pela FPGA e é inserida junto à linha definida. Deste modo, a informação administrativa de dispositivos SDH de outros vendedores pode ser de forma transparente transmitida através de dispositivos SDH de um certo vendedor.

[0016] Referindo-se à Fig. 1, a qual é um diagrama esquemático ilustrando áreas de segmento auxiliares de uma estrutura de quadro STM-64, na estrutura de quadro, a primeira até a 9xN^o colunas, a primeira até a terceira linha e a quinta até a nona fila são normalmente estabelecidas como áreas de segmento auxiliares. Entre as mesmas, a primeira até a terceira linha são estabelecidas como as áreas de segmento auxiliares regenerativas (RSOH) e a quinta até a nona linha são estabelecidas como as áreas de segmento auxiliares de multiplexação (MOSH). Nestas duas áreas, exceto para os segmentos que foram definidos como bytes auxilares para a própria estrutura de quadro, todos os outros são segmentos auxiliares ociosos nos quais a informação

Petição 870170014024, de 03/03/2017, pág. 12/25

6/11 definida por ela própria pode ser colocada. Nesta modalidade, é definido que 36 bytes adicionais de D1 [A:C] até D12 [A:C] são utilizados para de forma transparente transmitir a informação administrativa para os dispositivos de outros vendedores (DCC) e 9 bytes adicionais de E1[A:C], E2[A:C] e F1[A:C] são utilizados para de forma transparente transmitir E1, E2 e F1 para dispositivos de outros vendedores. Aqui, suponha que os bytes DCC, E1, E2 e F1 para dispositivos de três vendedores diferentes possam ser de forma transparente transmitidos através da rede de transmissão de comunicação que carrega a maior parte dos dados da companhia N, por meio da qual três conjuntos de bytes são definidos para cada byte.

[0017] Referindo-se à Fig. 2, a qual ilustra a estrutura de uma rede que consiste em dispositivos SDH de múltiplos vendedores, os dispositivos SDH E, F, G e H da companhia N estão localizados na rede de transmissão principal, a rede da companhia M consiste em duas subredes: A e B, os dispositivos A1 até A4 estão localizados na sub-rede A e os dispositivos B1 até B4 estão localizados na sub-rede B. Através de fibras óticas principais e sobressalentes, o dispositivo A1 na subrede A da companhia M está conectado com o dispositivo H da companhia N, o dispositivo B1 na sub-rede B da companhia M está conectado com o dispositivo G da companhia N. A modalidade é direcionada para transmitir a informação administrativa para os dispositivos SDH de outras companhias através da rede principal da companhia N. Pegando os dispositivos SDH da companhia M como um exemplo, na sub-rede A da companhia M, a informação administrativa para o dispositivo SDH A4 pode ser transferida para todos os dispositivos na subrede A incluindo o dispositivo A1, e será emitida para o dispositivo H que é um nodo de conexão da sub-rede A com a rede de transmissão principal via A1. De modo a garantir a confiabilidade da transmissão, normalmente a fibra ótica principal e a fibra ótica sobressalente como

Petição 870170014024, de 03/03/2017, pág. 13/25

7/11 apresentadas na Fig. 2 são utilizadas.

[0018] A Fig. 3 ilustra o processamento de dados auxiliares para cada nodo da companhia N. Referindo-se à Fig. 3 e pegando o nodo H na rede de transmissão para comunicação que transporta a maior parte dos dados da companhia N como um exemplo, transmitir de forma transparente a informação administrativa da sub-rede A da companhia M para a sub-rede B da companhia M via a rede de transmissão para comunicação que transporta a maior parte dos dados da companhia N pelo menos compreende as seguintes etapas.

[0019] Na primeira etapa, os bytes da informação administrativa DCC e os bites de informação ou de atividade de suporte E1, E2 e F1 para o nodo A1 da companhia M tanto na fibra ótica principal como na sobressalente são extraídos por um processador auxiliar do nodo H da companhia N e então transformados para os bytes auxilares com o formato padrão como apresentado na tabela 1 após a transformação do formato auxiliar ter sido feita por uma FPGA. A Tabela 1 especificamente descreve o formato padrão da informação administrativa na condição em que a informação administrativa de três companhias é transmitida de forma transparente. Na Tabela 1, o formato padrão mencionado acima significa que os bytes DCC, E1, E2 e F1 de cada companhia são armazenados em fendas de tempo predefinidas; [A:D] apresenta que exceto um conjunto de informação para a própria companhia N, outros três conjuntos idênticos de espaço de armazenamento são utilizados para a transmissão transparente de informação administrativa para outras três companhias.

[0020] Então, cada conjunto de dados auxiliares é respectivamente gravado em uma RAM. Referindo-se à Fig. 4, cada RAM é dividida em duas metades: a área de metade superior e a área de metade inferior, cada área de metade possui 32 bytes. Com um clock de dados auxiliares da linha, um conjunto de dados auxiliares é gravado na RAM sePetição 870170014024, de 03/03/2017, pág. 14/25

8/11 qüencialmente; e com um clock do sistema, os dados auxiliares de cada companhia são lidos a partir da outra extremidade da RAM seqüencialmente. A gravação e a leitura são implementadas separadamente na duas metades, em outras palavras, quando os dados na área da metade superior estão sendo gravados, os dados na área da metade inferior estão sendo lidos, ao contrário, quando os dados na área da metade superior estão sendo lidos, os dados na área da metade inferior estão sendo gravados. Se o ponteiro de leitura for sobreposto com o ponteiro de gravação, o ponteiro de leitura pula para o mesmo byte auxilar em outra área de metade, isto é, da área da metade superior para a área da metade inferior ou vice-versa. Os dados auxiliares de várias RAMs são multiplexados para um barramento de dados único. Como apresentado na Fig. 4, quando existem quatro conjuntos de dados, os dados nos quatros chips de RAM são multiplexados em dados auxiliares com a velocidade de transmissão de 8.192 Mb/s, os quais são transferidos para um processador de cruzamento de fenda de tempo através do barramento de informação ou de atividade de suporte 201 apresentado na Fig. 3.

Tabela 1

Posição da fenda de tempo	Nome do byte	Posição da fenda de tempo	Nome do byte
00 : [A:D]	E1	16 : [A:D]	D10
01 : [A:D]	F1	17 : [A:D]	D11
02 : [A:D]	D1	18 : [A:D]	D12
03 : [A:D]	D2	19 : [A:D]	Reservado
04 : [A:D]	D3	20 : [A:D]	E2
05 : [A:D]	Reservado	21 : [A:D]	Reservado
06 : [A:D]	Reservado	22 : [A:D]	Reservado
07 : [A:D]	Reservado	23 : [A:D]	Reservado

Petição 870170014024, de 03/03/2017, pág. 15/25

9/11

08 : [A:D]	Reservado	24 : [A:D]	Reservado
09 : [A:D]	D4	25 : [A:D]	Reservado
10 : [A:D]	Reservado	26 : [A:D]	Reservado
11 : [A:D]	D5	27 : [A:D]	Reservado
12 : [A:D]	D6	28 : [A:D]	Reservado
13 : [A:D]	D7	29 : [A:D]	Reservado
14 : [A:D]	D8	30 : [A:D]	Reservado
15 : [A:D]	D9	31 : [A:D]	Reservado

[0021] Na segunda etapa, o processador de cruzamento de fenda de tempo faz o cruzamento de fenda de tempo para os dados auxiliares a serem transformados em formato padrão, de modo a definIr a direção da transmissão dos dados auxiliares correspondendo a cada companhia e então emite os dados auxiliares processados para uma FPGA de transformação de formato de dados auxiliares através do barramento auxiliar 202.

[0022] Na terceira etapa, a FPGA faz a transformação de formato para os dados auxiliares cruzados em relação a fenda de tempo e grava os mesmos junto à RAMs diferentes de acordo com o tipo de companhia com o clock do sistema e então os dados auxiliares em cada chip RAM são lidos com o clock do processador auxiliar que está sincronizado com o clock do sistema, finalmente o processador auxiliar respectivamente insere os dados auxiliares correspondendo a cada companhia nas estruturas de quadro STM-64 de linhas diferentes. [0023] O quadro STM-64 transfere a informação administrativa para nodos diferentes, um nodo que recebeu o quadro processa a informação administrativa novamente e transfere a mesma para um nodo designado, o resto pode ser deduzido por analogia, até que a informação administrativa correspondendo a outras companhias seja transferida para as posições designadas. Referindo-se à Fig. 2 e pegando a informação administrativa da companhia M como um exemplo, o nodo

Petição 870170014024, de 03/03/2017, pág. 16/25

10/11

H da companhia N insere a informação administrativa da companhia M na linha em direção ao leste, respectivamente, onde a linha em direção ao leste e a linha em direção ao oeste são chamadas em relação ao nodo H. A informação administrativa inserida na linha em direção ao leste é a informação administrativa principal e a informação administrativa inserida na linha em direção ao oeste é a informação administrativa sobressalente. De forma similar, existem a linha em direção ao leste e a linha em direção ao oeste do nodo G, como apresentado na Fig. 2, as quais são chamadas em relação ao nodo G. A informação administrativa principal e sobressalente inserida pelo nodo H junto a linha em direção ao oeste é transferida para o nodo G da companhia N. Após o nodo G ter extraído a informação administrativa, a transformação de formato e o cruzamento de fenda de tempo são feitos e a informação administrativa da companhia M é inserida junto às linhas principais e às linhas sobressalentes entre o nodo G e o nodo B1. Portanto, a informação administrativa da sub-rede A da companhia M é transferida para a sub-rede B da companhia M.

[0024] Nesta invenção, conjuntos de bytes auxilares ociosos em um modo de transferência síncrono são definidos para transferir a informação administrativa de outras companhias. Em cada nodo de uma rede de transmissão, um processador auxiliar extrai os bytes da informação administrativa , uma FPGA transforma os mesmos para um formato padrão e então o cruzamento de fenda de tempo é feito para definir a direção da transmissão da informação administrativa. Após isto, a informação administrativa é novamente transformada por uma FPGA e inserida junto à estrutura de quadro de uma linha designada. Com este modo, a informação administrativa é transferida continuamente até que ela seja transferida para a posição designada. Com o método, a informação administrativa de dispositivos SDH de outras companhias pode ser transmitida de forma transparente através de um

Petição 870170014024, de 03/03/2017, pág. 17/25

11/11 dispositivo SDH de uma companhia.

[0025] Apesar da presente invenção ter sido descrita com referência às modalidades ilustrativas específicas, será evidente que várias modificações e alterações podem ser feitas junto a estas modalidades sem sair do espírito mais amplo da invenção como exposto nas reivindicações. Por conseqüência, o relatório descritivo e os desenhos devem ser considerados em um sentido ilustrativo ao invés de um sentido restritivo.

Petição 870170014024, de 03/03/2017, pág. 18/25

1/3

Claims

REIVINDICAÇÕES

1. Método de transmissão transparente para informação administrativa de dispositivos óticos com hierarquia digital síncrona (SDH) de múltiplos vendedores aplicados no caso de um dispositivo SDH em uma subrede e um dispositivo SDH em uma rede principal serem fabricados por diferentes vendedores caracterizado pelo fato de que compreende as etapas de:

a) colocar, através do dispositivo SDH em uma sub-rede, a informação administrativa do dispositivo SDH na sub-rede em uma área designada de uma estrutura de quadro do Modo N de Transferência Síncrono (STM-N); e

b) enviar, através do dispositivo SDH em uma sub-rede, a estrutura de quadro do STM-N para o dispositivo SDH na rede principal, de modo que o dispositivo SDH na rede principal envia a estrutura de quadro do STM-N para um dispositivo em uma sub-rede destino através da rede principal, em que o dispositivo SDH na rede principal está conectado à sub-rede.
2. Método, de acordo com a reivindicação 1, caracterizado pelo fato de que a etapa (a) ainda compreende:

colocar a informação administrativa em bytes auxilares ociosos designados na posição dos Bytes do Caminho de Comunicação de Dados (D1-D12) da estrutura de quadro do STM-N de acordo com o conjunto;

colocar os bytes de serviço e os bytes do canal do usuário nos bytes auxilares ociosos designados na posição dos Bytes de Serviço (E1,E2) e nos Bytes de Canal do Usuário (F1) da estrutura de quadro do STM-N de acordo com o conjunto.
3. Método, de acordo com a reivindicação 1, caracterizado pelo fato de que a etapa (b) ainda compreende:

extrair, através do dispositivo SDH na rede principal, a inPetição 870170014024, de 03/03/2017, pág. 19/25

2/3 formação administrativa quando receber a estrutura de quadro do STM-N, transformar a informação administrativa em um formato padrão; e então executar o cruzamento de fenda de tempo para a informação administrativa;

executar a transformação de formato para a informação administrativa novamente e inserir a informação administrativa processada em uma estrutura de quadro de uma linha designada, e então transferir a informação administrativa para um próximo dispositivo SDH designado através desta estrutura de quadro da linha designada.
4. Método, de acordo com a reivindicação 3, caracterizado pelo fato de que um processador auxiliar é utilizado para extrair a informação administrativa e inserir a informação administrativa dentro da estrutura de quadro.
5. Método, de acordo com a reivindicação 3, caracterizado pelo fato de que transformar a informação administrativa em um formato padrão compreende:

colocar a informação administrativa, os bytes de serviço e os bytes de canal do usuário de cada companhia nas posições de fenda de tempo fixas preestabelecidas em uma Série Lógica de Campo Programável (FPGA) de acordo com o tipo de companhia.
6. Método, de acordo com a reivindicação 5, caracterizado pelo fato de que ainda compreende:

gravar a informação administrativa, os bytes de serviço e os bytes de canal do usuário de cada companhia dentro de RAMs diferentes de acordo com o conjunto para realizar a transformação do formato;

ler a transformação do formato realizada da informação administrativa, dos bytes de serviço e dos bytes de canal do usuário de cada companhia respectivamente, e gerar os dados auxiliares totais

Petição 870170014024, de 03/03/2017, pág. 20/25

3/3 através da multiplexação, em que uma RAM é dividida em duas metades: a área da metade superior e a área de metade inferior, a gravação e a leitura da informação administrativa, dos bytes de serviço e dos bytes de canal do usuário são separadamente implementadas na área da metade superior e na área da metade inferior.
7. Método, de acordo com a reivindicação 6, caracterizado pelo fato de que ainda compreende:

quando o ponteiro de leitura e o ponteiro de gravação são sobrepostos, o ponteiro de leitura pula a partir de uma metade para a outra metade da RAM e aponta para o mesmo byte auxiliar.
8. Método, de acordo com a reivindicação 3, caracterizado pelo fato de que realizar a transformação de formato novamente para a informação administrativa compreende:

gravar a informação administrativa, os bytes de serviço e os bytes de canal do usuário em RAMs diferentes para processamento de acordo com o conjunto com um clock do sistema, e ler a informação administrativa, os bytes de serviço e os bytes de canal do usuário com um clock do processador auxiliar que é coincidente com o clock do sistema, em que uma RAM é dividida em uma área de metade superior e em uma área de metade inferior, a gravação e a leitura dos dados auxiliares na linha são implementadas separadamente na área de metade superior e na área de metade inferior.

Petição 870170014024, de 03/03/2017, pág. 21/25 • · · · · · · ·· ······ ······ · • ·· • · · · • · · ·

2/3