JP2002300130A

JP2002300130A - Ｓｏｎｅｔ／ｓｄｈのオーバヘッド挿入／抽出方式及び装置

Info

Publication number: JP2002300130A
Application number: JP2001095822A
Authority: JP
Inventors: Hirotaka Akaike; 裕貴赤池; Nobuyuki Mizukoshi; 伸幸水越
Original assignee: NEC Corp
Current assignee: NEC Corp
Priority date: 2001-03-29
Filing date: 2001-03-29
Publication date: 2002-10-11
Also published as: US7139286B2; US20020141455A1

Abstract

(57)【要約】【課題】ＬＳＩ装置の各ポートに配置されるインターフ
ェース部の端子数を削減して多ポート化を実現し、ＯＨ
送信側インタフェース部の周波数調整を行うとともに、
マルチチャネルフレームにも、適用できるようにする。【解決手段】高速回線にフレーム処理部２０を介して接
続されるオーバヘッド挿入インタフェース部２３に、Ｔ
ＯＨＦＩＦＯ２６とＰＯＨＦＩＦＯ２８及びＴＯＨ入力
要求，ＰＯＨ入力要求を外部デバイスに対して送出する
共用のゲートＯＲ１とを設ける。外部デバイスからは、
ＴＯＨＡＶ信号と共に、ＴＯＨデータ／ＰＯＨデータを
各ＦＩＦＯ２６，２８に順次入力し、フレーム処理部２
０において挿入処理を行う。また、ＯＨ抽出処理は、フ
レーム処理部３０とオーバヘッド抽出インタフェース部
３３を用いて、挿入とは逆の操作を行う。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は高速伝送回線と低速
デバイスとのインタフェースをとるＬＳＩ装置を備えた
通信方式及び装置に関し、特にＳＯＮＥＴ（同期式光通
信網）／ＳＤＨ（同期ディジタル・ハイアラーキ）のオ
ーバヘッド挿入／抽出方式及び装置に関する。

【０００２】

【従来の技術】従来のＳＯＮＥＴ／ＳＤＨのオーバヘッ
ド挿入／抽出方式及び装置は、ＳＤＨフレームを構成す
るオーバヘッドの挿入および抽出を行うにあたり、高速
の回線とのインタフェースをとるフレーム処理部や低速
の外部デバイスとのインタフェースをとるインタフェー
ス部をポート毎に備えたＬＳＩ装置を有し、このＬＳＩ
装置を多ポート化することが重要な問題となっている。
特に、最近のＬＳＩ装置は高機能となり、多チャンネル
化あるいは多機能化するとともに、通信機能そのものを
１つのＩＣ内で実現するようになっている。

【０００３】以下、かかるＬＳＩ装置をオーバヘッドの
挿入（図１１〜図１３）と、オーバヘッドの抽出（図１
４〜図１６）とに分けて説明する。

【０００４】まず、図１１に示すように、例えばＳＴＳ
−１２ｃ方式において、オーバヘッド挿入を行うインタ
フェース装置は、高速回線側とのインタフェースをとる
ＳＯＮＥＴ／ＳＤＨフレーム処理部７０と、低速外部デ
バイスとのインタフェースをとるオーバヘッド挿入イン
タフェース部７３とを有し、フレーム処理部７０は回線
へ送出するフレームへオーバヘッドの挿入処理を行うト
ランスポート・オーバヘッド（ＴＯＨ）処理部７１およ
びパス・オーバヘッド（ＰＯＨ）処理部７２を備え、ま
たオーバヘッド挿入インタフェース部７３は回線に対し
ＴＯＨデータの送出タイミングを生成する機能や、外部
デバイスに対しＴＯＨデータの入力タイミングを生成す
る機能や、外部デバイスから回線に対しＴＯＨデータを
送出する際のバッファ機能を含んだＴＯＨタイミング生
成部７４、およびこのＴＯＨタイミング生成部７４と同
様に、ＰＯＨデータに関するタイミングを生成するＰＯ
Ｈタイミング生成部７５を備えている。

【０００５】なお、基本的なＳＴＳ−１方式のＳＯＮＥ
Ｔのフレーム構成、トランスポート・オーバヘッド（Ｔ
ＯＨ）およびパス・オーバヘッド（ＰＯＨ）について
は、例えば特開平５−１０１００９号公報（図３，図
４，図６）などにも開示されている。また、ＳＴＳ−３
ｃ方式はＳＴＳ−１方式を３つ分束ねたものであり、Ｓ
ＴＳ−１２ｃ方式はこのＳＴＳ−３ｃ方式を４つ分束ね
たフレームの大きさ（コンカチネーション：連結）を表
わしており、ここでの詳細な説明は省略する。このコン
カチネーションについては、例えば特開２０００−２７
８２３５号公報などで周知である。

【０００６】次に、このインタフェース装置の動作を説
明する。図１１に示すように、フレームの同期確立を行
うフレームタイミングパルスとして、オーバヘッドの１
行目に割付けられたＡ１バイト要求パルスがフレーム処
理部７０からオーバヘッド挿入インタフェース部７３の
ＴＯＨタイミング生成部７４に入力されると、タイミン
グ生成部７４は外部デバイスに対してＴＯＨクロック
（ＴＴＯＨＣＫ）およびＴＯＨ先頭パルス（ＴＴＯＨＦ
Ｐ）を出力し、図１１および図１２に示すように、４ビ
ット並列のＴＯＨデータ（ＴＴＯＨ［３：０］）の入力
を要求する。なお、図１２において、ＴＯＨデータ（Ｔ
ＴＯＨ［３：０］）のｂ１は、フレームにおけるＴＯＨ
１行目のＡ１バイトからＺ０バイトまでの各先頭ビット
を表わし、２ビット目から８ビット目までは表示を省略
している。また、ＴＯＨクロック（５．１８４ＭＨｚ）
は、オーバヘッドの１行の期間全体でＴＯＨ３６バイト
を入力する周波数であるため、外部デバイスはこのＴＯ
Ｈクロックに合わせて、ＴＯＨ有効信号（ＴＴＯＨＥ
Ｎ）とともに、４ビット並列のＴＯＨデータをＴＯＨタ
イミング生成部７４に出力する。この結果、ＴＯＨタイ
ミング生成部７４からフレーム処理部７０にＴＯＨデー
タが出力され、フレームに対しＴＯＨの挿入が行われ
る。

【０００７】同様に、図１１に示すように、パス・オー
バヘッド（ＰＯＨ）の１つであり且つペイロードの先頭
バイトに割付けられるフレームタイミングパルスとして
のＪ１バイト要求パルスがフレーム処理部７０からオー
バヘッド挿入インタフェース部７３のＰＯＨタイミング
生成部７５に入力されると、タイミング生成部７５は外
部デバイスに対してＰＯＨクロック（ＴＰＯＨＣＫ）お
よびＰＯＨ先頭パルス（ＴＰＯＨＦＰ）を出力し、図１
１および図１３に示すように、ＰＯＨデータ（ＴＰＯ
Ｈ）の入力を要求する。なお、図１３において、ＰＯＨ
データ（ＴＰＯＨ）のｂ１は、フレームにおけるＰＯＨ
１列のＪ１バイトからＺ５バイトまでの各先頭ビットを
表わし、２ビット目から８ビット目までは表示を省略し
ている。また、ＰＯＨクロック（５７６ＫＨｚ）は、オ
ーバヘッドの１行の期間全体でＰＯＨ１バイトを入力す
る周波数であるため、外部デバイスはこのＰＯＨクロッ
クに合わせて、ＰＯＨ有効信号（ＴＰＯＨＥＮ）ととも
に、ＰＯＨデータをＰＯＨタイミング生成部７５に出力
する。この結果、ＰＯＨタイミング生成部７５からフレ
ーム処理部７０にＰＯＨデータが出力され、フレームに
対しＰＯＨ挿入が行われる。

【０００８】次に、図１４に示すように、オーバヘッド
抽出を行うインタフェース装置についても、前述した図
１１のインタフェース装置と同様な回路で形成される。
すなわち、回線から受信するフレームよりオーバヘッド
の抽出処理を行うにあたり、高速回線側とのインタフェ
ースをとるためのトランスポート・オーバヘッド（ＴＯ
Ｈ）処理部８１およびパス・オーバヘッド（ＰＯＨ）処
理部８２を備えたＳＯＮＥＴ／ＳＤＨフレーム処理部８
０と、低速外部デバイスとのインタフェースをとるため
のオーバヘッド抽出インタフェース部８３とを有してい
る。このオーバヘッド抽出インタフェース部８３は、回
線より入力するＴＯＨデータの受信タイミングを生成す
る機能や、外部デバイスに対しＴＯＨデータの出力タイ
ミングを生成する機能や、回線から外部デバイスに対し
て出力するＴＯＨデータを受信する際のバッファ機能を
含んだＴＯＨタイミング生成部８４と、このＴＯＨタイ
ミング生成部８４と同様に、ＰＯＨデータに関するタイ
ミングを生成するＰＯＨタイミング生成部８５とを備え
ている。

【０００９】次に、このインタフェース装置の動作を説
明する。図１４に示すように、フレームの同期確立を行
うフレームタイミングパルスとして、オーバヘッドの１
行目に割付けられたＡ１バイトパルスがフレーム処理部
８０からオーバヘッド抽出インタフェース部８３のＴＯ
Ｈタイミング生成部８４に入力されると、タイミング生
成部８４は外部デバイスに対してＴＯＨクロック（ＲＴ
ＯＨＣＫ）およびＴＯＨ先頭パルス（ＲＴＯＨＦＰ）を
出力するとともに、図１４および図１５に示すように、
フレーム処理部８０からＴＯＨデータを取り込む。この
ＴＯＨデータが入力され、しかも毎行決ったタイミング
で来るため、次の行からは同じタイミングでＴＯＨタイ
ミング生成部８４に取り込む。ここでは、２行分のＴＯ
Ｈデータを蓄えられるようにしておき、１行毎に切り換
えられる。このＴＯＨデータは、ＴＯＨタイミング生成
部８４から外部デバイスに対し、ＲＴＯＨ［３：０］と
して出力される。なお、図１５においても、ＲＴＯＨデ
ータ［３：０］のｂ１は、フレームにおけるＴＯＨ１行
目のＡ１バイトからＺ０バイトまでの各先頭ビットを表
わし、２ビット目から８ビット目までは表示を省略して
いる。また、ＴＯＨクロック（５．１８４ＭＨｚ）は、
オーバヘッドの１行の期間全体でＴＯＨ３６バイトを出
力する周波数であるため、ＴＯＨタイミング生成部８４
はこのＴＯＨクロックに合わせて、外部デバイスに４ビ
ット並列のＴＯＨデータを出力する。この結果、フレー
ム処理部８０からＴＯＨタイミング生成部８４にＴＯＨ
データが出力され、フレームよりＯＨの抽出が行われ
る。

【００１０】同様に、図１４に示すように、パス・オー
バヘッド（ＰＯＨ）の１つであり且つペイロードの先頭
バイトに割付けられるフレームタイミングパルスとして
のＪ１バイトパルスがフレーム処理部８０からオーバヘ
ッド抽出インタフェース部８３のＰＯＨタイミング生成
部８５に入力されると、このタイミング生成部８５は外
部デバイスに対してＰＯＨクロック（ＲＰＯＨＣＫ）お
よびＰＯＨ先頭パルス（ＲＰＯＨＦＰ）を出力するとと
もに、図１４および図１６に示すように、ＰＯＨデータ
（ＲＰＯＨ）を出力する。なお、図１６において、ＰＯ
Ｈデータ（ＲＰＯＨ）のｂ１は、フレームにおけるＰＯ
Ｈ１列のＪ１バイトからＺ５バイトまでの各先頭ビット
を表わし、２ビット目から８ビット目までは表示を省略
している。この結果、フレーム処理部８０からＰＯＨタ
イミング生成部８５にＰＯＨデータが出力され、フレー
ムよりＰＯＨの抽出が行われる。

【００１１】上述したオーバヘッド挿入／抽出インタフ
ェース部７３，８３から外部デバイスに送出されるＴＯ
Ｈクロック，ＰＯＨクロックにおいて、無信号の期間
（図１２，図１３，図１５，図１６）はアイドル期間で
ある。すなわち、外部デバイスに対して、クロックだけ
で要求データまたは有効データを示しているからであ
る。

【００１２】

【発明が解決しようとする課題】上述した従来のＳＯＮ
ＥＴ／ＳＤＨのオーバヘッド挿入／抽出方式及び装置
は、ＴＯＨ内のオーバヘッドデータ（各バイト）がフレ
ーム内の同一位置にあるため、周期的にＴＯＨの挿入／
抽出を行うことができる。しかし、ＰＯＨ内のオーバヘ
ッドデータ（各バイト）は、逆にフレーム内の決まった
位置には存在していない。それは、同期ペイロード・エ
ンベロープ（ＳＰＥ）の先頭を示すＰＯＨ内のＪ１バイ
トがＴＯＨ内のポインタによって動的に指し示されるか
らである。このため、ＴＯＨ内のオーバヘッドデータと
ＰＯＨ内のオーバヘッドデータとの間に位相差を生じる
ことになり、ＴＯＨとＰＯＨは別のタイミングでフレー
ムに対し挿入／抽出を行わねばならない。したがって、
外部デバイスに対するオーバヘッド挿入／抽出インタフ
ェース部におけるＴＯＨ，ＰＯＨを別々にする必要があ
る。すなわち、両インタフェース部を独立して設ける必
要がある。

【００１３】このように、従来のオーバヘッド挿入／抽
出方式及び装置は、ＴＯＨとＰＯＨの端子を別々に用意
しなければならないため、インタフェース装置を含む各
ポートについてみると、１ポートあたりの端子数が多く
なり、ＬＳＩ装置の多ポート化を実現できないという欠
点がある。

【００１４】また、従来のオーバヘッド挿入／抽出方式
及び装置は、トランスポート・オーバヘッドとパス・オ
ーバヘッドの処理を別々に行なっているため、オーバヘ
ッドの送信側、すなわち挿入側インタフェース部の周波
数調整を行うことができないという欠点がある。

【００１５】さらに、従来のオーバヘッド挿入／抽出方
式及び装置において、マルチチャネルフレームを実現す
るためには、ＰＯＨのインタフェース部をサポートチャ
ネル数だけ用意しなければならず、端子数が増えるた
め、複数ポートを収容するＬＳＩ装置のサイズを大きく
するか、あるいはＬＳＩ装置に収容できるポート数を少
なくしなければならないという問題がある。

【００１６】本発明の主たる目的は、上述したＬＳＩ装
置の１ポートあたりの端子数を削減し、多ポート化を実
現できるＳＯＮＥＴ／ＳＤＨのオーバヘッド挿入／抽出
方式及び装置を提供することにある。

【００１７】また、本発明の他の目的は、オーバヘッド
の送信側インタフェース部の周波数調整を行うことので
きるＳＯＮＥＴ／ＳＤＨのオーバヘッド挿入／抽出方式
及び装置を提供することにある。

【００１８】さらに、本発明の他の目的は、マルチチャ
ネルフレームにおいても、各チャネルのＰＯＨインタフ
ェースの端子数を削減し、ＬＳＩ装置の小型化および多
ポート化を実現するＳＯＮＥＴ／ＳＤＨのオーバヘッド
挿入／抽出方式及び装置を提供することにある。

【００１９】

【課題を解決するための手段】本発明のＳＯＮＥＴ／Ｓ
ＤＨのオーバヘッド挿入／抽出方式は、高速伝送回線と
ＡＴＭ装置間で相互に伝送フレームの転送を行う複数の
ポートを備えるとともに、前記複数のポートのそれぞれ
には前記高速伝送回線と低速処理を行う外部デバイスと
の間のインタフェースをとるインタフェース装置を備え
たＬＳＩ装置を有し、前記インタフェース装置において
前記伝送フレームにオーバヘッドを挿入したり、あるい
は前記伝送フレームからオーバヘッドを抽出するにあた
り、フレーミングパルスに基づいた基本タイミング信号
を作成し、その基本タイミング信号によって前記オーバ
ヘッドを形成するトランスポート・オーバヘッドおよび
パス・オーバヘッドのデータおよび制御信号を記憶する
それぞれの記憶手段を制御することにより、前記トラン
スポート・オーバヘッドおよび前記パス・オーバヘッド
のデータおよび制御信号を前記外部デバイスとの間で転
送するためのデータ端子および制御信号端子を共通化す
るように構成される。

【００２０】また、本発明における前記インタフェース
装置は、前記ＡＴＭ装置と前記高速伝送回線間に接続さ
れ、前記オーバヘッドの挿入のためのフレーム処理を行
う第１のフレーム処理部と、前記第１のフレーム処理部
と前記外部デバイス間に接続され、前記オーバヘッドの
挿入のためのトランスポート・オーバヘッド処理および
パス・オーバヘッド処理を行うオーバヘッド挿入インタ
フェース部とを備え、前記オーバヘッド挿入インタフェ
ース部から前記外部デバイスに対し、トランスポート・
オーバヘッド先頭パルスおよびトランスポート・オーバ
ヘッド要求信号を出力し前記トランスポート・オーバヘ
ッドの入力要求を行ってから前記外部デバイスより前記
オーバヘッドの有効信号および挿入すべきデータを第１
の記憶手段に記憶させ、しかる後前記オーバヘッド挿入
インタフェース部から前記外部デバイスに対し、パス・
オーバヘッド先頭パルスおよびパス・オーバヘッド要求
信号を出力し前記パス・オーバヘッドの入力要求を行っ
てから前記外部デバイスより前記オーバヘッドの有効信
号および挿入すべきデータを第２の記憶手段に記憶さ
せ、それぞれ前記第１のフレーム処理部から前記第１お
よび第２の記憶手段に送出されるデータ送出要求信号に
基づいて、前記第１および第２の記憶手段に記憶した有
効信号および挿入すべきデータをそれぞれ前記第１のフ
レーム処理部に出力するように形成される。

【００２１】また、本発明における前記インタフェース
装置は、前記高速伝送回線と前記ＡＴＭ装置間に接続さ
れ、前記オーバヘッドの抽出のためのフレーム処理を行
う第２のフレーム処理部と、前記第２のフレーム処理部
と前記外部デバイス間に接続され、前記オーバヘッドの
抽出のためのトランスポート・オーバヘッド処理および
パス・オーバヘッド処理を行うオーバヘッド抽出インタ
フェース部とを備え、前記第２のフレーム処理部から前
記トランスポート・オーバヘッドデータを前記オーバヘ
ッド抽出インタフェース部の第３の記憶手段に記憶さ
せ、トランスポート・オーバヘッド先頭パルスおよびオ
ーバヘッドの有効信号を出力し、前記トランスポート・
オーバヘッドの出力タイミングを生成してから前記第３
の記憶手段より前記外部デバイスに対して抽出すべきデ
ータを出力し、しかる後前記第２のフレーム処理部から
前記パス・オーバヘッドデータを前記オーバヘッド抽出
インタフェース部の第４の記憶手段に記憶させ、前記パ
ス・オーバヘッドの出力タイミングを生成してから前記
外部デバイスに対してパス・オーバヘッド先頭パルスお
よびオーバヘッドの有効信号を出力し、前記第４の記憶
手段より前記外部デバイスに対して抽出すべきデータを
出力するように形成される。

【００２２】また、本発明の前記インタフェース装置に
おける前記第１のフレーム処理部は、複数のパス・オー
バヘッド処理部を備えるとともに、前記オーバヘッド挿
入インタフェース部における前記第２の記憶手段は、前
記複数のパス・オーバヘッド処理部と同数の記憶手段で
構成し、前記外部デバイスから前記オーバヘッド挿入イ
ンタフェース部の前記第１の記憶手段に前記トランスポ
ート・オーバヘッドデータの入力を行った後、前記複数
の第２の記憶手段に対し、前記パス・オーバヘッドデー
タの入力を順次行い、前記第１のフレーム処理部から前
記オーバヘッド挿入インタフェース部に対する前記トラ
ンスポート・オーバヘッド要求および複数回のパス・オ
ーバヘッド要求を行うことにより、マルチチャネルフレ
ームにおけるオーバヘッド挿入のフレーム処理を実現す
るようぬ形成される。

【００２３】また、本発明の前記インタフェース装置に
おける前記第２のフレーム処理部は、複数のパス・オー
バヘッド処理部を備えるとともに、前記オーバヘッド抽
出インタフェース部における前記第４の記憶手段は、前
記複数のパス・オーバヘッド処理部と同数の記憶手段で
構成し、前記第２のフレーム処理部から前記オーバヘッ
ド抽出インタフェース部の前記第３の記憶手段に前記ト
ランスポート・オーバヘッドデータの出力を行った後、
前記複数の第４の記憶手段に対し、前記パス・オーバヘ
ッドデータの出力を順次行い、しかる後前記オーバヘッ
ド抽出インタフェース部で前記トランスポート・オーバ
ヘッド出力タイミングにより前記外部デバイスに対する
抽出すべき前記トランスポート・オーバヘッドの送出を
行った後、複数のパス・オーバヘッド出力タイミングに
基づいて順次抽出すべき前記パス・オーバヘッドの送出
を行うことにより、マルチチャネルフレームにおけるオ
ーバヘッド抽出のフレーム処理を実現するように形成さ
れる。

【００２４】また、本発明における前記記憶手段は、そ
れぞれＦＩＦＯメモリを用いて形成される。

【００２５】さらに、本発明のＳＯＮＥＴ／ＳＤＨのオ
ーバヘッド挿入／抽出装置は、高速伝送回線とＡＴＭ装
置間で相互に伝送フレームの転送を行う複数のポートを
備えるとともに、前記複数のポートのそれぞれには前記
高速伝送回線と低速処理を行う外部デバイスとの間のイ
ンタフェースをとるインタフェース装置を備えたＬＳＩ
装置を有し、前記ＬＳＩ装置の前記インタフェース装置
は、前記高速伝送回線に接続され、オーバヘッドの挿入
及び抽出のためのフレーム処理を行う第１および第２の
フレーム処理部と、前記オーバヘッドの挿入にあたり、
トランスポート・オーバヘッドとパス・オーバヘッドの
挿入用制御信号および挿入用データを前記外部デバイス
との間で転送する共通の挿入用制御端子および共通の挿
入用データ端子と、前記オーバヘッドの抽出にあたり、
トランスポート・オーバヘッドとパス・オーバヘッドの
抽出用制御信号および抽出用データを前記外部デバイス
との間で転送する共通の抽出用制御端子および共通の抽
出用データ端子と、前記第１のフレーム処理部と前記共
通の挿入用制御端子および共通の挿入用データ端子との
間に接続されるオーバヘッド挿入インタフェース部と、
前記第２のフレーム処理部と前記共通の抽出用制御端子
および共通の抽出用データ端子との間に接続されるオー
バヘッド抽出インタフェース部とを有して構成される。

【００２６】また、本発明における前記オーバヘッド挿
入インタフェース部は、フレーミングパルスにより基本
タイミング信号を生成する第１の基本タイミング生成部
と、前記基本タイミング信号により前記外部デバイスに
対してトランスポート・オーバヘッドの入力要求および
トランスポート・オーバヘッド先頭パルスを生成するト
ランスポート・オーバヘッド入力要求生成部と、前記基
本タイミング信号により前記外部デバイスに対してパス
・オーバヘッドの入力要求を生成するパス・オーバヘッ
ド入力要求生成部と、前記トランスポート・オーバヘッ
ド入力要求生成部および前記パス・オーバヘッド入力要
求生成部からの各入力要求を前記外部デバイスに対する
共通のオーバヘッド挿入要求端子を介して出力する第１
のゲート回路と、前記外部デバイスよりトランスポート
・オーバヘッドおよびパス・オーバヘッド有効信号とト
ランスポート・オーバヘッドおよびパス・オーバヘッド
データをそれぞれ共通のトランスポート・オーバヘッド
およびパス・オーバヘッド有効端子および共通のトラン
スポート・オーバヘッドおよびパス・オーバヘッドデー
タ端子を介して入力し記憶する第１および第２の記憶手
段と、前記基本タイミング信号および前記第１のフレー
ム処理部から入力されるパス・オーバヘッドの先頭位置
を示すＪ１バイト要求パルスにより前記外部デバイスに
対してのパス・オーバヘッド先頭パルスを生成するパス
・オーバヘッド先頭パルス生成部とを備え、前記第１の
フレーム処理部から前記第１および第２の記憶手段に対
するトランスポート・オーバヘッドおよびパス・オーバ
ヘッドの要求信号により前記伝送フレームに対して挿入
すべきデータを出力するように形成される。

【００２７】また、本発明における前記オーバヘッド挿
入インタフェース部は、前記パス・オーバヘッド要求信
号のバイト数を増減させ、正負の周波数調整を行うよう
に形成される。

【００２８】また、本発明における前記オーバヘッド抽
出インタフェース部は、フレーミングパルスにより基本
タイミング信号を生成する第２の基本タイミング生成部
と、前記基本タイミング信号によりトランスポート・オ
ーバヘッドの出力タイミングおよび前記外部デバイスに
対するトランスポート・オーバヘッド先頭パルスを生成
するトランスポート・オーバヘッド出力タイミング生成
部と、前記第２のフレーム処理部より入力される抽出す
べきトランスポート・オーバヘッドデータを記憶し、且
つ前記トランスポート・オーバヘッドの出力タイミング
を前記トランスポート・オーバヘッド出力タイミング生
成部より入力する第３の記憶手段と、前記基本タイミン
グ信号によりパス・オーバヘッドの出力タイミングを生
成するパス・オーバヘッド出力タイミング生成部と、抽
出すべきパス・オーバヘッドデータとパス・オーバヘッ
ドの先頭位置を示すＪ１バイトパルスを前記第２のフレ
ーム処理部より入力して記憶し、前記パス・オーバヘッ
ド出力タイミング生成部からの出力タイミング信号を入
力するとともに、前記外部デバイスに対するパス・オー
バヘッド先頭パルスを出力する第４の記憶手段と、前記
第３および第４の記憶手段に記憶した各出力タイミング
を前記外部デバイスに対する共通のオーバヘッド有効信
号端子を介して出力する第２のゲート回路と、前記第３
および第４の記憶手段に記憶した前記抽出すべきトラン
スポート・オーバヘッドデータおよび前記抽出すべきパ
ス・オーバヘッドデータを前記外部デバイスに対する共
通のオーバヘッドデータ端子を介して出力する第３のゲ
ート回路とを備え、前記各オーバヘッドの出力タイミン
グにより前記伝送フレームから抽出すべきデータを前記
外部デバイスに出力するように形成される。

【００２９】また、本発明における前記オーバヘッド抽
出インタフェース部は、前記パス・オーバヘッド有効信
号のバイト数を増減させ、正負の周波数調整を行うよう
に形成される。

【００３０】また、本発明の前記インタフェース装置に
おける前記第１のフレーム処理部は、トランスポート・
オーバヘッド処理部と、複数のパス・オーバヘッド処理
部を備え、前記オーバヘッド挿入インタフェース部は、
フレーミングパルスにより基本タイミング信号を生成す
る第１の基本タイミング生成部と、前記基本タイミング
信号により前記外部デバイスに対してトランスポート・
オーバヘッドの入力要求およびトランスポート・オーバ
ヘッド先頭パルスを生成するトランスポート・オーバヘ
ッド入力要求生成部と、前記基本タイミング信号により
前記外部デバイスに対して前記複数のパス・オーバヘッ
ド処理部と同数のパス・オーバヘッドの入力要求を生成
するパス・オーバヘッド入力要求生成部と、前記トラン
スポート・オーバヘッド入力要求生成部および前記パス
・オーバヘッド入力要求生成部からの各入力要求を前記
外部デバイスに対する共通のオーバヘッド挿入要求端子
を介して出力する第１のゲート回路と、前記外部デバイ
スよりオーバヘッド有効信号およびオーバヘッドデータ
を共通のオーバヘッド有効端子およびオーバヘッドデー
タ端子を介して入力し記憶する第１の記憶手段および前
記複数のパス・オーバヘッド処理部と同数の第２の記憶
手段と、前記基本タイミング信号および前記第１のフレ
ーム処理部から入力されるパス・オーバヘッドの先頭位
置を示す前記複数のパス・オーバヘッド処理部と同数の
Ｊ１バイト要求パルスにより前記外部デバイスに対して
のパス・オーバヘッド先頭パルスを生成するパス・オー
バヘッド先頭パルス生成部とを備え、前記第１のフレー
ム処理部から前記オーバヘッド挿入インタフェース部に
対する前記トランスポート・オーバヘッド要求および複
数回のパス・オーバヘッド要求を行うことにより、前記
伝送フレームに対する前記パス・オーバヘッド挿入の多
重化を行い、マルチチャネルフレームにおけるオーバヘ
ッド挿入の多重フレーム処理を実現するように形成され
る。

【００３１】また、本発明における前記オーバヘッド挿
入インタフェース部は、前記パス・オーバヘッド要求信
号のバイト数を増減させ、正負の周波数調整を行うよう
に形成される。

【００３２】また、本発明の前記インタフェース装置に
おける前記第２のフレーム処理部は、トランスポート・
オーバヘッド処理部と、複数のパス・オーバヘッド処理
部を備え、前記オーバヘッド抽出インタフェース部は、
フレーミングパルスにより基本タイミング信号を生成す
る第２の基本タイミング生成部と、前記基本タイミング
信号によりトランスポート・オーバヘッドの出力タイミ
ングおよび前記外部デバイスに対するトランスポート・
オーバヘッド先頭パルスを生成するトランスポート・オ
ーバヘッド出力タイミング生成部と、抽出すべきトラン
スポート・オーバヘッドデータを前記第２のフレーム処
理部より入力し且つ前記トランスポート・オーバヘッド
の出力タイミングを前記トランスポート・オーバヘッド
出力タイミング生成部より入力し記憶する第３の記憶手
段と、前記基本タイミング信号によりパス・オーバヘッ
ドの出力タイミングを生成するパス・オーバヘッド出力
タイミング生成部と、前記複数のパス・オーバヘッド処
理部と同数の抽出すべきパス・オーバヘッドデータとパ
ス・オーバヘッドの先頭位置を示すＪ１バイトパルスを
前記第２のフレーム処理部より入力し且つ前記パス・オ
ーバヘッド出力タイミング生成部からの出力タイミング
信号を入力し記憶する前記複数の第４の記憶手段と、前
記第３の記憶手段および前記複数の第４の記憶手段に記
憶した各出力タイミングを前記外部デバイスに対する共
通のオーバヘッド有効信号端子を介して出力する第２の
ゲート回路と、前記第３の記憶手段および前記複数の第
４の記憶手段に記憶した前記抽出すべきトランスポート
・オーバヘッドデータを前記外部デバイスに対する共通
のオーバヘッドデータ端子を介して出力する第３のゲー
ト回路と、前記複数の第４の記憶手段にそれぞれ記憶し
た前記複数のＪ１バイトパルスを前記外部デバイスに対
する共通のパス・オーバヘッド先頭パルス端子を介して
出力する第４のゲート回路とを備え、前記第２のフレー
ム処理部から前記オーバヘッド抽出インタフェース部の
前記複数の第４の記憶手段に前記複数のＪ１バイトパル
スを出力することにより、前記伝送フレームから前記パ
ス・オーバヘッド抽出の多重化を行い、マルチチャネル
フレームにおけるオーバヘッド抽出の多重フレーム処理
を実現するように形成される。

【００３３】また、本発明における前記オーバヘッド挿
入インタフェース部は、前記パス・オーバヘッド要求信
号のバイト数を増減させ、正負の周波数調整を行うよう
に形成される。

【００３４】また、本発明における前記前記第１乃至第
４の記憶手段は、それぞれＦＩＦＯメモリを用いて形成
される。

【００３５】

【発明の実施の形態】本発明のＳＯＮＥＴ／ＳＤＨのオ
ーバヘッド挿入／抽出方式及び装置は、ＳＯＮＥＴ／Ｓ
ＤＨベースの物理レイヤを形成し、セル速度の調整など
を行うＴＣサブレイヤ（伝送コンバージェンス・サブレ
イヤ）において、換言すると、高速伝送回線と低速外部
デバイスとのインタフェースをとるＬＳＩ装置におい
て、ＳＤＨフレーム内のトランスポート・オーバヘッド
（ＴＯＨ）とパス・オーバヘッド（ＰＯＨ）を外部デバ
イスから挿入及び抽出するにあたり、外部デバイスとの
間のインタフェースを共通化することにより、その端子
数を削減し、多ポート化を容易にするものである。すな
わち、本発明は、ＬＳＩ装置を多ポート化したときの端
子数の増加を抑制することができる。

【００３６】以下、本発明の実施の形態について図面を
参照して説明するが、図１では発明の概要を、図２では
フレーム構成を、図３〜図６では第１の実施の形態を、
図７〜図１０では第２の実施の形態をそれぞれ説明す
る。

【００３７】図１は本発明の概要を説明するための交換
システムのブロック図である。図１に示すように、交換
システムは、ＡＴＭネットワークに高速伝送速度回線、
例えば６２２Ｍｂｐｓの光ファイバケーブルで接続さ
れ、低速の外部デバイスとのインタフェースをとるＬＳ
Ｉ装置１と、このＬＳＩ装置１に回線対応に設けた複数
のポート２Ａ〜２Ｃを介しＡＴＭ処理を行ってパソコン
端末などとのデータの送受信を行うＡＴＭ装置４とを含
んで構成される。このＬＳＩ装置１は、各ポートに回線
側および外部デバイス側とのインタフェースをとるイン
タフェース装置３をそれぞれ備えており、回線に送出す
るＳＤＨフレームへのオーバヘッド情報を挿入したり、
回線より受信するＳＤＨフレームからのオーバヘッド情
報を抽出したりする機能を果している。ここで、外部デ
バイスは、ＬＳＩ装置１とは異なる低速処理機能を持っ
たデバイスで形成される一方、ＬＳＩ装置１には少なく
ともポート分の多数の端子が必要となる。このＬＳＩ装
置１におけるインタフェース装置３により、高速な回線
側と低速な外部デバイスとの間のインタフェースをと
り、両者のタイミングに合わせてデータを入出力するこ
とが可能になる。

【００３８】図２は図１において伝送されるデータフレ
ームの構成図である。図２に示すように、回線に伝送さ
れるこのデータフレームのフォーマットは、ＳＴＳ−１
２ｃの送出フレーム１０の場合を示すが、ＳＴＳ−１２
ｃの受信フレーム、および他のＳＴＳ−１，ＳＴＳ−３
ｃなどのフレームについても同様に有効である。

【００３９】かかるフレーム１０は、大きく分けてトラ
ンスポート・オーバヘッド（ＴＯＨ）１１と、パス・オ
ーバヘッド（ＰＯＨ）１４と、同期ペイロード・エンベ
ロープ（ＳＰＥ）１５とからなり、ＴＯＨ１１はセクシ
ョン・オーバヘッド（ＳＯＨ）１２とライン・オーバヘ
ッド（ＬＯＨ）１３を備え、そのＬＯＨ１３の先頭行に
ポインタが配置される。このＳＴＳ−１２ｃフレーム１
０の全体は、１０８０バイト×９行で構成され、フレー
ムの送受信は、１行目Ａ１バイトのＭＳＢから同一行方
向に行われるとともに、９行分繰り返される（６２２Ｍ
ｂｐｓ）。

【００４０】また、ＴＯＨ１１は、フレーム１０の情報
を示すオーバヘッドで構成され、３６バイト×９行存在
する。このＴＯＨ１１におけるＬＯＨ１３の先頭行に配
置されるポインタによってＰＯＨ１４の位置（先頭のＪ
１バイトの位置）を指し示すことにより、ＳＰＥ１５の
多重化が可能となる。

【００４１】ＳＰＥ１５は、１０４３バイト×９行から
なる転送データであり、ＡＴＭセル／ＰＯＳパケットが
詰め込まれる。例えば、ＡＴＭ１セルは５３バイト（固
定長）であるので、最大約１７０セル分の情報が詰め込
むことができる。また、上述したＰＯＨ１４は、ＳＰＥ
１５のペイロード情報を示すオーバヘッドで構成され、
１行に１バイト、計９バイトで構成される。

【００４２】なお、このようなＳＴＳ−１２ｃにおける
トランスポート・オーバヘッド（ＴＯＨ）１１やパス・
オーバヘッド（ＰＯＨ）１４の基本構造については、前
述の従来例（図１１）で説明したＳＴＳ−１方式の文献
（特開平５−１０１００９号公報）の図４，図６におけ
るＴＯＨおよびＰＯＨと同様である。

【００４３】このような構成のフレームを前述した図１
のインタフェース装置３において受信すると、ＴＯＨ１
１やＰＯＨ１４を外部デバイスへ抽出し、またフレーム
の送信時には、外部デバイスからこれらのオーバヘッド
を挿入することになる。このため、ＴＯＨ１１について
は毎行３６バイト、ＰＯＨ１４については１フレームで
９バイトの挿入／抽出を行うインタフェースが必要にな
る。

【００４４】図３は本発明の第１の実施の形態を説明す
るためのフレームのオーバヘッド挿入を主体とするイン
タフェース装置の構成図である。図３に示すように、本
実施の形態のインタフェース装置３Ａは、高速回線に対
しオーバヘッド挿入のためのフレーム処理を行うフレー
ム処理部２０と、低速の外部デバイスに対しオーバヘッ
ド挿入のためのオーバヘッドデータを要求するオーバヘ
ッド挿入インタフェース部２３と、同様に、高速回線か
らのフレームに対しオーバヘッドを抽出するためのフレ
ーム処理を行うフレーム処理部３０と、低速の外部デバ
イスに対しオーバヘッド抽出のためのオーバヘッドデー
タを要求するオーバヘッド抽出インタフェース部３３と
を有している。なお、オーバヘッド抽出に関しては、図
５で説明するため、ここではオーバヘッド挿入について
説明する。

【００４５】このインタフェース装置３Ａにおけるオー
バヘッド挿入インタフェース部２３は、フレームタイミ
ングパルスとしてのＡ１バイト要求パルスにより基本タ
イミングを生成する基本タイミング生成部２４と、この
基本タイミング生成部２４からのタイミング出力により
外部デバイスに対してのＴＯＨ先頭パルス（ＴＴＯＨＦ
Ｐ）を作成し出力するＴＯＨ入力要求生成部２５と、基
本タイミング生成部２４からのタイミング出力により外
部デバイスに対しての入力要求を発生させるＰＯＨ入力
要求生成部２７と、フレームタイミングパルスとしての
Ｊ１バイト要求パルスおよび基本タイミング生成部２４
からのタイミング出力により外部デバイスに対してのＰ
ＯＨ先頭パルス（ＴＰＯＨＦＰ）を発生させるＰＯＨ先
頭パルス生成部２９と、これらＴＯＨ入力要求生成部２
５とＰＯＨ入力要求生成部２７のいずれかの要求出力に
より外部デバイスに対してのオーバヘッド要求信号（Ｔ
ＯＨＲＥＱ）を出力する論理和ゲート（ＯＲ１）と、フ
レーム処理部２０からのＴＯＨ要求信号，ＴＯＨ入力要
求生成部２５からのＴＯＨ要求により外部デバイスから
オーバヘッド有効信号（ＴＯＨＡＶ）およびオーバヘッ
ドデータ（ＴＯＨＤ［１：０］）を順次受信し、ＴＯＨ
有効信号とＴＯＨデータをフレーム処理部２０に転送す
るＴＯＨＦＩＦＯ２６と、フレーム処理部２０からのＰ
ＯＨ要求信号，ＰＯＨ入力要求生成部２７からのＰＯＨ
要求により外部デバイスからオーバヘッド有効信号（Ｔ
ＯＨＡＶ）およびオーバヘッドデータ（ＴＯＨＤ［１：
０］）を順次受信し、ＰＯＨ有効信号とＰＯＨデータを
フレーム処理部２０に転送するＰＯＨＦＩＦＯ２８とを
備えている。すなわち、かかるオーバヘッド挿入インタ
フェース部２３は、オーバヘッドの挿入にあたり、ＴＯ
ＨとＰＯＨの挿入用制御信号および挿入用データを外部
デバイスとの間で転送する共通の挿入用制御端子および
共通の挿入用データ端子とを有する。

【００４６】また、オーバヘッド挿入インタフェース部
２３は、回線の伝送速度６２２ＭＨｚを３２分周して作
成した内部動作クロック（ＣＬＫ）１９．４４ＭＨｚを
外部デバイスに対するオーバヘッド・クロック（ＴＯＨ
ＣＫ）として送出する。

【００４７】このように、本実施の形態では、ＴＯＨ入
力要求とＰＯＨ入力要求信号をＯＲ１を介し外部デバイ
スに対して送出することにより、オーバヘッド要求信号
端子を共用でき、しかもＴＯＨＦＩＦＯ２６とＰＯＨＦ
ＩＦＯ２８を設けることにより、外部デバイスからのオ
ーバヘッド有効信号端子（ＴＯＨＡＶ）およびオーバヘ
ッドデータ端子（ＴＯＨＤ［１：０］）を共用してい
る。

【００４８】図４は図３におけるオーバヘッド挿入動作
を説明するための各種信号およびデータのタイミング図
である。図４に示すように、ＳＴＳ−１２ｃフレームの
場合、１フレームは１２５μｓ（＝１０８０バイト×８
ビット×９行／６２２ＭＨｚ）で伝送される。上述した
ように、内部の動作クロック（ＴＯＨＣＫ）を１９．４
４ＭＨｚとしたとき、フレームの１行についてみると、
２７０クロック（＝１９．４４ＭＨｚ×１２５μｓ／９
行）で処理を行う必要がある。

【００４９】１フレームに挿入するオーバヘッドは、１
行あたり、ＴＯＨが３６バイト、ＰＯＨが０〜２バイト
であるため、外部デバイスよりオーバヘッドを２ビット
の端子から入力することにする。これにより、入力タイ
ミングは、最大１５２クロック（＝ＴＯＨ１４４クロッ
ク＋ＰＯＨ０〜８クロック）となり、１行あたりの処理
クロック数である２７０クロック内に収まることにな
る。ここで、残りの１１８クロックはアイドル（空き）
期間となる。

【００５０】以下、図３および図４を参照して、オーバ
ヘッド挿入動作をより具体的に説明する。まず、フレー
ムの先頭を要求するフレームタイミングパルスＡ１によ
りＴＯＨの要求が開始され、以後ＴＯＨは１行内の決っ
たタイミングで要求される。そのため、基本タイミング
生成部２４はフレームタイミングパルスＡ１を入力する
ことにより、基本タイミングを生成する。

【００５１】この基本タイミングが決ったタイミングに
なると、ＴＯＨ入力要求生成部２５から外部デバイスに
対し、ＯＲ１ゲートを介しＯＨ要求信号（ＴＯＨＲＥ
Ｑ）を１４４クロック期間（３６バイト×８ビット／
２）だけ出力すると同時に、ＴＯＨＦＩＦＯ２６にＯＨ
要求信号（ＴＯＨＲＥＱ）をデータ入力信号として出力
する。このＴＯＨＦＩＦＯ２６は、ＯＨ有効信号（ＴＯ
ＨＡＶ）の期間だけ入力されたＯＨデータ（ＴＯＨＤ
［１：０］）を書き込む。また、基本タイミングがフレ
ームの先頭であるＡ１バイトの入力タイミングならば、
ＴＯＨ入力要求生成部２５はＴＯＨ先頭パルス（ＴＴＯ
ＨＦＰ）を出力する。その後、フレーム処理部２０より
ＴＯＨ要求信号がＴＯＨＦＩＦＯ２６に入力されると、
ＴＯＨＦＩＦＯ２６は順次書き込まれているＯＨデータ
をＴＯＨデータとしてフレーム処理部２０に出力する。
なお、外部デバイスからの入力とフレーム処理部２０へ
の出力は、１行内で処理を完了する。

【００５２】かかるＴＯＨが１行内の決まったタイミン
グで要求されるのに対し、ＰＯＨの要求タイミングは決
まっていない。その理由は、前述の図２で説明したよう
に、ＳＰＥ１５の先頭を示すＰＯＨのＪ１バイトがＴＯ
Ｈ１１のポインタによって指し示されるため、決まった
位置にはないからである。このことは、ＴＯＨ１１とＰ
ＯＨ１４の位相差があることを意味している。そのた
め、フレーム処理部２０からＰＯＨ１４のＪ１バイト要
求パルスをＰＯＨ先頭パルス生成部２９に入力し、外部
デバイスに対しＰＯＨ先頭パルス（ＴＰＯＨＦＰ）を出
力することにより、その位相差を吸収している。

【００５３】また、ＰＯＨ入力要求生成部２７からＯＲ
１ゲートを介して外部デバイスに対するＰＯＨの要求
は、通常１バイトであるが、周波数調整が行われた場
合、０〜１バイト（正周波数調整時）要求、または１〜
２バイト（負周波数調整時）要求となる。そのため、Ｐ
ＯＨＦＩＦＯ２８内のＰＯＨデータが常に２バイト（Ｐ
ＯＨの最大要求数）であるようにするため、ＰＯＨＦＩ
ＦＯ２８からＦＩＦＯ内のデータ数をＰＯＨ入力要求生
成部２７で読み取り、外部デバイスに対しては、ＯＲ１
ゲートを介して必要なバイト数だけＰＯＨの入力を要求
する。これにより、周波数調整を行うことが可能にな
る。この結果、ＰＯＨＦＩＦＯ２８はフレーム処理部２
０に対し、ＴＯＨＦＩＦＯ２６と同様に、周波数調整後
のＰＯＨデータを出力する。

【００５４】図５は本発明の第１の実施の形態を説明す
るためのフレームのオーバヘッド抽出を主体とするイン
タフェース装置の構成図である。図５に示すように、本
実施の形態のインタフェース装置３Ａは、図３で説明し
たフレーム処理部２０とオーバヘッド挿入インタフェー
ス部２３の他に、高速回線からのフレームに対しオーバ
ヘッドを抽出するためのフレーム処理を行うＴＯＨ処理
部３１とＰＯＨ処理部３２を備えたフレーム処理部３０
と、低速の外部デバイスに対し抽出したオーバヘッドデ
ータを出力するオーバヘッド抽出インタフェース部３３
とを有している。

【００５５】このインタフェース装置３Ａにおけるオー
バヘッド抽出インタフェース部３３は、フレームタイミ
ングパルスとしてのＡ１バイトパルスにより基本タイミ
ングを生成する基本タイミング生成部３４と、この基本
タイミング生成部３４からのタイミング出力により外部
デバイスに対してのＴＯＨ先頭パルス（ＲＴＯＨＦＰ）
を作成し出力するＴＯＨ出力タイミング生成部３５と、
基本タイミング生成部３４からのタイミング出力により
出力タイミングを作成するＰＯＨ出力タイミング生成部
３７と、ＴＯＨ出力タイミング生成部３５のタイミング
出力によってフレーム処理部３０から受信するＴＯＨデ
ータを書き込むＴＯＨＦＩＦＯ３６と、ＰＯＨ出力タイ
ミング生成部３７からのタイミング出力とフレームタイ
ミングパルスとしてのＪ１バイトパルスによりＰＯＨデ
ータを受信しＰＯＨ先頭パルス（ＲＰＯＨＦＰ）を出力
するＰＯＨＦＩＦＯ３８と、ＴＯＨＦＩＦＯ３６および
ＰＯＨＦＩＦＯ３８の出力によりオーバヘッド有効信号
（ＲＯＨＡＶ）とオーバヘッドデータ（ＲＯＨＤ［１：
０］）を外部デバイスに対して出力する２つの論理和ゲ
ート（ＯＲ２，ＯＲ３）とを備えている。すなわち、か
かるオーバヘッド抽出インターフェース部３３は、オー
バヘッドの抽出にあたり、ＴＯＨとＰＯＨの抽出用制御
信号および抽出用データを外部デバイスとの間で転送す
る共通の抽出用制御端子および共通の抽出用データ端子
とを有する。

【００５６】また、オーバヘッド抽出インタフェース部
３３は、回線の伝送速度６２２ＭＨｚを３２分周して作
成した内部動作クロック（ＣＬＫ）１９．４４ＭＨｚを
外部デバイスに対するオーバヘッド・クロック（ＴＯＨ
ＣＫ）として送出する。

【００５７】このように、本実施の形態では、オーバヘ
ッド有効信号とＴＯＨデータおよびＰＯＨデータをＯＲ
２，ＯＲ３を介し外部デバイスに対して送出することに
より、オーバヘッド有効信号端子（ＲＯＨＡＶ）とオー
バヘッドデータ端子（ＲＯＨＤ［１：０］）を共用でき
る。

【００５８】図６は図５におけるオーバヘッド抽出動作
を説明するための各種信号およびデータのタイミング図
である。図６に示すように、ＳＴＳ−１２ｃフレームの
場合、挿入動作と同様に、１フレームは１２５μｓで伝
送される。上述したように、内部の動作クロック（ＴＯ
ＨＣＫ）を１９．４４ＭＨｚとしたとき、フレームの１
行についてみると、２７０クロックで処理を行う必要が
ある。

【００５９】１フレームから抽出するオーバヘッドは、
１行あたり、ＴＯＨが３６バイト、ＰＯＨが０〜２バイ
トであるため、外部デバイスへオーバヘッドを２ビット
の端子から出力することにする。これにより、出力タイ
ミングは、最大１５２クロックとなり、１行あたりの処
理クロック数である２７０クロック内に収まることにな
る。ここで、残りの１１８クロックはアイドル（空き）
期間となる。

【００６０】次に、図５および図６を参照して、オーバ
ヘッド抽出動作をより具体的に説明する。まず、フレー
ム処理部３０からフレームの先頭を示すフレームタイミ
ングパルスＡ１とともに、ＴＯＨデータが入力される。
この入力されたＴＯＨデータは、３６バイト分、順次Ｔ
ＯＨＦＩＦＯ３６に書き込まれる。それと同時に基本タ
イミング生成部３４はフレームタイミングパルスＡ１を
入力することにより、基本タイミングを生成する。

【００６１】同様に、フレーム処理部３０から入力され
るＰＯＨデータは、順次ＰＯＨＦＩＦＯ３８に書き込ま
れる。但し、ＴＯＨデータが１行内の決まったタイミン
グで入力されるのに対し、ＰＯＨデータの入力タイミン
グは決まっていない。その理由は、前述した図２で説明
したように、ＳＰＥ１５の先頭を示すＰＯＨ１４のＪ１
バイトがＴＯＨ１１のポインタによって指し示されるた
め、決まった位置にはないからである。このことは、Ｔ
ＯＨとＰＯＨに位相差があることを意味している。その
ため、ＰＯＨ１４のＪ１バイトパルスもＰＯＨＦＩＦＯ
３８に書き込み、そのＪ１バイトを読み出すのと一緒に
ＰＯＨを読み出して外部デバイスに出力することによ
り、入力されたＰＯＨがＪ１バイトであることを意識す
ることなく、Ｊ１バイトであることを示すことができる
ので、位相差を吸収できることになる。

【００６２】また、ＰＯＨデータは、通常１バイト入力
であるが、周波数調整が行われた場合、０〜１バイト
（正周波数調整時）入力、または１〜２バイト（負周波
数調整時）入力となる。

【００６３】かかるＴＯＨデータが入力された後、基本
タイミング生成部３４によって作成された基本タイミン
グが決まったタイミングになると、ＴＯＨ出力タイミン
グ生成部３５からＴＯＨＦＩＦＯ３６に出力タイミング
信号を１４４クロック期間（３６バイト×８ビット／
２）だけ出力する。これにより、ＴＯＨＦＩＦＯ３６か
らＯＨ有効信号（ＲＯＨＡＶ）ＯＨデータ（ＲＯＨＤ
［１：０］）を読みだし、ＯＲゲートＯＲ２，ＯＲ３を
介して外部デバイスへ出力する。また、基本タイミング
生成部３４から出力される基本タイミングがフレームの
先頭であるＡ１バイトの出力タイミングならば、ＴＯＨ
出力タイミング生成部３５より外部デバイスに対し、Ｔ
ＯＨ先頭パルス（ＲＴＯＨＦＰ）を出力する。

【００６４】さらに、ＰＯＨデータの読み出し、すなわ
ち抽出も基本タイミング生成部３４で作成される基本タ
イミングにより行うが、周波数調整のためのＰＯＨＦＩ
ＦＯ３８に何バイトのＰＯＨ（０，１あるいは２バイ
ト）データが書き込まれているかは分らない。そこで、
ＰＯＨ出力タイミング生成部３７からＰＯＨＦＩＦＯ３
８に対し２バイト分の出力タイミング信号を出力し、Ｐ
ＯＨＦＩＦＯ３８からのデータ有効信号（ＲＯＨＡＶ）
がアクティブ（ＰＯＨがある）であれば、そのまま出力
タイミング信号を出力し続けてデータ有効信号（ＲＯＨ
ＡＶ）とＰＯＨ先頭パルス（ＲＯＨＦＰ）を外部デバイ
スに出力する。また、アクティブでなければ（ＰＯＨが
ない）、出力タイミング信号の出力を停止し、外部デバ
イスへの出力を取り止める。これにより、周波数調整を
行うことができる。

【００６５】以上の結果、ＴＯＨＦＩＦＯ３６，ＰＯＨ
ＦＩＦＯ３８から読み出したオーバヘッドは、ＯＨデー
タ（ＲＯＨＤ［１：０］）として外部デバイスへ出力す
ることができる。なお、フレーム処理部３０からの入力
と外部デバイスへの出力は１行内で処理を完了する。

【００６６】上述した第１の実施の形態によれば、ＴＯ
ＨＦＩＦＯ，ＯＲゲートを設けてＴＯＨとＰＯＨのハー
ドウェアを共有化することにより、オーバヘッド挿入イ
ンタフェース部において周波数調整を行うためのＯＨ要
求信号端子が増えるものの、このオーバヘッド挿入イン
タフェース部ではＰＯＨクロック端子，ＰＯＨデータ端
子を削減できるとともに、オーバヘッド抽出インタフェ
ース部ではＰＯＨクロック端子，ＰＯＨデータ端子を削
減できるという利点がある。

【００６７】図７は本発明の第２の実施の形態を説明す
るためのフレームのマルチチャネル対応オーバヘッド挿
入を主体とするインタフェース装置の構成図である。図
７に示すように、インタフェース装置３Ｂは、マルチチ
ャネル対応のオーバヘッドを挿入するインタフェースの
例であり、高速回線に対しオーバヘッド挿入のためのフ
レーム処理を行うためのＴＯＨ処理部４１と複数のＰＯ
Ｈ処理部（＃１〜＃１２）４２を備えたフレーム処理部
４０と、低速の外部デバイスに対しオーバヘッド挿入の
ためのオーバヘッドデータを要求するオーバヘッド挿入
インタフェース部４３と、同様に、高速回線からのフレ
ームに対しオーバヘッドを抽出するためのフレーム処理
を行うフレーム処理部６０と、低速の外部デバイスに対
しオーバヘッド抽出のためのオーバヘッドデータを要求
するオーバヘッド抽出インタフェース部６３とを有して
いる。なお、オーバヘッド抽出に関しては、図９で説明
するため、ここではオーバヘッド挿入について説明す
る。

【００６８】このインタフェース装置３Ｂにおけるオー
バヘッド挿入インタフェース部４３は、フレームタイミ
ングパルスとしてのＡ１バイト要求パルスにより基本タ
イミングを生成する基本タイミング生成部４４と、この
基本タイミング生成部４４からのタイミング出力により
外部デバイスに対してのＴＯＨ先頭パルス（ＴＴＯＨＦ
Ｐ）を作成し出力するＴＯＨ入力要求生成部４５と、基
本タイミング生成部４４からのタイミング出力により外
部デバイスに対しての入力要求を発生させるＰＯＨ入力
要求生成部４７と、フレームタイミングパルスとしての
Ｊ１（＃１〜＃１２）バイト要求パルスおよび基本タイ
ミング生成部４４からのタイミング出力により外部デバ
イスに対してのＰＯＨ先頭パルス（ＴＰＯＨＦＰ）を発
生させるＰＯＨ先頭パルス生成部５１と、これらＴＯＨ
入力要求生成部４５とＰＯＨ入力要求生成部４７のいず
れかの要求出力により外部デバイスに対してのオーバヘ
ッド要求信号（ＴＯＨＲＥＱ）を出力する論理和ゲート
（ＯＲ４）と、フレーム処理部４０からのＴＯＨ要求信
号，ＴＯＨ入力要求生成部４５からのＴＯＨ要求により
外部デバイスからオーバヘッド有効信号（ＴＯＨＡＶ）
およびオーバヘッドデータ（ＴＯＨＤ［１：０］）を順
次受信し、ＴＯＨ有効信号とＴＯＨデータをフレーム処
理部４０に転送するＴＯＨＦＩＦＯ４６と、フレーム処
理部４０からのＰＯＨ要求信号（＃１〜＃１２），ＰＯ
Ｈ入力要求生成部４７からのＰＯＨ要求により外部デバ
イスからオーバヘッド有効信号（ＴＯＨＡＶ）およびオ
ーバヘッドデータ（ＴＯＨＤ［１：０］）を順次受信
し、ＰＯＨ有効信号（＃１〜＃１２）とＰＯＨデータ
（＃１〜＃１２）をそれぞれフレーム処理部４０のＰＯ
Ｈ処理部（＃１〜＃１２）４２に転送する複数のＰＯＨ
ＦＩＦＯ４８〜５０とを備えている。

【００６９】また、オーバヘッド挿入インタフェース部
４３は、回線の伝送速度６２２ＭＨｚを３２分周して作
成した内部動作クロック（ＣＬＫ）１９．４４ＭＨｚを
外部デバイスに対するオーバヘッド・クロック（ＴＯＨ
ＣＫ）として送出する。

【００７０】このように、本実施の形態では、前述した
図３のオーバヘッド挿入インタフェース部２３と比較し
て、基本動作は同様である。すなわち、ＴＯＨ入力要求
とＰＯＨ入力要求信号をＯＲ４を介し外部デバイスに対
して送出することにより、オーバヘッド要求信号端子を
共用でき、しかもＴＯＨＦＩＦＯ４６とＰＯＨＦＩＦＯ
４８〜５０を設けることにより、外部デバイスからのオ
ーバヘッド有効信号端子（ＴＯＨＡＶ）およびオーバヘ
ッドデータ端子（ＴＯＨＤ［１：０］）を共用してい
る。

【００７１】かかるマルチチャネル対応のオーバヘッド
挿入にあたり、前述した図３のオーバヘッド挿入インタ
フェース部２３と異なる点は、ＰＯＨを挿入する場合だ
け、タイムスロットで割り当てられたＳＴＳ−１フレー
ムのＰＯＨ処理を行うことにある。

【００７２】図８は図７におけるマルチチャネル対応オ
ーバヘッド挿入動作を説明するための各種信号およびデ
ータのタイミング図である。図８に示すように、ＳＴＳ
−１２ｃフレームでマルチチャネル処理を行う場合、Ｓ
ＴＳ−１フレームの同期ペイロード・エンベロープ（Ｓ
ＰＥ）〔前述の図２におけるＳＰＥ１５に相当〕を最大
１２個多重することが可能である。つまり、フレームの
１行あたり、ＰＯＨが最大１２バイト存在し、さらに周
波数調整を考慮すると、ＰＯＨは０〜２４バイトとな
る。そのために、本実施の形態では、ＴＯＨを出力した
後の９６クロックを８クロック単位のタイムスロット＃
１〜＃１２に分け、多重化したＳＴＳ−１ＳＰＥのＰＯ
Ｈ挿入処理を各タイムスロットに割り当てることによ
り、マルチチャネル化したときのオーバヘッド挿入を可
能にしている。なお、オーバヘッド挿入インタフェース
部４３における正負の周波数の調整は、前述の図４で説
明した調整と同様に、ＰＯＨ要求信号のバイト数を増減
させて行われる。

【００７３】図９は本発明の第２の実施の形態を説明す
るためのフレームのマルチチャネル対応オーバヘッド抽
出を主体とするインタフェース装置の構成図である。図
９に示すように、本実施の形態のインタフェース装置３
Ｂは、図７で説明したフレーム処理部４０とオーバヘッ
ド挿入インタフェース部４３の他に、高速回線からのフ
レームに対しオーバヘッドを抽出するためのフレーム処
理を行うＴＯＨ処理部６１と複数のＰＯＨ処理部（＃１
〜＃１２）６２を備えたフレーム処理部６０と、低速の
外部デバイスに対しオーバヘッド抽出のためのオーバヘ
ッドデータを要求するオーバヘッド抽出インタフェース
部６３とを有している。

【００７４】このインタフェース装置３Ｂにおけるオー
バヘッド抽出インタフェース部６３は、フレームタイミ
ングパルスとしてのＡ１バイトパルスにより基本タイミ
ングを生成する基本タイミング生成部６４と、この基本
タイミング生成部６４からのタイミング出力により外部
デバイスに対してのＴＯＨ先頭パルス（ＲＴＯＨＦＰ）
を作成し出力するＴＯＨ出力タイミング生成部６５と、
基本タイミング生成部６４からのタイミング出力により
出力タイミングを作成するＰＯＨ出力タイミング生成部
６７と、ＴＯＨ出力タイミング生成部６５のタイミング
出力によってフレーム処理部６０から受信するＴＯＨデ
ータを書き込むＴＯＨＦＩＦＯ６６と、ＰＯＨ出力タイ
ミング生成部６７からのタイミング出力とフレームタイ
ミングパルスとしてのＪ１（＃１〜＃１２）バイトパル
スによりＰＯＨデータ（＃１〜＃１２）を受信しＰＯＨ
先頭パルス（ＲＰＯＨＦＰ）を出力する複数のＰＯＨＦ
ＩＦＯ６８〜７０と、ＴＯＨＦＩＦＯ６６およびＰＯＨ
ＦＩＦＯ６８〜７０の出力によりオーバヘッド有効信号
（ＲＯＨＡＶ）とオーバヘッドデータ（ＲＯＨＤ［１：
０］）ならびにＰＯＨＦＩＦＯ６８〜７０の出力により
ＰＯＨ先頭パルス（ＲＰＯＨＦＰ）を外部デバイスに対
して出力する３つの論理和ゲート（ＯＲ６〜ＯＲ７）と
を備えている。

【００７５】また、オーバヘッド抽出インタフェース部
６３は、回線の伝送速度６２２ＭＨｚを３２分周して作
成した内部動作クロック（ＣＬＫ）１９．４４ＭＨｚを
外部デバイスに対するオーバヘッド・クロック（ＲＯＨ
ＣＫ）として送出する。

【００７６】このように、本実施の形態でも、オーバヘ
ッド有効信号とＴＯＨデータおよびＰＯＨデータをＯＲ
５〜ＯＲ７を介し外部デバイスに対して送出することに
より、オーバヘッド有効信号端子（ＲＯＨＡＶ）とオー
バヘッドデータ端子（ＲＯＨＤ［１：０］）およびＰＯ
Ｈ先頭パルス端子（ＲＰＯＨＦＰ）を共用できる。

【００７７】かかるマルチチャネル対応のオーバヘッド
抽出にあたり、前述した図５のオーバヘッド抽出インタ
フェース部３３と異なる点は、ＰＯＨを抽出する場合だ
け、タイムスロットで割り当てられたＳＴＳ−１フレー
ムのＰＯＨ処理を行うことにある。

【００７８】図１０は図９におけるマルチチャネル対応
オーバヘッド抽出動作を説明するための各種信号および
データのタイミング図である。図１０に示すように、Ｓ
ＴＳ−１２ｃフレームでマルチチャネル処理を行う場
合、ＳＴＳ−１フレームの同期ペイロード・エンベロー
プ（ＳＰＥ）〔前述の図２におけるＳＰＥ１５に相当〕
を最大１２個多重することが可能である。つまり、フレ
ームの１行あたり、ＰＯＨが最大１２バイト存在し、さ
らに周波数調整を考慮すると、ＰＯＨは０〜２４バイト
となる。そのために、本実施の形態では、ＴＯＨを出力
した後の９６クロックを８クロック単位のタイムスロッ
ト＃１〜＃１２に分け、多重化したＳＴＳ−１ＳＰＥの
ＰＯＨ挿入処理を各タイムスロットに割り当てることに
より、マルチチャネル化したときのオーバヘッド抽出を
可能にしている。なお、オーバヘッド抽出インタフェー
ス部６３における正負の周波数の調整は、前述の図５で
説明した調整と同様に、ＰＯＨ要求信号のバイト数を増
減させて行われる。

【００７９】上述した第２の実施の形態によれば、当然
のことながらＰＯＨのインタェースがサポートチャネル
数だけ必要になるものの、第１の実施の形態における利
点に加え、マルチチャネルフレームの各チャネルのＰＯ
Ｈインタフェース端子を共有化できる利点がある。

【００８０】

【発明の効果】以上説明したように、本発明のＳＯＮＥ
Ｔ／ＳＤＨのオーバヘッド挿入／抽出方式及び装置は、
インタフェース装置のオーバヘッド挿入／抽出インタフ
ェース部にＴＯＨＦＩＦＯ，ＰＯＨＦＩＦＯ，ＯＲゲー
トを設け、ＴＯＨとＰＯＨのハードウェアを共有化する
ことにより、オーバヘッド挿入／抽出インタフェース部
でのＰＯＨクロック端子，ＰＯＨデータ端子を削減でき
るので、ＬＳＩ装置の１ポートあたりの端子数を削減
し、多ポート化を実現できるという効果がある。すなわ
ち、各インタフェース部にＦＩＦＯを設けて位相差吸収
用のバッファリングを行うことにより、ＴＯＨおよびＰ
ＯＨを同一の基本タイミングで処理できるようにし、ハ
ードウェアの共用化を実現したことにある。

【００８１】また、本発明は、オーバヘッド挿入／抽出
インタフェース部にＴＯＨＦＩＦＯを設けることによ
り、ＴＯＨとＰＯＨの位相差を吸収するとともに、オー
バヘッド挿入インタフェース部の周波数調整を行うこと
ができるという効果がある。

【００８２】さらに、本発明は、マルチチャネルフレー
ムにおいても、各チャネルのＰＯＨインタフェースの端
子数を削減でき、ＬＳＩ装置の小型化および多ポート化
を実現できるという効果がある。

【図面の簡単な説明】

【図１】本発明の概要を説明するための交換システムの
ブロック図である。

【図２】図１において伝送されるデータフレームの構成
図である。

【図３】本発明の第１の実施の形態を説明するためのフ
レームのオーバヘッド挿入を主体とするインタフェース
装置の構成図である。

【図４】図３におけるオーバヘッド挿入動作を説明する
ための各種信号およびデータのタイミング図である。

【図５】本発明の第１の実施の形態を説明するためのフ
レームのオーバヘッド抽出を主体とするインタフェース
装置の構成図である。

【図６】図５におけるオーバヘッド抽出動作を説明する
ための各種信号およびデータのタイミング図である。

【図７】本発明の第２の実施の形態を説明するためのフ
レームのマルチチャネル対応オーバヘッド挿入を主体と
するインタフェース装置の構成図である。

【図８】図７におけるマルチチャネル対応オーバヘッド
挿入動作を説明するための各種信号およびデータのタイ
ミング図である。

【図９】本発明の第２の実施の形態を説明するためのフ
レームのマルチチャネル対応オーバヘッド抽出を主体と
するインタフェース装置の構成図である。

【図１０】図９におけるマルチチャネル対応オーバヘッ
ド抽出動作を説明するための各種信号およびデータのタ
イミング図である。

【図１１】従来の一例を説明するためのオーバヘッド挿
入を行うインタフェース装置のブロック図である。

【図１２】図１１のＴＯＨ挿入インタフェースにおける
各種信号およびデータのタイミング図である。

【図１３】図１１のＰＯＨ挿入インタフェースにおける
各種信号およびデータのタイミング図である。

【図１４】従来の一例を説明するためのオーバヘッド抽
出を行うインタフェース装置のブロック図である。

【図１５】図１４のＴＯＨ抽出インタフェースにおける
各種信号およびデータのタイミング図である。

【図１６】図１４のＰＯＨ挿入インタフェースにおける
各種信号およびデータのタイミング図である。

【符号の説明】

１ＬＳＩ装置２Ａ〜２Ｃポート３，３Ａ，３Ｂインタフェース装置４ＡＴＭ装置１０フレーム１１トランスポート・オーバヘッド（ＴＯＨ）１２セクション・オーバヘッド（ＳＯＨ）１３ライン・オーバヘッド（ＬＯＨ）１４パス・オーバヘッド（ＰＯＨ）１５同期ペィロード・エンベロープ（ＳＰＥ）２０，３０，４０，６０フレーム処理部２１，３１，４１，６１ＴＯＨ処理部２２，３２，４２，６２ＰＯＨ処理部２３，４３オーバヘッド挿入インタフェース部２４，３４，４４，６４基本タイミング生成部２５，４５ＴＯＨ入力要求生成部２６，３６，４６，６６ＴＯＨＦＩＦＯ２７，４７ＰＯＨ入力要求生成部２８，３８，４８〜５０，６８〜７０ＰＯＨＦＩＦ
Ｏ２９，５１ＰＯＨ先頭パルス生成部３３，６３オーバヘッド抽出インタフェース部３５，６５ＴＯＨ出力タイミング生成部３７，６７ＰＯＨ出力タイミング生成部ＯＲ１〜ＯＲ７ＯＲゲート

フロントページの続きＦターム(参考） 5K028 AA07 BB08 KK01 KK03 KK35 MM05 MM12 SS26 5K030 GA05 GA11 HA10 HB11 HB25 JL03 KA02 KA13 LA15

Claims

【特許請求の範囲】

【請求項１】高速伝送回線とＡＴＭ装置間で相互に伝
送フレームの転送を行う複数のポートを備えるととも
に、前記複数のポートのそれぞれには前記高速伝送回線
と低速処理を行う外部デバイスとの間のインタフェース
をとるインタフェース装置を備えたＬＳＩ装置を有し、
前記インタフェース装置において前記伝送フレームにオ
ーバヘッドを挿入したり、あるいは前記伝送フレームか
らオーバヘッドを抽出するにあたり、フレーミングパル
スに基づいた基本タイミング信号を作成し、その基本タ
イミング信号によって前記オーバヘッドを形成するトラ
ンスポート・オーバヘッドおよびパス・オーバヘッドの
データおよび制御信号を記憶するそれぞれの記憶手段を
制御することにより、前記トランスポート・オーバヘッ
ドおよび前記パス・オーバヘッドのデータおよび制御信
号を前記外部デバイスとの間で転送するためのデータ端
子および制御信号端子を共通化することを特徴とするＳ
ＯＮＥＴ／ＳＤＨのオーバヘッド挿入／抽出方式。
【請求項２】前記インタフェース装置は、前記ＡＴＭ
装置と前記高速伝送回線間に接続され、前記オーバヘッ
ドの挿入のためのフレーム処理を行う第１のフレーム処
理部と、前記第１のフレーム処理部と前記外部デバイス
間に接続され、前記オーバヘッドの挿入のためのトラン
スポート・オーバヘッド処理およびパス・オーバヘッド
処理を行うオーバヘッド挿入インタフェース部とを備
え、前記オーバヘッド挿入インタフェース部から前記外
部デバイスに対し、トランスポート・オーバヘッド先頭
パルスおよびトランスポート・オーバヘッド要求信号を
出力し前記トランスポート・オーバヘッドの入力要求を
行ってから前記外部デバイスより前記オーバヘッドの有
効信号および挿入すべきデータを第１の記憶手段に記憶
させ、しかる後前記オーバヘッド挿入インタフェース部
から前記外部デバイスに対し、パス・オーバヘッド先頭
パルスおよびパス・オーバヘッド要求信号を出力し前記
パス・オーバヘッドの入力要求を行ってから前記外部デ
バイスより前記オーバヘッドの有効信号および挿入すべ
きデータを第２の記憶手段に記憶させ、それぞれ前記第
１のフレーム処理部から前記第１および第２の記憶手段
に送出されるデータ送出要求信号に基づいて、前記第１
および第２の記憶手段に記憶した有効信号および挿入す
べきデータをそれぞれ前記第１のフレーム処理部に出力
する請求項１記載のＳＯＮＥＴ／ＳＤＨのオーバヘッド
挿入／抽出方式。
【請求項３】前記インタフェース装置は、前記高速伝
送回線と前記ＡＴＭ装置間に接続され、前記オーバヘッ
ドの抽出のためのフレーム処理を行う第２のフレーム処
理部と、前記第２のフレーム処理部と前記外部デバイス
間に接続され、前記オーバヘッドの抽出のためのトラン
スポート・オーバヘッド処理およびパス・オーバヘッド
処理を行うオーバヘッド抽出インタフェース部とを備
え、前記第２のフレーム処理部から前記トランスポート
・オーバヘッドデータを前記オーバヘッド抽出インタフ
ェース部の第３の記憶手段に記憶させ、トランスポート
・オーバヘッド先頭パルスおよびオーバヘッドの有効信
号を出力し、前記トランスポート・オーバヘッドの出力
タイミングを生成してから前記第３の記憶手段より前記
外部デバイスに対して抽出すべきデータを出力し、しか
る後前記第２のフレーム処理部から前記パス・オーバヘ
ッドデータを前記オーバヘッド抽出インタフェース部の
第４の記憶手段に記憶させ、前記パス・オーバヘッドの
出力タイミングを生成してから前記外部デバイスに対し
てパス・オーバヘッド先頭パルスおよびオーバヘッドの
有効信号を出力し、前記第４の記憶手段より前記外部デ
バイスに対して抽出すべきデータを出力する請求項１記
載のＳＯＮＥＴ／ＳＤＨのオーバヘッド挿入／抽出方
式。
【請求項４】前記インタフェース装置における前記第
１のフレーム処理部は、複数のパス・オーバヘッド処理
部を備えるとともに、前記オーバヘッド挿入インタフェ
ース部における前記第２の記憶手段は、前記複数のパス
・オーバヘッド処理部と同数の記憶手段で構成し、前記
外部デバイスから前記オーバヘッド挿入インタフェース
部の前記第１の記憶手段に前記トランスポート・オーバ
ヘッドデータの入力を行った後、前記複数の第２の記憶
手段に対し、前記パス・オーバヘッドデータの入力を順
次行い、前記第１のフレーム処理部から前記オーバヘッ
ド挿入インタフェース部に対する前記トランスポート・
オーバヘッド要求および複数回のパス・オーバヘッド要
求を行うことにより、マルチチャネルフレームにおける
オーバヘッド挿入のフレーム処理を実現する請求項２記
載のＳＯＮＥＴ／ＳＤＨのオーバヘッド挿入／抽出方
式。
【請求項５】前記インタフェース装置における前記第
２のフレーム処理部は、複数のパス・オーバヘッド処理
部を備えるとともに、前記オーバヘッド抽出インタフェ
ース部における前記第４の記憶手段は、前記複数のパス
・オーバヘッド処理部と同数の記憶手段で構成し、前記
第２のフレーム処理部から前記オーバヘッド抽出インタ
フェース部の前記第３の記憶手段に前記トランスポート
・オーバヘッドデータの出力を行った後、前記複数の第
４の記憶手段に対し、前記パス・オーバヘッドデータの
出力を順次行い、しかる後前記オーバヘッド抽出インタ
フェース部で前記トランスポート・オーバヘッド出力タ
イミングにより前記外部デバイスに対する抽出すべき前
記トランスポート・オーバヘッドの送出を行った後、複
数のパス・オーバヘッド出力タイミングに基づいて順次
抽出すべき前記パス・オーバヘッドの送出を行うことに
より、マルチチャネルフレームにおけるオーバヘッド抽
出のフレーム処理を実現する請求項３記載のＳＯＮＥＴ
／ＳＤＨのオーバヘッド挿入／抽出方式。
【請求項６】前記記憶手段は、それぞれＦＩＦＯメモ
リを用いた請求項１乃至請求項５のいずれかに記載のＳ
ＯＮＥＴ／ＳＤＨのオーバヘッド挿入／抽出方式。
【請求項７】高速伝送回線とＡＴＭ装置間で相互に伝
送フレームの転送を行う複数のポートを備えるととも
に、前記複数のポートのそれぞれには前記高速伝送回線
と低速処理を行う外部デバイスとの間のインタフェース
をとるインタフェース装置を備えたＬＳＩ装置を有し、
前記ＬＳＩ装置の前記インタフェース装置は、前記高速
伝送回線に接続され、オーバヘッドの挿入及び抽出のた
めのフレーム処理を行う第１および第２のフレーム処理
部と、前記オーバヘッドの挿入にあたり、トランスポー
ト・オーバヘッドとパス・オーバヘッドの挿入用制御信
号および挿入用データを前記外部デバイスとの間で転送
する共通の挿入用制御端子および共通の挿入用データ端
子と、前記オーバヘッドの抽出にあたり、トランスポー
ト・オーバヘッドとパス・オーバヘッドの抽出用制御信
号および抽出用データを前記外部デバイスとの間で転送
する共通の抽出用制御端子および共通の抽出用データ端
子と、前記第１のフレーム処理部と前記共通の挿入用制
御端子および共通の挿入用データ端子との間に接続され
るオーバヘッド挿入インタフェース部と、前記第２のフ
レーム処理部と前記共通の抽出用制御端子および共通の
抽出用データ端子との間に接続されるオーバヘッド抽出
インタフェース部とを有することを特徴とするＳＯＮＥ
Ｔ／ＳＤＨのオーバヘッド挿入／抽出装置。
【請求項８】前記オーバヘッド挿入インタフェース部
は、フレーミングパルスにより基本タイミング信号を生
成する第１の基本タイミング生成部と、前記基本タイミ
ング信号により前記外部デバイスに対してトランスポー
ト・オーバヘッドの入力要求およびトランスポート・オ
ーバヘッド先頭パルスを生成するトランスポート・オー
バヘッド入力要求生成部と、前記基本タイミング信号に
より前記外部デバイスに対してパス・オーバヘッドの入
力要求を生成するパス・オーバヘッド入力要求生成部
と、前記トランスポート・オーバヘッド入力要求生成部
および前記パス・オーバヘッド入力要求生成部からの各
入力要求を前記外部デバイスに対する共通のオーバヘッ
ド挿入要求端子を介して出力する第１のゲート回路と、
前記外部デバイスよりトランスポート・オーバヘッドお
よびパス・オーバヘッド有効信号とトランスポート・オ
ーバヘッドおよびパス・オーバヘッドデータをそれぞれ
共通のトランスポート・オーバヘッドおよびパス・オー
バヘッド有効端子および共通のトランスポート・オーバ
ヘッドおよびパス・オーバヘッドデータ端子を介して入
力し記憶する第１および第２の記憶手段と、前記基本タ
イミング信号および前記第１のフレーム処理部から入力
されるパス・オーバヘッドの先頭位置を示すＪ１バイト
要求パルスにより前記外部デバイスに対してのパス・オ
ーバヘッド先頭パルスを生成するパス・オーバヘッド先
頭パルス生成部とを備え、前記第１のフレーム処理部か
ら前記第１および第２の記憶手段に対するトランスポー
ト・オーバヘッドおよびパス・オーバヘッドの要求信号
により前記伝送フレームに対して挿入すべきデータを出
力する請求項７記載のＳＯＮＥＴ／ＳＤＨのオーバヘッ
ド挿入／抽出装置。
【請求項９】前記オーバヘッド挿入インタフェース部
は、前記パス・オーバヘッド要求信号のバイト数を増減
させ、正負の周波数調整を行う請求項８記載のＳＯＮＥ
Ｔ／ＳＤＨのオーバヘッド挿入／抽出装置。
【請求項１０】前記オーバヘッド抽出インタフェース
部は、フレーミングパルスにより基本タイミング信号を
生成する第２の基本タイミング生成部と、前記基本タイ
ミング信号によりトランスポート・オーバヘッドの出力
タイミングおよび前記外部デバイスに対するトランスポ
ート・オーバヘッド先頭パルスを生成するトランスポー
ト・オーバヘッド出力タイミング生成部と、前記第２の
フレーム処理部より入力される抽出すべきトランスポー
ト・オーバヘッドデータを記憶し、且つ前記トランスポ
ート・オーバヘッドの出力タイミングを前記トランスポ
ート・オーバヘッド出力タイミング生成部より入力する
第３の記憶手段と、前記基本タイミング信号によりパス
・オーバヘッドの出力タイミングを生成するパス・オー
バヘッド出力タイミング生成部と、抽出すべきパス・オ
ーバヘッドデータとパス・オーバヘッドの先頭位置を示
すＪ１バイトパルスを前記第２のフレーム処理部より入
力して記憶し、前記パス・オーバヘッド出力タイミング
生成部からの出力タイミング信号を入力するとともに、
前記外部デバイスに対するパス・オーバヘッド先頭パル
スを出力する第４の記憶手段と、前記第３および第４の
記憶手段に記憶した各出力タイミングを前記外部デバイ
スに対する共通のオーバヘッド有効信号端子を介して出
力する第２のゲート回路と、前記第３および第４の記憶
手段に記憶した前記抽出すべきトランスポート・オーバ
ヘッドデータおよび前記抽出すべきパス・オーバヘッド
データを前記外部デバイスに対する共通のオーバヘッド
データ端子を介して出力する第３のゲート回路とを備
え、前記各オーバヘッドの出力タイミングにより前記伝
送フレームから抽出すべきデータを前記外部デバイスに
出力する請求項７記載のＳＯＮＥＴ／ＳＤＨのオーバヘ
ッド挿入／抽出装置。
【請求項１１】前記オーバヘッド抽出インタフェース
部は、前記パス・オーバヘッド有効信号のバイト数を増
減させ、正負の周波数調整を行う請求項１０記載のＳＯ
ＮＥＴ／ＳＤＨのオーバヘッド挿入／抽出装置。
【請求項１２】前記インタフェース装置における前記
第１のフレーム処理部は、トランスポート・オーバヘッ
ド処理部と、複数のパス・オーバヘッド処理部を備え、
前記オーバヘッド挿入インタフェース部は、フレーミン
グパルスにより基本タイミング信号を生成する第１の基
本タイミング生成部と、前記基本タイミング信号により
前記外部デバイスに対してトランスポート・オーバヘッ
ドの入力要求およびトランスポート・オーバヘッド先頭
パルスを生成するトランスポート・オーバヘッド入力要
求生成部と、前記基本タイミング信号により前記外部デ
バイスに対して前記複数のパス・オーバヘッド処理部と
同数のパス・オーバヘッドの入力要求を生成するパス・
オーバヘッド入力要求生成部と、前記トランスポート・
オーバヘッド入力要求生成部および前記パス・オーバヘ
ッド入力要求生成部からの各入力要求を前記外部デバイ
スに対する共通のオーバヘッド挿入要求端子を介して出
力する第１のゲート回路と、前記外部デバイスよりオー
バヘッド有効信号およびオーバヘッドデータを共通のオ
ーバヘッド有効端子およびオーバヘッドデータ端子を介
して入力し記憶する第１の記憶手段および前記複数のパ
ス・オーバヘッド処理部と同数の第２の記憶手段と、前
記基本タイミング信号および前記第１のフレーム処理部
から入力されるパス・オーバヘッドの先頭位置を示す前
記複数のパス・オーバヘッド処理部と同数のＪ１バイト
要求パルスにより前記外部デバイスに対してのパス・オ
ーバヘッド先頭パルスを生成するパス・オーバヘッド先
頭パルス生成部とを備え、前記第１のフレーム処理部か
ら前記オーバヘッド挿入インタフェース部に対する前記
トランスポート・オーバヘッド要求および複数回のパス
・オーバヘッド要求を行うことにより、前記伝送フレー
ムに対する前記パス・オーバヘッド挿入の多重化を行
い、マルチチャネルフレームにおけるオーバヘッド挿入
の多重フレーム処理を実現する請求項７および請求項８
のいずれかに記載のＳＯＮＥＴ／ＳＤＨのオーバヘッド
挿入／抽出装置。
【請求項１３】前記オーバヘッド挿入インタフェース
部は、前記パス・オーバヘッド要求信号のバイト数を増
減させ、正負の周波数調整を行う請求項１２記載のＳＯ
ＮＥＴ／ＳＤＨのオーバヘッド挿入／抽出装置。
【請求項１４】前記インタフェース装置における前記
第２のフレーム処理部は、トランスポート・オーバヘッ
ド処理部と、複数のパス・オーバヘッド処理部を備え、
前記オーバヘッド抽出インタフェース部は、フレーミン
グパルスにより基本タイミング信号を生成する第２の基
本タイミング生成部と、前記基本タイミング信号により
トランスポート・オーバヘッドの出力タイミングおよび
前記外部デバイスに対するトランスポート・オーバヘッ
ド先頭パルスを生成するトランスポート・オーバヘッド
出力タイミング生成部と、抽出すべきトランスポート・
オーバヘッドデータを前記第２のフレーム処理部より入
力し且つ前記トランスポート・オーバヘッドの出力タイ
ミングを前記トランスポート・オーバヘッド出力タイミ
ング生成部より入力し記憶する第３の記憶手段と、前記
基本タイミング信号によりパス・オーバヘッドの出力タ
イミングを生成するパス・オーバヘッド出力タイミング
生成部と、前記複数のパス・オーバヘッド処理部と同数
の抽出すべきパス・オーバヘッドデータとパス・オーバ
ヘッドの先頭位置を示すＪ１バイトパルスを前記第２の
フレーム処理部より入力し且つ前記パス・オーバヘッド
出力タイミング生成部からの出力タイミング信号を入力
し記憶する前記複数の第４の記憶手段と、前記第３の記
憶手段および前記複数の第４の記憶手段に記憶した各出
力タイミングを前記外部デバイスに対する共通のオーバ
ヘッド有効信号端子を介して出力する第２のゲート回路
と、前記第３の記憶手段および前記複数の第４の記憶手
段に記憶した前記抽出すべきトランスポート・オーバヘ
ッドデータを前記外部デバイスに対する共通のオーバヘ
ッドデータ端子を介して出力する第３のゲート回路と、
前記複数の第４の記憶手段にそれぞれ記憶した前記複数
のＪ１バイトパルスを前記外部デバイスに対する共通の
パス・オーバヘッド先頭パルス端子を介して出力する第
４のゲート回路とを備え、前記第２のフレーム処理部か
ら前記オーバヘッド抽出インタフェース部の前記複数の
第４の記憶手段に前記複数のＪ１バイトパルスを出力す
ることにより、前記伝送フレームから前記パス・オーバ
ヘッド抽出の多重化を行い、マルチチャネルフレームに
おけるオーバヘッド抽出の多重フレーム処理を実現する
請求項７および請求項１０のいずれかに記載のＳＯＮＥ
Ｔ／ＳＤＨのオーバヘッド挿入／抽出装置。
【請求項１５】前記オーバヘッド挿入インタフェース
部は、前記パス・オーバヘッド要求信号のバイト数を増
減させ、正負の周波数調整を行う請求項１４記載のＳＯ
ＮＥＴ／ＳＤＨのオーバヘッド挿入／抽出装置。
【請求項１６】前記前記第１乃至第４の記憶手段は、
それぞれＦＩＦＯメモリを用いた請求項７，８，１０，
１２および１４のいずれかに記載のＳＯＮＥＴ／ＳＤＨ
のオーバヘッド挿入／抽出装置。