BRPI0011052B1 - Multiplicador complexo - Google Patents

Description

MULTIPLICADOR COMPLEXO

Campo da Invenção A presente invenção relaciona-se a um multiplicador complexo e, em particular, a um receptor de rádio que incorpora tal multiplicador complexo, para utilização em um dispositivo de comunicação portátil, em que o sinal de rádio a ser recebido é diretamente convertido em um sinal de Freqüência Intermediária Muito Baixa (VLIF) complexo, tendo componentes em fase (I) e de fase de quadratura (Q) , centrados ao redor de uma Freqüência Intermediária (FI) que é da mesma ordem de magnitude que a largura de banda do sinal a ser recebido.

Histórico da Invenção A maioria dos receptores de rádio convencionais para utilização em dispositivos de comunicação portáteis como os telefones celulares, são do tipo super-heterodino, em que um sinal de rádio a ser recebido é primeiro convertido para baixo até uma freqüência intermediária (que ainda está na faixa de freqüência de rádio (RF) ) e depois ainda convertido para baixo até um sinal de banda base (tendo ambos os componentes I e Q) do qual a informação contida no sinal pode ser recuperada. Tal receptor é robusto. No entanto, receptores de conversão direta e, mais recentemente, receptores de FI muito baixa foram propostos para reduzir os custos ao eliminar tanto um desempenho relativamente alto, e portanto caro, da Onda Acústica Superficial (SAW) ou cristal (no caso do AMPS, NADC ou outros sistemas de banda estreita) filtro de passagem de banda (para permitir que o sinal FI desejado passe enquanto bloqueia todos os sinais FI indesejados nos canais vizinhos) e um dos dois osciladores locais RF necessários nos receptores super-heterodinos.

Os receptores de conversão direta convertem de imediato para baixo o sinal de rádio recebido em um sinal de banda base assim eliminando completamente o estágio FI. No entanto, esses receptores sofrem da formação de um componente de corrente continua muito grande e indesejado que interfere com o sinal de banda base. Este componente de corrente continua é formado em grande parte pelo vazamento do oscilador local sendo recebido na antena receptora juntamente com o sinal desejado, bem como desnivelamento dos amplificadores e de misturadores contidos nos receptores.

Para superar este problema, foi proposto um receptor FI muito baixo em que o sinal recebido é primeiro convertido para baixo para ser centrado ao redor de um FI que é igual a metade do espaço de canal (isto é, metade da largura de banda do sinal desejado), e depois ele é novamente convertido para baixo em uma banda base. Desta forma, o componente de corrente continua que ainda é formado quando ocorre a primeira conversão para baixo, é localizado (em freqüência) bem na borda do sinal desejado. Daqui, o componente de corrente continua indesejado deve ser capaz de ser removido com relativa facilidade pela filtragem adequada do componente de corrente continua, sem perder (muita) informação contida no sinal desejado por causa da localização do componente de corrente continua na própria borda do sinal desejado.

Entretanto, um problema com essa disposição é que sinais de imagem de canais adjacentes e mesmo de canais alternados podem aparecer na banda base como ruído indesejado que interfere com o sinal desejado. Esses sinais de imagem resultam de desequilíbrios nos componentes analógicos das vias I e Q entre a primeira conversão para baixo e a conversão de analógico para digital dos sinais I e Q.

Sumário da Invenção De acordo com um primeiro aspecto da presente invenção, é fornecido um multiplicador complexo para multiplicar um primeiro sinal complexo de entrada, tendo uma fase de entrada, componente I, e uma fase de quadratura, componente Q, para um segundo sinal complexo de entrada e gerar um sinal complexo de saída que é o produto do primeiro e do segundo sinais de entrada, o multiplicador complexo incluindo um multiplicador de ajuste de ganho para ajustar o ganho de um dos componentes I e Q do primeiro sinal relativo ao outro, e um somador de ajuste de fase para ajustar a fase de um dos componentes I e Q do primeiro sinal relativo ao outro.

Preferivelmente, o multiplicador complexo é um multiplicador complexo digital e o primeiro e o segundo sinais de entrada e o sinal de saída são todos sinais digitais com uma freqüência de amostragem associada, fs.

Preferivelmente, o multiplicador complexo (que doravante pode ser referido como o multiplicador complexo ou como um multiplicador equilibrado complexo por causa de sua capacidade de equilibrar os componentes I e Q do primeiro sinal de entrada de modo a ter ganhos e fases casadas) incorpora um gerador de fase de quadratura para receber um sinal VLIF indicativo de uma Freqüência Intermediária Muito Baixa, VLIF, pela qual o primeiro sinal complexo de entrada, após o ajuste de ganho e de fase relativo, deve ser convertido para baixo, o gerador de fase de quadratura sendo adaptado para gerar o segundo sinal complexo de entrada do sinal VLIF. Ademais, o gerador de fase de quadratura também preferivelmente inclui o somador de ajuste de fase, em que o somador de ajuste de fase age para ajustar a fase de um ou mais dos componentes do segundo sinal de entrada. 0 sinal VLIF pode ser um sinal real (em oposição a um sinal complexo) comunicado ao gerador de fase de quadratura de um componente externo (como um processador de sinal digital controlador, ou um oscilador local VLIF) ou alternativamente, o sinal VLIF pode ser gerado internamente pelo próprio gerador de fase de quadratura (por exemplo, de uma memória interna ou um oscilador interno, etc.).

Em uma versão, o multiplicador equilibrado complexo tem um segundo multiplicador de ajuste de ganho de alta ordem e um segundo somador de ajuste de fase de alta ordem. Preferivelmente, o multiplicador equilibrado complexo incorpora um arranjo de somador que pode ser comutado entre um modo de somar e um modo de acumular e que pode operar em velocidades de relógio maiores do que a freqüência de amostragem do primeiro sinal de entrada, onde o segundo e os termos de alta ordem de cada multiplicação complexa pode ser calculado e acumulado para termos de primeira ordem durante um único período de amostragem do primeiro sinal de entrada sem exigir multiplicadores adicionais.

De acordo com um segundo aspecto da presente invenção, é fornecido um receptor de rádio que compreende um estágio de misturador RF para receber um sinal RF desejado e convertê-lo para baixo em um sinal VLIF complexo desejado centrado ao redor de uma Freqüência Intermediária (FI) que é da mesma ordem de magnitude que a largura de banda do sinal desejado, um conversor analógico para digital para converter o sinal VLIF complexo em um sinal VLIF complexo digital, e um multiplicador complexo como definido acima para converter para baixo o sinal VLIF complexo digital em banda base.

Preferivelmente, o VLIF ao redor do qual o sinal desejado está centrado é entre 10 e 20 porcento maior do que metade do espaço do canal. Essa escolha de FI é particularmente vantajosa para esquemas de modulação complexos em que cada símbolo representa dois ou mais bits, como será exigido para a norma em evolução conhecida como EDGE (Enhanced Data-rate GSM Evolution - Evolução de GSM de velocidade de dados aprimorada), e normas correspondentes nos Estados Unidos, pois com esses esquemas de modulação, foi surpreendentemente descoberto pelos atuais inventores que informação significativa é contida nas partes da borda do sinal (isto é, até mais e menos metade do espaço de canal a partir do centro do sinal) , a perda do qual pode dar surgimento a uma taxa de erro de bloco ou de bit inaceitavelmente alta. Um exemplo de um esquema de modulação complexa em que informação significativa está contida na própria borda do canal é 8QPSK (8-position Quadrature Phase Shift Keying - Comutação por deslocamento de fase de quadratura de 8 posições) em que cada símbolo representa 3 bits. O termo espaçamento de canal, como será bem compreendido por uma pessoa habilitada na tecnologia, refere-se à separação em termos de freqüência entre pontos correspondentes em canais adjacentes. Por exemplo, no GSM a separação de canal é de 200 KHz.

Preferivelmente, o sinal VLIF é gerado por um oscilador local que pode ser vantajosamente um fracNpll (fractional-N phase locked loop - loop sintonizado em fase fracional-N). Preferivelmente, o fracNpll é um fracNpll multi-acumulador. O multiplicador complexo de acordo com a presente invenção é vantajoso porque ele permite uma dificuldade associada à utilização de VLIF que é maior do que metade do espaço de canal a ser superado. A dificuldade é que ao aumentar o VLIF, é preciso aumentar a largura de banda do conversor analógico para digital (ade) e isto, por sua vez, aumenta a quantidade do canal alternado negativo que é admitido pelo ade e também aumenta a quantidade deste canal que, como numa imagem, aparece na largura de banda do sinal desejado e que precisa ser removido. Ao fornecer meios de ajuste de fase e de ganho de primeira ou mesmo de segunda ordem, é possível fixar a rejeição da imagem para zero (isto é, tal que a quantidade de componentes da imagem que aparecem no sinal de banda base como ruído após passar através do multiplicador complexo é substancialmente zero) para um (no caso dos meios de ajuste de primeira ordem) ou mesmo dois ou mais (no caso de meios de ajuste de segunda ou de ordem mais alta) freqüências específicas. Desta forma, a fixação criteriosa dos meios de ajuste podem minimizar os efeitos do canal alternado negativo (que, em muitos sistemas, pode, na verdade, ser bem maior do que qualquer dos canais adjacentes). A fixação dos meios de ajuste para prover a completa rejeição de imagem em uma certa freqüência ou freqüências, doravante referido como calibragem, pode ser feito como um ajuste de fábrica, ou, quando houver suficiente potência de processamento disponível ao receptor de rádio, ela podería ser feita automaticamente pelo receptor de rádio durante a detecção de um sinal conhecido (por exemplo, um sinal intermediário), ou uma combinação de ambas as técnicas podería ser utilizada pela qual uma calibragem de fábrica inicial é efetuada e depois um processador associado ao receptor de rádio periodicamente verifica a calibragem e a ajusta se necessário. Preferivelmente, a calibragem é efetuada separadamente para um número de faixas de operação diferentes do receptor de rádio. Por exemplo, a fixação do multiplicador de ajuste de ganho pode ser efetuada para um número de níveis diferentes de AGC (Automatic Gain Control - Controle de Ganho Automático) e a fixação do somador de ajuste de fase pode ser efetuada para um número de canais diferentes ou faixas de canais.

Preferivelmente, o ade assume a forma de um ade sigma-delta sobre-amostrado.

Preferivelmente, o receptor de rádio é formado em um circuito integrado que inclui com vantagem circuito de transmissão para transmitir sinais. Idealmente, o receptor de rádio e o circuito de transmissão partilham um número de componentes como o oscilador local.

Breve Descrição dos Desenhos Para que a presente invenção possa ser melhor compreendida, uma versão dela será descrita agora apenas por meio de exemplo, com referência aos desenhos acompanhantes em que: A Figura 1 é um diagrama de blocos de um receptor de rádio de acordo com a presente invenção; A Figura 2 é um diagrama que ilustra o processamento de sinal realizado pelo receptor de rádio da Figura 1 utilizando um sinal GMSK desejado e um único sinal GMSK de canal alternado negativo único como uma entrada de exemplo ao receptor; A Figura 3 é um diagrama que ilustra o processamento de sinal realizado pelo receptor de rádio da Figura 1 utilizando um sinal GMSK desejado e um único sinal GMSK de canal alternado negativo como uma entrada de exemplo ao receptor; A Figura 4 é um diagrama de blocos de um multiplicador equilibrado complexo da primeira ordem adequado para utilização no receptor da Figura 1; e A Figura 5 é um diagrama de blocos similar à Figura 4 mostrando um multiplicador equilibrado complexo alternativo adequado para utilização no receptor da Figura 1.

Descrição Detalhada dos Desenhos Retornando à Figura 1, é mostrado um receptor de freqüência intermediária muito baixa digital (DVLIF) 1 que compreende uma parte de Rádio Freqüência (RF) 10 uma parte de freqüência intermediária muito baixa (VLIF) 30 e uma parte de banda base 60, com um estágio de misturador RF 20 localizado entre a parte RF 10 e a parte VLIF 30, e um estágio de misturador VLIF digital 50 localizado entre a parte VLIF 30 e a parte de banda base 60. A parte RF 10 compreende uma antena 12, um filtro de recepção de banda de passagem RF 14 e um amplificador 16. 0 estágio de misturador RF 20 compreende um misturador RF de fase interna (I) 22, um misturador RF de fase de quadratura (Q) 24, um deslocador de fase RF de 90° 26 e um oscilador local RF (LO) 28. A parte VLIF 30 compreende os amplificadores FI I e Q 31, 32, filtros passa baixa de suavização (anti-aliasing) I e Q 33, 34, moduladores sigma-delta I e Q 35, 36, e filtros de passa-baixas digital I e Q 37, 38. O estágio de misturador VLIF digital 50 compreende um multiplicador equilibrado complexo 51 operando como um misturador FI digital, e um LO FI 52. A parte da banda base 60 é mostrada apenas compreendendo os filtros de seletividade digital I e Q de passa-baixas 61 e 62, embora, naturalmente, ainda compreenderá os elementos de processamento digital para decodificar os sinais digitais, etc., como será compreendido por uma pessoa versada na técnica. A operação básica do receptor da Figura 1 será descrita agora. A antena 12 essencialmente captura todos os sinais de rádio que nela impingem e esses sinais são alimentados ao filtro de recepção 14 que tenta filtrar todos os sinais que estão fora da faixa de freqüência de interesse. Por exemplo, se o receptor é dirigido para utilização como um receptor GSM, o filtro de recepção 14 irá reduzir grandemente a magnitude de todos os sinais de rádio recebidos pela antena que não estão dentro da faixa de freqüência GSM de 900 MHz mais ou menos 10%. A saida do filtro de recepção 14 é então amplificada pelo amplificador 16 antes de ser encaminhada para o estágio de mistura RF 20.

No estágio de mistura RF 20, os sinais emitidos do amplificador 16 são convertidos para baixo em um VLIF. 0 LO RF 28 gera um sinal RF cuja freqüência é tal que a diferença entre ela e a freqüência central do canal que o receptor está tentando receber é igual ao VLIF desejado predeterminado. A finalidade do deslocador de fase em 90° 26 é permitir que os componentes I e Q dos sinais convertidos para baixo sejam emitidos dos misturadores RF I e Q 22, 24. Ao gerar os componentes I e Q do sinal emitido pelo amplificador 16, torna-se possível considerar o sinal como um sinal complexo tendo componentes real e imaginário (correspondentes a seus componentes I e Q) e desta forma é possível distinguir entre sinais com freqüências negativa e positiva, respectivamente.

Os sinais I e Q emitidos pelos misturadores RF I e Q 22, 24 respectivamente são inseridos nos amplificadores I e Q 31, 32, e nos filtros de suavização de passagem baixa I e Q 33, 34 respectivamente. A finalidade desses componentes é remover todos os componentes de freqüência dos sinais que chegam na antena 12 que são altos demais (quando convertidos para baixo) para pertencer ao sinal de interesse (que, quando convertido para baixo, situar-se-á aproximadamente entre a corrente contínua e o espaçamento de canal) . Na prática, como os filtros 33, 34 são simples (isto é, não complexos) eles também passarão o sinal contido no canal adjacente negativo (este é o canal localizado adjacente ao canal desejado substancialmente no outro lado da freqüência do sinal RF gerado pelo LO RF 28). Ainda, como os filtros reais (isto é, não ideais) não possuem pontos de corte abruptos, os filtros 33, 34 (para evitar a distorção do sinal desejado) também permitirão que uma parte substancial tanto do canal adjacente positivo (o canal localizado adjacente ao canal desejado no mesmo lado da freqüência do sinal RF gerado pelo LO RF 28 que o canal desejado) e o canal alternado negativo (o canal localizado a seguir menos um do canal desejado no outro lado da freqüência gerada pelo LO RF 28, isto é o canal adjacente ao canal adjacente negativo referido acima).

Os sinais emitidos dos filtros 33, 34, são então emitidos para os moduladores sigma-delta I e Q 35, 36. Os moduladores sigma-delta 35, 36, como será bem compreendido por uma pessoa versada na técnica, geram sinais digitais que correspondem aos sinais analógicos de entrada mais uma grande quantidade de ruido de alta freqüência. Os sinais digitais emitidos pelos moduladores sigma-delta 35, 36 são, portanto, passados através de filtros passa-baixas digital 37, 38 cuja finalidade é remover a maior parte do ruido de alta freqüência gerado pelos moduladores sigma-delta 35, 36 de modo a ser deixado com uma representação digital dos sinais analógicos passados pelos filtros passa baixa de suavização 33, 34 (isto é, o canal desejado, o canal adjacente negativo e partes do canal adjacente positivo e o canal alternado negativo).

Esses sinais são então emitidos no estágio de misturador VLIF digital 50. A função principal deste estágio é ainda converter para baixo o sinal desejado para a banda base (isto é, centrado ao redor da freqüência de corrente continua). No entanto, na presente invenção, ele também efetua a função de equilíbrio de IQ. O equilíbrio de IQ significa compensar os sinais pelas variações na amplitude e na fase entre os componentes I e Q dos sinais que trafegam através das seções analógicas do estágio de mistura RF 20 e a parte VLIF 30 que são introduzidas por causa de diferenças nos componentes analógicos (ou, mais precisamente, nas respostas dos componentes analógicos aos sinais que passam através deles) nas vias I (22, 31, 33, 35) e Q (24, 32, 34, 36), respectivamente. Se esses desequilíbrios não forem compensados, ele resulta em componentes de imagens indesejados dos sinais diferente do sinal desejado que aparece como ruído no mesmo canal de banda base que o sinal desejado. A maneira em que isto ocorre é discutida em maior detalhe abaixo. Observe que o estágio do misturador VLIF digital 50 é mostrado como compreendendo um multiplicador equilibrado complexo 51 e um LO FI 52. O estágio de misturador VLIF completo 50 inclui elementos para fornecer o equilíbrio IQ e estes são considerados como formando parte do multiplicador complexo balanceado em oposição ao LO IF para os fins desta invenção, embora a escolha exata de qual componente associá-los e seja um pouco arbitrária como será observado abaixo. Ademais, embora as versões descritas em detalhe abaixo mostrem uma implementação do tipo hardware de multiplicadores equilibrados complexos, será aparente a uma pessoa versada na técnica que um processador de sinal digital devidamente programado e suficientemente potente (em termos de milhões de instruções por segundo (MIPS)) ou microcontroladora tendo uma unidade aritmética e lógica não específica e memória. Isto será discutido em maior detalhe abaixo com referência às Figuras 4 e 5.

Os sinais emitidos do estágio de misturador VLIF digital 50 são inseridos nos filtros de seletividade de passa-baixas digital I e Q 61, 62, cuja finalidade é remover todos os componentes de ruido fora do canal que contém o sinal desejado. A saida desses filtros então será tipicamente alimentada a um processador de sinal digital adaptado para efetuar processamento de sinal digital nos sinais I e Q emitidos pelos filtros 61, 62, como equalização, decodificação de voz, etc.

Com referência à Figura 2, um exemplo da resposta de sinal do receptor da Figura 1 será descrito agora. 0 diagrama do primeiro espectro de freqüência da Figura 2 mostra um sinal desejado 100 e um sinal adjacente negativo 99 centrado em 900,2 MHz e 900,0 MHz, respectivamente, junto com uma linha pontilhada que representa o sinal de um único tom 110 gerado pelo LO RF 28. Esses sinais representam sinais GSM típicos, assim cada sinal 99, 100 tem um espectro GMSK e o espaçamento de canal é de 200 KHz. De acordo com uma versão preferida de um aspecto da presente invenção, a freqüência do sinal LO RF 110 é escolhida tal que o sinal desejado, quando convertido para baixo será centrado ao redor de um VLIF que é ligeiramente maior do que metade do espaçamento do canal, e preferivelmente entre 1,1-1,2 vezes metade do espaçamento de canal. Assim, na Figura 2, o sinal LO RF 110 é mostrado como sendo a uma freqüência de 900,085 MHz. Esta escolha da freqüência para o sinal LO RF 110 resulta no sinal desejado 100 ser centrado ao redor de um VLIF de 115 KHz quando convertido para baixo pelo estágio de misturador RF 50. Uma escolha particularmente preferida do LO RF de acordo com a presente invenção seria tal de modo a dar surgimento ao sinal desejado ser centrado ao redor de um VLIF de 115,051 KHz, que corresponde a 13 MHz/24*435/2048 pois esta freqüência pode ser gerada por um sintetizador de freqüência MACC FRAC-N PLL (Multiple Accumulator Fractional-N Fase Locked Loop - Loop sintonizado em fase fracional N de acumulador múltiplo). Esse sintetizador de freqüência é conhecido na tecnologia e é descrito, por exemplo, na Patente dos Estados Unidos número 5.111.162 ["Digital Frequency Synthesizer having AFC and Modulation Applied to Frequency Divider" - Sintetizador de freqüência digital com AFC e modulação aplicado a um divisor de freqüência", Hietala et al. ] . 0 segundo diagrama de espectro de freqüência (Figura 2B) da Figura 2 mostra os sinais 100, 99 após terem sido convertidos para baixo para um VLIF tal que o sinal desejado 100 está centrado ao redor de um VLIF de 115 KHz. O sinal adjacente negativo também é convertido para baixo até um VLIF centrado ao redor de -85 KHz (observe que estamos considerando os sinais como sinais complexos aqui que é porque é possível distinguir entre uma freqüência negativa e uma freqüência positiva). Também mostrado na Figura 2B é um sinal substancialmente de corrente contínua 120 que é referido como o sinal IM2 (second order intermodulation - intermodulação da segunda ordem). O sinal IM2 é um ruído que é gerado por uma combinação de vazamento do LO RF sendo detectado pela antena 12 e recombinando, em essência, com ele próprio no estágio de misturador RF 20, e não linearidades de segunda ordem nos misturadores analógicos 22, 24. O efeito dos filtros 33, 34 é também mostrado na Figura 2B pela curva de resposta de filtro 130. Como os filtros 33, 34 são filtros reais, a resposta de freqüência deles é simétrica ao redor da corrente continua. Para evitar o corte ou distorção do sinal desejado 100, a freqüência de borda dos filtros é fixada além de 215 KHz. Isto resulta em substancialmente todo o canal adjacente negativo 99 (que não se estende muito além de -185 KHz) ser passado por esses filtros 33, 34. A Figura 2B também mostra alguns sinais de imagem 99', 100' que podem ser referidos como a imagem do sinal adjacente negativo 99' e a imagem do sinal desejado 100' . A imagem do sinal adjacente negativo 99' é centrada ao redor de +85 KHz enquanto a imagem do sinal desejado 100' é centrada ao redor de -115 KHz. Esses sinais de imagem resultam de desequilíbrios entre as vias I e Q, que resultam, por sua vez, de desequilíbrios nos componentes analógicos (mais precisamente nas respostas de freqüência desses componentes) contidos nas diferentes vias I e Q. O diagrama de espectro de freqüência final (Figura 2C) da Figura 2 mostra os sinais desejado 100, o adjacente negativo 99 e ο IM2 120, e os sinais de imagem 99', 100' tendo sido ainda convertido para baixo pelo estágio de misturador VLIF digital 50 tal que o sinal desejado 100 está agora na banda base (isto é, centrado ao redor da corrente contínua) e está na forma digital. O sinal adjacente negativo foi mais convertido para baixo e está centrado em -200 KHz, enquanto o sinal IM2 está localizado em -115 KHz. O fato de que o sinal IM2 está localizado 115 KHz distante do centro do sinal desejado é uma vantagem crítica do receptor de acordo com a presente invenção, pois isso permite que este sinal seja filtrado quer por um filtro passa baixa ou um filtro rejeita faixa sem corte ou distorção do sinal desejado 100. A Figura 2C também mostra os sinais de imagem 99', 100' que também foram convertidas para baixo por -115 KHz tal que a imagem do sinal adjacente negativo 99' está agora centrada cerca de -30 KHz e a imagem do sinal desejado 100' está agora centrada em cerca de -230 KHz. Os sinais de imagem também são mostrados como tendo sido reduzidos em magnitude da Figura 2B, como resultado do equilíbrio I,Q do estágio de misturador VLIF 50. Este equilíbrio de I,Q é a segunda função do estágio de misturador VLIF 50. Na prática, o equilíbrio do estágio de misturador VLIF 50 pode apenas ser efetuado substancialmente perfeitamente a uma determinada freqüência (ou a umas poucas freqüências distintas), no entanto, para o fim de clareza e para melhor observar onde a freqüência ou freqüências ótimas estariam, este efeito de rejeição de faixa do estágio de misturador VLIF não é mostrado nas Figuras 2C e 3C. Claramente, a imagem do sinal desejado 100' está bem separada do sinal desejado 100 (que não se estende substancialmente além de ±100 KHz), e assim não valería a pena maximizar o equilíbrio do estágio de misturador VLIF nesta freqüência, entretanto a imagem do canal adjacente negativo 99'é centrada em torno de -30KHz e irá aparecer no sinal desejado como ruido, e assim não valeria a pena maximizar o equilíbrio do estágio de misturador VLIF na freqüência central da imagem do sinal adjacente negativo 99' .

Com referência agora à Figura 3, um segundo exemplo da resposta de sinal do receptor da Figura 1 será agora descrito, em que o sinal desejado 100 e um sinal alternado negativo 98 centrado em 900,2 MHz e 899,8 MHz, respectivamente, são mostrados chegando na antena 12 (juntamente com uma linha pontilhada que representa o sinal de tom único 110 gerado pelo LO RF 28) em lugar dos sinais desejado 100 e o sinal adjacente negativo 99. Naturalmente, quando da operação em um ambiente real, o sinal desejado 100 será recebido junto com um grande número de outros sinais que incluem tanto um sinal adjacente negativo como um sinal alternado negativo; no entanto, para fins de clareza, as Figuras 2 e 3 consideram apenas um sinal, além do sinal desejado, de cada vez. O sinal alternado negativo 98 é espaçado do sinal desejado 100 por 400 KHz. 0 sinal alternado negativo 98 é mostrado como sendo bem maior do que o sinal desejado 100 porque, de acordo com as Especificações GSM, um canal alternado pode conter sinais cuja potência total é até 41 dB maior do que a do sinal desejado 100 como resultado de provisões de reutilização da estrutura celular de uma rede GSM.

Do segundo diagrama de espectro de freqüência (Figura 3B) da Figura 3, pode-se observar que embora uma grande parte do sinal alternado negativo convertido para baixo 98 será filtrado pelos filtros 33, 34 (cuja resposta de freqüência é mais uma vez mostrada na Figura 3 pela curva de resposta de filtro 130), a potência de sinal do restante do sinal alternado negativo 98 que é ainda passado pelos filtros 33, 34 é, apesar disso, significativamente grande. A principal razão para isto é simplesmente que o sinal alternado negativo é assim tão maior do que o sinal desejado que mesmo após sua potência ser reduzida pela ação dos filtros, ele ainda será significativamente grande.

Ademais, como esses sinais são todos gaussianos em termos de sua distribuição de freqüência de força de sinal, e como o sinal alternado negativo é simplesmente tão grande, seus componentes fora de seu canal alocado (isto é, espalhando dentro do canal adjacente negativo) também representará um nível significativo de ruído que precisa ser levado em conta quando do projeto de um receptor.

Do terceiro diagrama de espectro de freqüência (Figura 3C) da Figura 3, pode-se observar que por uma quantidade razoável de desequilíbrio entre as vias I e Q do receptor, e sem qualquer equilíbrio sendo efetuado pelo multiplicador equilibrado complexo 51, uma parte relativamente grande da imagem do sinal alternado negativo 98' aparece no canal desejado após a conversão para banda base (note que os sinais de imagem 98', 100' deveríam realmente ter sido incluídos na Figura 3B mas foram omitidos por questão de clareza) . Ao comparar a Figura 3C com a Figura 2C, é aparente que a imagem alternada negativa 98' apresentará potencialmente uma quantidade maior de ruído indesejado dentro do canal desejado do que a imagem do sinal adjacente negativo 99' . Ademais, é aparente que as duas imagens têm pico em freqüências diferentes (mais uma vez, o efeito do equilíbrio do estágio de misturador VLIF sendo eficaz em apenas uma ou umas poucas freqüências distintas não é mostrado na Figura 3C) . Assim, o multiplicador equilibrado complexo deve preferivelmente ser capaz de efetuar o equilíbrio de IQ de modo tal a minimizar o efeito de pelo menos a imagem do sinal alternado negativo e idealmente tanto a imagem de sinal alternado negativo e a imagem de sinal adjacente negativo. A Figura 4 mostra um multiplicador equilibrado complexo da primeira ordem 500. O multiplicador equilibrado complexo 500 compreende um gerador de fase de quadratura 510; um meio de ajuste de ganho de via Q 520; primeiro, segundo, terceiro e quarto multiplicadores 531, 532, 533, 534; e primeiro e segundo somador/subtraidor 541, 542. O gerador de fase de quadratura 510 recebe um sinal VLIF na forma de um Osd de sinal de fase do LO FI 52 e um β de correção de fase da via Q programável como entradas, e emite cos(Osd), sin(Osd), cos(Osd+P) e sin(Osd+P) sinais, que são aplicados às segundas entradas do primeiro, segundo, terceiro e quarto multiplicadores 531, 532, 533, 534, respectivamente; adicionalmente, o primeiro e o segundo multiplicadores 531, 532 têm o Iin sinal de via I digital (emitido do filtro I digital 37 da Figura 1) aplicado a suas primeiras entradas; enquanto o terceiro e o quarto multiplicadores 533, 534 têm o Qin sinal de via Q digital (emitido do filtro Q digital 38 da Figura 1) aplicado a suas primeiras entradas. As saídas dos primeiro e quarto multiplicadores 531, 534 são aplicados como entradas para o primeiro somador/subtrator 541 que emite um Iout sinal I de banda base digital; enquanto as saídas do segundo e do terceiro multiplicadores 532, 533 são aplicados como entradas para o segundo somador/subtraidor 542 que emite um sinal Qout sinal Q de banda base digital. O efeito do multiplicador equilibrado complexo 500 é gerar os sinais I e Q de saída, Iout e Qout dos sinais de entrada Iin, Qin e Osd, como estabelecido na equação 1, abaixo: Equação 1 Da Equação 1, pode-se observar que se Qin difere daquilo que supostamente ele deve ser por causa de desequilíbrios relativos entre as vias I e Q por 1/Ad no ganho e -β na fase, então o efeito do multiplicador equilibrado complexo 500 é corrigir o desequilíbrio conforme desejado. Infelizmente, o desequilíbrio entre as vias não será constante sobre a freqüência. Assim o multiplicador equilibrado complexo 500 da Figura 1 só é capaz de equilibrar exatamente as vias I e Q a uma única freqüência. Para descrever integralmente o desequilíbrio entre as vias criado pelas diferenças nos componentes analógicos contidos nessas vias, precisa-se considerar os desequilíbrios como sendo causados por um filtro tendo um FIR (Finite Impulse Response - Resposta de Impulso Finito) dado pela Equação 2 abaixo: Equação 2 Claramente, para combater o efeito de tal FIR é preciso fornecer um filtro ou meio equivalente tendo a resposta dada pela Equação 3 abaixo: Equação 3 Da Equação 3, é aparente que a compensação de primeira ordem fornecida pelo multiplicador equilibrado complexo 500 corresponde ao primeiro termo de Hbaiance· Para fornecer compensação de ordem mais alta ou equilíbrio, poder-se-ia fornecer um filtro digital dedicado tendo um FIR para compensar pelo desequilíbrio até quantas ordens seja desejado. Entretanto, é preferível reutilizar alguns dos elementos do multiplicador complexo contido dentro do estágio de misturador VLIF digital 50. A Figura 5 ilustra um multiplicador equilibrado complexo 600 em que algumas partes são reutilizadas para permitir um FIR mais alto do que de primeira ordem para ser efetuado que pode compensar pelo desequilíbrio entre as vias I e Q em mais de uma freqüência (note que, falando geralmente, um FIR de segunda ordem será capaz de compensar o desequilíbrio em duas freqüências específicas exatamente, enquanto um FIR de terceira ordem pode compensar em 3 freqüências específicas, etc.). Especificamente, a Figura 5 ilustra um multiplicador equilibrado complexo da quarta ordem. No entanto será prontamente aparente para o leitor que a disposição pode ser modificada para alterar a ordem do FIR da disposição, a principal restrição sendo a velocidade de relógio disponível para os elementos reutilizados comparado com a freqüência de amostra dos sinais I e Q de entrada. O multiplicador equilibrado complexo 600 compreende um registrador de armazenamento Qin 601 e um meio multiplex associado 602; um gerador de fase de quadratura 610 e um registrador de armazenamento βι de correção de fase 611; um meio de ajuste de ganho da via Q 620 e um registrador de armazenamento ADí de ajuste de ganho 621; primeiro, segundo, terceiro e quarto multiplicadores 631, 632, 633, 634; primeiro e segundo somador/subtrator 641, 642; registradores de armazenamento Iout e Qout 651, 652; e primeiro e segundo comutadores 661, 662. A operação do multiplicador equilibrado complexo 600 é a seguinte. Os sinais I e Q inseridos no multiplicador equilibrado complexo 600 são na forma de valores amostrados digitais. Se for considerado os valores amostrados IinOr Qinoi Qin-i/ Qin-2r Qin-3 em que Iin0 e Qíno são os valores de Iin e Qin no tempo t=0, Qin_i é o valor amostrado anterior de Qin no tempo t=-Ts, Qin-2 é o valor de Qin no tempo t=-2Ts, etc., em que Ts é o inverso da freqüência de amostragem fs. 0 armazenamento Qin 601 armazena os 3 valores de amostra anteriores de Qin, a saber, Q in_i, Q in-2, Q ιη-3· O meio multiplexador associado 602 tem 4 entradas (a saber Qino/ Qin-ιt Qín-21 Qin-3) qualquer um dos quais ele pode escolher para formar a saida que é passada para o meio de ajuste de ganho 620. O meio de ajuste de ganho 620 multiplica juntos os dois valores que aparecem em suas duas entradas, a saber a saida do meio multiplexador 602 e a saida do registro de ajuste ADí de ajuste de ganho 621 que armazena os coeficientes de ajuste de ganho AD0, ADi, AD2, AD3. O gerador de fase de quadratura 610 recebe como sinais de entrada Osd e a saida do registrador de armazenamento βί de correção de fase 611. Os sinais emitidos pelo gerador de fase de quadratura 610 são cos (Osd) e sin (Osd) que são emitidos a uma velocidade de fs e cos (Osd+ βι) e sin(Osd+βi) que são emitidos a uma velocidade de 4fs. Os sinais (cos(Osd), sin(Osd), σοείΟβά+β) e sin(Osd+β) são aplicados às segundas entradas do primeiro, segundo, terceiro e quarto multiplicadores 631, 632, 633, 634, respectivamente; adicionalmente, o primeiro e segundo multiplicadores 631, 632 têm o sinal de via I digital Iino (emitido do filtro I digital 37 da Figura 1) aplicado a suas primeiras entradas; enquanto o terceiro e quarto multiplicadores 633, 634 têm a saida do meio de ajuste de ganho 620 aplicada à suas primeiras entradas. A saida do primeiro multiplicador 631 é aplicada a um primeiro terminal do primeiro comutador 661; a saida do segundo multiplicador 632 é aplicada a um primeiro terminal do segundo comutador 662; a saida do terceiro multiplicador 633 é aplicada como uma entrada ao segundo somador/subtrator 642; e a saida do quarto multiplicador 634 é aplicada como uma entrada ao primeiro somador/subtrator 641. A saida do primeiro somador/subtrator 641 é aplicada ao registrador de armazenamento Iout 651 e a saida do segundo somador/subtrator 642 é aplicada ao registrador de armazenamento Qout 652. A saida do registrador de armazenamento Iout 651 forma a saida Iout do multiplicador equilibrado complexo 600 e é adicionalmente retroalimentada a um segundo terminal do primeiro comutador 661. A saida do registrador de armazenamento Qout 652 forma a saida Qout do multiplicador equilibrado complexo 600 e é adicionalmente retroalimentada a um segundo terminal do segundo comutador 662. O primeiro comutador 661 age para conectar quer seu primeiro terminal ou seu segundo terminal a uma entrada para o primeiro somador/subtrator 641. O segundo comutador 662 age para conectar quer seu primeiro terminal ou seu segundo terminal a uma entrada do segundo/somador/subtrator. Será aparente para o leitor que quando qualquer dos comutadores 661, 662 estiver conectando a entrada ao respectivo somador/subtrator ao segundo terminal do comutador, que o somador/subtrator juntamente com o registrador de armazenamento respectivo agirão como um acumulador com o total corrente sendo armazenado no registrador de armazenamento respectivo.

Considere agora que as saídas desejadas do multiplexador equilibrado complexo 600 são dadas pela equação 4 abaixo: (Equação 4) Para alcançar os sinais Iout e Qout dados por esta equação, o multiplicador equilibrado complexo opera quatro ciclos em cada período de amostragem Ts. No primeiro ciclo, os termos Iinp*ej0sd e jQino*ADo*ejPo*ej0sd são calculados. Para fazê-lo, o multiplexador 602 busca selecionar sua primeira entrada que recebe Qino como sua saída e o registro de armazenamento de ajuste de ganho 621 emite a constante de ajuste de ganho AD0 que é então multiplicado com Qin0 no meio de ajuste de ganho 620 para gerar Qino*ADo· Outrossim o registrador de armazenamento de ajuste de fase 611 emite βο que é utilizado pelo gerador de fase de quadratura 610 para gerar os componentes real (cos) e imaginário (sin) de ej0sd e 0j (βο+osd) ^ respectivamente. Esses componentes são apropriadamente multiplicados com Iin0 e Qino nos multiplicadores 631 a 634 e os termos real e imaginário são apropriadamente somados nos somadores/subtratores 641 e 642 para produzir as partes real e imaginária de (Iino+jQino*ADo*ej^0) *ej0sd, respectivamente. Esses são então armazenados nos registradores de armazenamento Iout e Qout 651, 652, respectivamente, e o primeiro ciclo chega a seu final.

Durante o segundo ciclo, o primeiro e o segundo comutadores 661, 662 são comutados dentro de seu segundo estado tal que a saída dos registradores de armazenamento 651, 652 são retroalimentadas para as primeiras entradas dos somadores/subtratores 641, 642. Outrossim, o meio multiplexador 602 seleciona sua segunda entrada que recebe Qin-i do registrador de armazenamento Qin 601 como sua saida; o registrador de armazenamento de ajuste de ganho 621 emite Adi para o meio de ajuste de ganho 620; e o meio de ajuste de fase 611 emite βι para o gerador de fase de quadratura 610 que gera os componentes real e imaginário de ej (P1+0sd) que são multiplicados com a saida do meio de ajuste de ganho 620 (isto é, Qin-i*ADi) nos multiplicadores 633 e 634 para gerar componentes imaginário e real do termo j Qin-i*ADi*ej <P1+0sd) que são acumulados aos valores armazenados nos registradores de armazenamento 652 e 651 prontos para o terceiro e quarto ciclos. O terceiro e quarto ciclos prosseguem de maneira análoga ao segundo ciclo até todos os componentes exigidos pela Equação 4 terem sido calculados quando os sinais Iout e Qout tornam-se válidos; os comutadores 661 e 662 são retornados às suas primeiras posições; e os novos valores de amostra de Iin, Qin e Osd são recebidos nas entradas para o multiplicador equilibrado complexo 600.

Por agora já será aparente ao leitor que a presente invenção fornece um multiplicador equilibrado complexo que permite uma arquitetura de receptor de rádio que tem todas as vantagens de um receptor de conversão direta em termos da falta de um filtro SAW caro e um segundo oscilador local RF, e que, apesar disso, é capaz de receber sinais de rádio de banda estreita (por exemplo, 200 KHz) tendo modulação maior do que de primeira ordem (isto é, 2 ou mais bits por símbolo) transmitindo símbolos nas velocidades da ordem de 20 a 30 mil símbolos por segundo (em que os canais adjacente e alternado podem conter ruído com uma magnitude significativamente maior do que a magnitude do sinal desejado, de acordo com as especificações GSM ou similar). 0 multiplicador equilibrado complexo permite a utilização de um oscilador local que converte para baixo o sinal desejado para um VLIF centrado ao redor de uma freqüência que é entre 1,1 e 1,2 vezes metade do espaço de canal. A utilização de um multiplicador equilibrado complexo de acordo com a presente invenção para efetuar a conversão para baixo VLIF para banda base minimiza a quantidade adicional de ruido colocada dentro do canal do sinal desejado na banda base do canal de imagem alternada negativa como resultado da escolha do VLIF. Otimamente, um multiplicador complexo equilibrado de uma segunda ou de ordem mais alta é utilizado que permite rejeição de imagem substancialmente perfeita em duas ou mais freqüências que podem ser pré-programadas para minimizar os efeitos do ruido de sinais de imagem indesejados.

Os multiplicadores equilibrados complexos das Figuras 4 e 5 são apenas exemplos de possíveis implementações e implementações alternativas serão prontamente aparentes para as pessoas versadas na técnica. Por exemplo, em vez de utilizar uma implementação serial para gerar um meio de ajuste maior do que de primeira ordem, poder-se-ia utilizar uma implementação paralela em que mais multiplicadores reais são utilizados para gerar os termos de ordem mais altas em paralelo com os termos de primeira ordem. Alternativamente, poder-se-ia simplesmente empregar um processador de sinal digital não específico (dsp) ou microcontroladora devidamente programado para efetuar as multiplicações complexas desejadas com as operações de equilíbrio de IQ relevantes nele incorporados. Obviamente, para aplicações como GSM ou EDGE, um processador de sinal digital potente (em termos de seus MIPS, relativo às normas de hoje) seria necessário, o que a tornaria uma solução não atraente atualmente mas obviamente se os processadores de sinal digital (dsp) continuam a ficar mais baratos e mais potentes, pode ser uma solução viável no futuro.

Claims (12)

1. Multiplicador complexo para multiplicar um primeiro sinal complexo de entrada, tendo um componente da fase de entrada, I, e um componente da fase de quadratura, Q, e um segundo sinal complexo de entrada e gerar um sinal complexo de sarda que é o produto do primeiro e do segundo sinais de entrada, o multiplicador complexo incluindo um multiplicador de ajuste de ganho (620) para ajustar o ganho de um dos componentes I e Q do primeiro sinal relativo ao outro e um somador de ajuste de fase (610) para ajustar a fase de um dos componentes I e Q do primeiro sinal relativo ao outro, caracterizado pelo fato do multiplicador de ajuste de ganho ser um multiplicador de ajuste de ganho de segunda ordem ou de ordem mais alta (620, 621) e o somador de ajuste de fase ser um somador de ajuste de fase de segunda ordem ou de ordem mais alta (610, 611).

2. Multiplicador complexo, de acordo com a reivindicação 1, caracterizado pelo fato do multiplicador complexo ser um multiplicador complexo digital e o primeiro e o segundo sinais de entrada e o sinal de saida serem todos sinais digitais tendo uma freqüência de amostragem associada, fs.

3. Multiplicador complexo, de acordo com a reivindicação 1 ou 2, caracterizado por incluir um gerador de fase de quadratura para receber um sinal VLIF indicativo de uma Freqüência Intermediária Muito Baixa, VLIF, pelo qual o primeiro sinal complexo de entrada, após o ajuste de ganho e de fase relativo, é para ser convertido para baixo, o gerador de fase de quadratura sendo adaptado para gerar o segundo sinal complexo de entrada a partir do sinal VLIF.

4. Multiplicador complexo, de acordo com a reivindicação 3, caracterizado pelo fato do gerador de fase de quadratura incluir o somador de ajuste de fase, em que o somador de ajuste de fase age para ajustar a fase de um ou mais dos componentes do segundo sinal de entrada, para assim ajustar a fase de um dos componentes I e Q do primeiro sinal de entrada.

5. Multiplicador complexo, de acordo com qualquer uma das reivindicações 1 a 4, caracterizado por compreender ainda um arranjo de somador que pode ser comutado entre um modo de somar e um modo de acumular e que pode operar em velocidades de relógio maiores do que a freqüência de amostragem do primeiro sinal de entrada, em que os termos de segunda ordem e de ordem mais alta de cada multiplicação complexa podem ser calculados e acumulados para termos de primeira ordem durante um único período de amostragem do primeiro sinal de entrada sem exigir multiplicadores adicionais.

6. Receptor de rádio, caracterizado por compreender um estágio de misturador RF para receber um sinal RF desejado e convertê-lo para baixo em um sinal VLIF complexo desejado centrado ao redor de uma Freqüência Intermediária (FI) que é da mesma ordem de magnitude que a largura de banda do sinal desejado, um conversor analógico para digital para converter o sinal VLIF complexo em um sinal VLIF complexo digital, e um multiplicador complexo conforme definido em qualquer uma das reivindicações 1 a 5, para converter para baixo o sinal VLIF complexo digital para banda base.

7. Receptor de rádio, de acordo com a reivindicação 6, caracterizado pelo fato do multiplicador de ajuste de ganho e o somador de ajuste de fase, do multiplicador complexo conforme definido nas reivindicações 1 a 5, serem adaptados para fornecer equilíbrio próximo do perfeito a uma freqüência próxima de uma borda do espectro de freqüência de banda base em que a quantidade do sinal de imagem do canal alternado negativo é minimizado.

8. Receptor de rádio, de acordo com a reivindicação 6 ou 7, caracterizado pelo fato da FI ao redor da qual o sinal VLIF desejado está centrado é entre 10 e 20 porcento maior do que metade do espaçamento do canal.

9. Receptor de rádio, de acordo com qualquer uma das reivindicações 6 a 8, caracterizado pelo fato do estágio de misturador RF compreender um oscilador local e em que o oscilador local é um sintetizador de freqüência de malha de captura de fase (PLL) fracional N.

10. Receptor de rádio, de acordo com a reivindicação 9, caracterizado pelo fato do sintetizador de freqüência de malha de captura de fase (PLL) fracional N incorporar dois ou mais acumuladores.

11. Receptor de rádio, de acordo com qualquer uma das reivindicações 6 a 10, caracterizado pelo fato do conversor analógico para digital tomar a forma de um conversor analógico para digital sigma delta sobre-amostrado.

12. Receptor de rádio, de acordo com qualquer uma das reivindicações 6 a 11, caracterizado pelo fato de ser formado como um circuito integrado.