JP2003529956A - 複素信号を乗算するための乗算器 - Google Patents

Abstract

(57)【要約】 必要信号によって変調される搬送波信号を受信するための無線受信器（２０、３０、５０、６０）に使用するための複素乗算器（５１）であって、変調された搬送波信号は、中央周波数がチャネル幅と呼ばれる固定周波数によって互いに分離されている複数のチャネルの内１つを占有する。受信器は、チャネル幅の半分の整数倍ではない周波数で第１及び第２信号を生成するための局部発振器（２８）を含み、それによって受信された搬送波信号が第１及び第２信号と混合された時、必要信号がチャネル幅の半分より幾分大きいＶＬＩＦを中心とする、複素デジタル超長波中間周波数（ＶＬＩＦ）信号が生成される。複素乗算器は、その基底帯域に逓減する前又は間にＶＬＩＦ信号のＩ及びＱ成分の位相と利得を平衡化するための位相及び利得調整手段から構成される。

Description

【発明の詳細な説明】

【０００１】 発明の分野 本発明は複素乗算器に関し、特に、そのような複素乗算器を組み込んだ、携帯
通信装置用の無線受信器に関し、ここで、受信する無線信号は、同相（Ｉ）成分
と直角位相（Ｑ）成分を有し、また受信信号の帯域幅と同程度の振幅である中間
周波数（ＩＦ）を中心とする複素超長波中間周波数（ＶＬＩＦ）信号に直接逓減
される。

【０００２】 発明の背景 セルラ型電話等の携帯通信装置用の従来の無線受信器はスーパヘテロダイン型
がほとんどである。ここで、受信される無線信号は、まず中間周波数（まだ無線
周波数（ｒｆ）範囲にある）に逓減され、次に、（Ｉ及びＱ成分を有する）基底
帯域信号に更に逓減されるが、この信号からその信号に含まれる情報が復元され
る。そのような受信器は堅牢である。しかしながら、直接変換型の受信器や、更
に近年では、超長波ＩＦ受信器が提案されているが、これは、比較的高性能であ
り、従って高価でもある、表面弾性波（ＳＡＷ）や（隣接するチャネルの不要な
ＩＦ信号を全て遮断する一方で、必要なＩＦ信号を通過させることが可能な）水
晶帯域通過フィルタ（ＡＭＰＳ、ＮＡＤＣ、又は他の狭帯域システムの場合）、
及びスーパヘテロダイン型の受信器において必要な２つのｒｆ局部発振器の内１
つを無くすことによりコストを抑えるためである。

【０００３】 直接変換型の受信器は、受信された無線信号を基底帯域信号に直ちに逓減する
ことによってＩＦ段を完全に除去する。しかしながら、そのような受信器は、基
底帯域信号と干渉する非常に大きな不要ｄｃ成分の情報の影響を受ける。このｄ
ｃ成分は、必要信号と共に受信器アンテナで受信局部発振器からのリーク、並び
に受信器に含まれる増幅器やミキサのオフセットによって、大部分が形成されて
いる。

【０００４】 この課題を克服するために、超長波ＩＦ受信器が提案されているが、この超長
波ＩＦ受信器は、まず、チャネル幅の半分に等しい（すなわち、必要信号の半値
幅の）ＩＦを中心とした周波数となるように受信信号を逓減し、次に、基底帯域
に再度逓減する。このように、最初の逓減が行われる時でも形成されているｄｃ
成分は、必要信号の（周波数的に）最も端の部分に位置している。ここで、ｄｃ
成分が必要信号の最も端の部分に位置しているために、不要なｄｃ成分は、必要
信号に含まれている情報を（大きく）失うことなく、ｄｃ成分を適切にフィルタ
処理することによって比較的容易に除去できるべきである。

【０００５】 しかしながら、そのような装置の課題は、隣接チャネルやその隣りのチャネル
からの虚像信号が、必要信号と干渉する不要雑音として基底帯域に現れることで
ある。そのような虚像信号は、第１逓減と、Ｉ及びＱ信号のアナログデジタル変
換との間にあるＩ及びＱ経路のアナログ成分における不平衡に起因する。

【０００６】 発明の概要 本発明の第１の側面によると、提供される複素乗算器は、同相（Ｉ）成分と直
角位相（Ｑ）成分を有する第１入力複素信号と第２入力複素信号を乗算し、前記
第１入力信号と第２入力信号の積である出力複素信号を生成するための複素乗算
器であって、第１信号のＩ及びＱ成分の内１つの利得を他の成分に対して調整す
るための利得調整乗算器と、第１信号のＩ及びＱ成分の内１つの位相を他の成分
に対して調整するための位相調整加算器と、を含む。

【０００７】 前記複素乗算器はデジタル複素乗算器であり、また前記第１入力信号と第２入
力信号及び前記出力信号は全て対応するサンプリング周波数（ｆ_s）を有するデ
ジタル信号であることが好ましい。

【０００８】 前記複素乗算器（今後、利得と位相の整合がなされるように前記第１入力信号
のＩ及びＱ成分を平衡化するその能力の故に複素乗算器又は複素平衡乗算器と呼
ぶ）は、超長波中間周波数ＶＬＩＦを示すＶＬＩＦ信号を受信するための直角位
相生成器を含み、これによって、相対的な利得と位相調整の後、前記第１入力複
素信号は逓減され、前記直角位相生成器は前記ＶＬＩＦ信号から前記第２入力複
素信号を生成するようになっていることが好ましい。更に、前記直角位相生成器
はまた、前記位相調整加算器を含み、前記位相調整加算器は第２入力信号の１つ
以上の成分における位相を調整するように機能することが好ましい。

【０００９】 前記ＶＬＩＦ信号は、外部構成要素（制御用デジタル信号処理装置やＶＬＩＦ
局部発振器等）から直角位相生成器へ送信される実数（複素数に対して）信号で
あってもよく、あるいは、前記ＶＬＩＦ信号は、直角位相生成器自身によって内
部的に（例えば、内部メモリや内部発振器等から）生成されてもよい。

【００１０】 １つの実施形態において、前記複素平衡乗算器は、２次以上の次数の利得調整
乗算器と２次以上の次数の位相調整加算器を有する。前記複素平衡乗算器は、加
算モードと累積モードとの間で切替え可能であり、また前記第1 入力信号のサン
プリング周波数より大きいクロック速度で動作する加算器配列を組み込み、これ
によって、各複素乗算の２次以上の次数項を算出し、新規の乗算器を必要とせず
前記第１入力信号の単一サンプリング期間中に１次項に累積することが好ましい
。

【００１１】 本発明の第２の側面によれば、必要ｒｆ信号を受信し、前記必要信号の帯域幅
と同じ程度の大きさである中間周波数（ＩＦ）を中心とする必要複素ＶＬＩＦ信
号にその信号を逓減するためのｒｆミキサ段と、前記複素ＶＬＩＦ信号をデジタ
ル複素ＶＬＩＦ信号に変換するためのアナログ／デジタル変換器と、前記デジタ
ル複素ＶＬＩＦ信号を基底帯域へ逓減するための、前述の複素乗算器から構成さ
れている無線受信器が提供される。

【００１２】 前記必要ＶＬＩＦ信号が中心とする前記ＩＦは、前記チャネル幅の半分より１
０から２０パーセント大きい範囲にあることが好ましい。このようなＩＦの選択
は、特に複素変調方式において優れた利点がある。この変調方式において、各記
号は、ＥＤＧＥ（強化データ速度ＧＳＭ展開）として知られる展開規格に必要な
２つ以上のビットを表し、また、これらの変調方式に用いられる米国内の規格に
対応して、本発明の発明者らは驚くべきことに重大な情報が信号の端部（その信
号の中央からチャネル幅のプラス／マイナス半分まで）に含まれており、その損
失は容認し難い程大きなビットエラー率やブロックエラー率になり得ることを発
見した。チャネルのまさにその端部に重大な情報が含まれている複素変調方式の
例は８ＱＰＳＫ（８位置直角位相偏移変調）であり、ここでは各記号は３ビット
を表す。チャネル幅という用語は、当業者によっては充分理解されるように、隣
接するチャネルの対応する点間の周波数上の隔たりを意味する。例えば、ＧＳＭ
においては、チャネル隔たり量は２００ＫＨｚである。

【００１３】 前記ＶＬＩＦ信号は、好適にはフラクショナル−Ｎ位相同期ループ（ｆｒａｃ
Ｎｐｌｌ）である局部発振器によって生成されることが好ましい。前記ｆｒａｃ
Ｎｐｌｌは、多累積型ｆｒａｃＮｐｌｌであることが好ましい。

【００１４】 本発明による複素乗算器の利点は、克服すべきチャネル幅の半分より大きいＶ
ＬＩＦの使用に関連する困難を可能にすることである。この困難は、ＶＬＩＦを
増加するにつれて、アナログ／デジタル変換器（ａｄｃ）の帯域幅を増加しなけ
ればならないことであり、これによって、ａｄｃによって容認される負交互チャ
ネルの量が増加し、また、必要な信号の帯域に虚像として出現し、除去すべきこ
のチャネル量が増加する。第１次あるいは更に第２次の位相と利得調整手段を備
えることによって、１つ（第１次調整手段の場合）あるいは更に２つ以上（第２
次以上の高次の調整手段である場合）の特定の周波数に対して、虚像排除をゼロ
に設定することが可能である（すなわち、複素乗算器を通過した後、雑音として
基底帯域信号において出現する虚像成分量がほぼゼロであるように設定する）。
このようにして、調整手段の適切な設定によって、負交互チャネルの影響（これ
は事実上多くのシステムにおいて両隣接チャネルよりはるかに大きい）を最小化
することができる。

【００１５】 ある周波数又は複数の周波数において完全に虚像を排除するための調整手段の
設定（以下校正と呼ぶ）は、工場での調整として実施するか、又は無線受信器に
対して充分な処理用出力が利用可能な場所で、既知の信号（例えば、ミッドアン
ブル）を検出する間に無線受信器によって自動的に行うか、又は両方の手法を組
み合わせ用いることによって、工場での初期校正を行った後、その無線受信器に
対応したプロセッサによって定期的にその校正状態をチェックし、必要ならば調
整を行うことができる。この校正は、無線受信器の多くの異なる動作期間に対し
て個別に実施することが好ましい。例えば、利得調整乗算器の設定は自動利得制
御（ＡＧＣ）の多数の異なるレベルに対して実施し、位相調整加算器の設定は多
くの異なるチャネル又はチャネルの範囲に対して実施してもよい。

【００１６】 ａｄｃは過サンプリングシグマ・デルタａｄｃの形態を取ることが好ましい。 無線受信器は、有利な点として信号送信用の送信回路を含む集積回路上に構成
することが好ましい。無線受信器と送信回路は、局部発振器等、多くの構成要素
を共有することが理想的である。

【００１７】 図面の詳細な説明 本発明が更に良く理解されるように、次に、添付の図面を参照して実施形態を
例としてのみ説明する。 図１において示すデジタル超長波中間周波数（ＤＶＬＩＦ）受信器１は、無線
周波数（ＲＦ）部１０、超長波中間周波数（ＶＬＩＦ）部３０、及び基底帯域部
６０から構成されており、ＲＦ部１０とＶＬＩＦ部３０の間にＲＦミキサ段２０
が配置され、ＶＬＩＦ部３０と基底帯域部６０の間にデジタルＶＬＩＦミキサ段
５０が配置されている。ＲＦ部１０は、アンテナ１２、ＲＦ帯域通過受信フィル
タ１４、及び増幅器１６から構成される。ＲＦミキサ段２０は、同相（Ｉ）ＲＦ
ミキサ２２、直角位相（Ｑ）ＲＦミキサ２４、９０°ＲＦ移相器２６、及びＲＦ
局部発振器（ＬＯ）２８から構成される。ＶＬＩＦ部３０は、Ｉ及びＱのＩＦ増
幅器３１、３２、Ｉ及びＱ低域通過エイリアシングフィルタ３３、３４、Ｉ及び
Ｑシグマ・デルタ変調器３５、３６、更にＩ及びＱデジタル低域通過フィルタ３
７、３８から構成される。デジタルＶＬＩＦミキサ段５０は、デジタルＩＦミキ
サとして動作する複素平衡乗算器５１、及びＩＦのＬＯ５２から構成される。当
業者には理解されるように、基底帯域部６０は、勿論更にデジタル信号等を復号
するためのデジタル処理要素からも構成されるが、低域通過Ｉ及びＱデジタル選
択フィルタ６１と６２からのみ構成されているものとして示す。

【００１８】 ここで、図１の受信器の基本的動作について述べる。基本的にアンテナ１２は
、アンテナに入射する全無線信号を捕らえ、その無線信号は、対象の周波数範囲
外にある全信号をフィルタ処理する受信フィルタ１４に送られる。例えば、受信
器がＧＳＭ受信器用である場合、受信フィルタ１４は、ＧＳＭ周波数範囲の９０
０ＭＨｚプラスマイナス１０％程度以内にない、アンテナによって受信される、
全無線信号の大きさを大幅に減衰させる。次に、ＲＦ混合段２０に入力される前
に、受信器フィルタ１４からの出力が増幅器１６によって増幅される。

【００１９】 ＲＦ混合段２０において、増幅器１６から出力される信号は、ＶＬＩＦに逓減
される。ＲＦのＬＯ２８は、そのＲＦ信号の周波数と受信器が受信しようとする
チャネルの中央周波数との差が所定の所望のＶＬＩＦに等しいような周波数を有
するＲＦ信号を生成する。９０°移相器２６の目的は、逓減された信号のＩ及び
Ｑ成分を、Ｉ及びＱのＲＦミキサ２２、２４から出力できるようにすることであ
る。増幅器１６により出力された信号のＩ及びＱ成分を生成することによって、
その信号を、（そのＩ及びＱ成分に対応する）実数と虚数成分を有する複素信号
として見なすことが可能となり、このようにして、負周波数を有する信号と正周
波数を有する信号とを各々区別することができる。

【００２０】 Ｉ及びＱのＲＦミキサ２２、２４各々によって出力されたＩ及びＱ信号は、Ｉ
及びＱ増幅器３１、３２と、Ｉ及びＱ低域通過エイリアシングフィルタ３３、３
４各々に入力される。これらの構成要素の目的は、（逓減される際に）高域すぎ
て、（逓減される際に、ほぼｄｃとチャネル幅の間にある）対象の信号に属さな
い、アンテナに届く信号の周波数成分を全て取り除くことである。実際には、フ
ィルタ３３、３４は単純なものである（すなわち、複雑ではない）ために、負隣
接チャネルに含まれる信号も通す（これは、ＲＦのＬＯ２８によって生成される
ＲＦ信号周波数のほぼ反対側の、必要チャネルに隣接して位置するチャネルであ
る）。更に、実際の（すなわち、理想的ではない）フィルタは、カットオフ点が
それほど鮮明ではないために、（必要信号の歪を回避するために）フィルタ３３
、３４もまた、正隣接チャネル（必要チャネルとしてＲＦのＬＯ２８によって生
成されるＲＦ信号の周波数の同じ側において、必要チャネルに隣接して位置する
チャネル）と負交互チャネル（ＲＦのＬＯ２８によって生成される周波数の反対
側において必要チャネルの１つおいて隣に位置するチャネル、すなわち上述した
負隣接チャネルに隣接するチャネル）両方の大部分を通過させる。

【００２１】 次に、フィルタ３３、３４から出力される信号は、Ｉ及びＱシグマ・デルタ変
調器３５、３６に入力される。シグマ・デルタ変調器３５、３６は、当業者には
理解されるように、入力アナログ信号にプラスして大量の高周波雑音に相当する
デジタル信号を生成する。従って、シグマ・デルタ変調器３５、３６によって出
力されるデジタル信号は、デジタル低域通過フィルタ３７、３８を通過するが、
このデジタル低域通過フィルタ３７、３８の目的は、反エイリアシング低域通過
フィルタ３３、３４が通過させるアナログ信号（すなわち、必要チャネル、負隣
接チャネル、及び正隣接チャネルと負交互チャネル部分）をデジタル表現のまま
にしておくために、シグマ・デルタ変調器３５、３６によって生成される高周波
雑音をほとんど除去することである。

【００２２】 次に、これらの信号は、デジタルＶＬＩＦミキサ段５０に入力される。この段
の主な機能は、必要信号を基底帯域に更に逓減する（すなわち、中心周波数をｄ
ｃ周波数とする）ことである。しかしながら、本発明においてはＩＱ平衡化機能
も担う。ＩＱ平衡化とは、ＲＦ混合段２０とＶＬＩＦ部３０のアナログ区間を通
過する信号のＩ成分とＱ成分の間の振幅と位相のばらつきの補償をすることを意
味する。ＲＦ混合段２０とＶＬＩＦ部３０は、Ｉ（２２、３１、３３、３５）及
びＱ（２４、３２、３４、３６）経路各々にあるアナログ成分（すなわち、更に
厳密には、それらを通過する信号に対するアナログ成分に応じて）に差異が生じ
るために導入される。これらの不平衡が補償されない場合、必要信号と同じ基底
帯域において雑音として現れる必要信号以外の信号の不必要な虚像成分が生じる
。このことが発生するしくみについては以下で更に詳述する。デジタルＶＬＩＦ
ミキサ段５０は、複素平衡乗算器５１とＩＦのＬＯ５２から構成されるものとし
て示していることに留意されたい。完全なＶＬＩＦミキサ段５０は、ＩＱ平衡化
を提供するための素子を含み、以下でわかるように、どの成分にこれらを対応付
けるかという厳密な選択にはやや任意的な面もあるが、本発明の目的のために、
ＩＦのＬＯとは対照的に、これらは複素平衡乗算器の一部を形成するものと見な
される。更に、以下で詳述する実施形態には、複素平衡乗算器のハードウェア型
の具体例を示すが、（１００万命令／秒（ＭＩＰＳ）という点から言えば）非常
に処理性能が高く適切にプログラム化されたデジタル信号処理装置あるいは不特
定演算及び論理演算用装置とメモリを有していることは、当業者にとって明らか
であろう。このことについては、図４と５において以下で更に検討する。

【００２３】 デジタルＶＬＩＦミキサ段５０から出力された信号は、必要信号を含むチャネ
ル外の全ての雑音成分を除去する目的を有するＩ及びＱデジタル低域通過選択的
フィルタ６１、６２に入力される。次に、通常、これらのフィルタからの出力は
、等化、音声復号化等、フィルタ６１、６２によって出力されるＩ及びＱ信号に
デジタル信号処理を行うようになっているデジタル信号処理装置に送られる。

【００２４】 次に、図２において、図１の受信器の信号応答例について述べる。図２の第１
の周波数スペクトル図は、ＲＦのＬＯ２８によって生成される単一トーン信号１
１０を表す点線と共に、各々９００．２ＭＨｚと９００．０ＭＨｚを中心とする
必要信号１００と負隣接信号９９を示す。これらの信号は典型的なＧＳＭ信号を
表すが、このように各信号９９、１００はＧＭＳＫスペクトルを有し、そのチャ
ネル幅は２００ＫＨｚである。本発明における１つの側面の好適な実施形態によ
れば、必要信号は、逓減される際、チャネル幅の半分より若干大きく、好適には
、チャネル幅の半分の１．１乃至１．２倍の間のＶＬＩＦを中心となるように、
ＲＦのＬＯ信号１１０の周波数が選択される。従って図２において、ＲＦのＬＯ
信号１１０は、周波数９００．０８５ＭＨｚにあるものとして示す。このように
してＲＦのＬＯ信号１１０の周波数を選択することによって、必要信号１００は
、ＲＦミキサ段５０によって逓減される際、１１５ＫＨｚのＶＬＩＦを中心とす
る。本発明に基づくＲＦのＬＯの特に好適な選択によれば、１３ＭＨｚ／２４＊
４３５／２０４８に対応する１１５．０５１ＫＨｚのＶＬＩＦを中心とする必要
信号を、この周波数が多重累算器フラクショナル−Ｎ位相同期ループ（ＭＡＣＣ
ＦＲＡＣ−Ｎ ＰＬＬ）周波数合成器によって生成できるように、発生させる
ものである。そのような周波数合成器はこの技術分野では既知のものであり、例
えば、米国特許番号第５、１１１、１６２号、「“周波数分割器用ＡＦＣと変調
機能付きデジタル周波数合成器”ヒータラ（Ｈｉｅｔａｌａ）ら」に記載されて
いる。

【００２５】 図２の第２の周波数スペクトル図（図２Ｂ）に、必要信号１００が１１５ＫＨ
ｚのＶＬＩＦを中心とするようにＶＬＩＦに逓減された後の信号９９、１００を
示す。負隣接信号もまた、−８５ＫＨｚを中心とするＶＬＩＦに逓減される（こ
こでは、これらの信号を複素信号と見なしており、このことによって、負周波数
と正周波数を区別できることに留意されたい）。また図２Ｂには、ＩＭ２（２次
相互変調）と呼ばれる実質的なｄｃ信号１２０を示す。ＩＭ２信号は、アンテナ
１２によって検出され、ＲＦミキサ段２０で本質的にそれ自身と再結合するＲＦ
のＬＯからのリークと、アナログミキサ２２、２４における２次非線形性成分と
の組み合わせによって生成される雑音である。またフィルタ３３、３４による影
響をフィルタ応答曲線１３０によって図２Ｂに示す。フィルタ３３、３４は実在
のフィルタであり、各々の周波数応答は、ｄｃに関して対称である。必要信号１
００のクリッピングと歪みを回避するために、フィルタの折点周波数は、２１５
ＫＨｚを越えて設定される。このことによって、これらのフィルタ３３、３４は
（−１８５ＫＨｚを大きく越えることのない）ほぼ全ての負隣接チャネル９９を
通過させる。

【００２６】 また図２Ｂには、負隣接信号虚像９９´と必要信号虚像１００´と呼ぶことが
できる虚像信号９９´、１００´をいくつか示す。負隣接信号虚像９９´は＋８
５ＫＨｚを中心とし、一方必要信号虚像１００´は−１１５ＫＨｚを中心とする
。これらの虚像信号は、Ｉ経路とＱ経路間の不平衡に起因し、そしてまたその不
平衡は、異なるＩ及びＱ経路に含まれるアナログ成分の（最も厳密には、そのよ
うな成分の周波数応答の）不平衡に起因する。

【００２７】 図２の最後の周波数スペクトル図（図２Ｃ）には、必要信号１００、負隣接信
号９９、及びＩＭ２（１２０）を示し、虚像９９´、１００´信号は、必要信号
１００がこの時点で基底帯域にあり（すなわち、ｄｃを中心とし）、デジタル形
式となるように、デジタルＶＬＩＦミキサ段５０によって更に逓減されている。
負隣接信号は更に逓減されて、−２００ＫＨｚを中心とし、一方ＩＭ２信号は、
−１１５ＫＨｚに位置している。ＩＭ２信号が、必要信号の中心から１１５ＫＨ
ｚ離れて位置しているということは、この信号を、低域通過フィルタあるいはノ
ッチフィルタのいずれかによって、必要信号１００にクリッピング又は歪みを生
じさせることなくフィルタ処理できるため、本発明による受信器にとって大きな
利点である。また図２Ｃには、負隣接信号虚像９９´がこの時点で−３０ＫＨｚ
を中心とし、必要信号虚像１００´がこの時点で−２３０ＫＨｚを中心とするよ
うに、−１１５ＫＨｚだけ逓減された虚像信号９９´、１００´も示す。これら
の虚像信号はまた、ＶＬＩＦミキサ段５０のＩ、Ｑ平衡化の結果、図２Ｂから大
きさが低減されたものとして示す。このＩ、Ｑ平衡化は、ＶＬＩＦミキサ段５０
の第２の機能である。実際には、ＶＬＩＦミキサ段５０のＩ、Ｑ平衡化は、特定
の周波数において（あるいはいくつかの個別周波数において）ほぼ完全に実行さ
れるが、解り易くするために、また最適な周波数又は複数の周波数がどのような
状態であるかをより良く理解するために、ＶＬＩＦミキサ段のノッチによる影響
は、図２ｃと３Ｃには示していない。明らかに、必要信号虚像１００´は、（±
１００ＫＨｚを大きく上回ることのない）必要信号１００から充分に分離されて
おり、従って、この周波数においてＶＬＩＦミキサ段の平衡化を最大化する価値
は無いが、負隣接チャネル虚像９９´が−３０ＫＨｚを中心とし、雑音として必
要信号において現れることになるため、負隣接信号虚像９９´の中央周波数にお
いてＶＬＩＦミキサ段の平衡化を最大化することには価値がある。

【００２８】 次に、図３において、図１における受信器の信号応答の第２例についてこれか
ら述べるが、ここでは、必要信号１００と負隣接９９信号の代わりに、９００．
２ＭＨｚと８９９．８ＭＨｚの各々を中心とする必要信号１００と負交互信号９
８がアンテナ１２に届いているものとして、（ＲＦのＬＯ２８によって生成され
る単一トーン信号１１０を表す破線も共に）示す。勿論、実際の環境で動作する
場合、必要信号１００は、負隣接信号と負交互信号の両方を含む他の多くの信号
と共に受信されるが、理解し易いように、図２と図３では、必要信号の他に、一
度に１つの信号だけについて考える。

【００２９】 負交互信号９８は、必要信号１００から４００ＫＨｚだけ間隔を置いている。
ＧＳＭ規格によれば、ＧＳＭネットワークのセルラ構造を再利用条項の結果、交
互チャネルは、その総出力が必要信号１００の総出力より最大４１ｄＢ大きい信
号を含むことができるため、負交互信号９８を、必要信号１００に比べて非常に
大きいものとして示す。

【００３０】 図３の第２の周波数スペクトル図（図３Ｂ）から解かるように、逓減された負
交互信号９８の大部分がフィルタ３３、３４（その周波数応答については、フィ
ルタ応答曲線１３０によって図３に再度示す）によってフィルタ処理されるが、
それでもフィルタ３３、３４を通過する残りの負交互信号９８の信号出力は依然
として著しく大きい。この主な理由は、負交互信号が、その出力がフィルタの働
きによって低減された後であってもなお著しく大きいほど必要信号よりも大きい
ためだけである。更にこれらの信号は全て、各々の信号強度周波数分布に関して
は正規分布をなすことから、また負交互信号はかなり大きいことから、その割り
当てられたチャネル外の成分（すなわち、負隣接チャネル内に分布している成分
）もまた、受信器を設計する際考慮しなければならない大きな雑音を表す。

【００３１】 図３の第３の周波数スペクトル図から解かるように、受信器のＩ経路とＱ経路
の間の不平衡が妥当な程度である場合、また複素平衡乗算器５１によっていかな
る平衡化も行われない場合、比較的大部分の負交互信号虚像９８´が、基底帯域
への変換後、必要チャネルに出現する（虚像信号９８´、１００´は、図３Ｂに
も実際含むべきであったが、わかり易くために割愛したことに留意されたい）。
図３Ｃと図２Ｃを比較することによって、負交互虚像９８´が潜在的に引き起こ
す必要チャネル内の不要雑音量は、負隣接信号虚像９９´のそれよりも多いこと
は明らかである。更に、２つの虚像は異なる周波数でピークを示すことも明らか
である（ここでも、１つだけ又はいくつかの別個の周波数において影響を及ぼす
ＶＬＩＦミキサ段の平衡化による影響について、図３Ｃには示さない）。従って
、複素平衡乗算器は、少なくとも負交互信号虚像、また理想的には負交互及び負
隣接信号虚像両方の影響を最小化するように、ＩＱ平衡化を実行できることが好
ましい。図４には、１次複素平衡乗算器５００を示す。この複素平衡乗算器５０
０は、直角位相生成器５１０、Ｑ経路利得調整手段５２０、第１、第２、第３、
及び第４乗算器５３１、５３２、５３３、５３４、及び第１並びに第２加算／減
算器５４１、５４２から構成される。直角位相生成器５１０は、位相信号Ｏｓｄ
の形式でＩＦのＬＯ５２からＶＬＩＦ信号を受信し、また入力と、出力ｃｏｓ（
Ｏｓｄ）、ｓｉｎ（Ｏｓｄ）、ｃｏｓ（Ｏｓｄ＋β）、及びｓｉｎ（Ｏｓｄ＋β
）信号としてプログラム可能なＱ経路位相補正βを受信するが、これらは第１、
第２、第３、及び第４乗算器５３１、５３２、５３３、５３４各々の第２入力に
印加され、更にその第１と第２乗算器５３１、５３２は、各々の第１入力に印加
されるデジタルＩ経路信号Ｉｉｎ（図１のデジタルＩフィルタ３７からの出力）
を有し、一方その第３と第４乗算器５３３、５３４は、各々の第１入力に印加さ
れるデジタルＱ経路信号Ｑｉｎ（図１のデジタルＱフィルタ３８からの出力）を
有する。第１と第４乗算器５３１、５３４の出力は、デジタル基底帯域Ｉ信号Ｉ
ｏｕｔを出力する第１加算／減算器５４１への入力として印加され、一方第２と
第３乗算器５３２、５３３の出力は、デジタル基底帯域Ｑ信号Ｑｏｕｔを出力す
る第２加算／減算器５４２への入力として印加される。

【００３２】 複素平衡乗算器５００の作用によって、以下の数式１において示すように、入
力信号Ｉｉｎ、Ｑｉｎ、及びＯｓｄから、出力Ｉ及びＱ信号ＩｏｕｔとＱｏｕｔ
が生成される。

【００３３】

【数１】 数式１からわかるように、Ｉ経路とＱ経路の間で、利得が１／Ａｄだけ又位相
が−βだけ相対的に不平衡であることによって、Ｑｉｎが要求されているものと
異なる場合、複素平衡乗算器５００の効果は、所望通りに不平衡を補正すること
である。残念ながら、この経路間の不平衡は周波数に関して一定ではない。従っ
て、図１の複素平衡乗算器５００は、単一周波数においてＩ及びＱ経路を厳密に
平衡させることしかできない。これらの経路に含まれるアナログ成分の差異によ
って生じる経路間の不平衡について完全に記述するためには、不平衡が、以下の
数式２によって与えられる有限インパルス応答（ＦＩＲ）を有するフィルタによ
って引き起こされるものと見なす必要がある。

【００３４】

【数２】 明らかに、そのようなＦＩＲの影響に対処するためには、以下の数式３によっ
て与えられる応答を有するフィルタ又は同等の装置を提供する必要がある。

【００３５】

【数３】 数式３から、複素平衡乗算器５００によって提供される１次補償は、Ｈ_{balanc e} の第１項に対応していることは明らかである。より高次の補償又は平衡化を提
供するために、ＦＩＲを有する専用のデジタルフィルタを提供して、所望の次数
まで不平衡を補償することができる。しかしながら、デジタルＶＬＩＦミキサ段
５０内に含まれる複素乗算器のいくつかの素子を再利用することが好ましい。

【００３６】 図５に、いくつかの部分を再利用して、２つ以上の周波数においてＩ経路とＱ
経路の間の不平衡を補償できる２次以上のＦＩＲを実行できる複素平衡乗算器６
００を示す（一般的に言えば、２次ＦＩＲは、ちょうど２つの特定の周波数にお
いて不平衡を補償でき、一方３次ＦＩＲは、３つの特定の周波数において補償で
きる等について留意されたい）。具体的に、図５には、４次複素平衡乗算器を示
すが、この構成に修正を加えて、この構成のＦＩＲの次数を変え、その主たる制
約条件が、入力Ｉ及びＱ信号のサンプル周波数に相当する再利用素子に利用可能
なクロック速度であることが、読み手には容易に明らかとなるであろう。

【００３７】 複素平衡乗算器６００は、Ｑ_in記憶レジスタ６０１とそれに対応付けられる多
重化手段６０２と、直角位相生成器６１０と位相補正β_i 記憶レジスタ６１１と
、Ｑ経路利得調整手段６２０と利得調整Ａ_Di記憶レジスタ６２１と、第１、第２
、第３、及び第４乗算器６３１、６３２、６３３、６３４と、第１と第２加算／
減算器６４１、６４２と、Ｉ_out 及びＱ_out 記憶レジスタ６５１、６５２と、第
１と第２スイッチ６６１、６６２とから構成される。

【００３８】 複素平衡乗算器６００の動作については以下の通りである。複素平衡乗算器６
００へ入力されるＩ及びＱ信号は、デジタルサンプリングされた値の形式をとる
。Ｉ_in0 とＱ_in0 の値が時刻ｔ＝０においてＩ_inとＱ_inの値である場合、サンプ
リングされた値Ｉ_in0 、Ｑ_in0 、Ｑ_in-1、Ｑ_in-2、Ｑ_in-3について考えると、Ｑ_in-1 は時刻ｔ＝−Ｔ_s におけるＱ_inの先行サンプリング値であり、Ｑ_in-2の値は
時刻ｔ＝−２Ｔ_s においてＱ_in、等々であり、ここでＴ_s はサンプリング周波数
ｆ_s の逆数である。Ｑ_in記憶装置６０１は、Ｑ_inに先行する３つのサンプル値、
すなわちＱ_in-1、Ｑ_in-2、Ｑ_in-3を記憶する。それに対応付けられる多重化手段
６０２は、その内いずれか１つを選択して利得調整手段６２０に受け渡す出力を
形成できる４つの入力（すなわち、Ｑ_in0 、Ｑ_in-1、Ｑ_in-2、Ｑ_in-3）を有する
。利得調整手段６２０は、その２つの入力に現れる２つの値、すなわち、多重化
手段６０２からの出力と、利得調整係数Ａ_D0、Ａ_D1、Ａ_D2、Ａ_D3を記憶する利得
調整Ａ_Di記憶レジスタ６２１からの出力を共に乗算する。

【００３９】 直角位相生成器６１０は、入力として信号Ｏｓｄを受信し、又位相補正β_i 記
憶レジスタ６１１からの出力を受信する。直角位相生成器６１０により出力され
た信号は、速度ｆ_s で出力されたｃｏｓ（Ｏｓｄ）とｓｉｎ（Ｏｓｄ）であり、
速度４ｆ_s で出力されたｃｏｓ（Ｏｓｄ＋β_i ）とｓｉｎ（Ｏｓｄ＋β_i ）であ
る。信号ｃｏｓ（Ｏｓｄ）、ｓｉｎ（Ｏｓｄ）、ｃｏｓ（Ｏｓｄ＋β）、及びｓ
ｉｎ（Ｏｓｄ＋β）は、第１、第２、第３、及び第４乗算器６３１、６３２、６
３３、６３４の第２入力に各々印加され、更に、第１と第２乗算器６３１、６３
２は、各々の第１入力に印加されるデジタルＩ経路信号Ｉ_in0 （図１のデジタル
Ｉフィルタ３７からの出力）を有し、一方第３と第４乗算器６３３、６３４は、
各々第１入力に印加される利得調整手段６２０の出力を有する。第１乗算器６３
１の出力は、第１スイッチ６６１の第１端子に印加され、第２乗算器６３２の出
力は、第２スイッチ６６２の第１端子に印加され、第３乗算器６３３の出力は、
第２加算／減算器６４２への入力として印加され、更に第４乗算器６３４の出力
は、第１加算／減算器６４１への入力として印加される。第１加算／減算器６４
１の出力は、Ｉ_out 記憶レジスタ６５１に印加され、第２加算／減算器６４２の
出力は、Ｑ_out 記憶レジスタ６５２に印加される。Ｉ_out 記憶レジスタ６５１の
出力は、複素平衡乗算器６００のＩ_out 出力を形成し、更に第１スイッチ６６１
の第２端子にフィードバックされる。Ｑ_out 記憶レジスタ６５２の出力は、複素
平衡乗算器６００のＱ_out 出力を形成し、更に第２スイッチ６６２の第２端子に
フィードバックされる。第１スイッチ６６１は、その第１端子又は第２端子のい
ずれかを、第１加算／減算器６４１への入力に接続するよう機能する。第２スイ
ッチ６６２は、その第１端子又は第２端子のいずれかを、第２加算／減算器の入
力に接続するよう機能する。スイッチ６６１、６６２のいずれかが、各加算／減
算器への入力を、スイッチの第２端子に接続している場合、現行の合計を各記憶
レジスタに記憶した状態で、各記憶レジスタと共に加算／減算器が、累算器とし
て機能することが読み手には明らかであろう。

【００４０】 次に、複素平衡乗算器６００からの所望の出力が以下の数式４によって与えら
れるとする。

【００４１】

【数４】 この数式によって与えられるＩ_out 及びＱ_out 信号を達成するために、複素平
衡乗算器は、サンプリング周期Ｔ_s ごとに４つのサイクルで動作する。第１サイ
クルにおいて、項Ｉ_in0 ＊ｅ^jOsdとｊＱ_in0 ＊Ａ_D0＊ｅ^{j β0} ＊ｅ^jOsdが計算さ
れる。これを行うために、多重化手段６０２は、その出力としてＱ_in0 を受信す
る各第１入力を選び、利得調整記憶レジスタ６２１は、次に利得調整手段６２０
においてＱ_in0 と乗算される利得調整定数Ａ_D0を出力してＱ_in0 ＊Ａ_D0を生成す
る。また位相調整記憶レジスタ６１１は直角位相生成器６１０によって用いられ
るβ₀ を出力して、ｅ^jOsdとｅ^j(β0+Osd)の実数（ｃｏｓ）と虚数（ｓｉｎ）成
分を各々生成する。これらの成分は、乗算器６３１乃至６３４においてＩ_in0 及
びＱ_in0 と適切に乗算され、その実数項と虚数項は共に、加算／減算器６４１と
６４２において適切に加算されて（Ｉ_in0 ＋ｊＱ_in0 ＊Ａ_D0＊ｅ^{j β0} ）＊ｅ^{jO sd} の実数部と虚数部を各々生成する。次に、これらはＩ_out 及びＱ_out 記憶レジ
スタ６５１、６５２に各々記憶され、第１サイクルが終了する。

【００４２】 第２サイクル中、第１と第２スイッチ６６１、６６２は、記憶レジスタ６５１
、６５２の出力が加算／減算器６４１、６４２の第１入力にフィードバックされ
るように、第２状態に各々切り替えられる。また、多重化手段６０２は、Ｑ_in記
憶レジスタ６０１からその出力としてＱ_in-1を受信するその第２入力を選び、利
得調整記憶レジスタ６２１は、利得調整手段６２０にＡ_D1を出力し、そして位相
調整装置６１１は、乗算器６３３と６３４において利得調整手段６２０（すなわ
ち、Ｑ_in-1＊Ａ_D1）の出力と乗算されるｅ^j(β1+Osd)の実数と虚数の成分を生成
する直角位相生成器６１０にβ₁ を出力し、記憶レジスタ６５２と６５１各々に
記憶される値に累積されるｊＱ_in-1＊Ａ_D1＊ｅ^j(β1+Osd)項の虚数部と実数部を
生成する。次に、新規合計は第３と第４サイクルに備えてレジスタ６５２と６５
１に復元される。

【００４３】 第３と第４サイクルは、数式４に必要な成分が全て計算されて、そこで信号Ｉ_out とＱ_out が有効となるまで、同じようにして第２サイクルに進み、スイッチ
６６１と６６２は、第１位置に各々戻り、そしてＩ_in、Ｑ_in、及びＯｓｄの新規
サンプル値は、複素平衡乗算器６００の入力部で受信される。

【００４４】 これまでの説明で読み手にとって明らかなように、本発明によって無線受信器
構造を可能にする複素平衡乗算器が提供されるが、この構造は、高価なＳＡＷフ
ィルタと第２のｒｆ局部発振器が無いことで直接変換受信器という利点を有し、
又それにもかかわらず、毎秒２００００乃至３００００記号程度の速度で（ここ
で、隣接及び交互チャネルは、ＧＳＭ規格又は同様な規格に基づいて、必要信号
の大きさを大幅に上回る大きさを有する雑音が含まれても良い）記号を送信する
２次以上の変調を有する（すなわち、記号当り２ビット以上の）狭帯域の（例え
ば２００ＫＨｚ）無線信号を受信することができる。複素平衡乗算器によって、
チャネル幅の半分の１．１倍と１．２倍の間にある周波数を中心とするＶＬＩＦ
に必要信号を逓減する局部発振器を用いてことができる。本発明に基づく複素平
衡乗算器を用いて、ＶＬＩＦの基底帯域逓減を実行することによって、このＶＬ
ＩＦを選択した結果、負交互虚像チャネルから基底帯域で必要信号チャネル内に
発生する新規雑音量が最小限に抑えられる。最適には、予めプログラムして不要
な虚像信号からの雑音の影響を最小限に抑えた２つ以上の周波数においてほぼ完
全に虚像を除去できる２次以上の平衡化複素乗算器が用いられる。

【００４５】 図４と５の複素平衡乗算器は、実現可能な具体例としてのみ例示したものであ
り、他の具体例は、当業者には容易に明らかであろう。例えば、直列の具体例を
用いて２次以上の調整手段を生成する代わりに、より多くの実数乗算器を用いて
１次項と並列に、より高次な項を生成する並列の具体例を用いることができる。
もう１つの選択肢として、該当するＩＱ平衡化動作をそこに組み込んだ状態で、
所望の複素乗算を実行するように適切にプログラムされた非専用デジタル信号処
理装置（ｄｓｐ）又はマイクロ制御装置を単に用いることもできる。明らかに、
ＧＳＭやＥＤＧＥ等の用途の場合、（今日の標準であるＭＩＰＳの点で）非常に
高性能のデジタル信号処理装置が必要であり、現時点では解決手段として魅力は
ないが、明らかに、ｄｓｐが更に安価になり続け、又より高性能となった場合、
将来は実用的な解決手段となるに違いない。

【図面の簡単な説明】

【図１】 本発明に基づく無線受信器のブロック図である。

【図２】 受信器への入力の例として必要ＧＭＳＫ信号と単一負隣接チャネ
ルＧＭＳＫ信号を用いて、図１の無線受信器によって実行される信号処理を示す
図である。

【図３】 受信器への入力の例として必要ＧＭＳＫ信号と単一負チャネル交
互ＧＭＳＫ信号を用いて、図１の無線受信器によって実行される信号処理を示す
図である。

【図４】 図１の受信器における使用に適した１次複素平衡乗算器のブロッ
ク図である。

【図５】 図１の受信器における使用に適したもう１つの複素平衡乗算器を
示す、図４と同類のブロック図である。

【手続補正書】

【提出日】平成１４年１１月１日（２００２．１１．１）

【手続補正１】

【補正対象書類名】明細書

【補正対象項目名】特許請求の範囲

【補正方法】変更

【補正の内容】

【特許請求の範囲】

───────────────────────────────────────────────────── フロントページの続き (81)指定国 ＯＡ(ＢＦ，ＢＪ，ＣＦ，ＣＧ， ＣＩ，ＣＭ，ＧＡ，ＧＮ，ＧＷ，ＭＬ，ＭＲ，ＮＥ，Ｓ Ｎ，ＴＤ，ＴＧ)，ＡＬ，ＡＭ，ＡＴ，ＡＵ，ＡＺ，Ｂ Ａ，ＢＢ，ＢＧ，ＢＲ，ＢＹ，ＣＡ，ＣＨ，ＣＮ，ＣＵ ，ＣＺ，ＤＥ，ＤＫ，ＥＥ，ＥＳ，ＦＩ，ＧＢ，ＧＥ， ＧＨ，ＧＭ，ＨＲ，ＨＵ，ＩＤ，ＩＬ，ＩＳ，ＪＰ，Ｋ Ｅ，ＫＧ，ＫＰ，ＫＲ，ＫＺ，ＬＣ，ＬＫ，ＬＲ，ＬＳ ，ＬＴ，ＬＵ，ＬＶ，ＭＤ，ＭＧ，ＭＫ，ＭＮ，ＭＷ， ＭＸ，ＮＯ，ＮＺ，ＰＬ，ＰＴ，ＲＯ，ＲＵ，ＳＤ，Ｓ Ｅ，ＳＧ，ＳＩ，ＳＫ，ＳＬ，ＴＪ，ＴＭ，ＴＲ，ＴＴ ，ＵＡ，ＵＧ，ＵＳ，ＵＺ，ＶＮ，ＹＵ，ＺＷ (72)発明者 クレマン、パトリック スイス国 ＣＨ−1030 ビュシニー シェ マン ドゥ ラ ポティュア 111 (72)発明者 カービー、クリストファー アメリカ合衆国 60126 イリノイ州 エ ルムハースト イー マディソン ストリ ート 120 Ｆターム(参考） 5K004 AA05 FG00 FH00

Claims (13)

【特許請求の範囲】
1. 【請求項１】 同相（Ｉ）成分と直角位相（Ｑ）成分を有する第１入力複素
   信号と第２入力複素信号を乗算し、前記第１入力信号と第２入力信号の積である
   出力複素信号を生成するための複素乗算器であって、 第１信号のＩ及びＱ成分の内１つの利得を他の成分に対して調整するための利
   得調整乗算器と、 第１信号のＩ及びＱ成分の内１つの位相を他の成分に対して調整するための位
   相調整加算器と、を含むことを特徴とする複素乗算器。
2. 【請求項２】 請求項１に記載の複素乗算器であって、 前記複素乗算器はデジタル複素乗算器であり、また前記第１入力信号と第２入
   力信号及び前記出力信号は全て対応するサンプリング周波数（ｆ_s）を有するデ
   ジタル信号であることを特徴とする複素乗算器。
3. 【請求項３】 前述の請求項のいずれか１つに記載の複素乗算器であって、 超長波中間周波数ＶＬＩＦを示すＶＬＩＦ信号を受信するための直角位相生成
   器を含み、これによって、相対的な利得と位相調整の後、前記第１入力複素信号
   は逓減され、前記直角位相生成器は前記ＶＬＩＦ信号から前記第２入力複素信号
   を生成するようになっていることを特徴とする複素乗算器。
4. 【請求項４】 請求項３に記載の複素乗算器であって、 前記直角位相生成器は、前記位相調整加算器を含み、 前記位相調整加算器は第２入力信号の１つ以上の成分における位相を調整する
   ように機能することによって、前記第1 入力信号のＩ及びＱ成分の1 つにおける
   位相を調整することを特徴とする複素乗算器。
5. 【請求項５】 前述の請求項のいずれか１つに記載の複素乗算器であって、 前記利得調整乗算器は２次以上の次数の利得調整乗算器であり、また前記位相
   調整加算器は２次以上の次数の位相調整加算器であることを特徴とする複素乗算
   器。
6. 【請求項６】 前述の請求項のいずれか１つに記載の複素乗算器であって、
   更に、 加算モードと累積モードとの間で切替え可能であり、また前記第1 入力信号の
   サンプリング周波数より大きいクロック速度で動作する加算器配列から構成され
   、これによって、各複素乗算の２次以上の次数項を算出し、新規の乗算器を必要
   とせず前記第１入力信号の単一サンプリング期間中に１次項に累積することを特
   徴とする複素乗算器。
7. 【請求項７】 無線受信器であって、 必要ｒｆ信号を受信し、前記必要信号の帯域幅と同じ程度の大きさである中間
   周波数（ＩＦ）を中心とする必要複素ＶＬＩＦ信号にその信号を逓減するための
   ｒｆミキサ段と、 前記複素ＶＬＩＦ信号をデジタル複素ＶＬＩＦ信号に変換するためのアナログ
   ／デジタル変換器と、 前記デジタル複素ＶＬＩＦ信号を基底帯域へ逓減するための、前述の請求項の
   いずれか１つに記載の複素乗算器から構成されていることを特徴とする無線受信
   器。
8. 【請求項８】 請求項７に記載の無線受信器であって、 請求項１乃至６のいずれか１つに記載の複素乗算器の、前記利得調整乗算器と
   前記位相調整加算器は、基底帯域周波数スペクトル端に近い周波数で完全な平衡
   に近い状態を提供するようになっており、これによって、負交互チャネルからの
   虚像信号量が最小化されることを特徴とする無線受信器。
9. 【請求項９】 請求項７又は８のいずれかに記載の無線受信器であって、 前記必要ＶＬＩＦ信号が中心とする前記ＩＦは、前記チャネル幅の半分より１
   ０から２０パーセント大きい範囲にあることを特徴とする無線受信器。
10. 【請求項１０】 請求項７、８又は９のいずれかに記載の無線受信器であっ
    て、局部発振器は、フラクショナル−Ｎ位相同期ループ周波数合成器であること
    を特徴とする無線受信器。
11. 【請求項１１】 請求項１０に記載の無線受信器であって、前記フラクショ
    ナル−Ｎ位相同期ループ周波数合成器２つ以上の累積器を組み込んでいることを
    特徴とする無線受信器。
12. 【請求項１２】 請求項７乃至１１のいずれか１つに記載の無線受信器であ
    って、前記アナログ／デジタル変換器は、過サンプリングされるシグマ・デルタ
    のアナログ／デジタル変換器の形態を取ることを特徴とする無線受信器。
13. 【請求項１３】 請求項７乃至１２のいずれか１つに記載の無線受信器であ
    って、集積回路として形成されることを特徴とする無線受信器。