BR112020005224A2

BR112020005224A2 - método e aparelho para codificação polar e aparelho

Info

Publication number: BR112020005224A2
Application number: BR112020005224-8A
Authority: BR
Inventors: Hejia Luo; Yinggang Du; Rong Li; Lingchen HUANG; Ying Chen
Original assignee: Huawei Technologies Co., Ltd.
Priority date: 2017-09-18
Filing date: 2018-09-18
Publication date: 2020-09-15
Also published as: US11303388B2; JP2022031789A; US20190334654A1; EP4336759A2; CA3076271C; AU2018333350B2; KR102325813B1; CN109525362B; EP3979532C0; EP3614593A1; CN109889310A; RU2020113530A; US20240171307A1; CN109889310B; JP2020534746A; KR20200056419A; RU2020113530A3; EP3979532B1; EP3979532A1; BR112020005224B1

Abstract

Modalidades deste pedido fornecem um método para codificação em uma rede de comunicação sem fio. O dispositivo de comunicação intercala uma primeira sequência de bits para obter uma primeira sequência intercalada tendo número de sequência iniciando com um número de sequência de 0, em que a primeira sequência de bits compreende bits para indicar temporização, em que os bits para indicar temporização compreendem um conjunto de bits para indicar índice de bloco de sinal de sincronização (SSBI); em que o conjunto de bits para indicar SSBI são colocados em posições indicadas por números de sequência de 2, 3 e 5 na primeira sequência intercalada. Os dispositivos então adicionam d primeiros bits de CRC na primeira sequência intercalada para obter uma segunda sequência de bits, então se intercalam na segunda sequência de bits de acordo com um padrão de intercalação para obter uma segunda sequência intercalada, e finalmente codificam de modo polar a segunda sequência intercalada para obter a sequência codificada.

Description

“MÉTODO PARA CODIFICAÇÃO POLAR E APARELHO” REFERÊNCIA CRUZADA A PEDIDOS RELACIONADOS

[0001] Este pedido reivindica prioridade ao Pedido de Patente Chinês Nº 201711148239.3, depositado junto à Administração de Propriedade Intelectual Nacional da China em 17 de novembro de 2017, intitulado “CODING METHOD AND CODING APPARATUS FOR POLAR CODE”, e ao Pedido de Patente Chinês Nº 201710843554.1, depositado junto à Administração de Propriedade Intelectual Nacional da China em 18 de setembro de 2017, intitulado “CODING METHOD AND CODING APPARATUS FOR POLAR CODE”, todos os quais são aqui incorporados a título de referência em suas totalidades.

CAMPO DA TÉCNICA

[0002] Modalidades da presente invenção referem-se ao campo de codificação e decodificação e, mais especificamente, a um método para codificação polar e um aparelho.

FUNDAMENTOS

[0003] Em um sistema de comunicações, codificação de canal é geralmente usada para aperfeiçoar a confiabilidade de transmissão de dados para garantir qualidade de comunicação. Um código polar é uma maneira de codificação que pode atingir uma capacidade de Shannon, com baixa complexidade de codificação e decodificação. O código polar é um código de bloco linear, incluindo bit(s) de informações e bit(s) congelado(s). Uma matriz para gerar um código polar é GN, e um processo de codificação de um código u N = {u1 , u2 ,..., u N } polar é x1 = u1 G N . No presente documento, 1

N N é um vetor de linha binária cujo comprimento é N.

[0004] No entanto, quando a codificação de canal é realizada em um canal de difusão físico (Physical Broadcast Channel, PBCH) usando-se um código polar, ainda há espaço para aperfeiçoar adicionalmente a confiabilidade de transmissão do canal de difusão.

SUMÁRIO

[0005] Este pedido fornece um método de codificação polar, incluindo: determinar que uma carga útil de sinalização de difusão inclui D bits de verificação de redundância cíclica CRC e M bits de informações previsíveis; mapear os M bits de informações previsíveis para M bits de informações de baixa confiabilidade em K bits de informações de um código polar respectivamente, e mapear os D bits de verificação de redundância cíclica CRC para D bits de informações de alta confiabilidade em bits de informações restantes dos K bits de informações, para obter bits mapeados, onde M<K, e D, M e K são todos números inteiros positivos; realizar codificação polar nos bits mapeados, para obter bits de codificação codificados; e enviar os bits de codificação.

[0006] Este pedido fornece um método de codificação polar, incluindo: um aparelho de codificação polar, incluindo: um processador configurado para: determinar que uma carga útil de sinalização de difusão inclui D bits de verificação de redundância cíclica CRC e M bits de informações previsíveis; mapear os M bits de informações previsíveis para M bits de informações de baixa confiabilidade em K bits de informações de um código polar respectivamente, e mapear os D bits de verificação de redundância cíclica CRC para D bits de informações de alta confiabilidade em bits de informações restantes dos K bits de informações, para obter bits mapeados, onde M < K, e D, M e K são todos números inteiros positivos; e realizar codificação polar nos bits mapeados, para obter bits de codificação codificados.

BREVE DESCRIÇÃO DOS DESENHOS

[0007] Para descrever soluções técnicas em modalidades da presente invenção mais claramente, a seguir se descreve brevemente os desenhos anexos exigidos para descrever as modalidades da presente invenção. Aparentemente, os desenhos anexos na descrição a seguir mostram apenas algumas modalidades da presente invenção, e uma pessoa de habilidade comum na técnica ainda pode derivar outros desenhos a partir desses desenhos anexos sem esforços criativos.

[0008] A Figura 1 mostra um sistema de comunicações sem fio de acordo com as modalidades descritas neste relatório;

[0009] A Figura 2 é um diagrama de blocos esquemático de um sistema, ao qual é aplicável um método de codificação polar de acordo com a presente invenção, em um ambiente de comunicações sem fio;

[0010] A Figura 3 é um fluxograma esquemático de um método de codificação polar de acordo com uma modalidade da presente invenção;

[0011] A Figura 3a é um diagrama de blocos esquemático de um método de codificação polar de acordo com uma modalidade da presente invenção;

[0012] A Figura 3b é um diagrama de blocos esquemático de um outro método de codificação polar de acordo com uma modalidade da presente invenção;

[0013] A Figura 4 é um diagrama de blocos esquemático de um aparelho de codificação polar de acordo com uma modalidade da presente invenção;

[0014] A Figura 5 é um diagrama esquemático de um terminal de acesso que realiza o método de codificação polar supracitado em um sistema de comunicações sem fio;

[0015] A Figura 6 é um diagrama esquemático de um sistema que realiza o método de codificação polar supracitado em um ambiente de comunicações sem fio; e

[0016] A Figura 7 é um diagrama esquemático de um sistema que realiza o método de codificação polar supracitado em um ambiente de comunicações sem fio.

DESCRIÇÃO DE MODALIDADES

[0017] A seguir se descreve claramente as soluções técnicas nas modalidades da presente invenção com referência aos desenhos anexos nas modalidades da presente invenção. Aparentemente, as modalidades descritas são uma parte das modalidades e não todas as modalidades da presente invenção. Todas as outras modalidades obtidas por uma pessoa de habilidade comum na técnica com base nas modalidades da presente invenção sem esforços criativos estarão abrangidas dentro do escopo de proteção da presente invenção.

[0018] Terminologias como "componente", "módulo", e "sistema" usados neste relatório descritivo são usadas para indicar entidades, hardware, firmware, combinações de hardware e software, software ou software relacionados a computador que estão sendo executados. Por exemplo, um componente pode ser, porém, sem limitação, um processo que roda em um processador, um processador, um objeto, um arquivo executável, uma cadeia executável, um programa e/ou um computador. Tanto um dispositivo de computação quanto um aplicativo que roda em um dispositivo de computação podem ser componentes. Um ou mais componentes podem residir em um processo e/ou uma cadeia executável, e um componente pode estar localizado em um computador e/ou distribuído entre dois ou mais computadores. Além disso, esses componentes podem ser executados a partir de várias mídias legíveis por computador que armazenam várias estruturas de dados. Por exemplo, os componentes podem se comunicar usando-se um processo local e/ou remoto e com base em, por exemplo, um sinal tendo um ou mais pacotes de dados (por exemplo, dados a partir de dois componentes interagindo com um outro componente em um sistema local, em um sistema distribuído, e/ou através de uma rede como a Internet interagindo com outros sistemas usando-se o sinal).

[0019] Além disso, as modalidades são descritas com referência a um terminal de acesso. O terminal de acesso também pode ser referido como um sistema, uma unidade de assinante, uma estação de assinante, uma estação móvel, uma estação móvel, uma estação remota, um terminal remoto, um dispositivo móvel, um terminal de usuário, um terminal, um dispositivo de comunicações sem fio, um agente de usuário, um aparelho de usuário ou UE (equipamento de usuário). O terminal de acesso pode ser um telefone celular, um telefone sem fio, um telefone SIP (Protocolo de Iniciação de Sessão), uma estação WLL (loop local sem fio), um PDA (assistente digital pessoal), um dispositivo que cabe na mão tendo uma função de comunicação sem fio, um dispositivo de computação, ou um outro dispositivo de processamento conectado a um modem sem fio. Além disso, as modalidades são descritas com referência a uma estação de base. A estação de base pode ser configurada para se comunicar com um dispositivo móvel. A estação de base pode ser uma BTS (estação de base transceptora) em um GSM (Sistema Global para Comunicações Móveis, Global System for Mobile Communications) ou em CDMA (Acesso Múltiplo por Divisão de Código, Code Division Multiple Access) ou pode ser um NB (NodeB , nó B) em WCDMA (Acesso Múltiplo por Divisão de Código de Banda Larga, Wideband Code Division Multiple Access) ou pode ser um eNB ou um eNodeB (NodeB evoluído) em LTE (Evolução a Longo Prazo, Long Term Evolution), uma estação de retransmissão ou um ponto de acesso, um dispositivo de estação de base em uma rede 5G futura ou semelhantes.

[0020] Além disso, cada aspecto ou característica da presente invenção pode ser implantado(a) como um método, um aparelho, ou um produto que usa programação padrão e/ou tecnologias de engenharia. O termo "produto" usado neste pedido abrange um programa de computador que pode ser acessado a partir de qualquer dispositivo, portadora, ou mídia legível por computador. Por exemplo, uma mídia legível por computador pode incluir, porém, sem limitação: um dispositivo de armazenamento magnético (por exemplo, um disco rígido, um disquete, ou uma fita magnética), um disco óptico (por exemplo, um CD (disco compacto), ou um DVD (disco versátil digital)), um cartão inteligente, e um dispositivo de memória flash (por exemplo, uma EPROM (Memória Somente de Leitura Programável Apagável, erasable programmable read-only memory), um cartão, um pen drive, ou um driver de chave). Além disso, várias mídias de armazenamento descritas neste relatório podem indicar um ou mais dispositivos e/ou outras mídias legíveis por máquina que são usadas para armazenar informações. O termo "mídias legíveis por máquina" pode incluir, porém, sem limitação, um canal de rádio e várias outras mídias que podem armazenar, conter e/ou portar uma instrução e/ou dados.

[0021] A Figura 1 mostra um sistema de comunicações sem fio de acordo com as modalidades descritas neste relatório. O sistema 100 inclui uma estação de base 102. A estação de base 102 pode incluir uma pluralidade de conjuntos de antena. Por exemplo, um conjunto de antena pode incluir antenas 104 e 106, um outro conjunto de antena pode incluir antenas 108 e 110, e um conjunto adicional pode incluir antenas 112 e 114. Duas antenas são mostradas para cada conjunto de antena. No entanto, mais ou menos antenas podem ser usadas em cada conjunto. A estação de base 102 pode incluir adicionalmente uma cadeia transmissora e uma cadeia receptora. Uma pessoa de habilidade comum na técnica pode entender que tanto a cadeia transmissora quanto a cadeia receptora podem incluir uma pluralidade de componentes (por exemplo, um processador, um modulador, um multiplexador, um demodulador, um demultiplexador, ou uma antena) relacionados a envio e recepção de sinal.

[0022] A estação de base 102 pode se comunicar com um ou mais terminais de acesso (por exemplo, um terminal de acesso 116 e um terminal de acesso 122). No entanto, pode ser entendido que a estação de base 102 pode se comunicar com quase qualquer quantidade de terminais de acesso que sejam similares aos terminais de acesso 116 e 122. Os terminais de acesso 116 e 122 podem ser, por exemplo, telefones celulares, smartphones, computadores portáteis, dispositivos de comunicações que cabem na mão, dispositivos de computação que cabem na mão, aparelhos de rádio por satélite, sistemas de posicionamento global, PDAs e/ou quaisquer outros dispositivos apropriados configurados para se comunicar no sistema de comunicações sem fio 100. Como mostrado na Figura 1, o terminal de acesso 116 se comunica com as antenas 112 e 114. As antenas 112 e 114 enviam informações para o terminal de acesso 116 usando-se um enlace de encaminhamento 118, e recebem informações a partir do terminal de acesso 116 usando-se um enlace reverso 120. Além disso, o terminal de acesso 122 se comunica com as antenas 104 e 106. As antenas 104 e 106 enviam informações para o terminal de acesso 122 usando-se um enlace de encaminhamento 124, e recebem informações a partir do terminal de acesso 122 usando-se um enlace reverso 126. Em um sistema FDD (Duplexação por Divisão de Frequência, frequency division duplex), por exemplo, o enlace de encaminhamento 118 pode usar uma banda de frequência diferente de uma banda de frequência usada pelo enlace reverso 120, e o enlace de encaminhamento 124 pode usar uma banda de frequência diferente de uma banda de frequência usada pelo enlace reverso 126. Além disso, em um sistema TDD (Duplexação por Divisão de Tempo, Time Division Duplex), o enlace de encaminhamento 118 e o enlace reverso 120 podem usar uma mesma banda de frequência, e o enlace de encaminhamento 124 e o enlace reverso 126 podem usar uma mesma banda de frequência.

[0023] Cada conjunto de antenas e/ou regiões de antena projetadas para comunicação é referido como um setor da estação de base 102. Por exemplo, um conjunto de antenas pode ser projetado para se comunicar com um terminal de acesso em um setor dentro de uma área de cobertura de a estação de base 102. Durante a comunicação usando os enlaces de encaminhamento 118 e 124, uma antena de transmissão da estação de base 102 pode usar formação de feixe para aperfeiçoar uma razão sinal-ruído do enlace de encaminhamento 118 do terminal de acesso 116 e um sinal para taxa de ruído do enlace de encaminhamento 124 do terminal de acesso 122. Além disso, comparado com uma estação de base que envia para todos os terminais de acesso da estação de base usando-se uma única antena, quando a estação de base 102 usa formação de feixe para realizar o envio para os terminais de acesso 116 e 122 que são distribuídos aleatoriamente em uma área de cobertura relacionada, um dispositivo móvel em uma célula vizinha sofre menos interferência.

[0024] Dentro de um determinado tempo, a estação de base 102, o terminal de acesso 116 e/ou o terminal de acesso 122 podem ser um aparelho de envio de comunicações sem fio e/ou um aparelho de recebimento de comunicações sem fio. Ao enviar dados, o aparelho de envio de comunicações sem fio pode codificar os dados para transmissão. Especificamente, o aparelho de envio de comunicações sem fio pode ter (por exemplo, gerar, obter ou armazenar em uma memória) uma quantidade particular de bits de informações que precisam ser enviados para o aparelho de recebimento de comunicações sem fio usando-se um canal. Tais bits de informações podem ser incluídos em um bloco de transporte (ou uma pluralidade de blocos de transporte) dos dados. O bloco de transporte pode ser segmentado para gerar uma pluralidade de blocos de códigos. Além disso, o aparelho de envio de comunicações sem fio pode usar um codificador de código polar (não mostrado) para codificar cada bloco de código, de modo a aperfeiçoar a confiabilidade de transmissão de dados e assegurar adicionalmente a qualidade da comunicação.

[0025] A Figura 2 é um diagrama de blocos esquemático de um sistema, ao qual é aplicável um método de codificação polar de acordo com a presente invenção, em um ambiente de comunicações sem fio. O sistema 200 inclui um dispositivo de comunicações sem fio 202. O dispositivo de comunicações sem fio 202 é mostrado para enviar dados usando-se um canal. Embora o envio de dados seja mostrado, o dispositivo de comunicações sem fio 202 pode receber adicionalmente dados (por exemplo, o dispositivo de comunicações sem fio 202 pode enviar e receber dados ao mesmo tempo, o dispositivo de comunicações sem fio 202 pode enviar e receber dados em diferentes momentos, ou uma combinação dos dois casos pode ser usada, ou semelhantes) usando-se um canal. O dispositivo de comunicações sem fio 202 pode ser, por exemplo, uma estação de base (por exemplo, a estação de base 102 mostrada na Figura 1), um terminal de acesso (por exemplo, o terminal de acesso 116 mostrado na Figura 1, o terminal de acesso 122 mostrado na figura 1) ou semelhantes.

[0026] O dispositivo de comunicações sem fio 202 pode incluir um codificador de código polar 204, um aparelho de correspondência de taxa 205 e um transmissor 206. Opcionalmente, quando o dispositivo de comunicações sem fio 202 recebe dados usando-se um canal, o dispositivo de comunicações sem fio 202 pode incluir adicionalmente um receptor. O receptor pode existir separadamente, ou pode ser integrado ao transmissor 206 para formar um transceptor.

[0027] O codificador de código polar 204 está configurado para codificar dados que precisam ser transmitidos a partir do aparelho de comunicações sem fio 202, para obter um código polar codificado.

[0028] Nesta modalidade da presente invenção, o codificador polar 204 está configurado para: determinar que uma carga útil payload de sinalização de difusão inclui D bits de verificação de redundância cíclica CRC e M bits de informações previsíveis; mapear os M bits de informações previsíveis para M bits de informações de baixa confiabilidade em K bits de informações do código polar respectivamente, e mapear os D bits de verificação de redundância cíclica CRC para D bits de informações de alta confiabilidade em bits de informações restantes dos K bits de informações, para obter bits mapeados, onde M<K, e D, M e K são todos números inteiros positivos; e realizar codificação polar nos bits mapeados, para obter bits de codificação codificados.

[0029] Além disso, o transmissor 206 pode subsequentemente transmitir, em um canal, um bit de saída que foi processado pelo aparelho de correspondência de taxa 205 e que foi submetido à correspondência de taxa. Por exemplo, o transmissor 206 pode enviar dados relacionados para um outro aparelho de comunicações sem fio diferente (não mostrado).

[0030] Um processo específico no qual o codificador de código polar supracitado realiza o processamento é descrito abaixo em detalhes. Deve notar- se que estes exemplos se destinam apenas a ajudar uma pessoa habilitada na técnica a entender melhor as modalidades da presente invenção e não a limitar o escopo das modalidades da presente invenção.

[0031] A Figura 3 é um fluxograma esquemático de um método de codificação polar de acordo com uma modalidade da presente invenção. O método mostrado na Figura 3 pode ser realizado por um dispositivo de comunicações sem fio, por exemplo, o codificador polar 204 no dispositivo de comunicações sem fio mostrado na Figura 2. O método de codificação na Figura 3 inclui as seguintes etapas.

[0032] 301. Determinar que uma carga útil payload de sinalização de difusão inclui D bits de verificação de redundância cíclica CRC e M bits de informações previsíveis, onde M<K, e M e K são ambos números inteiros positivos.

[0033] Deve ser entendido que a sinalização de difusão é sinalização portada em um canal de difusão tal como um canal de difusão físico PBCH. A seguir se descreve o método de codificação em detalhes, usando-se um PBCH como um exemplo. No entanto, a presente invenção não está limitada ao PBCH.

[0034] Uma carga útil payload do PBCH inclui D bits de verificação de redundância cíclica CRC e M bits de informações previsíveis.

[0035] Deve ser entendido que a carga útil do PBCH é classificada nos quatro tipos a seguir dependendo se o conteúdo de um serviço de acesso é ou não variável.

[0036] Um primeiro tipo de bits inclui bits reservados, ou bits de informações similares cujos valores são completamente constantes, ou bits cujos valores são determinados diretamente de acordo com um protocolo.

[0037] Um segundo tipo de bits inclui bits de informações cujos valores permanecem inalterados, a saber, bits de informações que permanecem inalterados em um bloco de informações mestre (Master Information Block, MIB); ou podem, alternativamente, ser entendidos como bits de informações cujos valores no MIB não podem ser determinados diretamente de acordo com um protocolo, mas precisam ser detectados durante acesso à rede e permanecem inalterados. Por exemplo, o segundo tipo de bits pode incluir uma ou mais informações relacionadas à largura de banda de sistema, informações de subportadora, informações de indicação de numeração de configuração de sistema suportada por uma estação de base BS, informações de canal de controle universal, e semelhantes.

[0038] Um terceiro tipo de bits inclui bits de informações previsíveis nos quais o conteúdo de informações de sequência de tempo varia, a saber, uma parte de informações MIB previsíveis na qual o conteúdo de informações de sequência de tempo varia.

[0039] Deve ser entendido que um cenário de aplicação do terceiro tipo de bits não ocorre em uma fase de acesso inicial.

[0040] Por exemplo, o terceiro tipo de bits inclui um ou mais dentre um número de quadro de sistema (SFN), um número de sequência de sinal de sincronização, bloco SS SS, um indicador de meio quadro (HFI), e semelhantes.

[0041] Um quarto tipo de bits inclui bits de informações imprevisíveis, a saber, uma parte de informações MIB imprevisíveis na qual as informações podem variar a qualquer momento. Por exemplo, para informações de configuração de canal de controle de um quadro corrente, a configuração pode aparecer repetidamente, mas pode variar em qualquer momento.

[0042] Diferente do terceiro tipo de bits, o quarto tipo de bits precisa ser correspondentemente detectado a cada vez.

[0043] Por exemplo, o quarto tipo de bits inclui informações de indicação de uma numeração de parâmetro de configuração de sistema corrente e informações de indicação de recurso SIB.

[0044] Se há um quarto tipo de informações MIB, bits CRC correspondentes também pertencem ao quarto tipo de bits.

[0045] Deve ser entendido que se um MIB não inclui o quarto tipo de bits, os bits CRC podem ser classificados como o terceiro tipo de bits; ou se um MIB não inclui o quarto tipo de bits, os bits CRC são classificados como o quarto tipo de bits; ou se um MIB inclui tanto o terceiro tipo de bits quanto o quarto tipo de bits, os bits CRC são classificados como o quarto tipo de bits. No presente documento, quando a CRC é classificada, é considerado principalmente o que segue: se houver um conjunto de bits de terceiro tipo, os valores dos bits CRC dependem do terceiro tipo de bits em informações MIB; ou se houver o quarto tipo de bits, os valores do bit CRC dependem do quarto tipo de bits nas informações MIB. Portanto, a classificação supracitada é realizada para os bits CRC.

[0046] Com base na classificação supracitada, a carga útil do PBCH é classificada nos quatro tipos de conjuntos de bits supracitados. Pode ser entendido que a carga útil do PBCH pode incluir um ou mais dos quatro tipos de conjuntos de bits supracitados.

[0047] Dependendo se um bit de informações previsíveis é ou não previsível, bits de primeiro tipo a bits de terceiro tipo podem adicionalmente ser classificados como bits de informações previsíveis enquanto bits de quarto tipo podem ser classificados como bits de informações imprevisíveis. Os M bits de informações previsíveis incluem uma ou mais das seguintes combinações de bits: M1 bits de primeiro tipo, M2 bits de segundo tipo, ou M3 bits de terceiro tipo. O bit de primeiro tipo é um bit reservado. O bit de segundo tipo inclui um bit de informações cujo valor permanece inalterado. O bit de terceiro tipo é um bit de informações previsíveis cujo valor é o conteúdo de informações de sequência de tempo e varia. M1, M2 e M3 são todos números inteiros positivos, M1 <= M, M2 <= M, e M3 <= M.

[0048] 302. Mapear os M bits de informações previsíveis para M bits de informações de baixa confiabilidade em K bits de informações de um código polar respectivamente, e mapear os D bits de verificação de redundância cíclica CRC para os D bits de informações de alta confiabilidade em bits de informações restantes dos K bits de informações, para obter bits mapeados, onde M<K, e D, M e K são todos números inteiros positivos.

[0049] No geral, com base na classificação supracitada de conjuntos de bits e uma ordem do primeiro tipo ao quarto tipo, o conteúdo da carga útil do PBCH é mapeado para um conjunto de bits de informações do código polar em ordem crescente de confiabilidade de subcanais no conjunto de bits de informações. Uma maneira específica de mapeamento varia de acordo com diferentes tipos classificados.

[0050] Quando o conteúdo de um mesmo tipo é mapeado para subcanais no conjunto de bits de bit de informações definido no código polar, uma ordem de bits diferentes do mesmo tipo pode ser intercambiada. Por exemplo, os M3 bits de terceiro tipo incluem M1 bits de informações de um número de quadro de sistema e M2 bits de informações de um número de sequência de um bloco de sincronização SS block. Quando os bits do número de quadro de sistema e os bits do número de sequência do bloco de sincronização SS block nos bits de terceiro tipo forem mapeados para subcanais no conjunto de bits de informações definido no código polar, os M1 bits do número de quadro de sistema são mapeados para M1 bits de informações em M bits de informações de baixa confiabilidade, e os M2 bits de informações do número de sequência do bloco SS são mapeados para M2 bits de informações de baixa confiabilidade em bits de informações restantes dos M bits de informações de baixa confiabilidade; ou, os M2 bits de informações do número de sequência do bloco SS são mapeados para M2 bits de informações em M bits de informações de baixa confiabilidade, e os M1 bits do número de quadro de sistema são mapeados para M1 bits de informações de baixa confiabilidade em bits de informações restantes das M informações de baixa confiabilidade.

[0051] O bloco SS porta uma sequência de sincronização primária e uma sequência de sincronização secundária.

[0052] A sinalização de difusão normalmente inclui vários bits reservados que na verdade não portam informações úteis. Dessa maneira, durante a codificação polar, bits são classificados, e tipos classificados de bits são mapeados para bits de informações de baixa confiabilidade de acordo com uma regra. Mesmo se os bits reservados forem mudados durante a transmissão, a decodificação correta da sinalização de difusão não será afetada.

[0053] Também deve ser entendido que uma forma de medição de confiabilidade não é limitada nesta modalidade da presente invenção. Por exemplo, pode ser feita referência a uma métrica de confiabilidade de código polar existente, tal como uma capacidade de bit, um parâmetro Bhattacharyya de distância Bhattacharyya, ou uma probabilidade de erro.

[0054] Opcionalmente, os M bits de informações previsíveis incluem uma ou mais das seguintes combinações de bits: M1 bits de primeiro tipo, M2 bits de segundo tipo, ou M3 bits de terceiro tipo. O bit de primeiro tipo é um bit reservado. O bit de segundo tipo inclui um bit de informações cujo valor permanece inalterado. O bit de terceiro tipo é um bit de informações previsíveis cujo valor é o conteúdo de informações de sequência de tempo e varia. M1, M2 e M3 são todos números inteiros positivos, M1 <= M, M2 <= M, e M3 <= M.

[0055] Além disso, opcionalmente, quando os M bits de informações previsíveis incluírem os M1 bits de primeiro tipo e os M2 bits de segundo tipo ou incluírem os M1 bits reservados e os M3 bits de segundo tipo, os M1 bits de primeiro tipo são mapeados para M1 bits de informações de baixa confiabilidade em M bits de informações e os M2 bits de segundo tipo são mapeados para M2 bits de informações de baixa confiabilidade em bits de informações restantes dos M bits de informações; ou os M1 bits de primeiro tipo são mapeados para M1 bits de informações de baixa confiabilidade em M bits de informações, e os M3 bits de segundo tipo são mapeados para M3 bits de informações de baixa confiabilidade em bits de informações restantes dos M bits de informações.

[0056] Opcionalmente, quando os M bits de informações previsíveis incluírem os M1 bits de primeiro tipo, os M2 bits de segundo tipo, e os M3 bits de segundo tipo, os M1 bits de primeiro tipo são mapeados para os M1 bits de informações de baixa confiabilidade em M bits de informações; os M2 bits de segundo tipo são mapeados para M2 bits de informações de baixa confiabilidade em (M - M1) bits de informações; e os M3 bits de terceiro tipo são mapeados para M3 bits de informações de baixa confiabilidade em (M - M1- M2) bits.

[0057] A carga útil inclui adicionalmente J bits de informações imprevisíveis; e os J bits de informações imprevisíveis são mapeados para J bits de informações de baixa confiabilidade nos (K- M- D) bits de informações, onde J<K e J é um número inteiro positivo.

[0058] Possíveis sequências, descritas abaixo usando-se exemplos, de ordenar os quatro tipos classificados de informações de bits supracitados em ordem crescente de confiabilidade de código polar podem incluir, porém, sem limitação, a um ou mais dos seguintes:

[0059] Exemplo 1.1: Uma sequência de ordenação, em ordem crescente de confiabilidade de código polar, de bits incluindo os quatro tipos classificados de bits pode ser: bits de primeiro tipo, bits de segundo tipo, bits de terceiro tipo, bits de quarto tipo, bits CRC.

[0060] Com base no exemplo supracitado de cada tipo de bit e na sequência supracitada, um exemplo é: bits de primeiro tipo incluindo um bit reservado, bits de segundo tipo incluindo informações de largura de banda e informações de configuração de canal de controle universal, bits de terceiro tipo incluindo informações de sequência de tempo, bits de quarto tipo incluindo uma indicação SIB, bits CRC.

[0061] Os bits são mapeados para posições de baixa confiabilidade em ordem crescente de confiabilidade de código polar na sequência de ordenação supracitada.

[0062] Exemplo 1.2: Uma sequência de ordenação, em ordem crescente de confiabilidade de código polar, de bits incluindo os quatro tipos classificados de bits podem ser: bits de primeiro tipo, bits de segundo tipo, bits de terceiro tipo, bits de quarto tipo, bits CRC.

[0063] Com base no exemplo supracitado de cada tipo de bit e na sequência supracitada, um exemplo é: bits de primeiro tipo incluindo um bit reservado, bits de segundo tipo incluindo informações de configuração de canal de controle universal e informações de largura de banda, bits de terceiro tipo incluindo informações de sequência de tempo, bits de quarto tipo incluindo uma indicação SIB, bits CRC.

[0064] No Exemplo 1.2, os bits de segundo tipo são classificados em uma sequência interna. Sequências de bits do mesmo tipo podem ser intercambiadas.

[0065] Os bits são mapeados para posições de baixa confiabilidade em ordem crescente de confiabilidade de código polar na sequência de ordenação supracitada.

[0066] Exemplo 1.3: Uma sequência de ordenação, em ordem crescente de confiabilidade de código polar, de bits incluindo os quatro tipos classificados de bits pode ser: bits de primeiro tipo, bits de segundo tipo, bits de terceiro tipo, bits de quarto tipo, bits CRC.

[0067] Com base no exemplo supracitado de cada tipo de bit e sequência supracitada, um exemplo é: bits de primeiro tipo incluindo um bit reservado, bits de segundo tipo incluindo informações de configuração de canal de controle universal, informações de sequência de tempo, e informações de largura de banda, bits de segundo tipo e bits de terceiro tipo incluindo informações de sequência de tempo, bits de quarto tipo incluindo uma indicação SIB, bits CRC.

[0068] Uma diferença entre o exemplo no presente documento e o exemplo supracitado reside no fato de que os bits de segundo tipo podem ser combinados com os bits de terceiro tipo. Em outras palavras, em conjuntos de bits classificados, os bits de segundo tipo e os bits de terceiro tipo são classificados como um tipo. Este tipo, após a combinação, pode ser classificado como o segundo tipo de bits ou pode ser classificado como um terceiro tipo de bits. Não há uma limitação quanto a isso no presente documento.

[0069] Os bits são mapeados para posições de baixa confiabilidade em ordem crescente de confiabilidade de código polar na sequência de ordenação supracitada.

[0070] Exemplo 1.4: Uma sequência de ordenação, em ordem crescente de confiabilidade de código polar, de bits incluindo os quatro tipos classificados de bits pode ser: bits de primeiro tipo, bits de segundo tipo, bits de terceiro tipo, bits de quarto tipo, bits CRC.

[0071] Com base no exemplo supracitado de cada tipo de bit e na sequência supracitada, um exemplo é: bits de primeiro tipo incluindo um bit reservado, bits de segundo tipo e bits de terceiro tipo incluindo informações de configuração de canal de controle universal, informações de largura de banda, e informações de sequência de tempo, bits de quarto tipo incluindo uma indicação SIB, CRC.

[0072] Uma diferença entre o exemplo no presente documento e o Exemplo 1.3 supracitado reside no fato de que os bits de segundo tipo podem ser combinados com os bits de terceiro tipo, e um conjunto de bits após a combinação inclui diferentes tipos de bits.

[0073] Os bits são mapeados para posições de baixa confiabilidade em ordem crescente de confiabilidade de código polar na sequência de ordenação supracitada.

[0074] Exemplo 1.5: Uma sequência de ordenação, em ordem crescente de confiabilidade de código polar, de bits incluindo os quatro tipos classificados de bits pode ser: bits de primeiro tipo, bits de segundo tipo, bits de terceiro tipo, CRC.

[0075] Com base no exemplo supracitado de cada tipo de bit e na sequência supracitada, um exemplo é: bits de primeiro tipo incluindo um bit reservado, bits de segundo tipo incluindo informações de configuração de canal de controle universal e informações de largura de banda, bits de terceiro tipo incluindo informações de sequência de tempo, CRC.

[0076] Uma diferença entre o exemplo no presente documento e o exemplo supracitado reside no fato de que um conjunto de bits incluído na carga útil do PBCH pode ser qualquer combinação dos quatro tipos de bits supracitados. Por exemplo, a carga útil do PBCH inclui o primeiro tipo de bits, o segundo tipo de bits, e o terceiro tipo de bits classificados supracitados. Certamente, não há uma limitação quanto a isso no presente documento. A carga útil do PBCH pode incluir alternativamente apenas o primeiro tipo de bits, o terceiro tipo de bits e o quarto tipo de bits classificados, por exemplo, no Exemplo 1.6.

[0077] Os bits são mapeados para posições de baixa confiabilidade em ordem crescente de confiabilidade de código polar na sequência de ordenação supracitada.

[0078] Exemplo 1.6: Uma sequência de ordenação, em ordem crescente de confiabilidade de código polar, de bits incluindo os quatro tipos classificados de bits pode ser: bits de primeiro tipo, bits de terceiro tipo, bits de quarto tipo, CRC.

[0079] Com base no exemplo supracitado de cada tipo de bit e na sequência supracitada, um exemplo é: bits de primeiro tipo incluindo um bit reservado, bits de terceiro tipo incluindo informações de sequência de tempo, bits de quarto tipo incluindo uma indicação SIB, CRC.

[0080] Uma diferença entre o exemplo no presente documento e o exemplo supracitado reside no fato de que um conjunto de bits incluído na carga útil do PBCH pode ser qualquer combinação dos quatro tipos de bits supracitados. Por exemplo, a carga útil do PBCH inclui o primeiro tipo de bits, o terceiro tipo de bits e o quarto tipo de bits classificados supracitados. A carga útil do PBCH pode incluir alternativamente o primeiro tipo de bits e o terceiro tipo de bits classificados, por exemplo, no Exemplo 1.7.

[0081] Exemplo 1.7: Uma sequência de ordenação, em ordem crescente de confiabilidade de código polar, de bits incluindo os quatro tipos classificados de bits pode ser: bits de primeiro tipo, bits de terceiro tipo, CRC.

[0082] Com base no exemplo supracitado de cada tipo de bit e na sequência supracitada, um exemplo é: bits de primeiro tipo incluindo um bit reservado, bits de terceiro tipo incluindo informações de sequência de tempo, CRC.

[0083] Exemplo 1.8: Uma sequência de ordenação, em ordem crescente de confiabilidade de código polar, de bits incluindo os quatro tipos classificados de bits pode ser: bits de primeiro tipo, bits de segundo tipo, CRC.

[0084] Com base no exemplo supracitado de cada tipo de bit e na sequência supracitada, um exemplo é: bits de primeiro tipo incluindo um bit reservado, bits de segundo tipo incluindo informações de largura de banda, CRC.

[0085] A supracitada pluralidade de combinações dos tipos classificados de bits pode ser selecionada livremente. Não há uma limitação quanto a isso no presente documento. No geral, as regras de classificação e ordenação supracitadas são seguidas.

[0086] O método de mapeamento acima pode ser implantado introduzindo-se intercalação de informações a serem codificadas. Por exemplo:

[0087] Para um código polar cujo comprimento de código é 512, um comprimento total de um MIB e bits CRC é de 72. Portanto, 72 subcanais de confiabilidade mais alta no código polar são selecionados como um conjunto de bits de informações, e números de sequência dos 72 subcanais são classificados conforme a seguir em ordem crescente de confiabilidade: [484; 430; 488; 239; 378; 459; 437; 380; 461; 496; 351; 467; 438; 251; 462; 442; 441; 469; 247; 367; 253; 375; 444; 470; 483; 415; 485; 473; 474; 254; 379; 431; 489; 486; 476; 439; 490; 463; 381; 497; 492; 443; 382; 498; 445; 471; 500; 446; 475; 487; 504; 255; 477; 491; 478; 383; 493; 499; 502; 494; 501; 447; 505; 506; 479; 508; 495; 503; 507; 509; 510; 511].

[0088] Resultados obtidos depois que a verificação de redundância cíclica (Cyclic Redundancy Check, CRC) é realizada no MIB são a0, a1, ..., a9, a10, ..., a14, a15, ..., a29, a30, ..., a39, a48, ..., a71 e são sequencialmente retirados de uma sequência de ordenação dos subcanais polares em uma ordem de prioridade de confiabilidade em uma tabela abaixo.

[0089] A descrição supracitada pode ser representada usando-se a Figura 3a. Com base na maneira de mapeamento supracitada, esse pedido fornece adicionalmente uma outra maneira de mapeamento, por exemplo, um caso no qual há D-CRC.

[0090] Quando há D-CRC, bits de CRC discretos ocupam algumas posições de subcanal. Nesse caso, de um bit de primeiro tipo até um bit de quarto tipo, as posições dos bits CRC discretos são consideradas primeiro. No conjunto de bits de informações do código polar, subcanais ocupados pelos bits CRC são excluídos, subcanais restantes são classificados em ordem crescente de confiabilidade, os bits CRC no mapeamento são excluídos, bits restantes são classificados com base nos quatro tipos supracitados de uma maneira nas Modalidades supracitadas e, então os resultados da classificação com base nos tipos de bits classificados nas Modalidades supracitadas são mapeados para o conjunto de bits de informações.

[0091] Além disso, por exemplo, excluindo-se subcanais de código polar ocupados pelos bits discretos de CRC, diversas sequências de ordenação possíveis do MIB são as seguintes:

[0092] Possíveis sequências, descritas abaixo usando-se exemplos, de ordenar os quatro tipos classificados de informações de bits acima em ordem crescente de confiabilidade de código polar podem incluir, porém, sem limitação, um ou mais dos seguintes:

[0093] Exemplo 2.1: Uma sequência de ordenação, em ordem crescente de confiabilidade de código polar, de bits incluindo os quatro tipos classificados de bits pode ser: bits de primeiro tipo, bits de segundo tipo, bits de terceiro tipo, bits de quarto tipo.

[0094] Com base no exemplo supracitado de cada tipo de bit e na sequência supracitada, um exemplo é: bits de primeiro tipo incluindo um bit reservado, bits de segundo tipo incluindo informações de largura de banda e informações de configuração de canal de controle universal, bits de terceiro tipo incluindo informações de sequência de tempo, bits de quarto tipo incluindo uma indicação SIB.

[0095] Os bits são mapeados para posições de baixa confiabilidade excluindo uma posição de CRC em ordem crescente de confiabilidade de código polar na sequência de ordenação supracitada.

[0096] Exemplo 2.2: Uma sequência de ordenação, em ordem crescente de confiabilidade de código polar, de bits incluindo os quatro tipos classificados de bits pode ser: bits de primeiro tipo, bits de segundo tipo, bits de terceiro tipo, bits de quarto tipo.

[0097] Com base no exemplo supracitado de cada tipo de bit e na sequência supracitada, um exemplo é: bits de primeiro tipo incluindo um bit reservado, bits de segundo tipo incluindo informações de configuração de canal de controle universal e informações de largura de banda, bits de terceiro tipo incluindo informações de sequência de tempo, bits de quarto tipo incluindo uma SIB.

[0098] Os bits são mapeados para posições de baixa confiabilidade, excluindo uma posição de CRC em ordem crescente de confiabilidade de código polar na sequência de ordenação supracitada.

[0099] Exemplo 2.3: Uma sequência de ordenação, em ordem crescente de confiabilidade de código polar, de bits incluindo os quatro tipos classificados de bits pode ser: bits de primeiro tipo, bits de segundo tipo, bits de terceiro tipo, bits de quarto tipo.

[0100] Com base no exemplo supracitado de cada tipo de bit e na sequência supracitada, um exemplo é: bits de primeiro tipo incluindo um bit reservado, bits obtidos após bits de segundo tipo e bits de terceiro tipo incluindo informações de configuração de canal de controle universal, informações de sequência de tempo, e informações de largura de banda são combinados, bits de quarto tipo incluindo uma indicação SIB.

[0101] Os bits são mapeados para posições de baixa confiabilidade excluindo uma posição de CRC em ordem crescente de confiabilidade de código polar na sequência de ordenação supracitada.

[0102] A SIB na modalidade supracitada pode ser informações de SIB, ou pode ser informações de indicação de recurso SIB.

[0103] Exemplo 2.4: Uma sequência de ordenação, em ordem crescente de confiabilidade de código polar, de bits incluindo os quatro tipos classificados de bits pode ser: bits de primeiro tipo, bits de segundo tipo, bits de terceiro tipo, bits de quarto tipo.

[0104] Com base no exemplo supracitado de cada tipo de bit e na sequência supracitada, um exemplo é: bits de primeiro tipo incluindo um bit reservado, bits obtidos após bits de segundo tipo e bits de terceiro tipo incluindo informações de configuração de canal de controle universal, informações de largura de banda, e informações de sequência de tempo são combinadas, bits de quarto tipo incluindo uma SIB.

[0105] Os bits são mapeados para posições de baixa confiabilidade, excluindo uma posição de CRC em ordem crescente de confiabilidade de código polar na sequência de ordenação supracitada.

[0106] Exemplo 2.5: Uma sequência de ordenação, em ordem crescente de confiabilidade de código polar, de bits incluindo os quatro tipos classificados de bits pode ser: bits de primeiro tipo, bits de segundo tipo, bits de terceiro tipo.

[0107] Com base no exemplo supracitado de cada tipo de bit e na sequência supracitada, um exemplo é: bits de primeiro tipo incluindo um bit reservado, bits de segundo tipo incluindo informações de configuração de canal de controle universal e informações de largura de banda, bits de terceiro tipo incluindo informações de sequência de tempo.

[0108] O supracitado pode incluir, alternativamente, bits de primeiro tipo, bits de terceiro tipo, e bits de quarto tipo, onde uma sequência é: os bits de primeiro tipo incluindo um bit reservado, os bits de terceiro tipo incluindo informações de sequência de tempo, e os bits de quarto tipo incluindo uma SIB; ou incluem bits de primeiro tipo e bits de terceiro tipo, onde uma sequência correspondente é: os bits de primeiro tipo incluindo um bit reservado e os bits de terceiro tipo incluindo informações de sequência de tempo; ou incluem bits de primeiro tipo e bits de segundo tipo, onde uma sequência correspondente é: os primeiros bits incluindo um bit reservado e os bits de segundo tipo incluindo informações de largura de banda.

[0109] Os bits são mapeados para posições de baixa confiabilidade, excluindo uma posição de CRC em ordem crescente de confiabilidade de código polar na sequência de ordenação supracitada.

[0110] A colocação da posição da CRC não segue estritamente o critério supracitado.

[0111] Para um código polar cujo comprimento de código é 512, o comprimento total de um MIB e CRC é de 72. Portanto, 72 subcanais de confiabilidade mais alta no código polar são selecionados como um conjunto de bits de informações de bit de informações. A ordenação de números de sequência dos 72 subcanais em ordem crescente de confiabilidade é a mesma descrita anteriormente.

[0112] Os 72 bits de informações incluem 24 bits de CRC, e um intercalador D-CRC gerado usando-se a CRC é conforme a seguir: [1, 3, 6, 9, 12, 14, 16, 18, 19, 21, 23, 26, 27, 28, 30, 31, 34, 35, 37, 40, 42, 46, 47, 48, 0 , 2, 4, 7, 10, 13, 15, 17, 20, 22, 24, 29, 32, 36, 38, 41, 43, 49, 5, 8, 11, 25, 33, 39, 44, 50 , 45, 51, 52, 53, 54, 55, 56, 57, 58, 59, 60, 61, 62, 63, 64, 65, 66, 67, 68, 69, 70, 71].

[0113] Como o comprimento de uma parte de MIB é de 72 - 24 = 48, os bits CRC obtidos após a intercalação D-CRC são colocados em posições cujos números de sequência são maiores que 48 na sequência supracitada.

[0114] Com base em uma combinação de um padrão de intercalação D-CRC e o conjunto de bits de informações do código polar, são obtidas posições para colocar informações de D-CRC no código polar da seguinte maneira: [443, 478, 489, 491, 492, 493, 494, 495, 496, 497, 498, 499, 500, 501, 502, 503, 504, 505, 506, 507, 508, 509, 510, 511]

[0115] Bits para a colocação de D-CRC são removidos do conjunto de bits de informações do código polar. Uma sequência de ordenação de uma parte restante em ordem crescente de confiabilidade é: [484, 430, 488, 239, 378, 459, 437, 380, 461, 351, 467, 438, 251, 462, 442, 441, 469, 247, 367, 253, 375, 444, 470, 483, 415 , 485, 473, 474, 254, 379, 431, 486, 476, 439, 490, 463, 381, 382, 445, 471, 446, 475, 487, 255, 477, 383, 447, 479]. A descrição detalhada supracitada pode ser representada pela Figura 3b.

[0116] Este pedido fornece adicionalmente uma modalidade. Com base na primeira modalidade e na segunda modalidade supracitadas, bits CRC discretos e outros bits CRC são ordenados especificamente. Os bits CRC discretos são ordenados de uma maneira na segunda modalidade supracitada, e então os outros bits CRC são classificados de uma maneira na primeira modalidade. Detalhes não são descritos no presente documento novamente. Como um outro exemplo, supõe-se que um resultado obtido após a verificação de redundância cíclica (Cyclic Redundancy Check, CRC) seja realizado em sinalização de difusão (sinalização portada em um canal PBCH) seja a0, a1, ..., a13, a14, .. ., a23, a24, ..., a39, onde a14, ..., a23 são bits reservados (10 bits) e a24, ..., a39 correspondem aos bits de verificação (e podem incluir uma máscara).

Supõe-se que 10 bits de informações de baixa confiabilidade em um código polar são {79, 106, 55, 105, 92, 102, 90, 101, 47, 89}. Nesse caso, quando os 10 bits reservados forem mapeados para os 10 bits de informações de baixa confiabilidade, u(79) = u(79) = a14, u(106) = a15, u(55) = a16, u(105) = a17, u(92) = a18, u(102) = a19, u(90) = a20, u(101) = a21, u(47) = a22, e u(89) = a23 podem ser obtidos usando-se um intercalador, para concluir adicionalmente um processo de mapeamento dos bits reservados para os bits de informações. Similarmente, para mapear bits restantes da sinalização de difusão para bits de informações restantes no código polar, fazer referência ao método supracitado. Para evitar repetição, detalhes não são descritos no presente documento novamente.

[0117] 303. Realizar codificação de código polar (Polar code) nos bits mapeados, para obter bits de codificação codificados.

[0118] 304. Enviar os bits de codificação.

[0119] Por exemplo, quando um dispositivo de comunicações sem fio se prepara para enviar sinalização de difusão usando-se um canal PBCH (Physical Broadcast Channel, PBCH), codificação polar pode ser realizada primeiro na sinalização de difusão. Uma saída de codificação do código polar pode ser representada por uma fórmula (1): x1N =u1N GN . (1) u1N = {u1 , u2 ,..., u N } onde é um vetor de linha binária cujo comprimento GN . =BN F  n é N; GN é uma matriz N * N, , N é um comprimento dos bits de 1 0  F =  codificação codificados, n  0 , 1 1  , BN é uma matriz de transposição e F  n é uma potência de Kronecker (Kronecker power) e é definida como F  n =F  F  ( n −1) .

[0120] Em um processo de codificação do código polar, alguns bits u1N em são usados para portar informações (isto é, informações que precisam ser enviadas para uma extremidade de recebimento). Esses bits são referidos como bits de informações. Um conjunto de índices desses bits é indicado como A. Os bits restantes, referidos como bits congelados, têm valores fixos e podem ser, por exemplo, normalmente definidos como 0.

[0121] De acordo com o método nesta modalidade da presente invenção, os M bits de informações previsíveis são mapeados para os M bits de informações de baixa confiabilidade nos K bits de informações do código polar respectivamente, e os D bits de verificação de redundância cíclica CRC são mapeados para os D bits de informações de alta confiabilidade nos bits de informações restantes dos K bits de informações, para obter os bits mapeados. Então os códigos polares codificados podem ser obtidos com base no processo de codificação mostrado na Fórmula (1). Em outras palavras, os bits de codificação codificados são obtidos.

[0122] O código polar codificado emitido após o processamento de codificação ser realizado usando-se um codificador de código polar pode ser x1N =u AGN . ( A) uA simplificado como , onde é um conjunto de bits de informações u1N u A em , é um vetor de linha cujo comprimento é K, K é uma quantidade de bits GN . ( A) de informações, é uma submatriz obtida usando-se linhas GN . GN . ( A) correspondentes a índices em um conjunto A em e é uma matriz K*N.

[0123] Com base na solução técnica supracitada, durante o envio da sinalização de difusão, mapeamento é realizado primeiro com base nos valores de confiabilidade de bits de informações no código polar, e codificação polar é então realizada nos bits mapeados. Nesse caso, bits úteis na sinalização de difusão podem ser impedidos de serem mapeados para bits de informações de baixa confiabilidade, aperfeiçoando assim a confiabilidade da transmissão de sinalização de difusão.

[0124] Opcionalmente, em uma modalidade, os M bits de informações de baixa confiabilidade incluem M bits de informações cuja confiabilidade é menor que um limiar predefinido, ou os M bits de informações de baixa confiabilidade incluem M bits de informações de confiabilidade mais baixa nos K bits de informações.

[0125] Opcionalmente, em uma outra modalidade, antes que M bits reservados da sinalização de difusão sejam respectivamente mapeados para M bits de informações de baixa confiabilidade nos K bits de informações do código polar, os K bits de informações podem ser ordenados primeiro com base em valores de confiabilidade dos K bits de informações. Nesse caso, quando os M bits reservados da sinalização de difusão forem mapeados respectivamente para os M bits de informações de baixa confiabilidade nos K bits de informações do código polar, os M bits reservados podem ser mapeados respectivamente para os M bits de informações de baixa confiabilidade nos K bits de informações com base em um resultado de ordenação.

[0126] Por exemplo, é feita uma descrição usando-se um exemplo no qual um comprimento de código do código polar é de 128 bits. O código polar inclui 40 bits de informações. Os 40 bits de informações são classificados em ordem decrescente de confiabilidade, para obter índices ordenados da seguinte maneira: {127, 126, 125, 23, 119, 111, 95, 124, 122, 63, 121, 118, 117, 115, 110, 109, 107, 94, 93, 103, 91, 62, 120, 87, 61 116, 114, 59, 108, 113, 79, 106, 55, 105, 92, 102, 90, 101, 47, 89}.

[0127] Supõe-se que um comprimento da sinalização de difusão seja de 40 bits. Os 40 bits incluem 10 bits reservados. Nesse caso, os 10 bits reservados devem ser mapeados respectivamente para os bits de informações correspondentes a {79, 106, 55, 105, 92, 102, 90, 101, 47, 89}. Os bits restantes da sinalização de difusão são mapeados para bits de informações que não sejam os 10 bits supracitados.

[0128] Opcionalmente, em uma outra modalidade, um valor de confiabilidade do bit de informações é determinado com base em uma capacidade de bit, um parâmetro Bhattacharyya à distância Bhattacharyya, ou uma probabilidade de erro.

[0129] Por exemplo, quando uma capacidade de bit é usada para medir a confiabilidade dos bits de informações, uma capacidade de bit de cada bit de informações no código polar pode ser determinada primeiro, e um valor de capacidade de bit é usado para representar um valor de confiabilidade de um bit de informações, onde um bit tendo uma capacidade de bit grande tem alta confiabilidade.

[0130] Alternativamente, quando o parâmetro Bhattacharyya é usado para medir a confiabilidade dos bits de informações, um parâmetro Bhattacharyya de cada bit de informações no código polar pode ser determinado, e um valor de parâmetro Bhattacharyya é usado para representar um valor de confiabilidade de um bit de informações, onde um bit de informações tendo um pequeno valor de parâmetro Bhattacharyya tem alta confiabilidade.

[0131] A Figura 4 é um diagrama de blocos esquemático de um aparelho de codificação polar de acordo com uma modalidade da presente invenção. O aparelho de codificação 400 na Figura 4 pode estar localizado em uma estação de base ou em um terminal de acesso (por exemplo, uma estação de base 102 e um terminal de acesso 116), e inclui uma unidade de mapeamento 401 e uma unidade de codificação 402.

[0132] A unidade de mapeamento 401 está configurada para: mapear M bits reservados de sinalização de difusão respectivamente para M bits de informações de baixa confiabilidade em K bits de informações de um código polar, e mapear os bits restantes da sinalização de difusão para bits de informações restantes de K bits de informações para obter bits mapeados, onde M<K, e M e K são ambos números inteiros positivos.

[0133] Deve ser entendido que a sinalização de difusão é sinalização portada em um canal de difusão, por exemplo, um canal de difusão físico (PBCH). A sinalização de difusão normalmente inclui diversos bits reservados que na verdade não portam informações úteis. Nesse caso, em um processo de codificação do código polar, os bits reservados são mapeados para bits de informações de baixa confiabilidade. Mesmo se os bits reservados forem mudados durante a transmissão, a decodificação correta da sinalização de difusão não será afetada.

[0134] Também deve ser entendido que uma forma de medição de confiabilidade não é limitada nesta modalidade da presente invenção. Por exemplo, pode ser feita referência a uma métrica de confiabilidade de código polar existente, tal como uma capacidade de bit, um parâmetro Bhattacharyya de distância Bhattacharyya, ou uma probabilidade de erro.

[0135] Por exemplo, supõe-se que um resultado obtido após verificação de redundância cíclica (Cyclic Redundancy Check, CRC) ser realizada em sinalização de difusão (sinalização portada em um canal PBCH) seja a0, a1, ..., a13, a14, ..., a23, a24, ..., e a39. a14, ..., a23 são bits reservados (10 bits), e a24, ..., a39 correspondem aos bits de verificação (e podem incluir uma máscara). Supõe-se que 10 bits de informações de baixa confiabilidade em um código polar sejam {79, 106, 55, 105, 92, 102, 90, 101, 47, 89}. Nesse caso, quando os 10 bits reservados forem mapeados para os 10 bits de informações de baixa confiabilidade, u(79) = a14, u(106) = a15, u(55) = a16, u(105) = a17, u(92) = a18, u(102) = a19, u(90) = a20, u(101) = a21, u(47) = a22, e u(89) = a23 podem ser obtidos usando-se um intercalador, para concluir adicionalmente um processo de mapeamento dos bits reservados para os bits de informações. Similarmente, para mapear bits restantes da sinalização de difusão para bits de informações restantes no código polar, fazer referência ao método supracitado. Para evitar repetição, detalhes não são descritos no presente documento novamente.

[0136] A unidade de codificação 402 está configurada para realizar codificação polar nos bits mapeados, para obter bits de codificação codificados.

[0137] No presente documento, para um processo de realizar codificação polar nos bits mapeados pela unidade de codificação, fazer referência à descrição nas modalidades supracitadas. Para evitar repetição, detalhes não são descritos no presente documento novamente.

[0138] Com base na solução técnica supracitada, durante o envio da sinalização de difusão, mapeamento é realizado primeiro com base em valores de confiabilidade de bits de informações no código polar, e codificação polar é realizada nos bits mapeados. Nesse caso, bits úteis na sinalização de difusão podem ser impedidos de serem mapeados para bits de informações de baixa confiabilidade, aperfeiçoando assim a confiabilidade de transmissão de sinalização de difusão.

[0139] Opcionalmente, em uma modalidade, os M bits de informações de baixa confiabilidade incluem M bits de informações cuja confiabilidade é menor que um limiar predefinido, ou os M bits de informações de baixa confiabilidade incluem M bits de informações de confiabilidade mais baixa nos K bits de informações.

[0140] Opcionalmente, em uma outra modalidade, o aparelho de codificação 400 inclui adicionalmente uma unidade de ordenação 403.

[0141] A unidade de ordenação 403 está configurada para ordenar os K bits de informações com base em valores de confiabilidade dos K bits de informações.

[0142] Neste caso, a unidade de codificação 402 é configurada especificamente para mapear os M bits reservados respectivamente para os M bits de informações de baixa confiabilidade nos K bits de informações com base em um resultado de ordenação.

[0143] Por exemplo, é feita uma descrição usando-se um exemplo no qual um comprimento de código do código polar é de 128 bits. O código polar inclui 40 bits de informações. Os 40 bits de informações são ordenados em ordem decrescente de confiabilidade, para obter índices ordenados da seguinte maneira: {127, 126, 125, 23, 119, 111, 95, 124, 122, 63, 121, 118, 117, 115, 110, 109, 107, 94, 93, 103, 91, 62, 120, 87, 61 116, 114, 59, 108, 113, 79, 106, 55, 105, 92, 102, 90, 101, 47, 89}.

[0144] Supõe-se que um comprimento da sinalização de difusão seja de 40 bits. Os 40 bits incluem 10 bits reservados. Nesse caso, os 10 bits reservados devem ser mapeados respectivamente para os bits de informações correspondentes a {79, 106, 55, 105, 92, 102, 90, 101, 47, 89}. Os bits restantes da sinalização de difusão são mapeados para bits de informações que não sejam os 10 bits supracitados.

[0145] Opcionalmente, em uma outra modalidade, um valor de confiabilidade do bit de informações é determinado com base em uma capacidade de bit, um parâmetro Bhattacharyya de distância Bhattacharyya ou uma probabilidade de erro.

[0146] Por exemplo, quando uma capacidade de bit é usada para medir a confiabilidade dos bits de informações, uma capacidade de bit de cada bit de informações no código polar pode ser determinada primeiro, e um valor de capacidade de bit é usado para representar um valor de confiabilidade de um bit de informações, onde um bit tendo uma capacidade de bit grande tem alta confiabilidade.

[0147] Alternativamente, quando o parâmetro Bhattacharyya é usado para medir a confiabilidade dos bits de informações, um parâmetro Bhattacharyya de cada bit de informações no código polar pode ser determinado, e um valor de parâmetro Bhattacharyya é usado para representar um valor de confiabilidade de um bit de informações, onde um bit de informações tendo um valor de parâmetro Bhattacharyya pequeno tem alta confiabilidade.

[0148] Opcionalmente, em uma outra modalidade, o aparelho de codificação 400 inclui adicionalmente uma unidade de intercalação 404 e uma unidade de captura 405. A unidade de intercalação 404 e a unidade de captura 405 podem estar localizadas no aparelho de correspondência de taxa 205 no dispositivo de comunicações sem fio 202 mostrado na Figura 2. Neste caso, o aparelho de correspondência de taxa 205 e o codificador de código polar 204 juntos formam o aparelho de codificação polar 400.

[0149] A unidade de intercalação 404 está configurada para realizar ordenação e intercalação harmônicas nos bits de codificação codificados, para obter bits de codificação intercalados.

[0150] A unidade de captura 405 é configurada para inserir primeiros E bits dos bits de codificação intercalados em um buffer cíclico com base em um valor E predefinido.

[0151] Alternativamente, a unidade de captura 405 é configurada para: realizar processamento de inversão nos bits de codificação intercalados; e inserir, em um buffer cíclico com base em um valor E predefinido, primeiros E bits dos bits de codificação que são obtidos após o processamento de inversão.

[0152] Deve ser entendido que o valor E predefinido está relacionado a um formato de quadro da sinalização de difusão. Deste modo, esta modalidade da presente invenção pode aperfeiçoar adicionalmente uma taxa de código.

[0153] Opcionalmente, em uma outra modalidade, a unidade de intercalação 404 é configurada especificamente para: obter uma sequência harmônica com base em um comprimento dos bits de codificação codificados; então, realizar o processamento de ordenação na sequência harmônica de acordo com uma regra predefinida, para obter uma sequência de referência, e determinar uma função de mapeamento com base na sequência harmônica e na sequência de referência; e finalmente realizar intercalação nos bits de codificação codificados de acordo com a função de mapeamento, para obter os bits de codificação intercalados.

[0154] Especificamente, para um processo no qual a unidade de intercalação 404 realiza intercalação nos bits de codificação codificados, fazer referência à descrição detalhada na modalidade supracitada. Para evitar repetições, detalhes não são descritos no presente documento novamente.

[0155] Opcionalmente, em uma outra modalidade, a unidade de intercalação 404 é configurada especificamente para determinar uma sequência harmônica de acordo com a fórmula (3) a seguir: x(0) = xo ,

x(n + 1) = [a  x(n) + c] mod m , n = 0,1,  , ( N − 2) (3) onde N é um comprimento dos bits de codificação codificados, x0, a, c, e m são parâmetros específicos, e x(0), x(1), ..., x( N − 1) é a sequência harmônica.

[0156] Deve ser entendido que, o fato de que N é um comprimento dos bits de codificação codificados significa que N é um comprimento de código do código polar.

[0157] Especificamente, assume-se que Q é um dado número inteiro positivo. Quando dois números inteiros A e B são divididos separadamente por Q, os restos obtidos são iguais. Nesse caso, é chamado que A e B são congruentes para um módulo Q. Uma fórmula (2) representa um método harmônico linear, onde m representa um módulo, m  0 , a representa um multiplicador, c representa um incremento e x (0) representa um valor inicial.

[0158] Opcionalmente, em uma outra modalidade, x0 = 4.831, a = 7 , 5 c = 0 , e m = 2 − 1. 31

[0159] A Figura 5 é um diagrama esquemático de um terminal de acesso que ajuda a realizar o método de codificação polar supracitado em um sistema de comunicações sem fio. O terminal de acesso 500 inclui um receptor

502. O receptor 502 está configurado para: receber um sinal a partir, por exemplo, de uma antena de recebimento (não mostrada), realizar uma ação típica (por exemplo, filtragem, amplificação ou conversão descendente) no sinal recebido, e digitalizar um sinal ajustado para obter uma amostra. O receptor 502 pode ser, por exemplo, um receptor de erro quadrático médio mínimo (Minimum Mean Square Error, MMSE). O terminal de acesso 500 pode incluir adicionalmente um demodulador 504. O demodulador 504 pode ser configurado para demodular um símbolo recebido e fornecer o símbolo para um processador 506 para estimativa de canal. O processador 506 pode ser um processador dedicado configurado para analisar informações recebidas pelo receptor 502 e/ou gerar informações enviadas por um transmissor 516; ou um processador configurado para controlar um ou mais componentes do terminal de acesso 500; e/ou um controlador configurado para analisar informações recebidas pelo receptor 502, gerar informações enviadas por um transmissor 516, e controlar um ou mais componentes do terminal de acesso 500.

[0160] O terminal de acesso 500 pode incluir adicionalmente uma memória 508. A memória 508 pode ser acoplada operacionalmente ao processador 506, e armazenar os seguintes dados: dados a serem enviados, dados recebidos e quaisquer outras informações apropriadas relacionadas à execução de várias ações e funções descritas neste relatório. A memória 508 pode adicionalmente armazenar um protocolo e/ou um algoritmo relacionado ao processamento de um código polar.

[0161] Pode ser entendido que um aparelho de armazenamento de dados (por exemplo, a memória 508) descrito no presente documento pode ser uma memória volátil ou uma memória não volátil, ou pode incluir tanto uma memória volátil quanto uma memória não volátil. A título de exemplo, porém, sem limitação, a memória não volátil pode incluir uma memória somente leitura (Read Only Memory, ROM), uma memória programável somente leitura (Programmable ROM), uma memória somente leitura programável apagável (Erasable PROM, EPROM), uma memória somente leitura programável apagável eletricamente (Electrically EPROM, EEPROM), ou uma memória flash. A memória volátil pode incluir uma memória de acesso aleatório (Random Access Memory, RAM), usada como um cache externo. A título de exemplo, porém, sem limitação, muitas formas de RAMs, por exemplo, uma memória de acesso aleatório estática (Static RAM, SRAM), uma memória de acesso aleatório dinâmica (Dynamic RAM, DRAM), uma memória de acesso aleatório dinâmica síncrona (Synchronous DRAM, SDRAM), uma memória de acesso aleatório dinâmica síncrona com taxa de dados dupla (Double Data Rate SDRAM, DDR SDRAM), uma memória de acesso aleatório dinâmica síncrona aprimorada (Enhanced SDRAM, ESDRAM), uma memória de acesso aleatório dinâmica synchlink (Synchlink DRAM, SLDRAM), e uma memória de acesso aleatório rambus direto (Direct Rambus RAM, DR RAM), podem ser usadas. A memória 508 no sistema e método descritos neste relatório pretendem incluir, porém, sem limitação, essas memórias e quaisquer outras memórias de tipos apropriados.

[0162] Além disso, o terminal de acesso 500 inclui adicionalmente um codificador de código polar 512 e um dispositivo de correspondência de taxa 510. Na aplicação efetiva, o receptor 502 pode adicionalmente ser acoplado ao dispositivo de correspondência de taxa 510. O dispositivo de correspondência de taxa 510 pode ser basicamente similar ao aparelho de correspondência de taxa 205 na Figura 2. O codificador de código polar 512 é basicamente similar ao codificador de código polar 204 na Figura 2.

[0163] O codificador de código polar 512 pode ser configurado para: determinar que uma carga útil payload de sinalização de difusão inclui D bits de verificação de redundância cíclica CRC e M bits de informações previsíveis; mapear os M bits de informações previsíveis para M bits de informações de baixa confiabilidade em K bits de informações de um código polar respectivamente, e mapear os D bits de verificação de redundância cíclica CRC para D bits de informações de alta confiabilidade em bits de informações restantes dos K bits de informações, para obter bits mapeados, onde M<K, e D, M e K são todos números inteiros positivos; e realizar codificação polar nos bits mapeados, para obter bits de codificação codificados.

[0164] De acordo com esta modalidade da presente invenção, quando a sinalização de difusão é enviada, primeiro é determinado que a carga útil payload da sinalização de difusão inclui os D bits de verificação de redundância cíclica CRC e os M bits de informações previsíveis; os M bits de informações previsíveis são mapeados para os M bits de informações de baixa confiabilidade nos K bits de informações do código polar respectivamente; os D bits de verificação de redundância cíclica CRC são mapeados para os D bits de informações de alta confiabilidade nos bits de informações restantes dos K bits de informações, para obter os bits mapeados, onde M<K, e D, M e K são todos números inteiros positivos; e codificação polar é realizada nos bits mapeados, para obter os bits de codificação codificados, de modo que a confiabilidade de transmissão de sinalização de difusão possa ser aperfeiçoada.

[0165] Opcionalmente, em uma modalidade, os M bits de informações de baixa confiabilidade incluem M bits de informações cuja confiabilidade é menor que um limiar predefinido, ou os M bits de informações de baixa confiabilidade incluem M bits de informações de confiabilidade mais baixa nos K bits de informações.

[0166] Opcionalmente, em uma outra modalidade, os M bits de informações previsíveis incluem uma ou mais das seguintes combinações de bits: M1 bits de primeiro tipo, M2 bits de segundo tipo ou M3 bits de terceiro tipo,

onde o bit de primeiro tipo é um bit reservado, o bit de segundo tipo inclui um bit de informações cujo valor permanece inalterado, o bit de terceiro tipo é um bit de informações previsíveis cujo valor é conteúdo de informações de sequência de tempo e varia, M1, M2 e M3 são todos números inteiros positivos, M1 <= M, M2 <= M, e M3 <= M.

[0167] Opcionalmente, em uma outra modalidade, quando os M bits de informações previsíveis incluírem os M1 bits de primeiro tipo e os M2 bits de segundo tipo ou incluírem os M1 bits reservados e os M3 bits de segundo tipo, os M1 bits de primeiro tipo são mapeados para M1 bits de informações de baixa confiabilidade em M bits de informações.

[0168] Opcionalmente, em uma outra modalidade, os M2 bits de segundo tipo são mapeados para M2 bits de informações de baixa confiabilidade em bits de informações restantes dos M bits de informações; ou os M1 bits de primeiro tipo são mapeados para M1 bits de informações de baixa confiabilidade nos M bits de informações; e os M3 bits de segundo tipo são mapeados para M3 bits de informações de baixa confiabilidade em bits de informações restantes dos M bits de informações.

[0169] Opcionalmente, em uma outra modalidade, o codificador de código polar 512 é configurado especificamente para: quando os M bits de informações previsíveis incluírem os M1 bits de primeiro tipo, os M2 bits de segundo tipo, e os M3 bits de segundo tipo, mapear os M1 bits de primeiro tipo para M1 bits de informações de baixa confiabilidade em M bits de informações.

[0170] Opcionalmente, em uma outra modalidade, o codificador de código polar 512 é configurado especificamente para: mapear os M2 bits de segundo tipo para M2 bits de informações de baixa confiabilidade em (M-M1) bits de informações; e mapear os M3 bits de terceiro tipo para M3 bits de informações de baixa confiabilidade em (M-M1-M2) bits.

[0171] Opcionalmente, em uma outra modalidade, a carga útil inclui adicionalmente J bits de informações imprevisíveis, e o codificador de código polar 512 é especificamente configurado para mapear os J bits de informações imprevisíveis para J bits de informações de baixa confiabilidade nos (K-M-D) bits de informações, onde J<K e J é um número inteiro positivo.

[0172] Opcionalmente, em uma outra modalidade, o codificador de código polar 512 ordena os K bits de informações com base em valores de confiabilidade dos K bits de informações. Então o codificador de código polar 512 mapeia M bits reservados respectivamente para os M bits de informações de baixa confiabilidade nos K bits de informações com base em um resultado de ordenação.

[0173] Opcionalmente, em uma outra modalidade, um valor de confiabilidade do bit de informações é determinado com base em uma capacidade de bit, um parâmetro Bhattacharyya de distância Bhattacharyya, ou uma probabilidade de erro.

[0174] A Figura 6 é um diagrama esquemático de um sistema que ajuda a realizar o método de codificação polar supracitado em um ambiente de comunicações sem fio. O sistema 600 inclui uma estação de base 602 (por exemplo, um ponto de acesso, ou um NodeB ou um eNB). A estação de base 602 inclui um receptor 610 que recebe um sinal a partir de um ou mais terminais de acesso 604 usando-se uma pluralidade de antenas de recepção 606, e um transmissor 624 que transmite um sinal para o um ou mais terminais de acesso 604 usando-se uma antena de transmissão 608 O receptor 610 pode receber informações a partir da antena de recepção 606, e pode ser operacionalmente associado a um demodulador 612 que demodula as informações recebidas. Um processador 614 similar ao processador descrito na Figura 7 está configurado para analisar um símbolo demodulado. O processador 614 está conectado a uma memória 616. A memória 616 está configurada para armazenar dados que precisam ser enviados para o terminal de acesso 604 (ou diferentes estações de base (não mostradas)), ou dados que precisam ser recebidos a partir do terminal de acesso 604 (ou diferentes estações de base (não mostradas)), e/ou quaisquer outras informações apropriadas relacionadas à execução de várias ações e funções descritas neste relatório. O processador 614 pode adicionalmente ser acoplado a um codificador de código polar 618 e a um aparelho de correspondência de taxa 620.

[0175] O codificador de código polar 618 pode ser configurado para: determinar que uma carga útil payload de sinalização de difusão inclui D bits de verificação de redundância cíclica CRC e M bits de informações previsíveis; mapear os M bits de informações previsíveis para M bits de informações de baixa confiabilidade em K bits de informações de um código polar respectivamente, e mapear os D bits de verificação de redundância cíclica CRC para D bits de informações de alta confiabilidade em bits de informações restantes dos K bits de informações, para obter bits mapeados, onde M<K, e D, M e K são todos números inteiros positivos; e realizar codificação polar nos bits mapeados, para obter bits de codificação codificados.

[0176] Além disso, no sistema 600, um modulador 622 pode multiplexar um quadro, para transmissão usando-se a antena de transmissão 608 pelo transmissor 624 para o terminal de acesso 604. Pode ser entendido que o codificador de código polar 618, o aparelho de correspondência de taxa 620 e/ou o modulador 622 pode ser uma parte do processador 614 ou uma parte de uma pluralidade de processadores (não mostrados), embora eles sejam mostrados como separados do processador 614.

[0177] Pode ser entendido que essas modalidades descritas neste relatório podem ser implantadas por hardware, software, firmware, middleware, microcódigo, ou uma combinação dos mesmos. Para implantação de uma maneira de hardware, uma unidade de processamento pode ser implantada em um ou mais circuitos integrados de aplicação específica (Application Specific Integrated Circuits, ASIC), um processador de sinal digital (Digital Signal Processor, DSP), um dispositivo de processamento digital (DSP Device, DSPD), um dispositivo lógico programável (Programmable Logic Device, PLD), um arranjo de portas programável em campo (Field-Programmable Gate Array, FPGA), um processador, um controlador, um microcontrolador, um microprocessador, uma outra unidade eletrônica configurada para realizar as funções neste pedido, ou uma combinação dos mesmos.

[0178] Quando as modalidades são implantadas por software, firmware, middleware ou microcódigo, código de programa ou um segmento de código, o software, firmware, middleware ou microcódigo, código de programa ou segmento de código podem ser armazenados em uma mídia legível por máquina tal como um armazenamento componente. O segmento de código pode representar qualquer combinação de um processo, uma função, um subprograma, um programa, uma rotina, uma sub-rotina, um módulo, um componente de software, uma classe, uma instrução, uma estrutura de dados ou uma declaração de programa. O segmento de código pode ser acoplado a um outro segmento de código ou um circuito de hardware, transferindo-se e/ou recebendo-se informações, dados, uma variável independente, um parâmetro, ou conteúdo de memória. As informações, variáveis independentes, parâmetro, dados e semelhantes podem ser transferidos, encaminhados ou enviados de qualquer maneira apropriada, incluindo compartilhamento de memória, transferência de mensagem, transferência de token, e transmissão de rede.

[0179] Para implantação em uma maneira de software, as tecnologias descritas neste relatório podem ser implantadas usando-se módulos (por exemplo, processos ou funções) que executam as funções descritas neste relatório. O código de software pode ser armazenado em uma unidade de memória e executado usando-se um processador. A unidade de memória pode ser implantada no processador ou fora do processador. Quando a unidade de memória é implantada fora do processador, a unidade de memória pode ser acoplada ao processador de uma maneira de comunicações usando-se várias medidas conhecidas na técnica.

[0180] Deve ser entendido que todas as modalidades de aparelhos supracitadas podem ser implantadas de acordo com as etapas nas modalidades de método. Detalhes não são descritos no presente documento novamente.

[0181] Nas modalidades da presente invenção, números de sequência dos processos supracitados não significam sequências de execução. As sequências de execução dos processos devem ser determinadas de acordo com as funções e lógica interna dos processos, e não devem ser interpretadas como qualquer limitação nos processos de implantação das modalidades da presente invenção.

[0182] Uma pessoa de habilidade comum na técnica pode estar ciente de que, em combinação com os exemplos descritos nas modalidades reveladas neste relatório, unidades e etapas de algoritmo podem ser implantadas por hardware eletrônico, software de computador, ou uma combinação dos mesmos. Para descrever claramente a permutabilidade entre o hardware e o software, até aqui foram descritas de modo geral composições e etapas de cada exemplo de acordo com funções. Se as funções são ou não realizadas por hardware ou software depende de aplicações específicas e condições de restrição de projeto das soluções técnicas. Uma pessoa habilitada na técnica pode usar métodos diferentes para implantar as funções descritas para cada aplicação específica,

mas não deve ser considerado que a implantação vá além do escopo da presente invenção.

[0183] Pode ser claramente entendido por uma pessoa habilitada na técnica que, para o propósito de descrição conveniente e breve, para um processo de funcionamento detalhado do sistema, aparelho e unidade supracitados, pode ser feita referência a um processo correspondente nas modalidades de método supracitadas, e detalhes não são descritos no presente documento novamente.

[0184] Nas várias modalidades fornecidas neste pedido, deve ser entendido que o sistema, aparelho e método revelados podem ser implantados de outras maneiras. Por exemplo, a modalidade de aparelho descrita é meramente um exemplo. Por exemplo, a divisão de unidade é meramente divisão de função lógica e pode ser outra divisão na implantação real. Por exemplo, uma pluralidade de unidades ou componentes pode ser combinada ou integrada em um outro sistema, ou algumas características podem ser ignoradas ou não realizadas. Além disso, os acoplamentos mútuos exibidos ou discutidos ou acoplamentos diretos ou conexões de comunicação podem ser implantados por meio de algumas interfaces, acoplamentos indiretos ou conexões de comunicação entre os aparelhos ou unidades, ou conexões elétricas, conexões mecânicas ou conexões em outras formas.

[0185] As unidades descritas como partes separadas podem ou não estar fisicamente separadas, e partes exibidas como unidades podem ou não ser unidades físicas, isto é, podem estar localizadas em uma posição, ou podem ser distribuídas em uma pluralidade de unidades de rede. Uma parte das ou todas as unidades podem ser selecionadas de acordo com necessidades efetivas para atingir os objetivos das soluções nas modalidades da presente invenção.

[0186] Além disso, as unidades funcionais nas modalidades da presente invenção podem ser integradas em uma unidade de processamento, ou cada uma das unidades pode existir sozinha fisicamente, ou duas ou mais unidades são integradas em uma unidade. A unidade integrada pode ser implantada em uma forma de hardware, ou pode ser implantada em uma forma de uma unidade funcional de software.

[0187] Quando a unidade integrada é implantada na forma de uma unidade funcional de software e vendida ou usada como um produto independente, a unidade integrada pode ser armazenada em uma mídia de armazenamento legível por computador. Com base nesse entendimento, as soluções técnicas da presente invenção essencialmente, ou a parte que contribui para a técnica anterior, ou a totalidade ou uma parte das soluções técnicas podem ser implantadas na forma de um produto de software. O produto de software é armazenado em uma mídia de armazenamento e inclui várias instruções para instruir um dispositivo de computador (que pode ser um computador pessoal, um servidor, um dispositivo de rede ou semelhantes) para realizar todas ou uma parte das etapas do método descrito nas modalidades da presente invenção. A mídia de armazenamento supracitado inclui qualquer mídia que possa armazenar código de programa, tal como uma unidade flash USB, um disco rígido removível, uma memória somente leitura (ROM, Read-Only Memory), uma memória de acesso aleatório (RAM, Random Access Memory), um disco magnético, ou um disco óptico.

[0188] As descrições supracitadas são meramente implantações específicas da presente invenção, mas não pretendem limitar o escopo de proteção da presente invenção. Qualquer modificação ou substituição prontamente identificada por uma pessoa habilitada na técnica dentro do escopo técnico revelado na presente invenção estará abrangido pelo escopo de proteção da presente invenção. Portanto, o escopo de proteção da presente invenção estará sujeito ao escopo de proteção das reivindicações.

[0189] Com base na Figura 2, em uma modalidade, o codificador de código polar 204 está configurado para: determinar que uma carga útil payload de sinalização de difusão inclui D bits de verificação de redundância cíclica CRC e M bits de informações previsíveis; mapear os M bits de informações previsíveis respectivamente para M subcanais de baixa confiabilidade em subcanais correspondentes a K bits de informações de um código polar, e mapear os D bits de verificação de redundância cíclica CRC para D subcanais de alta confiabilidade em subcanais correspondentes a bits de informações restantes dos K bits de informações, para obter bits mapeados, onde M é menor que ou igual a (K-D), e D, M e K são todos números inteiros positivos; e realizar codificação polar nos bits mapeados, para obter bits codificados.

[0190] Além disso, o transmissor 206 pode subsequentemente transferir, em um canal, bits que foram processados pelo aparelho de correspondência de taxa 205. Por exemplo, o transmissor 206 pode enviar dados relacionados para um outro aparelho de comunicações sem fio diferente (não mostrado).

[0191] Os M subcanais de baixa confiabilidade supracitados nos subcanais correspondentes aos K bits de informações do código polar são consistentes com a descrição dos M bits de informações de baixa confiabilidade nos K bits de informações do código polar nas modalidades supracitadas. Para descrever relações entre bits de informações e subcanais correspondentes aos bits de informações mais claramente, os M bits de informações de baixa confiabilidade nos K bits de informações do código polar nas modalidades supracitadas podem ainda ser descritos a seguir: K subcanais são selecionados a partir dos subcanais do código polar, os K bits de informações são mapeados para os K subcanais selecionados, M subcanais de baixa confiabilidade são selecionados a partir dos K subcanais e M bits de informações são mapeados para os M subcanais selecionados.

[0192] Um processo específico no qual o codificador de código polar supracitado realiza processamento é adicionalmente descrito abaixo em detalhes.

[0193] Nas modalidades supracitadas, uma carga útil de um PBCH é classificada em quatro tipos dependendo se o conteúdo de um serviço de acesso é variável. No presente documento, além dos quatro tipos de bits supracitados, um quinto tipo de bits é adicionado dependendo dos diferentes cenários nos quais um tipo de bit varia. O quinto tipo de bits inclui bits de diferentes tipos de bits em diferentes cenários. Por exemplo, o um ou mais bits classificados como bits de terceiro tipo portam um tipo específico de conteúdo em um primeiro cenário, e podem ser classificados como bits de segundo tipo, com base no conteúdo que é portado no primeiro cenário. Esses bits portam um outro tipo de conteúdo em um segundo cenário, e podem ser classificados como bits de terceiro tipo com base no conteúdo que é portado no segundo cenário. Em outras palavras, esses bits que portam conteúdo diferente e pertencem a tipos diferentes em cenários diferentes são classificados como bits de quinto tipo.

[0194] Casos de bits de quinto tipo são descritos abaixo em detalhes com base em diferentes cenários:

[0195] (1) Alguns bits portam conteúdo diferente e pertencem a diferentes tipos em diferentes cenários. Um tipo específico de bits porta um tipo de conteúdo em um primeiro cenário e um outro tipo de conteúdo em um segundo cenário: Alguns bits portam um tipo específico de conteúdo no primeiro cenário, e o um ou mais bits portam um outro tipo de conteúdo no segundo cenário. Em outras palavras, esses bits que portam conteúdo diferente em diferentes cenários e pertencem a tipos diferentes podem ser classificados como bits de quinto tipo.

[0196] Por exemplo, entre os bits de terceiro tipo, em um cenário de aplicação de baixa frequência, alguns bits (por exemplo, um índice de bloco de sincronização, SSBI) que representam uma sequência temporal podem indicar uma configuração que frequentemente muda. Nesse caso, esses bits podem ser classificados como bits de quarto tipo. Esses bits que representam uma sequência temporal também são usados para representar uma sequência temporal em um cenário de alta frequência. Quando esses bits são usados para representar uma sequência temporal, esses bits são classificados como bits de terceiro tipo. Isto é, o um ou mais bits são classificados como bits de terceiro tipo em um cenário de alta frequência, e podem adicionalmente ser classificados como bits de quarto tipo em um cenário de baixa frequência. Em outras palavras, esses bits que portam conteúdo diferente em diferentes cenários e pertencem a tipos diferentes são classificados como bits de quinto tipo.

[0197] (2) Alguns bits portam o mesmo conteúdo em diferentes cenários. No entanto, esses bits que portam o mesmo conteúdo pertencem a diferentes tipos em diferentes cenários.

[0198] Um ou mais bits são bits de primeiro tipo em alguns cenários, e são bits de segundo tipo ou bits de quarto tipo em outros cenários de aplicação. No entanto, esses bits portam o mesmo conteúdo. Por exemplo, algumas informações de configuração de sistema podem pertencer ao quarto tipo durante funcionamento em uma mesma célula. Durante uma mudança automática de célula, tais informações de configuração são notificadas antecipadamente de uma outra maneira. Portanto, as informações de configuração são conhecidas antes da decodificação, e podem ser classificadas como bits de primeiro tipo.

[0199] Como um outro exemplo, sinalização de controle de densidade piloto pertence ao quarto tipo de bits em um cenário de aplicação de banda larga, e pertence ao segundo tipo de bits em um cenário de banda estreita. O um ou mais bits são classificados como bits de quinto tipo.

[0200] (3) Ainda existe um caso especial para tais bits que portam conteúdo diferente em cenários diferentes: um ou mais bits portam um tipo de conteúdo em um primeiro cenário, mas esses bits não portam conteúdo em um segundo cenário. Em outras palavras, em diferentes cenários, o bit pode ou não portar conteúdo.

[0201] Por exemplo, entre bits de terceiro tipo, bits usados para indicar um índice de bloco de sincronização SSBI em um cenário de alta frequência não portam informações em um cenário de baixa frequência, e o um ou mais bits podem ser classificados como bits de quinto tipo.

[0202] Como um outro exemplo, alguma sinalização de indicação de configuração de largura de banda pertence ao quarto tipo de bits e existe apenas em um cenário de alta frequência. Bits usados para portar essa sinalização não portam informações em um cenário de baixa frequência. Nesse caso, o um ou mais bits podem ser classificados como bits de quinto tipo.

[0203] A seguir se descreve adicionalmente em detalhe como bits de quinto tipo são mapeados para subcanais correspondentes do código polar.

[0204] Geralmente, os M bits de informações previsíveis incluem M5 bits de quinto tipo, e o mapeamento dos M5 bits de quinto tipo para os M bits de informações de baixa confiabilidade em M bits de informações inclui especificamente: mapear os M5 bits de quinto tipo para uma ou mais combinações de subcanais abaixo, onde a uma ou mais combinações de subcanais incluem: M5 subcanais em subcanais correspondentes a bits de primeiro tipo (M1+M5), M5 subcanais em subcanais correspondentes aos (M2+M5) bits de segundo tipo, M5 subcanais em subcanais correspondentes aos (M3+M5) bits de terceiro tipo, M5 subcanais em subcanais correspondentes a (M4+M5) bits de quarto tipo, ou M5 subcanais entre M2 subcanais correspondentes a M2 bits de segundo tipo e M3 subcanais correspondentes a M3 bits de terceiro tipo.

[0205] Geralmente, dependendo de diferentes cenários de aplicação, um bit de quinto tipo é mapeado com base em conteúdo portado pelo bit de quinto tipo. Se o conteúdo portado no um ou mais bits pertence a qualquer um do primeiro tipo de bits ao quarto tipo de bits, o mapeamento é realizado com base em uma maneira de mapeamento de bit do tipo de bit. Processamento adicional é realizado de acordo com uma exigência efetiva, a menos que haja uma definição especial tal como uma definição de sistema, por exemplo, uma definição com base em prioridades de diferentes cenários.

[0206] A seguir se descreve adicionalmente o processo de mapeamento supracitado com base em diferentes maneiras nas quais os bits de quinto tipo são classificados:

[0207] (1) Para um bit de quinto tipo, se o bit de quinto tipo pertence ao seguinte caso: portando um tipo de conteúdo em um primeiro cenário e portando um outro tipo de conteúdo em um segundo cenário, o bit porta um tipo de conteúdo no primeiro cenário, e o bit porta um outro tipo de conteúdo no segundo cenário. O bit porta conteúdo diferente e pertence a diferentes tipos em diferentes cenários.

[0208] O bit de quinto tipo pode ser mapeado com base em importância ou uma prioridade de usar um ou mais bits em um cenário de aplicação.

[0209] Por exemplo, o terceiro tipo de bits é um ou mais bits usados para indicar, por exemplo, um SSBI em um cenário de alta frequência. Isto é, em um cenário de alta frequência, o um ou mais bits são classificados como bits de terceiro tipo. Em um cenário de baixa frequência, o um ou mais bits podem indicar uma configuração que muda frequentemente. Isto é, o um ou mais bits podem ser classificados como bits de quarto tipo em um cenário de baixa frequência. Geralmente, o um ou mais bits são classificados como bits de quinto tipo devido às características supracitadas. Quando esses bits são mapeados para os subcanais do código polar: em um cenário de alta frequência, o bit porta conteúdo de um bit de terceiro tipo, e o um ou mais bits são mapeados para posições dos subcanais correspondentes aos bits de terceiro tipo; ou em um cenário de baixa frequência, o um ou mais bits são mapeados para posições de subcanais correspondentes aos bits de quarto tipo.

[0210] Além disso, se esses bits estão ociosos em uma banda de baixa frequência, ou valores desses bits podem ser obtidos diretamente, o um ou mais bits podem ser classificados como bits de primeiro tipo. Em um cenário de baixa frequência, tais bits são mapeados para posições de subcanais correspondentes aos bits de primeiro tipo. Ainda há uma outra consideração. Se um sistema e um cenário não suportam tal ajuste com base em cenários, em um estágio inicial de projeto de sistema, uma consideração deve ser tomada com base em prioridades de diferentes cenários. Por exemplo, se um cenário de baixa frequência tiver uma densidade de uso mais alta, o um ou mais bits no sistema são processados de maneira a mapear um bit de primeiro tipo ou um bit de quarto tipo. Pelo contrário, se o cenário de alta frequência for mais importante, o um ou mais bits serão processados de maneira a mapear um bit de terceiro tipo.

[0211] (2) Alguns bits portam o mesmo conteúdo em cenários diferentes, mas os bits que portam o mesmo conteúdo pertencem a tipos diferentes em cenários diferentes. Quando tais bits são mapeados para os subcanais do código polar, a realização de mudança automática de um sistema pode ser considerado preferencialmente durante o projeto do sistema, e esses bits são então mapeados para posições de baixa confiabilidade nos subcanais do código polar, por exemplo, antes de um subcanal correspondente a um bit de primeiro tipo, ou entre um subcanal correspondente a um bit de terceiro tipo e um subcanal correspondente a um bit de quarto tipo. Se o projeto do sistema não se concentra na realização de mudança automática de célula, o processamento de mapeamento correspondente é realizado com base em um tipo de bit classificado originalmente dentre os bits.

[0212] Para um outro exemplo, uma HFI é repetidamente notificada para um terminal de uma outra maneira em um cenário de baixa frequência. Nesse caso, informações de HFI também têm uma característica de um bit de primeiro tipo. Para mapear para um subcanal do código polar, as informações de HFI podem ser mapeadas para uma posição antes de um subcanal correspondente a um bit de primeiro tipo ou mapeadas para uma outra posição não confiável.

[0213] Como um outro exemplo, a sinalização de controle de densidade piloto pertence ao quarto tipo de bits em um cenário de aplicação de banda larga, e pertence ao segundo tipo de bits em um cenário de banda estreita. O cenário de aplicação de banda larga é usado com mais frequência, e tem prioridades mais altas de carga e semelhantes em um sistema. Portanto, as exigências de projeto de um sistema de banda larga são atendidas preferencialmente, para mapear o um ou mais bits em uma maneira de mapear um bit de quarto tipo. Pelo contrário, se o desempenho de um dispositivo de banda estreita for mais considerado, o um ou mais bits serão mapeados de uma maneira a mapear um bit de segundo tipo.

[0214] (3) Ainda existe um caso especial para tais bits que portam conteúdo diferente em cenários diferentes: um ou mais bits portam um tipo de conteúdo em um primeiro cenário, mas esses bits não portam conteúdo em um segundo cenário. Em outras palavras, em diferentes cenários, o bit pode ou não portar conteúdo.

[0215] Uma maneira de mapear o um ou mais bits é especificamente a seguinte: por exemplo, um ou mais bits usados para indicar um SSBI em um cenário de alta frequência não portam informações em um cenário de baixa frequência. Nesse caso, o um ou mais bits podem ser processados de maneira a mapear um bit de primeiro tipo, isto é, o um ou mais bits são mapeados para subcanais correspondentes aos bits de primeiro tipo; ou são mapeados para posições de subcanais atrás de um subcanal correspondente a um bit de primeiro tipo, mas antes de uma posição de um subcanal correspondente a um bit de terceiro tipo.

[0216] Como um outro exemplo, alguma sinalização de indicação de configuração de largura de banda pertence ao quarto tipo de bits e existe apenas em um cenário de alta frequência. Um ou mais bits usados para portar essa sinalização não portam informações em um cenário de baixa frequência. Se o desempenho de alta frequência é considerado preferencialmente, o um ou mais bits podem ser processados de maneira a mapear um bit de primeiro tipo, ou o um ou mais bits são mapeados para posições atrás de um subcanal correspondente a um bit de primeiro tipo, mas antes de uma posição de um subcanal correspondente a um bit de quarto tipo.

[0217] No geral, com base na classificação supracitada de conjuntos de bits e uma ordem do primeiro tipo ao quinto tipo, o conteúdo da carga útil do PBCH é mapeado para um conjunto de bits de informações do código polar em ordem crescente de confiabilidade de subcanais no conjunto de bits de informações, ou é mapeado para um conjunto de bits de informações do código polar de acordo com números de sequência naturais, da frente para trás, de subcanais no conjunto de bits de informações. Geralmente, esse pedido é descrito com base em ordem de confiabilidade. Uma maneira de mapeamento específica varia de acordo com diferentes tipos classificados.

[0218] Além disso, para as maneiras de mapeamento supracitadas,

pelo fato do quinto tipo de bits ser adicionado, durante a seleção de subcanal para mapeamento dos cinco tipos de bits, um subcanal correspondente a um bit de quinto tipo precisa ser considerado. Por exemplo, mapear, com base na maneira de mapeamento supracitada, M5 bits de quinto tipo para subcanais correspondentes aos M1 bits de primeiro tipo deve ser entendido como: mapear os M5 bits de quinto tipo para M5 subcanais nos subcanais correspondentes a (M1+M5) bits de primeiro tipo. Outras maneiras de mapeamento são entendidas similarmente.

[0219] Além disso, opcionalmente, um ou mais bits que são classificados como um tipo específico podem ser adicionalmente classificados nesse tipo. Por exemplo, com base em um cenário de aplicação de um ou mais bits, um bit classificado como um bit de quinto tipo é adicionalmente classificado durante o mapeamento e correspondentemente mapeado. Um projeto como esse foca em compatibilidade e consistência de sistema, e as características de diferentes cenários são consideradas de maneira abrangente com uma diferença mínima.

[0220] Por exemplo, o um ou mais bits classificados como bits de quinto tipo e que são usados para indicar um SSBI. O um ou mais bits pertencem ao terceiro tipo de bits em um cenário de alta frequência. Em um cenário de baixa frequência, embora seu uso deva ser determinado, o um ou mais bits ainda pertencem ao terceiro tipo de bits. Para os cenários de aplicação de alta frequência e baixa frequência supracitados, o um ou mais bits são classificados adicionalmente, e mapeados de forma correspondente: Se um ou mais bits inativos não devem ser usados no futuro em um cenário de baixa frequência, o um ou mais bits são mapeados para posições com confiabilidade relativamente baixa nos subcanais correspondentes aos bits de terceiro tipo; ou se um ou mais bits ociosos forem projetados para possível uso no futuro, o um ou mais bits são mapeados para posições com confiabilidade relativamente alta em subcanais correspondentes aos bits de terceiro tipo.

[0221] Além disso, uma modalidade deste pedido fornece adicionalmente um processo de intercalação de CRC distribuída (D-CRC) mostrado na Figura 7.

[0222] A própria D-CRC precisa intercalar uma vez, e um processo de mapeamento precisa adicionalmente intercalar uma vez. Portanto, um processo inteiro precisa ser implantado combinando-se duas vezes a intercalação, de modo que um bit de um tipo específico de conteúdo após os dois momentos de intercalação seja mapeado para um canal com confiabilidade particular. Um fluxograma específico é mostrado na Figura 7.

[0223] a0, a1, ..., ak são informações de difusão transferidas a partir de uma camada superior, e se transformam em b0, b1, ..., bk após a intercalação 1, d bits CRC são conectados à sequência para obter uma sequência b0, b1, ..., bk, c0, c1, ..., cd-1, e então a intercalação CRC distribuída (Distributed-CRC, D-CRC) é realizada uma vez para obter d0, d1, ..., dk + d-1.

[0224] A intercalação D-CRC é considerada de forma abrangente. Para conseguir um efeito de mapeamento final em uma tabela na Figura 3b, uma ordem de bits de vários tipos de MIBs que precisam ser colocados em posições confiáveis específicas pode ser pré-mapeada, de modo que bits que foram submetidos à conexão CRC e à intercalação D-CRC e que são mapeados para subcanais em um código polar se conformam ao efeito de mapeamento final na tabela na Figura 3b. Similarmente, um pré-intercalador pode ser usado para realizar pré-intercalação em informações MIB para as quais uma ordem de bits deve ser ajustada, de modo a se conseguir um efeito similar.

[0225] A seguir se descreve em detalhe o mapeamento de subcanal polares de um código polar usando-se o método de mapeamento supracitado quando existe D-CRC.

[0226] Modalidade 1: um comprimento de código de um código polar é 512, e determinar uma carga útil payload de sinalização de difusão inclui: bits de verificação de redundância cíclica CRC e bits de informações previsíveis. Uma quantidade K de bits de informações é 56. Para os bits de verificação de redundância cíclica CRC, a D-CRC é usada como um exemplo no presente documento e D é de 24 bits. Uma quantidade M de bits de informações previsíveis é menor que ou igual a (56 - 24) = 32.

[0227] Primeiro, em ordem crescente de confiabilidade dos subcanais, números de sequência em um conjunto de números de sequência de subcanal correspondentes aos bits de informações começam em 0, totalizando 56 bits. O conjunto específico é conforme a seguir: (441 469 247 367 253 375 444 470 483 415 485 473 474 254 379 431 489 486 476 439 490 463 381 497 492 443 382 498 445 471 500 446 475 487

509 510 511)

[0228] Um intercalador D-CRC para K = 56 e D = 24 é conforme a seguir: (0 2 3 5 7 10 11 12 14 15 18 19 21 24 26 30 31 32 1 4 6 8 13 16 20 22 25 27 33 9 17 23 28 34 29 35 36 37 38 39 40 41 42 43 44 45 46 47 48 49 50 51 52 53 54 55)

[0229] Com base no intercalador D-CRC, 24 subcanais são selecionados a partir de subcanais correspondentes aos bits de informações supracitados, para portar 24 bits D-CRC. Os 24 bits D-CRC específicos são mapeados para 24 subcanais abaixo: (446 478 487 490 491 492 493 494 495 497 498 499 500 501 502 503 504 505 506 507 508 509 510 511).

[0230] Então, para números de sequência dos subcanais polares restantes, há um total de 32 subcanais, usados para portar os M bits de informações previsíveis, onde M é menor que ou igual a 32: (441 469 247 367 253 375 444 470 483 415 485 473 474 254 379 431 489 486 476 439 463 381 443 382 445 471 475 255 477 383 447 479).

[0231] Uma maneira específica de mapear os M bits de informações previsíveis é conforme a seguir:

[0232] (1) Quando os M bits de informações previsíveis incluírem bits de quinto tipo e bits de terceiro tipo, onde os bits de quinto tipo incluem um SSBI, os bits de terceiro tipo incluem um HFI e um SFN, e bits de quarto tipo incluem uma configuração RMSI e/ou bits reservados a serem usados.

[0233] (a) Considerando que os bits SSBI de quinto tipo são bits conhecidos em uma banda de baixa frequência e não devem ser usados, os bits SSBI são classificados como bits de primeiro tipo em uma banda de baixa frequência e são mapeados para três subcanais de confiabilidade mais baixa no conjunto supracitado de 32 subcanais, e o mapeamento é conforme a seguir: SSBI: (247 441 469)

[0234] (b) Os bits HFI e SFN de terceiro tipo são mapeados para três subcanais de confiabilidade mais baixa em (32-3), isto é, 29 subcanais. O mapeamento específico é conforme a seguir: HFI: 367 SFN: (253 375 444 254 415 470 473 474 483 485)

[0235] Referindo-se à modalidade mostrada na Figura 7, uma sequência de bits d0, d1, ..., dk + d-1 é mapeada para subcanais do código polar da maneira de mapeamento supracitada.

[0236] Além disso, opcionalmente, a dedução invertida é realizada com base na relação de mapeamento supracitada dos subcanais polares e um padrão de intercalação D-CRC, para obter uma sequência MIB intercalada de saída correspondente b0, b1, ..., bk após uma sequência MIB a0, a1, ..., ak na Figura 7 passar por intercalação 1 e mapeamento. Os detalhes são conforme a seguir: SSBI: (24 6 0) HFI: 7 SFN: (2 10 30 8 17 18 23 16 20 3)

[0237] (2) Considerando que os bits SSBI de quinto tipo serão usados em uma banda de baixa frequência no futuro, os bits SSBI são classificados como bits de quarto tipo. Durante o mapeamento, o mapeamento dos bits de terceiro tipo é primeiramente considerado. Os bits HFI e SFN de terceiro tipo são mapeados para 11 subcanais de confiabilidade mais baixa no conjunto supracitado de 32 subcanais (o HFI e o SFN não são adicionalmente classificados nesta modalidade). Então, 21 subcanais restantes são considerados, e três subcanais são selecionados a partir dos mesmos para portar o SSBI. Uma relação de mapeamento de subcanal específico é conforme a seguir: HFI: (441) SFN: (247 367 469 253 375 415 444 470 483 485) SSBI: (254 473 474)

[0238] Além disso, opcionalmente, dedução invertida é realizada com base na relação de mapeamento supracitada dos subcanais polares e um padrão de intercalação D-CRC, para obter uma sequência MIB intercalada de saída correspondente b0, b1, ..., bk após uma sequência MIB a0, a1, ..., ak na Figura 7 passar por intercalação 1 e mapeamento. Os detalhes são conforme a seguir: HFI: 24 SFN: (6 0 7 2 10 30 8 17 18 23) SSBI: (16 20 3)

[0239] (3) Quando os M bits de informações previsíveis incluírem bits de segundo tipo, tais como uma configuração RMSI e bits de terceiro tipo tais como um HFI, um SFN e um SSBI:

[0240] Primeiro, os bits de segundo tipo são considerados. Os bits de segundo tipo são mapeados para oito subcanais de confiabilidade mais baixa. Então, os bits de terceiro tipo são considerados. Os bits de terceiro tipo são mapeados para 14 subcanais de confiabilidade mais baixa em (32 a 8), isto é, 24 subcanais.

[0241] O mapeamento final de subcanal é conforme a seguir: Configuração RMSI: (247 253 367 375 441 444 469 470) HFI: 483 SFN: (415 473 485 254 379 431 474 476 486 489) SSBI: (381 439 463)

[0242] Além disso, opcionalmente, dedução invertida é realizada com base na relação de mapeamento supracitada dos subcanais polares e um padrão de intercalação D-CRC, para obter uma sequência MIB intercalada de saída correspondente b0, b1, ..., bk após uma sequência MIB a0, a1, ..., ak na Figura 7 passar por intercalação 1 e mapeamento. Os detalhes são conforme a seguir: Configuração RMSI: (24 6 0 7 2 10 30 8) HFI: 17 SFN: (18 23 16 20 3 11 19 29 28 25) SSBI: (21 4 12)

[0243] (4) Quando os M bits de informações previsíveis incluírem bits de primeiro tipo, tais como bits reservados que não devem ser usados e bits de terceiro tipo tal como como um SSBI, um HFI, e um SFN:

[0244] Primeiro, os bits de primeiro tipo são mapeados para três subcanais de confiabilidade mais baixa nos 32 subcanais supracitados. Então, os bits de terceiro tipo são mapeados para 14 subcanais de confiabilidade mais baixa em (32 - 3), isto é, 29 subcanais. O mapeamento final de subcanal é conforme a seguir: Bits reservados: (247 441 469) SSBI: (253 367 375) HFI: 444 SFN: (415 470 483 254 379 431 473 474 485 489)

[0245] Além disso, opcionalmente, dedução invertida é realizada com base na relação de mapeamento supracitada dos subcanais polares e um padrão de intercalação D-CRC, para obter uma sequência MIB intercalada de saída correspondente b0, b1, ..., bk após uma sequência MIB a0, a1, ..., ak na Figura 7 passar por intercalação 1 e mapeamento. Os detalhes são conforme a seguir: após os bits reservados 24 6 0 passarem pela intercalação 1, os bits reservados são localizados em posições de uma sequência MIB intercalada de saída. Por exemplo, os bits reservados são mapeados para o bit 24, bit 6 e bit 0 da sequência MIB intercalada, isto é, os bits reservados são colocados em b0, b6 e b24 na sequência MIB: SSBI: (7 2 10) HFI: 30 SFN: (8 17 18 23 16 20 3 11 19 29)

[0246] Modalidade 2: um comprimento de código de um código polar de código polar é 512, e determinar uma carga útil payload de sinalização de difusão inclui: bits de verificação de redundância cíclica CRC e bits de informações previsíveis. A carga útil inclui adicionalmente o um ou mais bits em posições predefinidas em subcanais do código polar. Uma quantidade K de bits de informações é 56. Para os bits de verificação de redundância cíclica CRC, D- CRC é usada como um exemplo no presente documento e D é de 24 bits. Supõe- se que uma quantidade de bits nas posições predefinidas nos subcanais do código polar é X. Uma quantidade M de bits de informações previsíveis é menor que ou igual a (56-24 − X). Primeiro, em ordem crescente de confiabilidade de subcanais, números de sequência em um conjunto de números de sequência de subcanal correspondentes aos bits de informações começam em 0, totalizando 56 bits. O conjunto específico é conforme a seguir: (441 469 247 367 253 375 444 470 483 415 485 473 474 254 379 431 489 486 476 439 490 463 381 497 492 443 382 498 445 471 500 446 475 487

509 510 511)

[0247] Um intercalador D-CRC para K = 56 e D = 24 é conforme a seguir: (0 2 3 5 7 10 11 12 14 15 18 19 21 24 26 30 31 32 1 4 6 8 13 16 20 22 25 27 33 9 17 23 28 34 29 35 36 37 38 39 40 41 42 43 44 45 46 47 48 49 50 51 52 53 54 55)

[0248] Com base no intercalador D-CRC, 24 subcanais são selecionados a partir de subcanais correspondentes aos bits de informações supracitados, para portar 24 bits D-CRC. Os 24 bits D-CRC específicos são mapeados para 24 subcanais abaixo: (446 478 487 490 491 492 493 494 495 497 498 499 500 501 502 503 504 505 506 507 508 509 510 511)

[0249] A seguir, X subcanais são selecionados a partir de números de sequência de subcanal polar restante, totalizando 32 subcanais, para portar os bits nas posições predefinidas nos subcanais do código polar. Por exemplo:

[0250] (1) Três bits de um SSBI são usados para portar os bits nas posições predefinidas nos subcanais do código polar. Neste caso, os três bits do SSBI são colocados em posições frontais, a saber (247 253 254), em uma sequência natural de subcanais dos bits de informações do código polar. (32-3) restantes, isto é, 29 subcanais são mapeados para os M bits de informações previsíveis de maneira a mapear o primeiro tipo de bits para o quarto tipo de bits.

[0251] O mapeamento de subcanal final é conforme a seguir: SSBI: (247253254) HFI: 441 SFN: (367 375 469 415 444 470 473 474 483 485)

[0252] Além disso, opcionalmente, dedução invertida é realizada com base na relação de mapeamento supracitada dos subcanais polares e um padrão de intercalação D-CRC, para obter uma sequência MIB intercalada de saída correspondente b0, b1, ..., bk após uma sequência MIB a0, a1, ..., ak na Figura 7 passar por intercalação 1 e mapeamento. Os detalhes são conforme a seguir: SSBI: (0 2 3) HFI: 24 SFN: (6 7 10 30 8 17 18 23 16 20)

[0253] (2) Um bit de um “Indicador de célula barrada" e três bits de um SSBI são usados para portar os bits nas posições predefinidas nos subcanais do código polar. Nesse caso, o bit do "Indicador de célula barrada" e os três bits do SSBI são colocados em posições frontais, a saber, (247 253 254 255), em uma sequência natural de subcanais dos bits de informações do código polar. Para uma maneira de mapear os subcanais restantes que portam os M bits de informações previsíveis, o mapeamento é realizado de maneira a mapear o primeiro tipo de bits para o quarto tipo de bits.

[0254] O mapeamento final de subcanal é conforme a seguir: Célula barrada: 247 SSBI: (253254255) HFI: 441 SFN: (367 375 469 415 444 470 473 474 483 485)

[0255] Além disso, opcionalmente, a dedução invertida é realizada com base na relação de mapeamento supracitada dos subcanais polares e um padrão de intercalação D-CRC, para obter uma sequência MIB intercalada de saída correspondente b0, b1, ..., bk após uma sequência MIB a0, a1, ..., ak na Figura 7 passar por intercalação 1 e mapeamento. Os detalhes são conforme a seguir: Célula barrada: 0 SSBI: (2 3 5) HFI: 24 SFN: (6 7 10 30 8 17 18 23 16 20)

[0256] (3) Um bit de um "Indicador de célula barrada" e três bits de um SSBI são usados para portar os bits nas posições predefinidas nos subcanais do código polar. Neste caso, os três bits do SSBI são colocados em posições frontais, a saber (247 253 254), em uma sequência natural de subcanais dos bits de informações do código polar. O "Indicador de célula barrada" é colocado em uma posição relativamente frontal. Como um valor do “Indicador de célula barrada" pode variar, colocar o “Indicador de célula barrada" em uma posição com confiabilidade relativamente alta é propício ao desempenho geral. Por exemplo, o “Indicador de célula barrada" é colocado na posição 255. Para uma maneira de mapear os subcanais restantes que portam os M bits de informações previsíveis, o mapeamento é realizado de maneira a mapear o primeiro tipo de bits para o quarto tipo de bits. Detalhes não são descritos novamente.

[0257] Na Modalidade 1 e Modalidade 2 supracitadas, descrições detalhadas são feitas usando-se um exemplo no qual a quantidade K de bits de informações é 56. A seguir se faz adicionalmente uma descrição detalhada usando-se um exemplo no qual a quantidade K de bits de informações é 64.

[0258] Modalidade 3: um comprimento de código polar de um código polar polar code é 512, e determinar uma carga útil payload de sinalização de difusão inclui: bits de verificação de redundância cíclica CRC e bits de informações previsíveis. Uma quantidade K de bits de informações é 64. Para os bits de verificação de redundância cíclica CRC, D-CRC é usada como exemplo no presente documento e D é de 24 bits. Uma quantidade M de bits de informações previsíveis é menor que ou igual a (64 - 24) = 40.

[0259] Primeiro, em ordem crescente de confiabilidade de subcanais, números de sequência em um conjunto de números de sequência de subcanal correspondentes aos bits de informações começam em 0, totalizando 64 bits. O conjunto específico é conforme a seguir: (461 496 351 467 438 251 462 442 441 469 247 367 253 375 444 470 483 415 485 473 474 254 379 431 489 486 486 476 439 490 463 381 497 492 443 382 498 445 471 500 446 475 487 504 255 383 494 494 478 383 493 494 478 383 494 494 474 493 443 494 494 494 443 494 494 494 443 494 444 494 443 494 494 444 494 443 494 494 494 494 444 494 494 494 494 444 494 494 494 494 494 494 494 439 490 463 381 497 492 443 382 498 445 471 500 446 475 499 502 494 501 447 505 506 479 508 495 503 507 509 510 511)

[0260] Um intercalador D-CRC para K = 64 e D = 24 é conforme a seguir: (1 4 6 8 10 11 13 15 18 19 20 22 23 26 27 29 32 34 38 39 40 2 5 7 9 12 14 16 21 24 28 30 33

55 56 57 58 59 60 61 62 63)

[0261] Com base no intercalador D-CRC, 24 subcanais são selecionados a partir de subcanais correspondentes aos bits de informações supracitados, para portar 24 bits D-CRC. Os 24 bits D-CRC específicos são mapeados para 24 subcanais abaixo: (445 477 489 491 492 493 494 495 496 497 498 499 500 501 502 503 504 505 506 507 508 509 510 511)

[0262] Então, para números de sequência de subcanal polar restantes, há um total de 40 subcanais, usados para portar os M bits de informações previsíveis, onde M é menor que ou igual a 40: (461 351 467 438 251 462 442 441 469 247 367 253 375 444 470 483 415 485 473 474 254 379 431 486 476 439 490 463 381 443 382 471 446 475 487 255 478 383 447 479)

[0263] (1) Quando os M bits de informações previsíveis incluírem bits de quinto tipo e bits de terceiro tipo, onde os bits de quinto tipo incluem um SSBI, os bits de terceiro tipo incluem um HFI e um SFN, e bits de quarto tipo incluem uma configuração RMSI e/ou bits reservados a serem usados:

[0264] (a) Considerando que os bits SSBI de quinto tipo são bits conhecidos em uma banda de baixa frequência e não devem ser usados, os bits SSBI são classificados como bits de primeiro tipo em uma banda de baixa frequência e são mapeados para três subcanais de confiabilidade mais baixa no conjunto supracitado de 40 subcanais e o mapeamento é conforme a seguir: SSBI: (351 461 467)

[0265] (b) Os bits HFI e SFN de terceiro tipo são mapeados para três subcanais de confiabilidade mais baixa em (40-3), isto é, 37 subcanais. O mapeamento específico é conforme a seguir: HFI: 438 SFN: (251 442 462 247 253 367 375 441 444 469)

[0266] Com referência à modalidade mostrada na Figura 7, uma sequência de bits d0, d1, ..., dk + d-1 é mapeada para subcanais do código polar da maneira de mapeamento supracitada.

[0267] Além disso, opcionalmente, a dedução invertida é realizada com base na relação de mapeamento supracitada dos subcanais polares e um padrão de intercalação D-CRC, para obter uma sequência MIB intercalada de saída correspondente b0, b1, ..., bk após uma sequência MIB a0, a1, ..., ak na Figura 7 passar por intercalação 1 e mapeamento. Os detalhes são conforme a seguir: SSBI: (7 11 14) HFI: 27 SFN: (4 9 34 32 16 1 13 6 15 39)

[0268] (2) Considerando que os bits SSBI de quinto tipo serão usados em uma banda de baixa frequência no futuro, os bits SSBI são classificados como bits de quarto tipo. Durante o mapeamento, o mapeamento dos bits de terceiro tipo é primeiramente considerado. Os bits HFI e SFN de terceiro tipo são mapeados para 11 subcanais de confiabilidade mais baixa no conjunto supracitado de 32 subcanais (o HFI e o SFN não são adicionalmente classificados nesta modalidade). Então, os subcanais restantes são considerados, e três subcanais são selecionados a partir dos mesmos para portar o SSBI. Uma relação de mapeamento de subcanal específico é conforme a seguir: HFI: 461 SFN: (351 438 467 247 251 367 441 442 462 469) SSBI: (253 375 444)

[0269] Além disso, opcionalmente, a dedução invertida é realizada com base na relação de mapeamento supracitada dos subcanais polares e um padrão de intercalação D-CRC, para obter uma sequência MIB intercalada de saída correspondente b0, b1, ..., bk após uma sequência MIB a0, a1, ..., ak na Figura 7 passar por intercalação 1 e mapeamento. Os detalhes são conforme a seguir: HFI: 7 SFN: (11 14 27 4 9 34 32 16 1 13) SSBI: (6 15 39)

[0270] (3) Quando os M bits de informações previsíveis incluírem bits de segundo tipo tais como uma configuração RMSI e bits de terceiro tipo tais como um HFI, um SFN e um SSBI:

[0271] Os bits de segundo tipo são considerados primeiro. Os bits de segundo tipo são mapeados para oito subcanais de confiabilidade mais baixa. Então, os bits de terceiro tipo são considerados. Os bits de terceiro tipo são mapeados para 14 subcanais de confiabilidade mais baixa em subcanais restantes. Configuração RMSI: em uma posição frontal (onde a configuração RMSI pertence ao segundo tipo): Configuração RMSI, HFI, SFN, SSBI, ...

[0272] O mapeamento final de subcanal é conforme a seguir: Configuração RMSI: (251 351 438 441 442 461 462 467) HFI: 469 SFN: (247 253 367 375 415 444 470 473 483 485) SSBI: (254 379 474)

[0273] Além disso, opcionalmente, a dedução invertida é realizada com base na relação de mapeamento supracitada dos subcanais polares e um padrão de intercalação D-CRC, para obter uma sequência MIB intercalada de saída correspondente b0, b1, ..., bk após uma sequência MIB a0, a1, ..., ak na Figura 7 passar por intercalação 1 e mapeamento. Os detalhes são conforme a seguir: Configuração RMSI: (7 11 14 27 4 9 34 32) HFI: 16 SFN1: (1 13 6 15 39 21 17 23 25 28) SSBI: (30 8 18)

[0274] (4) Quando os M bits de informações previsíveis incluírem bits de primeiro tipo tais como bits reservados a não serem usados e bits de terceiro tipo tal como um SSBI, um HFI, e um SFN:

[0275] Primeiro, os bits de primeiro tipo são mapeados para três subcanais de confiabilidade mais baixa nos 40 subcanais supracitados. Então, os bits de terceiro tipo são mapeados para 14 subcanais de confiabilidade mais baixa em subcanais restantes. O mapeamento final de subcanal é conforme a seguir:

[0276] O mapeamento final de subcanal é conforme a seguir: Bits reservados: (351 461 467) SSBI: (251 438 462) HFI: 442

SFN: (247 441 469 253 367 375 415 444 470 483)

[0277] Além disso, opcionalmente, a dedução invertida é realizada com base na relação de mapeamento supracitada dos subcanais polares e um padrão de intercalação D-CRC, para obter uma sequência MIB intercalada de saída correspondente b0, b1, ..., bk após uma sequência MIB a0, a1, ..., ak na Figura 7 passar por intercalação 1 e mapeamento. Os detalhes são conforme a seguir: Bits reservados: (7 11 14) SSBI: (27 4 9) HFI: 34 SFN: (32 16 1 13 6 15 39 21 17 23)

[0278] Modalidade 4: um comprimento de código de um código polar de código polar é 512, e determinar de uma carga útil payload de sinalização de difusão inclui: bits de verificação de redundância cíclica CRC, bits de informações previsíveis, e bits em posições predefinidas em subcanais do código polar. Uma quantidade K de bits de informações é 64. Para os bits de verificação de redundância cíclica CRC, D-CRC é usada como um exemplo no presente documento e D é de 24 bits. Supõe-se que uma quantidade de bits nas posições predefinidas nos subcanais do código polar seja X. Uma quantidade M de bits de informações previsíveis é menor que ou igual a (64-24 − X).

[0279] Primeiro, em ordem crescente de confiabilidade de subcanais, números de sequência em um conjunto de números de sequência de subcanal correspondentes aos bits de informações começam em 0, totalizando 64 bits. O conjunto específico é conforme a seguir: (441 469 247 367 253 375 444 470 483 415 485 473 474 254 379 431 489 486 476 439 490 463 381 497 492 443 382 498 445 471 500 446 475 487 504 255 477 491 478 383 493 499 502 494 501447 505 506 479 508 495 503 507 509 510 511)

[0280] Um intercalador D-CRC para K = 64 e D = 24 é conforme a seguir: (1 4 6 8 10 11 13 15 18 19 20 22 23 26 27 29 32 34 38 39 40 2 5 7 9 12 14 16 21 24 28 30 33 35 41 0 3 17 25 31 36 42 37 43

55 56 57 58 59 60 61 62 63)

[0281] Com base no intercalador D-CRC, 24 subcanais são selecionados a partir de subcanais correspondentes aos bits de informações supracitados, para portar 24 bits D-CRC. Os 24 bits D-CRC específicos são mapeados para 24 subcanais abaixo: (446 478 487 490 491 492 493 494 495 497 498 499 500 501 502 503 504 505 506 507 508 509 510 511)

[0282] A seguir, X subcanais são selecionados a partir de números de sequência de subcanais polares restantes, totalizando 40 subcanais, para portar os bits nas posições predefinidas nos subcanais do código polar. Por exemplo:

[0283] (1) Três bits de um SSBI são usados para portar os bits nas posições predefinidas nos subcanais do código polar. Nesse caso, os três bits do SSBI são colocados em posições frontais, a saber, (247 251 253), em uma sequência natural de subcanais dos bits de informações do código polar. Os subcanais restantes são mapeados para os M bits de informações previsíveis de maneira a mapear o primeiro tipo de bits para o quarto tipo de bits.

[0284] O mapeamento final de subcanal é conforme a seguir: SSBI: (247 251 253) HFI: 461 SFN: (351 438 467 367 375 441 442 444 462 469)

[0285] Além disso, opcionalmente, dedução invertida é realizada com base na relação de mapeamento supracitada dos subcanais polares e um padrão de intercalação D-CRC, para obter uma sequência MIB intercalada emitida correspondente b0, b1, ..., bk após uma sequência MIB a0, a1, ..., ak na Figura 7 passar por intercalação 1 e mapeamento. Os detalhes são conforme a seguir: SSBI: (1 4 6) HFI: 7 SFN: (11 14 27 9 34 32 16 13 15 39)

[0286] (2) Um bit de um “Indicador de célula barrada" e três bits de um SSBI são usados para portar os bits nas posições predefinidas nos subcanais do código polar. Nesse caso, o bit do “Indicador de célula barrada" e os três bits do SSBI são colocados em posições frontais, a saber, (247 253 254 255), em uma sequência natural de subcanais dos bits de informações do código polar. Para uma maneira de mapear subcanais restantes que portam os M bits de informações previsíveis, o mapeamento é realizado de maneira a mapear o primeiro tipo de bits ao quarto tipo de bits. O mapeamento de subcanal final é conforme a seguir: Célula barrada: 247 SSBI: (251 253 254) HFI: 461 SFN: (351 438 467 367 375 441 442 444 462 469)

[0287] Além disso, opcionalmente, dedução invertida é realizada com base na relação de mapeamento supracitada dos subcanais polares e um padrão de intercalação D-CRC, para obter uma sequência MIB intercalada de saída correspondente b0, b1, ..., bk após uma sequência MIB a0, a1, ..., ak na Figura 7 passar por intercalação 1 e mapeamento. Os detalhes são conforme a seguir: Célula barrada: 1 SSBI: (4 6 8) HFI: 7 SFN1: (11 14 27 9 34 32 16 13 15 39)

[0288] (3) Um bit de um “Indicador de célula barrada" e três bits de um SSBI são usados para portar os bits nas posições predefinidas nos subcanais do código polar. Nesse caso, os três bits do SSBI são colocados em posições frontais, a saber, (247 251 253), em uma sequência natural de subcanais dos bits de informações do código polar. O “Indicador de célula barrada" é colocado em uma posição relativamente frontal. Como um valor do “Indicador de célula barrada" pode variar, colocar o “Indicador de célula barrada" em uma posição com confiabilidade relativamente alta é propício ao desempenho geral. Por exemplo, o “Indicador de célula barrada" é colocado na posição 255. Para uma maneira de mapear subcanais restantes que portam os M bits de informações previsíveis, o mapeamento é realizado de maneira a mapear o primeiro tipo de bits para o quarto tipo de bits. Os detalhes não são descritos novamente.

Claims

REIVINDICAÇÕES

1. Método de codificação polar, compreendendo: determinar que uma carga útil payload de sinalização de difusão compreende D bits de verificação de redundância cíclica CRC e M bits de informações previsíveis; mapear os M bits de informações previsíveis para M bits de informações de baixa confiabilidade em K bits de informações de um código polar respectivamente, e mapear os D bits de verificação de redundância cíclica CRC para D bits de informações de alta confiabilidade em bits de informações restantes dentre os K bits de informações, para obter bits mapeados, em que M < K, e D, M, e K são todos números inteiros positivos; realizar codificação polar nos bits mapeados, para obter bits codificados; e enviar os bits de codificação.

2. Método de codificação, de acordo com a reivindicação 1, em que os M bits de informações previsíveis compreendem uma ou mais dentre as seguintes combinações de bits: M1 bits de primeiro tipo, M2 bits de segundo tipo, ou M3 bits de terceiro tipo, em que o bit de primeiro tipo é um bit reservado, o bit de segundo tipo compreende um bit de informações cujo valor permanece inalterado, o bit de terceiro tipo é um bit de informações previsíveis cujo valor é conteúdo de informações de sequência de tempo e varia, M1, M2, e M3 são todos números inteiros positivos, M1 <= M, M2 <= M, e M3 <= M.

3. Método de codificação, de acordo com a reivindicação 1, em que quando os M bits de informações previsíveis compreenderem os M1 bits de primeiro tipo e os M2 bits de segundo tipo ou compreenderem os M1 bits reservados e os M3 bits de segundo tipo, os M1 bits de primeiro tipo são mapeados para M1 bits de informações de baixa confiabilidade em M bits de informações, e os M2 bits de segundo tipo são mapeados para M2 bits de informações de baixa confiabilidade em bits de informações restantes dos M bits de informações; ou os M1 bits de primeiro tipo são mapeados para M1 bits de informações de baixa confiabilidade em M bits de informações, e os M3 bits de segundo tipo são mapeados para M3 bits de informações de baixa confiabilidade em bits de informações restantes dos M bits de informações.

4. Método de codificação, de acordo com a reivindicação 2, em que quando os M bits de informações previsíveis compreenderem os M1 bits de primeiro tipo, os M2 bits de segundo tipo, e os M3 bits de terceiro tipo, os M1 bits de primeiro tipo são mapeados para M1 bits de informações de baixa confiabilidade em M bits de informações; os M2 bits de segundo tipo são mapeados para M2 bits de informações de baixa confiabilidade em (M - M1) bits de informações; e os M3 bits de terceiro tipo são mapeados para M3 bits de informações de baixa confiabilidade em (M - M1 - M2) bits.

5. Método de codificação, de acordo com a reivindicação 1, em que a carga útil compreende adicionalmente J bits de informações imprevisíveis; e os J bits de informações imprevisíveis são mapeados para J bits de informações de baixa confiabilidade em (K - M - D) bits de informações, em que J < K, e J é um número inteiro positivo.

6. Método de codificação, de acordo com qualquer uma das reivindicações 1 a 5, em que os M bits de informações de baixa confiabilidade compreendem M bits de informações cuja confiabilidade é menor que um limiar predefinido, ou os M bits de informações de baixa confiabilidade compreendem M bits de informações de confiabilidade mais baixa nos K bits de informações.

7. Método de codificação, de acordo com qualquer uma das reivindicações 1 a 6, em que um valor de confiabilidade do bit de informações é determinado com base em uma capacidade de bit, em um parâmetro Bhattacharyya de distância Bhattacharyya, ou em uma probabilidade de erro.

8. Aparelho de codificação polar, compreendendo: um processador, configurado para: determinar que uma carga útil payload de sinalização de difusão compreende D bits de verificação de redundância cíclica CRC e M bits de informações previsíveis; mapear os M bits de informações previsíveis para M bits de informações de baixa confiabilidade em K bits de informações de um código polar respectivamente, e mapear os D bits de verificação de redundância cíclica CRC para D bits de informações de alta confiabilidade em bits de informações restantes dos K bits de informações, para obter bits mapeados, em que M < K, e D, M, e K são todos números inteiros positivos; e realizar codificação polar nos bits mapeados, para obter bits de codificação codificados.

9. Aparelho de codificação, de acordo com a reivindicação 8, em que os M bits de informações previsíveis compreendem uma ou mais dentre as seguintes combinações de bits: M1 bits de primeiro tipo, M2 bits de segundo tipo, ou M3 bits de terceiro tipo, em que o bit de primeiro tipo é um bit reservado, o bit de segundo tipo compreende um bit de informações cujo valor permanece inalterado, o bit de terceiro tipo é um bit de informações previsíveis cujo valor é conteúdo de informações de sequência de tempo e varia, M1, M2, e M3 são todos números inteiros positivos, M1 <= M, M2 <= M, e M3 <= M.

10. Aparelho de codificação, de acordo com a reivindicação 9, em que quando os M bits de informações previsíveis compreenderem os M1 bits de primeiro tipo e os M2 bits de segundo tipo ou compreenderem os M1 bits reservados e o M3 bits de segundo tipo, os M1 bits de primeiro tipo são mapeados para M1 bits de informações de baixa confiabilidade em M bits de informações; e o processador é configurado especificamente para: mapear os M2 bits de segundo tipo para M2 bits de informações de baixa confiabilidade em bits de informações restantes dos M bits de informações; ou, mapear os M1 bits de primeiro tipo para M1 bits de informações de baixa confiabilidade nos M bits de informações; e mapear os M3 bits de segundo tipo para M3 bits de informações de baixa confiabilidade nos bits de informações restantes dos M bits de informações.

11. Aparelho de codificação, de acordo com a reivindicação 9, em que quando os M bits de informações previsíveis compreenderem os M1 bits de primeiro tipo, os M2 bits de segundo tipo, e os M3 bits de segundo tipo, os M1 bits de primeiro tipo são mapeados para M1 bits de informações de baixa confiabilidade em M bits de informações; e o processador é adicionalmente configurado para mapear os M2 bits de segundo tipo para M2 bits de informações de baixa confiabilidade em (M - M1) bits de informações; e mapear os M3 bits de terceiro tipo para M3 bits de informações de baixa confiabilidade em (M - M1 - M2) bits.

12. Aparelho de codificação, de acordo com a reivindicação 8, em que a carga útil compreende adicionalmente J bits de informações imprevisíveis, e o processador é adicionalmente configurado para mapear os J bits de informações imprevisíveis para J bits de informações de baixa confiabilidade no (K - M - D) bits de informações, em que J < K, e J é um número inteiro positivo.

13. Aparelho de codificação, de acordo com qualquer uma das reivindicações 8 a 12, em que os M bits de informações de baixa confiabilidade compreendem M bits de informações cuja confiabilidade é menor que um limiar predefinido, ou os M bits de informações de baixa confiabilidade compreendem M bits de informações de confiabilidade mais baixa nos K bits de informações.

14. Aparelho de codificação, de acordo com qualquer uma das reivindicações 8 a 13, em que um valor de confiabilidade do bit de informações é determinado com base em uma capacidade de bit, em um parâmetro Bhattacharyya de distância Bhattacharyya, ou em uma probabilidade de erro.

15. Método de codificação polar, compreendendo: determinar que uma carga útil payload de sinalização de difusão compreende D bits de verificação de redundância cíclica CRC e M bits de informações previsíveis; mapear os M bits de informações previsíveis respectivamente para M subcanais de baixa confiabilidade em subcanais correspondentes a K bits de informações de um código polar, e mapear os D bits de verificação de redundância cíclica CRC para D subcanais de alta confiabilidade em subcanais correspondentes a bits de informações restantes dos K bits de informações, para obter bits mapeados, em que M < K, e D, M, e K são todos números inteiros positivos; realizar codificação polar nos bits mapeados, para obter bits codificados; e enviar os bits codificados.

16. Método de codificação, de acordo com a reivindicação 15, em que os M bits de informações previsíveis compreendem uma ou mais dentre as seguintes combinações de bits: M1 bits de primeiro tipo, M2 bits de segundo tipo, M3 bits de terceiro tipo, M4 bits de quarto tipo, ou M5 bits de quinto tipo, em que o bit de primeiro tipo é um bit reservado, o bit de segundo tipo compreende um bit de informações cujo valor permanece inalterado, o bit de terceiro tipo é um bit de informações previsíveis cujo valor é conteúdo de informações de sequência de tempo e varia, o bit de quarto tipo é um bit de informações imprevisíveis, e o bit de quinto tipo pertence a diferentes tipos de bit em diferentes cenários; e M1, M2, M3, M4, e M5 são todos números inteiros positivos, e são menores que ou iguais a M.

17. Método de codificação, de acordo com a reivindicação 15 ou 16, em que os M bits de informações previsíveis compreendem os M1 bits de primeiro tipo e os M2 bits de segundo tipo, e o mapeamento dos M bits de informações previsíveis respectivamente para M subcanais de baixa confiabilidade em subcanais correspondentes a K bits de informações de um código polar compreende especificamente: mapear os M1 bits de primeiro tipo para M1 subcanais de baixa confiabilidade em M subcanais, em que os M subcanais são os M subcanais de baixa confiabilidade nos subcanais correspondentes aos K bits de informações do código polar; e mapear os M2 bits de segundo tipo para M2 bits de informações de baixa confiabilidade em (M - M1) subcanais.

18. Método de codificação, de acordo com a reivindicação 15 ou 16, em que os M bits de informações previsíveis compreendem os M1 bits de primeiro tipo, os M2 bits de segundo tipo, e os M3 bits de terceiro tipo, e o mapeamento dos M bits de informações previsíveis respectivamente para M subcanais de baixa confiabilidade em subcanais correspondentes a K bits de informações de um código polar compreendem especificamente: mapear os M1 bits de primeiro tipo para M1 subcanais de baixa confiabilidade em M subcanais; mapear os M2 bits de segundo tipo para M2 bits de informações de baixa confiabilidade em (M - M1) subcanais; e mapear os M3 bits de terceiro tipo para M3 bits de informações de baixa confiabilidade em (M - M1 - M2) subcanais.

19. Método de codificação, de acordo com a reivindicação 15 ou 16, em que os M bits de informações previsíveis compreendem os M5 bits de quinto tipo, e o mapeamento dos M5 bits de quinto tipo para M bits de informações de baixa confiabilidade em M bits de informações compreende especificamente:

mapear os M5 bits de quinto tipo para uma ou mais combinações de subcanais abaixo, em que a uma ou mais combinações de subcanais compreendem: M5 subcanais em subcanais correspondentes a (M1 + M5) bits de primeiro tipo, M5 subcanais em subcanais correspondentes a (M2 + M5) bits de segundo tipo, M5 subcanais em subcanais correspondentes a (M3 + M5) bits de terceiro tipo, M5 subcanais em subcanais correspondentes a (M4 + M5) bits de quarto tipo, ou M5 subcanais entre M2 subcanais correspondentes a M2 bits de segundo tipo e M3 subcanais correspondentes a M3 bits de terceiro tipo.

20. Método de codificação, de acordo com a reivindicação 15, em que a carga útil compreende adicionalmente J bits de informações imprevisíveis; e os J bits de informações imprevisíveis são mapeados para J subcanais de baixa confiabilidade em (K - M - D) subcanais, em que J < K, e J é um número inteiro positivo.

21. Aparelho de codificação polar, compreendendo: um processador, configurado para: determinar que uma carga útil payload de sinalização de difusão compreende D bits de verificação de redundância cíclica CRC e M bits de informações previsíveis; mapear os M bits de informações previsíveis respectivamente para M subcanais de baixa confiabilidade em subcanais correspondentes a K bits de informações de um código polar, e mapear os D bits de verificação de redundância cíclica CRC para D subcanais de alta confiabilidade em subcanais correspondentes a bits de informações restantes dos K bits de informações, para obter bits mapeados, em que M < K, e D, M, e K são todos números inteiros positivos; e realizar codificação polar nos bits mapeados, para obter bits codificados.

22. Aparelho de codificação, de acordo com a reivindicação 21, em que os M bits de informações previsíveis compreendem uma ou mais dentre as seguintes combinações de bits: M1 bits de primeiro tipo, M2 bits de segundo tipo, M3 bits de terceiro tipo, M4 bits de quarto tipo, ou M5 bits de quinto tipo, em que o bit de primeiro tipo é um bit reservado, o bit de segundo tipo compreende um bit de informações cujo valor permanece inalterado, o bit de terceiro tipo é um bit de informações previsíveis cujo valor é conteúdo de informações de sequência de tempo e varia, o bit de quarto tipo é um bit de informações imprevisíveis, e o bit de quinto tipo pertence a diferentes tipos de bits em diferentes cenários; e M1,

M2, M3, M4, e M5 são todos números inteiros positivos, e são menores que ou iguais a M.

23. Aparelho de codificação, de acordo com a reivindicação 20 ou 21, em que o processador é configurado especificamente para: quando os M bits de informações previsíveis compreenderem os M1 bits de primeiro tipo e os M2 bits de segundo tipo, mapear os M1 bits de primeiro tipo para M1 subcanais de baixa confiabilidade em M subcanais, em que os M subcanais são os M subcanais de baixa confiabilidade nos subcanais correspondentes aos K bits de informações do código polar; e mapear os M2 bits de segundo tipo para M2 bits de informações de baixa confiabilidade em (M - M1) subcanais.

24. Aparelho de codificação, de acordo com a reivindicação 20 ou 21, em que o processador é configurado especificamente para: quando os M bits de informações previsíveis compreenderem os M1 bits de primeiro tipo, os M2 bits de segundo tipo, e os M3 bits de terceiro tipo, mapear os M1 bits de primeiro tipo para M1 subcanais de baixa confiabilidade em M subcanais; mapear os M2 bits de segundo tipo para M2 bits de informações de baixa confiabilidade em (M - M1) subcanais; e mapear os M3 bits de terceiro tipo para M3 bits de informações de baixa confiabilidade em (M - M1 - M2) subcanais.

25. Aparelho de codificação, de acordo com a reivindicação 20 ou 21, em que o processador é configurado especificamente para: quando os M bits de informações previsíveis compreenderem os M5 bits de quinto tipo, mapear os M5 bits de quinto tipo para uma ou mais combinações de subcanais abaixo, em que a uma ou mais combinações de subcanais compreendem: M5 subcanais em subcanais correspondentes a (M1 + M5) bits de primeiro tipo, M5 subcanais em subcanais correspondentes a (M2 + M5) bits de segundo tipo, M5 subcanais em subcanais correspondentes a (M3 + M5) bits de terceiro tipo, M5 subcanais em subcanais correspondentes a (M4 + M5) bits de quarto tipo, ou M5 subcanais entre M2 subcanais correspondentes a M2 bits de segundo tipo e M3 subcanais correspondentes a M3 bits de terceiro tipo.

26. Aparelho de codificação, de acordo com a reivindicação 20, em que a carga útil compreende adicionalmente J bits de informações imprevisíveis, e o processador é adicionalmente configurado para mapear os J bits de informações imprevisíveis para J subcanais de baixa confiabilidade nos (K - M - D) subcanais, em que J < K, e J é um número inteiro positivo.

27. Aparelho de codificação polar, compreendendo um processador e uma memória, em que a memória armazena um grupo de programas, o processador é configurado para invocar os programas armazenados na memória, e quando os programas são executados, o processador é habilitado a realizar o método conforme definido em qualquer uma das reivindicações 15 a

20.

28. Mídia de armazenamento legível por computador, compreendendo uma instrução, em que quando a instrução roda em um computador, o computador é habilitado a realizar o método conforme definido em qualquer uma das reivindicações 15 a 20.

29. Método de codificação polar, compreendendo: inserir uma sequência de bits, em que a sequência de bits compreende bits que representam uma sequência de tempo, e os bits que representam a sequência de tempo compreendem um índice de bloco de sincronização SSBI da sequência de tempo; realizar intercalação e mapeamento na sequência de bits, e emitir uma sequência de bits intercalada, em que o SSBI é mapeado para um conjunto de sequências correspondente à sequência de bits intercalada, e o conjunto de sequências é {2, 3, 5}; conectar d bits de verificação de redundância cíclica CRC à sequência de bits intercalada para obter uma sequência de bits conectada, em que d é um número inteiro positivo; realizar intercalação D-CRC na sequência de bits conectada com base em um padrão de intercalação de verificação de redundância cíclica distribuída D-CRC, para emitir uma sequência de bits intercalada por D-CRC; realizar codificação polar polar na sequência de bits intercalada por D-CRC; e emitir bits codificados de modo polar.

30. Método de codificação, de acordo com a reivindicação 29, em que os bits que representam uma sequência de tempo compreendem adicionalmente um indicador de meio quadro HFI, e o método compreende adicionalmente: mapear o HFI para um bit com um menor número de sequência natural em um conjunto de bits de informações, em que o conjunto de bits de informações é um conjunto de bits que é obtido através de ordenação, de frente para trás, de números de sequência naturais de subcanais correspondentes a bits de informações polares.

31. Método de codificação, de acordo com a reivindicação 29, em que a realização da codificação polar polar na sequência de bits intercalada por D- CRC compreende especificamente: mapear os bits que representam uma sequência de tempo na sequência de bits intercalada por D-CRC para subcanais polares de subcanais restantes que são obtidos após subcanais ocupados pelos d bits CRC serem excluídos de subcanais polares.

32. Método de codificação, de acordo com a reivindicação 29, em que d é 24.

33. Método de codificação, de acordo com qualquer uma das reivindicações 29 a 32, em que o padrão de intercalação D-CRC é: (0 2 3 5 7 10 11 12 14 15 18 19 21 24 26 30 31 32 1 4 6 8 13 16 20 22 25 27 33 9 17 23 28 34 29 35 36 37 38 39 40 41 42 43 44 45 46 47 48 49 50 51 52 53 54 55).

34. Método de codificação, de acordo com a reivindicação 29, em que a realização de intercalação e mapeamento na sequência de bits é especificamente: quando os bits que representam uma sequência de tempo forem SFN, uma parte do SFN é mapeada para um subconjunto em um conjunto de sequências correspondente à sequência de bits intercalada, e o subconjunto é {10, 30, 8, 17, 18, 23, 16 }, ou o subconjunto é {6, 10, 30, 8, 17, 18, 23}.

35. Aparelho de codificação polar compreendendo um processador e uma memória, em que a memória armazena um grupo de programas, o processador é configurado para invocar os programas armazenados na memória, e quando os programas são executados, o processador é habilitado a realizar o método conforme definido em qualquer uma das reivindicações 29 a

34.

36. Mídia de armazenamento legível por computador, compreendendo uma instrução, em que quando a instrução roda em um computador, o computador é habilitado a realizar o método conforme definido em qualquer uma das reivindicações 29 a 34.

37. Aparelho de codificação (500, 600), em que o aparelho é configurado para realizar o método conforme definido em qualquer uma das reivindicações 29 a 34.

38. Aparelho para codificação, compreendendo: meios para obter uma primeira sequência de bits, em que a primeira sequência de bits compreende: bits para indicar temporização, em que os bits para indicar temporização compreendem um conjunto de bits para indicar índice de bloco de sinais de sincronização, SSBI; meios para intercalar uma primeira sequência de bits, para obter uma sequência intercalada, em que o conjunto de bits para indicar SSBI é colocado em um conjunto na sequência intercalada, em que o conjunto é {2, 3, 5}; meios para adicionar d primeiros bits de Verificação de Redundância Cíclica, CRC, na sequência intercalada para obter uma segunda sequência de bits, em que d é um número inteiro positivo; meios para intercalação de CRC distribuída, D-CRC, na segunda sequência de bits de acordo com um padrão de intercalação D-CRC, para obter uma segunda sequência intercalada; meios para codificar de modo polar a segunda sequência intercalada para obter a sequência codificada; e meios para emitir a sequência codificada.

39. Aparelho, de acordo com a reivindicação 38, em que os bits para indicar temporização compreendem adicionalmente um bit para indicar indicação de meio quadro, HFI, em que o um bit para indicar o HFI é colocado em uma posição de bit de menor número de sequência em um conjunto de bits de informações, em que o conjunto de bits de informações é um conjunto ordenado em ordem crescente com base em número de sequência de pelo menos um subcanal correspondente a bits de informações de Polar desde um início da sequência intercalada.

40. Aparelho, de acordo com a reivindicação 38, meios para intercalação de CRC distribuída, D-CRC, na segunda sequência de bits compreende adicionalmente: pelo menos um bit para indicar temporização na segunda sequência de bits é colocado em pelo menos uma posição de bit correspondente a subcanais Polares restantes exceto para subcanais de d bits CRC.

41. Aparelho, de acordo com a reivindicação 38, em que d é 24.

42. Aparelho, de acordo com qualquer uma das reivindicações 38 a 41, em que o padrão de intercalação é: (0 2 3 5 7 10 11 12 14 15 18 19 21 24 26 30 31 32 1 4 6 8 13 16 20 22 25 27 33 9 17 23 28 34 29 35 36 37 38 39 40 41 42 43 44 45 46 47 48 49 50 51 52 53 54 55).

43. Aparelho, de acordo com a reivindicação 38, em que bits para indicar temporização compreendem adicionalmente um conjunto de bits para indicar número de quadro de sistema, SFN, parte do conjunto de bits para indicar o SFN são colocados em um conjunto , em que o conjunto compreende {10, 30, 8, 17, 18, 23, 16} ou {6, 10, 30, 8, 17, 18, 23}.