BR112018015472B1

BR112018015472B1 - Circuito integrado e método de implementação de circuito de pino de saída resistente a curto

Info

Publication number: BR112018015472B1
Application number: BR112018015472-5A
Authority: BR
Inventors: Virendra Bansal; Rahul Gulati; Pranjal Bhuyan; Palkesh Jain
Original assignee: Qualcomm Incorporated
Priority date: 2016-02-01
Filing date: 2017-01-09
Publication date: 2023-04-11
Also published as: ES2745333T3; HUE045080T2; EP3411722B1; CN108700625B; EP3411722A1; CN108700625A; KR20180108617A; JP2019506746A; BR112018015472A2; US20170222430A1; WO2017136107A1; CA3010603A1

Abstract

CIRCUITO DE PINO DE SAÍDA RESISTENTE A CURTO. Um circuito integrado (IC) é revelado neste documento para circuito de pino de saída resistente a curto. Em um aspecto exemplificativo, um circuito integrado inclui um pino resistente a curto e um pino adjacente. O circuito integrado ainda inclui um bloco resistente a curto que é acoplado ao pino resistente a curto e um bloco adjacente que é acoplado ao pino adjacente. O circuito integrado ainda inclui circuito resistente a curto que é acoplado ao bloco resistente a curto e ao bloco adjacente. O circuito resistente a curto é implementado para detectar uma condição de curto-circuito entre o pino resistente a curto e o pino adjacente e para reduzir um efeito da condição de curto-circuito no pino resistente a curto.

Description

REFERÊNCIA CRUZADA A PEDIDOS RELACIONADOS

[0001] Este pedido de patente reivindica prioridade e o benefício do Pedido de Patente Não Provisório, cujo número de série é 15/012.723, depositado no Escritório de Marcas e Patentes Americano na data de 1 de fevereiro de 2016, o conteúdo completo sobre o qual é incorporado o presente documento por meio de referência se estabelece conforme definido abaixo em sua totalidade e para todos os propósitos aplicáveis.

CAMPO TÉCNICO

[0002] Este pedido de patente se refere, de forma genérica, à robustez de circuitos integrados (IC) em um ambiente rigoroso ou com falhas de indução e, mais especificamente, possibilita que um circuito integrado resista aos efeitos deletérios resultantes de uma condição de curto-circuito que se desenvolve através de um par de pinos de comunicação do circuito integrado.

ANTECEDENTES

[0003] Circuitos integrados são empregados em diversos casos da vida moderna. Por exemplo, dispositivos de computação, tais como servidores de internet e telefones móveis, são energizados através de processadores de circuito integrado. Circuitos integrados são incorporados, ainda, em diversos tipos diferentes de máquinas, desde brinquedos até televisores para veículos e equipamentos de construção. Embora algumas destas aplicações de circuitos integrados sejam puramente para diversão ou ainda que envolvam atividades de baixo risco, outras aplicações envolvem situações críticas ou perigosas. Exemplos de situações críticas ou perigosas incluem movimentação de veículos, equipamentos médicos, e assim por diante. Em tais situações críticas ou perigosas, um circuito integrado que sucumbe a um ambiente de falha pode levar não só a um desapontamento, mas também a uma perda de produtividade significativa ou lesões corporais, incluindo um risco potencial de fatalidade de um passageiro ou paciente.

[0004] Em um esforço para evitar que um circuito integrado falhe ao contribuir com um mau funcionamento de uma máquina, fabricantes inspecionam circuitos integrados antes de liberá-los para venda. Após serem fabricados em uma unidade de fabricação, um molde de circuito integrado que é formado em uma base de silicone é normalmente empacotado de alguma maneira, tal como através de uma embalagem de plástico com pinos externos que levam a blocos internos do molde de circuito integrado. O circuito integrado empacotado é, então, submetido a uma série de testes, alguns dos quais são realizados utilizando um equipamento de teste automatizado especializado (ATE). O ATE aciona o circuito integrado através de uma bateria de testes em uma tentativa de verificar que o circuito integrado foi fabricado e empacotado de forma correta para ao menos uma faixa de entradas esperadas. Infelizmente, abordagens convencionais para combate de potenciais problemas de circuitos integrados, tais como os testes feitos por um fabricante, são incapazes de evitar que circuitos integrados apresentem comportamento inesperado ou indesejado. Consequentemente, circuitos integrados podem falhar em evitar, ou podem até mesmo contribuir, para a ocorrência de inconvenientes, perdas, e danos físicos.

SUMÁRIO

[0005] Em um aspecto exemplificativo, um circuito integrado é revelado. O circuito integrado inclui um pino resistente a curto e um pino adjacente. O circuito integrado ainda inclui um bloco resistente a curto que é acoplado ao pino resistente a curto e um bloco adjacente que é acoplado ao pino adjacente. O circuito integrado ainda inclui circuito resistente a curto que é acoplado ao bloco resistente a curto e ao bloco adjacente. O circuito resistente a curto é configurado para detectar uma condição de curto-circuito entre o pino resistente a curto e o pino adjacente e ainda para reduzir um efeito da condição de curto-circuito no pino resistente a curto.

[0006] Em um aspecto exemplificativo, um circuito integrado é revelado. O circuito integrado inclui um pino resistente a curto e um pino adjacente. O circuito integrado ainda inclui um bloco resistente a curto que é acoplado ao pino resistente a curto e um bloco adjacente que é acoplado ao pino adjacente. O circuito integrado ainda inclui meios resistente a curto para evitar um curto entre o pino resistente a curto e o pino adjacente a partir de uma interrupção de uma saída de sinal proveniente do pino resistente a curto. Os meios resistentes a curto são acoplados ao bloco resistente a curto e ao bloco adjacente.

[0007] Em um aspecto exemplificativo, um método para implementar um circuito de pino de saída resistente a curto é revelado. O método inclui monitoramento de um nível de tensão real de uma saída de um pino resistente a curto. O método ainda inclui determinar se o nível de tensão real desvia de um nível de tensão pretendido para a saída do pino resistente a curto. O método ainda inclui controlar uma saída de um pino adjacente com base na determinação.

BREVE DESCRIÇÃO DAS FIGURAS

[0008] A FIG. 1 mostra um exemplo de um circuito integrado tendo múltiplos pinos de comunicação, incluindo um pino resistente a curto e múltiplos pinos adjacentes.

[0009] A FIG. 2 ilustra um exemplo de cenário para circuito de pino de saída resistente a curto que inclui um pino resistente a curto e um pino adjacente, assim como circuito resistente a curto.

[0010] A FIG. 3 ilustra um exemplo de correspondência entre um diagrama orientado para o dispositivo e um diagrama orientado para o resistor em que ambos incluem um pino resistente a curto e um pino adjacente.

[0011] A FIG. 4 mostra dois gráficos pertencentes a níveis de tensão exemplificativos para um pino resistente a curto e um pino adjacente em torno de uma condição de curto-circuito para intensidades de acionamento relativas e diferentes.

[0012] A FIG. 5 ilustra um exemplo de circuito resistente a curto que inclui um detector de curto e um controlador de saída.

[0013] A FIG. 6 ilustra um exemplo de diagrama de temporização para níveis de tensão de um pino resistente a curto e um pino adjacente no caso de ocorrência de um curto, tanto com quanto sem circuito resistente a curto.

[0014] A FIG. 7 ilustra outro exemplo de circuito resistente a curto que inclui um detector de curto e um controlador de saída em conjunto com buffers de entrada e de saída de um bloco resistente a curto e um bloco adjacente.

[0015] A FIG. 8 ilustra um exemplo de circuito para um detector de curto de circuito resistente a curto.

[0016] A FIG. 9 ilustra um exemplo de circuito para um controlador de saída de circuito resistente a curto.

[0017] A FIG. 10 é um diagrama de fluxo ilustrando um processo exemplificativo para circuito de pino de saída resistente a curto.

DESCRIÇÃO DETALHADA

[0018] Muitos circuitos integrados (ICs) têm uma linha unidimensional ou uma matriz bidimensional de pinos de entrada/saída (E/S) ao longo de pelo menos um limite ou em um lado de um pacote contendo o circuito integrado. Devido a uma área finita ou limitada, os pinos provavelmente estarão espaçados o suficiente para que um curto entre dois pinos adjacentes possa se desenvolver. Se um curto se desenvolve entre dois pinos, uma saída pretendida de um pino pode ser afetada por uma saída acionada no outro pino. Consequentemente, um ou ambos os pinos de um par de pinos em curto-circuito não conseguem acionar a saída correta que é almejada pelo circuito integrado.

[0019] Desta forma, uma situação na qual um circuito integrado pode funcionar mal se configura na presença de uma condição de curto-circuito. Com um curto- circuito, ocorre uma conexão elétrica inesperada ou indesejada entre dois ou mais pontos de um circuito. Essa conexão elétrica pode impactar negativamente a sinalização pretendida, assim como a condução de um nível de tensão desejado, de um ou ambos os pontos do circuito que estão sofrendo o curto-circuito. Por exemplo, um ponto no qual um circuito está tentando gerar uma saída de alto nível de cinco volts (5 V) pode, em vez disso, gerar apenas uma saída de baixo nível abaixo de dois volts (2 V). Sinalização ou processamento incorreto é um resultado provável, que pode levar ao mau funcionamento de um dispositivo usando o circuito integrado.

[0020] Um curto-circuito, ou curto, pode surgir entre dois terminais de E/S de um circuito integrado de várias maneiras diferentes. Por exemplo, empacotar uma matriz de circuito integrado pode introduzir um curto entre dois blocos de E/S diferentes do molde. Além disso, um curto pode se desenvolver entre dois pinos de E/S diferentes de um circuito integrado empacotado quando o circuito integrado está sendo instalado em uma placa de circuito impresso (PCB) ou em outro ambiente. Além disso, um curto pode se desenvolver com o tempo devido à vibração, corrosão ou outros efeitos ambientais.

[0021] O teste do fabricante de um circuito integrado pode ser capaz de descobrir um problema de curto ou outro com um molde de circuito integrado ou um circuito integrado totalmente empacotado em uma instalação de fabricação. Infelizmente, o teste de fábrica pode ser difícil para um circuito integrado que foi incorporado a uma máquina maior. Além disso, o teste de fábrica não pode detectar efeitos ambientais contínuos que podem contribuir inesperadamente para a criação de um curto indesejado depois que um circuito integrado é colocado em serviço no campo. Essas inadequações de testes baseados em fábrica podem ser realmente perigosas se o circuito integrado for empregado em uma função crítica para uma máquina destinada a fornecer uma medida de segurança, tais como dispositivos e equipamentos usados nos campos médico e automotivo.

[0022] Um cenário de uso crítico de segurança para circuitos integrados envolve aplicativos automotivos. Por exemplo, com um ADAS (Sistema Avançado de Assistência ao Condutor), um pino dedicado de um circuito integrado é especificado para relatar quaisquer falhas no circuito integrado, como um sistema em um chip (SoC), para outras partes de um sistema eletrônico ou de computação de um veículo. Este pino dedicado é referido neste documento como um "pino de erro". Um falso positivo ou um falso negativo em um pino de erro, incluindo os falsos sinais causados por um curto com um pino adjacente do pino de erro, pode resultar em uma falha catastrófica de um veículo que pode levar a uma perda de vida. Desta forma, os acidentes podem ser evitados e vidas podem ser salvas tornando o pino de erro resistente aos efeitos de curtos com pinos adjacentes.

[0023] Para resolver esses problemas de confiabilidade e segurança, um pino de um circuito integrado pode ser robusto contra falhas, incluindo falhas causadas por curtos com pinos adjacentes que se desenvolvem depois que um circuito integrado é instalado ou colocado em operação como parte de uma máquina maior. Em implementações exemplificativas, um circuito integrado é resistente aos efeitos de uma condição de curto-circuito entre dois pinos de E/S, enquanto o circuito integrado é implantado no campo. Durante a operação, um detector curto tenta detectar uma condição de curto-circuito entre dois pinos de um circuito integrado. Se uma condição de curto-circuito for detectada entre dois pinos, por exemplo, um efeito da condição de curto-circuito em um pino de prioridade mais alta é ativamente reduzido. Para detectar uma condição de curto-circuito, um nível de tensão de uma saída de um pino resistente a curto-circuito é monitorado usando um ciclo de retorno de um buffer de saída de um bloco resistente a curto que é acoplada ao pino resistente a curto. Se a condição de curto-circuito for detectada com base no nível de tensão do pino resistente a curto, um nível de tensão de um pino adjacente é controlado para ao menos reduzir um efeito da condição de curto-circuito no nível de tensão do pino resistente a curto.

[0024] Mais especificamente, um nível de tensão correspondente a um valor lógico particular pode ser acionado no pino resistente a curto mesmo na presença de um curto com o pino adjacente, controlando o nível de tensão do pino adjacente. Por exemplo, um bloco de saída do pino adjacente pode ser desabilitado para impedir que um nível de tensão do pino adjacente cause um impacto substancial em um nível de tensão correto pretendido do pino resistente a curto. Alternativamente, o nível de tensão do pino adjacente pode ser conduzido no mesmo nível que é destinado ao pino resistente a curto prazo para eliminar a contenção sobre o nível de tensão de saída resultante real.

[0025] Nestas maneiras, um pino de um circuito integrado pode ser resistente a efeitos adversos de um curto que ocorre entre o pino resistente a curto e um pino adjacente. A detecção de curtos e melhoria podem ser realizadas pelo circuito integrado após a instalação e durante a operação no campo. Assim, os curtos podem ser detectados e os maus funcionamentos resultantes podem ser evitados para circuitos integrados implantados em um aplicativo crítico para a segurança ou de outra missão crítica. Por exemplo, um circuito resistente a curto pode ser implementado em conjunto com um pino de erro para um circuito integrado a ser usado em uma aplicação ADAS para garantir que uma falha de circuito integrado possa ser reportada com sucesso a um sistema eletrônico ou de computação de um veículo.

[0026] A FIG. 1 ilustra geralmente a 100 um exemplo de um circuito integrado 106 tendo múltiplos pinos de comunicação, incluindo um pino resistente a curto 102 e múltiplos pinos adjacentes 104. Os pinos de comunicação podem ser implementados como pinos com uma funcionalidade de entrada ou de saída (E/S). O circuito integrado 106 pode ter ao menos um pino resistente a curto (SR) e um ou mais pinos adjacentes (A). Conforme mostrado, um pino resistente a curto 102 está rodeado por oito pinos adjacentes 104. Um curto 108 é representado como estando presente entre o pino resistente a curto 102 e o pino adjacente central superior 104. Um curto 108 pode ser causado, por exemplo, por excesso de material de solda, um fio dobrado ou outro contato, corrosão, uma combinação dos mesmos, e assim por diante.

[0027] O curto 108 pode impactar negativamente uma saída de nível de tensão pelo pino resistente a curto 102 ou o pino adjacente central superior 104 devido à inesperada conexão elétrica entre os dois pinos. Em certas implementações que são descritas neste documento, o curto 108 é detectado, e os efeitos adversos do curto 108 no pino resistente a curto 102 são melhorados. Consequentemente, uma saída de nível de tensão pretendida do pino resistente a curto 102 pode ser produzida ou mantida, mesmo na presença do curto 108. Apenas a título de exemplo, o pino resistente a curto 102 pode ser implementado como um pino de erro em um ambiente ADAS.

[0028] Circuitos de pinos de saída resistentes a curto podem ser implementados em uma variedade de situações diferentes com números diferentes de pinos de E/S. Por exemplo, embora mostrado como parte de uma matriz de pinos na FIG. 1, um pino resistente a curto 102 pode fazer parte de uma linha de pinos de E/S. De modo semelhante, um pino resistente a curto 102 pode estar localizado ao longo de um limite de uma matriz de pinos de E/S. Além disso, circuitos de pinos de saída resistentes a curto-circuito podem ser implementados por um circuito integrado que inclui múltiplos pinos resistentes a curto- circuito. Uma implementação de exemplo específico é descrita abaixo em relação a um pino resistente a curto 102 e um pino adjacente único 104. No entanto, circuitos de pinos de saída resistentes a curto também podem ser realizados com múltiplos pinos adjacentes 104. Por exemplo, circuitos de detecção e melhoramento podem ser implementados em relação a dois ou três pinos 104 adjacentes; no que se refere a quatro pinos adjacentes 104, tal como com quatro pinos que estão dispostos ao longo das direções cardeais (por exemplo, superior-inferior-esquerda- direita) ou com quatro pinos que estão dispostos ao longo de direções diagonais; no que diz respeito a oito pinos adjacentes 104; ou alguma combinação dos mesmos.

[0029] A FIG. 2 ilustra um exemplo de cenário 200 para circuitos de pinos de saída resistentes a curto que inclui um pino resistente a curto 102 e um pino adjacente 104, bem como um circuito resistente a curto 206. O cenário 200 inclui três fases. No topo da FIG. 2, uma primeira fase sem um curto é mostrada. Na fase intermediária, um curto 108 está se desenvolvendo ou acaba de ocorrer. Na parte inferior da FIG. 2, o curto 108 foi melhorado na terceira fase. Com uma melhoria a curto 212, um efeito adverso do curto 108 no pino resistente a curto 102 é reduzido.

[0030] Conforme mostrado, o pino adjacente 104 é acoplado a um bloco adjacente 204. O pino resistente a curto 102 é acoplado a um bloco resistente a curto 202. O bloco resistente a curto 202 e o bloco adjacente 204 são acoplados ao circuito resistente a curto 206. Para a primeira fase, não existe nenhum curto entre o pino resistente a curto 102 e o pino adjacente 104. Consequentemente, um sinal preciso 208 pode ser emitido a partir do pino resistente a curto 102. O sinal preciso 208 representa ou implica uma tensão que está em um nível de tensão, ou pelo menos dentro de uma faixa de níveis de tensão, que é pretendida pelo circuito integrado 106 (da figura 1). Em outras palavras, a informação, tal como um valor lógico, que se destina a ser transportada pelo sinal preciso 208 é capaz de ser corretamente recebida e interpretada por outro circuito integrado ou componente eletrônico que é acoplado ao pino resistente a curto 102.

[0031] Para a segunda fase do cenário 200 no meio da FIG. 2, o curto 108 que é ilustrado entre o pino resistente a curto 102 e o pino 104 adjacente está em desenvolvimento ou ocorreu recentemente. O curto 108 impacta negativamente na capacidade do pino resistente a curto 102 de emitir o sinal preciso 208. Como resultado, um sinal potencialmente interrompido 210 pode ser momentaneamente emitido pelo pino resistente a curto 102. Um sinal interrompido não possui um nível de tensão para transmitir corretamente a informação pretendida em um grau confiável. Em outras palavras, se não fosse para o funcionamento do circuito resistente a curto-circuito 206, a saída de sinal no pino resistente a curto 102 seria corrompida. A partir de uma perspectiva alternativa, o sinal que é emitido a partir do pino resistente a curto 102 pode ser brevemente corrompido enquanto o curto 108 está sendo detectado e antes que o curto possa ser melhorado.

[0032] Para a terceira fase do cenário 200, na parte inferior da FIG. 2, o circuito resistente a curto 206 está operacional para alcançar a melhoria a curto 212. Com a melhoria a curto 212, o pino resistente a curto 102 é habilitado para novamente emitir ou continuar a emitir o sinal preciso 208, apesar da presença do curto 108. Em uma operação exemplificativa, o circuito de resistência a curto 206 é configurado para detectar uma condição de curto- circuito, que é causada pelo curto 108, entre o pino resistente a curto 102 e o pino adjacente 104 e para melhorar a condição de curto-circuito para a detecção do curto 108. A melhoria a curto 212 pode impedir que o pino adjacente 104 impacte (por exemplo, a partir de um impacto substancial) um nível de tensão no pino resistente a curto 102, se for detectada uma condição de curto-circuito. O pino adjacente 104 pode ser considerado impedido de impactar substancialmente um nível de tensão do pino resistente a curto 102 se um nível de tensão pretendido puder ser lido a partir do pino resistente a curto 102, mesmo na presença do curto 108. O circuito resistente a curto 206 pode impedir que o curto 108, o qual se encontra entre o pino resistente a curto 102 e o pino adjacente 104, danifique um sinal de saída do pino 102 resistentes a curto.

[0033] A FIG. 3 ilustra um exemplo de correspondência 300 entre um diagrama orientado para dispositivo 302 e um diagrama orientado para resistência 304 que inclui um pino resistente a curto 102 e um pino adjacente 104. Para o diagrama orientado para dispositivo 302, os transistores são representados. Para o diagrama orientado para resistência 304, os transistores que estão ligados e o curto 108 são modelados com resistores. Os transistores desligados são modelados como um circuito aberto e não são representados.

[0034] Com referência ao diagrama 302 orientado para o dispositivo, as tensões são acionadas nos pinos de saída utilizando dois transistores. Em uma implementação exemplificativa, um par de transistores de efeito de campo (FETs) é acoplado em série entre uma tensão de alimentação e o aterramento para cada pino de saída. Um FET do tipo p (PFET) é acoplado à tensão de alimentação e um FET tipo n (NFET) é acoplado ao aterramento. Um nó entre o PFET e o NFET aciona a tensão no pino de saída.

[0035] Um "1" ou tensão alta pode ser acionado ligando o PFET superior e desligando o NFET inferior. Por outro lado, um "0" ou tensão baixa pode ser acionado desligando o PFET superior e ligando o NFET inferior. Em um cenário exemplificativo que é utilizado para descrever os níveis de tensão relativos para pinos conectados pelo curto 108, um "1" é acionado no pino adjacente 104, e um "0" é acionado no pino resistente a curto 102. Assim, o PFET para o pino adjacente 104 é ligado, e o NFET para o pino resistente a curto 102 é ligado.

[0036] A correspondência 300 é apresentada em termos deste cenário de exemplo, em que o PFET para o pino adjacente 104 e o NFET para o pino resistente a curto 102 estão ligados. Portanto, o diagrama orientado para resistor 304 modela o PFET como um resistor RPMOS (ou seja, a resistência (R) de um FET de semicondutor metal-óxido de canal P (PMOS) que é ligado), a NFET como uma resistência RNMOS (isto é, a resistência (R) de um FET de semicondutor metal-óxido de canal N (NMOS) que é ligado), e o curto 108 como um resistor Rcurto. Estes três resistores são acoplados em série no diagrama 304 orientado por resistor entre uma parte superior tensão VDD (por exemplo, uma tensão de alimentação (VDD)) e uma tensão menor VSS (por exemplo, uma tensão de aterramento (Vss)). O resistor RPMOS é acoplado entre um nó para a tensão superior VDD e o pino adjacente 104. O resistor Rcurto acopla o pino adjacente 104 ao pino resistente a curto 102. E o resistor RNMOS é acoplado entre o pino resistente a curto 102 e um nó para a tensão mais baixa VSS.

[0037] Uma tensão que é observada no pino resistente a curto 102 na presença do curto 108 é denominada VObservada no diagrama 304 orientado para resistor. Um valor ou nível de VObservada depende das voltagens que se destinam a ser conduzidas no pino resistente a curto 102 e no pino adjacente 104, bem como nos valores das resistências dos transistores que estão ligados. O valor de VObservada depende ainda das intensidades relativas dos sinais que são acionados nos pinos de saída. Exemplos de valores que podem ser observados no pino resistente a curto 102 (por exemplo, VObservada) e no pino adjacente 104 em dependência das intensidades dos seus sinais relativos são descritos abaixo com referência aos gráficos da FIG. 4.

[0038] A FIG. 4 descreve, de forma geral, em 400 dois gráficos 402 e 404 que dizem respeito a níveis de tensão de exemplo para um pino resistente a curto 102 e um pino adjacente 104 (por exemplo, da FIG. 3) em torno de uma condição de curto-circuito para diferentes intensidades de acionamento relativas. Cada gráfico inclui formas de onda de níveis de tensão que são exibidas pouco antes, durante o desenvolvimento, e logo após uma condição de curto- circuito. A abscissa ou eixo horizontal reflete o tempo em nanossegundos variando de 4,8 a 5,3 nanossegundos. A ordenada ou eixo vertical reflete a tensão (V) variando de 0,0 a 1,0 para cada gráfico. O gráfico superior 402 representa voltagens de saída observadas se o circuito resistente a curto não estiver operacional ou ainda não tiver melhorado uma condição de curto-circuito, e o gráfico inferior 404 representa as tensões correspondentes que se destinam a ser acionadas pelo pino resistente a curto 102 e o pino adjacente 104. Nove formas de onda 406 a 422 são representadas.

[0039] Com referência ao gráfico inferior 404, as formas de onda 418, 420 e 422 são representadas. Embora a ativação de curto-circuito seja aplicável a ambos os gráficos, a ativação de curto-circuito é representada pela forma de onda 422 no gráfico inferior 404. Conforme mostrado, a condição de curto-circuito desenvolve mais de 0,1 nanossegundos entre 5,0 e 5,1 nanossegundos. A forma de onda 418 indica que o pino resistente a curto 102 destina- se a ser acionado a 1,0 volt ao longo do intervalo de tempo de 0,5 nanossegundo que se estende de 4,8 a 5,3 nanossegundos. A forma de onda 420 indica que o pino adjacente 104 se destina a ser acionado a 0,0 volts ao longo do intervalo de tempo de 0,5 nanossegundo.

[0040] Com referência ao gráfico superior 402, as formas de onda 406, 408, 410, 412, 414 e 416 são apresentadas em pares para três casos diferentes. No primeiro caso, as formas de onda 406 e 408 referem-se a uma situação na qual o pino resistente a curto 102 é acionado de forma relativamente mais forte do que o pino adjacente 104. A forma de onda 406 representa a tensão para o pino resistente a curto 102, e a forma de onda 408 representa a tensão para o pino adjacente 104. No segundo caso, as formas de onda 410 e 412 referem-se a uma situação na qual as forças de condução do pino resistente a curto 102 e do pino adjacente 104 estão relativamente equilibradas. A forma de onda 410 representa a tensão para o pino resistente a curto 102, e a forma de onda 412 representa a tensão para o pino adjacente 104. No terceiro caso, as formas de onda 414 e 416 referem-se a uma situação na qual o pino adjacente 104 é acionado de forma relativamente mais forte do que o pino resistente a curto 102. A forma de onda 414 representa a tensão para o pino resistente a curto 102, e a forma de onda 416 representa a tensão para o pino adjacente 104.

[0041] Em cada um dos três casos, à medida que a condição de curto-circuito se desenvolve, as tensões de saída nos pinos são afastadas dos respectivos níveis de tensão pretendidos. A tensão impulsionada pelo sinal com a força relativamente mais fraca move-se mais para a outra tensão impulsionada pela força relativamente mais forte. Por exemplo, como o pino resistente a curto 102 é acionado de forma relativamente mais forte que o pino adjacente 104 no primeiro caso, a tensão da forma de onda 406 cai de forma relativamente ligeira do nível de tensão de 1,0 V destinado ao pino resistente a curto 102, porém a tensão da forma de onda 408 sobe de forma relativamente significativa a partir do nível de tensão de 0,0 V destinado ao pino adjacente 104. O oposto é verdadeiro para as formas de onda 414 e 416. Em cada um dos três casos, os níveis de tensão de saída que resultam da ocorrência da condição de curto- circuito se movem em direção à tensão central (por exemplo, 0,5 V) em uma faixa de tensão intermediária distante das tensões de 0,0 V e 1,0 V. A ocorrência de um nível de tensão dentro desta faixa de tensão intermediária pode ser utilizada como parte de uma técnica para detectar a ocorrência de uma condição de curto-circuito, cuja técnica descrita mais abaixo com referência ao menos às FIGs. 5, 6 e 8.

[0042] A FIG. 5 ilustra, de um modo geral, em 500 um exemplo de circuitos resistentes a curto 206 que incluem um detector de curto 506 e um controlador de saída 508. Múltiplos sinais 510, 512, 514, 516, 518 e 520 são ilustrados propagando-se dentre ou entre os componentes ilustrados de um circuito integrado. Cada um dos sinais pode ser obtido utilizando um ou mais níveis de tensão diferentes (por exemplo, níveis de tensão baixa, alta e intermediária). Embora não ilustrado separadamente das setas representantes dos sinais, as tensões podem ser produzidas ou existentes através de um fio, um traço, uma tira de metal ou uma combinação destes de um circuito integrado. Exemplos de níveis de tensão são descritos abaixo com referência a um diagrama de temporização da FIG. 6. Cada sinal pode ainda incluir um ou mais outros sinais, conforme descrito abaixo com referência à FIG. 7.

[0043] Conforme mostrado na FIG. 5, a lógica de núcleo para um circuito integrado é representada pela lógica de núcleo de pino resistente a curto 502 e lógica de núcleo de pino adjacente 504. A lógica de núcleo inclui circuitos (não mostrados explicitamente) que permitem que a funcionalidade correspondente a um determinado pino seja implementada. Desta forma, a lógica de núcleo de pino resistente a curto 502 é capaz de executar a funcionalidade correspondente ao pino resistente a curto 102, e a lógica de núcleo de pino adjacente 504 é capaz de executar a funcionalidade correspondente ao pino adjacente 104.

[0044] Em uma implementação exemplificativa, o pino resistente a curto 102 é responsável por comunicar informações críticas, tais como um sinal indicativo de que um airbag deve ser implantado, um sinal informando que uma falha interna foi experimentada pelo circuito integrado, e assim por diante. A lógica de núcleo de pinos resistentes a curto 502 processa dados para produzir tal sinal. O pino adjacente 104 é responsável por comunicações menos críticas. Exemplos incluem um sinal indicativo de pressão baixa nos pneus, um sinal representando pixels em uma tela de exibição, um bit de endereço de memória, e assim por diante. A lógica de núcleo de pino adjacente 504 processa estes dados de entrada ou saída relativamente menos críticos de forma adequada.

[0045] Em implementações exemplificativas, o circuito 206 resistente a curto 206 inclui o detector de curto 506 e o controlador de saída 508. Geralmente, o detector de curto 506 é configurado para detectar uma condição de curto-circuito entre o pino resistente a curto 102 e o pino adjacente 104. E o controlador de saída 508 é configurado para melhorar a condição de curto-circuito detectada ao reduzir um efeito da condição de curto- circuito em um nível de tensão de uma saída do pino resistente a curto-circuito.

[0046] A lógica de núcleo de pinos resistentes a curto 502 é acoplada ao bloco resistente a curto 202. O bloco resistente a curto 202 comunica o sinal 510 à lógica de núcleo de pino resistente a curto prazo 502 e ao detector de curto 506 do circuito resistente a curto 206. O sinal 510 é um ciclo de retorno da tensão em uma saída do bloco resistente a curto 202. Consequentemente, o detector de curto 506 pode monitorar o nível de tensão do sinal de saída no pino resistente a curto 102. Além disso, se o bloco resistente a curto 202 inclui uma capacidade de entrada, a lógica de núcleo de pino resistente a curto 502 pode receber sinais de entrada do pino resistente a curto 102. Para sinais de saída, a lógica de núcleo de pino resistente a curto 502 comunica o sinal 512 ao bloco resistente a curto 202. Assim, a lógica de núcleo de pino resistente a curto 502 pode fornecer um sinal de saída, tal como um relatório de erro, para o pino resistente a curto 102.

[0047] O detector de curto 506 é configurado para monitorar o nível de tensão da saída do pino resistente a curto 102 com base no sinal 510. O detector curto 506 também é configurado para fornecer um indicador de alerta de detecção ao controlador de saída 508 que responde ao nível de tensão da saída do pino resistente a curto 102. O indicador de alerta de detecção é afirmado se um curto for detectado pelo detector curto 506. O detector de curto 506 fornece o indicador de alerta de detecção ao controlador de saída 508 através do sinal 514. O detector de curto 506 pode detectar o curto 108 (da FIG. 2) entre o pino resistente a curto 102 e o pino adjacente 104 com base em um nível de tensão emitido pelo pino resistente a curto 102 utilizando o bloco resistente a curto 202.

[0048] A lógica de núcleo de pino adjacente 504 é acoplada ao bloco adjacente 204. O bloco adjacente 204 comunica o sinal 516 à lógica de núcleo de pino adjacente 504. O sinal 516 fornece dados para a lógica de núcleo de pino adjacente 504 que é inserida para o circuito integrado através do pino adjacente 104. A lógica de núcleo de pino adjacente 504 é também acoplada ao controlador de saída 508. A lógica de núcleo de pino adjacente 504 comunica o sinal 518 ao controlador de saída 508. O sinal 518 pode transportar dados de saída para a lógica de núcleo de pinos adjacente 504. Os dados de saída são encaminhados através do controlador de saída 508, de modo que o controlador de saída 508 possa atuar como uma porta de acesso para a funcionalidade de saída de dados para o pino adjacente 104.

[0049] O controlador de saída 508 controla uma saída de bloco adjacente 204 para o pino adjacente 104 usando o sinal 520. O controlador de saída 508 pode controlar a saída do pino adjacente 104 para, ao menos, reduzir um impacto do pino adjacente 104 em um nível de tensão de um sinal emitido pelo pino resistente a curto 102 baseado no sinal 514 do detector de curto 506. Caso o indicador de alerta de detecção do sinal 514 não for afirmado, o controlador de saída 508 encaminha o nível de tensão do sinal 518 para o sinal 520 para permitir que a lógica de núcleo de pino adjacente 504 emita os dados desejados no pino adjacente 104 através do bloco adjacente 204.

[0050] Por outro lado, se o indicador de alerta de detecção do sinal 514 for afirmado, o controlador de saída 508 configura o sinal 520 de modo que a saída do pino adjacente 104 não interrompa o sinal pretendido no pino resistente a curto 102, mesmo na presença de um curto entre o pino adjacente 104 e o pino resistente a curto 102. Por exemplo, o controlador de saída 508 pode usar o sinal 520 para desabilitar a saída do bloco adjacente 204. Alternativamente, o controlador de saída 508 pode utilizar o sinal 520 para fazer com que o bloco adjacente 204 acione um sinal no pino adjacente 104 que seja o mesmo que o sinal pretendido para o pino resistente a curto 102. O controlador de saída 508 pode controlar o nível de tensão do pino adjacente 104 fazendo com que uma saída do pino adjacente 104 tenha um valor de tensão que corresponde a um nível de tensão correto para o pino resistente a curto 102, com o nível de tensão correto indicado pela lógica de núcleo de pino resistente a curto 502. O controlador de saída 508 pode controlar uma saída do pino adjacente 104 para impedir que o curto 108 (da FIG. 2) interrompa o sinal de saída do pino resistente a curto 102. Estas implementações exemplificativas, assim como detalhes adicionais incluindo buffers dos blocos de comunicação e sinais adicionais comunicados, são descritos abaixo com referência à Fig. 7.

[0051] A FIG. 6 ilustra um exemplo de diagrama de temporização 600 para níveis de tensão de um pino resistente a curto 102 e um pino adjacente 104 (da FIG. 5) se ocorrer um curto entre os dois pinos. Além de um sinal de relógio 602, são mostrados sinais de tensão em múltiplos componentes diferentes, tais como pinos diferentes. O diagrama de temporização 600 inclui porções alta, média e baixa. A parte superior representa o sinal de relógio 602. A porção média representa os níveis de tensão se ocorrer um curto na ausência de circuitos resistentes a curto. A porção inferior descreve os níveis de tensão se ocorrer um curto-circuito com curto-resistente. Um curto ocorre após o quinto limite descendente do sinal de relógio 602, conforme mostrado na seta 616.

[0052] Na porção média do diagrama de temporização 600, um sinal de pino adjacente 604 é acionado baixo no primeiro limite de subida do sinal de relógio 602. No segundo limite de subida do sinal de relógio 602, um sinal de pino resistente a curto 606 é acionado alto. O nível de tensão pretendido para o pino resistente a curto 102 é acionado alto. No entanto, o curto entre o pino adjacente 104 e o pino resistente a curto 102, que ocorre na seta 616, afeta negativamente o nível de tensão pretendido na ausência de circuitos de resistência a curto. Um sinal de pino resistente a curto (com curto) 608 reflete este impacto adverso. Tal como indicado por uma seta 618, o sinal de pino resistente a curto (com curto) 608 assume um nível de tensão intermediário após o curto na ausência de esforços para melhorar o curto. Esta tensão intermediária não consegue transmitir o sinal pretendido no pino resistente a curto 102.

[0053] Na parte inferior do diagrama de temporização 600, os níveis de tensão de sinais no pino resistente a curto 102 e no pino adjacente 104 são mostrados na presença da melhoria a curto 212 que é efetuada pelo circuito resistente a curto 206 (da FIG. 5). Um sinal de saída de detector de curto 610 é afirmado (por exemplo, vai para alto), responsivo à ocorrência do curto na seta 616, porque o detector curto 506 detecta a existência do curto com base na tensão intermediária que ocorre momentaneamente no pino resistente a curto 102. O controlador de saída 508 faz com que um sinal de pino adjacente (com curto) 612 aumente conforme indicado pela linha pontilhada. Em outras palavras, conforme indicado por uma seta 620, o pino adjacente 104 é acionado pelo controlador de saída 508 que responde à afirmação do sinal de saída de detector de curto 610. Devido à versão melhorada do sinal de pino adjacente (com curto) 612 ser também uma tensão alta, o nível de tensão do pino adjacente 104 não entra em conflito com o nível de tensão do pino resistente a curto 102. Consequentemente, o sinal de pino resistente a curto (com curto) 614 continua a ser mantido a uma tensão alta após a ocorrência do curto. Em outras palavras, conforme indicado por uma seta 622, uma saída do pino resistente a curto 102 é mantida a um nível de tensão pretendido devido aos esforços de melhoria dos circuitos resistentes a curto 206.

[0054] A FIG. 7 ilustra, de forma genérica, em 700 outro exemplo de circuitos 206 resistentes a curto que inclui o detector de curto 506 e o controlador de saída 508 em conjunto com os tampões de entrada e saída do bloco resistente a curto 202 e o bloco adjacente 204. Em comparação com a FIG. 5, a FIG. 7 ilustra componentes e implementações de exemplo adicionais. Conforme mostrado na FIG. 7, o bloco resistente a curto 202 inclui um buffer de saída 702 e um buffer de entrada 706, e o bloco adjacente 204 inclui um buffer de saída 704 e um buffer de entrada 708. O sinal 518 entre a lógica de núcleo de pino adjacente 504 e o controlador de saída 508 é mostrado para incluir dois sinais: um sinal 518-1 e um sinal 518-2. Do mesmo modo, o sinal 520 entre o controlador de saída 508 e o bloco adjacente 204 é mostrado para incluir dois sinais: um sinal 520-1 e um sinal 520-2. Um componente adicional do circuito 206 resistente a curto é também representado: lógica de controle de entrada de pino adjacente 714 (AP ICL). Sinais associados com este componente de lógica de controle de entrada incluem sinais 718 e 720.

[0055] Em implementações exemplificativas, o detector de curto 506 também fornece o sinal 514 tendo um indicador de alerta de detecção para uma lógica de controle de entrada de pino adjacente 714 e para a lógica para lidar com o registo de diagnóstico e interrupções. Para fins de registro de diagnóstico, os curtos detectados podem ser registrados, catalogados e analisados. Para fins de interrupção, um curto detectado pode precipitar uma interrupção de um ou mais processos que estão a bordo do circuito integrado ou um encaminhamento da interrupção para outro circuito integrado.

[0056] Em uma implementação exemplificativa, um terminal de ativação de saída da memória temporária de saída 702 é afirmado para que a informação, tal como um relatório de falha ou outros dados que são fornecidos a partir da lógica de núcleo de pino resistente a curto 502 através do sinal 512, possa ser disponibilizada como uma saída no pino resistente a curto 102 através do bloco resistente a curto 202. A lógica de núcleo de pino resistente a curto 502 pode ativar o buffer de entrada 706 do bloco resistente a curto 202 ao proporcionar uma indicação de permissão de entrada (por exemplo, afirmando) um terminal de ativação de entrada do buffer de entrada 706 utilizando o sinal 712. Caso habilitado, o buffer de entrada 706 é capaz de fornecer dados que são introduzidos no circuito integrado através do pino resistente a curto- circuito 102 à lógica de núcleo de pino resistente a curto 502 através do sinal 510. O buffer de entrada 706 do bloco resistente a curto 202 pode também fornecer, através do sinal 510 para fins de detecção de curto, um ciclo de retorno da tensão real produzida na saída do buffer de saída 702, que corresponde à saída para o pino resistente a curto 102.

[0057] Assim, o detector de curto 506 monitora a tensão na saída do pino resistente a curto 102, que é obtida através do sinal 510 como um ciclo de retorno da saída do bloco resistente a curto 202, para detectar uma condição de curto-circuito. Em uma implementação exemplificativa, o detector de curto 506 determina se existe uma condição de curto-circuito com base em uma comparação da tensão na saída do pino resistente a curto 102 a um limite de tensão alta e a um limite de tensão baixa. Esta implementação é descrita em maiores detalhes abaixo com referência à FIG. 8. Em outro exemplo de implementação, o detector de curto 506 determina se existe uma condição de curto-circuito com base em uma comparação da tensão na saída do pino resistente a curto 102 a um nível de tensão pretendido ou correto que é indicado pela lógica de núcleo de pino resistente a curto 502, tal como através do sinal 512. (Embora não seja explicitamente mostrado na FIG. 7, o sinal 512 pode ser encaminhado para o detector de curto 506.) O detector de curto 506 determina a existência de um curto se o nível de tensão de ciclo de retorno se desviar do nível de tensão pretendido em mais de um limite de desvio. O limite de desvio pode ser baseado em um número absoluto de volts (por exemplo, 0,05 V, 0,10 V, etc.), com base em uma porcentagem do nível de tensão alta pretendido ou diferencial de tensão máxima entre níveis de sinal baixos e altos (por exemplo, 5% destes, 10% destes, etc.), com base em uma tolerância para a variação do sinal num dado sistema, com base em uma sua combinação, e assim por diante.

[0058] A lógica de controle de entrada de pino adjacente 714 controla a entrada do pino adjacente 104 ao controlar um terminal de ativação de entrada do buffer de entrada 708 do bloco adjacente 204. Em um modo operacional regular, a lógica de núcleo de pinos adjacente 504 fornece o sinal 718 à lógica de controle de entrada de pino adjacente 714 como uma indicação de entrada de permissão para o buffer de entrada 708. No modo operacional regular, a lógica de controle de entrada de pino adjacente 714 passa a indicação de permissão de entrada do sinal 718 para o terminal de ativação de entrada do depósito de entrada 708 através do sinal 720. Em um modo de melhoramento de curto, no entanto, a lógica de controle de entrada de pino adjacente 714 sobrepõe o sinal 718 que responde a um indicador de alerta de detecção afirmativo do sinal 514. Se o indicador de alerta de detecção for confirmado, a lógica de controle de entrada de pino adjacente 714 desativa o tampão de entrada 708 através do sinal 720 para salvaguardar a lógica de núcleo de pino adjacente 504. A lógica de controle de entrada de pinos adjacente 714 pode ser implementada utilizando, por exemplo, um multiplexador de dois para um que tenha o sinal 718 como uma entrada e um sinal de não confirmação predefinido como outra entrada e que seja controlado pelo indicador de alerta de detecção do sinal 514. Se ativado, o buffer de entrada 708 do bloco adjacente 204 é capaz de fornecer dados que são introduzidos no circuito integrado através do pino adjacente 104 à lógica de núcleo de pino adjacente 504 através do sinal 516. Embora não seja mostrado na FIG. 7, a lógica de controle de entrada de pino resistente a curto pode, adicionalmente ou alternativamente, ser implementada. Se implementada, a lógica de controle de entrada de pino de baixa resistência pode operar de maneira análoga à lógica de controle de entrada de pino adjacente 714. Por exemplo, a lógica de controle de entrada de pino resistente a curto pode sobrepor o sinal 712 responsivo a um indicador de alerta de detecção declarado do sinal 514 e desabilitar o buffer de entrada 706 por meio de outro sinal (não explicitamente mostrado) acoplado ao terminal de entrada habilitado do buffer de entrada 706.

[0059] Múltiplos sinais são enviados para ou enviados do controlador de saída 508. O detector de curto 506, por exemplo, fornece o sinal 514 que é afirmado como um indicador de alerta de detecção se for detectado um curto. A lógica do núcleo de pino resistente a curto 502 fornece o sinal 512, que representa os dados a serem emitidos pelo pino resistente a curto 102 - tal como uma indicação de falha, ao controlador de saída 508. A lógica de núcleo de pino adjacente 504 fornece o sinal 518-1, que transporta dados, e o sinal 518-2, que transporta uma indicação de habilitação de saída, para o controlador de saída 508. O controlador de saída 508 encaminha dados através do sinal 520-1 para o buffer de saída 704 do bloco adjacente 204 para exposição no pino adjacente 104. O controlador de saída 508 também fornece uma indicação de habilitação de saída através do sinal 520-2 para um terminal de habilitação de saída do buffer de saída 704.

[0060] Em um modo operacional regular, o controlador de saída 508 passa dados recebidos da lógica de núcleo de pino adjacente 504 através do sinal 518-1 para o buffer de saída 704 através do sinal 520-1. O controlador de saída 508 também encaminha uma indicação de ativação de saída, que pode ser confirmada ou não confirmada, recebida da lógica de núcleo de pinos adjacente 504 através do sinal 518-2 para o terminal de ativação de saída do amortecedor de saída 704 através do sinal 520-2. Um modo de melhoria de curto é introduzido em resposta à afirmação do indicador de alerta de detecção do sinal 514 a partir do detector de curto 506. No modo de melhoramento curto, o controlador de saída 508 controla uma saída do pino adjacente 104 controlando o buffer de saída 704 para reduzir um impacto do pino adjacente 104 no pino resistente a curto 102 no caso em que o circuito integrado experimenta um curto.

[0061] Em uma implementação exemplificativa para o modo de melhoramento de curto, o controlador de saída 508 utiliza o sinal 520-2 para desativar o terminal de habilitação de saída do amortecedor de saída 704 para impedir que a almofada adjacente 204 acione uma tensão no pino adjacente 104. Em uma implementação alternativa, o controlador de saída 508 fornece um nível de tensão para o tampão de saída 704 através do sinal 520-1. O nível de tensão no sinal 520-1 ajustado para coincidir com o nível de tensão recebido da lógica de núcleo do pino de resistente a curto 502 através do sinal 512. O controlador de saída 508 também ativa o terminal de ativação de saída do amortecedor de saída 704 através do sinal 520-2. Consequentemente, o tampão de saída 704 aciona um nível de tensão no pino adjacente 104 que é o mesmo que a tensão a ser acionada pelo nó de saída 702 no pino resistente a curto 102, o qual reduz a contenção. Estas implementações são descritas em maiores detalhes abaixo com referência à FIG. 9.

[0062] A FIG. 8 ilustra, de um modo geral, em 800, um exemplo de circuitos para o detector de curto 506 do circuito resistente a curto 206 (da FIG. 7). Conforme ilustrado, o detector de curto 506 inclui um sensor de tensão 802, um inversor 804, um flip-flop DQ 806 e uma porta OU 808. De forma geral, o sensor de tensão 802, o inversor 804, o flip-flop DQ 806 e a porta OU 808 são acoplados em série da esquerda para a direita na FIG. 8. À esquerda, o detector de curto 506 é provido de três sinais 510, 810 e 812, cada um dos quais é alimentado ao sensor de tensão 802. O sinal 510 é recebido a partir do buffer de entrada 706 do bloco resistente a curto 202 (ambos da FIG. 7) e transporta a tensão do circuito de retorno 816 da saída do bloco resistente a curto 202 do pino resistente a curto 102. O sinal 810 fornece um limite de tensão alta 818, e o sinal 812 fornece um limite de tensão baixa 820.

[0063] Em uma operação exemplificativa, o sensor de tensão 802 compara o nível de tensão do circuito de retorno 816 ao limite de tensão alta 818 e ao limite de tensão baixa 820. Se o nível de tensão do ciclo de retorno 816 estiver acima do limite de tensão alta 818 ou abaixo do limite de tensão baixa 820, nenhum alarme é gerado. Por outro lado, se o nível de tensão do ciclo de retorno 816 estiver abaixo do limite de tensão alta 818 e acima do limite de tensão baixa 820, o sensor de tensão 802 gera um alarme 826. Em outras palavras, se o nível de tensão do ciclo de retorno 816 está entre o limite de tensão baixa 820 e o limite de tensão alta 818, o nível de tensão está em um valor de tensão intermediária indicativo de uma condição de curto-circuito. O sensor de tensão 802 pode gerar um alarme 826 que é indicativo do curto 108 (da figura 2) com base no nível de tensão produzido pelo pino resistente a curto 102, um limite de tensão alta 818, e um limite de tensão baixa 820. O sensor de tensão 802 fornece o alarme 826 como um sinal 814 a uma entrada do inversor 804.

[0064] Neste exemplo, o alarme 826 é acionado pela queda da tensão na entrada do inversor baixo 804. Consequentemente, a tensão na saída do inversor 804, que é designado como um nó 824, torna-se alta. O nó 824 é acoplado a uma entrada de ativação de relógio do flip-flop DQ 806 e a uma entrada superior da porta OU 808. A entrada "D" do flip-flop DQ 806 está ligada a uma tensão alta, conforme representado pelo "1". A saída "Q" é acoplada a uma entrada inferior da porta OU 808. A mudança do nível de tensão na saída do inversor 804 simula um limite ascendente de um sinal de relógio no nó 824. O limite ascendente do sinal de relógio simulado aciona o flip-flop DQ 806. O flip-flop disparado por DQ 806 propaga o "1" na entrada "D" para a saída "Q" do flip-flop 806 do DQ. A tensão alta no nó 824 devido à afirmação do sinal 814 como o alarme 826 faz com que a porta OU 808 emita uma tensão alta para uma afirmação do indicador de alerta de detecção 822.

[0065] O flip-flop DQ 806 serve para travar o alarme 826 que indica uma detecção curta. A indicação pode ser armazenada até ser liberada pelo software ou outro hardware. O detector curto 506 emite o indicador de alerta de detecção confirmado 822 como o sinal 514, que é comunicado ao controlador de saída 508. Um exemplo de como o controlador de saída 508 usa e responde ao indicador de alerta de detecção declarado 822 é descrito abaixo com referência à FIG. 9

[0066] A FIG. 9 ilustra, geralmente, em 900 um exemplo de circuito para o controlador de saída 508 do circuito resistente a curto 206 (da FIG. 7). Conforme mostrado, o controlador de saída 508 inclui dois multiplexadores: um multiplexador de ativação 902 e um multiplexador de dados 904. Ambos são multiplexadores de dois para um que selecionam entre duas entradas uma saída para encaminhamento baseada no indicador de alerta de detecção 822. O indicador de alerta de detecção 822 é fornecido a um terminal de controle de cada multiplexador como o sinal 514, que é recebido do detector de curto 506. Se o indicador de alerta de detecção 822 for declarado, um modo de melhoria de curto é inserido e cada multiplexador muda da seleção de uma entrada mais alta para a seleção de uma entrada mais baixa.

[0067] O multiplexador de ativação 902 possui uma entrada superior que recebe uma indicação de ativação da lógica de núcleo de pinos adjacente 504 como o sinal 518-2. O multiplexador de ativação 902 possui uma entrada inferior que recebe um sinal de confirmação predefinido 906. O multiplexador de ativação 902 envia uma indicação de ativação 908 como o sinal 520-2 para o terminal de ativação de saída do buffer de saída 704 do bloco adjacente 204 (da FIG. 7). O multiplexador de ativação 902 pode ser multiplexado a partir de um sinal de ativação correspondente à lógica de núcleo de pino adjacente 504 (por exemplo, o sinal 518-2 carregando uma indicação de ativação) para o sinal de confirmação 906 responsivo à detecção do curto 108 (da Figura 2) entre o pino resistente a curto 102 e o pino adjacente 104.

[0068] O multiplexador de dados 904 possui uma entrada superior que recebe dados da lógica de núcleo de pino adjacente 504 como o sinal 518-1. O multiplexador de dados 904 possui uma entrada mais baixa que recebe dados da lógica de núcleo de pinos resistentes a curto 502 como o sinal 512. O multiplexador de dados 904 envia os dados 910 como o sinal 520-1 para a entrada do buffer de saída 704 do bloco adjacente 204. O multiplexador de dados 904 pode multiplexar a partir de um primeiro sinal de dados para o pino adjacente 104 (por exemplo, o sinal 518-1 transportando dados da lógica de núcleo de pino adjacente 504) para um segundo sinal de dados para o pino resistente a curto 102 (por exemplo, sinal 512 que transporta dados da lógica de núcleo de pino resistente a curto 502) que responde à detecção do curto 108 entre o pino resistente a curto 102 e o pino adjacente 104.

[0069] Em um modo operacional regular, o indicador de alerta de detecção 822 do detector de curto 506 não é declarado. O multiplexador de ativação 902 envia uma indicação de ativação a partir da lógica de núcleo de pino adjacente 504 como a indicação de ativação 908 para o sinal 520-2. O multiplexador de dados 904 encaminha os dados da lógica de núcleo de pino adjacente 504 como os dados 910 para o sinal 520-1. Desta forma, para o modo operacional regular, o controlador de saída 508 encaminha a indicação de habilitação e os dados da lógica de núcleo de pino adjacente 504 para o buffer de saída 704 do bloco adjacente 204.

[0070] Em contraste, para um modo de melhoramento de curto, o indicador de alerta de detecção 822 do detector de curto 506 é afirmado. Em uma implementação, um sinal de confirmação predefinido (não mostrado) pode ser multiplexado da entrada inferior do multiplexador de ativação 902 como a indicação de habilitação 908 para o sinal 520-2 para desabilitar o buffer de saída 704 da tecla adjacente 204 para impedir o pino 104 adjacente de entrar em conflito com o pino resistente a curto 102. Em uma implementação alternativa, o multiplexador de ativação 902 fornece o sinal de confirmação predefinido 906 como a indicação de ativação 908 para o sinal 520-2 em resposta ao indicador de alerta de detecção confirmado 822. O multiplexador de dados 904 também fornece dados da lógica de núcleo de pino resistente a curto 502 como os dados 910 para o sinal 520-1. Assim, para esta implementação do modo de melhoramento de curto, o controlador de saída 508 fornece uma indicação de ativação confirmada e dados da lógica de núcleo de pino resistente a curto 502 para o buffer de saída 704 do bloco adjacente 204. Devido ao fato de tanto o pino adjacente 104 quanto o pino resistente a curto 102 se tratarem de dados de saída recebidos da mesma fonte, que é a lógica de pino resistente a curto 502, os níveis de tensão e os valores lógicos correspondentes que são emitidos em ambos os pinos são os mesmos e não crie contenção entre si.

[0071] A FIG. 10 é um diagrama de fluxo ilustrando um exemplo de processo 1000 para circuitos de pinos de saída resistentes a curto. O processo 1000 é descrito na forma de um conjunto de blocos 1002 a 1006 que especificam operações que podem ser realizadas. No entanto, as operações não estão necessariamente limitadas à ordem mostrada na FIG. 10 ou descritas neste documento, para as operações podem ser implementadas em ordens alternativas ou em maneiras completas ou parcialmente sobrepostas. As operações representadas pelos blocos ilustrados do processo 1000 podem ser realizadas por um circuito integrado, tal como um circuito integrado 106 da FIG. 1, que é descrito acima. Por exemplo, as operações do processo 1000 podem ser realizadas pelo circuito resistentes a curto 206 das FIGS. 5 e 7.

[0072] No bloco 1002, um nível de tensão real em uma saída de um pino resistente a curto é monitorada. Por exemplo, um circuito resistente a curto 206 de um circuito integrado 106 pode monitorar um nível de tensão real em uma saída de um pino resistente a curto 102. Por exemplo, um detector de curto 506 pode receber um nível de tensão através de um ciclo de retorno 816 de uma saída de um bloco resistente a curto 202 para o pino resistente a curto 102, o nível de tensão transportado em um sinal 510 que é fornecido a partir de um buffer de entrada 706 bloco resistente a curto 202.

[0073] No bloco 1004, é determinado se o nível de tensão real para a saída do pino de curta resistência se desvia de um nível de tensão pretendido para a saída do pino resistente a curto. Por exemplo, o circuito resistente a curto 206 pode determinar se o nível de tensão real obtido com o circuito de retorno 816 da saída do pino resistente a curto 102 através do buffer de entrada 706 se desvia de um nível de tensão pretendido para a saída do pino resistente a curto 102 no buffer de saída 702. Esta determinação pode ser, ao menos, parcialmente efetuada pelo detector de curto 506 através de, por exemplo, comparação do nível de tensão do sinal 510 do buffer de entrada 706 com um nível de tensão de uma lógica de núcleo do pino de resistência a curto 502 que é provida para o buffer de saída 702 para o pino resistente a curto 102. Se o valor de tensão previsto para a saída no pino resistente a curto 102 é diferente da tensão real monitorada no pino resistente a curto 102 por mais de um limite de desvio, a existência de um curto 108 entre o pino resistente a curto 102 e um o pino adjacente 104 pode ser inferida.

[0074] No bloco 1006, uma saída de um pino adjacente é controlada com base na determinação. Por exemplo, o circuito resistente a curto 206 pode controlar uma saída do pino adjacente 104 com base na determinação. Para que seja concretizada, um controlador de saída 508 pode permitir que a lógica de núcleo de pino adjacente 504 dirija um buffer de saída 704 de um bloco adjacente 204 se o nível de tensão real do pino resistente a curto 102 não for determinado para desviar do nível de tensão pretendido. Entretanto, se for determinado que o nível de tensão real do pino resistente a curto 102 se desvia do nível de tensão pretendido, conforme indicado por um indicador de alerta de detecção 822 que é fornecido ao controlador de saída 508, o controlador de saída 508 pode controlar a saída do pino adjacente 104, de tal modo que o pino adjacente 104 não continue a fazer com que o nível de tensão real do pino resistente a curto 102 se desvie do seu nível de tensão pretendido.

[0075] Em uma implementação exemplificativa, para o monitoramento do bloco 1002, a saída do pino resistente a curto corresponde a um buffer de saída de um bloco resistente a curto que é acoplado ao pino resistente a curto, e o monitoramento inclui o monitoramento do nível de tensão real no buffer de saída do bloco resistente a curto. Por exemplo, a saída do pino resistente a curto 102 pode corresponder a um buffer de saída 702 de um bloco resistente a curto 202 que é acoplado ao pino resistente a curto 102, e o monitoramento pode incluir a monitoramento do nível de tensão real no buffer de saída 702 do bloco resistente a curto 202. Este monitoramento da saída do amortecedor de saída 702 pode ser obtido ao utilizar um amortecedor de entrada 706 do bloco resistente a curto 202, que retorna à tensão de saída real para circuitos resistentes a curto 206 para análise de detecção de curto realizada pelo detector de curto 506.

[0076] Em uma implementação exemplificativa, a determinação do bloco 1004 inclui a comparação do nível de tensão real com um limite de tensão alta e um limite de tensão baixa e a determinação de que o nível de tensão real se desvia do nível de tensão pretendido se o nível de tensão real estiver entre o limite de tensão alta e o limite de tensão baixa. Por exemplo, o detector de curto 506 (por exemplo, o sensor de tensão 802) pode comparar o nível de tensão real obtido a partir do buffer de entrada 706 do bloco resistente a curto 202 a um limite de tensão alta 818 e um limite de tensão baixa 820. O detector de curto 506 pode também determinar que o nível de tensão real se desvia do nível de tensão pretendido obtido a partir da lógica de núcleo de pino resistente a curto 502 se o nível de tensão real estiver entre o limite de tensão alta 818 e o limite de tensão baixa 820.

[0077] Em outra implementação exemplificativa, a determinação do bloco 1004 inclui a comparação do nível de tensão real com o nível de tensão pretendido, com o nível de tensão pretendido indicado pela lógica de núcleo de pino resistente a curto e a determinação de que o nível de tensão real se desvia do nível de tensão pretendido se o nível de tensão real se desvia do nível de tensão pretendido em mais de um limite de desvio. Por exemplo, o detector de curto 506 pode comparar o nível de tensão real obtido a partir do buffer de entrada 706 do bloco resistente a curto 202 para o nível de tensão pretendido, o qual é proporcionado pela lógica de núcleo de pino resistente a curto 502. O detector de curto 506 também pode determinar que o nível de tensão real se desvie do nível de tensão pretendido se o nível de tensão real se desviar do nível de tensão pretendido em mais de um limite de desvio, tal como 0,1 V ou 5% de oscilação de tensão entre níveis de tensão baixa e níveis de tensão alta.

[0078] Em uma implementação exemplificativa, o controle do bloco 1006 inclui a desativação da saída do pino adjacente se o nível de tensão real for determinado para desviar do nível de tensão pretendido. Por exemplo, o controlador de saída 508 pode desabilitar uma saída do pino adjacente 104 pela desativação de um terminal de habilitação de saída do buffer de saída 704 do bloco adjacente 204.

[0079] Em outro exemplo de implementação, o controle do bloco 1006 inclui fazer com que a saída do pino adjacente seja acionada ao nível de tensão pretendido, se o nível de tensão real à saída do pino resistente a curto for determinado a desviar-se do nível de tensão pretendido para a saída do pino resistente a curto. Por exemplo, o controlador de saída 508 pode fazer com que a saída do pino adjacente 104 seja acionada em um nível de tensão fornecido pela lógica de núcleo de pino resistente a curto 502 através do sinal 512 se o nível de tensão real na saída do pino resistente a curto 102, conforme obtido pelo detector de curto 506 a partir do buffer de entrada 706 desvia do nível de tensão pretendido para a saída do pino de resistência a curto 102.

[0080] Em uma implementação exemplificativa, o processo 1000 também inclui, após a operação de controle, uma repetição das operações de monitoramento e determinação. Se o nível de tensão real da saída do pino de resistência a curto continua a desviar do nível de tensão pretendido, o processo 1000 inclui ainda controlar uma saída de um segundo pino adjacente. Em outras palavras, se um primeiro esforço de melhoria em relação a um primeiro pino adjacente 104 não for bem-sucedido, pode ser efetuado um segundo esforço de melhoria em relação a um segundo pino adjacente 104. O circuito resistente a curto 206 pode continuar a controlar a saída de diferentes pinos adjacentes 104 até que a condição de curto-circuito seja melhorada e o pino adjacente 104 envolvido no curto 108 seja implicitamente verificado.

[0081] A menos que o contexto determine o contrário, o uso da palavra "ou" pode ser considerado como o uso de um termo "inclusive ou", ou que permita a inclusão ou a aplicação de um ou mais itens vinculados pela palavra "ou" (por exemplo, A frase "A ou B" pode ser interpretada como permitindo apenas "A", permitindo apenas "B", ou permitindo tanto "A" quanto "B"). Embora o assunto tenha sido descrito em linguagem específica para características estruturais ou operações metodológicas, deve ser entendido que o assunto definido nas reivindicações em anexo não se limita necessariamente às características ou operações específicas descritas acima, incluindo não necessariamente estar limitado às organizações nas quais os recursos são organizados ou as ordens nas quais as operações são executadas.

Claims

1. Circuito integrado (500) compreendendo: um pino resistente a curto (102); um pino adjacente (104); um bloco resistente a curto (202) acoplado ao pino resistente a curto; um bloco adjacente (204) acoplado ao pino adjacente; uma lógica de núcleo de pino resistente a curto (502) configurada para produzir um primeiro sinal para o pino resistente a curto; uma lógica de núcleo de pino adjacente (504) configurada para produzir um segundo sinal para o pino adjacente; e um circuito resistente a curto (206) acoplado ao bloco resistente a curto e ao bloco adjacente, o circuito resistente a curto sendo configurado para: detectar uma condição de curto-circuito entre o pino resistente a curto e o pino adjacente; e caracterizado por ser adicionalmente configurado para: evitar que o segundo sinal seja produzido no pino adjacente em resposta à detecção da condição de curto- circuito.

2. Circuito integrado (500), de acordo com a reivindicação 1, caracterizado pelo circuito resistente a curto compreender: um detector de curto (506) configurado para detectar a condição de curto-circuito entre o pino resistente a curto e o pino adjacente; e um controlador de saída (508) configurado para evitar que o segundo sinal seja produzido no pino adjacente em resposta à detecção da condição de curto-circuito.

3. Circuito integrado (500), de acordo com a reivindicação 2, caracterizado pelo detector de curto (506) ser ainda configurado para: monitorar um nível de tensão no pino resistente a curto; e prover um indicador de alerta de detecção para o controlador de saída responsivo ao nível de tensão.

4. Circuito integrado (500), de acordo com a reivindicação 3, caracterizado pelo detector de curto (506) ser ainda configurado para gerar o indicador de alerta de detecção caso o nível de tensão no pino resistente a curto possua um valor de tensão intermediário, que esteja entre um limite de tensão alta e um limite de tensão baixa.

5. Circuito integrado (500), de acordo com a reivindicação 3, caracterizado pelo detector de curto (506) ser ainda configurado para gerar o indicador de alerta de detecção caso o nível de tensão do pino resistente a curto desvie de um nível de tensão pretendido do primeiro sinal por mais do que um limite de desvio.

6. Circuito integrado (500), de acordo com a reivindicação 2, caracterizado pelo controlador de saída (508) ser ainda configurado para: receber um indicador de alerta de detecção proveniente do detector de curto; e controlar um nível de tensão no pino adjacente responsivo ao indicador de alerta de detecção.

7. Circuito integrado (500), de acordo com a reivindicação 6, caracterizado pelo controlador de saída (508) ser ainda configurado para controlar o nível de tensão no pino adjacente através de não confirmação de um terminal de habilitação de saída do bloco adjacente, ou ao fazer com que o pino adjacente possua um valor de tensão que corresponda a um nível de tensão pretendido para o pino resistente a curto, em que a lógica de núcleo de pino resistente a curto é configurada para prover o primeiro sinal para o controlador de saída, o primeiro sinal sendo indicativo do nível de tensão pretendido para o pino resistente a curto.

8. Circuito integrado (500), de acordo com a reivindicação 1, caracterizado por: o pino resistente a curto (102) compreender um pino de erro para o circuito integrado; e o pino de erro ser configurado para emitir um valor lógico particular do primeiro sinal caso o circuito integrado experimente uma falha.

9. Circuito integrado (500), de acordo com a reivindicação 8, caracterizado pelo circuito resistente a curto (206) ser ainda configurado para controlar uma saída do bloco adjacente para impedir o pino adjacente de impactar em um nível de tensão no pino de erro caso a condição de curto-circuito seja detectada, o nível de tensão correspondendo ao valor lógico particular.

10. Circuito integrado (500), de acordo com a reivindicação 1, caracterizado pelo circuito integrado compreender parte de um Sistema Avançado de Assistência ao Condutor, ADAS.

11. Circuito integrado (500), de acordo com a reivindicação 1, caracterizado por: o bloco resistente a curto (102) compreender um primeiro bloco de entrada/saída; e o bloco adjacente (204) compreender um segundo bloco de entrada/saída.

12. Circuito integrado (500), de acordo com a reivindicação 1, caracterizado pelo pino resistente a curto (102) compreender um pino de erro configurado para reportar uma ocorrência de uma falha que é detectada pelo circuito integrado de acordo com uma aplicação de Sistema Avançado de Assistência ao Condutor, ADAS.

13. Circuito integrado (500), de acordo com a reivindicação 1, caracterizado por compreender ainda: um segundo pino adjacente; e um segundo bloco adjacente acoplado ao segundo pino adjacente, em que o circuito resistente a curto (206) é ainda acoplado ao segundo bloco adjacente, o circuito resistente a curto sendo ainda configurado para detectar uma segunda condição de curto-circuito entre o pino de curto-circuito e o segundo pino adjacente e para reduzir um efeito da segunda condição de curto-circuito no pino resistente a curto.

14. Método (100) para implementação de circuito de pino de saída resistente a curto, o método compreendendo: ar um primeiro sinal para um pino resistente a curto (102); ar um segundo sinal para um pino adjacente (104);monitorar (1002) um nível de tensão real no pino resistente a curto; determinar (1004) se o nível de tensão real desvia de um nível de tensão pretendido do primeiro sinal; e caracterizado por: controlar (1006) a necessidade de emitir o segundo sinal ao pino adjacente com base na determinação.