BR102021012652A2 - Dispositivo de memória com alta capacidade e ampla largura de banda - Google Patents

Dispositivo de memória com alta capacidade e ampla largura de banda Download PDF

Info

Publication number
BR102021012652A2
BR102021012652A2 BR102021012652-3A BR102021012652A BR102021012652A2 BR 102021012652 A2 BR102021012652 A2 BR 102021012652A2 BR 102021012652 A BR102021012652 A BR 102021012652A BR 102021012652 A2 BR102021012652 A2 BR 102021012652A2
Authority
BR
Brazil
Prior art keywords
memory device
mediators
memory
electrode
memory chips
Prior art date
Application number
BR102021012652-3A
Other languages
English (en)
Inventor
Park Bum Wook
Hyun Jung
Ik Jae Lee
Cleber Geovanni Ramos Figueira
Original Assignee
Smart Modular Technologies (Global), Inc.
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Smart Modular Technologies (Global), Inc. filed Critical Smart Modular Technologies (Global), Inc.
Publication of BR102021012652A2 publication Critical patent/BR102021012652A2/pt

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/528—Geometry or layout of the interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/481—Internal lead connections, e.g. via connections, feedthrough structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/482—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body
    • H01L23/485—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body consisting of layered constructions comprising conductive layers and insulating layers, e.g. planar contacts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49827—Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838—Geometry or layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/64—Impedance arrangements
    • H01L23/647—Resistive arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0657—Stacked arrangements of devices
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/24—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using capacitors
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/02—Disposition of storage elements, e.g. in the form of a matrix array
    • G11C5/04—Supports for storage elements, e.g. memory modules; Mounting or fixing of storage elements on such supports
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/06—Arrangements for interconnecting storage elements electrically, e.g. by wiring
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/12—Apparatus or processes for interconnecting storage elements, e.g. for threading magnetic cores
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Geometry (AREA)
  • Semiconductor Memories (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

Trata-se de um dispositivo de memória com uma alta capacidade e uma ampla largura de banda que usa mediador funcional. O dispositivo de memória inclui: uma pluralidade de mediadores empilhados em um substrato; uma pluralidade de chips de memória sujeitos à ligação de chip invertido nos mediadores; uma pluralidade de padrões de fiação configurada para incluir uma pluralidade de linhas de dados que são fornecidas nos mediadores e são conectadas individualmente aos pinos de entrada/saída de dados dos chips de memória; e uma pluralidade de membros condutores de conexão configurados para conectar individualmente a pluralidade de padrões de fiação e uma pluralidade de dedos de ligação no substrato. Os pinos de entrada/saída de dados dos chips de memória permitem o acesso paralelo através da pluralidade de dedos de ligação.

Description

DISPOSITIVO DE MEMÓRIA COM ALTA CAPACIDADE E AMPLA LARGURA DE BANDA ANTECEDENTES DA INVENÇÃO 1. CAMPO DA INVENÇÃO
[001] A presente revelação refere-se à tecnologia de semicondutor e, mais particularmente, a um dispositivo de memória com uma alta capacidade e uma ampla largura de banda que usa um mediador funcional.
2. DESCRIÇÃO DA TÉCNICA ANTERIOR
[002] Com o advento da era da quarta revolução industrial, a importância da tecnologia de semicondutor aumentou. Com o desenvolvimento de comunicação móvel de 5a geração, da Internet das Coisas (IoT) e da inteligência artificial (AI), há uma necessidade crescente para novos componentes e módulos capazes de processar rapidamente dados de alta capacidade. A necessidade de tecnologia de semicondutor nova é estendida nos campos que exigem alta confiabilidade, tal como a indústria automobilística e a indústria de defesa, além da comunicação de informações e terminais eletrônicos portáteis. Especialmente, as demandas para aprimoramento na confiabilidade para permitir uma operação sem erros aumenta etapa a etapa ao processar dados de alta capacidade sob condições de operação ruins.
[003] No passado, para implementar um dispositivo de memória com uma alta capacidade e uma ampla largura de banda, foi usado um método para aumentar o número de pinos de entrada/saída de dados de um chip de memória e de empilhamento de uma pluralidade de chips de memória com o uso de tecnologia de via de silício permeável (TSV).
[004] Entretanto, se o número de pinos de entrada/saída de dados for aumentado, há um problema de que o número de pinos do chip de memória é aumentado, a interferência entre os pinos vizinhos é aumentada e a confiabilidade é reduzida devido à distorção de sinal causada pela interferência aumentada.
[005] Para aplicar a tecnologia de TSV, muitos processos, tais como um processo para gravar um substrato de silício para formar furos de via, um processo para formar camadas isolantes em paredes laterais dos furos de via para isolar entre TSVs e o substrato de silício, um processo para formar uma camada de semente, um processo para formar TSVs nos furos de via com o uso de um processo de galvanoplastia, um processo para o adelgaçamento do substrato de silício, de modo que as TSVs sejam expostas e um processo para formar blocos e protuberâncias conectadas às TSVs nas superfícies frontais e traseiras do substrato de silício, são exigidos, e dessa forma, há um problema de que muito tempo é exigido para a fabricação e a fabricação é dispendiosa. Para manusear o substrato delgado de silício, o substrato de silício é fixado a uma pastilha temporária e, então, é desafixado da pastilha temporária, mas há uma alta possibilidade de ocorrência de falha no processo de fixação/desafixação do substrato de silício para/a partir da pastilha temporária. Adicionalmente, um processo de ligação de termocompressão é usado no processo de empilhamento de chip com o uso de TSVs, e o processo de ligação de termocompressão exige uma alta habilidade técnica de um trabalhador, e tem uma desvantagem na qual uma velocidade de produção é lenta e um custo de unidade de processo é alto.
[006] Conforme o número de protuberâncias e blocos aumenta devido ao aumento no número de TSVs, um intervalo entre as protuberâncias vizinhas e um intervalo entre os blocos vizinhos é reduzido, de modo a ter uma alta probabilidade de falha de conexão devido a uma margem de alinhamento insuficiente durante o processo de empilhamento de chip. Os chips de memória devem ser empilhados em contato próximo um com o outro para a conexão entre chips superiores e inferiores de memória, para que seja dificultada a devida dissipação do calor gerado durante a operação dos chips de memória. Consequentemente, há um problema de que uma degradação do desempenho e avaria do dispositivo de memória sejam altamente prováveis de serem causados por calor alto.
SUMÁRIO DA INVENÇÃO
[007] O problema técnico a ser solucionado pela presente revelação é o fornecimento de um dispositivo de memória com uma alta capacidade e uma ampla largura de banda com o uso de um mediador funcional.
[008] Um dispositivo de memória de alta capacidade, de acordo com uma modalidade da presente revelação inclui: uma pluralidade de mediadores empilhados em um substrato; uma pluralidade de chips de memória sujeitos a ligação de chip invertido nos mediadores; uma pluralidade de padrões de fiação que inclui uma pluralidade de linhas de dados que são fornecidas nos mediadores e são conectadas individualmente a pinos de entrada/saída de dados dos chips de memória; e uma pluralidade de membros condutores de conexão que se conectam individualmente entre a pluralidade de padrões de fiação e uma pluralidade de dedos de ligação no substrato. Os pinos de entrada/saída de dados dos chips de memória permitem o acesso paralelo através da pluralidade de dedos de ligação.
[009] Cada um dos mediadores pode incluir adicionalmente uma pluralidade de elementos resistivos que são conectados à linhas de dados em série.
[0010] Cada um dos mediadores pode incluir uma camada de base, uma primeira camada isolante que cobre a camada de base, e uma primeira camada de eletrodo na primeira camada isolante, e os elementos resistivos são dispostos na primeira camada isolante, e são, cada um, conectados entre um primeiro eletrodo e um segundo eletrodo que são incluídos na primeira camada de eletrodo.
[0011] Cada um dentre a pluralidade de padrões de fiação pode incluir adicionalmente uma linha de energia que é conectada a um pino de fonte de alimentação de cada um dos chips de memória, e uma linha terra que é conectado a um pino terra de cada um dos chips de memória, e o dispositivo de memória pode incluir adicionalmente um capacitor de desacoplamento conectado entre a linha de energia e a linha terra.
[0012] Cada um dos mediadores podem incluir: uma camada de base; uma primeira camada isolante que cobre a camada de base; uma primeira camada de eletrodo na primeira camada isolante; uma segunda camada isolante que é formada na primeira camada isolante e cobre a primeira camada de eletrodo; e uma segunda camada de eletrodo na segunda camada isolante, e o capacitor de desacoplamento pode incluir: um primeiro eletrodo de capacitor incluído na primeira camada de eletrodo; um segundo eletrodo de capacitor que é incluído na segunda camada de eletrodo e sobrepõe o primeiro eletrodo de capacitor; e uma camada dielétrica composta da segunda camada isolante disposta entre o primeiro eletrodo de capacitor e o segundo eletrodo de capacitor.
[0013] Cada um dos mediadores pode incluir adicionalmente uma pluralidade de padrões de correspondência de impedância conectados à pluralidade de padrões de fiação.
[0014] Cada um dos padrões de correspondência de impedância pode incluir um transformador de quarto de onda ou uma única ponta.
[0015] Pelo menos um dentre os chips de memória pode ser um chip de memória de ECC que fornece uma função de ECC para dados armazenados e de saída por outros chips de memória.
BREVE DESCRIÇÃO DOS DESENHOS
[0016] Os aspectos anteriores e outros, recursos e vantagens da presente revelação ficarão mais aparentes a partir da seguinte descrição detalhada, levada em conjunto com os desenhos anexos, em que:
[0017] A figura 1 é uma vista em corte esquemática que ilustra um dispositivo de memória, de acordo com uma modalidade da presente revelação;
[0018] A figura 2 é uma vista superior que ilustra uma disposição de pino de um chip de memória da figura 1;
[0019] A figura 3A é uma vista superior que ilustra a disposição de um padrão de fiação de um mediador da figura 1;
[0020] A figura 3B é uma vista superior que ilustra outro exemplo do mediador;
[0021] A figura 4 é uma vista superior que ilustra um exemplo de um elemento resistivo;
[0022] A figura 5 é uma vista em corte tomada ao longo da linha I-I' da figura 4;
[0023] A figura 6 é uma vista superior que ilustra um exemplo de um capacitor de desacoplamento;
[0024] A figura 7 é uma vista em corte tomada ao longo da linha II-II' da figura 6;
[0025] As figuras 8A e 8B são vistas superiores que ilustram um exemplo de um padrão de correspondência de impedância;
[0026] A figura 9 é um diagrama de bloco que ilustra um sistema eletrônico que tem o dispositivo de memória, de acordo com a presente revelação; e
[0027] A figura 10 é um diagrama de bloco que ilustra um cartão de memória que inclui o dispositivo de memória, de acordo com a presente revelação.
DESCRIÇÃO DETALHADA DAS MODALIDADES EXEMPLIFICATIVAS
[0028] As vantagens e recursos da presente revelação e métodos para obter os mesmos serão entendidos com mais clareza a partir das modalidades exemplificativas a serem descritas a seguir com referência aos desenhos acompanhantes. Entretanto, a presente revelação não é limitada às seguintes modalidades exemplificativas, mas podem ser implementadas de várias formas diferentes. As modalidades exemplificativas são fornecidas apenas para fazer uma revelação completamente presente da presente revelação e também para permitir que os elementos versados na técnica conheçam o escopo completo da presente revelação. Portanto, a presente revelação será definida apenas pelo escopo das reivindicações em anexo.
[0029] Os formatos, tamanhos, razões, ângulos, números e similares ilustrados nos desenhos acompanhantes para descrever as modalidades exemplificativas da presente revelação são meramente exemplos, e a presente revelação não é limitada aos mesmos. Numerais de referência similares denotam elementos constituintes similares durante o presente relatório descritivo. Adicionalmente, na seguinte descrição, a descrição detalhada de tecnologias conhecidas relacionadas pode ser omitida para evitar obscurecer desnecessariamente a matéria da presente revelação. Os termos tais como "incluindo", "que tem", "compreendendo" e "que consiste em" usados no presente documento são destinados a permitir que outros elementos constituintes sejam adicionados, ao menos que os termos sejam usados com o termo "apenas". Quaisquer referências ao singular podem incluir o plural ao menos que declarado expressivamente do contrário.
[0030] Nas modalidades exemplificativas, os elementos constituintes são interpretados para incluir uma faixa de erro ou tolerância comum, mesmo se não declarado expressivamente.
[0031] Na descrição de elementos constituintes da presente revelação, termos tais como primeiro, segundo, A, B, (a), (b) e similares, podem ser usados. Estes termos podem ser usados meramente para distinguir um elemento constituinte correspondente de outros elementos constituintes e, dessa forma, uma propriedade, uma sequência, uma ordem, ou similares, do elemento constituinte correspondente não é limitado ao termo. Se um dado elemento constituinte for descrito por ser "ligado a", "combinado com", ou "conectado a" outro elemento constituinte na descrição, o elemento constituinte pode ser ligado diretamente ao outro elemento constituinte e ser "interposto" entre os outros elementos constituintes. Entretanto, também deve ser entendido que ainda outros elementos constituintes podem ser "ligados", "combinados", ou "conectados" entre elementos constituintes. Se uma relação de posição entre duas partes for descrita, por exemplo, com o uso dos termos tais como "em", "acima", "abaixo" e "próximo", uma ou mais partes podem ser localizadas entre as duas partes, ao menos que os termos sejam usados com o termo "imediatamente" ou "diretamente".
[0032] Os elementos constituintes nas modalidades exemplificativas da presente revelação não são limitados por os mesmos termos. Estes termos são usados apenas para distinguir um elemento constituinte de outro elemento constituinte. Portanto, um primeiro elemento a ser descrito a seguir pode ser denominado um segundo elemento, sem sair dos ensinamentos da presente revelação.
[0033] Os recursos (configurações) nas modalidades exemplificativas da presente revelação podem ser ligados a ou combinados com ou separados um do outro em parte ou ao todo, e podem ser intertravados e acionados tecnicamente de várias maneiras. As modalidades exemplificativas podem ser executadas de forma independente de ou em associação um com o outro.
[0034] Doravante no presente documento, as modalidades exemplificativas da presente revelação serão descritas em detalhe com referência aos desenhos acompanhantes.
[0035] A figura 1 é uma vista em corte esquemática que ilustra um dispositivo de memória, de acordo com uma modalidade da presente revelação. A figura 2 é uma vista superior que ilustra uma disposição de pino de um chip de memória da figura 1. A figura 3A é uma vista superior que ilustra a disposição de um padrão de fiação de um mediador da figura 1, e a Figura 3B é uma vista superior que ilustra outro exemplo do mediador.
[0036] Referindo-se à Figura 1, um dispositivo de memória pode ser configurado para incluir um substrato 10, uma pluralidade de mediadores 20 empilhados no substrato 10, uma pluralidade de chips de memória 30 sujeitos à ligação de chip invertido na pluralidade de mediadores 20, e uma pluralidade de membros condutores de conexão W que conectam a pluralidade de mediadores 20 e a pluralidade de chips de memória 30.
[0037] O substrato 10 pode ser uma placa de circuito impresso (PCB). Uma pluralidade de dedos de ligação 12 pode ser disposta em uma superfície superior do substrato 10, e uma pluralidade de ressaltos de esfera (não ilustrada) pode ser disposta em uma superfície inferior do substrato 10. Uma pluralidade de membros de conexão externa 14 pode ser montada na pluralidade de ressaltos de esfera. A pluralidade de membros de conexão externa 14 pode ser configurada como contatos externos do dispositivo de memória, por exemplo, esferas de solda, que são usadas para a conexão a um dispositivo externo.
[0038] Os chips de memória 30 podem ser configurados de uma forma exposta de matriz de semicondutor. Embora não ilustrado, os chips de memória 30 podem ser configurados de uma forma de pacote de semicondutor. Os chips de memória 30 podem ser, por exemplo, chips de DRAM. Pelo menos um dos chips de memória 30 pode ser um chip de memória de código de correção de erro (ECC) que fornece uma função de ECC para dados armazenados e/ou de saída por outros chips de memória. Uma superfície de cada um dos chips de memória 30 pode incluir uma pluralidade de pinos de PIN.
[0039] Referindo-se à Figura 2, a pluralidade de pinos de PIN pode incluir uma pluralidade de pinos de entrada/saída de dados DQ, um pino de fonte de alimentação VCC e um pino terra VSS. Embora não ilustrado, a pluralidade de pinos de PIN pode incluir adicionalmente um pino de entrada de endereço, um pino estroboscópico de endereço de fileira, um pino estroboscópico de endereço de coluna superior, um pino estroboscópico de endereço de coluna inferior, um pino de entrada de leitura/escrita, um pino de permissão de saída de dados, um pino não conectado (NC) que existe apenas em uma forma sem ser usado. A figura 2 ilustra o caso em que o chip de memória 30 inclui, por exemplo, oito pinos de entrada/saída de dados DQ, mas o número de pinos de entrada/saída de dados DQ incluído no chip de memória 30 não é limitado ao mesmo.
[0040] Referindo-se à Figura 1, uma pluralidade de protuberâncias BM conectada à pluralidade de pinos de PIN pode ser fornecida em uma superfície do chip de memória 30. As protuberâncias BM podem ser formadas de qualquer um dentre um soldador e um pilar de cobre, ou uma combinação dos mesmos. Cada um dos chips de memória 30 pode ser montado em um mediador 20 correspondente de uma maneira de ligação de chip invertido através das protuberâncias BM.
[0041] A presente modalidade mostra que dois mediadores 20 são empilhados no substrato 10 e dois chips de memória 30 são montados em cada um dos mediadores 20. O número de mediadores empilhados 20 e o número de chips de memória 30 montados em cada um dos mediadores 20 não são limitados aos mesmos. O número de mediadores empilhados 20 pode ser três ou mais, e o número de chips de memória 30 montado em cada um dos mediadores 20 pode ser um, ou três ou mais.
[0042] Com referência às Figuras 1 a 3A, cada um dos mediadores 20 pode incluir uma pluralidade de padrões de fiação 21. Uma extremidade de cada um dos padrões de fiação 21 pode ser usada como um bloco de protuberância no qual as protuberâncias BM são ligadas, e a outra extremidade de cada um dos padrões de fiação 21 pode ser usada como um bloco de ligação que é disposto nas bordas dos mediadores 20 e no qual os membros condutores de conexão W são ligados.
[0043] Cada um dos padrões de fiação 21 pode incluir uma pluralidade de linhas de dados 21A que são conectadas individualmente aos pinos de entrada/saída de dados DQ dos chips de memória 30, uma linha de energia 21B que é conectada ao pino de fonte de alimentação VCC dos chips de memória 30, e uma linha terra 21C que é conectada ao pino terra VSS dos chips de memória 30.
[0044] Os padrões de fiação 21 dos mediadores 20 podem ser conectados aos dedos de ligação 12 do substrato 10 através dos membros condutores de conexão W. Especialmente, as linhas de dados 21A dos padrões de fiação 21 podem ser conectadas individualmente aos dedos de ligação 12 do substrato 10 através dos membros condutores de conexão W diferentes uns dos outros. Embora não ilustrado, as linhas de energia 21B dos mediadores 20 podem ser conectadas em comum com um dos dedos de ligação 12 do substrato 10 através dos membros condutores de conexão W dentro. As linhas de linhas terra 21C dos mediadores 20 também podem ser conectadas em comum com um dos dedos de ligação 12 do substrato 10 através dos membros condutores de conexão W.
[0045] A pluralidade de membros condutores de conexão W pode incluir fios. Embora a presente modalidade mostre que os membros condutores de conexão W são fios, os membros condutores de conexão W não são limitados aos mesmos.
[0046] As protuberâncias BM, as linhas de dados 21A, e os membros condutores de conexão W podem constituir linhas de barramento que conectam os pinos de entrada/saída de dados DQ dos chips de memória 30 e os dedos de ligação 12 correspondentes aos mesmos. Os pinos de entrada/saída de dados DQ dos chips de memória 30 podem ser conectados individualmente aos dedos de ligação 12 do substrato 10 através das linhas de barramento, e ser acessados em paralelo através dos dedos de ligação 12 do substrato 10. Por exemplo, no caso em que cada um dos chips de memória 30 incluem oito pinos de entrada/saída de dados DQ e o número de chips de memória 30 é quatro, um dispositivo de memória que tem 32 entradas/saídas pode ser obtido. O número de entradas/saídas do dispositivo de memória pode ser alterado dependendo do número de chips de memória 30 e do número dos pinos de entrada/saída de dados incluídos em cada um dos chips de memória 30.
[0047] Um espaço entre cada um dos mediadores 20 e o chip de memória 30 montado em cada um dos mediadores 20 pode ser preenchido com um membro de subpreechimento 40. Os mediadores 20, os chips de memória 30, e os membros condutores de conexão W podem ser moldados por um membro de molde 50 fornecido no substrato 10.
[0048] Um dispositivo de memória precisa ser operado em um alta taxa de dados, de acordo com uma solicitação de processamento de alta velocidade para dados de multimídia. Conforme a taxa de dados se torna mais alta, o desempenho do dispositivo de memória pode ser reduzido devido à geração de diafonia, distorção de sinal, ou geração de ruídos. Há uma necessidade para aprimorar a integridade de sinal de dados quando o dispositivo de memória é operado a uma alta taxa de dados, a fim de aprimorar o desempenho do dispositivo de memória.
[0049] Referindo-se à Figura 3B, cada um dos mediadores 20 pode incluir adicionalmente uma pluralidade de elementos resistivos Rs. Os elementos resistivos Rs podem ser conectados, respectivamente, às linhas de dados 21A correspondentes em série. Os elementos resistivos Rs pode servir para reduzir a reflexão de sinal que reduz a qualidade de sinal para exercer uma má influência no desempenho de memória. Uma vez que os elementos resistivos Rs constituem o mediador 20 no qual os chips de memória 30 são montados, as linhas que conectam os elementos resistivos Rs e os chips de memória 30 podem ser implementadas em um curto comprimento. Dessa forma, as linhas curtas podem contribuir para aumentar um efeito de inibição de reflexão de sinal com base nos elementos resistivos Rs para aprimorar a integridade de sinal de dados.
[0050] Cada um dos mediadores 20 pode incluir adicionalmente um capacitor de desacoplamento DCAP. O capacitor de desacoplamento DCAP pode ser conectado entre a linha de energia 21B e a linha terra 21C, remover ruídos de alta frequência em uma fonte de alimentação ou fornecer, de modo auxiliar, a energia exigida pelos chips de memória, servir para excluir um componente de indutância gerado quando uma fonte de alimentação externa é conectada aos chips de memória. Uma vez que o capacitor de desacoplamento DCAP constitui o mediador 20 no qual os chips de memória 30 são montados, uma linha que conecta o capacitor de desacoplamento DCAP e o chip de memória 30 pode ser implementada em um curto comprimento. Dessa forma, uma vez que os ruídos e um componente de indutância gerados na linha que conecta o capacitor de desacoplamento DCAP e o chip de memória 30 podem ser reduzidos, a fonte de alimentação fornecida aos chips de memória 30 pode ser adicionalmente estabilizada.
[0051] Cada um dos mediadores 20 pode incluir adicionalmente uma pluralidade de padrões de correspondência de impedância (não ilustrados) que são conectados respectivamente nos padrões de fiação 21. Os padrões de correspondência de impedância podem servir para reduzir uma perda de reflexão causada por uma diferença de impedância. Uma vez que os padrões de correspondência de impedância constituem o mediador 20 no qual os chips de memória 30 são montados, um efeito de inibição de perda de reflexão com base nos padrões de correspondência de impedância pode ser aumentado.
[0052] A figura 4 é uma vista superior que ilustra um exemplo do elemento resistivo, e a Figura 5 é uma vista em corte tomada ao longo da linha I-I' da figura 4.
[0053] Com referência às Figuras 4 e 5, o elemento resistivo Rs pode ser conectado entre um primeiro eletrodo E1 e um segundo eletrodo E2. O elemento resistivo Rs pode ser formado por um resistor obtido por meio da impressão de uma pasta de carbono do tipo de resina epóxi com o qual um material de carga condutivo é misturado. Uma resistência do elemento resistivo Rs pode ser definida como a Equação 1 a seguir.
[EQUAÇÃO 1] Resistência = px(L/W.t1)
[0054] No presente documento, ρ é uma resistência específica do resistor, L é uma distância entre o primeiro eletrodo E1 e o segundo eletrodo E2, W é uma largura do primeiro ou segundo eletrodo E1 ou E2, e t1 é uma espessura do resistor.
[0055] O primeiro eletrodo E1, o segundo eletrodo E2, e o elemento resistivo Rs podem ser configurados com o uso do eletrodo e camadas isolantes que constituem o mediador 20.
[0056] O mediador 20 pode incluir uma camada de base 1, uma primeira camada isolante DL1 que é fornecida na camada de base 1, uma primeira camada de eletrodo M1 que é fornecida na primeira camada isolante DL1, uma segunda camada isolante DL2 que é fornecida na primeira camada isolante DL1 e que cobre a primeira camada de eletrodo M1, e uma terceira camada isolante DL3 na segunda camada isolante DL2. Por exemplo, os primeiro e segundo eletrodos E1 e E2 podem ser dispostos na primeira camada de eletrodo M1 e o elemento resistivo Rs pode ser disposto na primeira camada isolante DL1.
[0057] A figura 6 é uma vista superior que ilustra um exemplo do capacitor de desacoplamento, e a figura 7 é uma vista em corte tomada ao longo da linha II-II' da figura 6.
[0058] Com referência às figuras 6 e 7, o capacitor de desacoplamento DCAP pode ser configurado com o uso do eletrodo e das camadas isolantes que constituem o mediador 20.
[0059] Por exemplo, o capacitor de desacoplamento DCAP pode ser configurado para um primeiro eletrodo de capacitor CE1 que é fornecido na primeira camada de eletrodo M1, um segundo eletrodo de capacitor CE2 que é fornecido na segunda camada de eletrodo M2 e sobrepõe o primeiro eletrodo de capacitor CE1, e uma camada dielétrica composta da segunda camada isolante DL2 entre o primeiro eletrodo de capacitor CE1 e o segundo eletrodo de capacitor CE2. Uma capacitância do capacitor de desacoplamento DCAP pode ser definido como a Equação 2 a seguir.
[EQUAÇÃO 2] Capacitância = (ε/t2)×A
[0060] No presente documento, ε é uma constante dielétrica da segunda camada isolante DL2, t2 é uma espessura da segunda camada isolante DL2 entre o primeiro eletrodo de capacitor CE1 e o segundo eletrodo de capacitor CE2, e A é uma área sobreposta do primeiro eletrodo de capacitor CE1 e o segundo eletrodo de capacitor CE2.
[0061] As figuras 8A e 8B são vistas superiores que ilustram um exemplo do padrão de correspondência de impedância incluído no mediador do dispositivo de memória, de acordo com a presente revelação.
[0062] Referindo-se à figura 8A, o padrão de correspondência de impedância pode ser feito de um transformador de quarto de onda QT. O transformador de quarto de onda QT tem um comprimento que corresponde a um comprimento de onda de 1/4λ, e pode ser configurado com o uso da camada de eletrodo do mediador. O transformador de quarto de onda QT pode ser conectado para ser correspondente ao padrão de fiação (21 da Figura 3A) em série.
[0063] Referindo-se à figura 8B, o padrão de correspondência de impedância pode ser feito de uma ponta ST. A ponta ST é uma linha curta configurada com o uso da camada de eletrodo do mediador que é conectada ao padrão de fiação correspondente (21 da figura 3A) em paralelo, e tem uma extremidade aberta que não é conectada ao padrão de fiação.
[0064] A ponta ST tem um comprimento muito curto em comparação com um comprimento de onda de frequência, e pode ter características de um capacitor em uma banda de sinal desejada. Isto é, a ponta ST funciona como um capacitor conectado ao padrão de fiação em paralelo, e serve como um filtro passa-baixa. Dessa forma, os ruídos de alta frequência de um sinal são reduzidos e apenas um componente de baixa frequência é transferido ao chip de memória. Se uma largura, comprimento, e disposição da ponta ST são diversificados, vários filtros passa-baixa podem ser implementados.
[0065] De acordo com as modalidades da presente revelação, uma vez que o número de pinos para os chips de memória pode não ser aumentado para estender uma largura de banda, as modalidades podem contribuir para inibir a interferência entre os pinos vizinhos para reduzir erros de operação causados pela interferência.
[0066] De acordo com as modalidades da presente revelação, uma vez que o dispositivo de memória com uma alta capacidade e uma largura de banda estendida pode ser implementado sem aplicar tecnologia de via de silício permeável (TSV), as modalidades podem contribuir para omitir processos de fabricação exigidos para formar TSVs para reduzir um tempo de fabricação e reduzir uma probabilidade de que ocorram falhas durante os processos de fabricação.
[0067] De acordo com as modalidades da presente revelação, uma vez que o mediador tem os elementos resistivos para transmitir um sinal de dados aos chips de memória através dos elementos resistivos e as linhas de dados conectadas entre os elementos resistivos e os chips de memória podem ser configurados em um comprimento curto, as modalidades podem contribuir para aprimorar a integridade do sinal de dados.
[0068] De acordo com as modalidades da presente revelação, o mediador tem o capacitor de desacoplamento para fornecer, de modo auxiliar, a energia exigida pelos chips de memória, e ruídos de alta frequência e um componente de indutância de energia aplicados aos chips de memória são excluídos. Portanto, as modalidades podem contribuir para estabilizar a energia.
[0069] De acordo com as modalidades da presente revelação, o mediador tem os padrões de correspondência de impedância e, dessa forma, as modalidades podem contribuir para reduzir uma perda de reflexão causada por uma diferença de impedância.
[0070] De acordo com as modalidades da presente revelação, uma vez que o mediador é disposto entre o chip de memória superior e o chip de memória inferior e o calor gerado a partir dos chips de memória durante uma operação dos chips de memória pode ser descarregado através do mediador, as modalidades podem contribuir para a redução da degradação do desempenho e avaria dos chips de memória causados pelo calor.
[0071] O dispositivo de memória descrito anteriormente pode ser usado em vários sistemas eletrônicos e módulos de pacote.
[0072] A figura 9 é um diagrama de bloco que ilustra um sistema eletrônico que inclui um dispositivo de memória, de acordo com uma modalidade da revelação. A figura 10 é um diagrama de bloco que ilustra um cartão de memória que inclui um dispositivo de memória, de acordo com uma modalidade da revelação.
[0073] Referindo-se à figura 9, um dispositivo de memória, de acordo com as modalidades descritas no presente documento, pode ser usado em um sistema eletrônico 710. O sistema eletrônico 710 pode incluir um controlador 711, uma unidade de entrada/saída 712 e uma memória 713. O controlador 711, a unidade de entrada/saída 712 e a memória 713 podem ser acoplados eletricamente um ao outro através de um barramento 715 que fornece um trajeto de movimento de dados.
[0074] Por exemplo, o controlador 711 pode incluir pelo menos um microprocessador, pelo menos um processador de sinal digital, pelo menos um microcontrolador e pelo menos um dentre circuitos lógicos capazes de executar as mesmas funções dos componentes. A memória 713 pode incluir pelo menos um dentre um dispositivo de memória, de acordo com as modalidades reveladas. A unidade de entrada/saída 712 pode incluir pelo menos um selecionado dentre um teclado numérico, um teclado, um dispositivo de exibição, uma tela de toque e assim por diante. A memória 713 como um dispositivo para armazenar dados pode armazenar dados ou/e comandar para serem executados pelo controlador 711 ou semelhantes.
[0075] A memória 713 pode incluir um dispositivo de memória volátil, tal como um DRAM, ou/e um dispositivo de memória não volátil, tal como uma memória flash. Por exemplo, a memória flash pode ser montada a um terminal móvel ou um sistema de processamento de informações tal como um computador de área de trabalho. A memória flash pode ser configurada por um SSD (acionador de estado sólido). Neste caso, o sistema eletrônico 710 pode armazenar de modo estável uma grande quantidade de dados em um sistema de memória flash.
[0076] O sistema eletrônico 710 pode incluir adicionalmente uma interface 714 que é estabelecida para ser capaz de transmitir e receber dados para e a partir de uma rede de comunicação. A interface 714 pode ser do tipo com fio ou sem fio. Por exemplo, a interface 714 pode incluir uma antena, um transceptor com fio ou um transceptor sem fio.
[0077] O sistema eletrônico 710 pode ser entendido como um sistema móvel, um computador pessoal, um computador para um uso industrial ou um sistema lógico que realiza várias funções. Por exemplo, o sistema móvel pode ser qualquer um dentre um assistente digital pessoal (PDA), um computador portátil, um computador do tipo tablet, um telefone móvel, um telefone inteligente, um telefone sem fio, um computador do tipo laptop, um cartão de memória, um sistema digital de música e um sistema de transmissão/recepção de informações.
[0078] No caso em que o sistema eletrônico 710 é um dispositivo capaz de realizar comunicação sem fio, o sistema eletrônico 710 pode ser usado em um sistema de comunicação tal como CDMA ( acesso múltiplo por divisão de código), GSM (sistema global para comunicações móveis), NADC (celular digital norte-americano), E-TDMA (acesso múltiplo por divisão de tempo melhorado), WCDMA ( acesso múltiplo por divisão de código de banda larga), CDMA2000, LTE (evolução de longo prazo) ou Wibro (internet de banda ampla sem fio).
[0079] Referindo-se à figura 10, um dispositivo de memória, de acordo com as modalidades reveladas no presente documento, pode ser fornecido na forma de um cartão de memória 800. Por exemplo, o cartão de memória 800 pode incluir uma memória 810 tal como um dispositivo de memória não volátil e um controlador de memória 820. A memória 810 e o controlador de memória 820 podem armazenar dados ou ler dados armazenados.
[0080] A memória 810 pode incluir pelo menos qualquer um dos dispositivos de memória não voláteis aos quais o dispositivo de memória, de acordo com as modalidades, é aplicado, e o controlador de memória 820 pode controlar a memória 810 para ler dados armazenados ou armazenar dados, em resposta a uma solicitação de leitura/escrita a partir de um hospedeiro 830.
[0081] Enquanto várias modalidades foram descritas anteriormente, deve ser entendido por aqueles versados na técnica que as modalidades descritas são apenas a título de exemplo. Consequentemente, o dispositivo de memória com uma alta capacidade e uma largura de banda estendida descrito no presente documento não deve ser limitado com base nas modalidades descritas.

Claims (8)

  1. DISPOSITIVO DE MEMÓRIA COM DMA ALTA CAPACIDADE E DMA AMPLA LARGURA DE BANDA, caracterizado por compreender:
    uma pluralidade de mediadores empilhados em um substrato;
    uma pluralidade de chips de memória sujeitos à ligação de chip invertido nos mediadores;
    uma pluralidade de padrões de fiação que inclui uma pluralidade de linhas de dados que são fornecidas nos mediadores e são conectadas individualmente a pinos de entrada/saída de dados dos chips de memória; e
    uma pluralidade de membros condutores de conexão conectando individualmente a pluralidade de padrões de fiação e uma pluralidade de dedos de ligação no substrato,
    em que os pinos de entrada/saída de dados dos chips de memória permitem o acesso paralelo através da pluralidade de dedos de ligação.
  2. DISPOSITIVO DE MEMÓRIA COM UMA ALTA CAPACIDADE E UMA AMPLA LARGURA DE BANDA, de acordo com a reivindicação 1, caracterizado por cada um dos mediadores compreender adicionalmente uma pluralidade de elementos resistivos que são conectados às linhas de dados em série.
  3. DISPOSITIVO DE MEMÓRIA COM UMA ALTA CAPACIDADE E UMA AMPLA LARGURA DE BANDA, de acordo com a reivindicação 2, caracterizado por cada um dos mediadores compreender uma camada de base, uma primeira camada isolante que cobre a camada de base e uma primeira camada de eletrodo na primeira camada isolante; e
    os elementos resistivos serem dispostos na primeira camada isolante e serem, cada um, conectados entre um primeiro eletrodo e um segundo eletrodo que são incluídos na primeira camada de eletrodo.
  4. DISPOSITIVO DE MEMÓRIA COM DMA ALTA CAPACIDADE E DMA AMPLA LARGURA DE BANDA, de acordo com a reivindicação 1, caracterizado por cada um dentre a pluralidade de padrões de fiação compreender adicionalmente uma linha de energia que é conectada a um pino de fonte de alimentação de cada um dos chips de memória, e uma linha terra que é conectada a um pino terra de cada um dos chips de memória; e
    mediadores funcionais, cada um dos quais compreende adicionalmente um capacitor de desacoplamento conectado entre a linha de energia e a linha terra, que são usadas para o dispositivo de memória.
  5. DISPOSITIVO DE MEMÓRIA COM UMA ALTA CAPACIDADE E UMA AMPLA LARGURA DE BANDA, de acordo com a reivindicação 4, caracterizado por cada um dos mediadores compreender:
    uma camada de base;
    uma primeira camada isolante que cobre a camada de base;
    uma primeira camada de eletrodo na primeira camada isolante;
    uma segunda camada isolante que é formada na primeira camada isolante e que cobre a primeira camada de eletrodo; e
    uma segunda camada de eletrodo na segunda camada isolante; e
    o capacitor de desacoplamento compreende:
    um primeiro eletrodo de capacitor incluído na primeira camada de eletrodo;
    um segundo eletrodo de capacitor que é incluído na segunda camada de eletrodo e sobrepõe o primeiro eletrodo de capacitor; e
    uma camada dielétrica composta da segunda camada isolante disposta entre o primeiro eletrodo de capacitor e o segundo eletrodo de capacitor.
  6. DISPOSITIVO DE MEMÓRIA COM DMA ALTA CAPACIDADE E DMA AMPLA LARGURA DE BANDA, de acordo com a reivindicação 1, caracterizado por cada um dos mediadores compreender adicionalmente uma pluralidade de padrões de correspondência de impedância conectados à pluralidade de padrões de fiação.
  7. DISPOSITIVO DE MEMÓRIA COM UMA ALTA CAPACIDADE E UMA AMPLA LARGURA DE BANDA, de acordo com a reivindicação 6, caracterizado por cada um dos padrões de correspondência de impedância compreender um transformador de quarto de onda ou uma única ponta.
  8. DISPOSITIVO DE MEMÓRIA COM UMA ALTA CAPACIDADE E UMA AMPLA LARGURA DE BANDA, de acordo com a reivindicação 1, caracterizado por pelo menos um dos chips de memória ser um chip de memória de ECC que fornece uma função de ECC para dados armazenados e de saída pelos outros chips de memória.
BR102021012652-3A 2020-09-21 2021-06-25 Dispositivo de memória com alta capacidade e ampla largura de banda BR102021012652A2 (pt)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR10-2020-0121140 2020-09-21
KR1020200121140A KR102428150B1 (ko) 2020-09-21 2020-09-21 고용량 및 와이드 대역폭을 갖는 메모리 장치

Publications (1)

Publication Number Publication Date
BR102021012652A2 true BR102021012652A2 (pt) 2022-03-22

Family

ID=80997228

Family Applications (1)

Application Number Title Priority Date Filing Date
BR102021012652-3A BR102021012652A2 (pt) 2020-09-21 2021-06-25 Dispositivo de memória com alta capacidade e ampla largura de banda

Country Status (2)

Country Link
KR (1) KR102428150B1 (pt)
BR (1) BR102021012652A2 (pt)

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100988722B1 (ko) * 2008-10-10 2010-10-20 에스티에스반도체통신 주식회사 높이를 낮출 수 있는 적층형 반도체 패키지 및 그 제조방법
KR20120124302A (ko) * 2011-05-03 2012-11-13 전자부품연구원 실리콘 인터포저 및 그의 제조 방법
KR102301573B1 (ko) * 2014-06-05 2021-09-10 삼성전자주식회사 반도체 장치
KR20170008588A (ko) * 2015-07-14 2017-01-24 에스케이하이닉스 주식회사 에스오씨 및 메모리칩들이 적층된 반도체 패키지
JP2017152648A (ja) * 2016-02-26 2017-08-31 東芝メモリ株式会社 半導体装置
KR102540050B1 (ko) * 2018-07-05 2023-06-05 삼성전자주식회사 반도체 패키지

Also Published As

Publication number Publication date
KR20220038842A (ko) 2022-03-29
KR102428150B1 (ko) 2022-08-01

Similar Documents

Publication Publication Date Title
JP6291345B2 (ja) 半導体パッケージ
US9748201B2 (en) Semiconductor packages including an interposer
US8218346B2 (en) Multi-chip packages including extra memory chips to define additional logical packages and related devices
US20150380061A1 (en) Semiconductor device
TWI761632B (zh) 包含與半導體晶粒分隔開的橋式晶粒之半導體封裝
US8946892B2 (en) Semiconductor package
US20210050328A1 (en) Semiconductor package including stacked semiconductor chips
US20130223001A1 (en) Printed circuit board and memory module comprising the same
US11557523B2 (en) Semiconductor packages and methods of forming the semiconductor packages
US9730323B2 (en) Semiconductor package
US9780071B2 (en) Stacked semiconductor package including reconfigurable package units
US11380651B2 (en) Semiconductor package including stacked semiconductor chips
CN101232009A (zh) 用于集成电路模块的安装结构
TWI520279B (zh) 用於固態硬碟（ｓｓｄ）應用，不同密度組態及直接反及閘（ｎａｎｄ）存取之統一印刷電路板（ｐｃｂ）設計
JP2019106227A (ja) 半導体記憶装置
KR20170006491A (ko) 솔리드 스테이트 드라이브
US10971452B2 (en) Semiconductor package including electromagnetic interference shielding layer
US9515054B2 (en) Semiconductor device and stacked semiconductor package having the same
US11715708B2 (en) Semiconductor package including decoupling capacitor
KR20160072420A (ko) 복수 개의 칩을 적층한 반도체 패키지
KR20090083709A (ko) 인쇄회로기판, 반도체 패키지, 카드 및 시스템
US20190237398A1 (en) Semiconductor packages
BR102021012652A2 (pt) Dispositivo de memória com alta capacidade e ampla largura de banda
US9543271B2 (en) Semiconductor device having a sealing layer covering a semiconductor memory unit and a memory controller
US10952327B2 (en) Semiconductor module

Legal Events

Date Code Title Description
B03A Publication of a patent application or of a certificate of addition of invention [chapter 3.1 patent gazette]