BR102015019080A2 - conversor de múltiplos níveis - Google Patents

conversor de múltiplos níveis Download PDF

Info

Publication number
BR102015019080A2
BR102015019080A2 BR102015019080A BR102015019080A BR102015019080A2 BR 102015019080 A2 BR102015019080 A2 BR 102015019080A2 BR 102015019080 A BR102015019080 A BR 102015019080A BR 102015019080 A BR102015019080 A BR 102015019080A BR 102015019080 A2 BR102015019080 A2 BR 102015019080A2
Authority
BR
Brazil
Prior art keywords
semiconductor switch
switching
controlled current
switch module
power semiconductor
Prior art date
Application number
BR102015019080A
Other languages
English (en)
Inventor
Fan Zhang
Stefan Schroeder
Yong Xu
Original Assignee
Ge Energy Power Conversion Technology Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Ge Energy Power Conversion Technology Ltd filed Critical Ge Energy Power Conversion Technology Ltd
Publication of BR102015019080A2 publication Critical patent/BR102015019080A2/pt

Links

Classifications

    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M7/00—Conversion of ac power input into dc power output; Conversion of dc power input into ac power output
    • H02M7/42—Conversion of dc power input into ac power output without possibility of reversal
    • H02M7/44—Conversion of dc power input into ac power output without possibility of reversal by static converters
    • H02M7/48—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode
    • H02M7/483—Converters with outputs that each can have more than two voltages levels
    • H02M7/487—Neutral point clamped inverters
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M1/00—Details of apparatus for conversion
    • H02M1/08—Circuits specially adapted for the generation of control voltages for semiconductor devices incorporated in static converters
    • H02M1/088—Circuits specially adapted for the generation of control voltages for semiconductor devices incorporated in static converters for the simultaneous control of series or parallel connected semiconductor devices
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M7/00—Conversion of ac power input into dc power output; Conversion of dc power input into ac power output
    • H02M7/42—Conversion of dc power input into ac power output without possibility of reversal
    • H02M7/44—Conversion of dc power input into ac power output without possibility of reversal by static converters
    • H02M7/48—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode
    • H02M7/483—Converters with outputs that each can have more than two voltages levels
    • H02M7/4837—Flying capacitor converters
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M7/00—Conversion of ac power input into dc power output; Conversion of dc power input into ac power output
    • H02M7/42—Conversion of dc power input into ac power output without possibility of reversal
    • H02M7/44—Conversion of dc power input into ac power output without possibility of reversal by static converters
    • H02M7/48—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode
    • H02M7/505—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a thyratron or thyristor type requiring extinguishing means
    • H02M7/515—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a thyratron or thyristor type requiring extinguishing means using semiconductor devices only
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M7/00—Conversion of ac power input into dc power output; Conversion of dc power input into ac power output
    • H02M7/42—Conversion of dc power input into ac power output without possibility of reversal
    • H02M7/44—Conversion of dc power input into ac power output without possibility of reversal by static converters
    • H02M7/48—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode
    • H02M7/53—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal
    • H02M7/537—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only, e.g. single switched pulse inverters
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M1/00—Details of apparatus for conversion
    • H02M1/0095—Hybrid converter topologies, e.g. NPC mixed with flying capacitor, thyristor converter mixed with MMC or charge pump mixed with buck

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Inverter Devices (AREA)

Abstract

resumo “conversor de múltiplos níveis” trata-se de um conversor de múltiplos níveis que é revelado. o conversor de múltiplos níveis compreende uma primeira ramificação de comutação conectada entre um terminal de ligação de cc positivo e um terminal de saída de ca e que compreende primeiro e segundo elementos de comutação conectados em série, uma segunda ramificação de comutação conectada entre o terminal de saída de ca e um terminal de ligação de cc negativo e que compreende terceiro e quarto elementos de comutação conectados em série, uma terceira ramificação de comutação conectada entre um ponto neutro de ligação de cc e um ponto de conexão do primeiro e do segundo elementos de comutação, uma quarta ramificação de comutação conectada entre o ponto neutro de ligação de cc e um ponto de conexão do terceiro e do quarto elementos de comutação, sendo que a quarta ramificação de comutação é completamente independente da terceira ramificação de comutação, e um capacitor de bomba de carga conectado entre o ponto de conexão do primeiro e do segundo elementos de comutação e o ponto de conexão do terceiro e do quarto elementos de comutação.

Description

“CONVERSOR DE MÚLTIPLOS NÍVEIS” Antecedentes [001] A presente invenção refere-se, em geral, a uma tecnologia de conversão de potência semicondutora e mais particularmente a um conversor de múltiplos níveis para emitir uma pluralidade de níveis de tensão.
[002] Um conversor de múltiplos níveis usa, em geral, uma pluralidade de comutadores semicondutores de potência que são acoplados a uma tensão de ligação de CC inferior (Ligação de Corrente Contínua) para realizar uma conversão de potência gerando-se uma forma de onda de tensão de passo. Um conversor de múltiplos níveis pode efetivamente reduzir distorções harmônicas e dv/dt de tensão de saída e melhorar o desempenho harmônico de tensão de saída. Como um resultado, o uso de conversor de múltiplos níveis se tornou popular nos últimos anos para aplicação em alta tensão e alta potência tal como em interface de utilidade e acionamento de motores.
[003] Existem muitas topologias diferentes para realizar um conversor de potência de múltiplos níveis, tal como uma topologia de conversor de ponto neutro bloqueado (NPC), uma topologia de conversor de ponto neutro pilotado (NPP), uma topologia de conversor de capacitor de bomba de carga (FC), uma topologia de conversor de ponte-H e etc.
Breve descrição da invenção [004] Em um aspecto das realizações da presente invenção, um conversor de múltiplos níveis é fornecido. O conversor de múltiplos níveis compreende: uma primeira ramificação de comutação conectada entre um terminal de ligação de CC positivo e um terminal de saída de CA e que compreende, conectados em série, um primeiro elemento de comutação e um segundo elemento de comutação; uma segunda ramificação de comutação conectada entre um terminal de saída de CA e um terminal de ligação de CC negativo e que compreende, conectados em série, um terceiro elemento de comutação e um quarto elemento de comutação; uma terceira ramificação de comutação conectada entre um ponto neutro de ligação de CC e um ponto de conexão do primeiro e do segundo elementos de comutação da primeira ramificação de comutação; uma quarta ramificação de comutação conectada entre o ponto neutro de ligação de CC e um ponto de conexão do terceiro e do quarto elementos de comutação da segunda ramificação de comutação, em que a quarta ramificação de comutação é completamente independente da terceira ramificação de comutação; e um capacitor de bomba de carga conectado entre o ponto de conexão do primeiro e do segundo elementos de comutação da primeira ramificação de comutação e o ponto de conexão do terceiro e do quarto elementos de comutação da segunda ramificação de comutação.
Breve Descrição das Figuras [005] Essas e outras características, aspectos e vantagens da presente revelação serão melhor entendidas quando a descrição detalhada a seguir for lida com referência aos desenhos em anexo nos quais caracteres similares representam partes similares ao longo dos desenhos, em que: A Figura 1 é um diagrama de circuito esquemático de um conversor de múltiplos níveis trifásico de acordo com uma primeira realização da presente invenção; A Figura 2 é um diagrama de circuito esquemático de uma perna de fase do conversor de múltiplos níveis da Figura 1; A Figura 3 ilustra outra implantação de um módulo de comutador semicondutor de potência bidirecional com uma direção de transporte de corrente controlada de modo bidirecional da Figura 2;
As Figuras 4a e 4b ilustram uma trajetória de condução de corrente quando o conversor de múltiplos níveis da Figura 2 emite um primeiro nível de tensão;
As Figuras 5a e 5b ilustram uma trajetória de condução de corrente quando o conversor de múltiplos níveis da Figura 2 emite um segundo nível de tensão;
As Figuras 6a e 6b ilustram uma trajetória de condução de corrente quando o conversor de múltiplos níveis da Figura 2 emite um terceiro nível de tensão;
As Figuras 6c e 6d ilustram outra trajetória de condução de corrente quando o conversor de múltiplos níveis da Figura 2 emite o terceiro nível de tensão;
As Figuras 7a a 7d ilustram uma trajetória de condução de corrente quando o conversor de múltiplos níveis da Figura 2 emite um quarto nível de tensão;
As Figuras 8a a 8d ilustram uma trajetória de condução de corrente quando o conversor de múltiplos níveis da Figura 2 emite um quinto nível de tensão; A Figura 9a ilustra operações de comutadores semicondutores do conversor de múltiplos níveis da Figura 2 quando a corrente elétrica é positiva; A Figura 9b ilustra operações de comutadores semicondutores do conversor de múltiplos níveis da Figura 2 quando a corrente elétrica é negativa; A Figura 10 é um diagrama de circuito esquemático de um conversor de múltiplos níveis de acordo com uma segunda realização da presente invenção; e A Figura 11 é um diagrama de circuito esquemático de um conversor de múltiplos níveis de acordo com uma terceira realização da presente invenção.
Descrição detalhada da invenção [006] Realizações da presente revelação serão descritas a seguir com referência aos desenhos anexos. Na descrição a seguir, funções ou construções bem conhecidas não serão descritas em detalhes para evitar obscurecer a revelação com detalhes desnecessários.
[007] A menos que seja definido de outra forma, termos técnicos e científicos usados no presente documento têm o mesmo significado que são normalmente entendidos por pessoas de habilidade comum na técnica à qual pertence esta revelação. Os termos “primeiro”, “segundo” e similares conforme usados no presente documento não denotam qualquer ordem, quantidade ou importância, mas são usados para distinguir um elemento do outro. Além disso, os termos “um” e “uma” não denotam uma limitação de quantidade, mas denotam a presença de pelo menos um dentre os itens referidos. O termo “ou” tem o sentido inclusivo e significa qualquer um ou todos os itens listados. O uso de “que inclui”, “que compreende” ou “que tem” e variações dos mesmos no presente documento pretende abranger os itens listados subsequentemente e equivalentes dos mesmos assim como itens adicionais.
[008] A Figura 1 ilustra um diagrama de circuito esquemático de um conversor de múltiplos níveis trifásico de acordo com uma primeira realização da presente invenção e a Figura 2 é um diagrama de circuito esquemático de uma perna de fase do conversor de múltiplos níveis da Figura 1. Conforme mostrado nas Figuras 1 e 2, o conversor de múltiplos níveis 100 de acordo com a primeira realização da presente invenção compreende um terminal de ligação de CC positivo P e um terminal de ligação de CC negativo N para inserção de uma tensão de ligação de CC e um primeiro capacitor C1 e um segundo capacitor C2 conectados em série entre o terminal de ligação de CC positivo P e o terminal de ligação de CC negativo N. Um ponto neutro de ligação de CC M é localizado entre o primeiro capacitor Cl e o segundo capacitor C2.
[009] Com referência à Figura 2, o conversor de múltiplos níveis 100 compreende uma primeira ramificação de comutação 101 conectada entre o terminal de ligação de CC positivo P e um terminal de saída de CA (Corrente Alternada) a e uma segunda ramificação de comutação 102 conectada entre o terminal de saída de CA a e o terminal de ligação de CC negativo N. A primeira ramificação de comutação 101 compreende, conectados em série, um primeiro elemento de comutação S1 e um segundo elemento de comutação S2. A segunda ramificação de comutação 102 compreende, conectados em série, um terceiro elemento de comutação S3 e um quarto elemento de comutação S4. O conversor de múltiplos níveis 100 compreende, adicionalmente, uma terceira ramificação de comutação 103, uma quarta ramificação de comutação 104 e um capacitor de bomba de carga Cf. A terceira ramificação de comutação 103 é conectada entre o ponto neutro de ligação de CC M e um ponto de conexão 1 do primeiro elemento de comutação S1 e o segundo elemento de comutação S2 da primeira ramificação de comutação 101. A quarta ramificação de comutação 104 é conectada entre o ponto neutro de ligação de CC M e um ponto de conexão 2 do terceiro elemento de comutação S3 e do quarto elemento de comutação S4 da segunda ramificação de comutação 102. A terceira ramificação de comutação 103 é completamente independente da quarta ramificação de comutação 104, o que significa, no presente relatório descritivo, que, em primeiro lugar, a terceira ramificação de comutação 103 é independente da quarta ramificação de comutação 104 em seus respectivos elementos e a terceira ramificação de comutação 103 e a quarta ramificação de comutação 104 não têm elementos comuns; em segundo lugar, as correntes que fluem através da terceira ramificação de comutação 103 e da quarta ramificação de comutação 104 são independentes uma da outra, isto é, não há trajetória de condução de corrente comum entre a terceira ramificação de comutação 103 e a quarta ramificação de comutação 104. Portanto, a terceira ramificação de comutação 103 e a quarta ramificação de comutação 104 são completamente independentes no controle e têm um controle simples que resulta na redução da complexidade do leiaute dos elementos e reduz a carga de energia nas ramificações de comutação, o que facilita a dissipação de calor dos elementos e melhora o tempo de vida dos elementos. O capacitor de bomba de carga Cf é conectado entre o ponto de conexão 1 do primeiro elemento de comutação S1 e do segundo elemento de comutação S2 da primeira ramificação de comutação 101 e o ponto de conexão 2 do terceiro elemento de comutação S3 e do quarto elemento de comutação S4 da segunda ramificação de comutação 102.
[010] O primeiro elemento de comutação S1 compreende um módulo de comutador semicondutor de potência bidirecional com uma direção de transporte de corrente controlada de modo unidirecional, nessa realização, o primeiro elemento de comutação S1 compreende um primeiro comutador semicondutor unidirecional conectado de modo antiparalelo Q1 com uma direção de transporte de corrente controlada de modo unidirecional e o primeiro diodo de roda livre D1. Em uma realização, o primeiro comutador Q1 pode ser um transistor bipolar de porta isolada (IGBT). Em outra realização, o primeiro comutador semicondutor Q1 pode ser também um tiristor comutado por porta integrada (IGCT).
[011] O segundo elemento de comutação S2 compreende um módulo de comutador semicondutor de potência bidirecional com uma direção de transporte de corrente controlada de modo unidirecional, nessa realização, o segundo elemento de comutação S2 compreende um segundo comutador semicondutor unidirecional conectado de modo antiparalelo Q2 com uma direção de transporte de corrente controlada de modo unidirecional e um segundo diodo de roda livre D2. Em uma realização o segundo comutador semicondutor Q2 pode ser um IGBT. Em outra realização, o segundo comutador semicondutor Q2 pode ser também um IGCT.
[012] O primeiro elemento de comutação S1 e o segundo elemento de comutação S2 têm, ambos, uma direção de transporte de corrente controlada a partir do terminal de ligação de CC positivo P para o terminal de saída de CA a.
[013] O terceiro elemento de comutação S3 compreende um módulo de comutador semicondutor de potência bidirecional com uma direção de transporte de corrente controlada de modo unidirecional, nessa realização, o terceiro elemento de comutação S3 compreende um terceiro comutador semicondutor unidirecional conectado de modo antiparalelo Q3 com uma direção de transporte de corrente controlada de modo unidirecional e um terceiro diodo de roda livre D3. Em uma realização, o terceiro comutador semicondutor Q3 pode ser um IGBT. Em outra realização, o terceiro comutador semicondutor Q3 pode ser também um IGCT.
[014] O quarto elemento de comutação S4 compreende um módulo de comutador semicondutor de potência bidirecional com uma direção de transporte de corrente controlada de modo unidirecional, nessa realização, o quarto elemento de comutação S4 compreende um quarto comutador semicondutor unidirecional conectado de modo antiparalelo Q4 com uma direção de transporte de corrente controlada de modo unidirecional e um quarto diodo de roda livre D4. Em uma realização, o quarto comutador semicondutor Q4 pode ser um IGBT. Em outra realização, o quarto comutador semicondutor Q4 pode ser também um IGCT.
[015] O terceiro elemento de comutação S3 e o segundo elemento de comutação S2 têm, ambos, uma direção de transporte de corrente controlada a partir do terminal de saída de CA a para o terminal de ligação de CC negativo N.
[016] Nessa realização, a terceira ramificação de comutação 103 compreende um primeiro módulo de comutador semicondutor de potência bidirecional SW1 com uma direção de transporte de corrente controlada de modo bidirecional. Em uma realização, o primeiro módulo de comutador semicondutor de potência SW1 compreende dois comutadores semicondutores unidirecionais conectados de modo antiparalelo QS11 e QS12 com uma direção de transporte de corrente controlada de modo unidirecional. Em uma realização, os comutadores semicondutores QS11 e QS12 podem ser um IGBT. Em outra realização, os comutadores semicondutores QS11 e QS12 podem ser também um IGCT. De forma alternativa, em ainda outra realização, um dos comutadores semicondutores QS11 e QS12 pode ser também um IGBT e o outro dentre os comutadores semicondutores QS11 e QS12 pode ser também um IGCT.
[017] Nessa realização, a quarta ramificação de comutação 104 compreende um segundo módulo de comutador semicondutor de potência bidirecional SW2 com uma direção de transporte de corrente controlada de modo bidirecional. Em uma realização, o segundo módulo de comutador semicondutor de potência SW2 compreende dois comutadores semicondutores unidirecionais conectados em paralelo QS21 e QS22 com uma direção de transporte de corrente controlada de modo unidirecional. Em uma realização, os comutadores semicondutores QS21 e QS22 podem ser um IGBT. Em outra realização, os comutadores semicondutores QS21 e QS22 podem ser também um IGCT. De forma alternativa, em ainda outra realização, um dente os comutadores semicondutores QS21 e QS22 pode ser também um IGBT e o outro dentre os comutadores semicondutores QS21 e QS22 pode ser também um IGCT.
[018] Deve ser notado que embora o primeiro, o segundo, o terceiro e o quarto comutadores semicondutores Q1, Q2, Q3, Q4 e os comutadores semicondutores QS11, QS12, QS21, QS22 possam compreender um IGBT ou um IGCT para propósitos de exemplificação, a presente invenção não deve ser limitada aos mesmos, mas pode adicional ou alternativamente usar outros dispositivos de comutação que podem ser feitos de quaisquer materiais semicondutores apropriados. Adicionalmente, o primeiro, o segundo, o terceiro e o quarto comutadores semicondutores Q1, Q2, Q3, Q4 e os comutadores semicondutores QS11, QS12, QS21, QS22 podem ser idênticos, ou podem ser diferentes, ou até parte dos mesmos pode ser idêntica ou parte dos mesmos pode ser diferente. Todos os dispositivos de comutação feitos de quaisquer materiais semicondutores apropriados para realizar uma função de comutação unidirecional com uma direção de transporte de corrente controlada de modo unidirecional devem ser incluídos em um escopo protetor dos comutadores semicondutores da presente invenção.
[019] Na maioria das figuras da presente invenção, o primeiro e o segundo módulo de comutador semicondutor de potências SW1, SW2 da presente invenção constituídos, ambos, por dois comutadores semicondutores unidirecionais conectados em paralelo com uma direção de transporte de corrente controlada de modo unidirecional para propósitos de explicação, os quais têm capacidade de bloqueio reverso. No entanto, o primeiro e o segundo módulos de comutador semicondutor de potência bidirecional SW1 e SW2 com a direção de transporte de corrente controlada de modo bidirecional da presente invenção não devem ser limitados a um tipo constituído por elementos semicondutores com capacidade de bloqueio reverso (referido como um primeiro tipo), o primeiro e o segundo módulos de comutador semicondutor de potência bidirecional SW1 e SW2 da direção de transporte de corrente controlada de modo bidirecional podem também adotar um tipo constituído por elementos semicondutores sem capacidade de bloqueio reverso (referido como um segundo tipo), por exemplo, uma implantação do módulo de comutador semicondutor de potência bidirecional com a direção de transporte de corrente controlada de modo bidirecional da Figura 3. Conforme mostrado na Figura 3, como o módulo de comutador semicondutor de potência bidirecional SW com a direção de transporte de corrente controlada de modo bidirecional constituído pelos elementos semicondutores sem capacidade de bloqueio reverso compreende dois módulos de comutador de semicondutor de potência bidirecional conectados em antissérie S com uma direção de transporte de corrente controlada de modo unidirecional, cada módulo de comutador semicondutor bidirecional S com a direção de transporte de corrente controlada de modo unidirecional compreende um comutador semicondutor unidirecional conectado de modo antiparalelo Q com uma direção de transporte de corrente controlada de modo unidirecional e um diodo de roda livre D. Deve ser notado que o primeiro e o segundo módulos de comutador semicondutor de potência bidirecional SW1 e SW2 da direção de transporte de corrente controlada de modo bidirecional da presente invenção podem adotar, ambos, o primeiro tipo ou podem adotar, ambos o segundo tipo ou até mesmo podem adotar uma combinação do primeiro tipo e do segundo tipo.
[020] A presente invenção também fornece um método para operação do conversor de múltiplos níveis 100, o qual compreende: controlar para ligar o primeiro e o segundo elementos de comutação S1 e S2 da primeira ramificação de comutação 101 de modo que o terminal de saída de CA a possa emitir um primeiro nível de tensão; controlar para ligar o terceiro e o quarto elementos de comutação S3 e S4 da segunda ramificação de comutação 102 de modo que o terminal de saída de CA a possa emitir um segundo nível de tensão; controlar para ligar o primeiro módulo de comutador semicondutor de potência SW1 da terceira ramificação de comutação 103 e o segundo elemento de comutação S2 da primeira ramificação de comutação 101 ou controlar para ligar o segundo módulo de comutador semicondutor de potência SW2 da quarta ramificação de comutação 104 e o terceiro elemento de comutação S3 da segunda ramificação de comutação 102 de modo que o terminal de saída de CA a possa emitir um terceiro nível de tensão; controlar para alternar os estados ligados do primeiro elemento de comutação S1 da primeira ramificação de comutação 101 e do terceiro elemento de comutação S3 da segunda ramificação de comutação 102, os estados ligados do segundo elemento de comutação S2 da primeira ramificação de comutação 101 e do segundo módulo de comutador semicondutor de potência SW2 da quarta ramificação de comutação 104 de modo que o terminal de saída de CA a possa emitir um quarto nível de tensão; e controlar para alternar os estados ligados do segundo elemento de comutação S2 da primeira ramificação de comutação 101 e do quarto elemento de comutação S4 da segunda ramificação de comutação 102, os estados ligados do terceiro elemento de comutação S3 da segunda ramificação de comutação 102 e do primeiro módulo de comutador semicondutor de potência SW1 da terceira ramificação de comutação 103 de modo que o terminal de saída de CA a possa emitir um quinto nível de tensão.
[021] Uma realização do conversor de múltiplos níveis 100 da presente invenção para como realizar uma emissão de nível cinco será descrita em detalhes a seguir com referência aos desenhos anexos.
[022] Por exemplo, uma tensão de ligação de CC em que o valor de tensão é 2V é subdividido em dois níveis de tensão iguais, os quais são respectivamente inseridos no terminal de ligação de CC positivo P e no terminal de ligação de CC negativo N. O capacitor de bomba de carga Cf é carregado a um quarto da tensão de ligação de CC, isto é, um valor de tensão do capacitor de bomba de carga Cf é V/2, então o terminal de saída de CA a pode emitir qualquer um dentre os cinco níveis de tensão que inclui V, -V, 0, V/2 e -V/2. O nível de tensão emitido pelo terminal de saída de CA a é relacionado ao ponto neutro de ligação de CC M, que é representado como VaM- 1) Para um nível de tensão V3m=V emitido pelo terminal de saída de CA a (referido como um primeiro nível de tensão) [023] Quando a corrente elétrica I é positiva, isto é, l>0, com referência à Figura 4a em conjunto com a Figura 9a, o primeiro elemento de comutação S1 e o segundo elemento de comutação S2 estão ligados e o terceiro e o quarto elementos de comutação S3, S4 e o primeiro e o segundo módulos de comutador semicondutor de potência SW1, SW2 estão todos desligados, então a corrente elétrica flui através da trajetória conforme a seguir: o primeiro capacitor C1 -> o primeiro comutador semicondutor Q1 do primeiro elemento de comutação S1 o segundo comutador semicondutor Q2 do segundo elemento de comutação S2 o terminal de saída de CA a (conforme mostrado em uma linha forte da Figura 4a), então o terminal de saída de CA a irá emitir um nível de tensão V.
[024] Quando a corrente elétrica I é negativa, isto é, l<0, com referência à Figura 4b em conjunto com a Figura 9b, o primeiro elemento de comutação S1 e o segundo elemento de comutação S2 estão ligados e o terceiro e o quarto elementos de comutação S3, S4 e o primeiro e o segundo módulos de comutador semicondutor de potência SW1, SW2 estão todos desligados, então a corrente elétrica flui através da trajetória conforme a seguir: o terminal de saída de CA a o segundo diodo de roda livre D2 do segundo elemento de comutação S2 —> o primeiro diodo de roda livre D1 do primeiro elemento de comutação S1 o primeiro capacitor C1 (conforme mostrado em uma linha forte da figura 4b), então o terminal de saída de CA a irá emitir um nível de tensão V. 2) Para um nível de tensão VaM=-V emitido pelo terminal de saída de CA a (referido como um segundo nível de tensão) [025] Quando l>0, com referência à Figura 5a em conjunto com a Figura 9a, o terceiro elemento de comutação S3 e o quarto elemento de comutação S4 estão ligados e o primeiro e o segundo elementos de comutação S1, S2 e o primeiro e o segundo módulos de comutador semicondutor de potência SW1, SW2 estão todos desligados, então a corrente elétrica flui através da trajetória conforme a seguir: o segundo capacitor C2 o quarto diodo de roda livre D4 do quarto elemento de comutação S4 -> o terceiro diodo de roda livre D3 do terceiro elemento de comutação S3 o terminal de saída de CA a (conforme mostrado em uma linha forte da Figura 5a), então o terminal de saída de CA a irá emitir um nível de tensão -V.
[026] Quando l<0, com referência à Figura 5b em conjunto com a Figura 9b, o terceiro elemento de comutação S3 e o quarto elemento de comutação S4 estão ligados e o primeiro e o segundo elementos de comutação S1, S2 e o primeiro e o segundo módulos de comutador semicondutor de potência SW1, SW2 estão todos deligados, então a corrente elétrica flui através da trajetória conforme a seguir: o terminal de saída de CA a -> o terceiro comutador semicondutor Q3 do terceiro elemento de comutação S3 - > o quarto comutador semicondutor Q4 do quarto elemento de comutação S4 o segundo capacitor C2 (conforme mostrado em uma linha forte da Figura 5b), então o terminal de saída de CA a irá emitir um nível de tensão -V. 3) Para um nível de tensão VaM=0 emitido pelo terminal de saída de CA a (denominado um terceiro nível de tensão) [027] Quando l>0, com referência à Figura 6a, em conjunto com a Figura 9a, o comutador semicondutor QS12 do primeiro módulo de comutador semicondutor de potência SW1 e o segundo elemento de comutação S2 estão ligados, e o comutador semicondutor QS11 do primeiro módulo de comutador semicondutor de potência SW1, o segundo módulo de comutador semicondutor de potência SW2 e o primeiro, o terceiro e o quarto elementos de comutação S1, S3, S4 estão todos desligados, então a corrente elétrica flui através da trajetória conforme a seguir: o ponto neutro de ligação de CC !VU> o comutador semicondutor QS12 do primeiro módulo de comutador semicondutor de potência SW1->o segundo comutador semicondutor Q2 do segundo elemento de comutação S2^>o terminal de saída de CA a (conforme mostrado em uma linha mais forte da Figura 6a), então, o terminal de saída de CA a emitirá um nível de tensão 0.
[028] Quando l<0, com referência à Figura 6b em conjunto com a Figura 9b, o comutador semicondutor QS11 do primeiro módulo de comutador semicondutor de potência SW1 e o segundo elemento de comutação S2 estão ligados, e o comutador semicondutor QS12 do primeiro módulo de comutador semicondutor de potência SW1, o segundo módulo de comutador semicondutor de potência SW2 e o primeiro, o terceiro e o quarto elementos de comutação S1, S3, S4 estão todos desligados, então, a corrente elétrica flui através da trajetória conforme a seguir: o terminal de saída de CA a->o segundo diodo de roda livre D2 do segundo elemento de comutação S2- >o comutador semicondutor QS11 do primeiro módulo de comutador semicondutor de potência SW1^>o ponto neutro de ligação de CC M (conforme mostrado em uma linha mais forte da Figura 6b), então, o terminal de saída de CA a emitirá um nível de tensão 0.
[029] A presente invenção também fornece um método de controle alternativo de estados de comutador quando o terminal de saída de CA a emite o nível de tensão 0, favor se referir às Figuras 6c e 6d em detalhes.
[030] Quando l>0, com referência à Figura 6c em conjunto com a Figura 9a, o comutador semicondutor QS22 do segundo módulo de comutador semicondutor de potência SW2 e o terceiro elemento de comutação S3 estão ligados, e o comutador semicondutor QS21 do segundo módulo de comutador semicondutor de potência SW2, o primeiro módulo de comutador semicondutor de potência SW1 e o primeiro, o segundo e o quarto elementos de comutação S1, S2, S4 estão todos desligados, então, a corrente elétrica flui através da trajetória conforme a seguir: o ponto neutro de ligação de CC IVU> o comutador semicondutor QS22 do segundo módulo de comutador semicondutor de potência SW2^>o terceiro diodo de roda livre D3 do terceiro elemento de comutação S3^>o terminal de saída de CA a (conforme mostrado em uma linha mais forte da Figura 6c), então, o terminal de saída de CA a também emitirá um nível de tensão 0.
[031] Quando l<0, com referência à Figura 6d em conjunto com a Figura 9b, o comutador semicondutor QS21 do segundo módulo de comutador semicondutor de potência SW2 e o terceiro elemento de comutação S3 estão ligados, e o comutador semicondutor QS22 do segundo módulo de comutador semicondutor de potência SW2, o primeiro módulo de comutador semicondutor de potência SW1 e o primeiro, o segundo e o quarto elementos de comutação S1, S2, S4 estão todos desligados, então, a corrente elétrica flui através da trajetória conforme a seguir: o terminal de saída de CA a-^>o terceiro comutador semicondutor Q3 do terceiro elemento de comutação S3- >o comutador semicondutor QS21 do segundo módulo de comutador semicondutor de potência SW2^o ponto neutro de ligação de CC M (conforme mostrado em uma linha mais forte da Figura 6d), então, o terminal de saída de CA a também emitirá um nível de tensão 0. 4) Para um nível de tensão VaM=V/2 emitido pelo terminal de saída de CA a (denominado um quarto nível de tensão) [032] Quando l>0 [033] Com referência à Figura 7a em conjunto com a Figura 9a, o primeiro elemento de comutação S1 e o terceiro elemento de comutação S3 estão ligados, e o segundo e o quarto elementos de comutação S2, S4 e o primeiro e o segundo módulos de comutador semicondutor de potência SW1, SW2 estão todos desligados, então, a corrente elétrica flui através da trajetória conforme a seguir: o primeiro capacitor C1^>o primeiro comutador semicondutor Q1 do primeiro elemento de comutação S1^>o capacitor de bomba de carga Cf->o terceiro diodo de roda livre D3 do terceiro elemento de comutação S3^> o terminal de saída de CA a (conforme mostrado em uma linha mais forte da Figura 7a), então, o capacitor de bomba de carga Cf é carregado e o terminal de saída de CA a emitirá um nível de tensão V/2.
[034] Com referência à Figura 7b em conjunto com a Figura 9a, o segundo elemento de comutação S2 e o comutador semicondutor QS22 do segundo módulo de comutador semicondutor de potência SW2 estão ligados, e o comutador semicondutor QS21 do segundo módulo de comutador semicondutor de potência SW2, o primeiro módulo de comutador semicondutor de potência SW1 e o primeiro, o terceiro e o quarto elementos de comutação S1, S3, S4 estão todos desligados, então a corrente elétrica flui através da trajetória conforme a seguir: o ponto neutro de ligação de CC IVU>o comutador semicondutor QS22 do segundo módulo de comutador semicondutor de potência SW2->o capacitor de bomba de carga Cf^>o segundo comutador semicondutor Q2 do segundo elemento de comutação S2-> o terminal de saída de CA a (conforme mostrado em uma linha mais forte da Figura 7b), então o capacitor de bomba de carga Cf é descarregado e o terminal de saída de CA a emitirá um nível de tensão V/2.
[035] O processo carregado do capacitor de bomba de carga Cf da Figura 7a e o processo descarregado do capacitor de bomba de carga Cf da Figura 7b são alternados. A presente invenção pode realizar um projeto de circuito redundante do capacitor de bomba de carga Cf através de uma seleção apropriada de estados de comutador semicondutor redundantes de modo que o capacitor de bomba de carga Cf possa ser carregado e descarregado de modo alternado, resultando na tensão do capacitor de bomba de carga Cf que pode ser facilmente equilibrada e o terminal de saída de CA a pode emitir um nível de tensão estável de V/2.
[036] Quando l<0 [037] Com referência à Figura 7c em conjunto com a Figura 9b, o primeiro elemento de comutação S1 e o terceiro elemento de comutação S3 estão ligados, e o segundo e o quarto elementos de comutação S2, S4 e o primeiro e o segundo módulos de comutador semicondutor de potência SW1, SW2 estão todos desligados, então, a corrente elétrica flui através da trajetória conforme a seguir: o terminal de saída de CA a->o terceiro comutador semicondutor Q3 do terceiro elemento de comutação S3^>o capacitor de bomba de carga Cf->o primeiro diodo de roda livre D1 do primeiro elemento de comutação S1-> o primeiro capacitor C1 (conforme mostrado em uma linha mais forte da Figura 7c), então, o capacitor de bomba de carga Cf é descarregado e o terminal de saída de CA a emitirá um nível de tensão V/2.
[038] Com referência à Figura 7d em conjunto com a Figura 9b, o segundo elemento de comutação S2 e o comutador semicondutor QS21 do segundo módulo de comutador semicondutor de potência SW2 estão ligados, e o comutador semicondutor QS22 do segundo módulo de comutador semicondutor de potência SW2, o primeiro módulo de comutador semicondutor de potência SW1 e o primeiro, o terceiro e o quarto elementos de comutação S1, S3, S4 estão todos desligados, então, a corrente elétrica flui através da trajetória conforme a seguir: o terminal de saída de CA a^>o segundo diodo de roda livre D2 do segundo elemento de comutação S2^>o capacitor de bomba de carga Cf->o comutador semicondutor QS21 do segundo módulo de comutador semicondutor de potência SW2-> o ponto neutro de ligação de CC M (conforme mostrado em uma linha mais forte da Figura 7d), então, o capacitor de bomba de carga Cf é carregado e o terminal de saída de CA a emitirá um nível de tensão V/2.
[039] O processo descarregado do capacitor de bomba de carga Cf da Figura 7c e o processo carregado do capacitor de bomba de carga Cf da Figura 7d são alternados. A presente invenção pode realizar um projeto de circuito redundante do capacitor de bomba de carga Cf através de uma seleção apropriada de estados de comutador semicondutor redundante de modo que o capacitor de bomba de carga Cf possa ser carregado e descarregado de modo alternado, resultando na tensão do capacitor de bomba de carga Cf que pode ser facilmente equilibrada e o terminal de saída de CA a pode emitir um nível de tensão estável de V/2. 5) Para um nível de tensão VaM=-V/2 emitido pelo terminal de saída de CA a (denominado um quinto nível de tensão) [040] Quando l>0 [041] Com referência à Figura 8a em conjunto com a Figura 9a, o segundo elemento de comutação S2 e o quarto elemento de comutação S4 estão ligados, e o primeiro e o terceiro elementos de comutação S1, S3 e o primeiro e o segundo módulos de comutador semicondutor de potência SW1, SW2 estão todos desligados, então, a corrente elétrica flui através da trajetória conforme a seguir: o segundo capacitor C2^>o quarto diodo de roda livre D4 do quarto elemento de comutação S4^>o capacitor de bomba de carga Cf^o segundo comutador semicondutor Q2 do segundo elemento de comutação S2^> o terminal de saída de CA a (conforme mostrado em uma linha mais forte da Figura 8a), então, o capacitor de bomba de carga Cf é descarregado e o terminal de saída de CA a emitirá um nível de tensão -V/2.
[042] Com referência à Figura 8b em conjunto com a Figura 9a, o terceiro elemento de comutação S3 e o comutador semicondutor QS12 do primeiro módulo de comutador semicondutor de potência SW1 são ligados, e o comutador semicondutor QS11 do primeiro módulo de comutador semicondutor de potência SW1, o segundo módulo de comutador semicondutor de potência SW2 e o primeiro, o segundo e o quarto elementos de comutação S1, S2, S4 estão todos desligados, então a corrente elétrica flui através da trajetória conforme a seguir: o ponto neutro de ligação de CC IVU>o comutador semicondutor QS12 do primeiro módulo de comutador semicondutor de potência SW1^>o capacitor de bomba de carga Cf->o terceiro diodo de roda livre D3 do terceiro elemento de comutação S3^> o terminal de saída de CA a (conforme mostrado em uma linha mais forte da Figura 8b), então, o capacitor de bomba de carga Cf é carregado e o terminal de saída de CA a emitirá um nível de tensão -V/2, [043] O processo descarregado do capacitor de bomba de carga Cf da Figura 8a e o processo carregado do capacitor de bomba de carga Cf da Figura 8b são alternados. A presente invenção pode realizar um projeto de circuito redundante do capacitor de bomba de carga Cf através de uma seleção apropriada de estados de comutador semicondutor redundantes de modo que o capacitor de bomba de carga Cf possa ser carregado e descarregado de modo alternado, resultando na tensão do capacitor de bomba de carga Cf que pode ser facilmente equilibrada e o terminal de saída de CA a pode emitir um nível de tensão estável de -V/2.
[044] Quando l<0 [045] Com referência à Figura 8c em conjunto com a Figura 9b, o segundo elemento de comutação S2 e o quarto elemento de comutação S4 são ligados, e o primeiro e o terceiro elementos de comutação S1, S3 e o primeiro e o segundo módulos de comutador semicondutor de potência SW1, SW2 estão todos desligados, então, a corrente elétrica flui através da trajetória conforme a seguir: o terminal de saída de CA a->o segundo diodo de roda livre D2 do segundo elemento de comutação S2^>o capacitor de bomba de carga Cf-> o quarto comutador semicondutor Q4 do quarto elemento de comutação S4~> o segundo capacitor C2 (conforme mostrado em uma linha mais forte da Figura 8c), então, o capacitor de bomba de carga Cf é carregado e o terminal de saída de CA a emitirá um nível de tensão -V/2.
[046] Com referência à Figura 8d em conjunto com a Figura 9b, o terceiro elemento de comutação S3 e o comutador semicondutor QS11 do primeiro módulo de comutador semicondutor de potência SW1 estão ligados, e o comutador semicondutor QS12 do primeiro módulo de comutador semicondutor de potência SW1, o segundo módulo de comutador semicondutor de potência SW2 e o primeiro, o segundo e o quarto elementos de comutação S1, S2, S4 estão todos desligados, então a corrente elétrica flui através da trajetória conforme a seguir: o terminal de saída de CA a->o terceiro comutador semicondutor Q3 do terceiro elemento de comutação S3^>o capacitor de bomba de carga Cf->o comutador semicondutor QS11 do primeiro módulo de comutador semicondutor de potência SW1^*o ponto neutro de ligação de CC M (conforme mostrado em uma linha mais forte da Figura 8d), então, o capacitor de bomba de carga Cf é descarregado e o terminal de saída de CA a emitirá um nível de tensão -V/2.
[047] O processo carregado do capacitor de bomba de carga Cf da Figura 8c e o processo descarregado do capacitor de bomba de carga Cf da Figura 8d são alternados. A presente invenção pode realizar um projeto de circuito redundante do capacitor de bomba de carga Cf através de uma seleção apropriada de estados de comutador semicondutor redundantes de modo que o capacitor de bomba de carga Cf possa ser carregado e descarregado de modo alternado, resultando na tensão do capacitor de bomba de carga Cf que pode ser facilmente equilibrada e o terminal de saída de CA a pode emitir um nível de tensão estável de -V/2.
[048] Em comparação a uma topologia de conversor bloqueado de ponto neutro de cinco níveis convencional, a topologia de cinco níveis acima do conversor de múltiplos níveis 100, de acordo com a presente invenção, tem uma estrutura simples e simétrica e pode reduzir a complexidade de leiaute e controle e dos elementos de comutação; em comparação com uma topologia de conversor de capacitor de bomba de carga de cinco níveis convencional, a topologia de cinco níveis acima do conversor de múltiplos níveis 100, de acordo com a presente invenção, usa apenas um capacitor de bomba de carga Cf por uma perna de fase, resultando em fácil equilíbrio da tensão do capacitor de bomba de carga Cf. Além disso, o conversor de múltiplos níveis 100, de acordo com a presente invenção, pode reduzir distorções harmônicas e dv/dt de tensão de saída.
[049] A Figura 10 ilustra um diagrama de circuito esquemático de um conversor de múltiplos níveis, de acordo com uma segunda realização da presente invenção. Conforme mostrado na Figura 10, de modo similar ao conversor de múltiplos níveis 100 da Figura 2, o conversor de múltiplos níveis 200, de acordo a segunda realização da presente invenção, compreende uma primeira ramificação de comutação 101 conectada entre um terminal de ligação de CC positivo P e um terminal de saída de CA a e que compreende primeiro elemento de comutação S1 e segundo elemento de comutação conectados em série S2, uma segunda ramificação de comutação 102 conectada entre o terminal de saída de CA a e um terminal de ligação de CC negativo N e que compreende terceiro elemento de comutação S3 e quarto elemento de comutação conectados em série S4, uma terceira ramificação de comutação 103 conectada entre o ponto neutro de ligação de CC M e um ponto de conexão 1 do primeiro elemento de comutação S1 e do segundo elemento de comutação S2 da primeira ramificação de comutação 101, uma quarta ramificação de comutação 104 conectada entre o ponto neutro de ligação de CC M e um ponto de conexão 2 do terceiro elemento de comutação S3 e o quarto elemento de comutação S4 da segunda ramificação de comutação 102 e um capacitor de bomba de carga Cf conectado entre o ponto de conexão 1 do primeiro elemento de comutação S1 e o segundo elemento de comutação S2 da primeira ramificação de comutação 101 e o ponto de conexão 2 do terceiro elemento de comutação S3 e o quarto elemento de comutação S4 da segunda ramificação de comutação 102.
[050] Diferentemente do conversor de múltiplos níveis 100 da Figura 2, no conversor de múltiplos níveis 200 da Figura 10, considerando tensão de resistência do primeiro elemento de comutação S1 e do segundo elemento de comutação S2, preferencialmente, o primeiro elemento de comutação S1 compreende pelo menos um módulo de comutador semicondutor de potência bidirecional com uma direção de transporte de corrente controlada de modo unidirecional que são conectados em série. Mais preferencialmente, o primeiro elemento de comutação S1 compreende três módulos de comutador semicondutor de potência bidirecionais com uma direção de transporte de corrente controlada de modo unidirecional que são conectados em série. Por exemplo, no caso em que o segundo elemento de comutação S2 compreende um módulo de comutador semicondutor de potência bidirecional com uma direção de transporte de corrente controlada de modo unidirecional, o primeiro elemento de comutação S1 pode compreender três módulos de comutador semicondutor de potência bidirecionais com uma direção de transporte de corrente controlada de modo unidirecional que são conectados em série e cada um dos quais é igual ao segundo elemento de comutação S2. Desse modo, o conversor de múltiplos níveis 200 pode ter elementos mais uniformes e custo reduzido.
[051] Diferentemente do conversor de múltiplos níveis 100 da Figura 2, no conversor de múltiplos níveis 200 da Figura 10, considerando a tensão de resistência do terceiro elemento de comutação S3 e do quarto elemento de comutação S4, preferencialmente, o quarto elemento de comutação S4 compreende pelo menos um módulo de comutador semicondutor de potência bidirecional com uma direção de transporte de corrente controlada de modo unidirecional que são conectados em série. Mais preferencialmente, o quarto elemento de comutação S4 compreende três módulos de comutador semicondutor de potência bidirecionais com uma direção de transporte de corrente controlada de modo unidirecional que são conectados em série. Por exemplo, no caso em que o terceiro elemento de comutação S3 compreende um módulo de comutador semicondutor de potência bidirecional com uma direção de transporte de corrente controlada de modo unidirecional, o quarto elemento de comutação S4 pode compreender três módulos de comutador semicondutor de potência bidirecionais com uma direção de transporte de corrente controlada de modo unidirecional que são conectados em série e cada um dos quais é igual ao terceiro elemento de comutação S3. Desse modo, o conversor de múltiplos níveis 200 pode ter elementos mais uniformes e custo reduzido.
[052] Considerando adicionalmente a tensão de resistência do circuito, diferentemente do conversor de múltiplos níveis 100 da Figura 2, no conversor de múltiplos níveis 200 da Figura 10, a terceira ramificação de comutação 103 compreende um primeiro módulo de comutador semicondutor de potência bidirecional SW1 com uma direção de transporte de corrente controlada de modo bidirecional e um módulo de comutador semicondutor de potência bidirecional S5 com uma direção de transporte de corrente controlada de modo unidirecional que são conectados em série. O módulo de comutador semicondutor de potência bidirecional S5 com a direção de transporte de corrente controlada de modo unidirecional tem uma direção de transporte de corrente controlada a partir do ponto de conexão 1 do primeiro e do segundo elementos de comutação S1, S2 da primeira ramificação de comutação 101 para o ponto neutro de ligação de CC Μ. A quarta ramificação de comutação 104 compreende um segundo módulo de comutador semicondutor de potência bidirecional SW2 com uma direção de transporte de corrente controlada de modo bidirecional e um módulo de comutador semicondutor de potência bidirecional S6 com uma direção de transporte de corrente controlada de modo unidirecional que são conectados em série. O módulo de comutador semicondutor de potência bidirecional S6 com a direção de transporte de corrente controlada de modo unidirecional tem uma direção de transporte de corrente controlada a partir do ponto neutro de ligação de CC M para o ponto de conexão 2 do terceiro e do quarto elementos de comutação S3, S4 da segunda ramificação de comutação 102. Na Figura 10, o primeiro e o segundo módulos de comutador semicondutor de potência SW1, SW2 com a direção de transporte de corrente controlada de modo bidirecional são ambos ilustrados para serem o segundo tipo da Figura 3 para fins de exemplo, ou seja, o primeiro e o segundo módulos de comutador semicondutor de potência SW1, SW2 com a direção de transporte de corrente controlada de modo bidirecional compreendem, cada um, dois módulos de semicondução de comutador de potência bidirecional conectado em antissérie com a direção de transporte de corrente controlada de modo unidirecional, e cada módulo de semicondução de comutador de potência bidirecional com a direção de transporte de corrente controlada de modo unidirecional compreende um comutador semicondutor unidirecional conectado de modo antiparalelo com uma direção de transporte de corrente controlada de modo unidirecional e diodo de roda livre. Certamente, o primeiro e o segundo módulos de comutador semicondutor de potência bidirecionais SW1, SW2 com a direção de transporte de corrente controlada de modo bidirecional da Figura 10 também podem adotar, ambos, o primeiro tipo.
[053] De modo similar ao conversor de múltiplos níveis 100 da Figura 2, no conversor de múltiplos níveis 200 da Figura 10, a terceira ramificação de comutação 103 é completamente independente da quarta ramificação de comutação 104. Portanto, a terceira ramificação de comutação 103 e a quarta ramificação de comutação 104 são completamente independentes no controle e têm um controle simples, resultando em redução de complexidade de leiaute de elementos, e redução de carga de corrente nas ramificações de comutação, facilitando a dissipação de calor de elementos e aumentando a vida útil de elementos.
[054] Além de ter os efeitos benéficos similares ao conversor de múltiplos níveis 100 da Figura 2, por causa de consideração adicional de tensão de resistência do circuito, o conversor de múltiplos níveis 200 da Figura 10 tem carga de corrente mais equilibrada e dissipação de calor mais equilibrada de elementos, resultando em aumento de vida útil de elementos, e tendo elementos mais uniformes, que tem melhor praticabilidade.
[055] A Figura 11 ilustra um diagrama de circuito esquemático de um conversor de múltiplos níveis, de acordo com uma terceira realização da presente invenção. Conforme mostrado na Figura 11, além de ter a topologia do conversor de múltiplos níveis 100 da Figura 2, o conversor de múltiplos níveis 300 da Figura 11 compreende adicionalmente uma quinta ramificação de comutação 105 conectada entre o ponto neutro de ligação de CC Meo terminal de saída de CA a. A quinta ramificação de comutação 105 compreende um terceiro módulo de comutador semicondutor de potência bidirecional SW3 com uma direção de transporte de corrente controlada de modo bidirecional. O terceiro módulo de comutador semicondutor de potência SW3 é ilustrado para ser o primeiro tipo para fins de exemplo, ou seja, o terceiro módulo de comutador semicondutor de potência bidirecional SW3 com a direção de transporte de corrente controlada de modo bidirecional compreende dois comutadores semicondutores unidirecionais conectados de modo antiparalelo QS31 e QS32 com uma direção de transporte de corrente controlada de modo unidirecional. Certamente, o terceiro módulo de comutador semicondutor de potência bidirecional SW3 com a direção de transporte de corrente controlada de modo bidirecional também pode adotar o segundo tipo.
[056] Nas realizações acima, o primeiro, o segundo e o terceiro módulos de comutador semicondutor de potência bidirecionais SW1, SW2 e SW3 com a direção de transporte de corrente controlada de modo bidirecional compreendem, todos, um comutador do primeiro tipo ou um comutador do segundo tipo para fins de exemplo. Entretanto, deve-se observar que em outras realizações da presente invenção, o primeiro, o segundo e o terceiro módulos de comutador semicondutor de potência bidirecionais SW1, SW2 e SW3 com a direção de transporte de corrente controlada de modo bidirecional podem compreender um grupo que consiste nos comutadores do primeiro tipo que são conectados em série ou em paralelo, ou um grupo que consiste nos comutadores do segundo tipo que são conectados em série ou em paralelo.
[057] O conversor de múltiplos níveis 300 da Figura 11 tem um controle relativamente mais simples nos estados de comutador dos elemento de comutação adicionando-se a quinta ramificação de comutação 105.
[058] Os conversores de múltiplos níveis 100, 200, 300, de acordo com as realizações da presente invenção, têm uma estrutura simples e simétrica e uma programação de modulação de largura de pulso de simetria para os comutadores semicondutores, resultando em redução da complexidade de leiaute e controle dos comutadores semicondutores. Os conversores de múltiplos níveis 100, 200, 300, de acordo com as realizações da presente invenção, usam apenas um capacitor de bomba de carga por uma perna de fase e fornecem um projeto de circuito redundante do capacitor de bomba de carga através de seleção apropriada de estados de comutador semicondutor redundantes, resultando em fácil equilíbrio da tensão do capacitor de bomba de carga. Além disso, os conversores de múltiplos níveis 100, 200, 300, de acordo com as realizações da presente invenção, podem reduzir distorções harmônicas e dv/dt de tensão de saída.
[059] Embora a revelação tenha sido ilustrada e descrita em típicas realizações, a mesma não é destinada a ser limitada aos detalhes mostrados, visto que várias modificações e substituições podem ser realizadas sem se afastar de modo algum do espírito da presente revelação. Como tal, as modificações e equivalentes adicionais da revelação reveladas no presente documento podem ocorrer a indivíduos versados na técnica com o uso de não mais do que experimentação de rotina, e acredita-se que todas as tais modificações e equivalentes estejam dentro do espírito e escopo da revelação conforme definido pelas reivindicações a seguir.

Claims (15)

1. CONVERSOR DE MÚLTIPLOS NÍVEIS, caracterizado pelo fato de que compreende: uma primeira ramificação de comutação conectada entre um terminal de ligação de CC positivo e um terminal de saída de CA, e que compreende primeiro elemento de comutação e segundo elemento de comutação conectados em série; uma segunda ramificação de comutação conectada entre o terminal de saída de CA e um terminal de ligação de CC negativo, e que compreende terceiro elemento de comutação e quarto elemento de comutação conectados em série; uma terceira ramificação de comutação conectada entre um ponto neutro de ligação de CC e um ponto de conexão do primeiro e do segundo elementos de comutação da primeira ramificação de comutação; uma quarta ramificação de comutação conectada entre o ponto neutro de ligação de CC e um ponto de conexão do terceiro e do quarto elementos de comutação da segunda ramificação de comutação, em que a quarta ramificação de comutação é completamente independente da terceira ramificação de comutação; e um capacitor de bomba de carga conectado entre o ponto de conexão do primeiro e do segundo elementos de comutação da primeira ramificação de comutação e o ponto de conexão do terceiro e do quarto elementos de comutação da segunda ramificação de comutação.
2. CONVERSOR DE MÚLTIPLOS NÍVEIS, de acordo com a reivindicação 1, caracterizado pelo fato de que o primeiro elemento de comutação compreende pelo menos um módulo de comutador semicondutor de potência bidirecional conectado em série com uma direção de transporte de corrente controlada de modo unidirecional, o segundo elemento de comutação compreende um módulo de comutador semicondutor de potência bidirecional com uma direção de transporte de corrente controlada de modo unidirecional, e o primeiro e o segundo elementos de comutação têm, ambos, uma direção de transporte de corrente controlada do terminal de ligação de CC positivo para o terminal de saída de CA.
3. CONVERSOR DE MÚLTIPLOS NÍVEIS, de acordo com a reivindicação 1, caracterizado pelo fato de que o terceiro elemento de comutação compreende um módulo de comutador semicondutor de potência bidirecional com uma direção de transporte de corrente controlada de modo unidirecional, o quarto elemento de comutação compreende pelo menos um módulo de comutador semicondutor de potência bidirecional conectado em série com uma direção de transporte de corrente controlada de modo unidirecional, e o terceiro e o quarto elementos de comutação têm, ambos, uma direção de transporte de corrente controlada do terminal de saída de CA para o terminal de ligação de CC negativo.
4. CONVERSOR DE MÚLTIPLOS NÍVEIS, de acordo com a reivindicação 1, caracterizado pelo fato de que a terceira ramificação de comutação compreende um módulo de comutador semicondutor de potência bidirecional com uma direção de transporte de corrente controlada de modo bidirecional.
5. CONVERSOR DE MÚLTIPLOS NÍVEIS, de acordo com a reivindicação 1, caracterizado pelo fato de que a quarta ramificação de comutação compreende um módulo de comutador semicondutor de potência bidirecional com uma direção de transporte de corrente controlada de modo bidirecional.
6. CONVERSOR DE MÚLTIPLOS NÍVEIS, de acordo com a reivindicação 1, caracterizado pelo fato de que a terceira ramificação de comutação compreende um módulo de comutador semicondutor de potência bidirecional com uma direção de transporte de corrente controlada de modo bidirecional e um módulo de comutador semicondutor de potência bidirecional com uma direção de transporte de corrente controlada de modo unidirecional que são conectados em série, e o módulo de comutador semicondutor de potência bidirecional com a direção de transporte de corrente controlada de modo unidirecional da terceira ramificação de comutação tem uma direção de transporte de corrente controlada a partir do ponto de conexão do primeiro e do segundo elementos de comutação da primeira ramificação de comutação para o ponto neutro de ligação de CC.
7. CONVERSOR DE MÚLTIPLOS NÍVEIS, de acordo com a reivindicação 1, caracterizado pelo fato de que a quarta ramificação de comutação compreende um módulo de comutador semicondutor de potência bidirecional com uma direção de transporte de corrente controlada de modo bidirecional e um módulo de comutador semicondutor de potência bidirecional com uma direção de transporte de corrente controlada de modo unidirecional que são conectados em série, e o módulo de comutador semicondutor de potência bidirecional com a direção de transporte de corrente controlada de modo unidirecional da quarta ramificação de comutação tem um direção de transporte de corrente controlada a partir do ponto neutro de ligação de CC para o ponto de conexão do terceiro e do quarto elementos de comutação da segunda ramificação de comutação.
8. CONVERSOR DE MÚLTIPLOS NÍVEIS, de acordo com qualquer uma das reivindicações 2 e 3 e 6 e 7, caracterizado pelo fato de que o módulo de comutador semicondutor de potência bidirecional com a direção de transporte de corrente controlada de modo unidirecional compreende um comutador semicondutor unidirecional conectado de modo antiparalelo com a direção de transporte de corrente controlada de modo unidirecional e diodo de roda livre.
9. CONVERSOR DE MÚLTIPLOS NÍVEIS, de acordo com a reivindicação 8, caracterizado pelo fato de que o comutador semicondutor unidirecional com a direção de transporte de corrente controlada de modo unidirecional compreende um transistor bipolar de porta isolada ou um tiristor comutado por porta integrada.
10. CONVERSOR DE MÚLTIPLOS NÍVEIS, de acordo com a reivindicação 1, caracterizado pelo fato de que compreende adicionalmente: uma quinta ramificação de comutação conectada entre o ponto neutro de ligação de CC e o terminal de saída de CA e que compreende um módulo de comutador semicondutor de potência bidirecional com uma direção de transporte de corrente controlada de modo bidirecional.
11. CONVERSOR DE MÚLTIPLOS NÍVEIS, de acordo com qualquer uma das reivindicações 4 a 7 e 10, caracterizado pelo fato de que o módulo de comutador semicondutor de potência bidirecional com a direção de transporte de corrente controlada de modo bidirecional compreende um comutador de um primeiro tipo ou um grupo que consiste em comutadores de um primeiro tipo que são conectados em série ou em paralelo, e o comutador do primeiro tipo compreende dois comutadores semicondutores unidirecionais conectados de modo antiparalelo com uma direção de transporte de corrente controlada de modo unidirecional.
12. CONVERSOR DE MÚLTIPLOS NÍVEIS, de acordo com a reivindicação 11, caracterizado pelo fato de que os comutadores semicondutores unidirecionais com a direção de transporte de corrente controlada de modo unidirecional compreendem um transistor bipolar de porta isolada ou um tiristor comutado por porta integrada.
13. CONVERSOR DE MÚLTIPLOS NÍVEIS, de acordo com qualquer uma das reivindicações 4 a 7 e 10, caracterizado pelo fato de que o módulo de comutador semicondutor de potência bidirecional com a direção de transporte de corrente controlada de modo bidirecional compreende um comutador de um segundo tipo ou um grupo que consiste em comutadores de um segundo tipo que são conectados em série ou em paralelo, e o comutador do segundo tipo compreende dois módulos de semicondução de comutador de potência bidirecional conectados em antissérie com uma direção de transporte de corrente controlada de modo unidirecional, e cada módulo de semicondução de comutador bidirecional com a direção de transporte de corrente controlada de modo unidirecional compreende um comutador semicondutor unidirecional conectado de modo antiparalelo com uma direção de transporte de corrente controlada de modo unidirecional e diodo de roda livre.
14. CONVERSOR DE MÚLTIPLOS NÍVEIS, de acordo com a reivindicação 13, caracterizado pelo fato de que o comutador semicondutor unidirecional com a direção de transporte de corrente controlada de modo unidirecional compreende um transistor bipolar de porta isolada ou um tiristor comutado por porta integrada.
15. CONVERSOR DE MÚLTIPLOS NÍVEIS, de acordo com a reivindicação 1, caracterizado pelo fato de que compreende adicionalmente um primeiro capacítor e um segundo capacitor conectado em série entre o terminal de ligação de CC positivo e o terminal de ligação de CC negativo, em que o ponto neutro de ligação de CC é localizado entre o primeiro e o segundo capacitores.
BR102015019080A 2014-08-11 2015-08-10 conversor de múltiplos níveis BR102015019080A2 (pt)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201410392191.0A CN105337521A (zh) 2014-08-11 2014-08-11 多电平转换器

Publications (1)

Publication Number Publication Date
BR102015019080A2 true BR102015019080A2 (pt) 2016-05-24

Family

ID=53783619

Family Applications (1)

Application Number Title Priority Date Filing Date
BR102015019080A BR102015019080A2 (pt) 2014-08-11 2015-08-10 conversor de múltiplos níveis

Country Status (5)

Country Link
US (2) US20160043659A1 (pt)
EP (1) EP2996239A3 (pt)
CN (1) CN105337521A (pt)
BR (1) BR102015019080A2 (pt)
CA (1) CA2898936A1 (pt)

Families Citing this family (27)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6206118B2 (ja) * 2013-08-02 2017-10-04 株式会社明電舎 マルチレベル電力変換装置
EP3002867B1 (en) * 2014-10-01 2019-12-04 ABB Schweiz AG Three-level converter and method for controlling three-level converter
US9966875B2 (en) * 2015-01-29 2018-05-08 Hongliang Wang Five-level topology units and inverter thereof
CN105991021B (zh) * 2015-02-02 2020-07-07 山特电子（深圳）有限公司 双向dc-dc变换器
US9641098B2 (en) * 2015-03-12 2017-05-02 Futurewei Technologies, Inc. Multi-level inverter apparatus and method
CN108141147B (zh) * 2015-08-14 2019-10-29 汪洪亮 高电压增益的五电平逆变器拓扑电路
US10205407B2 (en) * 2015-09-16 2019-02-12 sonnen GmbH Inverter device, energy storage system and method of controlling an inverter device
CN106559004B (zh) * 2015-09-29 2019-04-12 华为技术有限公司 多电平逆变器
CN108702104B (zh) * 2015-11-06 2020-06-16 汪洪亮 五电平逆变器拓扑电路及三相五电平逆变器拓扑电路
US10447158B2 (en) * 2016-07-01 2019-10-15 Texas Instruments Incorporated Reducing voltage rating of devices in a multilevel converter
CL2016002365A1 (es) * 2016-09-20 2017-02-17 Univ Andrés Bello Convertidor multinivel para el control y transmision de la energia electrica
CN106533228B (zh) 2016-12-01 2019-08-13 阳光电源股份有限公司 五电平逆变电路的pwm控制方法、控制电路以及逆变器
JP2018107857A (ja) * 2016-12-22 2018-07-05 富士電機株式会社 電力変換装置
KR101943884B1 (ko) * 2017-06-02 2019-01-30 효성중공업 주식회사 Ｍｍｃ 컨버터 및 그의 서브모듈
US10581342B2 (en) * 2017-07-10 2020-03-03 General Electric Company Three-level two-stage decoupled active NPC converter
EP3676946B1 (en) * 2017-09-25 2021-12-29 Huawei Digital Power Technologies Co., Ltd. Hybrid multilevel inverters
CN108258909A (zh) * 2017-12-22 2018-07-06 华为技术有限公司 谐振变换电路及其控制方法
EP3675345A1 (en) * 2018-12-31 2020-07-01 Solaredge Technologies Ltd. Balanced capacitor power converter
DE102019104145A1 (de) * 2019-02-19 2020-08-20 Sma Solar Technology Ag Verfahren zum Ausschalten von Leistungshalbleiterschaltern einer Brückenschaltung, Brückenschaltung und Wechselrichter umfassend eine Brückenschaltung
CN110649831B (zh) * 2019-05-10 2021-04-13 阳光电源股份有限公司 多电平逆变电路的关机封波控制方法及其应用装置
US10965221B1 (en) * 2020-09-01 2021-03-30 King Abdulaziz University Switched capacitor based boost inverter topology with a higher number of levels and higher voltage gain
US11159095B1 (en) * 2020-11-12 2021-10-26 King Abdulaziz University 11-level boost active neutral point clamped inverter topology with higher voltage gain
US11682983B2 (en) * 2021-01-13 2023-06-20 University Of Central Florida Research Foundation, Inc. GaN-based multiport multilevel converter/inverter
US20220224124A1 (en) * 2021-01-13 2022-07-14 Renesas Electronics America Inc. Bi-directional active battery cell balancer and method for bi-directional cell balancing
CN112968624A (zh) * 2021-03-17 2021-06-15 山特电子（深圳）有限公司 双向dc-ac变换电路及其启动方法
KR102626361B1 (ko) * 2022-05-18 2024-01-19 주식회사 실리콘마이터스 플라잉 커패시터 전압 밸런싱 회로를 포함하는 3 레벨 벅-부스트 컨버터
KR102642713B1 (ko) * 2022-06-07 2024-03-06 주식회사 실리콘마이터스 플라잉 커패시터 전압 밸런싱 회로를 포함하는 3 레벨 컨버터

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4244005B2 (ja) * 2003-10-28 2009-03-25 富士電機ホールディングス株式会社 多レベル出力電力変換装置
JP5417641B2 (ja) * 2009-04-01 2014-02-19 国立大学法人長岡技術科学大学 電力変換装置
JP5510146B2 (ja) * 2010-07-21 2014-06-04 富士電機株式会社 電力変換装置の制御回路
EP2487786A3 (en) * 2011-02-08 2015-06-03 Fuji Electric Co., Ltd. Five-level power conversion device
JP2013223274A (ja) * 2012-04-13 2013-10-28 Fuji Electric Co Ltd マルチレベル電力変換装置

Also Published As

Publication number Publication date
US20160043659A1 (en) 2016-02-11
CN105337521A (zh) 2016-02-17
EP2996239A3 (en) 2016-07-13
CA2898936A1 (en) 2016-02-11
EP2996239A2 (en) 2016-03-16
US20170294850A1 (en) 2017-10-12

Similar Documents

Publication Publication Date Title
BR102015019080A2 (pt) conversor de múltiplos níveis
US10447173B2 (en) Single-phase five-level active clamping converter unit and converter
ES2690675T3 (es) Operación de un convertidor de tres niveles
ES2535089T3 (es) Dispositivo convertidor y alimentación ininterrumpida equipada con un dispositivo de ese tipo
JP5803683B2 (ja) マルチレベル電力変換回路
BR102014008470B1 (pt) sistema de conversão de energia e método para operar estágios de energia
ES2876026T3 (es) Sistema convertidor multinivel con condensador flotante con una unidad de precarga y método para precargar condensadores en un sistema convertidor multinivel
BR102013023246A2 (pt) Conversor de energia, método de conversão de energia e sistema de conversão de energia
BR102014030032A2 (pt) retificador de cinco níveis
TWI539737B (zh) 五電平變換裝置
JP5996006B2 (ja) コンバータ及びその電圧クランプ回路
BR102014018666A2 (pt) conversor de potência e sistema para conversão de potência
BR102014000999A2 (pt) Conversor, método para acionar um conversor, método para usar um dispositivo de conversão de energia para realizar conversão de energia entre uma rede público e um motor elétrico trifásico, unidade de acionamento para acionar um conversor,dispositivo de conversão de energia acoplado entre uma rede pública de energia e um motor elétrico trifásico, sistema eólico e solar de geração de energia e sistema de alimentação ininterrupta
US9099937B2 (en) Power converter capable of outputting a plurality of different levels of voltages
JP2013215043A5 (pt)
ES2908102T3 (es) Inversor de media tensión multinivel
BR102014020059A2 (pt) conversor de potência e método para conversão de potencia
JP2009095075A (ja) ３レベル電圧可逆チョッパ装置
TWI539736B (zh) 五電平變換裝置
BR102015018691A2 (pt) conversor de potência e sistema para conversão de potência
BR102015006966A2 (pt) Conversor de potência e sistema para conversão de potência.
ES2378865A1 (es) Convertidor de energía eléctrica de enclavamiento activo de cuatro o más niveles y método de control.
BR112014018746B1 (pt) disposição de circuito para controle de um motor de corrente alternada, método para controle eletivo de um motor de corrente alternada ou motor de corrente contínua e uso do método
Korhonen et al. Five-level inverter with a neutral point connection and a flying capacitor
CN104410309A (zh) 五电平电压源型变换装置

Legal Events

Date Code Title Description
B03A Publication of a patent application or of a certificate of addition of invention [chapter 3.1 patent gazette]
B06F Objections, documents and/or translations needed after an examination request according [chapter 6.6 patent gazette]
B06U Preliminary requirement: requests with searches performed by other patent offices: procedure suspended [chapter 6.21 patent gazette]
B11B Dismissal acc. art. 36, par 1 of ipl - no reply within 90 days to fullfil the necessary requirements