<Desc/Clms Page number 1>
"Montage d'accès pour des mémoires magnétiques".
La présente invention se rapporte à un système de mémoires magnétiques et plus particulièrement à un système de mémoires électriquement altérables et faisant usage de montages d'accès bilatéraux pour une mémorisation des informations par fils magnétiques.
Il est bien connu, dans la technique de l'électronique,
<Desc/Clms Page number 2>
d'utiliser des dispositifs de mémorisation magnétique, présen- tant deux états stables en vue de mémoriser des informations sous la forme de caractères binaires, Un tel dispositif de mémori- sation est décrit par A.H. Bobeck dans la publication "Bell
System Technical Journal", Volume 36, Novembre 1957. Générale- ment, le dispositif de mémorisation à fils magnétiques, ou twistor tel qu'il est dénommé, comprend un ruban magnétique enroulé d'une manière hélicoïdale autour d'un conducteur central en vue de déterminer une direction aisée de magnétisation.
Le ruban magnétique peut être commuté d'un état magnétique rémanent dans un autre état en prévoyant un champ magnétique d'une direc- tion et d'une intensité suffisantes pour mémoriser les chiffres binaires UN et ZERO.
Habituellement, le système de mémoires sélectionne un étage de commande solénoîde à mots et un ou plusieurs étages de commandes d'enregistrement en vue d'un enregistrement coïncident dans la mémoire. Le système sélectionne également un étage de commande solénoide à mots pour une lecture à partir de la mémoire. Les étages de commande solénoides à mots doivent être à même de prévoir un courant d'une direction en tant que courant de réinscription et un courant de grandeur différente et de direction opposée en tant que courant de lecture.
Dans les mémoires mécaniquement altérables, où le con- tenu des informations d'une mémorisation dépend des cartes codées d'information, le champ de commutation magnétique n'est généra- lement pas prévu par le passage d'un courant vers le conducteur central des twistors. Ordinairement, le conducteur central est utilisé uniquement pour détecter les changement$ de l'état mag- nétique. Toutefois, les systèmes de mémorisation semi-per- manente et temporaire des informations d'un type électriquement altérable utilisent le conducteur central du twistor pour con- duire les courants de réinscription, appelés les courants des
<Desc/Clms Page number 3>
chiffres.
Les champs magnétiques itératifs produits par les courants d'accès par l'intermédiaire des twistors provoquent un étalement minime sur chaque extrémité de l'emplacement des bits de données, qui est dans un état permanent en accord avec les courants d'accès. Ceci est expliqué en détail dans le brevet américain de J.G. Valassis, intitulé "Mémoire magné- tique semi-permanente électriquement altérable", n 239.555, déposé le 23 novembre 1962 et accordé à la même demanderesse que celle de la présente demande de brevet. L'étalement des informations est employé dans la mémoire décrite dans ce brevet par une mise en impulsions itérative des solénoldes en vue d'obtenir une mémorisation électriquement altérable des infor- mations présentant une lecture non destructrice.
Une mémoire temporaire à tw-.tors comprend plusieurs twistors en substance perpendiculaires à un certain nombre de solénoldes de commande. Ces solénoldes sont espacés les uns des autres longitudinalement sur les twistors et déterminent des mots de données présentant autant de bits de données qu'il existe de twistors, les zones de bits de données étant les pe- tites longueurs du twistor aux intersections de ces derniers et des solénoïdes, Les informations sont mémorisées en utilisant les deux états rémanents magnétiques déterminés par la boucle d'hystérésis principale du twistor. Comme indiqué précédem- ment, l'un de ces états rémanents est désigné par l'état ZERO et l'autre par l'état UN.
Initialement, tous les twistors sont conditionnés à l'état ZERO. Une technique d'enregistrement bien connue à courant coincident est employée pour mémoriser les informations en vue d'écrire un UN dans un emplacement particulier de bits.
Un courant d'une direction et d'une grandeur appropriées est transmis par le twistor (courant des chiffres) et un autre courant est transmis par le solénoïde de commande (courant
<Desc/Clms Page number 4>
d'enregistrement), lesquels courants forment l'intersection où le bit désiré est localisé. En vue de lire les informations, un grand courant d'une grandeur opposée est transmis par le solénolde de commande pour conditionner tous les bits associés à celui-ci à l'état ZERO.
Dans les mémoires du type à accès imprévu, il doit être noté qu'il est possible d'accéder à de nombreux mots dans l'intervalle compris entre les accès successifs dans un mot donné. Chaque fois qu'un UN est enregistré dans un twistor donné, tous les bits le long de ce twistor sont soumis au courant des chiffres. Ces emplacements de bits, qui mémorisent déjà un UN, tendent à s'allonger à chaque extrémité en raison du phénomène d'étalement. La mise en impulsions répétée du twistor peut résulter en une zone en substance allongée, de sorte qu'une impulsion de lecture subséquente n'est pas à même de ramener la longueur entière de la zone à l'état ZERO.
Ces zones imcomplètement rétablies tendent à revenir à l'état UN après la mise en impulsions avec les courants des chiffres, en raison du magnétisme résiduel aux extrémités de la zone produit par l'étalement des informations. Supplémentairement, les zones mémorisant dans un UN peuvent être allongées dans une mesure telle que des UNS erronés sont mémoisés dans des emplacements adjacents.
Les conditions mentionnées ci-avant ne peuvent pas être tolérées dans une mémoire active, car, en un court espace de temps, la mémoire acquiert des informations fausses. Par conséquent, un premier but de l'invention consiste à prévoir un montage amélioré à accès imprévu pour des systèmes de mémoires.
Un autre but de l'invention est de prévoir un montage d'accès sélectif pour un système de mémoires qui emploie un générateur de courant unique en vue d'exciter sélectivement
<Desc/Clms Page number 5>
plusieurs solénoîdes à mots pour une lecture.
D'autres buts de la présente invention consistent à prévoir un montage d'accès sélectionné pour un système de mémoires, qui emploie un générateur de courant en vue d'exciter sélectivement plusieurs solénoides à mots pour un enregistrement.
Un autre. but de la présente invention est de prévoir un appareil de commutation électronique capable de traiter des courants bilatéraux relativement élevés.
Un autre.but de l'invention consiste à prévoir un système de mémoires du type à mémorisation par fils magnétiques, qui est en substance exempt de l'étalement des informations aux emplacements de bits de données.
Une caractéristique particulière de l'invention réside dans l'utilisation d'un générateur de ccurant constant pour la lecture et d'un générateur de courant constant pour l'enregistre- ment, les solénoldes à mot étant connectés entre ceux-ci via deux groupes de commutateurs bilatéraux. Normalement, les générateurs sont alimentés à la masse par des organes de shunt.
Toutefois, lorsqu'il doit être accédé à.un mot, l'un des organes de shunt est ouvert et le générateur de-courant respectif commande un solénolde sélectionné à mots par la voie des com- mutateurs bilatéraux mentionnés ci-avant.
Unè autre caractéristique de l'invention réside dans les commutateurs bilatéraux, en ce sens qu'un transistor est sélectivement combiné avec l'un ou l'autre des deux autres transistors en une forme composée présentant un gain de courant élevé.
Une autre caractéristique de l'invention réside dans l'utilisation d'un solénolde séparé, en plus de solénoîdes usuels à mots, dans la mémorisation des informations, en vue d'empêcher l'étalement des informations des emplacements de bits de données au cours d'une opération d'enregistrement.
<Desc/Clms Page number 6>
Ce solénoîde d'inhibition, tel que ceci est décrit en détail ci-après et tel qu'il est bien visible sur les dessins, comprend un circuit de bouclée en série, disposé d'une manière parti- culière, de façon à prévoir, de chaque coté du solénoîde à mots (emplacement de bits de données), des champs magnétiques qui se trouvent vectoriellement, par leurs composants, dans la direction, aisée de magnétisme d'un ZERO et qui sont ainsi en substance .opposés au champ magnétique prévu par les courants de chiffres traversant les twistors individuels.
Ces buts, ainsi que d'autres buts et caractéristiques, se dégagent de la description suivante permettant de mieux comprendre l'invention et réalisée en liaison avec les dessins annexés, dans lesquels :
La figure 1 est une représentation schématique d'un système de mémoiremagnétiques à mémorisation temporaire faisant usage des enseignements de la présente invention;
La'figure 2 décrit.une forme de circuit particulier du nouveau commutateur bilatéral;
La figure 3 est un diagramme du circuit d'une partie du système de la figure 1 rentrant dans le nouveau solénoide d'in- hibition, ce circuit facilitant la description de l'invention.
La figure 1 représente schématiquement une réalisation de l'invention. Le mémoire 25 à fils magnétiques, c'est-à-dire la mémorisation des informations, est accédée par une technique de courant coïncident en vue d'un enregistrement des informa- tions dans la mémoire. Les courants des chiffres, c'est-à-dire les courants'transmis par les fils de mémorisation magnétique
261-2632, sont fournis par les étages de commande des chiffres
201-2032 Les solénoldes 27 sont approvisionnés en courants de réinscription par le générateur de courant constant 30 et le courant de lecture est fourni par le générateur de courant constant 60. Les solénoldes sont disposés en groupes de 10
<Desc/Clms Page number 7>
plans comportant 16 solénoïdes chacun. Par conséquente des références supplémentaires sont données.
Par exemple, le solénolde 10-1 est le premier solénoïde de la dizaine. La générateur 60 fournit également un courant d'inhibition au solénoïde 50, tel que ceci est indiqué dans la description du fonctionnement. De même, tel que ceci est davantage décrit ci- après, les commutateurs de dizaines 401-4010 et les commutateurs d'unités 751-7516 sont utilisés pour un accès à la mémoire.
Les amplificateurs capteurs 85 sont sélectionnés d'une manière stroboscopique par le montage amplificateur correcteur strobos- copique 80 et passent des signaux détectés aux enregistreurs 90.
Les enregistreurs indiquent l'interrogation au système et au système logique 10 qui agit conformément. Ce système logique commande l'accès de la mémoire en fo: nissant les signaux U1-U16 aux commutateurs d'unités, D1-D32 aux étages de commande des chiffres, T1-T10 aux commutateurs de dizaines et WR, RD et RS aux autres composants du système.
Le commutateur à barres 65 et les divers commutateurs shunt 35, 45, 70 sont décrits ci-après, mais, généralement parlante ils ouvrent et ferment les parcours à courant continu entre les générateurs 30, 60 et la masse.
La figure 2 décrit le commutateur shunt d'enregistrement 35, le générateur de courant constant 30 et le commutateur de dizaines 4010. Le générateur 30 comprend deux transistors Q3, 0,4 sous une forme composée, qui est commandée par les diodes d'interruption D2, D3, et fournit un courant constant à la barre d'enregistrement. Le commutateur shunt d'enregistrement 35 comprend les transistors Ql et Q2 et prévoit la masse, via les circuits émetteurs collecteurs de ceux-ci et les résistances R3, R4, @ la barre d'enregistrement, aussi longtemps que l'entrée marquée WR présente un potentiel positif suffisant pour main- tenir les transistors Ql et Q2 en conduction. Tel que ceci est
<Desc/Clms Page number 8>
représenté, l'un des commutateurs de dizaines 4010 est connecté à la barre d'enregistrement.
Ce commutateur, tel que ceci ' est visible sur le dessin et'tel que ceci est décrit en détail ci-après, conduit le courant dans une direction ou dans l'autre.
Le commutateur de dizaines comprend, dans sa section bilatérale, les transistors Q7, Q8 et les diodes D5, D6. Le transistor Q6 commande partiellement la commutation des transistors Q7, Q8. L'émetteur du transistor Q6 est connecté à la base des transistors Q7, Q8 et le connecteur du transistor Q6 est relié en commun aux collecteurs des transistors Q7, Q8 et aux cathodes des diodes D5, D6. La base du transistor Q6 est raccordée aux potentiels négatifs via la résistance R10, la diode D4 et la résistance R9. La commande du transistor Q6 est le transis- tor Q5, dont l'émetteur est au potentiel de masse et dont le col- lecteur est relié, par la résistance R10, à la base du transis- tor Q6. Le transistor Q5 est normalement maintenu non conducteur par le potentiel positif sur sa base via la résistance R8.
La figure 3 décrit le montage de commutation qui com- mande l'excitation du solénoïde d'inhibition 50. Ce circuit comprend un commutateur à barres 65, un générateur 60, un inver- seur 46 et un commutateur 45 du adénoïde d'inhibition. Le gé- nérateur de courant constant' 60 est très similaire au gêné- rateur de courant 30 et n'est pas décrit en détail.
Toutefois, le générateur 60 fournit un courant constant à la barre de lec- ture par la voie du commutateur à barres 65 via les parcours collée* leurs 4Jfiétteurs des transistors Qll, Q12 et des résistances R13, R14. L'émetteur du transiter Q13 est relié aux bases des transistors Q11, Q12 et le collecteur du transistor Q13 est con- necté à la barre de lecture. Le transistor Q13 reçoit ses signaux de commande via la résistance R15.
Le même signal de commande est Utilisé sous une forme inversée au commutateur 45 du solé- noide d'inhibition ; l'inverseur 46, employé pour réaliser cette
<Desc/Clms Page number 9>
inversion, est d'une forme bien connue et n'est pas décrit en détail. Le commutateur du solénoêde d'inhibition n'est pas non plus décrit en détail, puisqu'il présente la même forme que le commutateur shunt d'enregistrement 35 de la figure 2.
Le solénolde d'inhibition 50 et l'impédance shunt 55 de ce solénoïde d'inhibition sont connectés entre le transistor Q10 du générateur 60 et le transistor Q15 du commutateur 45 du solénolde d'inhibition. Le fonctionnement du circuit mentionné ci-avant et du système entier est décrit en détail ci-après.
LECTURE
On suppose que le système logique fournit les signaux U16, T10 et RD pour la lecture d'un mot à partir de la mémoire 25. Le signal T10 ferme le commutateur de dizaines 4010 en con- nectant une extrémi@é des solénoldes 10-1 à 10-16 à la masse via la barre d'enregistrement et le commutateur shunt d'enre- gistrement 35 normalement fermé. Similairement, le signal U16 ferme le commutateur d'unités 7516 en connectant le seiziè- me solénolde de chaque plan de solénoldes à la masse sur son autre extrémité via la barre de lecture et le commutateur shunt de lecture 70 normalement fermé. Le générateur de courant con- stant 60 fournit un courant de lecture à la barre de lecture via le commutateur à barres 65 normalement fermé.
Le signal RD ouvre le commutateur shunt de lecture 70 et le parcours du courant de lecture s'établit comme suit :la masse, le commu- tatur shunt d'enregistrement 35 normalement fermé, la barre d'enregistrement, le commutateur de dizaines sollicité 4010, le solénoide 10-16, le commutateur d'unités sollicité 7516, la barre de lecture, le commutateur à barres 65 normalement fermé et le générateur de courant constant 60. Le courant de lecture, qui a normalement traversé le circuit local depuis la masse par le commutateur shunt de lecture normalement fermé et le commuta.
<Desc/Clms Page number 10>
teur à barres normalement fermé jusqu'au générateur de courant constant de lecture, a été dérivé à présent par la mémoire via le solénoïde sélectionné 10-16.
Tel que ceci est bien connu dans la technique, les fils magnétiques peuvent montrer des changements de flux conformément aux états rémanents magnétiques précédents de ceux-ci. Ces changements de flux sont appliqués sur les amplificateurs capteurs 85. Le signal RD sollicite également l'amplificateur correcteur stroboscopique 80 qui commande les amplificateurs capteurs 85 et qui permet l'enre- gistrement des signaux captés par les enregistreurs 90, Le système logique fournit ensuite un signal RS pour le rétablis- sement des enregistreurs en vue de les préparer au mot suivant.
ENREGISTREMENT
On suppose que le système logique 10 fournit sélec- tivement certains des signaux des chiffres à partir des groupes Dl à D32, c'est-à-dire les signaux Dl et D2, en vue d'indiquer que le chiffre binaire UN est mémorisé dans les deux premiers bits d'un mot. Ces signaux de chiffres sont utilisés en liaison avec un signal provenant de l'amplificateur correcteur 15 en vue de transmettre les courants de chiffres par les éléments de mémorisation 261 et 262 comme des signaux de réinscription, tel que ceci est bien connu dans la technique. Cette action se produit lorsque le système logique fournit l'impulsion WR.
On suppose que le système logique fournit à présent les signaux U2, T10 et WR. Comme précédemment, le signal T10 connecte un côté de solénoldes 10-1 à 10-16 à la barre d'enre- gistrement. L'autre côté du solénoïde 10-2 est relié à la barre de lecture, via le ocmmutateur d'unités 722 qui est excité par le signal U2. Le solénoïde 10-2 indique par conséquent le mot qui a été enregistré lorsque le signal WR se produite les étages de commande sélectionnés des chiffres
201 et 202 contraignant les courants de réinscription à traverser
<Desc/Clms Page number 11>
les éléments de mémorisation 261 et 262. De même, le signal WR ouvre le commutateur à barres 65 normalement fermé et ouvre le commutateur shunt d'enregistrement 35 normalement fermé.
Un courant de réinscription peut à présent circuler à travers le solénoïde sélectionné (10-2) en coïncidence avec les courants sélectionnés de réinscription traversant les fils de la mémorisation magnétique. Le parcours du courant à travers le solénoïde sélectionné s'établit comme suit :la masse, la barre de lecture, le commutateur d'unités sollicité 752' le solénoïde 10-2, le commutateur de dizaines sollicié 4010 et le générateur de courant constant 30. Dès lors, un nouveau mot a été enregistré dans la mémoire à l'emplacement des solénoïdes 10-2 .
EMI11.1
SOLENOIDE D'INHIBIT.TN
En plus de réaliser la commutation ci-dessus, le signal WR doit accomplir une autre fonction de commutation.
En se référant à la figure 1, le signal WR est inversé par l'inverseur 46 et est utilisé pour solliciter le commutateur du solénoïde d'inhibition et le shunt 55 du solénoïde d'in- hibition au générateur de courant constant 60. En outre, la masse est connectée par le commutateur du solénoïde d'in- hibition et par le solénoïde d'inhibition 50 en série à travers la mémoire entière 25 et de nouveau au générateur de courant constant 60. Le solénoïde d'inhibition 50 comprend un enroulement disposé de chaque coté des solénoïdes à mots 27, et, lorsqu'il est exicté, il produit un petit champ magnétique qui est similaire en ce qui concerne la direction au champ magnétique employé pour la lecture. Le but de ce champ magné- tique est d'empêcher un étalement des longueurs des bits d'information dans des emplacements à accès imprévu.
Par exemple, si le mot correspondant au solénoïde 1-1 présente un UN binaire mémorisé à l'emplacement des bits correspondant au fil magnétique
<Desc/Clms Page number 12>
261 et si, dans l'arrangement à accès imprévu du système, le mot correspondant au solénolde 1-1 n'est pas accédé pendant une période de temps considérable, mais que d'autres mots sont accédés en vue de mémoriser des UNS le long du dipositif 261, chaque accès nécessite que l'étage de commande des chiffres 201 soit excité et qu'un courant de chiffres correspondant traverse le dispositif 261, Chaque fois que le courant de chiffres traverse ainsi l'élément 261, la largeur normale du bit d'information est élargie et tend à étaler chaque voie.
Par conséquent, lorsque le mot correspondant au solénolds 1-1 est accédé et que le chiffre binaire UN est lu, cet empla- cement de bits doit mémoriser un ZERO. Toutefois, en raison de l'effet d'étalement des informations, le bit mémorise encore un UN binaire. Un accès subséquent lit ensuite un UN binaire au lieu du ZERO binaire réellement mémorisé. Le solénolde d'inhibition 50 neutralize l'effet d'étalement des informations et assure une vraie lecture de ces dernières.
En se référant à la figure 3, un diagramme de circuits montre;l'excitation du solénoide d'inhibition 50. Comme expliqué précisément, le signal WR ouvre le commutateur à barres 65. Sur la figure 3, un signal négatif appliqué à la jonction des ré- sistances R15, R16 contraint le transistor Q13 à devenir non conducteur, lequel à son tour force les transistors Qll et Q12 à devenir non conducteurs. Par conséquent, le générateur 60 est isolé de la barre de lecture. Le signal WR est inversé par le transistor Q15 et son circuit associé et est couplé à la base du transistor Q15 et du transistor Q16.
Les transis- tors Q15, Q16 sont mis en circuit puisque le signal inversé est positif et réalise le parcours d'excitation suivant pour le solénolde d'inhibition 50 : la masse, les circuits émetteurs collecteurs des transistors Q15, Q16, les résistances R21, R22, le solénolde d'inhibition 50 et le shunt 55 du solénolde d'inhibition, les circuits collecteurs émetteurs des transistors
<Desc/Clms Page number 13>
Q9, Q10 et la résistance Rll ,au potentiel négatif.
COMMUTATEURS BILATERAUX
En se référant à la figure 2, un diagramme de circuit détaillé décrit le fonctionnement du commutateur shunt d'en- registrement 35, du générateur de courant constant 30 et du commutateur de dizaines 4010. Normalement, un parcours de courant s'établit comme suit :la masse, les circuits émetteurs collecteurs des transistors Ql, Q2, les résistances R3, R4, la barre d'enregistrement, les circuits émetteurs coDecteurs des transistors Q3, Q4 et la résistance R5 au potentiel négatif.
Lorsque le signal d'enregistrement WR est fourni par le sys- tème logique 10, les transistors Ql et Q2 deviennent non conducteurs et ouvrent le parcours de courant mentionné ci-avant.
Le signal T10 surmonte le potentiel de base positif sur le transistor Q5 en contraignant la conduction de celui-ci. Le transistor Q5 sollicite à son tour le transistor Q6 qui Soumit le courant de base aux transistors Q7 et Q8. Puisque le géné- rateur de courant consent 30 fournit un potentiel négatif au commutateur bilatéral à la jonction Jl et que le commutateur shunt de lecture 70, comme mentionné précédemment, fournit un signal plus positif à l'autre côté du commutateur 4010 à la jonction J2, les transistors Q7 et Q8 sont polarisés lorsque la jonction J2 est positive par rapport à la jonction Jl.
Dès que la jonction J2 est plus positive que la jonction Jl, les transistors Q6 et Q8 commutent en une forme combinée pour compléter le parcours d'excitation des solénoides. Un cas similaire se présente dans le groupe des commutateurs d'unités.
Tel que ceci est aisément visible à partir de ce qui précède, si la jonction Jl est positive par rapport à la jonction J2, les transistors Q6 et Q7 commutent dous une forme combinée pour conduire les courants dans la direction opposée,
Le gain de courant du commutateur bilatéral est d'une
<Desc/Clms Page number 14>
. importance particulière. Le courant à travers la résistance R10 possède un gain de courant potentiel égal au gain de courant du transistor Q6 multiplié par le gain de courant du transistor
Q3 ou Q4 qui est lui-même conducteur. Un circuit expérimental particulier utilise les transistors 2N2476 pour Q7 et Q8. un tran- 'sistor 2N697 pour Q6, un transistor 2N1991 pour QS et des diodes 1N4009.
La résistance R7 est de 12 kiloohms, la résis- tance R10 de 1,5 kiloohm et les résistances R8,R9 de 68 kiloohms.
Les commutateurs d'unités sont très similaires aux commutateurs de dizaines, mais sont toutefois légèrement modifiés par des diodes supplémentaires en vue d'empêcher des parcours de fuite à travers les solénoldes, puisque chaque commutateur d'unités est individuellement connecté à plusieurs solénoldes.
Sans se départir de l'esprit et de la portée de la présente invention, de nombreux changements et modfications peuvent être apportés à cette dernière par des hommes de métier spécialisés dans la précédente technique. Ceux-ci doivent être inclus dans les revendications annexées.