ATE409398T1 - Verfahren zur herstellung einer integrierten schaltungsanordnung umfassend einen hohlraum in einer materialschicht, sowie eine durch das verfahren erzeugte integrierte schaltungsanordnung - Google Patents

Verfahren zur herstellung einer integrierten schaltungsanordnung umfassend einen hohlraum in einer materialschicht, sowie eine durch das verfahren erzeugte integrierte schaltungsanordnung

Info

Publication number
ATE409398T1
ATE409398T1 AT99945888T AT99945888T ATE409398T1 AT E409398 T1 ATE409398 T1 AT E409398T1 AT 99945888 T AT99945888 T AT 99945888T AT 99945888 T AT99945888 T AT 99945888T AT E409398 T1 ATE409398 T1 AT E409398T1
Authority
AT
Austria
Prior art keywords
integrated circuit
circuit arrangement
produced
material layer
cavity
Prior art date
Application number
AT99945888T
Other languages
English (en)
Inventor
Robert Aigner
Klaus-Guenter Oppermann
Original Assignee
Infineon Technologies Ag
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies Ag filed Critical Infineon Technologies Ag
Application granted granted Critical
Publication of ATE409398T1 publication Critical patent/ATE409398T1/de

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04R—LOUDSPEAKERS, MICROPHONES, GRAMOPHONE PICK-UPS OR LIKE ACOUSTIC ELECTROMECHANICAL TRANSDUCERS; ELECTRIC HEARING AIDS; PUBLIC ADDRESS SYSTEMS
    • H04R19/00—Electrostatic transducers

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Acoustics & Sound (AREA)
  • Signal Processing (AREA)
  • Pressure Sensors (AREA)
  • Micromachines (AREA)
  • Weting (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Measuring Fluid Pressure (AREA)
  • Electrostatic, Electromagnetic, Magneto- Strictive, And Variable-Resistance Transducers (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
AT99945888T 1998-07-08 1999-07-02 Verfahren zur herstellung einer integrierten schaltungsanordnung umfassend einen hohlraum in einer materialschicht, sowie eine durch das verfahren erzeugte integrierte schaltungsanordnung ATE409398T1 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE19830535 1998-07-08

Publications (1)

Publication Number Publication Date
ATE409398T1 true ATE409398T1 (de) 2008-10-15

Family

ID=7873359

Family Applications (1)

Application Number Title Priority Date Filing Date
AT99945888T ATE409398T1 (de) 1998-07-08 1999-07-02 Verfahren zur herstellung einer integrierten schaltungsanordnung umfassend einen hohlraum in einer materialschicht, sowie eine durch das verfahren erzeugte integrierte schaltungsanordnung

Country Status (6)

Country Link
US (1) US6724058B2 (de)
EP (1) EP1101389B1 (de)
JP (1) JP2002520862A (de)
AT (1) ATE409398T1 (de)
DE (1) DE59914876D1 (de)
WO (1) WO2000003560A2 (de)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2002017677A2 (en) * 2000-08-24 2002-02-28 Fachhochschule Furtwangen Electrostatic electroacoustical transducer
US20040040504A1 (en) * 2002-08-01 2004-03-04 Semiconductor Energy Laboratory Co., Ltd. Manufacturing apparatus
DE10247487A1 (de) * 2002-10-11 2004-05-06 Infineon Technologies Ag Membran und Verfahren zu deren Herstellung
KR101072792B1 (ko) 2003-01-31 2011-10-14 다우 코닝 아일랜드 리미티드 플라즈마 발생 전극 조립체
KR20080005854A (ko) 2006-07-10 2008-01-15 야마하 가부시키가이샤 압력 센서 및 그의 제조 방법
CN112334867B (zh) 2018-05-24 2025-11-11 纽约州立大学研究基金会 电容传感器

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4211582A (en) 1979-06-28 1980-07-08 International Business Machines Corporation Process for making large area isolation trenches utilizing a two-step selective etching technique
US4753901A (en) * 1985-11-15 1988-06-28 Ncr Corporation Two mask technique for planarized trench oxide isolation of integrated devices
DE3727142C2 (de) * 1987-08-14 1994-02-24 Kernforschungsz Karlsruhe Verfahren zur Herstellung von Mikrosensoren mit integrierter Signalverarbeitung
US4836885A (en) * 1988-05-03 1989-06-06 International Business Machines Corporation Planarization process for wide trench isolation
FR2700065B1 (fr) 1992-12-28 1995-02-10 Commissariat Energie Atomique Procédé de fabrication d'accéléromètres utilisant la technologie silicium sur isolant.
US5324683A (en) * 1993-06-02 1994-06-28 Motorola, Inc. Method of forming a semiconductor structure having an air region
US5358891A (en) * 1993-06-29 1994-10-25 Intel Corporation Trench isolation with planar topography and method of fabrication
US5395790A (en) 1994-05-11 1995-03-07 United Microelectronics Corp. Stress-free isolation layer
US5374583A (en) 1994-05-24 1994-12-20 United Microelectronic Corporation Technology for local oxidation of silicon
US5665622A (en) * 1995-03-15 1997-09-09 International Business Machines Corporation Folded trench and rie/deposition process for high-value capacitors
DE19509868A1 (de) * 1995-03-17 1996-09-19 Siemens Ag Mikromechanisches Halbleiterbauelement
US5610431A (en) * 1995-05-12 1997-03-11 The Charles Stark Draper Laboratory, Inc. Covers for micromechanical sensors and other semiconductor devices
JPH098039A (ja) 1995-06-26 1997-01-10 Oki Electric Ind Co Ltd 埋め込み配線の形成方法及び埋め込み配線
DE19636914A1 (de) * 1996-09-11 1998-03-12 Siemens Ag Verfahren zum Auffüllen eines Grabens mit Hilfe eines anisotropen Ätzprozesses
DE19648424C1 (de) * 1996-11-22 1998-06-25 Siemens Ag Mikromechanischer Sensor
EP0862207A1 (de) * 1997-02-27 1998-09-02 Siemens Aktiengesellschaft Verfahren zur Herstellung eines DRAM-Grabenkondensators
JP3274647B2 (ja) * 1998-05-15 2002-04-15 日本電気株式会社 光半導体素子の実装構造

Also Published As

Publication number Publication date
DE59914876D1 (de) 2008-11-06
WO2000003560A3 (de) 2000-02-24
EP1101389A2 (de) 2001-05-23
WO2000003560A2 (de) 2000-01-20
EP1101389B1 (de) 2008-09-24
US20010005032A1 (en) 2001-06-28
JP2002520862A (ja) 2002-07-09
US6724058B2 (en) 2004-04-20

Similar Documents

Publication Publication Date Title
DE60130647D1 (de) Verfahren zur herstellung einer halbleiteranordnung mit einer versenkten isolierschicht mit veränderlicher dicke
TW326504B (en) Method for producing sub-lithography etching-masks
DE60238548D1 (de) Verfahren zur herstellung dünner schichten, die mikrokomponenten enthalten
ATE215473T1 (de) Verfahren zum herstellen einer von einem laser vorgeschnittenen packung sowie packung
EP1188534A3 (de) Dekorierter spritzgegossener Gegenstand, und Verfahren zu seiner Herstellung
WO2001084553A3 (en) Three-dimensional memory array and method of fabrication
TW200725803A (en) Via structure and process for forming the same
DE69709870D1 (de) Verwendung einer ätzstopschicht in einer integrierten schaltung für die herstellung von versetzt angeordneten leiterbahnen
DE59302281D1 (de) Werkzeug und verfahren zur herstellung einer mikrostrukturierten kunststoffschicht
ATE265743T1 (de) Verfahren zur herstellung einer schichtstruktur mit einer silicid-schicht
ATE252225T1 (de) Verfahren zum erzeugen eines mikro- elektromechanischen elements
ATE409398T1 (de) Verfahren zur herstellung einer integrierten schaltungsanordnung umfassend einen hohlraum in einer materialschicht, sowie eine durch das verfahren erzeugte integrierte schaltungsanordnung
ATE130703T1 (de) Verfahren zum ätzen von mindestens einer vertiefung in einem substrat und dadurch erhaltenes substrat.
DE50108709D1 (de) Thermoplastisch formbarer polycarbonat-verbundwerkstoff, verfahren zu seiner herstellung, seine verwendung sowie flammgeschütztes polycarbonat-formteil
DE3578618D1 (de) Verfahren zur herstellung von halbleiteranordnungen mit einer ueberlagerten schicht aus polykristallinem silizium.
WO2007011515A3 (en) Fabrication of quantum dots embedded in three-dimensional photonic crystal lattice
ATE190900T1 (de) Verfahren und vorrichtung zur herstellung von zweischichtigen, lichtleitenden mikrostrukturen durch abformtechnik
ATE324469T1 (de) Verfahren zur herstellung von zinn-wolfram- verbundschrott mit geringer dicke
JP2001254107A (ja) 光造形による三次元モデル構造、光造形による造形物構造、および光造形による造形方法
DE10345460A1 (de) Verfahren zur Herstellung eines Lochgraben-Speicherkondensators in einem Halbleitersubstrat und Lochgraben-Speicherkondensator
ATE358411T1 (de) Verfahren zur herstellung einer midplane
WO2001011666A8 (en) Method of etching a wafer layer using multiple layers of the same photoresistant material and structure formed thereby
WO2003005411A3 (de) Verfahren zur erzeugung einer stufenförmigen struktur auf einem substrat
ATE256340T1 (de) Verfahren zur herstellung einer vergrabenen, lateral isolierten zone erhöhter leitfähigkeit in einem halbleitersubstrat
JPS6259662B2 (de)

Legal Events

Date Code Title Description
REN Ceased due to non-payment of the annual fee