AT398865B - Strombegrenzungsschaltung - Google Patents

Description

AT 398 865 B

Die Erfindung betrifft eine Strombegrenzungsschaltung für eine an einer Versorgungsspannungsquelle liegende Last mit einer Regeleinrichtung, welche über ein Stellglied den Laststrom beeinflußt.

Derartige Strombegrenzungsschaltungen, bzw. auch zumindest vom Aufbau her weitgehend ähnliche Konstantstromquellen, sind bekannt und bisher üblicherweise in Form eines Regelkreises aufgebaut. In 5 Serie zur Last bzw. zu dem diese wirkungsmäßig darstellenden Lastwiderstand ist ein Meßwiderstand eingesetzt, an dem der Laststrom einen Spannungsabfall verursacht. Dieser Spannungsabfall wird einem Regelverstärker zugeführt, dessen Ausgang über ein wiederum in Serie zur Last liegendes Stellglied den Laststrom beeinflußt. Die wesentlichen Nachteile dieser bekannten Anordnung sind, daß über den Meßwiderstand der gesamte Laststrom fließt, was insbesondere bei größeren Strömen zu unerwünscht hoher w Verlustleistung führt, daß weiters die Reaktionszeiten des Regelverstärkers und des Stellgliedes sich summieren, und daß schließlich der Meßwiderstand nicht in einen Schaltungsbaustein integrierbar ist.

Zumindest der erste der oben genannten Nachteile kann bei einer unter dem Namen "SENSFET" bekannt gewordenen Ausgestaltung des genannten Grundprinzips vermieden werden, bei welcher durch entsprechende Aufteilung der über den Meßwiderstand fließende Strom sehr viel kleiner (etwa um den 15 Faktor 1000) als der Laststrom ist. Zufolge des nach wie vor vorhandenen separaten Regelverstärkers samt Stellglied bleibt jedoch das nachteilige Zeitverhalten der Gesamtanordnung.

Aufgabe der vorliegenden Erfindung ist es, eine Strombegrenzungsschaltung der eingangs genannten Art so zu verbessern, daß die genannten Nachteile vermieden werden und daß insbesondere auch bei großen Strömen (typischerweise größer 5 A) kleine Reaktionszeiten (typischerweise unter 20 nSek) 20 ermöglicht werden. Weiters soll eine gute Steuerbarkeit der Strombegrenzung ohne Regelschwingungen erzielt werden.

Dies wird gemäß der vorliegenden Erfindung dadurch erreicht, daß die Regeleinrichtung in einem parallel zur Versorgungsspannungsquelle liegenden Zweig eine über einen Referenzspannungseingang gesteuerte Referenzstromquelle und eine dazu in Serie liegende rückgekoppelte Stromquelle aufweist und 25 daß das Stellglied zumindest 2wei parallel geschaltete Laststromquellen aufweist, die in Serie zur Last angeordnet sind und an denen die von der rückgekoppelten Stromquelle bereitgestellte Referenzspannung liegt. Am Stromkreiseingang befindet sich also die Referenzstromquelle, die über den Referenzspannungseingang steuerbar ist und damit die Strombegrenzung der Last steuert. Diese Referenzstromquelle versorgt die rückgekoppelte Stromquelle, wodurch die Referenzspannung eine Funktion einer festliegenden, entspre-30 chenden inneren Eigenschaft der rückgekoppelten Stromquelle (beispielsweise der Transkonduktion des weiter unten als Ausgestaltung angesprochenen MOS-FETs) und des Eingangstromes ist. Diese Referenzspannung wird an das Stellglied gelegt, welches zumindest zwei parallel geschaltete Laststromquellen aufweist, die in Serie zur Last angeordnet sind. Damit ist der Ausgangsstrom (n + l)mal größer als der Referenzstrom, weil ausgangsseitig beliebig viele (n) Laststromquellen parallel geschaltet sind. Es lassen 35 sich damit Reaktionszeiten kleiner als 20 nSek erzielen, was sich aus dem Umstand ergibt, daß die Strombegrenzung in allen Stromquellen (beispielsweise Elektronenröhren oder MOS-FETs) parallel erfolgt und damit die Schnelligkeit eines derartigen Elementes die Schaltschnelligkeit des gesamten Stromkreises bestimmt.

Nach einer besonders bevorzugten Ausgestaltung der Erfindung ist vorgesehen, daß zumindest die 40 rückgekoppelte Stromquelle und die Laststromquellen MOS-FETs aufweisen, deren GATE- und DRAIN-Anschluß jeweils miteinander verbunden sind. Auf diese Weise ergibt sich einerseits auf einfachste Art eine Integrierbarkeit der gesamten Schaltung, wobei sowohl P-Kanai als auch N-Kanal Ausführung möglich ist. Die innere Rückkopplung in den MOS-FETs ersetzt dabei quasi den früher gebräuchlichen äußeren Regelkreis, was extrem kurze Reaktionszeiten bei einfachstem Aufbau sicherstem 45 In weiterer Ausgestaltung der Erfindung kann zu Erzielung von noch kürzeren Rektionszeiten vorgesehen werden, daß die Millerkapazität (entspricht einer Vergrößerung der Kollektor-Basis-Kapazität unter der Wirkung der Spannungsverstärkung der Schaltung) der MOS-FETs der Stromquellen durch eine einschalt-bare Paralielimpeanz kompensiert ist. Damit wurden in experimentellen Schaltungsaufbauten bereits Reaktionszeiten im Bereich von 5 nSek erzielt. so Als mögliche Anwendungsbereiche der erfindungsgemäßen Strombegrenzungsschaltung sind beispielsweise Leistungsstufen, Analogtester, Meßgeräte oder Stromversorgungen zu nennen.

Der überdeckbare Strom- bzw. Spannungsbereich ist im wesentlichen nur abhängig von den verfügbaren Stromquellen (beispielsweise sogenannte "SIPMOS"-Transistoren). In allen Fällen ist ein schwingungsfreier Übergang in den Strombegrenzungsbetrieb sichergestellt. 55 Die Erfindung wird im folgenden noch an Hand der in der Zeichnung teilweise schematisch dargestellten Schaltungsbilder näher erläutert. Fig. 1 zeigt dabei ein Grundsatzschaltbild einer erfindungsgemäßen Strombegrenzungsschaltung, Fig. 2 eine der Fig. 1 entsprechende Anordnung mit Kompensation der Millerkapazität und Fig. 3 ein weiteres Beispiel der erfindungsgemäßen Strombegrenzungsschaltung mit 2

Claims (3)

1. AT 398 865 B MOS-FETs. Gemäß Hg. 1 ist eine Strombegrenzungsschaltung für eine an einer Versorgungsspannungsquelle U liegende Last (hier als Lastwiderstand R eingezeichnet) mit einer allgemein mit 1 bezeichneten Regeleinrichtung ausgestattet, welche über ein allgemein mit 2 bezeichnetes Stellglied den Laststrom beeinflußt. Die 5 Regeleinrichtung 1 weist in einem parallel zur Versorgungsspannungsquelle ü liegenden Zweig 3 eine über einen Referenzpannungseingang Uref gesteuerte Referenzstromquelle 4 und eine dazu in Serie liegende rückgekoppelte Stromquelle 5 auf. Das Stellglied 2 seinerseits weist zumindest zwei parallel geschaltete Laststromquellen 6 auf, die in Serie zur Last R angeordnet sind und an denen die von der rückgekoppelten Stromquelle bereitgestellte Referenzspannung UG liegt. io Die über den Steuereingang bzw. Referenzspannungseingang Uref gesteuerte Referenzstromquelle 4 liefert über die Leitung 7 den Referenzstrom lref an die rückgekoppelte Stromquelle 5. Der an dieser entstehende Spannungsabfall ist eine Funktion einer ihrer festliegenden inneren Eigenschaften und des Eingangsstromes. Die so gewonnene Referenzspannung UG wird an die parallel liegenden Laststromquellen 6 gelegt, womit der Ausgangsstrom schließlich um das (n + 1)fache - wobei n die Anzahl der Laststrom-15 quellen 6 ist - größer als der Referenzstrom lref ist. Die Strombegrenzungsschaltung nach Hg. 2 unterscheidet sich von der nach Fig. 1 nur durch die hier schematisch eingetragene Kompensation der Millerkapazität der Laststromquellen 6 (beispielsweise MOS-FETs) durch eine über einen angedeuteten Schalter 8 einschaltbare Parallelimpetanz Z, womit die Reaktionszeit der Schaltung auf Stromschwankungen weiter verringert werden kann. Der Schalter 8 kann 20 beispielsweise ebenfalls von einem entsprechend beschalteten MOS-FET gebildet sein - die Parallelimpetanz Z kann im einfachsten Falle durch einen entsprechend dimensionierten Kondensator realisiert sein. Als wesentlich ist in diesem Zusammenhang anzusehen, daß über den Schalter 8 eine gewisse Verzögerung des Ansprechens der Kompensation erreicht wird, die typisch in der Gegend von 5 nSek liegen soll. Gemäß Fig. 3 ist die Strombegrenzungsschaltung wieder ähnlich zu Fig. 1 aufgebaut, wobei hier nun 25 aber die rückgekoppelte Stromquelle 5 und die beiden Laststromquellen 6 von MOS-FETs gebildet sind, deren GATE- und DRAIN-Anschiüsse jeweils miteinander verbunden sind. Damit läßt sich die gesamte Schaltungsanordnung sehr leicht integrieren, womit erstmals eine derartige Schaltung auf einem einzelnen Baustein vorgesehen werden kann. ’ Die Referenzstromquelle 4 versorgt hier den B-Kanal MOS-FET der rückgekoppelten Stromquelle 5, 30 dessen DRAIN- und GATE-Elektroden miteinander verbunden sind, mit Referenzstrom. Der an diesem MOS-FET entstehende Spannungsabfall ist eine Funktion seiner Transkonduktion und des Eingangsstromes: UGd = Gm x lref. wobei UGd die Spannung zwischen GATE und DRAIN, Gm den Koeffizienten der gesteuerten Einströmung (innere Steilheit) und Iref den Referenzstrom bedeutet. Die so gewonnene Referenzspannung UG wird an die GATE-Elektrode der weiteren MOS-FETs in den Laststromquellen 6 35 gelegt. Dabei ist der dort zur DRAIN-Elektrode fließende Strom gleich dem im MOS-FET 5 fließenden Referenzstrom, weil laus = Gm x UG x (n +1) und weil UG der beiden Transistoren 5, 6 gleich ist. Damit ist der Ausgangsstrom um das (n + 1)fache größer als der Referenzstrom lref. Die Linearität der Strombegrenzung ergibt sich dabei aus der Charakteristik der MOS-FETs. Die Temperatur-und zeitunabhängige Drift ist eine Funktion der entsprechenden Technologie. Die geringe Reaktionszeit der Strombe-40 grenzung ergibt sich aus dem Umstand, daß diese in allen Transistoren parallel erfolgt und die Schnelligkeit eines Transistors damit die Schaltschnelligkeit des gesamten Stromkreises bestimmt. Es kann damit eine extrem schnelle Festkörperstromquelle ohne externen Meßwiderstand realisiert werden, wobei die Strombegrenzung proportional zur Steuerspannung ist und von Null bis zu einer maximalen Stromstärke (abhängig von der Anzahl der Laststromquellen) eingestellt werden kann. 45 Patentansprüche 1. Strombegrenzungsschaltung, für eine an einer Versorgerspannquelle liegende Last, mit einer Regeleinrichtung, welche über ein Stellglied den Laststrom beeinflußt, dadurch gekennzeichnete, daß die so Regeleinrichtung (1) in einem parallel zur Versorgungsspannquelle (U) liegenden Zweig (3) eine über einen Referenzspannungseingang (Uref) gesteuerte Referenzstromquelle (4) und eine dazu in Serie liegende rückgekoppelte Stromquelle (5) aufweist und daß das Stellglied (2) zumindest zwei parallel geschaltete Laststromquellen (6) aufweist, die in Serie zur Last (R) angeordnet sind und an denen die von der rückgekoppelten Stromquelle (5) bereitgestellte Referenzspannung (Uq) liegt. 55
2. 2. Strombegrenzungsschaltung nach Anspruch 1, dadurch gekennzeichnet, daß zumindest die rückgekoppelte Stromquelle (5) und die Laststromquellen (6) MOS-FETs aufweisen, deren GATE- und DRAIN-Anschluß jeweils miteinander verbunden sind.
3. 3 ΑΤ 398 865 Β Strombegrenzungsschaltung nach Anspruch 2, dadurch gekennzeichnet, daß die Millerkapazität der MOS-FETs der Stromquellen (5, 6) durch eine einschaltbare Parallelimpetanz (Z) kompensiert ist. Hiezu 1 Blatt Zeichnungen 4