AT223237B - Verfahren zum Herstellen einer Halbleiteranordnung - Google Patents

Verfahren zum Herstellen einer Halbleiteranordnung

Info

Publication number
AT223237B
AT223237B AT979160A AT979160A AT223237B AT 223237 B AT223237 B AT 223237B AT 979160 A AT979160 A AT 979160A AT 979160 A AT979160 A AT 979160A AT 223237 B AT223237 B AT 223237B
Authority
AT
Austria
Prior art keywords
layer
base
layers
semiconductor
growth
Prior art date
Application number
AT979160A
Other languages
English (en)
Original Assignee
Siemens Ag
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Siemens Ag filed Critical Siemens Ag
Application granted granted Critical
Publication of AT223237B publication Critical patent/AT223237B/de

Links

Description


   <Desc/Clms Page number 1> 
 



  Verfahren zum Herstellen einer Halbleiteranordnung 
 EMI1.1 
 

 <Desc/Clms Page number 2> 

 
Erzeugungteilhafterweise ein auf der dem Halbleiterkörper zugewandten Seite siliziertes Metallblech. Dazu erhitzt man die Metallunterlage bzw. -auflage zunächst im Vakuum oder in einer Wasserstoffatmosphäre auf eine Temperatur, die über 11000 C liegt, so dass die Verunreinigungen ausdampfen. Dann leitet man über das Blech einen Strom von Silikochloroform und Wasserstoff bei etwa   1100  C,   so dass Silizium abge- schieden wird. Das Metallblech, auf dem eine etwa 20   IL   starke Siliziumschicht niedergeschlagen wurde, wird als Unterlage oder Auflage für den Halbleiterkörper verwendet und bildet zugleich den elektrischen
Anschluss für das Halbleiterbauelement. 



   Als Metallunterlage bzw. -auflage eignen sich besonders die Metalle Molybdän sowie Tantal. Molyb- dän ist dabei vorzuziehen, weil es nicht so stark beim Glühen in der wasserstoffhaltigen Aufwachsatmosphäre   versprödet.   Das Molybdän wächst mit dem Halbleiterkörper unlösbar zusammen und ergibt einen sperrschichtfreien Kontakt. 



   Zum Erzielen einer gewünschten geometrischen Form der aufwachsenden Schichten wird weiter vor- geschlagen, Teile des Halbleiterkörpers oder der zuletzt aufgewachsenen Schicht während des Aufwachsens abzudecken. Es ist so   z. B. möglich,   Halbleiteranordnungen, bei denen der Querschnitt desHalb- leiterkörpers vom Kollektor zur Basis hin insbesondere stufenweise abnimmt, was eine sehr kleine Kapazität bei guter Wärmeableitung zur Folge hat, ohne Einschalten eines Ätzvorgangs nach dem Aufwachsenlassen, herzustellen. Als Abdeckmaterial sind Quarz, oder   Sitz'welches   durch Oxydation des Si entsteht, Sinterkorund, Berylliumoxyd oder Siliziumkarbid besonders geeignet. 



   Zum Erzielen der notwendigen Abscheidetemperatur wird vorteilhafterweise die metallische Unterlage, die zugleich den Boden des Reaktionsraumes bildet, erhitzt. Die Erhitzung kann dabei durch Strahlung, die eventuell mittels optischer Einrichtungen gesteuert und konzentriert wird, ferner mittels induktiver oder auch durch   Verlustvrinkelheizung   und schliesslich durch Widerstandserhitzung der Unterlage erfolgen. 



   Bei Aufwachsen der dotierten Schichten ist darauf zu achten, dass die Aufwachsgeschwindigkeit gross gegenüber der Diffusionsgeschwindigkeit der Dotierungsstoffe ist. Besonders günstig sind Phosphor als Donator und Bor als Akzeptor. Durch Variation der Strömungsgeschwindigkeit oder des Molverhältnisses des Reaktionsgases kann die Abscheidegeschwindigkeit eingestellt werden. 



     In Fig. l   ist eine Anordnung zur Durchführung des Verfahrens dargestellt. Das Reaktionsgefäss wird aus der z. B. aus Quarz bestehenden Haube 21 und dem aus Metall bestehenden Boden 27 gebildet und ist durch die ebenfalls z. B. aus Quarz bestehende Wand 31 in zwei Räume aufgeteilt. Im eigentlichen Reaktionsraum ist die metallische, z. B. aus Molybdän bestehende Unterlage 24 angeordnet, auf die die Halbleiterscheiben 23 aufgelegt sind. Durch die Gaszuführung 20 strömt das thermisch zu zersetzende Reaktionsgas in den Reaktionsraum. Die Restgase strömen durch das Rohr 22 ab. Das Aufheizen der Scheiben 23 auf die Abscheidetemperatur wird durch Erhitzen der Unterlage 24 durchgeführt. Im vorliegenden Ausführungsbeispiel wird diese Unterlage durch direkten Stromdurchgang erhitzt.

   Als Stromzuführung dienen die beiden Kohle-Elektroden 26 und 31, von denen die Elektrode 26 auf demselben Potential wie der Metallboden 27 des Reaktionsgefässes, also auf Erdpotential, liegt. Die zweite Elektrode 25 ist über eine Zuführung 28, die mittels eines Ringes 30 isoliert durch den Boden 27 hindurchgeführt ist, mit einer Spannungsquelle 29, die einseitig geerdet ist, verbunden. Die Halbleiterscheiben 23 wachsen während des Aufwachsens der Schichten aus der Gasphase mit der Unterlage 24 zusammen. Nach Beendigung des Verfahrens wird die Unterlage zerteilt und der am Halbleiterkörper verbleibende Teil dient. als elektrischer Anschluss für das Bauelement. 



   Die Dotierung der verschiedenen Schichten kann entweder im selben Gefäss durch Zugabe entsprechender Dotierungsstoffe zum Reaktionsgasgemisch oder in getrennten Gefässen erfolgen. Dabei ist beim Herausschleusen von einem in das andere Reaktionsgefäss längerer Luftzutritt zu den eben aufgewachsenen Schichten zu vermeiden. Ein kurzer Luftzutritt schadet nicht, da die sich dabei bildenden dünnen Oxydschichten bei der dem   Aufwachsvorgangvorausgehenden   Vorerhitzung im Wasserstoff oder im Hochvakuum abdampfen. 



     Verwendet man verhältnismässig   grosse Halbleiterscheiben, so können diese nach Beendigung des Verfahrens auch wieder von der Unterlage abgelöst werden. 



     In Fig. 2 ist   schematisch eine andere Anordnung zur Durchführung des Verfahrens dargestellt. Auf die insbesondere aus Molybdän bestehende Bodenplatte 15 des   Reaktionsgefässes   werden die Halbleiterschei- 
 EMI2.1 
 Durch die in der Quarzhaube 18 angebrachte Gaszuführung 16 strömt das Reaktionsgas in denReaktionsraum und wird dort thermisch zersetzt. Es werden Halbleiterschichten definierter Dicke und Leitfähig- 

 <Desc/Clms Page number 3> 

 keit abgeschieden. Die Restgase strömen durch das Rohr 17 ab. Zum Aufbringen des Molybdänblechs nach dem Abscheiden der einzelnen Schichten wird die Quarzhaube 18 abgehoben. 



   Zur näheren Erläuterung der Erfindung wird im folgenden als Ausführungsbeispiel die Herstellung eines Gleichrichters und eines Transistors nach dem Verfahren gemäss der Erfindung beschrieben. Zur Durchführung des Verfahrens kann dabei z. B. eine Anordnung gemäss Fig. l oder gemäss Fig. 2 verwendet werden. 



   Ein nach dem Verfahren hergestellter Gleichrichter ist in Fig. 3 dargestellt. Zum Herstellen derartiger Gleichrichter werden auf ein Molybdänblech von 0, 1 mm Stärke, von dem ein Teil nach Beendigung des Verfahrens und Zerschneiden der Unterlage den elektrischen Anschluss 1 bildet, sehr niederohmig dotierte   p-leitende   Siliziumscheibchen von etwa 0,   1 - 0, 5   mm Stärke und einem Durchmesser zwischen einem und mehreren Millimetern gelegt. Eines dieser Scheibchen ist die mit 2 bezeichnete Schicht des
Gleichrichters. Die Anzahl der aufgelegten Scheibchen ist dabei so zu wählen, dass die von den unbedeckten Teilen der Unterlage ausstrahlende Wärme zur thermischen Zersetzung des Reaktionsgases ausreicht. Die Oberfläche des Molybdäns ist vorteilhafterweise siliziert.

   Die Reinigung der Siliziumoberfläche wird durch Ätzen und anschliessendes Glühen im Wasserstoffstrom erzielt. Man lässt nun aus der Gasphase aus einer Mischung von Wasserstoff mit Silikochloroform und Borbromid oder einem andern Borhalogenid eine dünne etwa 2   p   starke hochohmige p-Schicht 3 von etwa 3 Ohm. cm auf den Siliziumscheibchen aufwachsen und hierauf eine etwa 10      starke niederohmige n-Schicht 4 mit Werten für den spezifischen Widerstand, die zwischen einigen Zehntel und einigen Ohm. cm liegen. Die Stärke dieser Schicht   beträgt etwa   10   p.   Die Aufwachszeit für 1   u   Schichtdicke beträgt dabei etwa 8 sec. Nun wird ein Molybdänblech oder-netz auf die zuletzt aufgewachsene Schicht aufgelegt, das man dann mit dieser Schicht zusammenwachsen lässt.

   Nach dem Zerteilen der Unterlage und der Auflage bildet ein Teil dieses Bleches den sperrfreien Anschlusskontakt 5 des Gleichrichters. Anschliessend wird in der aus der Halbleitertechnik bekannten Weise abgedeckt und die störenden Randschichten können abgeätzt, abgeschliffen oder durch Sandstrahl entfernt werden. Man kann die Unterlage vor oder nach dieser Behandlung zerteilen und so die einzelnen Gleichrichterelemente voneinander trennen. Man kann die Unterlage, um eine gute Wärmeableitung zu erreichen, in üblicher Weise auf ein wärmeleitendes Metall auflöten. Es ist mit diesem Verfahren möglich, Gleichrichter jeder gewünschten Sperrspannung herzustellen. 



   Mit diesem Verfahren ist es also möglich, eine grosse Anzahl fertig kontaktierter Gleichrichterelemente in einem Arbeitsgang herzustellen. 



   Ein nach dem Verfahren gemäss der Erfindung hergestellter Transistor ist in Fig. 4 dargestellt. Auf eine sehr niederohmige p-leitende Schicht 4, die man, wie beim Beispiel des Gleichrichters, aus normal gezogenem, insbesondere aus Silizium bestehendem Material hergestellt hat, bringt man die etwas höherohmige p-leitende Kollektorschicht 8 von einem spezifischen Widerstand von etwa 5 Ohm. cm durch Aufwachsen auf. Die niederohmige Grundschicht 7 dient dabei nur als Stromzuführung zum Kollektor. Die eigentliche Kollektorschicht 8 kann nunmehr sehr dünn gemacht werden, so dass ihr Bahnwiderstand nicht ins Gewicht fällt. 



   Im Ausführungsbeispiel ist diese Schicht   1 J. I   dick. Auf diese Schicht lässt man eine hochohmige Zwischenschicht 9, deren spezifischer Widerstand etwa 50 Ohm. cm beträgt und die   p-oder n-leitend ist,   aus der Gasphase aufwachsen. Diese Schicht kann auch höherohmig sein, so dass eine schwach dotierte oder intrinsisch leitende Zone aufwächst. Die Vorteile einer solchen Halbleiteranordnung, die eine schwach dotierte oder intrinsisch leitende Zone zwischen Kollektor und Basiszone aufweist, sind bereits bekannt. 



  Auf dieser Schicht lässt man nun die Basisschicht 10 mit einem spezifischen Widerstand von 0, 5 Ohm. cm und einer Stärke von 5      aufwachsen. Auf diese Basisschicht wird dann eine sehr niederohmige (z. B. 



  0, 005 Ohm. cm)   p-leitende   Emitterschicht 11 aufgebracht, die eine Stärke von etwa 50 p aufweist. Die Elektrodenanschlüsse 6 und 12 zum Kollektor und Emitter sind hiebei, wie beim vorher beschriebenen Gleichrichter, durch Mitaufwachsen während des Aufwachsens der einzelnen Schichten hergestellt. Der Basisanschluss 13 wird vorteilhafterweise nach den üblichen Methoden hergestellt. 



   Bei Halbleiteranordnungen mit sehr dünnen Schichten ist es günstig, ein Metall mit niedrigem Schmelzpunkt zur Kontaktierung der zuletzt aufgewachsenen Schicht zu verwenden, da sonst bei den zur Kontaktierung mit Molybdän notwendigen hohen Temperaturen durch Diffusion die Dotierung der Schichten verändert wird. 



   Als Weiterbildung der Erfindung ist es auch möglich, Schichten durch Aufwachsen aus der Gasphase herzustellen und weitere Schichten durch Einlegieren bzw. Eindiffundieren zu erzeugen. 



   Mit dem Verfahren gemäss der Erfindung ist weiter auch das Aufwachsen von Germaniumschichten,   z. B.   aus Germaniumtetrachlorid oder Germaniumchloroform möglich. Die Abscheidungstemperaturen 

 <Desc/Clms Page number 4> 

 liegen dabei entsprechend niedriger, was den Aufbau des Ofens vereinfacht. 



    PATENTANSPRÜCHE :    
1. Verfahren zum Herstellen einer, insbesondere aus Silizium bestehenden, Halbleiteranordnung mit mindestens einem pn-Übergang, bei dem aufeinanderfolgende Schichten verschiedener Leitfähigkeit und/oder entgegengesetzten Leitungstyps durch   einkrista. 1lines Aufwachsen   von Halbleiterschichten aus der Gasphase erzeugt werden, dadurch gekennzeichnet, dass   einkristalline :

   Halbleiterkörper   auf eine metallsche Unterlage aufgelegt werden, und dass nach dem Aufwachsen der durch thermische Zersetzung einer gasförmigen Verbindung des Halbleitermaterials und gegebenenfalls einer gasförmigen Verbindung eines Dotierungsstoffes gebildeten Schichten, auf den sich während des Aufwachsens mit der Unterlage verbindenden Halbleiterkörpern, die Unterlage zerteilt wird und der am Halbleiterkörper verbleibende Teil der Unterlage als elektrischer Anschluss verwendet wird.

Claims (1)

  1. 2. Verfahren nach Anspruch l, dadurch gekennzeichnet, dass eine gleichzeitig den Boden des Reaktionsraumes bildende Unterlage verwendet wird.
    3. Verfahren nach Anspruch 1 oder 2, dadurch gekennzeichnet, dass nach dem Aufwachsenlassen ein alle im Reaktionsraum befindlichen Halbleiteranordnungen überdeckendes Metallblech auf die letzte der aufgewachsenen Schichten aufgelegt wird und die Anordnung auf eine Temperatur erhitzt wird, bei der das Metallblech mit der Schicht zusammenwächst.
    4. Verfahren nach einem der Ansprüche 1 bis 3, dadurch gekennzeichnet, dass die Unterlage und gegebenenfalls auch das Metallblech der Auflage vor dem Aufwachsen siliziert wird.
    5. Verfahren nach einem der Ansprüche 1 bis 4, dadurch gekennzeichnet, dass zum Erzielen einer gewünschten geometrischen Form der aufwachsenden Schichten Teile des Halbleiterkörpers oder der zuletzt aufgewachsenen Schicht während des Aufwachsens der nächsten Schicht abgedeckt werden.
    6. Verfahren nach einem der Anspruche l bis 5, dadurch gekennzeichnet, dass zum Erzielen der notwendigen Abscheidetemperatur die metallische Unterlage, die gegebenenfalls zugleich den Boden des Reaktionsraumes bildet, erhitzt wird.
AT979160A 1960-02-12 1960-12-29 Verfahren zum Herstellen einer Halbleiteranordnung AT223237B (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE223237T 1960-02-12

Publications (1)

Publication Number Publication Date
AT223237B true AT223237B (de) 1962-09-10

Family

ID=29593485

Family Applications (1)

Application Number Title Priority Date Filing Date
AT979160A AT223237B (de) 1960-02-12 1960-12-29 Verfahren zum Herstellen einer Halbleiteranordnung

Country Status (1)

Country Link
AT (1) AT223237B (de)

Similar Documents

Publication Publication Date Title
DE2618733C2 (de) Halbleiterbauelement
DE1056747C2 (de) Verfahren zur Herstellung von mehreren p-n-UEbergaengen in Halbleiterkoerpern fuer Transistoren durch Diffusion
DE1163981B (de) Verfahren zur Herstellung von Halbleiteranordnungen mit pn-UEbergang und einer epitaktischen Schicht auf dem Halbleiterkoerper
DE69401694T2 (de) Elektroner emittierende Vorrichtung
DE2711365C2 (de)
DE1126515B (de) Verfahren zum Herstellen einer Halbleiteranordnung und danach hergestellte Halbleiteranordnung
DE2056220A1 (de) Verfahren zur Herstellung einer elektn sehen Anordnung, und Anordnung hergestellt nach dem Verfahren
DE3788453T2 (de) Komplementäres vertikales bipolares Transistorpaar mit flachem Übergang.
DE2718449C2 (de)
DE1521396B1 (de) Verfahren und vorrichtung zum herstellen eines halbleiter bauelementes mit einer schottky sperrschicht
DE1185293B (de) Verfahren zum Herstellen einer Halbleiteranordnung
DE1238105B (de) Verfahren zum Herstellen von pn-UEbergaengen in Silizium
DE4313042A1 (de) Diamantschichten mit hitzebeständigen Ohmschen Elektroden und Herstellungsverfahren dafür
DE1166938B (de) Verfahren zur Herstellung einer Halbleiteranordnung
DE69130041T2 (de) Verfahren zum Herstellen einer Halbleiteranordnung mit Schottky-übergang
DE1544261B2 (de) Verfahren zum epitaktischen Abscheiden einer einkristallinen Schicht eines nach dem Diamant- oder nach Zinkblendegitter kristallisierenden Halbleitermaterials
DE1439429A1 (de) Verfahren zum Herstellen eines Halbleiterstromtores vom pnpn-Typ
AT223237B (de) Verfahren zum Herstellen einer Halbleiteranordnung
DE102018111450A1 (de) Verfahren zum Verarbeiten eines Breiter-Bandabstand-Halbleiterwafers, Verfahren zum Bilden einer Mehrzahl von dünnen Breiter-Bandabstand-Halbleiterwafern und Breiter-Bandabstand-Halbleiterwafer
DE1953254A1 (de) Verfahren zur Herstellung von mindestens einer Leistungshalbleitervorrichtung
DE2209534A1 (de) Micro-Alloy-Epitaxie-Varactor und Verfahren zu dessen Herstellung
DE2801680A1 (de) Verfahren zur herstellung einer halbleitereinrichtung
DE2639364A1 (de) Thyristor
DE3402188C2 (de)
US3242014A (en) Method of producing semiconductor devices