DE3402188C2 - - Google Patents
Info
- Publication number
- DE3402188C2 DE3402188C2 DE3402188A DE3402188A DE3402188C2 DE 3402188 C2 DE3402188 C2 DE 3402188C2 DE 3402188 A DE3402188 A DE 3402188A DE 3402188 A DE3402188 A DE 3402188A DE 3402188 C2 DE3402188 C2 DE 3402188C2
- Authority
- DE
- Germany
- Prior art keywords
- carried out
- deposition
- layer
- doped
- silicon layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 238000000034 method Methods 0.000 claims description 24
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 15
- 238000000151 deposition Methods 0.000 claims description 12
- 230000008021 deposition Effects 0.000 claims description 11
- 238000004519 manufacturing process Methods 0.000 claims description 8
- 238000004518 low pressure chemical vapour deposition Methods 0.000 claims description 6
- 229910021417 amorphous silicon Inorganic materials 0.000 claims description 5
- 238000002425 crystallisation Methods 0.000 claims description 4
- 230000008025 crystallization Effects 0.000 claims description 4
- 238000005468 ion implantation Methods 0.000 claims description 4
- 229910004298 SiO 2 Inorganic materials 0.000 claims description 3
- 238000000926 separation method Methods 0.000 claims description 3
- BLRPTPMANUNPDV-UHFFFAOYSA-N Silane Chemical compound [SiH4] BLRPTPMANUNPDV-UHFFFAOYSA-N 0.000 claims description 2
- 238000005234 chemical deposition Methods 0.000 claims description 2
- 238000009792 diffusion process Methods 0.000 claims description 2
- 239000012495 reaction gas Substances 0.000 claims description 2
- 229910000077 silane Inorganic materials 0.000 claims description 2
- 239000012808 vapor phase Substances 0.000 claims description 2
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 claims 1
- 239000001257 hydrogen Substances 0.000 claims 1
- 229910052739 hydrogen Inorganic materials 0.000 claims 1
- 229920005591 polysilicon Polymers 0.000 description 8
- 229910052710 silicon Inorganic materials 0.000 description 8
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 7
- 239000010703 silicon Substances 0.000 description 7
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 3
- 229910052796 boron Inorganic materials 0.000 description 3
- 230000003746 surface roughness Effects 0.000 description 2
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 1
- 230000002411 adverse Effects 0.000 description 1
- 229910052785 arsenic Inorganic materials 0.000 description 1
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical compound [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 230000035876 healing Effects 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 229910052698 phosphorus Inorganic materials 0.000 description 1
- 239000011574 phosphorus Substances 0.000 description 1
- 238000001953 recrystallisation Methods 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- 230000035945 sensitivity Effects 0.000 description 1
- 150000003376 silicon Chemical class 0.000 description 1
- 239000007787 solid Substances 0.000 description 1
- 230000003068 static effect Effects 0.000 description 1
- 239000000758 substrate Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
- H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
- H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
- H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
- H01L21/28512—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table
- H01L21/28525—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table the conductive layers comprising semiconducting material
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02518—Deposited layers
- H01L21/02521—Materials
- H01L21/02524—Group 14 semiconducting materials
- H01L21/02532—Silicon, silicon germanium, germanium
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02518—Deposited layers
- H01L21/0257—Doping during depositing
- H01L21/02573—Conductivity type
- H01L21/02579—P-type
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02612—Formation types
- H01L21/02617—Deposition types
- H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Bipolar Transistors (AREA)
Description
Die vorliegende Patentanmeldung betrifft ein Verfahren
zum Herstellen von Bor-dotierten polykristallinen Sili
ziumschichten, wie sie insbesondere als niederohmige Ba
sisanschlüsse in bipolaren integrierten Transistorschal
tungen verwendet werden, durch chemische Abscheidung aus
der Dampfphase bei niederem Druck (low pressure chemical
vapor deposition = LPCVD).
Eine bipolare Transistorschaltung dieser Art ist aus
einem Aufsatz von D. D. Tang et. al. aus dem IEEE J.
Solid State Circuits, SC 17 (1982) auf den Seiten 925 bis
931 zu entnehmen.
Bei bestimmten Halbleiterschaltungen, wie zum Beispiel
Bipolarschaltungen oder integrierten Silizium-Sensoren
ist der Einsatz von p-leitendem, also Bor-dotiertem poly
kristallinen Silizium (Poly-Si) vorteilhaft oder zwingend
erforderlich. Dabei ist die - im Vergleich zu n-leitendem,
also mit Arsen oder Phosphor dotiertem Polysilizium -
geringe Korngröße in Bor-dotiertem Polysilizium ungünstig,
da sie zu unerwünscht hohen Schichtwiderständen, großen
negativen Temperaturkoeffizienten und relativ großer
Streuung und Prozeßempfindlichkeit dieser elektrischen
Parameter führt.
Eine Reduktion des hohen Schichtwiderstandes und Vermei
dung der damit verbundenen Nachteile Bor-dotierter Poly
siliziumschichten konnte bisher nur durch entsprechende
Erhöhung der Schichtdicke - begrenzt durch Probleme der
Ätztechnik und Kantenbedeckung - oder durch Rekristalli
sation mittels Laserausheilung, wie in einem Aufsatz von
H. Schaber et. al. im J. Appl. Phys. 54 (1983) auf den
Seiten 4633 bis 4640 beschrieben, oder ähnlicher aufwen
diger Verfahren erreicht werden.
Durch eine Abscheidung der Polysiliziumschicht bei
höheren Temperaturen (zum Beispiel 730°C) lassen sich
zwar auch größere Körner und damit niedrigere Schichtwi
derstände erreichen; die damit verbundene starke Erhöhung
der Oberflächenrauhigkeit wirkt sich jedoch nachteilig
bei den nachfolgenden Prozeßschritten aus.
Der hohe spezifische Widerstand konventionell, das heißt
durch LPCVD-Abscheidung hergestellter und mit Bor-dotier
ter Polysiliziumschichten ist durch ihre geringe Korn
größe bedingt. Im Fall der Bordotierung ändert sich diese
mittlere Korngröße auch nach üblichen Hochtemperaturpro
zessen (T 1000°C) nur sehr wenig.
Aus einem Aufsatz von G. Harbeke et. al. in Appl. Phys.
Lett. 42 (1983) Seiten 249 bis 251 ist bekannt, daß sich
durch Abscheidung der Siliziumschicht im amorphen Zustand
(Abscheidetemperatur T 580°C) und anschließende
Kristallisation in einem konventionellen Ofenprozeß er
heblich höhere Korngrößen als bei der üblichen kristalli
nen Abscheidung (T D 630°C) ergeben. Dieser Unterschied
fällt bei den für MOS-Prozesse benötigten Phosphor-dotier
ten Polysiliziumschichten nicht oder nur sehr wenig ins
Gewicht, da stark Phosphor-dotierte Schichten bei
üblichen Hochtemperaturprozessen ohnehin ein starkes
Kornwachstum erfahren.
Der Erfindung liegt die Aufgabe zugrunde, ein
Herstellverfahren für eine Bor-dotierte polykristallinen
Siliziumschicht mit gegenüber dem Stand der Technik
erhöhter Korngröße bei gleichzeitig glatter Schicht
oberfläche anzugeben.
Die Erfindung macht sich die aus dem Aufsatz von Harbeke
et. al. gewonnene Erkenntnis zur Lösung der erfindungsge
mäßen Aufgabe der Herstellung einer Bor-dotierten poly
kristallinen Siliziumschicht in einer bipolaren integrier
ten Transistorschaltung zunutze und ist dadurch gekenn
zeichnet, daß die Abscheidung im amorphen Zustand bei Tem
peraturen im Bereich 580°C mit oder ohne Bordotierung
durchgeführt wird und die amorphe Siliziumschicht bei
einem späteren, zur Herstellung der Schaltung durchzu
führenden Hochtemperaturprozeß in den polykristallinen
Zustand übergeführt wird.
Durch diese Verfahrensweise gelingt es, auch bei Bor-Do
tierung eine hohe Korngröße bei glatter Schichtoberfläche
zu erzielen. Der erfindungsgemäße Herstellungsprozeß kann
in konventionellen LPCVD-Anlagen durchgeführt werden, wie
sie für die Herstellung der kristallin abgeschiedenen Poly
siliziumschichten gebräuchlich sind. Es muß dazu lediglich
die Abscheidetemperatur von 630°C auf zum Beispiel 560°C
abgesenkt werden, wobei eine Verringerung der Abscheide
rate (etwa um den Faktor 5) in Kauf zu nehmen ist.
Durch das Verfahren nach der Lehre der Erfindung ergeben
sich folgende Verbesserungen der Eigenschaften Bor-dotier
ter Schichten, zum Beispiel für 300 nm dicke Schichten:
- 1. Die mittlere Korngröße steigt von 70 nm auf 350 nm;
- 2. Der Schichtwiderstand sinkt von ca. 160 Ohm auf 60 Ohm bzw. der spezifische Widerstand von ca. 5 × 10-3 Ohm cm auf 1,8 × 10-3 Ohm cm;
- 3. Die Schichten zeigen gute Kantenbedeckung und erheb lich geringere Oberflächenrauhigkeit als bei kristalli ner Abscheidung.
Die Dotierung der Siliziumschicht mit Bor kann dabei so
wohl durch Ionen-Implantation als auch durch Diffusion
oder auch durch dotierte Abscheidung durch Zumischen von
zum Beispiel Diboran (B2H b ) zum Reaktionsgas (Silan SiH6)
erfolgen. Die Temperatur, die zur Kristallisation der
amorphen Schicht verwendet wird, hat zumindest im Bereich
größer 800°C nur geringen Einfluß auf die resultierenden
Schichteigenschaften.
Weitere Ausgestaltungen des Erfindungsgedankens ergeben
sich aus den Unteransprüchen.
Im folgenden wird anhand der Fig. 1 bis 3 die Erfindung
noch näher erläutert. Dabei zeigen die
Fig. 1 und 2 im Schnittbild die erfindungswesent
lichen Verfahrensschritte und die
Fig. 3 einen nach dem erfindungsgemäßen Verfahren
hergestellten Schichtaufbau eines Bipolar
transistors.
Fig. 1: Nach Herstellung der durch SiO2-Bereiche 1 ge
trennten n--dotierten Inseln 2 mit zugehörigem n⁺-Kollek
toranschluß 3 und der vergrabenen n⁺-Schicht 4 in einem
p-dotierten Siliziumsubstrat 5 nach einem bekannten Ver
fahren wird bei herkömmlichen Prozessen (siehe Aufsatz
von Tang et. al.) eine polykristalline Siliziumschicht 6
abgeschieden und durch Bor-Ionenimplantation (siehe Pfei
le 7) dotiert. Erfindungsgemäß wird diese Siliziumschicht 6
nun im amorphen Zustand in 300 nm Schichtdicke abgeschie
den und ebenfalls mit Bor dotiert, zum Beispiel durch
Ionenimplantation mit einer Dosis und Energie von
5 × 1015 cm-2 und 30 keV (siehe Pfeile 7).
Fig. 2: Die Kristallisation der amorphen Siliziumschicht 6
wird bei einem beliebigen späteren Hochtemperaturschritt
bei T 800°C und einer Zeitdauer t 30 Minuten durchge
führt. Wird zum Beispiel eine nachfolgende Abscheidung
einer SiO2-Hilfsschicht 8 zum Beispiel bei T 800°C
durchgeführt, so kristallisiert die amorphe Silizium
schicht 6 während dieses Prozeßschrittes.
Fig. 3: Im weiteren Prozeßverlauf kann die nun poly
kristalline Siliziumschicht 6 nach bekannten Verfahren
strukturiert werden, zum Beispiel um die in dem Aufsatz
von Tang beschriebene selbstjustierte Emitter-Basis-
Struktur herzustellen. Es gelten die gleichen Bezugs
zeichen wie in Fig. 2. B, E, C kennzeichnen Basis,
Emitter und Kollektor, die Bezugszeichen 9 und 10 den
Kollektor- und Emitteranschluß aus n⁺-dotiertem Poly
silizium. Mit dem Bezugszeichen 11 ist Isolationsoxid be
zeichnet.
Die erfindungsgemäß erzielte Verringerung des spezifischen
Widerstandes der p⁺-Polysiliziumschicht 6 führt zu einer
drastischen Reduktion der beiden äußeren Basisbahnwider
stands-Anteile R 1 und R 2. Der innere Basisbahnwiderstand R 3
bleibt dabei, wie auch die statischen Eigenschaften des
Transistors unverändert, während die Schaltzeit aufgrund
des erniedrigten Basisbahnwiderstandes R B verkürzt ist.
Eine weitere Anwendungsmöglichkeit des erfindungsgemäßen
Verfahrens besteht in der Herstellung der Piezo-Wider
stände für integrierte Silizium-Drucksensoren, wie sie in
der DE-OS 30 41 756 A1 näher beschrieben sind. Vorteil
haft ist hier der geringere Temperaturkoeffizient der
grobkörnigen Schichten.
Claims (6)
1. Verfahren zum Herstellen von Bor-dotierten poly
kristallinen Siliziumschichten (6), wie sie insbesondere
als niederohmige Basisanschlüsse in bipolaren integrier
ten Transistorschaltungen verwendet werden, durch chemi
sche Abscheidung aus der Dampfphase bei niederem Druck
(low pressure chemical vapor deposition = LPCVD),
dadurch gekennzeichnet, daß die
Abscheidung im amorphen Zustand bei Temperaturen im Be
reich 580°C mit oder ohne Bordotierung durchgeführt
wird und die amorphe Siliziumschicht (6) bei einem
späteren, zur Herstellung der Schaltung durchzuführenden
Hochtemperaturprozeß in den polykristallinen Zustand über
geführt wird.
2. Verfahren nach Anspruch 1, dadurch ge
kennzeichnet, daß die Bordotierung im An
schluß an die Abscheidung durch Ionenimplantation (7)
oder Diffusion durchgeführt wird.
3. Verfahren nach Anspruch 1, dadurch ge
kennzeichnet, daß die Bordotierung während
der Abscheidung durch Zumischen von Diboran zum, vorzugs
weise aus Silan und Wasserstoff bestehenden Reaktionsgas
durchgeführt wird.
4. Verfahren nach Anspruch 1 bis 3, dadurch
gekennzeichnet, daß die thermische
Kristallisation bei der nach der Abscheidung folgenden
Abscheidung einer SiO2-Schicht (8) vorgenommen wird;
wobei die Temperatur im Bereich von <800°C und die
Dauer auf mindestens 30 Minuten eingestellt wird.
5. Verfahren nach Anspruch 1 bis 4, dadurch
gekennzeichnet, daß die Schichtdicke der
amorphen Siliziumschicht (6) auf 200 bis 400 nm einge
stellt wird.
6. Verwendung des Verfahrens nach Anspruch 1 bis 5 zur
Herstellung von Piezo-Widerständen für integrierte Sili
zium-Drucksensoren.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE19843402188 DE3402188A1 (de) | 1984-01-23 | 1984-01-23 | Verfahren zum herstellen von bor-dotierten polykristallinen siliziumschichten fuer bipolartransistorschaltungen |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE19843402188 DE3402188A1 (de) | 1984-01-23 | 1984-01-23 | Verfahren zum herstellen von bor-dotierten polykristallinen siliziumschichten fuer bipolartransistorschaltungen |
Publications (2)
Publication Number | Publication Date |
---|---|
DE3402188A1 DE3402188A1 (de) | 1985-07-25 |
DE3402188C2 true DE3402188C2 (de) | 1989-10-12 |
Family
ID=6225657
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE19843402188 Granted DE3402188A1 (de) | 1984-01-23 | 1984-01-23 | Verfahren zum herstellen von bor-dotierten polykristallinen siliziumschichten fuer bipolartransistorschaltungen |
Country Status (1)
Country | Link |
---|---|
DE (1) | DE3402188A1 (de) |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4755476A (en) * | 1985-12-17 | 1988-07-05 | Siemens Aktiengesellschaft | Process for the production of self-adjusted bipolar transistor structures having a reduced extrinsic base resistance |
DE3817882A1 (de) * | 1988-05-26 | 1989-12-07 | Siemens Ag | Bipolartransistorstruktur mit reduziertem basiswiderstand und verfahren zur herstellung eines basisanschlussbereiches fuer die bipolartransistorstruktur |
DE4309898B4 (de) * | 1992-03-30 | 2005-11-03 | Rohm Co. Ltd. | Verfahren zur Herstellung eines Bipolartransistors mit einer Polysiliziumschicht zwischen einem Halbleiterbereich und einem Oberflächenelektrodenmetall |
Family Cites Families (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE3041756A1 (de) * | 1980-11-05 | 1982-06-09 | Siemens AG, 1000 Berlin und 8000 München | Drucksensor |
-
1984
- 1984-01-23 DE DE19843402188 patent/DE3402188A1/de active Granted
Also Published As
Publication number | Publication date |
---|---|
DE3402188A1 (de) | 1985-07-25 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE69522370T2 (de) | SiGe-Dünnfilm-Halbleiteranordnung mit SiGe Schichtstruktur und Verfahren zur Herstellung | |
DE3231987C2 (de) | Verfahren zur Herstellung einer Cobaltsilicidschicht in einem Halbleiterbauelement | |
EP0036634B1 (de) | Verfahren zur Herstellung einer bipolaren Transistorstruktur | |
DE3688758T2 (de) | Dünnfilmtransistor auf isolierendem Substrat. | |
DE3886074T2 (de) | Herstellung einer Halbleiterstruktur. | |
DE3587231T2 (de) | Verfahren zum herstellen einer dmos-halbleiteranordnung. | |
DE3688929T2 (de) | Verfahren zum Herstellen von IGFETs mit minimaler Übergangstiefe durch epitaktische Rekristallisation. | |
EP0123309B1 (de) | Verfahren zum Herstellen von stabilen, niederohmigen Kontakten in integrierten Halbleiterschaltungen | |
DE3211761A1 (de) | Verfahren zum herstellen von integrierten mos-feldeffekttransistorschaltungen in siliziumgate-technologie mit silizid beschichteten diffusionsgebieten als niederohmige leiterbahnen | |
EP0001550A1 (de) | Integrierte Halbleiteranordnung für eine Bauelementstruktur mit kleinen Abmessungen und zugehöriges Herstellungsvefahren | |
DE69419806T2 (de) | Herstellungsverfahren von Kontakten mit niedrigem Widerstand an den Übergang zwischen Gebieten mit verschiedenen Leitungstypen | |
EP0080652A2 (de) | Fototransistor in MOS-Dünnschichttechnik, Verfahren zu seiner Herstellung und Verfahren zu seinem Betrieb | |
EP0226890B1 (de) | Verfahren zum Herstellen von selbstjustierten Bipolar-Transistorstruksturen mit reduziertem Basisbahnwiderstand | |
DE2618445A1 (de) | Verfahren zum herstellen einer halbleitervorrichtung | |
DE69734456T2 (de) | Ein stabilisierter polysiliziumwiderstand und seine herstellungsmethode | |
DE4420052A1 (de) | Verfahren zur Herstellung eines Gates in einer Halbleitereinrichtung | |
DE3138544C2 (de) | Halbleiterbauelement | |
DE4244115C2 (de) | Halbleitervorrichtung und Verfahren zum Herstellen der Halbleitervorrichtung | |
DE4313042A1 (de) | Diamantschichten mit hitzebeständigen Ohmschen Elektroden und Herstellungsverfahren dafür | |
DE3402188C2 (de) | ||
EP0467081A2 (de) | Verfahren zur Herstellung eines Bipolartransistors | |
DE3540452C2 (de) | Verfahren zur Herstellung eines Dünnschichttransistors | |
DE3131875A1 (de) | "verfahren zum herstellen einer halbleiterstruktur und halbleiterstruktur" | |
DE1802849B2 (de) | Verfahren zum herstellen einer monolithischen schaltung | |
EP0075892A2 (de) | Integrierter Halbleiterschaltkreis mit einer halbisolierenden Halbleiterschicht |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
8110 | Request for examination paragraph 44 | ||
D2 | Grant after examination | ||
8364 | No opposition during term of opposition |