<Desc/Clms Page number 1>
Binärer Reihenaddierer
Die Erfindung betrifft eleftronische Rechen- stromkreise, insbesondere Stromkreise, die zum Addieren binärer, durch zweiwertige Signale dargestellter Ziffern benutzbar sind.
Es ist bereits bekannt, dass die Addition binärer Zahlen mit Stromkreisen durchführbar ist, die sich aus Kombinationen von aus Dioden und/der Transistoren gebildeten logischen Netzwerken zusammensetzen. Addier- stromkreise benötigten bisher eine grosse Anzahl von Gatter"-Anordnungen, da in der Praxis sowohl logische UND"-Netzwerke, als auch logische., ODER"-Netzwerke zum Kombinieren sowohl primärer als auch binärkomplementärer Signale angeordnet werden, welche die zu verarbeitenden Binärziffern darstellen. Die Folgefrequenz dieser Signale wird durch verteilte Kapazitäten nach oben begrenzt. Diese Kapazitäten entstehen durch die grosse Anzahl dieser Netzwerke und ergeben zusammen mit den Arbeitswiderständen eine relativ lange Ansprechzeit dieser Netzwerke.
Es sind bereits ausschliessliche "ODER"- Stromkreise bekannt geworden. Bei einer bekannten Anordnung enthält der ausschliessliche "ODER"-Stromkreis zwei Transistoren mit binären Signaleingängen auf deren Basis und auf deren Emitter, sowie einen gemeinsamen Arbeitswiderstand, welcher beide Kollektoren der genannten Transistoren mit einer niedrigen Spannungsquelle derart verbindet, dass ein am Arbeitswiderstand angeschlossener Ausgangsleiter ein hohes Spannungssignal aufweist, sobald entweder der eine oder andere der Transistoren leitet. Bei dieser Anordnung leitet der eine oder der andere Transistor, sobald der Eingang zu seinem Emitter hohe Spannung und der Eingang zu seiner Basis niedrige Spannung aufweist.
Der leitende Transistor erzeugt auf dem Ausgangsleiter ein hohes Spannungssignal, welches eine logi- sche UND"-Kombination des Ausdrucks auf dem Emitter und des Komplements des Ausdrucks auf der Basis des Transistors darstellt. Es kann somit festgestellt werden, dass die Kombination der in dieser Stromkreisan- ordnung miteinander verbundenen Transis- toren die Funktion eines UND-Gatters und eines ODER"-Gatters erfüllt.
Der Gegenstand der Erfindung ist somit die Anordnung ausschliesslicher "ODER"-
Stromkreise, insbesondere solcher, die Tran- sistoren benützen und Additionen von Binärziffern mit einer hohen Folgefrequenz mit einer Mindestzahl von Komponenten durchführen.
Demgemäss geht die Erfindung aus von einem binären Reihenaddierer und ist gekennzeichnet durch folgende Kombination : zwei dynamische, z. B. Transistor-Schaltelemente, die in an sich bekannter Weise so angeordnet sind, dass sie ein erstes ausschliessliches ODER" - Schaltmittel, das gleichzeitig mit getrennten Eingangsbinärziffernsignalen belieferbar ist, die ihrerseits die entsprechenden Stellenwertreihen von zu summierenden Binärzahlen anzeigen, ein Stromkreis mit einem bekannten Verzögerungsmittel zum Erzeugen binärer "Alter trbertrag"-Ziffernsignale, und weitere zwei dynamische, z. B.
Transistor-Schaltelemente, die so angeordnet sind, dass sie ein Schaltmittel bilden, welches auf von dem genannten Aus- schliesslichen ODER"-Schaltmittel kommende Ausgangssignale, entweder auf das eine oder das andere der Eingangsbinärziffernsignale sowie auf von dem Verzögerungsmittel abgeleitete Binärsignale anspricht, wodurch binäre "Neuer übertrag"-Ziffernsignale erzeugt werden, wobei das Verzögerungsmittel die ge-
EMI1.1
trag"-Signale jeweils gleichzeitig mit den laufend dem genanten Ausschliesslichen ODER"- Schaltmittel zugeführten Eingangsbinärziffern- signale erzeugt werden, und des weiteren zwei dynamische, z. B.
Transistor-Schaltelemente, die in an sich bekannter Weise so angeord- net sind, dass sie ein zweites Ausschliessliches ODER"-Schaltmittel, welches auf von dem ersten., Ausschliesslichen ODER"-Schaltrnittel
<Desc/Clms Page number 2>
kommende Signale und auf durch das Verzögerungsmittel erzeugte "Alter übertrag"- Signale anspricht, wodurch nacheinander binäre Ausgangssignale erzeugt werden, welche die aufeinanderfolgenden Stellenwertreihen der Summe der Eingangsbinärziffern darstellen.
Die Erfindung wird durch ein Ausführungsbeispiel an Hand von Zeichnungen erläutert, u. zw. zeigt : Fig. 1 ein Schaltschema einer bevorzugten Ausführungsform des Gatterstromkreises, Fig.
2 ein Schema eines den Gatterstromkreis der Fig. 1 benutzenden Addierstromkreises, und Fig. 3 ein Schaubild der an verschiedenen Punkten des Addierstromkreises während der Betätigung desselben auftretenden Kurvenformen.
Der Stromkreis der Fig. 1 enthält zwei p-n-p-Transistoren 12 und 13, welche auf den Klemmen 20 und 21 zugeführte binäre Signale ansprechen. Die Klemme 20 ist mit der Basis 14 des Transistors 13 über einen Strombegrenzungswiderstand 26 und ausserdem noch unmittelbar mit dem Emitter 15 des Transistors 12 verbunden. Die Klemme 21 ist mit der Basis 16 des Transistors 12 über einen Strombegrenzungswiderstand 27 und ausserdem unmittelbar mit dem Emitter 17 des Transistors 13 verbunden. Die Kollektoren 18 und 19 der Transistoren 12 bzw. 13 sind an einen Verbindungspunkt 25 angeschlossen, der seinerseits mit einem -8 Volt-Pol 24 über einen Widerstand 28 verbunden ist. Eine Ausgangsklemme 23 ist ebenfalls am Verbindungspunkt 25 angeschlossen. Wie die Zeichnung zeigt, können als Zifferneingangssignale für die Klemmen 21 und 22 z.
B. die Ausgangssignale A, und B, der bistabilen Multivibratoren Al bzw. B1 dienen.
EMI2.1
bekannt,übt einen Teil einer Additionsoperation durchführt, indem er zwei binäre Eingangssignale addiert und ein ,,Eins"-Ausgangssignal nur dann erzeugt, wenn eines der binären Eingangssignale"Eins"und das andere der Signale ,,Null" ist; diese Bedingungen können mittels der Bool'schen Algebra durch den Aus-
EMI2.2
(ist in Fig. 1 zu ersehen, dass der erfindungsgemässe Stromkreis nur die beiden binären Eingangssignale A, und B, benötigt, die von den Flip-Flops Al bzw.
Bl geliefert werden,
EMI2.3
daBschreibung hervor, in welcher der obenge- nannte Ausdruck der Bool'schen Algebra einer ausschliesslichen ,,ODER"-Funktion jedesmal dann Erfüllung findet, wenn die beiden Eingangsausdrücke voneinander abweichen, d. h. wenn der eine Eingang hohe und der andere Eingang niedrige Spannung aufweist. In dem erfindungsgemässen Stromkreis wird die
EMI2.4
Die Wirkungsweise dieses Stromkreises wird nunmehr im einzelnen beschrieben. Die Transistoren 12 und 13 bilden jeweils eines der Produkte des Ausgangssummensignals
EMI2.5
riger Spannung, so weist der Verbindungspunkt 25 hohe Spannung (0 Volt) auf als Ergebnis dessen, dass Strom vom Emitter 15 zum Kollektor 18 des Transistors 12 und über Widerstand 28 zum Pol 24 fliesst.
Diese hohe Spannung am Verbindungspunkt 25 zeigt das "UND"-Signal A, B,' an. Ist der Eingang A, auf niedriger und der Eingang B, auf hoher Spannung, dann befindet sich der Verbindungspunkt 25 auf hoher Spannung (0 Volt) als Ergebnis dessen, dass Strom vom Emitter 17 zum Kollektor 19 des Transistors 13 und über Widerstand 28 zum Pol 24 fliesst. Diese
EMI2.6
AI'BLfindet sich der Verbindungspunkt 25 auf hoher Spannung, d. h. er weist im wesentlichen 0 Volt auf, sobald entweder Transistor 12 oder Transistor 13 leitend ist. Es sei darauf hingewiesen, dass während des Zeitraumes, in welchem Transistor 12 infolge der Tatsache, dass A, hohe und B, niedrige Spannung aufweisen, leitend ist, der Transistor 13 abgeschaltet ist, weil dessen Basis 14 mit der hohen Spannung von A, und dessen Emitter mit der niedrigen Spannung von B, verbunden ist.
Anderseits wird während des Zeitraumes, in welchem der Transistor 13 infolge der Tatsache, dass A, niedrige und B, hohe Spannung aufweisen, leitend ist, der Transistor 12 abgeschaltet. Es ist zu erkennen, dass, wenn A1 und B, beide hohe bzw. niedrige Spannung aufweisen, keiner der Transistoren 12 oder 13 zu leiten vermag, weil deren Emitter und Basen an der gleichen Spannung liegen. Unter diesen letzteren Bedingungen fliesst kein Strom über Widerstand 28 und der Verbindungspunkt 25 weist die niedrige Spannung des Poles 24 auf, d. h. der Ausgangspol 23 befindet sich auf der niedrigen Spannung von-8 Volt.
Aus obigem geht hervor, dass dadurch, dass die an den Basen jeder der Transistoren vorhandenen Signale an die Emitter der andern Transistoren angelegt werden, jeder der Transistoren in seinem Leitzustand eine der zwei "UND"-Kombinationen einer ausschliesslichen "ODER"-Funktion erzeugt. Dadurch werden Widerstände, wie sie für die bekannten
<Desc/Clms Page number 3>
UND-Gatter verwendet werden, überflüssig.
Da diese UND"-GaUerwiderstände fehlen und eine Verstärkung durch die Transistoren
12 und 13 stattfindet, so dass die verteilten
Kapazitäten sc'hnell aufgeladen werden, kann der einen Teil des "ODER"-Gatters bildende
Widerstand 2"einen sehr niedrigen Wert auf- weisen, wodurch Impulse mis einer kurzen
Anstiegs- und Abfallzeit erzeugt werden.
Das Netzwerk erfüllt die Funktion eines be- kannten Halbaddierers".
Der in Fig. 2 gezeigte Addierstromkreis enthält logische Gatterkreise 39 und 40, wie sie in Fig. 1 gezeigt und beschrieben wurden, sowie einen Übertrag"erzeugenden Strom- kreis 41 und dazugehörige Stromkreise.
Der sich aus Transistoren 42 und 43 zu- sammensetzende Stromkreis 39 weicht von dem in Fig. 1 gezeigten dadurch ab, dass eine
Spannung von-20 Volt an einen Pol 54 ei- nes Arbeitswiderstandes 58 angelegt wird.
Ausserdem ist eine Begrenzungsdiode 49 ange- ordnet, welche zum Begrenzen der Spannung des Verbindung'p1. mktes 55 auf -8 Volt dient.
Beim Stromkreis 39 wird ein Zifferneingangs-
42signal t, an den Emitter 45 des Transistors
42 und an die Basis des Transistors 43 und ein Zifferneingangsignal B, an den Emitter
47 des Transistors 43 und an die Basis 44 des Transistors 42 angelegt. Aus der voran- gegangenen Beschreibung ging hervor, dass bei dieser Anordnung das Signal AIBI') auf dem Ausgangsleiter 59 des Stromkreises 39 jedesmal dann hohe Spannung aufweist, wenn die Zifferneingänge A, und B, ver- schiedene Wer e aufweisen.
Der sich aus Transistoren 74 und 75 zu- sammensetzende Stromkreis 40 gleicht dem Stromkreis 39. Hier ist jedoch der Ausgangsleiter 59 des Stromkreises 39 mit der Basis 79 des Transistors 74 und dem Emitter 73 des Transistors 75 verbunden. Der andere Eingang des Stromkreises 40 führt ein Obertrags- ziffern signal CI und ist mit der Basis 80 des Transistors 75 und dem Emitter 81 des Transistors 74 verbunden. Die Spannung auf einem Ausgangsleiter 85 des Stromkreises 40, welche durch den Stromfluss über einen Widerstand 82 bestimmt wird, stellt ein Summenziffernsignal So dar.
Der sich aus Transistoren 89 und 90 zusammensetzende Übertragstromkreis 41 weicht von den andern Stromkreisen dadurch ab, dass er drei Signaleingänge aufweist. Einer dieser Eingänge ist der Leiter 91, welcher mit dem Ausgangsleiter 59, mit dem Emitter 92 des Transistors 89 und der Basis 93 des Transistors 90 in Verbindung steht. Der zweite dieser Eingänge kommt vom bistabilen Multivibrator und ist an eine Basis 94 des Transistors 89 angeschlossen. Auf dem dritten Eingang wird das Signal B, dem Emitter 95 des Transistors 90 zugeführt. Auf einem mit einem Verbindungbpunkt 96 verbundenen Ausgangsleiter 97 des Stromkreises 41 erscheint das., Neuer Übertrag"- Ziffernsignal Co wrath- rend einer jeden Zeitgeber-Periode des AddierVorganges.
Das genannte Signal wird nach Verzögerung in den Addier-Stromkreis als Alter Übertrag"-Ziffernsignal C, während der
EMI3.1
zögern, ist der Ausgangsleiter 97 über einen Leiter 97 zwecks Steuerung eines echten Eingangs eines Gatters 98 des Speicher-Multivibrators Cl angeschlossen.
Der Leiter 97a ist ferner mit der Basis 101 eines p-n-p-Transistors 100, dessen Emitter 102 geerdet ist, verbunden. Der Kollektor 103 des Transistors 100 ist über einen Arbeitswiderstand 104 mit der-20 Volt-Quelle verbunden. Auf einem Ausgangsleiter 108 erscheint das komplementäre Neuer Übertrag"- Signal Co', das auf-8 Volt durch eine Diode 105 begrenzt wird. Dieses Signal dient zum Steuern eines unechten Eingangs eines Gatters 99 des Kreises Cl.
Somit wird, wie es in der Technik an sich schon bekannt ist, entweder das Gatter 98 oder 99 während einer jeden Zeitgeber-Periode P des Addiervorganges ge- öffnet, was ermöglicht, dass ein ZeitgeberImpuls den bistabilen Multivibrator Cl umschaltet, und dadurch die Obertragsziffer am Ende der Zeitgeber-Impulsperiode gespeichert wird. Die echten und unechten Signale C, und Cedes Multivibrators Cl werden den Eingängen der Stromkreise 40 bzw. 41, wie bereits beschrieben, zugeführt.
Im Dbertragstromkreis 41 ist eine Diode 110 im Kollektorweg des Transistors 89 angeordnet. Diese Diode 110 verhindert ein Zurückfliessen des Stromes über den Transistor 89, sobald der Transistor 90 leitet. Es sei bemerkt, dass diese Diode bei den Strom- kreisen 39 und 40 nicht erforderlich ist, weil dort jeweils einer der zwei Signaleingänge mit der Basis des einen Transistors und mit dem Emitter des andern Transistors verbunden ist, wodurch erreicht wird, dass der eine Transistor gesperrt wird, sobald der andere leitet.
Da logische Gleichungen dem Fachmann bekannt sind, werden sie hier als Hilfsmittel zur Erklärung der Stromkreisanordnung und der Arbeitsweise des Addier-Netzwerkes verwendet.
Die Summen-Gleichung lautet :
EMI3.2
währenddieUbertrag-Gleichunglautet :
EMI3.3
Obige Gleichungen seien so interpretiert, dass, wenn die A1- und B1-Eingänge wertmässig
EMI3.4
<Desc/Clms Page number 4>
Eins"(A1'B1+A1B1')'B1 in der übertrag-Gleichung Co besagt, dass der A,-Eingang ebenfalls eine "Eins" darstellt. Dies bedeutet mit andern Worten, dass, wenn A, und B, beide Eins" darstellen, dann eine Übertrag-Ziffer ,,Eins" erzeugt wird. Der zweite UND"-Ausdruck (,'B)- + AIBI C, in der Übertrag-Gleichung Co ist dann so zu verstehen, dass, wenn AI und B, wertmässig abweichen, einer der Eingänge gleich einer "Eins" sein muss und wenn die "Alter übertrag"-Ziffer ebenfalls eine "Eins" ist, dann muss auch der Neue Über- trag" eine "Eins" sein.
Die Arbeitsweise dieses Volladdier-Stromkreises wird nunmehr beschrieben. Es wird vorausgesetzt, dass dieser Stromkreis als Serienaddierer für zwei Binärziffern arbeitet, wobei eine Binärziffer durch das Signal A, und die andere Binärziffer durch das Signal B, dargestellt wird. Es ist dabei zu berücksichtigen, dass die durch das Signal CI erzeugte übertrag-Ziffer das Ergebnis der Addi- tion während der vorangegangenen ZeitgeberPeriode ist. Die erzeugten Ausgangssignale sind die Summen-Ziffer So und die ÜbertragZiffer Co. Das Übertrag-Signal Co wird im bistabilen Multivibrator Cl am Ende einer jeden Zeitgeber-Periode eingespeichert, so dass es das Eingangsübertragssignal C, für die Addition während der nächsten Periode darstellt.
Werden A, und B, dem Stromkreis 39 zugeführt, dann weist das Signal des Aus- gangsleiters 59 hohe Spannung auf, sobald
EMI4.1
nung steht, so wie es für den Stromkreis der Fig. 1 zutraf. Somit befindet sich Ver- bindungspunkt 55 im wesentlichen auf hoher Spannung (0 Volt), wenn entweder der Transistor 42 leitet und das "UND"-Signal (A B,') bildet, oder wenn der Transistor 43 leitet und das "UND"-S gnal (A,'B,) bildet. Der Verbindungspunkt 55 befindet sich auf niedriger Spannung (-8 Volt), wenn keiner der Transistoren leitend ist. Es ist noch zu beachten, dass die Spannung des Verbindungspunktes 55 wegen der Begrenzungsdiode 49 niemals unter-8 Volt absinken kann,.
Der Stromkreis 40 erzeugt eine ausschliess- liche "ODER"-Funktion unter dem Ansprechen auf das am Ausgang 59 des Stromkreises 39
EMI4.2
B/vibrators Cl erscheinende übertrag-Signal C,.
Die Transistoren 74 bzw. 75 erzeugen einen UND"-Ausdruck der Summen-Gleichung S 0 wobei der Transistor 74 dass ,,UND"-Signal A1'B1+A1B1')'C1 und der Transistor 7S das ,UND"-Signal (A1'B1+A1B1')C1'bildet.Jeder Transistor führt hohe Spannung auf seinem Kollektor, sobald er leitet, u. zw, in einer Weise, wie sie auch für den Stromkreis 39 zutraf. Somit stellen die Stromkreise 39 und 40 die Summe-Gleichung So dar und erzeugen die die Summen-Ziffern darstellenden Kurvenformen.
Um ein Übertrag-Signal C als das Ergebnis der Addition zu erzeugen, ist ein übertrag-Stromkreis 41 angeordnet, welcher gemäss der logischen Gleichung für das übertrag-Signal Co aufgebaut ist. Die Eingangssignale für diesen Stromkreis werden durch
EMI4.3
B,',)sis 93 des Transistors 90 und dem Emitter 92 des Transistors 89 zugeführt wird. Das Eingangssignal jss, wird ausserdem dem Emitter 95 des Transistors 90, und das Signal C,', welches von dem unechten Ausgang des Obertrag-Multivibrators C1 herrührt, der Basis 94 des Transistors 89 zugeführt. Somit bildet jeder dieser Transistoren eines der UND"-
EMI4.4
Stromflusses über den Arbeitswiderstand 109.
Zwecks weiterer Erläuterung der Wirkungsweise des Addierstromkreises wird auf Fig. 3 Bezug genommen, welche die Kurvenformen zeigt, die die Serienaddition der durch Signale
EMI4.5
werden die durch Signale Af und B, dargestellten Ziffern zu der durch das Signal C, der vorangegangenen Periode dargestellten übertrag-Ziffer addiert, so dass sich die durch Signal So dargestellte Summenziffer und eine durch Signal Co dargestellte Neuer Uber- trag"-Ziffer ergibt. Wie bereits erwähnt, wird das Signal Co durch den Multivibrator Cl verzögert, wodurch es als Signal C, zu den andern Eingangsziffern während der nachfolgenden Periode addiert wird.
Somit bedeuten die durch Kurvenformen A, und B, während der Periode P, dargestellten Ziffern eine "Eins", während die durch C, dargestellte Ziffer eine "Null" bedeutet. Somit hat
EMI4.6
auf niedriger Spannung, was die "Null" darstellende Summe So zum Ergebnis hat. Da der Transistor 89 des übertragstromkreises 41 nicht leitet und sich daher 'jB, + AIR,')
EMI4.7
trag"-Signal Co gleich der "Eins" ist. Demgemäss öffnet sich am Ende der Periode P, das Gatter am Multivibrator Cl, so dass der
<Desc/Clms Page number 5>
Zeitgeber-Impuls den Multivibrator Cl in den Eins"-Zustand triggert.
Während der Periode P2 stellt die durch A, dargestellte Ziffer Null", und die durch B, dargestellte Ziffer "Null" dar. Die durch C, dargestellte Ziffer hat den Wert Eins", da der durch die Addition während der Periode P, erzeugte übertrag Co eine Eins" war. Demgemäss befindet sich das Signal (A,'B, J-A, B,') auf niedriger Spannung, und daher ist auch das Signal ,'B, + B,') C,' auf niedriger Spannung. Für diese Bedingungen ist der Transistor 74 leitend, und daher befindet sich das ,,UND"-Signal(A1'B1+A1B1')
EMI5.1
"Eins" bedeutet.Bedeutung "Null" hat. Der übertrag Co wird im Multivibrator Cl durch den durchgelassenen Zeitgeber-Impuls am Ende der Periode P2 gespeichert, d. h. der Multivibrator Cl wird in den ,,Null"-Zustand getriggert.
Während der Periode P3 bedeutet die durch A, dargestellte Ziffer eine Eins", die durch B, dargestellte Ziffer eine "Null" und die durch C, dargestellte Ziffer eine Null". Somit bedeutet So "Eins" und Co "Null".
Endlich bedeuten während der vierten Periode P4 die durch A, B, dargestellten Ziffern sämtlich "Null", so dass die Summen-Ziffer So eine Null"und die "Neuer übertrag"-Ziffer Co ebenfalls eine "Null" bedeutet.
PATENTANSPRÜCHE :
1. Binärer Reihenaddierer, gekennzeichnet durch folgende Kombination : zwei dynamische, z. B. Transistor-Schaltelemente, die in an sich bekannter Weise so angeordnet sind, dass sie ein erstes ,,Ausschliessliches ODER"Schaltmittel (39) bilden, das gleichzeitig mit getrennten Eingangsbinärziffernsignalen (A" B1) belieferbar ist, die ihrerseits die entsprechenden Stellenwertreihen von zu summierenden Binärzahlen anzeigen, ein Stromkreis mit einem bekannten Verzögerungsmittel (C1) zum Erzeugen binärer ,,Alter Übertrag"- Ziffernsignale (C,) und weitere zwei dynamische, z. B.
Transistor-Schaltelemente, die so angeordnet sind, dass sie ein Schaltmittel (41) bilden, welches auf von dem genannten Aus-
EMI5.2
ODER"gangsbinärziffernsignale (A1oderB1)sowie auf von dem Verzögerungsmittel (C1) abgeleitete Binärsignale (C,') anspricht, wodurch @inäre ,,Neuer Übertrag"-Ziffernsignale (Co) erzeugt werden, wobei das Verzögerungsmittel liegenannten,,NeuerÜbertrag"-Signale (Co) zu empfangen vermag und auf diese anspricht so dass nacheinander die genannten Alte) Übertrag"-Signale ('C jeweils gleichzeitig mi den laufend dem genannten Ausschliesslichem ODER"-Schaltmittel (39) zugeführten Ein. gangsbinärziffernsignale (A" Bt) erzeugt wer. den und des weiteren zwei dynamische, z.
B Transistor-Schaltelemente, die in an sich be. kannter Weise so angeordnet sind, dass sie ein zweites ,,Ausschliessliches ODER"-Schalt@ mittel (40) bilden, welches auf von dem ersten, ,Ausschliesslichen$ODER"-Schaltmitte. (39) kommende Signale (alb + A1B1') und an durch das Verzögerungsmittel (Cl) erzeugte "Alter Übertrag"-Signale (cri) anspricht, wodurch nacheinander binäre Ausgangssignale (So) erzeugt werden, welche die aufeinander. folgenden Stellenwertreihen der Summe der