JP2011061323A - 同期信号制御回路及び表示装置 - Google Patents
同期信号制御回路及び表示装置 Download PDFInfo
- Publication number
- JP2011061323A JP2011061323A JP2009206319A JP2009206319A JP2011061323A JP 2011061323 A JP2011061323 A JP 2011061323A JP 2009206319 A JP2009206319 A JP 2009206319A JP 2009206319 A JP2009206319 A JP 2009206319A JP 2011061323 A JP2011061323 A JP 2011061323A
- Authority
- JP
- Japan
- Prior art keywords
- vertical synchronization
- display
- synchronization signal
- period
- signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G5/00—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
- G09G5/18—Timing circuits for raster scan displays
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G5/00—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
- G09G5/003—Details of a display terminal, the details relating to the control arrangement of the display terminal and to the interfaces thereto
- G09G5/005—Adapting incoming signals to the display format of the display terminal
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G5/00—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
- G09G5/12—Synchronisation between the display unit and other units, e.g. other display units, video-disc players
Abstract
【課題】表示同期に非同期の映像信号が入力された場合でも、画像の破綻、映像のリピート及びスキップを防止する。
【解決手段】 入力映像信号の垂直同期期間が最小垂直同期期間と最大垂直同期期間との間の補償期間の範囲内にある場合に前記入力映像信号に基づく表示が可能な表示部に対して前記入力映像信号の表示に用いる表示垂直同期信号を出力する同期信号制御回路において、前記入力映像信号に基づく入力垂直同期信号と前記表示垂直同期信号との位相差を検出する位相差検出部30と、前記位相差が小さくなるように、前記表示垂直同期信号の周期を前記補償期間の範囲内で変化させる垂直同期補正制御部40とを具備したことを特徴とする。
【選択図】図1
【解決手段】 入力映像信号の垂直同期期間が最小垂直同期期間と最大垂直同期期間との間の補償期間の範囲内にある場合に前記入力映像信号に基づく表示が可能な表示部に対して前記入力映像信号の表示に用いる表示垂直同期信号を出力する同期信号制御回路において、前記入力映像信号に基づく入力垂直同期信号と前記表示垂直同期信号との位相差を検出する位相差検出部30と、前記位相差が小さくなるように、前記表示垂直同期信号の周期を前記補償期間の範囲内で変化させる垂直同期補正制御部40とを具備したことを特徴とする。
【選択図】図1
Description
本発明は、入力映像信号を入力映像信号の同期信号とは非同期の同期信号を用いて表示可能にする同期信号制御回路及び表示装置に関する。
従来より、表示装置として、液晶パネルやプラズマディスプレイパネル等のフラットパネルディスプレイ(以下、FPDという)が普及している。FPDにおいては、各画素毎に対応する映像信号(画素信号)を供給することで画像表示を行っている。即ち、FPDに供給される映像信号は一端表示用メモリに保持され、FPDは、表示用メモリからFPDの各画素に対応する画素信号を読み出して各画素を駆動することで、表示を行う。
従って、FPDにおいて表示に用いる水平及び垂直同期信号(以下、表示水平及び垂直同期信号という)は、FPDに供給される映像信号(入力映像信号)の水平及び垂直同期信号(以下、入力水平及び垂直同期信号という)とは非同期に発生される。
FPDの表示垂直同期信号の周波数(以下、表示垂直同期周波数という)は、垂直同期信号期間の周期の逆数に関わり、表示クロック、水平同期期間、垂直同期期間によって決定され、表示装置毎に固有の値となる。また、表示装置毎の固有の値は、垂直同期周期の許容範囲があり、最小の垂直同期期間(Vsht)と最大の垂直同期期間(Vlng)の範囲を設けることで(以下、補償期間という)、FPDは常に入力映像信号に基づく表示を行うことができる。
このように、FPDの表示垂直同期周波数は装置毎に異なり、また、入力映像信号の入力垂直同期信号の周波数(以下、入力垂直同期周波数という)も映像ソース毎に異なることが考えられ、通常、両者は一致しない。
例えば、入力垂直同期周波数が表示垂直同期周波数よりも高い場合には、表示用メモリがオーバーフローしてしまう。この場合には、オーバーフローしないように、表示装置は、1フレーム分の映像信号をスキップして次のフレームの映像信号を読み出して表示に用いる。逆に、入力垂直同期周波数が表示垂直同期周波数よりも低い場合には、表示用メモリがアンダーフローしてしまう。この場合には、アンダーフローしないように、表示装置は、1フレーム分の映像信号を繰返し読み出して表示をリピートする。
即ち、FPDでは、入力垂直同期周波数と表示垂直同期周波数の差によって、映像信号が所定間隔でスキップされたり、リピートされたりすることがあり、表示品位が劣化する。また、表示垂直同期信号を単純に入力垂直同期信号に同期化すると、同一チャンネルの入力垂直同期周波数の乱れや、チャンネル切換え時の入力映像信号の切換りタイミングにおける入力垂直周波数の位相ずれや周波数差があると、表示可能な表示同期周波数が得られないことがある。
そこで、本件出願人は、特許文献1において、表示垂直同期信号を入力垂直同期信号に同期化する同期制御回路を提案している。この提案においては、入力映像信号の垂直同期の開始位置が、表示装置に許容されている補償期間内に入ると、以後、表示垂直同期信号を入力垂直同期信号に同期化する処理を行う。これにより、映像信号のスキップ及びリピート現象の発生を防止する。
しかしながら、特許文献1の提案においては、表示垂直同期信号と入力垂直同期信号との位相差及び周波数差によっては、同期化に比較的長時間を要するという問題があった。また、FPDにおいてゲーム機からの画像を表示することがある。この場合には、入力画像と表示画像との遅延時間をなるべく小さくした方がよい為、同期化に際して1回だけスキップを発生させる必要があるという問題もあった。
本発明は、表示垂直同期信号と入力垂直同期信号との位相差を検出し、検出した位相差に基づいて同期化開始直後から表示バッファ制御を乱さない表示垂直同期を制御することにより、画像の破綻、映像のスキップ及びリピートを防止して画面品位を向上させることができる同期信号制御回路及び表示装置を提供することを目的とする。
本発明の一態様の同期信号制御回路は、入力映像信号の垂直同期期間が最小垂直同期期間と最大垂直同期期間との間の補償期間の範囲内にある場合に前記入力映像信号に基づく表示が可能な表示部に対して前記入力映像信号の表示に用いる表示垂直同期信号を出力する同期信号制御回路において、前記入力映像信号に基づく入力垂直同期信号と前記表示垂直同期信号との位相差を検出する位相差検出部と、前記位相差が小さくなるように、前記表示垂直同期信号の周期を前記補償期間の範囲内で変化させる垂直同期補正制御部とを具備したことを特徴とする。
また、本発明の一態様の表示装置は、入力映像信号の垂直同期期間が最小垂直同期期間と最大垂直同期期間との間の補償期間の範囲内にある場合に前記入力映像信号に基づく表示が可能な表示部に対して前記入力映像信号の表示に用いる表示垂直同期信号を出力する同期信号制御回路であって、前記入力映像信号に基づく入力垂直同期信号と前記表示垂直同期信号との位相差を検出する位相差検出部と、前記位相差が小さくなるように、前記表示垂直同期信号の周期を前記補償期間の範囲内で変化させる垂直同期補正制御部とを具備した同期信号制御回路と、前記同期信号制御回路を制御すると共に、バッファに記憶されている映像信号を最小のフレーム遅延で読み出して前記入力映像信号として前記表示部に与える制御部とを具備したことを特徴とする。
本発明によれば、表示垂直同期信号と入力垂直同期信号との位相差を検出し、検出した位相差に基づいて同期化開始直後から表示バッファ制御を乱さない表示垂直同期を制御することにより、画像の破綻、映像のスキップ及びリピートを防止して画面品位を向上させることができるという効果を有する。
以下、図面を参照して本発明の実施の形態について詳細に説明する。
(第1の実施の形態)
図1は本発明の第1の実施の形態に係る同期信号制御回路を示すブロック図である。また、図2は第1の実施の形態に係る同期信号制御回路が組み込まれた表示装置を示すブロック図である。
図1は本発明の第1の実施の形態に係る同期信号制御回路を示すブロック図である。また、図2は第1の実施の形態に係る同期信号制御回路が組み込まれた表示装置を示すブロック図である。
図1はFPD等の図2の表示装置に採用される同期信号制御回路10を示している。表示装置は、装置に固有の表示垂直同期信号を用いて表示を行う。
先ず、図2乃至図6を参照して、本実施の形態における同期化方法について説明する。図3は図2の表示装置の表示画面と同期期間の関係を示す説明図である。また、図4乃至図6は同期化を説明するための説明図であり、図4は特許文献1の同期化方法を示し、図5及び図6は本実施の形態における同期化方法を示している。
図2に示すように、入力端子1に入力される入力映像信号は、入力垂直同期信号を基準としてバッファ2に供給される。バッファ2は制御部3に書込み及び読出しが制御されて、入力映像信号を数フレーム分保持して、表示部4に出力する。(バッファの読み出しでは、図2の制御部3と同期信号制御回路10の矢印は逆になります。図の修正お願いします。)入力映像信号は制御部3にも供給される。制御部3は入力映像信号に含まれる同期信号を分離して同期信号制御回路10に与えると共に、バッファ2の書込み及び読出しを制御する。また、制御部3は、後述する表示基準垂直同期信号Vbase並びに最小垂直同期期間Vsht及び最大垂直同期期間Vlngの値を同期信号制御回路10に供給する。
同期信号制御回路10は、制御部3に制御されて、表示同期信号を発生して表示部4に供給する。表示部4は、表示同期信号を用いてバッファ2からの映像信号に基づく表示を行う。
図3において、図2の表示装置における垂直同期期間は、有効表示領域とブランキング領域(斜線部)とを含む。垂直同期期間は、表示垂直同期信号に基づくものであり、通常、表示装置には、表示可能な垂直同期期間に許容範囲が設けられている。即ち、表示装置においては、入力映像信号の垂直同期期間(以下、入力垂直同期期間という)が、基準垂直同期期間の前後に設定された最小垂直同期期間Vshtと最大垂直同期期間Vlngとによって規定される補償期間内であれば、入力映像信号に基づく表示を行うことができるようになっている。
表示装置の初期状態における表示垂直同期信号が表示基準垂直同期信号(Vbase)であり、表示基準垂直同期信号に基づく垂直同期期間を基準垂直同期期間Vbaseとすると、図3に示すように、Vlng>Vbase>Vshtである。
上述した特許文献1においては、図4の同期化方法を採用する。図4乃至図6は水平方向に時間軸をとり、フレームの区切りを示す縦線によって垂直同期の開始位置、即ち、垂直同期信号を示している。図4において、上段は入力映像信号の各フレームのバッファ2への書込みを示し、下段はバッファ2から読出した映像信号の表示を示している。
括弧内の数字は、入力映像信号の各フレームを保持するバッファ2のバッファ領域番号を示しており、図4乃至図6の例ではバッファ2の4フレーム分のバッファ領域に各フレームの映像信号を一時保持することを示している。入力映像信号の連続した各フレームはバッファ2の番号が1から4の各バッファ領域に巡回的に書き込まれる。
図4の上段の縦線は入力垂直同期信号を示し、下段の縦線は表示装置の垂直同期信号である表示垂直同期信号を示している。なお、図4の下段に2段で示す括弧内の数字は、表示に際して、バッファ2に保持されるフレームを1フレーム遅延させて表示する例と、2フレーム遅延させて表示する例とを示している。
図4の例は、同期化要求後において、番号2のバッファ領域への入力映像信号の書込み途中に、番号が4のバッファ領域に記憶された映像信号が表示される(2フレーム遅延)か、番号が1のバッファ領域に記憶された映像信号が表示される(1フレーム遅延)ことを示している。
特許文献1の装置では、同期化によって画像が破綻してしまうことを防止するために、表示装置は、先ず入力映像信号とは非同期に表示を行う。この場合には、表示装置は、表示基準垂直同期信号(Vbase)を用いて表示を行う。入力垂直同期周波数と表示基準垂直同期信号の周波数(表示基準垂直同期周波数)との周波数差によって、入力垂直同期信号と表示基準垂直同期信号との位相差は時間と共に変化する。なお、図4は、入力垂直同期周波数>表示基準垂直同期周波数である例を示している。
表示装置において入力映像信号に同期化するためには、Vlng>入力垂直同期期間>Vsht(等号付き不等号でもよい)であり、この関係を満足するならば、入力垂直同期信号と表示垂直同期信号との周波数差に基づく時間が経過すると、入力垂直同期信号が表示装置の補償期間内に入る。
図4の中段は補償期間を示している。入力垂直同期信号が補償期間内に入ると、特許文献1の発明では同期化を実施するようになっている。入力垂直同期信号が補償期間内にあるので、画像が破綻することなく同期化が可能である。
ところで、表示装置にゲーム機からの画像を表示させる場合がある。ユーザは表示装置に映出された画像を見ながらゲーム機に対して操作を行うことから、バッファに入力されるフレームが表示装置に表示されるまでの遅延時間は短い方が好ましい。ところが、入力垂直同期周波数が表示基準垂直同期周波数よりも高い場合には、特許文献1の発明では、同期化までの間、遅延時間が次第に大きくなることになる。従って、同期化に際して、遅延時間を短くする処理を行った方が好ましい。即ち、特許文献1の発明においても、図4に示すように、同期化時に1フレームの画像をスキップさせる必要がある。
これに対し、本実施の形態においては、同期化に際して、画像破綻、リピート及びスキップを生じさせることなく、スムーズに画像を表示させることが可能である。
本実施の形態においては図5及び図6に示す同期化方法を採用する。
図5及び図6の上段の縦線は入力垂直同期信号を示し、下段の縦線は表示装置の表示垂直同期信号を示している。なお、図5及び図6の例は、バッファ2に入力されるフレームが表示装置に表示されるまでの遅延時間が最も短い1フレーム遅延の例を示している。
本実施の形態においても、同期化要求の直後には、表示標準垂直同期信号Vbaseが表示垂直同期信号として用いられる。本実施の形態においては、入力垂直同期信号と表示垂直同期信号との位相差(以下、単に位相差ともいう)を検出し、検出した位相差を小さくするように表示垂直同期信号の周期を補償期間内で変化させるようになっている。
表示装置においては、入力垂直同期期間が補償期間を超える入力映像については表示することはできない。換言すると、表示装置において表示可能な映像信号については、入力垂直同期期間は必ず補償期間以内に入る。従って、補償期間内で表示垂直同期信号の周期を補正した場合でも、位相差を小さくさせることができる。
表示装置で表示可能な映像信号については、例えば、表示垂直同期信号の周期を最小垂直同期期間に設定すれば、入力垂直同期信号に対して表示垂直同期信号が進むように位相が変化し、逆に、表示垂直同期信号の周期を最大垂直同期期間に設定すれば、入力垂直同期信号に対して表示垂直同期信号が遅れるように位相が変化する。
また、本実施の形態においては、位相差を短時間で小さくするために、表示垂直同期信号を時間的に最も近い入力垂直同期信号に一致させるように、表示垂直同期信号の周期を補正する方向を決定する。
図5は表示垂直同期信号の位相が、時間的に前後する2つの入力垂直同期信号のうち時間的に前の入力垂直同期信号に近い場合の例を示している。即ち、位相差をDとし、ある程度一定の範囲内で変動する入力垂直同期期間をVinとすると、D<Vin/2である。この場合には、表示垂直同期信号の周期を補償期間の範囲内で入力垂直同期信号の周期よりも小さくして、位相差を小さくする。例えば、位相差が(Vbase−Vsht)よりも大きい場合には、表示垂直同期信号の周期を最小垂直同期期間Vshtに設定する。また、位相差が(Vbase−Vsht)よりも小さい場合には、表示垂直同期信号の周期を位相差に対応する期間に設定する。
図5の例では、同期化要求時には、位相差はD0であり、次の表示垂直同期期間の位相差はD1であり、D1>(Vbase−Vsht)である。次の表示垂直同期期間には、表示垂直同期信号の周期を最小垂直同期期間Vshtに設定する。これにより、D2<D1となる。以後、位相差<(Vbase−Vsht)となるまで、表示垂直同期信号の周期を最小垂直同期期間Vshtに設定する。
図5の例では、D5<(Vbase−Vsht)である。従って、この場合には、d5=D5として、表示垂直同期信号の周期を(Vbase−d5)に設定する。これにより、入力垂直同期信号と表示垂直同期信号との位相差を十分に小さくすることができる。
なお、d=位相差D5+(Vin−Vbase)とすることで、入力垂直同期信号と表示垂直同期信号との位相を一致させることも可能である。しかし、本実施の形態においては、入力垂直同期の開始位置が補償期間内に入ればよく、位相差を0にする必要はない。
また、後述するように、本実施の形態においては、入力垂直同期信号と表示垂直同期信号との位相差はライン単位で求めるようになっている。従って、位相差の補正もライン単位である。図5の例では、入力垂直同期信号の周期と表示基準垂直同期信号の周期との差は1ライン未満であり、入力垂直同期信号と表示垂直同期信号との位相差を1ライン未満にすることができる。位相差が1ライン未満になった後、更に所定期間経過することによって、位相差が蓄積されて1ラインの位相差D6が検出される。この位相差は次の垂直同期期間において表示垂直同期信号の周期を1ライン分補正することで1ライン未満にすることができる。なお、図5は入力垂直同期周波数>表示基準垂直同期周波数の例であるので表示垂直同期信号の周期を(Vbase−1)としたが、入力垂直同期周波数<表示基準垂直同期周波数の場合には、表示垂直同期信号の周期を(Vbase+1)とすればよい。
また、図5は1フレーム遅延の例を示しているが、2フレーム遅延にも同様に適用可能であることは明らかである。
図6は表示垂直同期信号の位相が、時間的に前後する2つの入力垂直同期信号のうち時間的に後の入力垂直同期信号に近い場合の例を示している。即ち、D>Vin/2である。この場合には、表示垂直同期信号の周期を補償期間の範囲内で比較的大きくして、位相差をVinに近づける。即ち、表示垂直同期信号を基準とした入力垂直同期信号と表示垂直同期信号との位相差、即ち、(Vin−D)を0に近づける。
そして、|Vin−D|が|Vbase−Vlng|よりも大きい場合には、表示垂直同期信号の周期を最大垂直同期期間Vlngに設定する。また、位相差が(Vbase−Vlng)よりも小さい場合には、表示垂直同期信号の周期を位相差に対応する期間に設定する。
図6の例では、同期化要求時には、位相差はD0である。|Vin−D0|は、|Vin−D0|>|Vbase−Vlng|であり、次の垂直同期期間には、表示垂直同期信号の周期を最大垂直同期期間Vlngに設定する。これにより、|Vin−D1|<|Vin−D0|となる。|Vin−D1|>|Vbase−Vlng|であるので、次の表示垂直同期信号の周期は最大垂直同期期間Vlngに設定する。これにより、|Vin−D2|<|Vin−D1|となる。以後、|Vin−D|<|Vbase−Vlng|となるまで、表示垂直同期信号の周期を最大垂直同期期間Vlngに設定する。
図6の例では、|Vin−D4|<|Vbase−Vlng|である。従って、この場合には、d=|Vin−D4|として、表示垂直同期信号の周期を(Vbase+d)に設定する。これにより、入力垂直同期信号と表示垂直同期信号との位相を近づけることができる。
なお、位相差の補正がライン単位であることから、図6の例においても、同期化後に所定期間経過すると、位相差が蓄積されて1ラインの位相差D5が検出される。この位相差は次の垂直同期期間において表示垂直同期信号の周期を1ライン分補正することで1ライン未満にすることができる。なお、図6は入力垂直同期周波数>表示基準垂直同期周波数の例であるので表示垂直同期信号の周期を(Vbase−1)としたが、入力垂直同期周波数<表示基準垂直同期周波数の場合には、表示垂直同期信号の周期を(Vbase+1)とすればよい。
また、図6は1フレーム遅延の例を示しているが、2フレーム遅延にも同様に適用可能であることは明らかである。
図1において、入力端子11には表示基準垂直同期信号Vbaseが入力され、入力端子12には最小垂直同期期間Vshtの値Vshtが入力され、入力端子13には最大垂直同期期間Vlngの値Vlngが入力される。また、入力端子14には入力垂直同期信号Vinが与えられる。
選択部50はセレクタ51によって構成されており、セレクタ51には入力端子11からの表示基準垂直同期信号Vbaseと後述する垂直同期補正制御部40からの表示補正垂直同期信号Vdoutが供給される。セレクタ51は、同期化制御信号によって制御されて、同期化が指示されていない場合には表示基準垂直同期信号Vbaseを選択し、同期化が指示されている場合には表示補正垂直同期信号Vdoutを選択して、出力端子15に表示垂直同期信号Voutとして出力する。この表示垂直同期信号Voutが表示装置の垂直同期信号として表示に用いられるようになっている。
位相検出部30は、位相差検出用カウンタ31及びフリップフロップ32によって構成されて、表示垂直同期信号Voutと入力垂直同期信号Vinとの位相差Dを求める。位相差検出用カウンタ31には入力垂直同期信号Vinがリセット信号Resetとして入力される。位相差検出用カウンタ31は入力垂直同期信号Vinによってリセットされながら、表示水平同期信号毎にカウントアップする。即ち、位相差検出用カウンタ31の出力は、入力垂直同期の開始位置からの期間(ライン数)を示す。
位相差検出用カウンタ31の出力はフリップフロップ32に与えられる。フリップフロップ32は表示垂直同期信号Voutによって位相差検出用カウンタ31のカウント値を取り込んで出力する。即ち、フリップフロップ32は、入力垂直同期の開始位置から表示垂直同期の開始位置までのライン数単位のずれ、即ち、入力垂直同期信号を基準とした入力垂直同期信号と表示垂直同期信号との位相差を位相差Dとして出力する。この位相差Dの情報は垂直同期補正制御部40に供給される。
同期補償期間生成部20は、同期補償期間生成用カウンタ21及び比較器22,23によって構成されて、補償期間の先頭と末尾、即ち、最小垂直同期期間の終了位置及び最大垂直同期期間の終了位置のタイミングを求める。同期補償期間生成用カウンタ21には表示垂直同期信号Voutがリセット信号Resetとして入力される。同期補償期間生成用カウンタ21は表示垂直同期信号Voutによってリセットされながら、表示水平同期信号毎にカウントアップする。
同期補償期間生成用カウンタ21の出力は比較器22,23に与えられる。比較器22は同期補償期間生成用カウンタ21の出力が最小垂直同期期間Vshtの値Vshtに到達するタイミングでアサート信号を出力する。同様に、比較器23は同期補償期間生成用カウンタ21の出力が最大垂直同期期間Vlngの値Vlngに到達するタイミングでアサート信号を出力する。比較器22,23からのアサート信号は垂直同期補正制御部40に供給される。
垂直同期補正制御部40は、垂直同期補正量算出部41及び加算器42によって構成されている。垂直同期補正量算出部41は、入力端子11からの表示基準垂直同期信号Vbase、同期補償期間生成部20からの2つのアサート信号、位相検出部30からの位相差D及び表示垂直同期信号Voutが与えられる。
垂直同期補正量算出部41は、同期化要求直後において、入力垂直同期信号を基準とした入力垂直同期信号と表示垂直同期信号との位相差Dに基づいて、表示垂直同期信号の周期が長くなるように補正するか短くなるように補正するかを決定する。垂直同期補正量算出部41は、入力垂直同期信号Vinが入力されて、その周期Vinを求める。そして、垂直同期補正量算出部41は、位相検出部30からの位相差DとVinの1/2との大小を比較する。垂直同期補正量算出部41は、位相差Dが入力垂直同期信号の周期Vinの1/2よりも小さい場合には、位相差Dが小さくなるように補正量dを求め、入力垂直同期信号の周期の1/2よりも大きい場合には、位相差Dが大きくなるように、即ち、|Vin−D|が小さくなるように補正量dを求める。これにより、短時間で表示垂直同期信号を入力垂直同期信号の位相に近づけることができる。
即ち、補正量dの符号は、入力垂直同期信号Vinの周期をVinとして、D<Vin/2の場合には表示垂直同期信号の周期を短くするように負であり、逆にD≧Vin/2の場合には正である。なお、符号量dの符号は、D≦Vin/2で負、D>Vin/2で正であってもよい。
垂直同期補正量算出部41は、位相差Dの大きさに基づく補正量dを求めて加算器42に出力する。加算器42には表示基準垂直同期信号Vbaseも与えられている。加算器42は、表示基準垂直同期信号Vbaseの周期を補正量dで補正した表示補正垂直同期信号Vdoutを選択部50に出力する。同期化が指示されている場合には、選択部50は、加算器42からの表示補正垂直同期信号Vdoutを表示垂直同期信号Voutとして出力端15から出力する。
垂直同期補正量算出部41は、表示垂直同期信号の位相を短時間に入力垂直同期信号の位相に近づけるために、補正量dの大きさとしてなるべき大きい値を用いる。先ず、垂直同期補正量算出部41は、同期補償期間生成部20からのアサート信号と表示基準垂直同期信号Vbaseとから、|Vbase−Vsht|及び|Vbase−Vlng|を求める。そして、垂直同期補正量算出部41は、これらの値と位相差D又はVin−Dとを比較する。
補正量の大きさは、表示垂直同期信号の位相を進める場合、即ち、表示垂直同期信号の周期を短くする場合において、位相差DがD≧|Vbase−Vsht|であるときには、例えば最大の補正量d=−|Vbase−Vsht|とする。この場合には、Vout=Vshtとなる
また、位相差DがD<|Vbase−Vsht|である場合には、補正量dをd=−Dとする。この場合には、Vout=Vbase−Dとなる。
また、位相差DがD<|Vbase−Vsht|である場合には、補正量dをd=−Dとする。この場合には、Vout=Vbase−Dとなる。
逆に、表示垂直同期信号の位相を遅らせる場合、即ち、表示垂直同期信号の周期を長くする場合には、補正量の大きさは、|Vin−D|≧|Vbase−Vlng|であるときには、例えば最大の補正量d=|Vbase−Vlng|とする。この場合には、Vout=Vlngとなる。
また、|Vin−D|<|Vbase−Vlng|である場合には、補正量dをd=|Vin−D|とする。この場合には、Vout=Vbase+|Vin−D|となる。
なお、上記各式の不等号は入れ替えても良い。
次に、このように構成された実施の形態の動作について説明する。
いま、同期化制御信号によって選択部50が表示基準垂直同期信号Vbaseを選択して表示垂直同期信号Voutとして出力しているものとする。ここで、チャンネル切換え等によって同期化要求が発生するものとする。同期信号制御回路10には、入力端子14を介して入力垂直同期信号Vinが入力される。この入力垂直同期信号Vinは位相検出部30に与えられる。位相検出部30には表示垂直同期信号Voutも与えられており、位相検出部30は入力垂直同期信号Vinを基準として、入力垂直同期信号と表示垂直同期信号との位相差Dを求めて垂直同期補正量算出部41に出力する。
一方、同期補償期間生成部20には、最小垂直同期期間の値Vsht及び最大垂直同期期間の値Vlngが与えられており、同期補償期間生成部20は最小垂直同期期間の終了タイミング及び最大垂直同期期間の終了タイミングにアサート信号を発生する。これらのアサート信号及び表示基準垂直同期信号Vbaseが垂直同期補正量算出部41に与えられる。
垂直同期補正量算出部41には、入力垂直同期信号Vinも与えられており、位相差Dと周期Vin/2との比較によって、表示垂直同期信号が、前後する入力垂直同期信号のいずれに近いかを判断する。垂直同期補正量算出部41は、表示垂直同期信号が時間的に前の入力垂直同期信号に近い場合(図5の例)には、位相差Dと|Vbase−Vsht|との比較によって補正量dを算出する。また、垂直同期補正量算出部41は、表示垂直同期信号が時間的に後の入力垂直同期信号に近い場合(図6の例)には、Vin−Dと|Vbase−Vlng|との比較によって補正量dを算出する。
例えば、図5の例の場合には、垂直同期補正量算出部41は、各垂直同期毎に求めた位相差DがD≧|Vbase−Vsht|である場合には、補正量d=−|Vbase−Vsht|とする。この場合には、Vout=Vshtとなり、表示垂直同期信号の位相が進む。この結果、位相差DがD<|Vbase−Vsht|になると、補正量dをd=−Dとする。この場合には、Vout=Vbase−Dとなり、表示垂直同期信号との位相は、入力垂直同期信号に十分に近づく。
また、図6の例の場合には、垂直同期補正量算出部41は、各垂直同期毎に求めた位相差Dによって|Vin−D|≧|Vbase−Vsht|である場合には、補正量d=−|Vbase−Vlng|とする。この場合には、Vout=Vlngとなり、表示垂直同期信号の位相が遅れる。この結果、|Vin−D|<|Vbase−Vsht|になると、補正量dをd=|Vin−D|とする。この場合には、Vout=Vbase+|Vin−D|となり、表示垂直同期信号との位相は、入力垂直同期信号に十分に近づく。
このように本実施の形態においては、入力垂直同期信号と表示垂直同期信号との位相差を検出し、位相差が小さくなるように、補償期間内で表示垂直同期信号の周期を変化させる。これにより、表示同期に非同期な映像信号が入力された場合でも、画像の破綻を生じることなく入力映像を表示することができると共に、リピートやスキップ現象が生じることを防止することができる。また、入力垂直同期信号と表示垂直同期信号との位相差が小さくして、入力映像に対する表示映像の遅延時間が大きくなることを防止することができる。
なお、上記実施の形態においては、初期位相差に基づいて、表示垂直同期信号を時間的に最も近い入力垂直同期信号に一致させるように、表示垂直同期信号の周期を補正する方向を決定したが、初期位相差の大きさに拘わらず、常に表示垂直同期信号の周期を短く又は長く補正するようにしてもよい。
(第2の実施の形態)
図7は本発明の第2の実施の形態を示すブロック図である。図7において図1と同一の構成要素には同一符号を付して説明を省略する。
図7は本発明の第2の実施の形態を示すブロック図である。図7において図1と同一の構成要素には同一符号を付して説明を省略する。
本実施の形態における同期信号制御回路60は、入力垂直同期信号と表示垂直同期信号との位相差を表示垂直同期信号基準にて求める点が図1の同期信号制御回路10と異なるのみである。
図7において、入力端子14からの入力垂直同期信号Vinは、位相検出部30のフリップフロップ32及び垂直同期補正制御部40の垂直同期補正量算出部41に与えられる。また、表示垂直同期信号Voutは、位相検出部30の位相差検出用カウンタ31、同期補償期間生成部20の同期補償期間生成用カウンタ21及び垂直同期補正制御部40の垂直同期補正量算出部41に与えられる。
位相検出部30の位相差検出用カウンタ31は、表示垂直同期信号Voutによってリセットされながら、表示水平同期信号毎にカウントアップする。即ち、位相差検出用カウンタ31の出力は、表示垂直同期の開始位置からの期間(ライン数)を示す。
位相差検出用カウンタ31の出力はフリップフロップ32に与えられる。フリップフロップ32は入力垂直同期信号Vinによって位相差検出用カウンタ31のカウント値を取り込んで出力する。即ち、フリップフロップ32は、表示垂直同期の開始位置から入力垂直同期の開始位置までのライン数単位のずれ、即ち、表示垂直同期信号を基準とした入力垂直同期信号と表示垂直同期信号との位相差を位相差Dとして出力する。この位相差Dの情報は垂直同期補正制御部40に供給される。
垂直同期補正量算出部41は、同期化要求直後において、表示垂直同期信号を基準とした入力垂直同期信号と表示垂直同期信号との位相差Dに基づいて、表示垂直同期信号の周期が長くなるように補正するか短くなるように補正するかを決定する。垂直同期補正量算出部41は、入力垂直同期信号Vinが入力されて、その周期Vinを求める。そして、垂直同期補正量算出部41は、位相検出部30からの位相差DとVinの1/2との大小を比較する。垂直同期補正量算出部41は、位相差Dが入力垂直同期信号の周期Vinの1/2よりも小さい場合(図6と同様の場合)には、位相差Dが大きくなるように補正量dを求め、入力垂直同期信号の周期の1/2よりも大きい場合(図5と同様の場合)には、位相差Dが小さくなるように、即ち、|Vin−D|が小さくなるように補正量dを求める。これにより、短時間で表示垂直同期信号を入力垂直同期信号の位相に近づけることができる。
即ち、補正量dの符号は、入力垂直同期信号Vinの周期をVinとして、D<Vin/2の場合(図6と同様の場合)には表示垂直同期信号の周期を長くするように正であり、逆にD≧Vin/2の場合(図5と同様の場合)には負である。なお、符号量dの符号は、D≦Vin/2で正、D>Vin/2で負であってもよい。
補正量の大きさは、表示垂直同期信号の位相を進める場合、即ち、表示垂直同期信号の周期を短くする場合において、|Vin−D|≧|Vbase−Vsht|であるときには、例えば最大の補正量d=−|Vbase−Vsht|とする。この場合には、Vout=Vshtとなる
また、|Vin−D|<|Vbase−Vsht|である場合には、補正量dをd=|Vin−D|とする。この場合には、Vout=Vbase−|Vin−D|となる。
また、|Vin−D|<|Vbase−Vsht|である場合には、補正量dをd=|Vin−D|とする。この場合には、Vout=Vbase−|Vin−D|となる。
逆に、表示垂直同期信号の位相を遅らせる場合、即ち、表示垂直同期信号の周期を長くする場合には、補正量の大きさは、D|≧|Vbase−Vlng|であるときには、例えば最大の補正量d=|Vbase−Vlng|とする。この場合には、Vout=Vlngとなる。
また、D<|Vbase−Vlng|である場合には、補正量dをd=−Dとする。この場合には、Vout=Vbase−Dとなる。
なお、上記各式の不等号は入れ替えても良い。
このように構成された実施の形態においては、入力垂直同期信号と表示垂直同期信号との位相差の基準を表示垂直同期信号とした点が第1の実施の形態の動作と異なるのみである。本実施の形態においても、位相差が小さくなるように、表示垂直同期信号の周期を変化させながら同期化を行う。
このように本実施の形態においても第1の実施の形態と同様の効果を得ることができる。
なお、本発明は、上述した実施の形態に限定されるものではなく、本発明の要旨を変えない範囲において、種々の変更、改変等が可能である。
10…同期信号制御回路、20…同期補償期間生成部、21…同期補償期間生成用カウンタ、30…位相差検出部、31…位相差検出用カウンタ、40…垂直同期補正制御部、41…垂直同期補正量算出部、50…選択部、51…セレクタ。
Claims (5)
- 入力映像信号の垂直同期期間が最小垂直同期期間と最大垂直同期期間との間の補償期間の範囲内にある場合に前記入力映像信号に基づく表示が可能な表示部に対して前記入力映像信号の表示に用いる表示垂直同期信号を出力する同期信号制御回路において、
前記入力映像信号に基づく入力垂直同期信号と前記表示垂直同期信号との位相差を検出する位相差検出部と、
前記位相差が小さくなるように、前記表示垂直同期信号の周期を前記補償期間の範囲内で変化させる垂直同期補正制御部と
を具備したことを特徴とする同期信号制御回路。 - 前記垂直同期補正制御部は、前記表示垂直同期信号の位相が時間的に前の前記入力垂直同期信号の位相と時間的に後の前記入力垂直同期信号の位相とのいずれか近い方の位相に近づけるように、前記表示垂直同期信号の周期を前記補償期間の範囲内で変化させることを特徴とする請求項1に記載の同期信号制御回路。
- 前記垂直同期補正制御部は、前記補償期間の範囲内の基準垂直同期期間と前記最小又は最大垂直同期期間との差の期間よりも前記位相差に基づく期間が大きい場合には、前記表示垂直同期信号の周期を前記最小垂直同期期間又は前記最大垂直同期期間に設定することを特徴とする請求項1に記載の同期信号制御回路。
- 前記位相差検出部は、前記位相差を前記入力垂直同期信号周期又は前記表示垂直同期信号周期で求めることを特徴とする請求項1に記載の同期信号制御回路。
- 入力映像信号の垂直同期期間が最小垂直同期期間と最大垂直同期期間との間の補償期間の範囲内にある場合に前記入力映像信号に基づく表示が可能な表示部に対して前記入力映像信号の表示に用いる表示垂直同期信号を出力する同期信号制御回路であって、前記入力映像信号に基づく入力垂直同期信号と前記表示垂直同期信号との位相差を検出する位相差検出部と、前記位相差が小さくなるように、前記表示垂直同期信号の周期を前記補償期間の範囲内で変化させる垂直同期補正制御部とを具備した同期信号制御回路と、
前記同期信号制御回路を制御すると共に、バッファに記憶されている映像信号を最小のフレーム遅延で読み出して前記入力映像信号として前記表示部に与える制御部と
を具備したことを特徴とする表示装置。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2009206319A JP2011061323A (ja) | 2009-09-07 | 2009-09-07 | 同期信号制御回路及び表示装置 |
US12/858,512 US8405774B2 (en) | 2009-09-07 | 2010-08-18 | Synchronization signal control circuit and display apparatus |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2009206319A JP2011061323A (ja) | 2009-09-07 | 2009-09-07 | 同期信号制御回路及び表示装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2011061323A true JP2011061323A (ja) | 2011-03-24 |
Family
ID=43427180
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2009206319A Pending JP2011061323A (ja) | 2009-09-07 | 2009-09-07 | 同期信号制御回路及び表示装置 |
Country Status (2)
Country | Link |
---|---|
US (1) | US8405774B2 (ja) |
JP (1) | JP2011061323A (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2014175870A (ja) * | 2013-03-08 | 2014-09-22 | Canon Inc | 映像処理装置及びその制御方法、タイミングジェネレータ、同期信号生成方法 |
Families Citing this family (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP5643315B2 (ja) * | 2009-09-23 | 2014-12-17 | ライトラボ・イメージング・インコーポレーテッド | 光干渉断層撮影プローブの作動方法、コンピュータシステム、及び光干渉断層撮影データ収集システム |
JP5284304B2 (ja) * | 2010-03-24 | 2013-09-11 | 株式会社東芝 | 同期信号生成装置及び表示装置 |
EP2905952A1 (en) * | 2011-03-10 | 2015-08-12 | Panasonic Intellectual Property Management Co., Ltd. | Video processing device and synchronization signal output method |
JP2012208342A (ja) * | 2011-03-30 | 2012-10-25 | Sony Corp | 信号処理回路と信号処理方法および表示装置 |
US10341881B2 (en) * | 2013-11-12 | 2019-07-02 | Vasona Networks, Inc. | Supervision of data in a wireless network |
JP6772914B2 (ja) * | 2017-03-16 | 2020-10-21 | セイコーエプソン株式会社 | 画像処理装置、表示装置および画像処理方法 |
CN114071022B (zh) * | 2020-08-07 | 2023-12-15 | 北京图森未来科技有限公司 | 一种图像采集设备的控制方法、装置、设备及存储介质 |
Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2005027195A (ja) * | 2003-07-04 | 2005-01-27 | Sony Corp | 映像信号変換装置、表示装置及び映像信号変換方法 |
Family Cites Families (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5294983A (en) | 1990-06-01 | 1994-03-15 | Thomson Consumer Electronics, Inc. | Field synchronization system with write/read pointer control |
TW220024B (ja) | 1992-01-08 | 1994-02-01 | Thomson Consumer Electronics | |
JP3464924B2 (ja) | 1998-03-13 | 2003-11-10 | 株式会社東芝 | 同期制御回路 |
US6316974B1 (en) * | 2000-08-26 | 2001-11-13 | Rgb Systems, Inc. | Method and apparatus for vertically locking input and output signals |
JP4956483B2 (ja) | 2008-05-19 | 2012-06-20 | 株式会社東芝 | 同期信号制御回路 |
-
2009
- 2009-09-07 JP JP2009206319A patent/JP2011061323A/ja active Pending
-
2010
- 2010-08-18 US US12/858,512 patent/US8405774B2/en not_active Expired - Fee Related
Patent Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2005027195A (ja) * | 2003-07-04 | 2005-01-27 | Sony Corp | 映像信号変換装置、表示装置及び映像信号変換方法 |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2014175870A (ja) * | 2013-03-08 | 2014-09-22 | Canon Inc | 映像処理装置及びその制御方法、タイミングジェネレータ、同期信号生成方法 |
Also Published As
Publication number | Publication date |
---|---|
US8405774B2 (en) | 2013-03-26 |
US20110007215A1 (en) | 2011-01-13 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2011061323A (ja) | 同期信号制御回路及び表示装置 | |
US9858854B2 (en) | Display with variable input frequency | |
US9417683B2 (en) | Driving device for driving a display unit | |
JP5241638B2 (ja) | 表示制御装置 | |
US10121426B2 (en) | Polarity inversion control device for liquid crystal display, liquid crystal display device, and driving method thereof | |
US11081065B2 (en) | Display control apparatus and method having dynamic backlight adjusting mechanism | |
US20150138259A1 (en) | Driving device for driving display unit | |
JP5284304B2 (ja) | 同期信号生成装置及び表示装置 | |
JP6687361B2 (ja) | 半導体装置、映像表示システムおよび映像信号の出力方法 | |
JP2009258416A (ja) | メモリ制御装置及びメモリの制御方法 | |
JP2009265151A (ja) | 映像表示装置およびpwmパルス発生装置 | |
JP6788996B2 (ja) | 半導体装置、映像表示システムおよび映像信号出力方法 | |
KR100654771B1 (ko) | 디스플레이장치 및 그 제어방법 | |
JP2009077042A (ja) | 映像処理装置および映像処理方法 | |
US20130162697A1 (en) | Liquid crystal display device | |
US20120287133A1 (en) | Image processing apparatus and image processing method | |
JP2013070261A (ja) | 同期信号制御回路及び表示装置 | |
JP2004317928A (ja) | 液晶表示装置 | |
JP2008236277A (ja) | 表示装置 | |
JP2005275242A (ja) | 映像キャプチャ回路及び映像キャプチャ方法 | |
JP2002112067A (ja) | 同期信号発生回路 | |
JP5507992B2 (ja) | 表示制御装置及びその制御方法 | |
JP2012151628A (ja) | 位相調整装置 | |
JP4729124B2 (ja) | 表示パネル駆動装置および表示パネル駆動方法 | |
JP2005099516A (ja) | 画像処理回路および画像表示装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20110901 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20120216 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20120221 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20120619 |