JP6788996B2 - 半導体装置、映像表示システムおよび映像信号出力方法 - Google Patents

半導体装置、映像表示システムおよび映像信号出力方法 Download PDF

Info

Publication number
JP6788996B2
JP6788996B2 JP2016089657A JP2016089657A JP6788996B2 JP 6788996 B2 JP6788996 B2 JP 6788996B2 JP 2016089657 A JP2016089657 A JP 2016089657A JP 2016089657 A JP2016089657 A JP 2016089657A JP 6788996 B2 JP6788996 B2 JP 6788996B2
Authority
JP
Japan
Prior art keywords
signal
video
video signal
output
unit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2016089657A
Other languages
English (en)
Other versions
JP2017200058A (ja
Inventor
周作 前田
周作 前田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Lapis Semiconductor Co Ltd
Original Assignee
Lapis Semiconductor Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Lapis Semiconductor Co Ltd filed Critical Lapis Semiconductor Co Ltd
Priority to JP2016089657A priority Critical patent/JP6788996B2/ja
Priority to US15/496,185 priority patent/US10257439B2/en
Priority to CN201710286703.9A priority patent/CN107317980B/zh
Publication of JP2017200058A publication Critical patent/JP2017200058A/ja
Application granted granted Critical
Publication of JP6788996B2 publication Critical patent/JP6788996B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N5/00—Details of television systems
    • H04N5/222—Studio circuitry; Studio devices; Studio equipment
    • H04N5/262—Studio circuits, e.g. for mixing, switching-over, change of character of image, other special effects ; Cameras specially adapted for the electronic generation of special effects
    • H04N5/268—Signal distribution or switching
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G5/00—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G5/00—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
    • G09G5/12—Synchronisation between the display unit and other units, e.g. other display units, video-disc players
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G5/00—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
    • G09G5/18—Timing circuits for raster scan displays
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N21/00—Selective content distribution, e.g. interactive television or video on demand [VOD]
    • H04N21/20—Servers specifically adapted for the distribution of content, e.g. VOD servers; Operations thereof
    • H04N21/23—Processing of content or additional data; Elementary server operations; Server middleware
    • H04N21/242—Synchronization processes, e.g. processing of PCR [Program Clock References]
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N5/00—Details of television systems
    • H04N5/04—Synchronising
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N5/00—Details of television systems
    • H04N5/04—Synchronising
    • H04N5/06—Generation of synchronising signals
    • H04N5/067—Arrangements or circuits at the transmitter end
    • H04N5/0675—Arrangements or circuits at the transmitter end for mixing the synchronising signals with the picture signal or mutually
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N7/00—Television systems
    • H04N7/01—Conversion of standards, e.g. involving analogue television standards or digital television standards processed at pixel level
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N7/00—Television systems
    • H04N7/08—Systems for the simultaneous or sequential transmission of more than one television signal, e.g. additional information signals, the signals occupying wholly or partially the same frequency band, e.g. by time division
    • H04N7/0806—Systems for the simultaneous or sequential transmission of more than one television signal, e.g. additional information signals, the signals occupying wholly or partially the same frequency band, e.g. by time division the signals being two or more video signals
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/06—Adjustment of display parameters
    • G09G2320/066—Adjustment of display parameters for control of contrast
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/06—Adjustment of display parameters
    • G09G2320/0673—Adjustment of display parameters for control of gamma adjustment, e.g. selecting another gamma curve
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2340/00—Aspects of display data processing
    • G09G2340/04—Changes in size, position or resolution of an image

Description

本発明は半導体装置、映像表示システムおよび映像信号出力方法に関する。
複数の映像のうちのいずれかを選択して表示する技術として以下のものが知られている。例えば、特許文献１には、複数の入力ビデオ信号を切り替えて１つのビデオ信号を出力するビデオ信号切り替え回路が記載されている。このビデオ信号切り替え回路は、複数の入力ビデオ信号からセレクト信号により一つの入力ビデオ信号を出力するマルチプレクサと、元の入力ビデオ信号の垂直同期信号を検出する検出回路と、入力ビデオ切り替え信号に基づいて元の入力ビデオ信号の垂直同期信号に同期してセレクト信号を出力する切替信号発生回路と、を備える。
特開平１０−１７３９９５号公報
カーナビゲーションシステム等の映像表示システムにおいては、ディスプレイの高解像度化に伴い、ディスプレイコントローラとディスプレイとの間の通信をＬＶＤＳ（Low Voltage Differential Signaling）等の高速シリアル通信によって行うものが主流になりつつある。このようなシステムにおいては、ディスプレイコントローラにおいて、映像信号をパラレルデータからシリアルデータに変換してディスプレイに供給する。
一方、ディスプレイは、ディスプレイコントローラから供給されるシリアルデータの映像信号をパラレルデータに変換するシリアル／パラレル変換部を有する。また、ディスプレイには、ディスプレイコントローラから映像信号とともに当該映像信号に対応するクロック信号が供給される。ディスプレイは、このクロック信号に位相同期した位相同期信号を生成するＰＬＬ（Phase Locked Loop）回路を有する。シリアル／パラレル変換部は、ＰＬＬ回路によって生成された位相同期信号に同期してデータ変換処理を行う。
ディスプレイコントローラから供給される映像信号が切り替わる場合には、クロック信号も切り替え後の映像信号に対応したものに切り替わる。この場合、ＰＬＬ回路では、切り替え後のクロック信号に位相同期した位相同期信号を生成するが、ＰＬＬ回路がロック状態となって位相同期信号が安定化するまでにはある程度の時間を要する。映像信号の切り替えに伴うクロック信号の切り替わり後、ＰＬＬ回路から出力される位相同期信号が安定化するまでの安定化期間においては、シリアル／パラレル変換部は、適正な処理ができず、ディスプレイに表示される映像に乱れが生じる場合がある。
本発明は、上記した点に鑑みてなされたものであり、映像信号の切り替え時における映像の乱れを抑制することを目的とする。
本発明に係る半導体装置は、入力された複数の映像信号のうちのいずれか１つを切り替え可能に選択し、選択した映像信号を出力する選択部と、前記複数の映像信号の各々に対応する複数のクロック信号のうち、前記選択部によって選択される映像信号に対応するクロック信号を出力するクロック信号出力部と、前記複数の映像信号の各々に対応する複数の同期信号のうち、前記選択部によって選択される映像信号に対応する同期信号に対して、前記選択部における映像信号の選択の切り替えに応じて前記クロック信号出力部から出力されるクロック信号が切り替わる時点から所定期間に亘りマスキングするマスキング処理を施すマスキング部と、を含み、前記選択部は、選択した映像信号を、選択した映像信号に対応し且つ前記マスキング処理が施された同期信号に同期して出力し、前記クロック信号は、前記複数の映像信号のうち前記選択部によって選択された映像信号に応じた映像を表示する表示部に供給される。前記マスキング部は、入力されるパルス信号のパルス数をカウントするカウンタを含み、前記クロック信号出力部から出力されるクロック信号の切り替わり時点から前記カウンタのカウント値が所定値に達するまでの間、前記選択部によって選択される映像信号に対応する同期信号をマスキングする。
本発明に係る映像表示システムは、前記半導体装置と、前記複数の映像信号のうち前記選択部によって選択された映像信号に応じた映像を表示する表示部と、を含む。
本発明に係る映像信号出力方法は、入力された複数の映像信号のうちのいずれか１つを切り替え可能に選択し、選択した映像信号を出力するとともに、前記複数の映像信号の各々に対応する複数のクロック信号のうち、選択される映像信号に対応するクロック信号を出力する映像信号出力方法であって、前記複数の映像信号の各々に対応する複数の同期信号のうち、選択される映像信号に対応する同期信号に対して、前記映像信号の選択の切り替えに応じて出力される前記クロック信号が切り替わる時点から所定期間に亘りマスキングするマスキング処理を施し、選択した映像信号を、選択した映像信号に対応し且つ前記マスキング処理が施された同期信号に同期して出力し、クロック信号を、前記複数の映像信号のうち選択した映像信号に応じた映像を表示する表示部に供給することを含む。前記マスキング処理において、入力されるパルス信号のパルス数をカウントするカウンタにおける、前記クロック信号の切り替わり時点からのカウント値が所定値に達するまでの間、選択される映像信号に対応する同期信号をマスキングする。
本発明によれば、映像切り替え時における映像の乱れを抑制することが可能となる。
本発明の実施形態に係る映像表示システムおよび半導体装置の構成を示すブロック図である。 本発明の実施形態に係るスケーリング処理部の構成を示すブロック図である。 本発明の実施形態に係る画質調整部の構成を示すブロック図である。 本発明の実施形態に係る半導体装置およびディスプレイの動作の一例を示すタイミングチャートである。 比較例に係る映像表示システムおよび半導体装置の構成を示すブロック図である。 比較例に係る半導体装置およびディスプレイの動作の一例を示すタイミングチャートである。 本発明の他の実施形態に係る映像表示システムおよび半導体装置の構成を示すブロック図である。 本発明の他の実施形態に係る半導体装置およびディスプレイの動作の一例を示すタイミングチャートである。
以下、本発明の実施形態の一例を図面を参照しつつ説明する。なお、各図面において同一または等価な構成要素および部分には同一の参照符号を付与し、重複する説明は適宜省略する。
[第１の実施形態]
図１は、本発明の第１の実施形態に係る半導体装置１００を含む映像表示システム１の構成を示すブロック図である。映像表示システム１は、半導体装置１００、ディスプレイ２００およびシステム制御部３００を含んで構成されている。半導体装置１００は、システム制御部３００による制御の下で、ディスプレイ２００に表示させる映像の選択、スケーリング処理および画質調整等を行うディスプレイコントローラである。半導体装置１００から出力される各信号は、ＬＶＤＳ等の高速シリアル通信によってディスプレイ２００に伝送される。
半導体装置１００は、ビデオデコーダ１１、スケーリング処理部１３、画質調整部１５、パラレルシリアル変換部１６（以下、Ｐ／Ｓ変換部１６と表記する）、選択信号生成部１７、第１のセレクタ１４、第２のセレクタ１２、クロック信号出力部１８、マスキング部２０、映像信号入力端子３１、３２、映像信号出力端子３３、クロック信号出力端子３６、垂直同期信号出力端子３４および水平同期信号出力端子３５を含んで構成されている。
映像信号入力端子３１、３２には、半導体装置１００の外部から映像信号が入力される。本実施形態において、映像信号入力端子３１にはデジタル映像信号である第１の映像信号ＳＶ１が入力され、映像信号入力端子３２にはアナログ映像信号である第２の映像信号ＳＶ２が入力される。また、半導体装置１００には、第１の映像信号ＳＶ１に対応する第１の垂直同期信号ＳＳ１および第２の映像信号ＳＶ２に対応する第２の垂直同期信号ＳＳ２が入力される。
映像表示システム１が、例えば、カーナビゲーションシステムに搭載される場合、第１の映像信号ＳＶ１は、地図映像を含むナビゲーション映像に対応するものであってもよく、第２の映像信号ＳＶ２は、バックモニタを構成するカメラによって撮影された映像に対応するものであってもよい。
ビデオデコーダ１１は、アナログ映像信号である第２の映像信号ＳＶ２をデジタル信号に変換する。なお、第２の映像信号ＳＶ２が、映像信号と同期信号とが合成されたコンポジット映像信号である場合、ビデオデコーダ１１によって映像信号と同期信号とが分離される。
第２のセレクタ１２には、第１の映像信号ＳＶ１、第１の垂直同期信号ＳＳ１、ビデオデコーダ１１によってデジタル信号に変換された第２の映像信号ＳＶ２、および第２の垂直同期信号ＳＳ２が入力される。また、第２のセレクタ１２には、選択信号生成部１７によって生成された、映像信号の選択指令を含む第２の選択信号ａ２が入力される。第２のセレクタ１２は、第２の選択信号ａ２に基づいて、第１の映像信号ＳＶ１およびデジタル信号に変換された第２の映像信号ＳＶ２のうちの一方を選択する。第２のセレクタ１２は、選択した映像信号を、選択した映像信号に対応する垂直同期信号に同期して出力する。例えば、第２のセレクタ１２は、選択信号ａ２に基づいて第１の映像信号ＳＶ１を選択した場合には、第１の映像信号ＳＶ１に対応する第１の垂直同期信号ＳＳ１に同期して、第１の映像信号ＳＶ１を出力する。
スケーリング処理部１３は、第２のセレクタ１２から出力された映像信号に対して、当該映像信号に基づく映像のサイズをディスプレイ２００のサイズに適合させるスケーリング処理を行う。
図２は、スケーリング処理部１３の構成を示すブロック図である。スケーリング処理部１３は、スケーリング処理回路１３２および複数のレジスタ１３１ａ〜１３１ｅを含んで構成されている。スケーリング処理回路１３２は、レジスタ１３１ａ〜１３１ｅに保持された設定値に応じたスケーリング処理を入力された映像信号に対して行う。レジスタ１３１ａ〜１３１ｅは、スケーリング処理のための設定値ｃ２を書き換え可能に保持する記憶部である。レジスタ１３１ａ〜１３１ｅに保持される設定値ｃ２は、半導体装置１００の外部に設けられたシステム制御部３００から供給される。
半導体装置１００から出力される映像信号（以下出力映像信号という）が切り替わる場合、スケーリング処理部１３のレジスタ１３１ａ〜１３１ｅに保持される設定値ｃ２が書き換えられることにより、スケーリング処理部１３の設定変更が行われる。例えば、出力映像信号が、第２の映像信号ＳＶ２から第１の映像信号ＳＶ１に切り替わる場合、スケーリング処理部１３のレジスタ１３１ａ〜１３１ｅに保持される設定値ｃ２は、切り替え前の第２の映像信号ＳＶ２に対応する設定値から、切り替え後の第１の映像信号ＳＶ１に対応する設定値に書き換えられる。
第１のセレクタ１４には、スケーリング処理が施されていない第１の映像信号ＳＶ１、スケーリング処理部１３においてスケーリング処理が施された第１または第２の映像信号、第１の垂直同期信号ＳＳ１および第２の垂直同期信号ＳＳ２が入力される。また、第１のセレクタ１４には、選択信号生成部１７によって生成された、映像信号の選択指令を含む第１の選択信号ａ１が入力される。なお、第１のセレクタ１４に入力される第１の垂直同期信号ＳＳ１および第２の垂直同期信号ＳＳ２は、マスキング部２０から供給される。第１のセレクタ１４は、第１の選択信号ａ１に基づいて、入力された２つの映像信号のうちの一方を選択する。第１のセレクタ１４は、選択した映像信号を、選択した映像信号に対応する垂直同期信号に同期して出力する。例えば、第１のセレクタ１４は、選択信号ａ１に基づいてスケーリング処理が施されていない第１の映像信号ＳＶ１を選択した場合には、第１の垂直同期信号ＳＳ１に同期して、第１の映像信号ＳＶ１を出力する。
画質調整部１５は、第１のセレクタ１４から出力された映像信号に対してコントラスト調整、オフセット調整、ガンマ補正等の画質調整を行う。図３は、画質調整部１５の構成を示すブロック図である。画質調整部１５は、画質調整回路１５２および複数のレジスタ１５１ａ〜１５１ｅを含んで構成されている。画質調整回路１５２は、レジスタ１５１ａ〜１５１ｅに保持された設定値に応じた画質調整処理を、入力された映像信号に対して行う。レジスタ１５１ａ〜１５１ｅは、画質調整のための設定値ｃ１を書き換え可能に保持する記憶部である。より具体的には、レジスタ１５１ａ〜１５１ｅは、コントラスト、オフセット、ガンマ補正等の画質調整項目毎の設定値を保持する。レジスタ１５１ａ〜１５１ｅに保持される設定値ｃ１は、半導体装置１００の外部に設けられたシステム制御部３００から供給される。
半導体装置１００において、出力映像信号が切り替わる場合、画質調整部１５のレジスタ１５１ａ〜１５１ｅに保持される設定値ｃ１が書き換えられることにより、画質調整部１５の設定変更が行われる。例えば、出力映像信号が、第２の映像信号ＳＶ２から第１の映像信号ＳＶ１に切り替わる場合、画質調整部１５のレジスタ１５１ａ〜１５１ｅに保持される設定値ｃ１は、切り替え前の第２の映像信号ＳＶ２に対応する設定値から、切り替え後の第１の映像信号ＳＶ１に対応する設定値に書き換えられる。
Ｐ／Ｓ変換部１６は、画質調整部１５によって画質調整がなされたパラレルデータである映像信号を、シリアルデータに変換して出力する。Ｐ／Ｓ変換部１６から出力された映像信号は、映像信号出力端子３３から半導体装置１００の外部に出力され、ディスプレイ２００に供給される。また、映像信号出力端子３３から出力される映像信号に対応する垂直同期信号ＳＳ１、ＳＳ２および水平同期信号ＳＨ１、ＳＨ２は、それぞれ垂直同期信号出力端子３４および水平同期信号出力端子３５から半導体装置１００の外部に出力され、ディスプレイ２００に供給される。
選択信号生成部１７は、第１のセレクタ１４および第２のセレクタ１２において選択すべき映像信号の選択指令を含む第１の選択信号ａ１および第２の選択信号ａ２を生成する。例えば、第１の映像信号ＳＶ１に基づく映像をディスプレイ２００に表示させる場合において、第１の映像信号ＳＶ１に基づく映像のサイズが、ディスプレイ２００のサイズに適合している場合には、選択信号生成部１７は、第１のセレクタ１４に直接入力された第１の映像信号ＳＶ１を選択する第１の選択信号ａ１を生成する。一方、第１の映像信号ＳＶ１に基づく映像をディスプレイ２００に表示させる場合において、当該映像のサイズが、ディスプレイ２００のサイズに適合していない場合には、選択信号生成部１７は、第２のセレクタ１２に入力された第１の映像信号ＳＶ１を選択する第２の選択信号ａ２を生成するとともに、第１のセレクタ１４に入力された、スケーリング処理が施された第１の映像信号ＳＶ１を選択する第１の選択信号ａ１を生成する。また、第２の映像信号ＳＶ２に基づく映像をディスプレイ２００に表示させる場合には、選択信号生成部１７は、第２のセレクタ１２に入力された第２の映像信号ＳＶ２を選択する第２の選択信号ａ２を生成するとともに、第１のセレクタ１４に入力された、スケーリング処理が施された第２の映像信号ＳＶ２を選択する第１の選択信号ａ１を生成する。
選択信号生成部１７は、レジスタ（図示せず）を含み、該レジスタに保持された設定値に応じて第１の選択信号ａ１および第２の選択信号ａ２を生成する。該レジスタに保持される設定値は、半導体装置１００の外部に設けられたシステム制御部３００から供給される。なお、第１の選択信号ａ１および第２の選択信号ａ２は、第１の垂直同期信号ＳＳ１および第２の垂直同期信号ＳＳ２とは非同期である。
クロック信号出力部１８には、第１の映像信号ＳＶ１に対応した第１のクロック信号ＳＣ１および第２の映像信号ＳＶ２に対応した第２のクロック信号ＳＣ２が入力される。また、クロック信号出力部１８には、第１の垂直同期信号ＳＳ１、第２の垂直同期信号ＳＳ２および第１の選択信号ａ１が入力される。クロック信号出力部１８は、第１の選択信号ａ１に基づいて、入力された２つのクロック信号のうちの一方を選択し、選択したクロック信号を、第１の垂直同期信号ＳＳ１または第２の垂直同期信号ＳＳ２に同期して出力する。クロック信号出力部１８は、第１のセレクタ１４によって選択される映像信号に対応するクロック信号を選択する。クロック信号出力部１８は、第１のセレクタ１４における映像信号の選択の切り替りに応じて、出力するクロック信号を切り替え後の映像信号に対応するクロック信号に切り替える。本実施形態において、クロック信号出力部１８は、第１の選択信号ａ１のレベル遷移が生じた直後の切り替え前の映像信号に対応する垂直同期信号の立ち上がりのタイミングで、出力するクロック信号を切り替え後の映像信号に対応するクロック信号に切り替える。第１のクロック信号ＳＣ１および第２のクロック信号ＳＣ２のうち、クロック信号出力部１８から出力されたクロック信号は、クロック信号出力端子３６から半導体装置１００の外部に出力され、ディスプレイ２００に供給される。
マスキング部２０には、第１の垂直同期信号ＳＳ１、第２の垂直同期信号ＳＳ２、第１の水平同期信号ＳＨ１および第２の水平同期信号ＳＨ２が入力される。なお、第１の水平同期信号ＳＨ１は、第１の映像信号ＳＶ１に対応し、第２の水平同期信号ＳＨ２は、第２の映像信号ＳＶ２に対応する。マスキング部２０は、第１のセレクタ１４によって選択される映像信号が切り替わる場合に、第１の垂直同期信号ＳＳ１および第２の垂直同期信号ＳＳ２を所定期間に亘ってマスキングし、マスキングした第１の垂直同期信号ＳＳ１および第２の垂直同期信号ＳＳ２を出力する。マスキング部２０によってマスキング処理された第１の垂直同期信号ＳＳ１および第２の垂直同期信号ＳＳ２は、第１のセレクタ１４に供給される。
なお、本実施形態では、マスキング部２０によって第１の垂直同期信号ＳＳ１および第２の垂直同期信号ＳＳ２の双方にマスキング処理を施す場合を例示しているが、第１の垂直同期信号ＳＳ１および第２の垂直同期信号ＳＳ２のうち、少なくとも切り替え後の映像信号に対応する垂直同期信号に対してマスキング処理を施すようにすればよい。例えば、第１のセレクタ１４によって選択される映像信号が第２の映像信号ＳＶ２から第１の映像信号ＳＶ１に切り替わる場合には、マスキング部２０は、切り替え後の第１の垂直同期信号ＳＳ１に対してマスキング処理を施せばよい。
マスキング部２０は、カウンタ２１およびマスキング処理部２２を含んで構成されている。カウンタ２１は、映像信号の切り替えを示す第１の選択信号ａ１のレベル遷移が生じた直後の切り替え前の映像信号に対応する垂直同期信号の立ち上がりのタイミングで、入力される第１の水平同期信号ＳＨ１または第２の水平同期信号ＳＨ２のパルス数のカウントを開始する。すなわち、カウンタ２１がカウントを開始するタイミングは、映像信号の切り替えに応じてクロック信号出力部１８から出力されるクロック信号が切り替わるタイミングと一致している。カウンタ２１は、カウントを開始してからカウント値が所定値に達するまでの期間ハイレベルを呈し、それ以外の期間はローレベルを呈するマスキング信号ＳＭを出力し、これをマスキング処理部２２に供給する。なお、カウンタ２１がカウントする信号は、水平同期信号ＳＨ１およびＳＨ２のいずれであってもよい。
マスキング処理部２２は、マスキング信号ＳＭがハイレベルを呈する期間に亘って、入力された第１の垂直同期信号ＳＳ１および第２の垂直同期信号ＳＳ２に対してマスキング処理を施し、マスキング処理を施した第１の垂直同期信号ＳＳ１および第２の垂直同期信号ＳＳ２を第１のセレクタ１４に供給する。マスキング処理が施された期間（以下、マスキング期間と称する）においては、第１の垂直同期信号ＳＳ１および第２の垂直同期信号ＳＳ２に生じたレベル遷移は無効となる。従って、第１のセレクタ１４は、マスキング期間においては、垂直同期信号に同期して切り替え後の映像信号を出力することができなくなる。
映像信号出力端子３３からは、第１の映像信号ＳＶ１および第２の映像信号ＳＶ２のうち、第１のセレクタ１４および第２のセレクタ１２によって選択された映像信号が出力される。垂直同期信号出力端子３４からは、第１の垂直同期信号ＳＳ１および第２の垂直同期信号ＳＳ２のうち、第１のセレクタ１４および第２のセレクタ１２によって選択された映像信号に対応し且つマスキング部２０によるマスキング処理が施された垂直同期信号が出力される。水平同期信号出力端子３５からは、第１の水平同期信号ＳＨ１および第２の水平同期信号ＳＨ２のうち、第１のセレクタ１４および第２のセレクタ１２によって選択された映像信号に対応する水平同期信号が出力される。クロック信号出力端子３６からは、第１のクロック信号ＳＣ１および第２のクロック信号ＳＣ２のうち、第１のセレクタ１４および第２のセレクタ１２によって選択された映像信号に対応するクロック信号が出力される。
ディスプレイ２００は、ＰＬＬ回路２０１およびシリアル／パラレル変換部２０２（以下Ｓ／Ｐ変換部２０２と表記する）を有する。ＰＬＬ回路２０１には、クロック信号出力部１８から出力された第１のクロック信号ＳＣ１または第２のクロック信号ＳＣ２が入力される。ＰＬＬ回路２０１は、入力された第１のクロック信号ＳＣ１または第２のクロック信号ＳＣ２に位相同期した位相同期信号ＳＰＬＬを生成し、これをＳ／Ｐ変換部２０２に供給する。
Ｓ／Ｐ変換部２０２には、Ｐ／Ｓ変換部１６から出力されたシリアルデータ形式の第１の映像信号ＳＶ１または第２の映像信号ＳＶ２が入力される。Ｓ／Ｐ変換部２０２は、入力されたシリアルデータ形式の第１の映像信号ＳＶ１または第２の映像信号ＳＶ２をパラレルデータに変換する。Ｓ／Ｐ変換部２０２は、ＰＬＬ回路２０１から供給される位相同期信号ＳＰＬＬに同期してデータ変換処理を行う。Ｓ／Ｐ変換部２０２において、第１の映像信号ＳＶ１に対してデータ変換処理が行われる場合には、第１のクロック信号ＳＣ１に位相同期した位相同期信号ＳＰＬＬが用いられ、第２の映像信号ＳＶ２に対してデータ変換処理が行われる場合には、第２のクロック信号ＳＣ２に位相同期した位相同期信号ＳＰＬＬが用いられる。ディスプレイ２００は、Ｓ／Ｐ変換部２０２によってパラレルデータに変換された第１の映像信号ＳＶ１または第２の映像信号ＳＶ２に基づく映像を表示画面に表示させる。
図４は、半導体装置１００およびディスプレイ２００の動作の一例を示すタイミングチャートである。図４には、第１の垂直同期信号ＳＳ１、第２の垂直同期信号ＳＳ２、第１の選択信号ａ１、マスキング信号ＳＭ、半導体装置１００から出力される垂直同期信号（以下、出力垂直同期信号という）、出力映像信号、半導体装置１００から出力されるクロック信号（以下、出力クロック信号という）、位相同期信号ＳＰＬＬの素性、およびディスプレイ２００の表示映像についての時間推移の一例が示されている。図４には、一例として、出力映像信号を、第２の映像信号ＳＶ２から第１の映像信号ＳＶ１に切り替える場合の動作が示されており、以下では、この場合を例に説明する。
第１のセレクタ１４は、第１の選択信号ａ１の信号レベルの遷移を検出すると、第１の選択信号ａ１の信号レベルが遷移した直後における、切り替え前の第２の映像信号ＳＶ２のフレーム期間の終了時点まで切り替え前の第２の映像信号ＳＶ２の出力を継続する。なお、第２の映像信号ＳＶ２のフレーム期間の終了時点は、第２の垂直同期信号ＳＳ２によって検出することが可能である。第１のセレクタ１４は、切り替え前の第２の映像信号ＳＶ２のフレーム期間が終了した後、切り替え後の第１の映像信号ＳＶ１を、これに対応する第１の垂直同期信号ＳＳ１に同期して出力する。このように、第１のセレクタ１４は、第１の選択信号ａ１に基づいて選択する映像信号を切り替える場合に、切り替え前の映像信号の出力終了のタイミングを、切り替え前の映像信号に対応する垂直同期信号に同期させ、切り替え後の映像信号の出力の開始のタイミングを、切り替え後の映像信号に対応する垂直同期信号に同期させる。
第１の垂直同期信号ＳＳ１と、第２の垂直同期信号ＳＳ２とは非同期であるため、第１のセレクタ１４の動作を、上記のように、第１の垂直同期信号ＳＳ１および第２の垂直同期信号ＳＳ２に同期させた場合には、切り替え前の第２の映像信号ＳＶ２の出力終了時点と、切り替え後の第１の映像信号ＳＶ１の出力開始時点とが不一致となる。第１のセレクタ１４は、切り替え前の第２の映像信号ＳＶ２の出力終了時点から切り替え後の第１の映像信号ＳＶ１の出力開始時点までの間、映像信号の出力を停止させる。
第１のセレクタ１４から出力された第１の映像信号ＳＶ１は、画質調整部１５およびＰ／Ｓ変換部１６を経由してディスプレイ２００に供給される。また、切り替え後の第１の映像信号ＳＶ１に対応する第１の垂直同期信号ＳＳ１および第１の水平同期信号ＳＨ１が、第１の映像信号ＳＶ１とともにディスプレイ２００に供給される。
一方、クロック信号出力部１８は、第１の選択信号ａ１の信号レベルの遷移を検出すると、第１の選択信号ａ１の信号レベルが遷移した直後における、切り替え前の第２の映像信号ＳＶ２に対応する第２の垂直同期信号ＳＳ２の立ち上がりのタイミングで、出力クロック信号を第２のクロック信号ＳＣ２から第１のクロック信号ＳＣ１に切り替える。
ディスプレイ２００のＰＬＬ回路２０１は、出力クロック信号の第１のクロック信号ＳＣ１への切り替りに応じて、第１のクロック信号ＳＣ１に位相同期した位相同期信号ＳＰＬＬを生成する。しかしながら、ＰＬＬ回路２０１は、切り替え後のクロック信号に対してロック状態となるまでにある程度の時間を要する。すなわち、切り替え後のクロック信号に位相同期した位相同期信号ＳＰＬＬが安定化するまでの安定化期間を必要とする。ディスプレイ２００のＳ／Ｐ変換部２０２は、第１のクロック信号ＳＣ１に位相同期した位相同期信号ＳＰＬＬに同期して、切り替え後の第１の映像信号ＳＶ１のデータ変換処理を行うが、位相同期信号ＳＰＬＬが安定化するまで、適正なデータ変換処理を行うことができない。
カウンタ２１は、第１の選択信号ａ１の信号レベルの遷移を検出すると、第１の選択信号ａ１の信号レベルが遷移した直後における、切り替え前の第２の映像信号ＳＶ２に対応する第２の垂直同期信号ＳＳ２の立ち上がりのタイミングで、水平同期信号ＳＨ１またはＳＨ２のパルス数のカウントを開始する。カウンタ２１は、カウントを開始してからカウント値が所定値に達するまでの間ハイレベルを呈するマスキング信号ＳＭを出力し、これをマスキング処理部２２に供給する。
マスキング処理部２２は、マスキング信号ＳＭがハイレベルを呈する期間、入力された第１の垂直同期信号ＳＳ１および第２の垂直同期信号ＳＳ２に対してマスキング処理を施し、マスキング処理を施した第１の垂直同期信号ＳＳ１および第２の垂直同期信号ＳＳ２を第１のセレクタ１４に供給する。マスキング期間においては、第１の垂直同期信号ＳＳ１および第２の垂直同期信号ＳＳ２に生じたレベル遷移は無効となる。
ここで、マスキング期間の開始時点は、出力クロック信号の切り替わり時点すなわちＰＬＬ回路２０１の安定化期間の開始時点と一致している。一方、マスキング期間の長さは、ＰＬＬ回路２０１の安定化期間と同じか安定化期間よりも長い時間となるように、カウンタ２１のカウント値が設定されている。すなわち、マスキング期間は、ＰＬＬ回路２０１の安定化期間にオーバラップしており、ＰＬＬ回路２０１の安定化期間において、第１の垂直同期信号ＳＳ１および第２の垂直同期信号ＳＳ２はマスキングされる。従って、第１のセレクタ１４は、ＰＬＬ回路２０１の安定化期間内に映像信号の選択の切り替えを行うことはなく、マスキング期間（ＰＬＬ回路２０１の安定化期間）の後に生じる第１の垂直同期信号ＳＳ１の立ち上がりのタイミングで切り替え後の映像信号である第１の映像信号ＳＶ１を出力する。従って、ディスプレイ２００のＳ／Ｐ変換部２０２には、ＰＬＬ回路２０１の安定化期間が終了した後に、切り替え後の映像信号である第１の映像信号ＳＶ１が入力される。これにより、Ｓ／Ｐ変換部２０２は、切り替え後の第１の映像信号ＳＶ１に対して安定化後の位相同期信号ＳＰＬＬを用いてデータ変換処理を行うことができる。
ここで、図５は、比較例に係る半導体装置１００Ｘを含む映像表示システム１Ｘの構成を示すブロック図である。比較例に係る半導体装置１００Ｘは、マスキング部２０を備えていない点が、上記した本発明の実施形態に係る半導体装置１００と異なる。すなわち、比較例に係る半導体装置１００Ｘにおいて、第１の垂直同期信号ＳＳ１および第２の垂直同期信号ＳＳ２は、マスキング処理が施されることなく第１のセレクタ１４に入力される。
図６は、比較例に係る半導体装置１００Ｘおよびディスプレイ２００の動作の一例を示すタイミングチャートである。図６には、一例として、出力映像信号を、第２の映像信号ＳＶ２から第１の映像信号ＳＶ１に切り替える場合の動作が例示されている。
比較例に係る半導体装置１００Ｘによれば、第１の垂直同期信号ＳＳ１および第２の垂直同期信号ＳＳ２に対してマスキング処理が施されないので、図６に示すように、ＰＬＬ回路２０１の安定化期間内に、出力映像信号が切り替わる場合がある。ＰＬＬ回路２０１の安定化期間内に出力映像信号が切り替ると、ディスプレイ２００のＳ／Ｐ変換部２０２は、安定化前の位相同期信号ＳＰＬＬを用いてデータ変換処理を行うこととなり、適正な処理ができない場合がある。その結果、出力映像信号の切り替え時に、ディスプレイ２００に表示される映像に乱れが発生するおそれがある。
一方、本発明の実施形態に係る半導体装置１００および映像表示システム１によれば、ＰＬＬ回路２０１の安定化期間にオーバラップするマスキング期間において、第１の垂直同期信号ＳＳ１および第２の垂直同期信号ＳＳ２がマスキングされるので、出力映像信号の切り替えはＰＬＬ回路２０１の安定化期間後に行われる。従って、ディスプレイ２００のＳ／Ｐ変換部２０２において、データ変換処理が開始されるタイミングは、常にＰＬＬ回路２０１の安定化期間後になる。これにより、Ｓ／Ｐ変換部２０２において、安定化前の位相同期信号ＳＰＬＬを用いてデータ変換処理が行われることはない。従って、本発明の実施形態に係る半導体装置１００および映像表示システム１によれば、出力映像信号の切り替え時に、ディスプレイ２００に表示される映像に乱れが発生することを抑制することができる。
また、本実施形態に係る半導体装置１００および映像表示システム１によれば、第１のセレクタ１４が、第１の選択信号ａ１に基づいて、選択する映像信号を切り替える場合に、切り替え後の映像信号を、これに対応する垂直同期信号に同期して出力することで、ディスプレイ２００は、映像信号の切り替え直後から垂直同期信号による同期をとることが可能となり、映像信号の切り替えに伴う映像の乱れを防止することができる。従って、本実施形態に係る半導体装置１００によれば、映像の切り替えを行う際に、乱れた映像を表示させないようにするための映像ミュートを行うことを要しない。
また、第１のセレクタ１４は、第１の選択信号ａ１に基づいて、選択する映像信号を切り替える場合に、切り替え前の映像信号のフレーム期間の終了時点まで、切り替え前の映像信号の出力を継続させるので、映像の切り替わりの直前に、切り替え前の映像が部分的に欠落してディスプレイ２００に表示されることを防止できる。
なお、第１のセレクタ１４は、切り替え前の映像信号の出力終了時点から切り替え後の映像信号の出力開始時点までの間、映像信号の出力を停止させるが、映像信号の出力停止期間は短期間であり、映像信号の出力が停止される直前の映像が、ディスプレイ２００において残像として表示されるので、映像信号の出力停止に伴う映像の途切れは、ユーザによって認識されにくいものとなっている。なお、切り替え前の映像信号を保持するためのバッファメモリを設け、切り替え前の映像信号の出力終了時点から切り替え後の映像信号の出力開始時点までの間、バッファメモリに保持された切り替え直前の映像信号を読み出してディスプレイ２００に供給してもよい。これにより、映像信号の出力停止期間の発生をなくすことができる。
なお、第２のセレクタ１２の動作は、第１のセレクタ１４の動作と同様である。すなわち、第２のセレクタ１２は、第２の選択信号ａ２の信号レベルが遷移した直後における、切り替え前の映像信号のフレーム期間の終了時点まで切り替え前の映像信号の出力を継続する。第２のセレクタ１２は、切り替え前の映像信号のフレーム期間が終了した後、切り替え後の映像信号を、これに対応する垂直同期信号に同期して出力する。すなわち、第２のセレクタ１２は、第２の選択信号ａ２に基づいて選択する映像信号を切り替える場合に、切り替え前の映像信号の出力終了のタイミングを、切り替え前の映像信号に対応する垂直同期信号に同期させ、切り替え後の映像信号の出力開始のタイミングを、切り替え後の映像信号に対応する垂直同期信号に同期させる。
なお、本実施形態では、マスキング部２０のカウンタ２１が第１の水平同期信号ＳＨ１または第２の水平同期信号ＳＨ２のパルス数をカウントしたカウント値によってマスキング期間を定める構成としたが、垂直同期信号よりも高周波数のあらゆるパルス信号を第１の水平同期信号ＳＨ１または第２の水平同期信号ＳＨ２に代えて用いることも可能である。しかしながら、半導体装置１００は、例えば、ディスプレイ２００に表示させる映像のサイズを決定するスケーリング処理部１３において、水平同期信号をカウントするカウンタを備えている。従って、マスキング部２０において水平同期信号のカウント値を用いてマスキング期間を定めることで、マスキング部２０とスケーリング処理部１３とでカウンタを共有することができ、これによって半導体装置の回路規模および回路面積を小さくすることが可能となる。
［第２の実施形態］
図７は、本発明の第２の実施形態に係る半導体装置１００Ａを含む映像表示システム１Ａの構成を示すブロック図である。本実施形態に係る半導体装置１００Ａは、マスキング部２０の構成が上記の第１の実施形態に係る半導体装置１００と異なる。また、本実施形態に係る映像表示システム１Ａにおいて、ディスプレイ２００のＰＬＬ回路２０１は、ＰＬＬ回路２０１がロック状態であること、すなわち、位相同期信号ＳＰＬＬが安定している場合にハイレベルを呈し、ＰＬＬ回路２０１においてロックが外れていること、すなわち、位相同期信号ＳＰＬＬが安定していない場合にローレベルを呈するロック検出信号ＳＬＯＣＫを出力し、これをマスキング部２０に供給する。
本実施形態に係る半導体装置１００Ａにおいて、マスキング部２０は、信号生成部２３およびマスキング処理部２２を含んで構成されている。信号生成部２３は、ロック検出信号ＳＬＯＣＫに基づいてマスキング信号ＳＭを生成し、これをマスキング処理部２２に供給する。本実施形態においてマスキング信号ＳＭは、ロック検出信号ＳＬＯＣＫの信号レベルを反転させた信号となる。
マスキング処理部２２は、マスキング信号ＳＭがハイレベルを呈する期間において、入力された第１の垂直同期信号ＳＳ１および第２の垂直同期信号ＳＳ２に対してマスキング処理を施し、マスキング処理を施した第１の垂直同期信号ＳＳ１および第２の垂直同期信号ＳＳ２を第１のセレクタ１４に供給する。マスキング期間においては、第１の垂直同期信号ＳＳ１および第２の垂直同期信号ＳＳ２に生じたレベル遷移は無効となる。従って、第１のセレクタ１４は、マスキング期間においては、垂直同期信号に同期して切り替え後の映像信号を出力することができなくなる。
図８は、本実施形態に係る半導体装置１００Ａおよびディスプレイ２００の動作の一例を示すタイミングチャートである。図８には、第１の垂直同期信号ＳＳ１、第２の垂直同期信号ＳＳ２、第１の選択信号ａ１、マスキング信号ＳＭ、出力垂直同期信号、出力映像信号、出力クロック信号、位相同期信号ＳＰＬＬの素性、ロック検出信号ＳＬＯＣＫおよびディスプレイ２００の表示映像についての時間推移が示されている。図８には、一例として、出力映像信号を、第２の映像信号ＳＶ２から第１の映像信号ＳＶ１に切り替える場合の動作が示されている。
ディスプレイ２００のＰＬＬ回路２０１は、自身がロック状態であるか否かを検出し、自身がロック状態であることを検出した場合に、ハイレベルを呈し、それ以外の場合にはローレベルを呈するロック検出信号ＳＬＯＣＫを出力する。すなわちロック検出信号ＳＬＯＣＫは、位相同期信号ＳＰＬＬが安定化するまでの安定化期間においてローレベルを呈し、位相同期信号ＳＰＬＬが安定している場合にハイレベルを呈する。ＰＬＬ回路２０１から出力された位相同期信号ＳＰＬＬは、半導体装置１００Ａの信号生成部２３に供給される。
信号生成部２３は、ロック検出信号ＳＬＯＣＫの信号レベルを反転させたマスキング信号ＳＭを生成し、これをマスキング処理部２２に供給する。従って、ＰＬＬ回路２０１の安定化期間において、第１の垂直同期信号ＳＳ１および第２の垂直同期信号ＳＳ２はマスキングされる。これにより、第１のセレクタ１４は、ＰＬＬ回路２０１の安定化期間内に映像信号の選択の切り替えを行うことはなく、マスキング期間（ＰＬＬ回路２０１の安定化期間）の後に生じる第１の垂直同期信号ＳＳ１の立ち上がりのタイミングで切り替え後の映像信号である第１の映像信号ＳＶ１を出力する。従って、ディスプレイ２００のＳ／Ｐ変換部２０２には、ＰＬＬ回路２０１の安定化期間が終了した後に、切り替え後の映像信号である第１の映像信号ＳＶ１が入力される。これにより、Ｓ／Ｐ変換部２０２は、入力された第１の映像信号ＳＶ１に対して安定化後の位相同期信号ＳＰＬＬに同期してデータ変換処理を行うことができる。これにより、出力映像信号の切り替え時に、ディスプレイ２００に表示される映像に乱れが発生することを抑制することができる。
なお、マスキング信号ＳＭの立ち上がりのタイミングを、上記の第１の実施形態に係る半導体装置１００と同様、第１の選択信号ａ１の信号レベルが遷移した直後における、切り替え前の映像信号に対応する垂直同期信号ＳＳ２の立ち上がりのタイミングに基づいて定めてもよい。また、マスキング信号ＳＭおよびロック検出信号ＳＬＯＣＫの信号レベルは適宜変更することが可能である。
１、１Ａ、１Ｘ 映像表示システム
１１ ビデオデコーダ
１２ 第２のセレクタ
１３ スケーリング処理部
１４ 第１のセレクタ
１５ 画質調整部
１７ 選択信号生成部
１６ パラレル／シリアル変換部
１８ クロック信号出力部
２０ マスキング部
２１ カウンタ
２２ マスキング処理部
２３ 信号生成部
３１ 第１の映像信号入力端子
３２ 第２の映像信号入力端子
３３ 映像信号出力端子
３４ 垂直同期信号出力端子
３５ 水平同期信号出力端子
３６ クロック信号出力端子
１００、１００Ａ、１００Ｘ 半導体装置
１３１ａ〜１３１ｅ、１５１ａ〜１５１ｅ レジスタ
１３２ スケーリング処理回路
１５２ 画質調整回路
２００ ディスプレイ
２０１ ＰＬＬ回路
２０２ シリアル／パラレル変換部
３００ システム制御部
ａ１ 第１の選択信号
ａ２ 第２の選択信号
ｃ１、ｃ２ 設定値
ＳＶ１ 第１の映像信号
ＳＶ２ 第２の映像信号
ＳＳ１ 第１の垂直同期信号
ＳＳ２ 第２の垂直同期信号
ＳＨ１ 第１の水平同期信号
ＳＨ２ 第２の水平同期信号
ＳＣ１ 第１のクロック信号
ＳＣ２ 第２のクロック信号
ＳＭ マスキング信号
ＳＰＬＬ 位相同期信号
ＳＬＯＣＫ ロック検出信号

Claims (9)

  1. 入力された複数の映像信号のうちのいずれか１つを切り替え可能に選択し、選択した映像信号を出力する選択部と、
    前記複数の映像信号の各々に対応する複数のクロック信号のうち、前記選択部によって選択される映像信号に対応するクロック信号を出力するクロック信号出力部と、
    前記複数の映像信号の各々に対応する複数の同期信号のうち、前記選択部によって選択される映像信号に対応する同期信号に対して、前記選択部における映像信号の選択の切り替えに応じて前記クロック信号出力部から出力されるクロック信号が切り替わる時点から所定期間に亘りマスキングするマスキング処理を施すマスキング部と、
    を含み、
    前記選択部は、選択した映像信号を、選択した映像信号に対応し且つ前記マスキング処理が施された同期信号に同期して出力し、
    前記クロック信号は、前記複数の映像信号のうち前記選択部によって選択された映像信号に応じた映像を表示する表示部に供給され、
    前記マスキング部は、入力されるパルス信号のパルス数をカウントするカウンタを含み、前記クロック信号出力部から出力されるクロック信号の切り替わり時点から前記カウンタのカウント値が所定値に達するまでの間、前記選択部によって選択される映像信号に対応する同期信号をマスキングする
    半導体装置。
  2. 前記複数の映像信号のうち選択すべき映像信号を示す選択信号を生成する選択信号生成部を更に含み、
    前記選択部は、前記選択信号に基づいて前記複数の映像信号のうちのいずれか１つを選択する
    請求項１に記載の半導体装置。
  3. 前記パルス信号は、前記複数の映像信号のいずれかに対応する水平同期信号である
    請求項１または請求項２に記載の半導体装置。
  4. 前記選択部は、前記選択信号の信号レベルの遷移に応じて選択する映像信号を切り替える場合に、前記選択信号の信号レベルの遷移が生じた後の切り替え前の映像信号のフレーム期間の終了時点まで前記切り替え前の映像信号を出力し、その後、切り替え後の映像信号を、前記切り替え後の映像信号に対応する同期信号に同期して出力する
    請求項２に記載の半導体装置。
  5. 前記選択部は、前記切り替え前の映像信号の出力終了時点から前記切り替え後の映像信号の出力開始時点まで映像信号の出力を停止させる
    請求項４に記載の半導体装置。
  6. 請求項１から請求項５のいずれか１項に記載の半導体装置と、
    前記複数の映像信号のうち前記選択部によって選択された映像信号に応じた映像を表示する表示部と、
    を含む映像表示システム。
  7. 前記表示部は、
    前記クロック信号出力部から出力されるクロック信号が入力され、入力されたクロック信号に位相同期した位相同期信号を生成する位相同期信号生成部と、
    前記位相同期信号に同期して前記選択部によって選択された映像信号に所定の処理を施す信号処理部と、
    を含む
    請求項６に記載の映像表示システム。
  8. 前記信号処理部は、シリアルデータとして入力される映像信号をパラレルデータに変換する
    請求項７に記載の映像表示システム。
  9. 入力された複数の映像信号のうちのいずれか１つを切り替え可能に選択し、選択した映像信号を出力するとともに、前記複数の映像信号の各々に対応する複数のクロック信号のうち、選択される映像信号に対応するクロック信号を出力する映像信号出力方法であって、
    前記複数の映像信号の各々に対応する複数の同期信号のうち、選択される映像信号に対応する同期信号に対して、前記映像信号の選択の切り替えに応じて出力される前記クロック信号が切り替わる時点から所定期間に亘りマスキングするマスキング処理を施し、
    選択した映像信号を、選択した映像信号に対応し且つ前記マスキング処理が施された同期信号に同期して出力し、
    前記クロック信号を、前記複数の映像信号のうち選択した映像信号に応じた映像を表示する表示部に供給し、
    前記マスキング処理において、入力されるパルス信号のパルス数をカウントするカウンタにおける、前記クロック信号の切り替わり時点からのカウント値が所定値に達するまでの間、選択される映像信号に対応する同期信号をマスキングする
    映像信号出力方法。
JP2016089657A 2016-04-27 2016-04-27 半導体装置、映像表示システムおよび映像信号出力方法 Active JP6788996B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2016089657A JP6788996B2 (ja) 2016-04-27 2016-04-27 半導体装置、映像表示システムおよび映像信号出力方法
US15/496,185 US10257439B2 (en) 2016-04-27 2017-04-25 Semiconductor device, video display system and video signal output method
CN201710286703.9A CN107317980B (zh) 2016-04-27 2017-04-27 半导体装置、影像显示系统以及影像信号输出方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2016089657A JP6788996B2 (ja) 2016-04-27 2016-04-27 半導体装置、映像表示システムおよび映像信号出力方法

Publications (2)

Publication Number Publication Date
JP2017200058A JP2017200058A (ja) 2017-11-02
JP6788996B2 true JP6788996B2 (ja) 2020-11-25

Family

ID=60159212

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2016089657A Active JP6788996B2 (ja) 2016-04-27 2016-04-27 半導体装置、映像表示システムおよび映像信号出力方法

Country Status (3)

Country Link
US (1) US10257439B2 (ja)
JP (1) JP6788996B2 (ja)
CN (1) CN107317980B (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20220085818A1 (en) * 2019-03-26 2022-03-17 Lapis Semiconductor Co., Ltd. Semiconductor device

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11417135B2 (en) * 2017-08-23 2022-08-16 Sony Corporation Information processing apparatus, information processing method, and program

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10173995A (ja) 1996-12-06 1998-06-26 Nec Shizuoka Ltd ビデオ信号切り替え回路
US6316974B1 (en) * 2000-08-26 2001-11-13 Rgb Systems, Inc. Method and apparatus for vertically locking input and output signals
US20050162338A1 (en) * 2004-01-26 2005-07-28 Masayuki Ikeda Information transmitting method, electronic apparatus, and wireless communication terminal
EP1759351A4 (en) * 2004-06-25 2010-04-28 Ssd Co Ltd IMAGE MIXING APPARATUS AND PIXEL MIXER
JP4559172B2 (ja) * 2004-09-17 2010-10-06 富士通セミコンダクター株式会社 画像処理回路および画像処理方法
KR100555576B1 (ko) * 2004-10-13 2006-03-03 삼성전자주식회사 디스플레이 시스템에서 외부 메모리 없이 프레임 레이트변환하는 장치 및 방법
CN100552771C (zh) * 2005-04-15 2009-10-21 松下电器产业株式会社 显示控制电路及显示系统
JP5119655B2 (ja) * 2006-12-13 2013-01-16 株式会社日立製作所 マルチスクリーン表示装置
US8174621B2 (en) * 2008-01-12 2012-05-08 Huaya Microelectronics Digital video decoder architecture
JP4548508B2 (ja) * 2008-04-23 2010-09-22 ソニー株式会社 情報処理装置、及び信号伝送方法
JP5578915B2 (ja) * 2010-04-01 2014-08-27 キヤノン株式会社 固体撮像装置及びその駆動方法
WO2012029228A1 (ja) * 2010-08-31 2012-03-08 パナソニック株式会社 表示制御装置及び表示制御方法
JP6115715B2 (ja) * 2013-03-26 2017-04-19 セイコーエプソン株式会社 クロック生成装置、電子機器、移動体及びクロック生成方法
CN103888808B (zh) * 2013-11-26 2017-10-24 小米科技有限责任公司 视频显示方法、显示设备、辅助设备及系统
WO2016001967A1 (ja) * 2014-06-30 2016-01-07 Ｎｅｃディスプレイソリューションズ株式会社 表示装置、表示方法、及び表示プログラム
KR20170016255A (ko) * 2015-08-03 2017-02-13 삼성전자주식회사 동작 중에 클락을 변경할 수 있는 데이터 송신 장치 및 이를 포함하는 데이터 인터페이스 시스템
JP6687361B2 (ja) * 2015-10-28 2020-04-22 ラピスセミコンダクタ株式会社 半導体装置、映像表示システムおよび映像信号の出力方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20220085818A1 (en) * 2019-03-26 2022-03-17 Lapis Semiconductor Co., Ltd. Semiconductor device
US11728815B2 (en) * 2019-03-26 2023-08-15 Lapis Semiconductor Co., Ltd. Semiconductor device

Also Published As

Publication number Publication date
CN107317980A (zh) 2017-11-03
US20170318234A1 (en) 2017-11-02
CN107317980B (zh) 2021-08-24
JP2017200058A (ja) 2017-11-02
US10257439B2 (en) 2019-04-09

Similar Documents

Publication Publication Date Title
US10347171B2 (en) Imaging device including timing generator that generates vertical synchronization signal after number of lines of valid image signal reaches number of valid lines of vertical scanning period
US8405774B2 (en) Synchronization signal control circuit and display apparatus
US9344607B2 (en) Method and device for synchronizing an image display in a motor vehicle
JP6788996B2 (ja) 半導体装置、映像表示システムおよび映像信号出力方法
CN106941591B (zh) 半导体装置、视频显示系统以及视频信号的输出方法
KR100935821B1 (ko) 도트 클럭 생성 회로, 반도체 디바이스, 및 도트 클럭 생성방법
JP5020754B2 (ja) 映像処理装置およびその制御方法
US20120287133A1 (en) Image processing apparatus and image processing method
CN112954432B (zh) 视频数据处理方法、装置、系统及可读存储介质
CN111277725B (zh) 视讯自动侦测相位同步系统及方法
JP4291618B2 (ja) 同期制御方法および画像表示装置
JP2005275242A (ja) 映像キャプチャ回路及び映像キャプチャ方法
JP2013070261A (ja) 同期信号制御回路及び表示装置
JP2017169038A (ja) 映像処理装置、映像処理方法、表示装置及びプロジェクター
JP5446427B2 (ja) 画像処理装置
JP2016111469A (ja) 画像表示システム
JP2002311929A (ja) 同期周波数の変換回路
US20060125818A1 (en) Image data synchronizer applied for image scaling device
KR100907100B1 (ko) 영상 수평 동기신호에 대한 도트 클록신호 발생장치
JPH07140955A (ja) 画像同期制御装置
JPH01137779A (ja) 位相同期ループ回路
JP2005017833A (ja) 画像表示装置及び画像表示方法
JP2011090327A (ja) 映像信号変換装置
JP2007027913A (ja) 半導体集積回路装置
JP2006196986A (ja) ゲンロック装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20190206

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20191126

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20191203

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20200203

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20200630

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20200828

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20201006

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20201102

R150 Certificate of patent or registration of utility model

Ref document number: 6788996

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150