JP2005275242A - 映像キャプチャ回路及び映像キャプチャ方法 - Google Patents
映像キャプチャ回路及び映像キャプチャ方法 Download PDFInfo
- Publication number
- JP2005275242A JP2005275242A JP2004091523A JP2004091523A JP2005275242A JP 2005275242 A JP2005275242 A JP 2005275242A JP 2004091523 A JP2004091523 A JP 2004091523A JP 2004091523 A JP2004091523 A JP 2004091523A JP 2005275242 A JP2005275242 A JP 2005275242A
- Authority
- JP
- Japan
- Prior art keywords
- phase difference
- clock
- read
- reading
- vsync
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Synchronizing For Television (AREA)
- Controls And Circuits For Display Device (AREA)
Abstract
【構成】 映像キャプチャ回路において、読出しクロックCL2に同期した読出し用垂直同期信号VSYNCRを発生し、位相同期制御部14において書込みクロックCL1に同期した書込み用垂直同期信号VSYNCWと読出し用垂直同期信号VSYNCRの位相差を監視し、該位相差に基づいて読出し用垂直同期信号VSYNCRの周期を制御する。
【選択図】 図1
Description
メモリ取り込み用クロックとしては、外部映像ソースに依存して決められるクロックを用い、また外部から入力される映像データは取りこぼしが発生しないように入力されたままに順次メモリに取り込む必要がある。
また、ディスプレイ表示用クロックとしてはモニターに依存したクロックを用いる。この結果、システム要件から一般にメモリ取り込み用クロック(書込み用クロック)とディスプレイ表示用クロック(読出しクロック)は同一にできない。また、外部入力ソースから入力される(映像信号に重畳された形で入力された場合は内部で分離して使用する)垂直同期信号及び水平同期信号と読出しクロックを分周して作成する垂直同期信号及び水平同期信号では周波数や周期が異なる。特にTV信号を再生した場合などでは周期が変動する場合もある。
書込み部6の書込みアドレス発生部6aは、書込み用クロックCL1に同期させた外部入力の垂直同期信号(以後VSYNCという)、水平同期信号(以後HSYNCという)よりメモリ3bの書込みアドレスADWを生成し、外部画像(取り込み映像データ)をメモリ3bに取り込む。TV信号などの場合、VSYNC/HSYNCは電波の強弱等の影響により周期がほとんどの場合変動する。
表示側において、SYNC生成部7aは設定値に基づいて、表示用のVSYNC/HSYNCを表示用クロック (読出しクロック)CL2から作成して出力する。また、読出しアドレス生成部7bはこれら表示用のVSYNC/HSYNCを用いて読出しアドレスADRを生成し、表示映像データをメモリ3bから読出す。
一般的には、メモリ3bへの書込みやメモリ3bからの読み出しは通常、垂直同期信号VSYNC単位(フィールド単位)で行われ、書込み終了と読出し終了はフィールド単位に割込み等でソフトに通知される。
アドレスが近づき、追越が発生すると、書き込み側が早い場合には図9に示すように、又、書き込み側が遅い場合には図10に示すように、それぞれ映像の表示途中で別の映像を表示してしまう。このためメモリ使用量は増えるがメモリバンクを3面以上使用し、追い越しが発生しないようにするか、メモリバンクを2面使用する場合にはアドレスの近づきを検出し読み出すメモリを変える必要がある。
いずれにしても書き込み側が読み出し側より早い場合は映像データが余るためメモリ面の読み飛ばしを行う必要があるため表示しないフィールドがでることになり、書き込み側が読み出し側より遅い場合は映像データが足りなくなるため同一メモリ面を2回読み出す必要があるため2回表示されるフィールドがでることになり、表示映像が不連続となる。
キャプチャ方式の画像処理装置において動画像の画質を改善する従来技術(たとえば特許文献1参照)がある。この従来技術は、1画面の画像をメモリに書込み、該画像をメモリから読出す画像処理装置において、書込みクロックと同期する第1クロックと、同期しない第2クロックを発生し、書込み側の垂直同期信号周波数に基づいて、適宜、第1、第2のクロックを選択して、該選択したクロックに基づいて画像をメモリから読み出して動画像の画質を改善するものである。
以上から本発明の目的は、書込みクロックと読出しクロックの周波数の違いに基づく書込み側と読出し側のVSYNC/HSYNCのずれに起因する映像の不連続、ちらつき等を防止することである。
本発明の別の目的は、書込み側のクロック周波数が何らかの原因で大幅に乱れてもモニターに表示されている画像に影響を与えないようにすることである。
本発明の第1の映像キャプチャ回路は、読出しクロックに同期した読出し用垂直同期信号を発生する垂直同期信号発生部、書込みクロックに同期した書込み用垂直同期信号と前記読出し用垂直同期信号の位相差を監視し、該位相差に基づいて該読み出し用垂直同期信号の周期を制御する位相差制御部を備えている。位相差制御部は、位相差が第1の設定値以上になった時、該位相差が減少するように読み出し用垂直同期信号の周期を制御し、位相差が所定範囲内に減少した時、垂直同期信号の周期を元の値に戻す。また、位相差制御部は、位相差が第1の設定値以上になった時、該位相差が少しづつ減少して前記所定範囲内に収まるように前記読み出し用垂直同期信号の周期を制御する。
上記課題は本発明によれば、書込みクロックを用いて第1、第2のメモリ部分に交互に映像データを書込み、画像データの書き込みが行なわれていない第1、第2のメモリ部分より交互に読出しクロックを用いて画像データを読出す画像処理装置の映像キャプチャ方法により達成される。本発明の映像キャプチャ方法では、書込みタイミングと読み出しタイミングの位相差を検出し、該位相差が第1の設定値以上になった時、該位相差が少しづつ減少して第2の設定値以下となるように読み出し側の垂直同期信号の周期を制御する。
また、本発明によれば、位相差が第1の設定値以上になった時、該位相差が少しづつ減少するように垂直同期信号の周期を制御し、位相差が所定範囲内に減少した時、垂直同期信号の周期を元の値に戻すようにしたから、書込み側のクロック周波数が何らかの原因で大幅に乱れてもモニターに表示されている画像に影響を与えないようにすることができる。
映像キャプチャ部は、書込みクロックCL1を用いてメモリ12の第1、第2のメモリ部分12a,12bに交互に映像データを書込み、画像データが書込まれていない第1、第2のメモリ部分12a,12bより交互に読出しクロックCL2を用いて画像データを読出す構成を備えている。かかる構成に加えて、映像キャプチャ部は、読出しクロックCL2に同期した読出し用の垂直/水平同期信号VSYNCR/HSYNCRを発生するSYNC生成部13aとVSYNC位相差制御部14を備えている。
VSYNC位相差制御部14は、書込み用の垂直同期信号VSYNCWと読出し用の垂直同期信号VSYNCRの位相差を監視し、該位相差に基づいてVSYNCRの周期を制御する同期周期制御信号PCSを出力し、前記位相差が設定範囲内に収まるようにする。すなわち、VSYNC位相差制御部14は、位相差が第1の設定値以上になった時、該位相差が少しづつ減少するようにVSYNCRの周期を制御し、位相差が所定範囲内に減少した時、垂直同期信号VSYNCRの周期を元に戻す。
以上により、書込みクロックCL1と読出しクロックCL2の周波数の違いに基づく書込み側と読出し側のVSYNC/HSYNCのずれに起因する画像の読み飛ばしや画像の二度読みをなくせ、映像の不連続、ちらつき等を防止することができる。
また、位相差が第1の設定値以上になった時、該位相差が少しづつ減少するように垂直同期信号VSYNCRの周期を制御し、位相差が所定範囲内に減少した時、垂直同期信号VSYNCRの周期を元の値に戻すようにしたから、書込み側のクロック周波数CL1が何らかの原因で大幅に乱れてもモニターに表示されている画像に影響を与えないようにできる。
メモリ12は図8(A)で説明したようにメモリバンクを2面(メモリ部分12a,12b)持たせることにより、書込みのメモリアドレスADWと読出しアドレスADRが同一アドレスにならないようにする。すなわち、メモリ12への画像の書込みは第1、第2メモリ部分12a,12bで交互に行ない、メモリからの画像の読出しは画像の書込みが行われていない方のメモリ部分から行なう。
VSYNC位相差制御部14は、書込み用垂直同期信号VSYNCWと読出し用垂直同期信号VSYNCRの位相差を監視し、該位相差に基づいてVSYNCRの周期を制御する同期周期制御信号PCSを出力し、前記位相差が設定範囲内に収まるようにする。すなわち、VSYNC位相差制御部14は、位相差が第1の設定値以上になった時、該位相差が少しづつ減少するようにVSYNCRの周期を制御し、該位相差が所定範囲内に減少した時、垂直同期信号の周期を元に戻す。
要約すれば、VSYNC位相差制御部14は、位相差が第1の設定値S1以上になった時、該位相差が少しづつ減少するようにVSYNCRの周期を制御し、位相差が所定範囲−S2〜+S2内に減少した時、垂直同期信号の周期を元に戻す。S1>S2にしているため、同期周期制御開始と終了の位相差に差(ヒステリヒス)を持たせている。
読出し側では通常262水平ライン周期でVSYNCRを発生しているが、書込み側のVSYNCWは263水平ライン周期で入力しているものとする。また、位相ずれは、4ライン分まで許容でき、5ライン以上になると読出し側の同期周期制御を開始し、1ラインづつ位相差を減少し、3ラインより小さくなった時に同期周期制御を終了し、VSYNCRの周期を元に戻すものとする。なお、図中、B0,B1は第1、第2メモリ部分12a,12bに対応している。
最初、VSYNCRとVSYNCWの発生時刻は一致しているが、1フィールド周期毎にVSYNCRの位相が1水平ラインづつ短くなり、位相差が5ラインになると、VSYNC位相差制御部14はVSYNCRが264ライン毎に発生するように同期周期制御を行なう。この結果、以後、位相差は1ラインづつ減少する。そして、位相差が2ラインになったとき、同期周期制御を終了し、VSYNCRの周期を元に戻す。以後、上記制御を繰返す。
尚、以上では説明の都合上S1=5、S2=3とし、1ラインづつ減少制御する場合について説明したが、これらの値は実際に即して決定される。例えば、S1=20、S2=3とし、2ラインづつ減少制御するように決定することもできる。
図5はかかる第2実施例の構成図であり、図1の第1実施例と同一部分には同一符号を付している。異なる点は、書きこみアドレス生成部11aから発生する書込み終了信号WEDと読出しアドレス生成部13bから発生する読出し終了信号REDの位相差を、SYNC位相差制御部14に入力している点、SYNC位相差制御部14が書込み終了信号WEDと読出し終了信号REDの位相差に基づいてVSYNCRの周期を制御する点である。SYNC位相差制御部14は図2と同一構成を有している。
(1) メモリ取り込みクロック(書込みクロック)と表示クロック(読出しクロック)の同期を取る必要が無く、キャプチャ入力側のVSYNCと表示出力側のVSYNCを比較して合わせ込みを行なうだけで良い。この結果、アナログ回路や高速なクロックを必要とせず非常に簡単な回路で、かつ安価に、しかも高精度で、picture in picture映像表示(キャプチャ映像と内部発生描画映像の合わせ込み表示)をおこなうことができる。
(2) 単純に取り込み側のVSYNCと表示出力側のVSYNCを一致させるのではなく、ある決まった範囲で近づけていくという処理を行なう。完全に一致させる制御を行なうと取り込み側のVSYNCが弱電界などの影響により乱れた場合、それに影響され出力側のVSYNCも乱れ、描画した映像も乱れてしまう。これに対し、本発明では決まった周期でVSYNCを出力し完全に取り込み側には追従しないため描画した映像は乱れることがない。
(3) 同一フィールドを2回表示したり、フィールドを飛ばして表示することがなく、映像は不連続にならない。
11a 書込みアドレス発生部
12 メモリ
12a,12b 第1、第2のメモリ部分
13 読出し部
13a SYNC生成部
13b 読出しアドレス生成部
14 VSYNC位相差制御部
CL1 取り込み用クロック(書込みクロック)
CL2 表示用クロック (読出しクロック)
VSYNCW 書込み側の垂直同期信号
VSYNCR 読出し側の垂直同期信号
Claims (5)
- 書込みクロックを用いて第1、第2のメモリ部分に交互に映像データを書込み、画像データの書き込みが行なわれていない第1、第2のメモリ部分より交互に読出しクロックを用いて画像データを読出す画像処理装置における映像キャプチャ回路において、
読出しクロックに同期した読出し用垂直同期信号を発生する垂直同期信号発生部、
書込みクロックに同期した書込み用垂直同期信号と前記読出し用垂直同期信号の位相差を監視し、該位相差に基づいて該読出し用垂直同期信号の周期を制御する位相差制御部、
を備えたことを特徴とする映像キャプチャ回路。 - 前記位相差制御部は、前記位相差が第1の設定値以上になった時、該位相差が減少するように読出し用垂直同期信号の周期を制御し、位相差が所定範囲内に減少した時、垂直同期信号の周期を元に戻す、
ことを特徴とする請求項1記載の映像キャプチャ回路。 - 前記位相差制御部は、位相差が第1の設定値以上になった時、該位相差が少しづつ減少して前記所定範囲内に収まるように前記読出し用垂直同期信号の周期を制御する、
ことを特徴とする請求項2記載の映像キャプチャ回路。 - 書込みクロックを用いて第1、第2のメモリ部分に交互に映像データを書込み、画像データの書き込みが行なわれていない第1、第2のメモリ部分より交互に読出しクロックを用いて画像データを読出す画像処理装置における映像キャプチャ回路において、
読出しクロックに同期した読出し用垂直同期信号を発生する垂直同期信号発生部、
書込み終了を示す信号を発生する書込み終了信号発生部、
読出し終了を示す信号を発生する読出し終了信号発生部、
書込み終了信号と読出し終了信号の位相差を監視し、該位相差に基づいて前記読出し用垂直同期信号の周期を制御する位相差制御部、
を備えたこと特徴とする映像キャプチャ回路。 - 書込みクロックを用いて第1、第2のメモリ部分に交互に映像データを書込み、画像データの書き込みが行なわれていない第1、第2のメモリ部分より交互に読出しクロックを用いて画像データを読出す画像処理装置の映像キャプチャ方法において、
書込みタイミングと読み出しタイミングの位相差を検出し、
該位相差が第1の設定値以上になった時、該位相差が少しづつ減少して第2の設定値以下となるように読出し側の垂直同期信号の周期を制御する、
ことを特徴とする画像処理装置の映像キャプチャ方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004091523A JP2005275242A (ja) | 2004-03-26 | 2004-03-26 | 映像キャプチャ回路及び映像キャプチャ方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004091523A JP2005275242A (ja) | 2004-03-26 | 2004-03-26 | 映像キャプチャ回路及び映像キャプチャ方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2005275242A true JP2005275242A (ja) | 2005-10-06 |
Family
ID=35174948
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2004091523A Pending JP2005275242A (ja) | 2004-03-26 | 2004-03-26 | 映像キャプチャ回路及び映像キャプチャ方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2005275242A (ja) |
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2009267793A (ja) * | 2008-04-25 | 2009-11-12 | Renesas Technology Corp | 映像信号処理装置 |
CN102082901A (zh) * | 2009-12-01 | 2011-06-01 | 株式会社理光 | 图像摄像装置 |
JP2011112901A (ja) * | 2009-11-27 | 2011-06-09 | Mitsubishi Electric Corp | 映像表示装置 |
JP2012037690A (ja) * | 2010-08-06 | 2012-02-23 | Sharp Corp | 画像処理装置 |
JP2013231787A (ja) * | 2012-04-27 | 2013-11-14 | Seiko Epson Corp | 画像表示装置およびプログラム並びに画像表示装置の制御方法 |
Citations (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS61156933A (ja) * | 1984-12-27 | 1986-07-16 | Nec Corp | 送信バツフアメモリ |
JPH02254832A (ja) * | 1989-03-29 | 1990-10-15 | Fujitsu Ltd | スタッフ同期多重化システムにおける一時記憶回路のデータスリップ防止方式 |
JPH04117085A (ja) * | 1990-08-31 | 1992-04-17 | Hitachi Ltd | 画像データのレート変換装置 |
JPH0997041A (ja) * | 1995-09-29 | 1997-04-08 | Sanyo Electric Co Ltd | 映像信号処理装置 |
JPH1118082A (ja) * | 1997-06-25 | 1999-01-22 | Canon Inc | 画像信号処理装置及び方法 |
JPH1165542A (ja) * | 1997-08-26 | 1999-03-09 | Seiko Epson Corp | 画像信号処理装置 |
JP2000098992A (ja) * | 1998-09-22 | 2000-04-07 | Victor Co Of Japan Ltd | 映像信号処理回路 |
JP2001067060A (ja) * | 1999-06-25 | 2001-03-16 | Sony Corp | 同期変換装置および方法、並びに記録媒体 |
JP2001092429A (ja) * | 1999-09-17 | 2001-04-06 | Sony Corp | フレームレート変換装置 |
JP2003018137A (ja) * | 2001-07-03 | 2003-01-17 | Nec Eng Ltd | 非同期検出回路 |
JP2003116110A (ja) * | 2001-10-03 | 2003-04-18 | Sony Corp | 画像信号処理方法及び画像信号処理装置 |
-
2004
- 2004-03-26 JP JP2004091523A patent/JP2005275242A/ja active Pending
Patent Citations (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS61156933A (ja) * | 1984-12-27 | 1986-07-16 | Nec Corp | 送信バツフアメモリ |
JPH02254832A (ja) * | 1989-03-29 | 1990-10-15 | Fujitsu Ltd | スタッフ同期多重化システムにおける一時記憶回路のデータスリップ防止方式 |
JPH04117085A (ja) * | 1990-08-31 | 1992-04-17 | Hitachi Ltd | 画像データのレート変換装置 |
JPH0997041A (ja) * | 1995-09-29 | 1997-04-08 | Sanyo Electric Co Ltd | 映像信号処理装置 |
JPH1118082A (ja) * | 1997-06-25 | 1999-01-22 | Canon Inc | 画像信号処理装置及び方法 |
JPH1165542A (ja) * | 1997-08-26 | 1999-03-09 | Seiko Epson Corp | 画像信号処理装置 |
JP2000098992A (ja) * | 1998-09-22 | 2000-04-07 | Victor Co Of Japan Ltd | 映像信号処理回路 |
JP2001067060A (ja) * | 1999-06-25 | 2001-03-16 | Sony Corp | 同期変換装置および方法、並びに記録媒体 |
JP2001092429A (ja) * | 1999-09-17 | 2001-04-06 | Sony Corp | フレームレート変換装置 |
JP2003018137A (ja) * | 2001-07-03 | 2003-01-17 | Nec Eng Ltd | 非同期検出回路 |
JP2003116110A (ja) * | 2001-10-03 | 2003-04-18 | Sony Corp | 画像信号処理方法及び画像信号処理装置 |
Cited By (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2009267793A (ja) * | 2008-04-25 | 2009-11-12 | Renesas Technology Corp | 映像信号処理装置 |
JP2011112901A (ja) * | 2009-11-27 | 2011-06-09 | Mitsubishi Electric Corp | 映像表示装置 |
CN102082901A (zh) * | 2009-12-01 | 2011-06-01 | 株式会社理光 | 图像摄像装置 |
US8624999B2 (en) | 2009-12-01 | 2014-01-07 | Ricoh Company, Ltd. | Imaging apparatus |
CN102082901B (zh) * | 2009-12-01 | 2014-04-23 | 株式会社理光 | 图像摄像装置 |
JP2012037690A (ja) * | 2010-08-06 | 2012-02-23 | Sharp Corp | 画像処理装置 |
JP2013231787A (ja) * | 2012-04-27 | 2013-11-14 | Seiko Epson Corp | 画像表示装置およびプログラム並びに画像表示装置の制御方法 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN102117595B (zh) | 用于对齐帧数据的技术 | |
JP2007295096A (ja) | 同期信号生成装置、デジタルカメラ、及び同期信号生成方法 | |
JP2006180340A (ja) | 映像信号処理装置とその方法及び車載カメラシステム | |
JP2014165755A (ja) | 撮像装置及びその制御方法 | |
JP2011061323A (ja) | 同期信号制御回路及び表示装置 | |
JP4572144B2 (ja) | 表示パネル駆動装置および表示パネル駆動方法 | |
JP2005275242A (ja) | 映像キャプチャ回路及び映像キャプチャ方法 | |
US10854151B2 (en) | Image processing device and image processing method | |
US5963221A (en) | Device for writing and reading of size reduced video on a video screen by fixing read and write of alternating field memories during resize operation | |
JP6687361B2 (ja) | 半導体装置、映像表示システムおよび映像信号の出力方法 | |
JP5020754B2 (ja) | 映像処理装置およびその制御方法 | |
JP6788996B2 (ja) | 半導体装置、映像表示システムおよび映像信号出力方法 | |
JP3423327B2 (ja) | 映像信号入出力装置 | |
JP5106893B2 (ja) | 表示装置 | |
JP4984630B2 (ja) | 映像信号変換装置 | |
JP2011259107A (ja) | 投影装置及びその制御方法 | |
JPS61172484A (ja) | ビデオフイ−ルドデコ−ダ | |
JP2015125411A (ja) | 映像処理装置 | |
US20230386416A1 (en) | Display device and display control method | |
US7173629B2 (en) | Image processor with the closed caption function and image processing method | |
JP4729124B2 (ja) | 表示パネル駆動装置および表示パネル駆動方法 | |
JPH10285487A (ja) | 映像信号処理回路 | |
JP4661674B2 (ja) | 画像処理装置および方法 | |
JP2013070261A (ja) | 同期信号制御回路及び表示装置 | |
JP2008225213A (ja) | 映像信号処理装置、方法、及びプログラム |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20060809 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20091201 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100121 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100601 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20101012 |