JPS61172484A

JPS61172484A - ビデオフイ−ルドデコ−ダ

Info

Publication number: JPS61172484A
Application number: JP60276080A
Authority: JP
Inventors: Kiyohisa Otsu; 清尚大津
Original assignee: Nippon Motorola Ltd; Motorola Japan Ltd
Current assignee: Motorola Solutions Japan Ltd
Priority date: 1984-12-28
Filing date: 1985-12-10
Publication date: 1986-08-04
Also published as: US4661798A

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】（発明の技術分野）本発明は、一般にラスタ走査飛越しく）ｎｔｅｒ−１ａ
ｃｅｄ）ビデオディスプレイシステム、とりわけ奇数フ
ィールドと偶数フィールドのいずれが現在ディスプレイ
されているのかを判定する回路に関する。

（発明の背景）本発明はビデオディスプレイシステムの一部に関するも
のであり、このビデオディスプレイシステムは例えば、
いずれも１９８３年１１月１５日出願の米国特許出願箱
５５１，８１２号、第５５１．８１４号、第５５１．８
０９号および第５５１，８１５号に記載されている形式
のものでよい。

このようなビデオディスプレイシステムに於ては、送信
されるＴＶ信号、ケーブルＴＶ信号又はビデオレコーダ
信号のような外部のビデオ信号ソースにビデオグラフィ
ック（ｇｒａｐｈｉｃｓ）を重ねる能力が必要である。

このようなビデオディスプレイシステムには例えば家庭
用コンピュータ、ビデオテキストシステム、クローズキ
ャプションＴＶシステムおよびアーケードゲームのよう
な用途がある。現在、このような能力は非飛越し外部ビ
デオ信号に対するもののみが知られており、通常のＮＴ
ＳＣ又はＰＡＬ外部ＴＶ伝送は飛越し形式であるので事
実上除外されている。

非飛越し式システムに於ては、ディプレイ情報はそれぞ
れのフレームを表わす２つの垂直の掃引（ｓｗｅｅｐ）
ないしフィールドの対応するライン上で単に反復される
だけである。すなわち、偶数フィールドのラインＯは奇
数フィールドのライン１を反復する。偶数と奇数のフィ
ールドの間には情報の差異がない。従って非飛越し式外
部ビデオ信号にグラフィックが重ねられるビデオディス
プレイシステムでは、どのフィールドが目下ディスプレ
イされているのかを知る必要がない。もし、システムが
、ＮＴＳＣ伝送システムで動作されているが飛越しライ
ンは受けない場合には、わずか２００ラインのフレーム
解像度、あるいはＰＡＬ伝送システムでは２５０ライン
のフレーム解像度しか得られない。

外部ＴＶ信号にグラフィック情報を重ねるビデオディス
プレイシステムに於てフレームディーテイルを大幅に改
善するには、システムが標準型のＮＴＳＣ又はＰＡＬ飛
越し信号で動作可能であることが望ましい。この場合は
偶数フィールドでディスプレイされるビデオ情報は奇数
フィールドでディスプレイされるビデオ情報と異なって
いる。

このことにより、実際に、ディスプレイされる情報の解
像度が２倍となる。このようなシステムでは、外部ビデ
オフレーム信号のどのフィールドが目下ディスプレイさ
れているのかを知る必要がある。

（発明の目的および要約）従って本発明の目的は、飛越し式の外部ＴＶ信号にグラ
フィック情報を重ねることができる改良されたビデオデ
ィスプレイシステムを提供することである。

本発明の別の目的は、飛越しビデオフレームのどのフィ
ールドが目下ディスプレイされているかを示すビデオフ
ィールドデコーダ回路を提供することである。

これらの目的及びその伯の目的は、本発明の好ましい実
施例にしたがい、一連のフレームをディスプレイするラ
スタ走査飛越し式ビデオディスプレイシステムであって
、前記フレームのそれぞれが連続的にディスプレイされ
る第１のフィールドと第２のフィールドを有しかつ水平
同期信号とフィールド同期信号を有するビデオ信号ソー
スを含んでおり、前記システムは前記水平同期信号と前
記フィールド同期信号に応答して、現在どのフィールド
がディスプレイされているかを示す出力信号を発生する
ための比較器を有するビデオフィールドデコーダ回路を
具備することを特徴とするビデオディスプレイシステム
を提供することによって達成される。

（実施例の説明）次に、本発明の実施例を添附図面を参照しつつ詳細に説
明する。

第１図を参照すると、本発明にもとづくビデオフィール
ドデコーダを含むビデオディスプレイシステムの一部の
構成図が示されている。ビデオディスプレイシステムは
高度なビデオディスプレイ性能を備え、低コストのマイ
クロプロセッサを基本とするシステムと共に利用可能で
ある。ビデオディスプレイスシステムは先に引用した参
照文献、例えば米国特許出願筒５５１．８１２号により
詳細に説明されている。本明細書ではビデオディスプレ
イシステムの重要部分の詳細を説明するにとどめる。

ラスタメモリインタフェース（ＲＭＩ）ユニット１０は
バイポーラ型デジタル集積回路であり、ビデオディスプ
レイシステムのインタフェース部を構成している。ラス
タメモリ制御（ＲＭＣ）ユニット２０はディスプレイア
ドレスを生成しかつビデオディスプレイシステム向けの
ビデオデータを処理するＣＭＯ３型Ｏ３回路でおる。

ＲＭ　Ｉ　１０は母線１５を介してクロック情報をラス
タメモリコントローラ（ＲＭＣ）２０に供給する。ＲＭ
ＩＩＯは更に母線１９を介してカラーサブキャリア信号
Ｃ８Ｃをビデオインタフェース回路６０に供給する。主
水晶発振器４０もリード１１と１２を経てＲＭ　Ｉ　１
０に連結されている。

ＲＭＣ２０は入力端子ないし出力端子のいずれかとして
プログラム可能な５ＹＮＣ（同期）端子５を有している
。本発明にもとづき、５ＹＮＣ端子５はリード２を介し
て受けられる外部ビデオ信号ソースの外部フィールド同
期信号に応答する入力端子としてプログラムされる。Ｒ
ＭＣ２０は、前述の文献の１つ又は複数に於て説明され
ている方法にて、内部でＨ３ＹＮＣ（水平同期）信号を
生成し、このＨ３ＹＮＣ信号はそれぞれ内部り一ド３と
外部リード８を介してフェーズロックループ（ＰＬＬ）
３０に伝送されかつ内部リード３及び４を介して比較器
５０に伝送される。ＲＭＣ２０は更にリード２１，２２
．２３を介してＲｌＧ及びＢ出力信号をそれぞれ発生し
、かつリード２４を介してビデオ使用可能（ＶＩＤＥＮ
）出力信号を発生し、ビデオインタフェース回路６０に
供給する。ビデオインタフェース回路６０は、典型的に
はラスタディスプレイ（図示せず）に接続されているリ
ード５６上にビデオ出力信号を供給する。

ビデオディスプレイシステムにより生成されたグラフィ
ックを外部ＴＶ信号と重ねるには、ＲＭＣ２０のビデオ
出力と外部ＴＶ信号ソースとを同期させる必要がある。

外部ビデオソースはマスタ信号であると考えられ、ＲＭ
Ｃ２０の出力はマスクタイミングと整合するようにビデ
オタイミングを変化させるスレーブ信号となる。ＲＭＣ
２０の垂直同期パルスは、前述のようにＲＭＣの５ＹＮ
Ｃ（同期）入力を外部フィールド同期信号に応答するよ
うに設定することにより、先ず外部ビデオ信号の垂直同
期パルスと整合される。このフィールド同期信号の前縁
は立上り縁（ｒｉｓｉｎｇｅｄｇｅ）である。

次に、２つのソースの水平同期を整合させる必要がある
。これは、外部ビデオの水平同期信号の後縁とＨ８ＹＮ
Ｃの後縁とを比較するＰＬＬ３０によって行なわれる。

前述のように、Ｈ３ＹＮＣはＲＭＣ２０内で生成され、
ビデオディスプレイシステム内の種々のクロック間の同
期を保持するために使用される。Ｈ８ＹＮＣは各水平ビ
デオラインの間に生ずる。ＰＬＬ３０の出力はマスク発
振器４０を制御するために使用される。ＰＬＬ３０の回
路は水平同期パルスを迅速に同期化させるに十分速くそ
の周波数を変化させることができる。例えば、マスク発
振器の周波数は容易に、最小１５００Ｈｚだけ変化させ
ることができる。

あるフレームの偶数と奇数フィールドのいずれがディス
プレイされているかを確定するため、比較器５０が具備
されている。好ましい実施例では、比較器５０はＲＭＣ
集積回路内に配置されている。

比較器５０は内部リード７を介して外部フィールド同期
信号に、又、内部リード３，４を介してＨ８ＹＮＣ信号
に応答する。これらの信号が双方とも高レベルである時
は、比較器５０はフィールドレベル高信号を生成し、例
えば偶数フィールドがディスプレイされていることを示
す。比較器５０は、リセットされる適宜の時間まで、Ｈ
８ＹＮＣ信号とフィールド同期（ＶＳＹＮＣ）信号の一
致状態をラッチアップするための適宜のラッチ回路（図
示せず）を含むことができる。

第２図はＨ３ＹＮＣ信号９０、ＶＳＹＮＣ（すなわちフ
ィールド同期）信号９１、及びフィールドレベル信号９
２を示している。ＶＳＹＮＣ信号９１の立上がり縁はそ
れぞれの垂直走査の始まりと一致し、偶数又は奇数のフ
ィールドのいずれかがディスプレイされていることを現
わす。

Ｈ３ＹＮＣ信号９０のそれぞれの立上り縁は１つの水平
走査を現わす。点線８０と点線８１の間には実際には、
５２５ラインのＮＴＳＣシステムの場合は２６２．５の
Ｈ３ＹＮＣ信号パルスが、又６２５ラインのＰＡＬシス
テムの場合は３１２．５パルスが存在する。

比較器５０が点線８０により示された時点でＨ３ＹＮＣ
信号とＶＳＹＮＣ信号の立上り縁の一致を検出すると、
該比較器５０はそのフィールドレベル信号の出力を高レ
ベルにセットして、例えば偶数フィールドの開始を示す
。前述した通り、比較器５０は所望の期間だけフィール
ドレベル信号をラッチするための適宜のラッチ回路を含
むことができる。点線８１に対応する時点として示され
るＶＳＹＮＣ信号の次の立上り縁においてはＨ８ＹＮＣ
信号は低レベルであり、従ってフィールドレベル信号は
低レベルの状態であることに留意されたい。

上記したビデオフィールドデコーダは多くの方法で変更
でき、上述した特定の好ましい実施例以外の多くの実施
形態が可能であることが了解されよう。例えば、「グラ
フィック」という表現は、グラフィックともテキストと
も言え、あるいは、外部ＴＶ信号に重ねるようにビデオ
ディスプレイシステムにより生成される任意のものでよ
い。

（発明の効果）以上のように、本発明によれば、きわめて簡単な回路構
成により、飛越し走査型ビデオディスプレイシステムに
おいても的確に奇数フィールドと偶数フィールドの区別
を行なうことが可能になる。

【図面の簡単な説明】

第１図は本発明に係るビデオフィールドデコーダの好ま
しい実施例を含むビデオディスプレイシステムの一部を
示すブロック回路図、そして第２図は本発明に係るビデ
オフィールドデコーダの動作を説明するための波形図で
ある。１．２．３，４：リード、５：５ＹＮＣ端子、　　　７，８：リード、１０：ラス
タメモリインタフェースユニット、１１．１２：リード
、　　　１５，１９：母線、２０：ラスタメモリ制御ユ
ニット、２１．２２，２３．２４：リード、３０　：　ＰＬＬ、　　４０：マスタ発振器、５０：比
較器、６０：ビデオインタフェース回路、９０：　Ｈ３ＹＮＣ信号、９１　：ＶＳＹＮＣ信号、９２：フィールドレベル信号。

Claims

【特許請求の範囲】１、一連のフレームをディスプレイするラスタ走査飛越
し式ビデオディスプレイシステムであつて、前記フレー
ムのそれぞれが連続的にディスプレイされる第１のフィ
ールドと第２のフィールドを有しかつ水平同期信号とフ
ィールド同期信号を有するビデオ信号ソースを含んでお
り、前記システムは前記水平同期信号と前記フィールド
同期信号に応答して、現在どのフィールドがディスプレ
イされているかを示す出力信号を発生するための比較器
を有するビデオフィールドデコーダ回路を具備すること
を特徴とするビデオディスプレイシステム。２、前記比較器は、前記水平同期信号と前記フィールド
同期信号の論理レベルを比較して前記出力信号を発生す
る特許請求の範囲第１項に記載のビデオディスプレイシ
ステム。３、さらに、外部同期信号に同期した内部水平同期信号
および垂直同期信号を発生する同期信号発生回路を有し
、前記比較器は該内部水平同期信号および垂直同期信号
にもとづき前記出力信号を発生する特許請求の範囲第１
項に記載のビデオディスプレイシステム。４、前記周期信号発生回路は外部周期信号に周期したク
ロック信号を発生する位相同期回路と該クロック信号に
応じた内部水平同期信号を発生する回路とを有し、該内
部水平同期信号と前記外部同期信号に同期した垂直同期
信号にもとづき前記フレームをディスプレイする特許請
求の範囲第３項に記載のビデオディスプレイシステム。