CN108027862A - 安全交易管理技术 - Google Patents

安全交易管理技术 Download PDF

Info

Publication number
CN108027862A
CN108027862A CN201680053742.8A CN201680053742A CN108027862A CN 108027862 A CN108027862 A CN 108027862A CN 201680053742 A CN201680053742 A CN 201680053742A CN 108027862 A CN108027862 A CN 108027862A
Authority
CN
China
Prior art keywords
ram
updated
region
mark
data
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201680053742.8A
Other languages
English (en)
Other versions
CN108027862B (zh
Inventor
O·J·伯努瓦
S·H·康
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Qualcomm Inc
Original Assignee
Qualcomm Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Qualcomm Inc filed Critical Qualcomm Inc
Publication of CN108027862A publication Critical patent/CN108027862A/zh
Application granted granted Critical
Publication of CN108027862B publication Critical patent/CN108027862B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F21/00—Security arrangements for protecting computers, components thereof, programs or data against unauthorised activity
    • G06F21/50—Monitoring users, programs or devices to maintain the integrity of platforms, e.g. of processors, firmware or operating systems
    • G06F21/57—Certifying or maintaining trusted computer platforms, e.g. secure boots or power-downs, version controls, system software checks, secure updates or assessing vulnerabilities
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0602—Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
    • G06F3/062—Securing storage systems
    • G06F3/0622—Securing storage systems in relation to access
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/08—Addressing or allocation; Relocation in hierarchically structured memory systems, e.g. virtual memory systems
    • G06F12/0802—Addressing of a memory level in which the access to the desired data or data block requires associative addressing means, e.g. caches
    • G06F12/0804—Addressing of a memory level in which the access to the desired data or data block requires associative addressing means, e.g. caches with main memory updating
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/0223—User address space allocation, e.g. contiguous or non contiguous base addressing
    • G06F12/0284—Multiple user address space allocation, e.g. using different base addresses
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F21/00—Security arrangements for protecting computers, components thereof, programs or data against unauthorised activity
    • G06F21/60—Protecting data
    • G06F21/62—Protecting access to data via a platform, e.g. using keys or access control rules
    • G06F21/6218—Protecting access to data via a platform, e.g. using keys or access control rules to a system of files or objects, e.g. local or distributed file system or database
    • G06F21/6245—Protecting personal data, e.g. for financial or medical purposes
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0602—Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
    • G06F3/0614—Improving the reliability of storage systems
    • G06F3/0619—Improving the reliability of storage systems in relation to data integrity, e.g. data losses, bit errors
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0646—Horizontal data movement in storage systems, i.e. moving data in between storage devices or systems
    • G06F3/065—Replication mechanisms
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0653—Monitoring storage devices or systems
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0668—Interfaces specially adapted for storage systems adopting a particular infrastructure
    • G06F3/0671—In-line storage system
    • G06F3/0683—Plurality of storage devices
    • G06F3/0685—Hybrid storage combining heterogeneous device types, e.g. hierarchical storage, hybrid arrays
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F8/00—Arrangements for software engineering
    • G06F8/60—Software deployment
    • G06F8/65—Updates
    • G06F8/654—Updates using techniques specially adapted for alterable solid state memories, e.g. for EEPROM or flash memories
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/08—Addressing or allocation; Relocation in hierarchically structured memory systems, e.g. virtual memory systems
    • G06F12/0802—Addressing of a memory level in which the access to the desired data or data block requires associative addressing means, e.g. caches
    • G06F12/0866—Addressing of a memory level in which the access to the desired data or data block requires associative addressing means, e.g. caches for peripheral storage systems, e.g. disk cache
    • G06F12/0868—Data transfer between cache memory and other subsystems, e.g. storage devices or host systems
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
    • G06F2212/20—Employing a main memory using a specific memory technology
    • G06F2212/205—Hybrid memory, e.g. using both volatile and non-volatile memory

Abstract

提供了用于更新非易失性随机存取存储器(NV‑RAM)的方法和装置。一种示例性方法包括将原始数据(诸如安全交易数据)存储在NV‑RAM的非易失性存储器(NVM)区域中，并且将该原始数据复制到该NV‑RAM的随机存取存储器(RAM)区域。该方法还包括：从该原始数据计算经更新数据；将该经更新数据存储在该RAM区域中；使该RAM区域中的经更新标志有效；将经更新数据复制到该NVM区域；以及使该RAM区域中的经更新标志无效。该方法还可包括：在中断之后确定该经更新标志的状态；以及如果该经更新标志的状态是有效，则将该经更新数据复制到该NVM区域并且使经更新标志无效。该经更新标志可以指示多个更新阶段中的特定更新阶段的完成。

Description

安全交易管理技术
引言
本公开一般涉及电子器件，尤其但不排他地涉及与安全交易相关的方法和装置。
随着数字移动技术演进，移动设备(诸如智能电话、平板计算机和智能手表)正被越来越频繁地用于执行必须安全以保护用户隐私的交易。存在对更快、使用更少功率、更不易受侵入、更便宜、或其组合的安全交易技术的市场需求。
相应地，业界长期以来存在先前没有得到解决的对在常规方法和装置上有所改进的方法和装置的需求，包括所提供的改进方法和改进装置。
概述
本概述提供本教导某些方面的基本理解。本概述并非详细穷尽性的，且既不意图标识所有关键特征，也不意图限定权利要求的范围。
提供了更新非易失性随机存取存储器(NV-RAM)的示例性方法和装置。在一示例中，该方法包括：将原始数据存储在该NV-RAM的非易失性存储器(NVM)区域中；以及将该原始数据复制到该NV-RAM的随机存取存储器(RAM)区域。该NVM区域和该RAM区域是不同的区域。该方法还包括：从该原始数据计算经更新数据；将该经更新数据存储在该RAM区域中；使该RAM区域中的经更新标志有效；将该经更新数据复制到该NVM区域；以及使该RAM区域中的该经更新标志无效。在一示例中，该方法还可包括：在中断之后确定该RAM区域中的该经更新标志的状态。如果经更新标志的状态是有效的，则将该经更新数据复制到该NVM区域并且使该RAM区域中的该经更新标志无效。这种中断可以是给NV-RAM的功率丢失、给存储器管理设备的功率丢失、给处理器的功率丢失、重引导、重置、或其组合。此外，该方法可进一步包括：在中断之后确定该RAM区域中的该经更新标志的状态。该经更新标志指示多个更新阶段中的特定更新阶段的完成。如果该经更新标志的状态是有效的，则将该经更新数据复制到该NVM区域并且使该RAM区域中的该经更新标志无效。该NVM区域与该特定更新阶段相关联，该RAM区域与该特定更新阶段相关联。在一示例中，该方法还可包括：在该多个更新阶段中的后续更新阶段中执行更新。在一示例中，这种中断可以是给NV-RAM的功率丢失、给存储器管理设备的功率丢失、给处理器的功率丢失、重引导、重置、或其组合。在一示例中，该经更新标志指示多个更新阶段中的特定更新阶段的完成。在一示例中，该方法还可包括：将该NV-RAM划分成该NVM区域和该RAM区域。在一示例中，该原始数据可以是安全交易数据，该经更新数据是安全交易数据、或其组合。
在进一步示例中，所提供的是包括存储于其上的处理器可执行指令的非瞬态计算机可读介质，这些指令被配置成使处理器执行前述方法的至少一部分。非瞬态计算机可读介质可以与诸如移动设备、基站、机顶盒、音乐播放器、视频播放器、娱乐设备、导航设备、通信设备、固定位置数据设备、计算机、或其组合之类的设备集成。
在另一示例中，所提供的是一种配置成更新非易失性随机存取存储器(NV-RAM)的设备。该设备包括：用于将原始数据存储在该NV-RAM的非易失性存储器(NVM)区域中的装置；以及用于将该原始数据复制到该NV-RAM的随机存取存储器(RAM)区域的装置。该NVM区域和该RAM区域是不同的区域。该设备还包括：用于从该原始数据计算经更新数据的装置；用于将该经更新数据存储在该RAM区域中的装置；用于使该RAM区域中的经更新标志有效的装置；用于将该经更新数据复制到该NVM区域的装置；以及用于使该RAM区域中的该经更新标志无效的装置。该设备还可包括：用于在中断之后确定该RAM区域中的该经更新标志的状态的装置；以及用于如果该经更新标志的状态有效则将该经更新数据复制到该NVM区域的装置；以及用于如果该经更新标志的状态有效则使该RAM区域中的该经更新标志无效的装置。该设备还可包括：用于在中断之后确定该RAM区域中的该经更新标志的状态的装置；用于如果该经更新标志的状态有效则将该经更新数据复制到该NVM区域的装置；以及用于如果该经更新标志的状态有效则使该RAM区域中的该经更新标志无效的装置。该经更新标志指示多个更新阶段中的特定更新阶段的完成，该NVM区域与该特定更新阶段相关联，并且该RAM区域与该特定更新阶段相关联。在一示例中，该经更新标志指示多个更新阶段中的特定更新阶段的完成。该设备的至少一部分可被集成到半导体管芯中。此外，该设备的至少一部分可以是诸如移动设备、基站、机顶盒、音乐播放器、视频播放器、娱乐设备、导航设备、通信设备、固定位置数据设备、计算机、或前述的组合之类的设备。在进一步示例中，所提供的是包括存储于其上的光刻设备可执行指令的非瞬态计算机可读介质，这些指令被配置成使光刻设备制造该设备的至少一部分。
在另一示例中，所提供的是一种配置成更新非易失性随机存取存储器(NV-RAM)的装置。该装置可包括处理器以及耦合到该处理器的存储器。在一示例中，该装置可包括耦合到该处理器的NV-RAM。该NV-RAM被配置有非易失性存储器(NVM)区域和随机存取存储器(RAM)区域。该NVM区域和该RAM区域是不同的区域。该存储器被配置成使该处理器：将原始数据存储在该NV-RAM的非易失性存储器(NVM)区域中；将该原始数据复制到该NV-RAM的随机存取存储器(RAM)区域；从该原始数据计算经更新数据；将该经更新数据存储在该RAM区域中；使该RAM区域中的经更新标志有效；将该经更新数据复制到该NVM区域；以及使该RAM区域中该经更新标志无效。在一示例中，该存储器被进一步配置成使该处理器：在中断之后确定该RAM区域中的该经更新标志的状态；以及如果该经更新标志的状态有效，则将经更新数据复制到该NVM区域并且使该RAM区域中该经更新标志无效。在一示例中，这种中断是给NV-RAM的功率丢失、给存储器管理设备的功率丢失、给处理器的功率丢失、重引导、重置、或其组合。在一示例中，该存储器被进一步配置成使该处理器：在中断之后确定该RAM区域中该经更新标志的状态；以及如果该经更新标志的状态有效，则将该经更新数据复制到该NVM区域，并且使该RAM区域中的该经更新标志无效。该经更新标志指示多个更新阶段中的特定更新阶段的完成，该NVM区域与该特定更新阶段相关联，并且该RAM区域与该特定更新阶段相关联。在一示例中，该存储器被进一步配置成使该处理器在该多个更新阶段中的后续更新阶段中执行更新。在一示例中，该中断是给NV-RAM的功率丢失、给存储器管理设备的功率丢失、给处理器的功率丢失、重引导、重置、或其组合。在另一示例中，该经更新标志指示多个更新阶段中的特定更新阶段的完成。在一示例中，该存储器被进一步经配置成使该处理器将该NV-RAM划分成该NVM区域和该RAM区域。在另一示例中，该原始数据是安全交易数据，该经更新数据是安全交易数据、或其组合。在一示例中，该处理器的该至少一部分被集成在半导体管芯上。在一示例中，该装置可以是与该处理器集成的基站或移动设备中的至少一者。在一示例中，该装置是移动设备、音乐播放器、视频播放器、娱乐单元、导航设备、通信设备、平板设备、计算机、或其组合。在一示例中，该处理器是微处理器、微控制器、数字信号处理器、现场可编程门阵列、可编程逻辑器件、专用集成电路、控制器、非通用专用处理器、状态机、门控逻辑、分立硬件组件、专用硬件有限状态机、或其组合。在一示例中，该NV-RAM是自旋转移矩磁阻式随机存取存储器。在一示例中，该NV-RAM是铁电式RAM。在进一步示例中，所提供的是包括存储于其上的光刻设备可执行指令的非瞬态计算机可读介质，这些指令被配置成使光刻设备制造该装置的至少一部分。
前述内容宽泛地勾勒出本教导的一些特征和技术优点以使详细描述和附图可以被更好地理解。在详细描述中还描述了附加的特征和优点。本构思和所公开的示例可被用作改动或设计用于实施与本教导相同的目的的其他设备的基础。此类等同构造并不脱离权利要求中所阐述的本教导的技术。作为这些教导的特性的发明性特征、连同进一步的目标和优点从详细说明和附图中被更好地理解。每一附图仅出于解说和描述目的来提供，且并不限定本教导。
附图简要说明
给出了附图以描述本教导的示例，并且附图并不作为限定。
图1描绘了示例性无线通信网络。
图2描绘了示例性用户设备的示例性功能框图。
图3描绘了用于备份非易失性随机存取存储器的示例性技术。
图4描绘了用于备份非易失性随机存取存储器的另一示例性技术。
图5描绘了用于备份非易失性随机存取存储器的另一示例性技术。
图6描绘了配置成提供或以其他方式支持本文中所提供的技术的示例性装置的简化框图。
根据惯例，附图所描绘的特征可能并非按比例绘制。相应地，为了清晰起见，所描绘的特征的尺寸可能被任意放大或缩小。根据惯例，为了清晰起见，某些附图被简化。由此，附图可能未绘制特定装置或方法的所有组件。此外，类似附图标记贯穿说明书和附图标示类似特征。
详细描述
引言
提供了与安全交易相关的方法和装置。示例性安全交易包括安全金融交易，诸如在销售点终端处支付以及购票。
进行安全交易可包括执行计算，诸如加密要传送的数据、解密所接收的数据、计算新的账户余额(例如，信用卡余额、银行账户余额、常客积分余额等)。该计算可以形成作出决定(诸如接受执行动作(例如，批准信用卡收费)、拒绝执行动作(例如，拒绝进入场所)等)的基础，。然后，可以将计算结果、决定结果、其他相关数据等、或其组合存储在有形、非瞬态和非易失性的存储介质中(例如，存储器，诸如非易失性随机存取存储器(NV-RAM)等)。该存储介质可以是自立器件(例如，可移动芯片、可移动卡等、或其组合)，与被配置成使用该存储介质的设备集成，被嵌入在被配置成使用该存储介质的设备内，或其组合。在各示例中，存储介质可以与处理器、控制器、专用集成电路(ASIC)、片上系统(SoC)、类似设备、或其组合集成。
在一示例中，存储介质是在从NV-RAM移除功率时保留其所存储内容的NV-RAM。NV-RAM可以是磁阻式RAM(MRAM)。MRAM具有快速的性能和基本上无限的耐写性。NV-RAM可以是被称为自旋转移矩磁阻式随机存取存储器(STT-MRAM)的MRAM的变体。STT-MRAM使用当穿过薄膜(即，自旋过滤器)时变为自旋极化的电子。STT-MRAM也被称为自旋转移矩RAM(STT-RAM)、自旋矩转移磁化切换RAM(Spin-RAM)、和自旋动量转移(SMT-RAM)。在进一步示例中，NV-RAM可以是使用薄铁电材料(诸如锆钛酸铅(PZT))的存储数据的铁电式RAM。
提供了用于更新NV-RAM的示例性方法和装置。一种示例性方法包括：将原始数据(诸如安全交易数据)存储在该NV-RAM的非易失性存储器(NVM)区域中；以及将该原始数据复制到该NV-RAM的随机存取存储器(RAM)区域。该方法还包括：从该原始数据计算经更新数据；将该经更新数据存储在该RAM区域中；使该RAM区域中的经更新标志有效；将该经更新数据复制到该NVM区域；以及使该RAM区域中的该经更新标志无效。该“经更新标志”指示是否正在执行原始数据的更新。因为经更新标志被存储在非易失性存储器中，所以更新过程的中断(例诸如功率丢失)不会影响经更新标志的状态(例如，设置或重置标志)。该方法还可包括：在中断之后确定该经更新标志的状态；以及如果该经更新标志的状态有效，则将该经更新数据复制到该NVM区域并且使该经更新标志无效。经更新标志可以指示多个更新阶段中的特定更新阶段的完成。
本文中公开的示例性装置和/或示例性方法中的至少一者有利地解决了行业里长期以来的需求、以及其他先前未标识出的需求，并且缓解了常规方法和常规装置的不足。例如，由所公开的装置的至少一个示例、和/或本文中所公开的方法的至少一个示例提供的至少一个优点是胜过常规器件的速度改进、使用较少功率、不易受侵入、制造起来更便宜、更可靠、兼容于先进的互补金属氧化物半导体(CMOS)工艺、简单、更安全、无静态功率耗散、具有更快的写时间(例如，2倍到3倍快)、具有从功率中断的快速恢复时间、较低能耗、或其组合。
在本申请的文本和附图中公开了示例。可以设计替换示例而不会脱离本公开的范围。另外，当前教导的常规元素可能不被详细描述、或者可能被省去以免湮没当前教导的诸方面。
缩写
提供以下缩写、首字母缩写和术语的示例性列表以帮助理解本公开，并且该列表不作为限定来提供。
ASIC-专用集成电路
CMOS-互补金属氧化物半导体
DL-下行链路
DSP-数字信号处理器
EEPROM-电可擦式可编程只读存储器
FPGA-现场可编程门阵列
NV-RAM-非易失性随机存取存储器
NVM-非易失性存储器
MRAM-磁阻式随机存取存储器
PLD-可编程逻辑器件
RAM-随机存取存储器
STT-MRAM-自旋转移矩磁阻式随机存取存储器
UE-用户装备
UL-上行链路
如本文中所使用的，术语“示例性”意指“用作示例、实例或解说”。描述为“示例性”的任何示例不必被解释为优于或胜过其他示例。同样，术语“示例”并不要求所有示例都包括所讨论的特征、优点、或工作模式。术语“在一个示例中”、“示例”、“在一个特征中”和/或“特征”在本说明书中的使用并非必然引述相同特征和/或示例。此外，特定的特征和/或结构可与一个或多个其他特征和/或结构组合。并且，于此描述的装置的至少一部分可被配置成执行于此描述的方法的至少一部分。
应该注意，术语“连接”、“耦合”、及其任何变体意指在元件之间的直接或间接的任何连接或耦合，且可涵盖两个元件之间存在中间元件，这两个元件经由该中间元件被“连接”或“耦合”在一起。元件之间的耦合和连接可为物理的、逻辑的、或其组合。元件可例如通过使用一根或多根导线、电缆、印刷电连接、电磁能量、以及类似物被“连接”或“耦合”在一起。在可行的情况下，电磁能量可具有在射频、微波频率、可见光频率、不可见光频率等处的波长。这些是若干非限定和非穷尽性示例。
术语“信号”可包括任何信号，诸如数据信号、音频信号、视频信号、多媒体信号、模拟信号、数字信号、以及类似信号。本文所描述的信息和信号可使用各种各样的不同技艺和技术中的任一种来表示。例如，至少部分地取决于具体应用、至少部分地取决于期望设计、至少部分地取决于相应的技术、和/或至少部分地取决于类似因素，本文中对数据、指令、工艺步骤、过程框、命令、信息、信号、比特、码元、以及类似物的引述可由电压、电流、电磁波、磁场、磁粒子、光场、光粒子、和/或其任何可行组合来表示。
使用诸如“第一”、“第二”等之类的指定的引述并不限定那些元素的数量或次序。确切而言，这些指定被用作区别两个或更多个元素或者元素实例的便捷方法。由此，对第一元素和第二元素的引述并不意味着仅能采用两个元素，或者第一元素必须必然地位于第二元素之前。同样，除非另外声明，否则元素集合可包括一个或多个元素。另外，在说明书或权利要求中使用的“A、B、或C中的至少一者”或“A、B、或C中的一个或多个”或“包括A、B、和C的组中的至少一个”形式的术语可被解读为“A或B或C或这些元素的任何组合”。例如，此术语可包括A、或者B、或者C、或者A和B、或者A和C、或者B和C、或者A和B和C、或者2A、或者2B、或者2C、等等。
本文所使用的术语仅出于描述特定示例的目的，而并不旨在限定。如本文所使用的，单数形式的“一”、“某”和“该”也包括复数形式，除非上下文另有明确指示。换言之，在可行的情况下，单数预示了复数。此外，术语“包括”、“具有”、“具备”和“包含”指明特征、整数、步骤、框、操作、元素、组件以及类似物的存在，但并不排除另一特征、整数、步骤、框、操作、元素、组件以及类似物的存在和/或添加。
在至少一个示例中，所提供的装置可以是电子设备的一部分和/或耦合到电子设备，该电子设备诸如但不限于以下至少一者：移动设备、导航设备(例如，全球定位系统接收机)、无线设备、相机、音频播放器、摄录相机、计算机、以及游戏控制台。
术语“移动设备”可以描述但不限于：移动电话、智能手表、移动通信设备、寻呼机、个人数字助理、个人信息管理器、个人数据助理、移动手持式计算机、便携型计算机、平板计算机、无线设备、无线调制解调器、通常由个人携带且具有通信能力(例如，无线、蜂窝、红外、短程无线电等)的其他类型的便携式电子设备、类似物、或其组合。此外，术语“用户装备”(UE)、“移动终端”、“用户设备”、“移动设备”和“无线设备”可以是可互换的。
附图描述
图1描绘了一示例性无线通信网络100。无线通信网络100被配置成支持多个用户之间的多个接入通信。如所示的，无线通信网络100可被划分成一个或多个蜂窝小区102A-102G。一个或多个接入点104A-104G在对应的蜂窝小区102A-102G中提供通信覆盖。接入点104A-104G可以与多个用户设备106A-106L中的至少一个用户设备交互。在一示例中，用户设备106A-106L或接入点104A-104G中的至少一者被配置成执行如本文中所描述的用于更新非易失性存储器的方法的至少一部分。
每个用户设备106A-106L可以经由下行链路(DL)和/或上行链路(UL)来与接入点104A-104G中的一者或多者进行通信。一般而言，DL是从接入点到用户设备的通信链路，而UL是从用户设备到接入点的通信链路。接入点104A-104G可以经由有线或无线接口彼此耦合和/或耦合到其他网络装备，从而允许接入点104A-104G彼此通信和/或与其他网络装备进行通信。相应地，每个用户设备106A-106L也可以经由接入点104A-104G中的一者或多者与另一用户设备106A-106L进行通信。例如，用户设备106J可以按以下方式与用户设备106H进行通信：用户设备106J可以与接入点104D进行通信，接入点104D可以与接入点104B进行通信，并且接入点104B可以与用户设备106H进行通信，从而允许在用户设备106J与用户设备106H之间建立通信。
无线通信网络(诸如无线通信网络100)可以提供范围从小到大的地理区域上的服务。例如，蜂窝小区102A-102G可以覆盖邻域内的几个街区或者在乡村环境中覆盖几平方英里。在一些系统中，蜂窝小区102A-102G中的每一者可被进一步划分成一个或多个扇区(未在图1中示出)。另外，接入点104A-104G可以向它们相应的覆盖区(即，相应的蜂窝小区102A-102G)内的用户设备106A-106L提供到其他通信网络(诸如因特网、蜂窝网络、专有网络等中的至少一者)的接入。在图1中所示的示例中，用户设备106A、106H和106J包括路由器，而用户设备106B-106G、106I、106K和106L包括移动设备。然而，用户设备106A-106L中的每一者可包括任何合适的通信设备。
本文中所公开的装置的至少一部分可以是接入点104A-104G中的至少一者的一部分。此外，本文中所公开的装置的至少一部分可以是用户设备106A-106L中的至少一者的一部分。同时，本文中所公开的方法的至少一部分可以由接入点104A-104G中的至少一者来执行。本文中所公开的方法的至少一部分可以由用户设备106A-106L中的至少一者来执行。此外，本公开的各实施例能够可行地在配置成处理与安全事务相关的数据的设备中采用。
图2描绘了可以对应于用户设备106A-106L中的至少一者的示例性用户设备200的示例性功能框图。图2还描绘了可以是用户设备200的一部分的不同组件。本文中所公开的装置的至少一部分可以是用户设备200的一部分。在一示例中，用户设备200被配置成执行如本文中所描述的用于更新非易失性存储器的方法的至少一部分。
用户设备200可包括配置成控制用户设备200的操作(包括执行本文中所描述的方法的至少一部分)的处理器205。处理器205也可被称为中央处理单元(CPU)、专用处理器、或这两者。可包括只读存储器(ROM)或随机存取存储器(RAM)中的至少一者的存储器210向处理器205提供指令或数据中的至少一者。处理器205可以基于存储在存储器210内的处理器可执行指令来执行逻辑和算术运算。存储器210中所存储的指令可被执行以实现本文中所描述的方法的至少一部分。在各示例中，存储器210的至少一部分可以是如本文中所描述的存储介质(诸如NV-RAM)。
处理器205可包括使用一个或多个处理器实现的处理系统或者可以是其组件。这一个或多个处理器可以使用微处理器、微控制器、数字信号处理器(DSP)、现场可编程门阵列(FPGA)、可编程逻辑器件(PLD)、专用集成电路(ASIC)、控制器、状态机、门控逻辑、分立硬件组件、专用硬件有限状态机、能进行操纵信息(例如，演算、逻辑运算等)、控制另一设备等中的至少一项的任何其它合适实体、或其组合来实现。处理系统还可包括存储软件的非瞬态机器可读介质(例如，存储器210)。软件可意指任何类型的指令，无论其被称作软件、固件、中间件、微代码、硬件描述语言等中的至少一者，还是其组合。指令可包括代码(例如，呈源代码格式、二进制代码格式、可执行代码格式、或任何其他合适的代码格式)。这些指令是处理器可执行的，并被配置成执行于此描述的方法的至少一部分。这些指令在由处理器205执行时可将处理器205转换成使该处理器执行于此描述的功能的至少一部分的专用处理器。
用户设备200还可包括外壳215。用户设备还可包括配置成在用户设备200与远程位置之间传达信息的发射机220、接收机225、或其组合。发射机220和接收机225可被组合成收发机230。天线235可被附连到外壳215。天线235可被电耦合到发射机220、接收机225、或其组合。用户设备200还可包括(未在图2中示出)多个发射机、多个接收机、多个收发机、和/或多个天线。
用户设备200可进一步包括存储器管理器240，其被配置成处理将要存储在存储器210中的信息(例如，数据)、存储在存储器210中的信息(例如，数据)、将从存储器210中检索的信息(例如，数据)、从存储器210中检索到的信息(例如，数据)、或其组合。在一示例中，存储器管理器240的至少一部分可被集成在处理器205中。存储器管理器240可被配置成将存储器210划分成不同分区。此外，存储器管理器240可被配置成确定在某些数据被写入存储器210时将在存储器210中何处存储这些数据。
用户设备200还可进一步包括用户接口245。用户接口245可包括按键板、话筒、扬声器、显示器等，或其组合。用户接口245可包括进行以下至少一项操作的组件：向用户设备200的用户传达信息，以及从用户设备200的用户接收信息。
用户设备200的各组件可以通过总线系统250耦合在一起。总线系统250可包括数据总线、功率总线、控制信号总线、状态信号总线等，或其组合。用户设备200的各组件可以使用不同的合适机制耦合在一起来彼此通信。
图3描绘了用于更新非易失性存储器(NVM)305的示例性方法300。用于更新NVM305的方法300可以由于此描述的装置(诸如用户设备106A-106L、接入点104A-104G、或用户设备200中的至少一者)来执行。
使用NVM 305以及与NVM 305分开的随机存取存储器(RAM)310来实现方法300。NVM305被划分成数据存储分区315和备份区320。RAM 310可包括数据存储分区325。
在步骤330，从NVM 305的数据存储分区315检索数据A并计算新数据A'。数据A'被存储在RAM 310(诸如数据存储分区325)中。数据A可以是诸如本文中所描述的安全交易数据。数据A'也可以是诸如本文中所描述的安全交易数据。
在步骤335，将数据A存储在NVM 305的备份区320中。
在步骤340，设置报头标志(即，使其有效)并将其存储在备份区320中。这启用(即，“装备”)备份以供在中断之后使用。
在步骤345，将数据A'从RAM 310转移到数据存储分区315。
在步骤350，在备份区320中重置报头标志(即，使其无效)。这禁用了(即，“解除”)备份，并由此指示备份特征被禁用。
图4描绘了用于备份非易失性随机存取存储器(NV-RAM)405的示例性方法400。用于备份NVM 405的方法400可以由于此描述的装置(诸如用户设备106A-106L、接入点104A-104G、或用户设备200中的至少一者)来执行。使用NV-RAM 405来实现方法400。NV-RAM 405被划分成RAM分区410和NVM分区415。RAM分区410包括配置成存储标志420和数据区425的区域。NVM分区415包括配置成存储数据430的区域。RAM分区410和NVM分区415可以是毗连或非毗连的。初始条件包括“数据A”的副本被存储在数据区425和配置成存储数据的区域430两者中。
在步骤435，从数据区425中检索数据A并计算新数据A'。新数据A'被存储在数据区425中。数据A可以是诸如本文中所描述的安全交易数据。新数据A'也可以是诸如本文中所描述的安全交易数据。
在步骤440，设置报头标志(即，使其有效)并将其存储在配置成存储标志420的区域中。
在步骤445，将新数据A'从RAM分区410中的数据区425复制(即，更新)到NVM分区415中配置成存储数据的区域430。
在步骤450，重置该报头标志(即，使其无效)并将其存储在配置成存储标志420的区域中。
图5描绘了用于备份非易失性随机存取存储器(NV-RAM)的示例性方法500。用于备份NV-RAM的方法500可以由于此描述的装置(诸如用户设备106A-106L、接入点104A-104G和用户设备200中的至少一者)来执行。在一示例中，可以存在多个更新阶段，并且方法500在该多个更新阶段中的一更新阶段中执行。
在可任选框505，将NV-RAM划分成非易失性存储器(NVM)区域和随机存取存储器(RAM)区域。
在框510，将原始数据存储在该NV-RAM的该NVM区域中。该原始数据可以是诸如本文中所描述的安全交易数据。
在框515，将该原始数据复制到该NV-RAM的该RAM区域。该NVM区域和该RAM区域是不同的区域。
在框520，从该原始数据计算经更新数据。经更新数据可以是安全交易数据。
在框525，将该经更新数据存储在该RAM区域中。
在框530，使该RAM区域中的经更新标志有效(即，被设置)。如果实现多个更新阶段，则该经更新标志可以指示多个更新阶段中的特定更新阶段的完成。
在框535，将该经更新数据复制到该NVM区域。
在框540，使该RAM区域中的该经更新标志无效(即，重置)。
如果存在单个更新阶段，则在中断之后，确定RAM区域中的经更新标志的状态。这种中断可以是给NV-RAM的功率丢失、给存储器管理设备(例如，存储器管理器240)的功率丢失、给处理器(例如，处理器205)的功率丢失、重引导、重置、或其组合。如果经更新标志的状态是有效(即，被设置)，则将经更新数据复制到NVM区域并且使该RAM区域中的经更新标志无效(即，重置)。
如果存在多个更新阶段，则在中断之后，确定RAM区域中的经更新的标志的状态。此中断可以是给NV-RAM的功率丢失、给存储器管理设备(例如，存储器管理器240)的功率丢失、给处理器(例如，处理器205)的功率丢失、重引导、重置、或其组合。经更新标志指示多个更新阶段中的特定更新阶段的完成。如果经更新标志的状态有效，则经更新数据被复制到NVM区域。NVM区域与特定更新阶段相关联。而且，如果经更新标志的状态是有效的(即，被设置)，则RAM区域中的经更新标志被无效(即，重置)。RAM区域与该多个更新阶段中的特定更新阶段相关联。
各框和各步骤不限定各示例。在可行的情况下，这些框和步骤可被组合和/或次序可被重新安排。
图6描绘了被表示为一系列相互关联的功能模块并且被配置成提供或以其他方式支持本文中所提供的技术的示例用户设备装置600(例如，移动装备)。至少在一些方面，用于将NV-RAM划分成非易失性存储器(NVM)区域和随机存取存储器(RAM)区域的模块605可以对应于例如本文中所讨论的通信设备。至少在一些方面，用于将原始数据存储在该NV-RAM的该NVM区域中的模块610可以对应于例如本文中所讨论的通信设备。至少在一些方面，用于将该原始数据复制到该NV-RAM的该RAM区域的模块615可以对应于例如本文中所讨论的通信设备。至少在一些方面，用于从该原始数据计算经更新数据的模块620可以例如对应于如本文中所讨论的通信设备。至少在一些方面，用于将该经更新数据存储在该RAM区域中的模块625可以对应于例如本文中所讨论的通信设备。至少在一些方面，用于使该RAM区域中的经更新标志有效的模块630可以对应于例如本文中所讨论的通信设备。至少在一些方面，用于将该经更新数据复制到该NVM区域的模块635可以对应于例如本文中所讨论的通信设备。至少在一些方面，用于使该RAM区域中的该经更新标志无效的模块640可以对应于例如本文中所讨论的通信设备。
此外，本领域技术人员将领会，在可行的情况下，本文中公开的示例中描述的示例性逻辑块、模块、电路和步骤可被实现为电子硬件、计算机软件、或两者的组合。为清楚地解说硬件与软件的这一可互换性，示例性组件、框、模块、电路、和步骤在此是以其功能性的形式作一般化描述的。此类功能性是被实现为硬件还是软件取决于具体应用和施加于整体系统的设计约束。技术人员可针对每种特定应用以不同方式来实现所描述的功能性，但此类实现决策不应被解读为致使脱离本发明的范围。
结合本文中所公开的示例描述的方法、序列和/或算法中的至少一部分可直接在硬件中、在由处理器(例如，于此描述的处理器)执行的软件中、或者在这两者的组合中体现。在一示例中，处理器包括多个分立硬件组件。软件模块可以驻留在存储介质(例如，存储器设备)中，诸如随机存取存储器(RAM)、闪存、只读存储器(ROM)、可擦式可编程只读存储器(EPROM)、电可擦式可编程只读存储器(EEPROM)、寄存器、硬盘、可移动盘、压缩盘只读存储器(CD-ROM)、订户身份模块(SIM)卡、通用订户身份模块(USIM)卡、和/或任何其他形式的存储介质。示例性存储介质(例如，存储器设备)可被耦合到处理器，以使得处理器能从存储介质读取信息和/或向存储介质写入信息。在一示例中，存储介质可与处理器整合。
此外，于此提供的各示例以将由例如计算设备的元件执行的动作序列的形式来描述。本文中描述的动作能由专用电路(例如，专用集成电路(ASIC))、由正被一个或多个处理器执行的程序指令、或由这两者的组合来执行。另外，本文描述的动作序列可被认为是完全在任何形式的计算机可读存储介质内，其内存储有一经执行就将使相关联的处理器(诸如，专用处理器)执行本文中所描述的功能的至少一部分的相应计算机指令集。由此，各示例可以有数种不同形式，所有这些形式都已被构想成在本公开的范围内。此外，对于本文中所描述的每个示例，任何此类示例的对应电路可在本文中被描述为例如“配置成执行所描述的动作的逻辑”。
所公开的设备和方法可被设计并且可被配置在以图形数据库系统2(GDSII)兼容格式、开放艺术系统交换标准(OASIS)兼容格式、和/或GERBER(例如，RS-274D、RS-274X等)兼容格式的计算机可执行文件中，该计算机可执行文件可被存储在非瞬态(即，非瞬时)计算机可读介质上。该文件可被提供给制造处置者，制造处置者用光刻设备基于该文件来制造集成器件。沉积材料以形成本文中所描述的结构的至少一部分可使用沉积技术(诸如物理气相沉积(PVD，例如，溅镀)、等离子体增强型化学气相沉积(PECVD)、热化学气相沉积(热CVD)、和/或旋涂等)来执行。蚀刻材料以形成本文所描述的结构的至少一部分可使用诸如等离子蚀刻之类的蚀刻技术来执行。在一示例中，集成器件在半导体晶片上。半导体晶片可被切割为半导体管芯并被封装在半导体芯片中。可在本文中描述的设备(例如，移动设备、接入设备等)中采用该半导体芯片。
于此提供的至少一个示例可包括存储处理器可执行指令的非瞬态(即，非瞬时)机器可读介质和/或非瞬态(即，非瞬时)计算机可读介质，这些指令被配置使处理器(例如，专用处理器)将该处理器和任何其他协作设备转换成配置成执行于此描述的功能和/或于此描述的方法的至少一部分的机器(例如，专用处理器)。执行于此描述的功能的至少一部分可包括发起于此描述的功能的至少一部分。在一示例中，所存储的指令的执行可以将处理器和任何其他协作设备转换为于此描述的装置的至少一部分。非瞬态(即，非瞬时)机器可读介质尤其排除瞬态传播信号。此外，本发明的至少一个实施例可包括实施本文中所描述的方法的至少一部分的计算机可读介质。相应地，用于执行本文中所描述的功能的任何装置都被包括在本发明的至少一个实施例中。非瞬态(即，非瞬时)机器可读介质尤其排除瞬态传播信号。
本申请中已描述或描绘的任何内容都不旨在指定任何组件、步骤、框、特征、对象、益处、优点、或等同物奉献给公众，无论这些组件、步骤、框、特征、对象、益处、优点或等同物是否记载在权利要求中。
虽然本公开描述了诸示例，但是可对本文所公开的示例作出改变和修改而不会脱离所附权利要求定义的范围。本公开无意被仅限定于具体公开的示例。

Claims (30)

1.一种用于更新非易失性随机存取存储器(NV-RAM)的方法，所述方法包括：
将原始数据存储在所述NV-RAM的非易失性存储器(NVM)区域中；
将所述原始数据复制到所述NV-RAM的随机存取存储器(RAM)区域，其中所述NVM区域和所述RAM区域是不同的区域；
从所述原始数据计算经更新数据；
将所述经更新数据存储在所述RAM区域中；
使所述RAM区域中的经更新标志有效；
将所述经更新数据复制到所述NVM区域；以及
使所述RAM区域中所述经更新标志无效。
2.如权利要求1所述的方法，其特征在于，进一步包括：
在中断之后确定所述RAM区域中所述经更新标志的状态；
如果所述经更新标志的所述状态有效，则将所述经更新数据复制到所述NVM区域；以及
如果所述经更新标志的所述状态有效，则使所述RAM区域中的所述经更新标志无效。
3.如权利要求2所述的方法，其特征在于，所述中断是给所述NV-RAM的功率丢失、给存储器管理设备的功率丢失、给处理器的功率丢失、重引导、重置、或其组合。
4.如权利要求1所述的方法，其特征在于，进一步包括：
在中断之后确定所述RAM区域中的所述经更新标志的状态，其中所述经更新标志指示多个更新阶段中的特定更新阶段的完成；
如果所述经更新标志的所述状态有效，则将所述经更新数据复制到所述NVM区域，其中所述NVM区域与所述特定更新阶段相关联；以及
如果所述经更新标志的所述状态有效，则使所述RAM区域中的所述经更新标志无效，其中所述RAM区域与所述特定更新阶段相关联。
5.如权利要求4所述的方法，其特征在于，进一步包括在所述多个更新阶段中的后续更新阶段中执行更新。
6.如权利要求4所述的方法，其特征在于，所述中断是给所述NV-RAM的功率丢失、给存储器管理设备的功率丢失、给处理器的功率丢失、重引导、重置、或其组合。
7.如权利要求1所述的方法，其特征在于，所述经更新标志指示多个更新阶段中的特定更新阶段的完成。
8.如权利要求1所述的方法，其特征在于，进一步包括将所述NV-RAM划分成所述NVM区域和所述RAM区域。
9.根据权利要求1所述的方法，其特征在于，所述原始数据是安全交易数据，所述经更新数据是安全交易数据，或其组合。
10.一种配置成更新非易失性随机存取存储器(NV-RAM)的装置，所述装置包括：
所述NV-RAM，其中所述NV-RAM被配置有非易失性存储器(NVM)区域和随机存取存储器(RAM)区域，并且所述NVM区域和所述RAM区域是不同的区域；
处理器，其被耦合到所述NV-RAM；以及
存储器，其被耦合到所述处理器并被配置成使所述处理器：
将原始数据存储在所述NVM区域中；
将所述原始数据复制到所述RAM区域；
从所述原始数据计算经更新数据；
将所述经更新数据存储在所述RAM区域中；
使所述RAM区域中的经更新标志有效；
将所述经更新数据复制到所述NVM区域；以及
使所述RAM区域中所述经更新标志无效。
11.如权利要求10所述的装置，其特征在于，所述处理器被进一步配置成使所述处理器：
在中断之后确定所述RAM区域中的所述经更新标志的状态；
如果所述经更新标志的所述状态有效，则将所述经更新数据复制到所述NVM区域；以及
如果所述经更新标志的所述状态有效，则使所述RAM区域中的所述经更新标志无效。
12.如权利要求11所述的装置，其特征在于，所述中断是给所述NV-RAM的功率丢失、给存储器管理设备的功率丢失、给处理器的功率丢失、重引导、重置、或其组合。
13.如权利要求10所述的装置，其特征在于，所述处理器被进一步配置成使所述处理器：
在中断之后确定所述RAM区域中的所述经更新标志的状态，其中所述经更新标志指示多个更新阶段中的特定更新阶段的完成；
如果所述经更新标志的所述状态有效，则将所述经更新数据复制到所述NVM区域，其中所述NVM区域与所述特定更新阶段相关联；以及
如果所述经更新标志的所述状态有效，则使所述RAM区域中的所述经更新标志无效，其中所述RAM区域与所述特定更新阶段相关联。
14.如权利要求13所述的装置，其特征在于，所述存储器被进一步配置成使所述处理器在所述多个更新阶段中的后续更新阶段中执行更新。
15.如权利要求13所述的装置，其特征在于，所述中断是给所述NV-RAM的功率丢失、给存储器管理设备的功率丢失、给处理器的功率丢失、重引导、重置、或其组合。
16.如权利要求10所述的装置，其特征在于，所述经更新标志指示多个更新阶段中的特定更新阶段的完成。
17.如权利要求10所述的装置，其特征在于，所述存储器被进一步经配置成使所述处理器将所述NV-RAM划分成所述NVM区域和所述RAM区域。
18.根据权利要求10所述的装置，其特征在于，所述原始数据是安全交易数据，所述经更新数据是安全交易数据，或其组合。
19.如权利要求10所述的装置，其特征在于，所述处理器的至少一部分被集成在半导体管芯上。
20.如权利要求10所述的装置，其特征在于，进一步包括与所述处理器集成的基站或移动设备中的至少一者。
21.权利要求10所述的装置，其特征在于，所述装置是移动设备、音乐播放器、视频播放器、娱乐单元、导航设备、通信设备、平板设备、计算机、或其组合。
22.根据权利要求10所述的装置，其特征在于：
所述处理器是微处理器、微控制器、数字信号处理器、现场可编程门阵列、可编程逻辑器件、专用集成电路、控制器、非通用专用处理器、状态机、门控逻辑、分立硬件组件、专用硬件有限状态机、或其组合；以及
所述NV-RAM是自旋转移矩磁阻式随机存取存储器或铁电式RAM。
23.一种包括存储于其上的处理器可执行指令的非瞬态计算机可读介质，所述处理器可执行指令被配置成使处理器：
将原始数据存储在非易失性随机存取存储器(NV-RAM)的非易失性存储器(NVM)区域中；
将所述原始数据复制到所述NV-RAM的随机存取存储器(RAM)区域，其中所述NVM区域和所述RAM区域是不同的区域；
从所述原始数据计算经更新数据；
将所述经更新数据存储在所述RAM区域中；
使所述RAM区域中的经更新标志有效；
将所述经更新数据复制到所述NVM区域；以及
使所述RAM区域中的所述经更新标志无效。
24.如权利要求23所述的非瞬态计算机可读介质，其特征在于，所述处理器可执行指令进一步包括使所述处理器执行以下操作的指令：
在中断之后确定所述RAM区域中的所述经更新标志的状态；
如果所述经更新标志的所述状态有效，则将所述经更新数据复制到所述NVM区域；以及
如果所述经更新标志的所述状态有效，则使所述RAM区域中的所述经更新标志无效。
25.如权利要求23所述的非瞬态计算机可读介质，其特征在于，所述处理器可执行指令进一步包括使所述处理器执行以下操作的指令：
在中断之后确定所述RAM区域中所述经更新标志的状态，其中所述经更新标志指示多个更新阶段中的特定更新阶段的完成；
如果所述经更新标志的所述状态有效，则将所述经更新数据复制到所述NVM区域，其中所述NVM区域与所述特定更新阶段相关联；以及
如果所述经更新标志的所述状态有效，则使所述RAM区域中所述经更新标志无效，其中所述RAM区域与所述特定更新阶段相关联。
26.如权利要求23所述的非瞬态计算机可读介质，其特征在于，所述经更新标志指示多个更新阶段中的特定更新阶段的完成。
27.一种配置成更新非易失性随机存取存储器(NV-RAM)的设备，所述设备包括：
用于将原始数据存储在所述NV-RAM的非易失性存储器(NVM)区域中的装置；
用于将所述原始数据复制到所述NV-RAM的随机存取存储器(RAM)区域的装置，其中所述NVM区域和所述RAM区域是不同的区域；
用于从所述原始数据计算经更新数据的装置；
用于将所述经更新数据存储在所述RAM区域中的装置；
用于使所述RAM区域中的经更新标志有效的装置；
用于将所述经更新数据复制到所述NVM区域的装置；以及
用于使所述RAM区域中的所述经更新标志无效的装置。
28.如权利要求27所述的设备，其特征在于，进一步包括：
用于在中断之后确定所述RAM区域中的所述经更新标志的状态的装置；
用于如果所述经更新标志的所述状态有效，则将所述经更新数据复制到所述NVM区域的装置；以及
用于如果所述经更新标志的所述状态有效，则使所述RAM区域中的所述经更新标志无效的装置。
29.如权利要求27所述的设备，其特征在于，进一步包括：
用于在中断之后确定所述RAM区域中的所述经更新标志的状态的装置，其中所述经更新标志指示多个更新阶段中的特定更新阶段的完成；
用于如果所述经更新标志的所述状态有效，则将所述经更新数据复制到所述NVM区域的装置，其中所述NVM区域与所述特定更新阶段相关联；以及
用于如果所述经更新标志的所述状态有效，则使所述RAM区域中所述经更新标志无效的装置，其中所述RAM区域与所述特定更新阶段相关联。
30.如权利要求27所述的设备，其特征在于，所述经更新标志指示多个更新阶段中的特定更新阶段的完成。
CN201680053742.8A 2015-09-19 2016-09-01 安全交易管理技术 Active CN108027862B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US14/859,275 US20170083254A1 (en) 2015-09-19 2015-09-19 Secure transaction management techniques
US14/859,275 2015-09-19
PCT/US2016/049886 WO2017048521A1 (en) 2015-09-19 2016-09-01 Secure transaction management techniques

Publications (2)

Publication Number Publication Date
CN108027862A true CN108027862A (zh) 2018-05-11
CN108027862B CN108027862B (zh) 2021-07-02

Family

ID=56926318

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201680053742.8A Active CN108027862B (zh) 2015-09-19 2016-09-01 安全交易管理技术

Country Status (6)

Country Link
US (1) US20170083254A1 (zh)
EP (1) EP3350743B1 (zh)
JP (1) JP2018528546A (zh)
KR (1) KR20180054795A (zh)
CN (1) CN108027862B (zh)
WO (1) WO2017048521A1 (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110716693A (zh) * 2018-07-12 2020-01-21 瑞萨电子株式会社 信息处理器件和控制方法

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI696951B (zh) * 2018-08-31 2020-06-21 威剛科技股份有限公司 儲存裝置異常斷電的處理系統和方法
EP4024254A1 (en) * 2020-12-31 2022-07-06 Idemia Identity & Security France Method and device for updating data
KR20220125557A (ko) * 2021-03-05 2022-09-14 삼성전자주식회사 보안 데이터 처리 방법 및 장치

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5341493A (en) * 1990-09-21 1994-08-23 Emc Corporation Disk storage system with write preservation during power failure
WO2003025742A2 (en) * 2001-09-17 2003-03-27 Soma Networks, Inc. Software update method, apparatus and system
US20060184807A1 (en) * 1999-09-02 2006-08-17 Kocher Paul C Specialized circuitry for cryptographic authentication and other purposes
US20070083571A1 (en) * 2005-10-06 2007-04-12 Red Ben Ltd. Methods and systems for updating content including a compressed version
US20080320263A1 (en) * 2007-06-20 2008-12-25 Daniel Nemiroff Method, system, and apparatus for encrypting, integrity, and anti-replay protecting data in non-volatile memory in a fault tolerant manner

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2666425A1 (fr) * 1990-08-31 1992-03-06 Gemplus Card Int Procede et dispositif de mise a jour d'informations dans une memoire et leur utilisation dans les cartes a memoire.
US10126950B2 (en) * 2014-12-22 2018-11-13 Intel Corporation Allocating and configuring persistent memory

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5341493A (en) * 1990-09-21 1994-08-23 Emc Corporation Disk storage system with write preservation during power failure
US20060184807A1 (en) * 1999-09-02 2006-08-17 Kocher Paul C Specialized circuitry for cryptographic authentication and other purposes
WO2003025742A2 (en) * 2001-09-17 2003-03-27 Soma Networks, Inc. Software update method, apparatus and system
US20070083571A1 (en) * 2005-10-06 2007-04-12 Red Ben Ltd. Methods and systems for updating content including a compressed version
US20080320263A1 (en) * 2007-06-20 2008-12-25 Daniel Nemiroff Method, system, and apparatus for encrypting, integrity, and anti-replay protecting data in non-volatile memory in a fault tolerant manner

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110716693A (zh) * 2018-07-12 2020-01-21 瑞萨电子株式会社 信息处理器件和控制方法
CN110716693B (zh) * 2018-07-12 2024-02-13 瑞萨电子株式会社 信息处理器件和控制方法

Also Published As

Publication number Publication date
JP2018528546A (ja) 2018-09-27
CN108027862B (zh) 2021-07-02
EP3350743A1 (en) 2018-07-25
KR20180054795A (ko) 2018-05-24
EP3350743B1 (en) 2021-05-05
US20170083254A1 (en) 2017-03-23
WO2017048521A1 (en) 2017-03-23

Similar Documents

Publication Publication Date Title
CN108027862A (zh) 安全交易管理技术
US9646670B2 (en) Spin-orbit-torque magnetoresistive random access memory with voltage-controlled anisotropy
US10651897B2 (en) Near field communication package and portable device including the same
US7337976B2 (en) Semiconductor memory
KR102067151B1 (ko) 전자 장치 및 그 제조 방법
CN1863049B (zh) 无线通信系统，读/写器装置，密钥管理方法，和计算机程序
CN109426732A (zh) 一种数据处理方法及装置
CN106056190B (zh) 便携式装置中的近场通信封装件和近场通信的方法
US9508921B2 (en) Electronic device and method for fabricating the same
TW201346802A (zh) 管理多數電子使用者皮夾資料卡的方法與系統
WO2017048520A1 (en) Magnetoresistive random-access memory and fabrication method thereof
KR20150036987A (ko) 전자 장치 및 그 제조 방법
US11030594B2 (en) Network server and method of operating thereof to mediate actions between user terminals relating to online games
TW201028858A (en) Method, system and controller thereof for transmitting data stream
CN109313614A (zh) 记录有程序的记录介质、信息处理方法以及信息处理终端
JP5331834B2 (ja) 情報処理システム、読取端末および処理端末
CN110175318A (zh) 一种保险理赔附件生成方法及装置
CN109196508A (zh) 云网络中的数据安全
US10042559B2 (en) Electronic devices having semiconductor memory with interface enhancement layer
US11942126B2 (en) Selectively biasing magnetoresistive random-access memory cells
CN115796475A (zh) 一种电网的规划方法、装置、计算机设备和存储介质
KR20140112628A (ko) 반도체 장치 및 그 제조 방법, 이 반도체 장치를 포함하는 마이크로 프로세서, 프로세서, 시스템, 데이터 저장 시스템 및 메모리 시스템
CN104899529A (zh) 一种数据写入方法及用户终端

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant