JP2018528546A - セキュアなトランザクション管理技法 - Google Patents

セキュアなトランザクション管理技法 Download PDF

Info

Publication number
JP2018528546A
JP2018528546A JP2018513574A JP2018513574A JP2018528546A JP 2018528546 A JP2018528546 A JP 2018528546A JP 2018513574 A JP2018513574 A JP 2018513574A JP 2018513574 A JP2018513574 A JP 2018513574A JP 2018528546 A JP2018528546 A JP 2018528546A
Authority
JP
Japan
Prior art keywords
ram
area
updated
data
nvm
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2018513574A
Other languages
English (en)
Inventor
オリヴィエ・ジャン・ブノワ
スン・ヒョク・カン
Original Assignee
クアルコム，インコーポレイテッド
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by クアルコム，インコーポレイテッド filed Critical クアルコム，インコーポレイテッド
Publication of JP2018528546A publication Critical patent/JP2018528546A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/08—Addressing or allocation; Relocation in hierarchically structured memory systems, e.g. virtual memory systems
    • G06F12/0802—Addressing of a memory level in which the access to the desired data or data block requires associative addressing means, e.g. caches
    • G06F12/0804—Addressing of a memory level in which the access to the desired data or data block requires associative addressing means, e.g. caches with main memory updating
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0602—Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
    • G06F3/062—Securing storage systems
    • G06F3/0622—Securing storage systems in relation to access
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F21/00—Security arrangements for protecting computers, components thereof, programs or data against unauthorised activity
    • G06F21/50—Monitoring users, programs or devices to maintain the integrity of platforms, e.g. of processors, firmware or operating systems
    • G06F21/57—Certifying or maintaining trusted computer platforms, e.g. secure boots or power-downs, version controls, system software checks, secure updates or assessing vulnerabilities
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/0223—User address space allocation, e.g. contiguous or non contiguous base addressing
    • G06F12/0284—Multiple user address space allocation, e.g. using different base addresses
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F21/00—Security arrangements for protecting computers, components thereof, programs or data against unauthorised activity
    • G06F21/60—Protecting data
    • G06F21/62—Protecting access to data via a platform, e.g. using keys or access control rules
    • G06F21/6218—Protecting access to data via a platform, e.g. using keys or access control rules to a system of files or objects, e.g. local or distributed file system or database
    • G06F21/6245—Protecting personal data, e.g. for financial or medical purposes
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0602—Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
    • G06F3/0614—Improving the reliability of storage systems
    • G06F3/0619—Improving the reliability of storage systems in relation to data integrity, e.g. data losses, bit errors
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0646—Horizontal data movement in storage systems, i.e. moving data in between storage devices or systems
    • G06F3/065—Replication mechanisms
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0653—Monitoring storage devices or systems
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0668—Interfaces specially adapted for storage systems adopting a particular infrastructure
    • G06F3/0671—In-line storage system
    • G06F3/0683—Plurality of storage devices
    • G06F3/0685—Hybrid storage combining heterogeneous device types, e.g. hierarchical storage, hybrid arrays
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F8/00—Arrangements for software engineering
    • G06F8/60—Software deployment
    • G06F8/65—Updates
    • G06F8/654—Updates using techniques specially adapted for alterable solid state memories, e.g. for EEPROM or flash memories
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/08—Addressing or allocation; Relocation in hierarchically structured memory systems, e.g. virtual memory systems
    • G06F12/0802—Addressing of a memory level in which the access to the desired data or data block requires associative addressing means, e.g. caches
    • G06F12/0866—Addressing of a memory level in which the access to the desired data or data block requires associative addressing means, e.g. caches for peripheral storage systems, e.g. disk cache
    • G06F12/0868—Data transfer between cache memory and other subsystems, e.g. storage devices or host systems
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
    • G06F2212/20—Employing a main memory using a specific memory technology
    • G06F2212/205—Hybrid memory, e.g. using both volatile and non-volatile memory

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Software Systems (AREA)
  • Computer Security & Cryptography (AREA)
  • Human Computer Interaction (AREA)
  • Computer Hardware Design (AREA)
  • Bioethics (AREA)
  • General Health & Medical Sciences (AREA)
  • Health & Medical Sciences (AREA)
  • Medical Informatics (AREA)
  • Databases & Information Systems (AREA)
  • Techniques For Improving Reliability Of Storages (AREA)
  • Retry When Errors Occur (AREA)
  • Mobile Radio Communication Systems (AREA)

Abstract

不揮発性ランダムアクセスメモリ(NV-RAM)を更新するための方法および装置が提供される。例示的な方法は、NV-RAMの不揮発性メモリ(NVM)領域に、セキュアなトランザクションデータなどの元のデータを記憶するステップと、NV-RAMのランダムアクセスメモリ(RAM)領域に元のデータをコピーするステップとを含む。方法はまた、元のデータから更新されたデータを演算するステップと、RAM領域に更新されたデータを記憶するステップと、RAM領域内にある更新済フラグを有効化するステップと、NVM領域に更新されたデータをコピーするステップと、RAM領域内にある更新済フラグを無効化するステップとを含む。方法はまた、ある中断の後、更新済フラグのステータスを決定するステップと、更新済フラグのステータスが有効である場合、次いでNVM領域に更新されたデータをコピーするステップと、更新済フラグを無効化するステップとを含み得る。更新済フラグは、複数の更新段階のうちのある特定の更新段階の完了を示し得る。

Description

本開示は一般に電子回路に関し、より詳細には、限定はしないが、セキュアなトランザクションに関する方法および装置に関する。
デジタルモバイル技術が進化するにつれて、スマートフォン、タブレットコンピュータ、およびスマートウォッチなどのモバイルデバイスが、ユーザのプライバシーを守るためによりセキュアでなければならないトランザクションを実行するために、より頻繁に使用されるようになっている。より高速であり、より使用電力が少なく、よりハッキングに対する脆弱性が低く、より安価であり、またはこれらの組合せである、セキュアなトランザクション技法に対する市場の需要がある。
したがって、提供される改良された方法および改良された装置を含む、従来の方法および装置を改良する方法および装置に対する、これまで対処されてこなかった長年にわたる産業上の需要がある。
この概要は、本教示のいくつかの態様の基本的理解をもたらす。本概要は細部において網羅的ではなく、すべての重要な特徴を特定するものでもなく、また特許請求の範囲を限定するものでもない。
不揮発性ランダムアクセスメモリ(NV-RAM)を更新する例示的な方法および装置が提供される。ある例では、方法は、NV-RAMの不揮発性メモリ(NVM)領域に元のデータを記憶するステップと、NV-RAMのランダムアクセスメモリ(RAM)領域に元のデータをコピーするステップとを含む。NVM領域およびRAM領域は異なる領域である。方法はまた、元のデータから更新されたデータを演算するステップと、RAM領域に更新されたデータを記憶するステップと、RAM領域内にある更新済フラグを有効化するステップと、NVM領域に更新されたデータをコピーするステップと、RAM領域内にある更新済フラグを無効化するステップとを含む。ある例では、方法はまた、ある中断の後、RAM領域内にある更新済フラグのステータスを決定するステップを含み得る。更新済フラグのステータスが有効である場合、更新されたデータがNVM領域にコピーされ、RAM領域内にある更新済フラグが無効化される。この中断は、NV-RAMへの電力の喪失、メモリ管理デバイスへの電力の喪失、プロセッサへの電力の喪失、リブート、リセット、またはこれらの組合せであり得る。その上、方法はさらに、ある中断の後、RAM領域内にある更新済フラグのステータスを決定するステップを含み得る。更新済フラグは、複数の更新段階のうちのある特定の更新段階の完了を示す。更新済フラグのステータスが有効である場合、次いで更新されたデータがNVM領域にコピーされ、RAM領域内にある更新済フラグが無効化される。NVM領域はその特定の更新段階と関連付けられ、RAM領域はその特定の更新段階と関連付けられる。ある例では、方法はまた、複数の更新段階のうちの後続の更新段階において更新を実行するステップを含み得る。ある例では、この中断は、NV-RAMへの電力の喪失、メモリ管理デバイスへの電力の喪失、プロセッサへの電力の喪失、リブート、リセット、またはこれらの組合せであり得る。ある例では、更新済フラグは、複数の更新段階のうちのある特定の更新段階の完了を示す。ある例では、方法はまた、NV-RAMをNVM領域およびRAM領域へと区分するステップを含み得る。ある例では、元のデータはセキュアなトランザクションデータであってよく、更新されるデータがセキュアなトランザクションデータであり、またはこれらの組合せである。
さらなる例では、プロセッサに前述の方法の少なくとも一部を実行させるように構成されるプロセッサ実行可能命令を記憶した非一時的コンピュータ可読媒体が提供される。非一時的コンピュータ可読媒体は、モバイルデバイス、基地局、セットトップボックス、音楽プレーヤ、ビデオプレーヤ、エンターテインメントデバイス、ナビゲーションデバイス、通信デバイス、固定位置データデバイス、コンピュータ、またはこれらの組合せなどのデバイスと統合され得る。
別の例では、不揮発性ランダムアクセスメモリ(NV-RAM)を更新するように構成される装置が提供される。装置は、NV-RAMの不揮発性メモリ(NVM)領域に元のデータを記憶するための手段と、NV-RAMのランダムアクセスメモリ(RAM)領域に元のデータをコピーするための手段とを含む。NVM領域およびRAM領域は異なる領域である。装置はまた、元のデータから更新されたデータを演算するための手段と、RAM領域に更新されたデータを記憶するための手段と、RAM領域内にある更新済フラグを有効化するための手段と、NVM領域に更新されたデータをコピーするための手段と、RAM領域内にある更新済フラグを無効化するための手段とを含む。装置はまた、ある中断の後、RAM領域内にある更新済フラグのステータスを決定するための手段、ならびに、更新済フラグのステータスが有効である場合にNVM領域に更新されたデータをコピーするための手段と、更新済フラグのステータスが有効である場合にRAM領域内にある更新済フラグを無効化するための手段とを含み得る。装置はまた、ある中断の後、RAM領域内にある更新済フラグのステータスを決定するための手段と、更新済フラグのステータスが有効である場合にNVM領域に更新されたデータをコピーするための手段と、更新済フラグのステータスが有効である場合にRAM領域内にある更新済フラグを無効化するための手段とを含み得る。更新済フラグは複数の更新段階のうちのある特定の更新段階の完了を示し、NVM領域はその特定の更新段階と関連付けられ、RAM領域はその特定の更新段階と関連付けられる。ある例では、更新済フラグは、複数の更新段階のうちのある特定の更新段階の完了を示す。装置の少なくとも一部が半導体ダイに組み込まれ得る。さらに、装置の少なくとも一部は、モバイルデバイス、基地局、セットトップボックス、音楽プレーヤ、ビデオプレーヤ、エンターテインメントデバイス、ナビゲーションデバイス、通信デバイス、固定位置データデバイス、コンピュータ、または前述のものの組合せなどのデバイスであり得る。さらなる例では、装置の少なくとも一部をリソグラフィデバイスに作製させるように構成されるリソグラフィデバイス実行可能命令を記憶した、非一時的コンピュータ可読媒体が提供される。
別の例では、不揮発性ランダムアクセスメモリ(NV-RAM)を更新するように構成される装置が提供される。装置は、プロセッサと、プロセッサに結合されたメモリとを含み得る。ある例では、装置は、プロセッサに結合されたNV-RAMを含み得る。NV-RAMは、不揮発性メモリ(NVM)領域およびランダムアクセスメモリ(RAM)領域を伴って構成される。NVM領域およびRAM領域は異なる領域である。メモリは、プロセッサに、NV-RAMの不揮発性メモリ(NVM)領域へ元のデータを記憶させ、NV-RAMのランダムアクセスメモリ(RAM)領域へ元のデータをコピーさせ、元のデータから更新されたデータを演算させ、RAM領域へ更新されたデータを記憶させ、RAM領域内にある更新済フラグを有効化させ、NVM領域へ更新されたデータをコピーさせ、RAM領域内にある更新済フラグを無効化させるように構成される。ある例では、メモリはさらに、プロセッサに、ある中断の後、RAM領域内にある更新済フラグのステータスを決定させ、ならびに、更新済フラグのステータスが有効である場合、次いでNVM領域へ更新されたデータをコピーさせ、RAM領域内にある更新済フラグを無効化させるように構成される。ある例では、この中断は、NV-RAMへの電力の喪失、メモリ管理デバイスへの電力の喪失、プロセッサへの電力の喪失、リブート、リセット、またはこれらの組合せである。ある例では、メモリはさらに、プロセッサに、ある中断の後、RAM領域内にある更新済フラグのステータスを決定させ、ならびに、更新済フラグのステータスが有効である場合、NVM領域へ更新されたデータをコピーさせ、RAM領域内にある更新済フラグを無効化させるように構成される。更新済フラグは複数の更新段階のうちのある特定の更新段階の完了を示し、NVM領域はその特定の更新段階と関連付けられ、RAM領域はその特定の更新段階と関連付けられる。ある例では、メモリはさらに、プロセッサに、複数の更新段階のうちの後続の更新段階において更新を実行させるように構成される。ある例では、この中断は、NV-RAMへの電力の喪失、メモリ管理デバイスへの電力の喪失、プロセッサへの電力の喪失、リブート、リセット、またはこれらの組合せである。別の例では、更新済フラグは、複数の更新段階のうちのある特定の更新段階の完了を示す。ある例では、メモリはさらに、プロセッサに、NV-RAMをNVM領域およびRAM領域へと区分させるように構成される。別の例では、元のデータはセキュアなトランザクションデータであり、更新されるデータがセキュアなトランザクションデータであり、またはこれらの組合せである。ある例では、プロセッサの少なくとも一部が半導体ダイに組み込まれる。ある例では、装置は、プロセッサが統合される、基地局またはモバイルデバイスの少なくとも1つであり得る。ある例では、装置は、モバイルデバイス、音楽プレーヤ、ビデオプレーヤ、エンターテインメントユニット、ナビゲーションデバイス、通信デバイス、タブレット、コンピュータ、またはこれらの組合せである。ある例では、プロセッサは、マイクロプロセッサ、マイクロコントローラ、デジタル信号プロセッサ、フィールドプログラマブルゲートアレイ、プログラマブル論理デバイス、特定用途向け集積回路、コントローラ、非汎用の専用プロセッサ、状態機械、ゲート論理、個別のハードウェア構成要素、専用のハードウェア有限状態機械、またはこれらの組合せである。ある例では、NV-RAMは、スピン注入トルク磁気抵抗ランダムアクセスメモリである。ある例では、NV-RAMは強誘電性RAMである。さらなる例では、装置の少なくとも一部をリソグラフィデバイスに作製させるように構成されるリソグラフィデバイス実行可能命令を記憶した、非一時的コンピュータ可読媒体が提供される。
上記の概要は、詳細な説明および図面をより十分に理解できるように、本教示の特徴および技術的利点のうちのいくつかを広く概説したものである。発明を実施するための形態では追加的な特徴および利点も説明される。本教示の同じ目的を実行するために他のデバイスを修正するまたは設計する際の基礎として、概念および開示される例が使用され得る。そのような等価な構成は、特許請求の範囲に記載された本教示の技術から逸脱しない。本教示を特徴付ける発明性がある特徴は、さらなる目的および利点とともに、詳細な説明および添付の図面からより十分に理解される。図面の各々は例示および説明のためのみに与えられ、本教示を限定しない。
添付の図面は、本教示の例について説明するために提示され、限定するものではない。
例示的なワイヤレス通信ネットワークを示す図である。 例示的なユーザデバイスの例示的な機能ブロック図である。 不揮発性ランダムアクセスメモリをバックアップするための例示的な技法を示す図である。 不揮発性ランダムアクセスメモリをバックアップするための別の例示的な技法を示す図である。 不揮発性ランダムアクセスメモリをバックアップするための別の例示的な技法を示す図である。 本明細書において提供される技法を提供し、または別様にサポートするように構成される、例示的な装置の簡略化されたブロック図である。
慣例に従って、図面に示される特徴は、一定の縮尺で描かれていないことがある。したがって、図示された特徴の寸法は、明快にするために、任意に拡大または縮小されていることがある。慣例に従って、図面のうちのいくつかは、明快にするために簡略化されている。したがって、図面は、特定の装置または方法のすべての構成要素を示すとは限らない。さらに、同様の参照番号は、本明細書および図面を通して同様の特徴を示す。
序論
セキュアなトランザクションに関する方法および装置が提供される。例示的なセキュアなトランザクションは、point-of-sale端末における支払いおよび発券などの、セキュアな金融トランザクションを含む。
セキュアなトランザクションを行うことは、送信されるべきデータを暗号化すること、受信されたデータを復号すること、新しい口座残高を計算すること(たとえば、クレジットカード残高、銀行口座残高、頻繁なユーザのポイント残高など)などの、演算を実行することを含み得る。この演算は、ある活動の実行を受け入れること(たとえば、クレジットカードの請求が承認される)、ある活動の実行を拒否すること(たとえば、ある場所への入場を拒否することなど)などの、判断を行うための基礎となり得る。次いで、演算の結果、判断の結果、他の関連するデータなど、またはこれらの組合せが、有形で、非一時的で、かつ不揮発性である記憶媒体(たとえば、不揮発性ランダムアクセスメモリ(NV-RAM)などのメモリなど)に記憶され得る。記憶媒体は、記憶媒体を使用するように構成されるデバイスと統合された、記憶媒体を使用するように構成されるデバイスに埋め込まれた、またはこれらの組合せである、スタンドアロンデバイス(たとえば、取り外し可能なチップ、取り外し可能なカードなど、またはこれらの組合せ)であり得る。例では、記憶媒体は、プロセッサ、コントローラ、特定用途向け集積回路(ASIC)、システムオンチップ(SoC)、同様のデバイス、またはこれらの組合せと統合され得る。
ある例では、記憶媒体は、電力が供給されなくなったときに記憶されている内容を保持する、NV-RAMである。NV-RAMは磁気抵抗RAM(MRAM)であり得る。MRAMは、高速な性能と、基本的に無制限の書込み耐性とを有する。NV-RAMは、スピン注入トルク磁気抵抗ランダムアクセスメモリ(STT-MRAM)として知られているMRAMの変形であり得る。STT-MRAMは、薄膜(すなわち、スピンフィルタ)を通過するときにスピン偏極するようになる電子を使用する。STT-MRAMは、スピン注入トルクRAM(STT-RAM)、スピントルク注入磁化スイッチングRAM(Spin-RAM)、およびスピンモーメント注入(SMT-RAM)としても知られている。さらなる例では、NV-RAMは、チタン酸ジルコン酸鉛(PZT)などの、薄い強誘電性材料を使用してデータを記憶する強誘電性RAMであり得る。
NV-RAMを更新するための例示的な方法および装置が提供される。例示的な方法は、NV-RAMの不揮発性メモリ(NVM)領域に、セキュアなトランザクションデータなどの元のデータを記憶するステップと、NV-RAMのランダムアクセスメモリ(RAM)領域に元のデータをコピーするステップとを含む。方法はまた、元のデータから更新されたデータを演算するステップと、RAM領域に更新されたデータを記憶するステップと、RAM領域内にある更新済フラグを有効化するステップと、NVM領域に更新されたデータをコピーするステップと、RAM領域内にある更新済フラグを無効化するステップとを含む。「更新済フラグ」は、元のデータの更新が実行されているかどうかを示す。更新済フラグは不揮発性メモリに記憶されるので、電力の喪失などの更新プロセスの中断は、更新済フラグのステータスに影響しない(たとえば、フラグのセットまたはリセットを行わない)。方法はまた、ある中断の後、更新済フラグのステータスを決定するステップと、更新済フラグのステータスが有効である場合、次いでNVM領域に更新されたデータをコピーするステップと、更新済フラグを無効化するステップとを含み得る。更新済フラグは、複数の更新段階のうちのある特定の更新段階の完了を示し得る。
本明細書において開示される例示的な装置および/または例示的な方法のうちの少なくとも1つは、有利なことに、長年にわたる産業界の需要ならびにこれまでに同定されていない他の需要に対処し、従来の方法および従来の装置の欠点を軽減する。たとえば、開示される装置の少なくとも1つ、および/または本明細書において開示される方法の少なくとも1つの例により提供される少なくとも1つの利点は、従来のデバイスと比べた速度の向上、より少ない電力を使用すること、ハッキングに対して脆弱性がより低いこと、作製がより安価であること、より信頼性があること、進化した相補型金属酸化膜半導体(CMOS)プロセスに適合すること、簡素であること、よりセキュアであること、定常的な電力の放散がないこと、書込み回数がより高速であること(たとえば、2〜3倍高速)、電力の中断からの回復時間がより速いこと、エネルギー消費がより少ないこと、またはこれらの組合せである。
本出願の本文および図面では、例が開示される。本開示の範囲から逸脱することなく、代替の例が考案され得る。さらに、本教示の従来の要素は、本教示の態様を曖昧にすることを避けるために、詳細には説明されないこと、または省略されることがある。
略語
略語、頭文字、および用語の以下の例示的なリストは、本開示の理解を助けるために提供しており、限定するものとして提供していない。
ASIC - 特定用途向け集積回路
CMOS - 相補型金属酸化膜半導体
DL - ダウンリンク
DSP - デジタル信号プロセッサ
EEPROM - 電気的消去可能プログラマブル読取り専用メモリ
FPGA - フィールドプログラマブルゲートアレイ
NV-RAM - 不揮発性ランダムアクセスメモリ
NVM - 不揮発性メモリ
MRAM - 磁気抵抗ランダムアクセスメモリ
PLD - プログラマブル論理デバイス
RAM - ランダムアクセスメモリ
STT-MRAM - スピン注入トルク磁気抵抗ランダムアクセスメモリ
UE - ユーザ機器
UL - アップリンク
本明細書において使用される「例示的な」という用語は、「例、実例、または例示として働くこと」を意味する。「例示的」として説明されるどのような例も、他の例と比べて好ましいまたは有利であると必ずしも解釈されるべきではない。同様に、「例」という用語は、すべての例が論じられる特徴、利点または動作モードを含むことを必要としない。本明細書における「一例では」、「例」、「1つの特徴では」、および/または「特徴」という用語の使用は、必ずしも同じ特徴および/または例を指すとは限らない。さらに、特定の特徴および/または構造は、1つまたは複数の他の特徴および/または構造と組み合わされ得る。その上、本明細書において説明される装置の少なくとも一部分は、本明細書において説明される方法の少なくとも一部分を実行するように構成され得る。
「接続される」、「結合される」という用語、およびそれらのいかなる変形も、直接的か間接的かのいずれかである要素間の任意の接続または結合を意味し、仲介要素を介して互いに「接続」または「結合」される2つの要素間の仲介要素の存在を包含できることに留意されたい。要素間の結合および接続は、物理的、論理的、またはそれらの組合せであり得る。要素は、たとえば、1つまたは複数のワイヤ、ケーブル、プリントされた電気的接続、電磁エネルギーなどを使用することによって、一緒に「接続」または「結合」され得る。電磁エネルギーは、現実的であれば、無線周波数、マイクロ波周波数、可視光周波数、不可視光周波数などにおける波長を有し得る。これらは、いくつかの非限定的かつ非網羅的な例である。
「信号」という用語は、データ信号、オーディオ信号、ビデオ信号、マルチメディア信号、アナログ信号、デジタル信号などの、任意の信号を含み得る。本明細書において説明される情報および信号は、多種多様な技術および技法のいずれかを使用して表され得る。たとえば、本明細書において言及されるデータ、命令、プロセスステップ、プロセスブロック、コマンド、情報、信号、ビット、シンボルなどは、具体的な用途に少なくとも一部、望まれる設計に少なくとも一部、対応する技術に少なくとも一部、かつ/または同様の要因に少なくとも一部応じて、電圧、電流、電磁波、磁場、磁性粒子、光場、光学粒子、および/またはこれらの任意の実現可能な組合せによって表され得る。
「第1の」、「第2の」などの呼称を使用する言及は、それらの要素の数量も順序も限定しない。むしろ、これらの呼称は、2つ以上の要素、または要素のインスタンスを区別する都合のよい方法として使用される。したがって、第1および第2の要素への言及は、2つの要素のみが利用され得ること、または第1の要素が第2の要素に必ず先行しなければならないことを意味しない。また、別段に記載されていない限り、要素のセットは、1つまたは複数の要素を備え得る。加えて、本説明または特許請求の範囲において使用される「A、B、またはCのうちの少なくとも1つ」または「A、B、またはCのうちの1つまたは複数」または「A、B、およびCからなる群のうちの少なくとも1つ」という形の用語は、「AまたはBまたはCまたはこれらの要素の任意の組合せ」として解釈され得る。たとえば、この用語は、A、またはB、またはC、またはAおよびB、またはAおよびC、またはBおよびC、またはAおよびBおよびC、または2A、または2B、または2Cなどを含み得る。
本明細書において使用される用語は、特定の例について説明するためのものにすぎず、限定を意図するものではない。本明細書で使用される、単数形「a」、「an」、および「the」は、別段文脈が明確に示さない限り、複数形も含む。言い換えると、現実的であれば、単数形は複数形を意味する。さらに、「備える」、「備えている」、「含む」、「含んでいる」という用語は、特徴、整数、ステップ、ブロック、動作、要素、構成要素などの存在を指定するが、別の特徴、整数、ステップ、ブロック、動作、要素、構成要素などの存在または追加を必ずしも排除しない。
少なくとも1つの例では、提供される装置は、限定はされないが、モバイルデバイス、ナビゲーションデバイス(全地球測位システム受信機)、ワイヤレスデバイス、カメラ、オーディオプレーヤ、カムコーダ、コンピュータ、およびゲームコンソールのうちの少なくとも1つなどの、電子デバイスの一部であり、かつ/またはそれに結合され得る。
「モバイルデバイス」という用語は、限定はされないが、携帯電話、スマートウォッチ、モバイル通信デバイス、ページャ、携帯情報端末(personal digital assistant)、個人情報マネージャ、携帯情報端末(personal data assistant)モバイルハンドヘルドコンピュータ、ポータブルコンピュータ、タブレットコンピュータ、ワイヤレスデバイス、ワイヤレスモデム、通常個人によって持ち運ばれ通信機能(たとえば、ワイヤレス、セルラー、赤外線、短距離無線など)を有する他のタイプのポータブル電子デバイス、またはこれらの組合せを表すことができる。さらに、「ユーザ機器」(UE)、「モバイル端末」、「ユーザデバイス」、「モバイルデバイス」、および「ワイヤレスデバイス」という用語は、交換可能であり得る。
図面の説明
図1は、例示的なワイヤレス通信ネットワーク100を示す。ワイヤレス通信ネットワーク100は、複数のユーザ間の多重接続通信をサポートするように構成される。図示されるように、ワイヤレス通信ネットワーク100は、1つまたは複数のセル102A〜102Gへと分割され得る。1つまたは複数のアクセスポイント104A〜104Gは、対応するセル102A〜102Gにおいて通信カバレッジを提供する。アクセスポイント104A〜104Gは、複数のユーザデバイス106A〜106Lのうちの少なくとも1つのユーザデバイスと対話することができる。ある例では、ユーザデバイス106A〜106Lまたはアクセスポイント104A〜104Gのうちの少なくとも1つが、本明細書において説明されるように、不揮発性メモリを更新するための方法の少なくとも一部分を実行するように構成される。
各ユーザデバイス106A〜106Lは、ダウンリンク(DL)および/またはアップリンク(UL)を介してアクセスポイント104A〜104Gのうちの1つまたは複数と通信することができる。一般に、DLはアクセスポイントからユーザデバイスへの通信リンクであり、一方、ULはユーザデバイスからアクセスポイントへの通信リンクである。アクセスポイント104A〜104Gは、有線インターフェースもしくはワイヤレスインターフェースを介して、互いに、かつ/または他のネットワーク機器に結合されることがあり、アクセスポイント104A〜104Gが互いに、かつ/または他のネットワーク機器と通信することを可能にする。したがって、各ユーザデバイス106A〜106Lは、アクセスポイント104A〜104Gのうちの1つまたは複数を介して別のユーザデバイス106A〜106Lと通信することもできる。たとえば、ユーザデバイス106Jは、ユーザデバイス106Hと以下の方法で通信することができる。ユーザデバイス106Jはアクセスポイント104Dと通信することができ、アクセスポイント104Dはアクセスポイント104Bと通信することができ、アクセスポイント104Bはユーザデバイス106Hと通信することができ、ユーザデバイス106Jとユーザデバイス106Hとの間で通信が確立されることを可能にする。
ワイヤレス通信ネットワーク100などのワイヤレス通信ネットワークは、小さいものから大きいものまでの地理的領域にわたってサービスを提供することができる。たとえば、セル102A〜102Gは、近傍の数ブロック、または地方環境では数平方マイルをカバーすることができる。いくつかのシステムでは、セル102A〜102Gの各々はさらに、1つまたは複数のセクタ(図1には示されない)に分割され得る。加えて、アクセスポイント104A〜104Gは、それぞれのカバレッジエリア(すなわち、それぞれのセル102A〜102G)内のユーザデバイス106A〜106Lに、インターネット、セルラーネットワーク、プライベートネットワークなどのうちの少なくとも1つなどの、他の通信ネットワークへのアクセス権を提供することができる。図1に示される例では、ユーザデバイス106A、106H、および106Jはルータを備えるが、ユーザデバイス106B〜106G、106I、106K、および106Lはモバイルデバイスを備える。しかしながら、ユーザデバイス106A〜106Lの各々は、任意の適切な通信デバイスを備え得る。
本明細書において開示される装置の少なくとも一部分は、アクセスポイント104A〜104Gの少なくとも1つの一部であり得る。さらに、本明細書において開示される装置の少なくとも一部分は、ユーザデバイス106A〜106Lの少なくとも1つの一部であり得る。また、本明細書において開示される方法の少なくとも一部分は、アクセスポイント104A〜104Gの少なくとも1つによって実行され得る。本明細書において開示される方法の少なくとも一部分は、ユーザデバイス106A〜106Lの少なくとも1つによって実行され得る。さらに、本開示の実施形態は、セキュアなトランザクションに関するデータを処理するように構成されるデバイスにおいて現実的に利用され得る。
図2は、ユーザデバイス106A〜106Lのうちの少なくとも1つに対応し得る、例示的なユーザデバイス200の例示的な機能ブロック図を示す。図2はまた、ユーザデバイス200の一部であり得る様々な構成要素を示す。本明細書において開示される装置の少なくとも一部分は、ユーザデバイス200の一部であり得る。ある例では、ユーザデバイス200は、本明細書において説明されるように、不揮発性メモリを更新するための方法の少なくとも一部分を実行するように構成される。
ユーザデバイス200は、本明細書において説明される方法の少なくとも一部を実行することを含む、ユーザデバイス200の動作を制御するように構成されるプロセッサ205を含み得る。プロセッサ205はまた、中央処理装置(CPU)、専用プロセッサ、またはこれらの両方として呼ばれることもある。読取り専用メモリ(ROM)またはランダムアクセスメモリ(RAM)のうちの少なくとも1つを含み得るメモリ210は、プロセッサ205に命令またはデータのうちの少なくとも1つを与える。プロセッサ205は、メモリ210に記憶されたプロセッサ実行可能命令に基づいて、論理演算および算術演算を実行することができる。メモリ210に記憶された命令は、本明細書において説明される方法の少なくとも一部を実施するように実行され得る。例では、メモリ210の少なくとも一部分は、本明細書において説明されるような、NV-RAMなどの記憶媒体であり得る。
プロセッサ205は、1つまたは複数のプロセッサを用いて実装された処理システムを備えることがあり、またはその構成要素であることがある。1つまたは複数のプロセッサは、マイクロプロセッサ、マイクロコントローラ、デジタル信号プロセッサ(DSP)、フィールドプログラマブルゲートアレイ(FPGA)、プログラマブル論理デバイス(PLD)、特定用途向け集積回路(ASIC)、コントローラ、状態機械、ゲート論理、個別のハードウェア構成要素、専用のハードウェア有限状態機械、情報を操作すること(たとえば、計算、論理演算など)、別のデバイスを制御することなどのうちの少なくとも1つが可能である任意の他の適切なエンティティ、またはこれらの組合せを用いて実装され得る。処理システムは、ソフトウェアを記憶する非一時的機械可読媒体(たとえば、メモリ210)を含むこともできる。ソフトウェアは、ソフトウェア、ファームウェア、ミドルウェア、マイクロコード、ハードウェア記述言語などのうちの少なくとも1つとして呼ばれるか、これらの組合せとして呼ばれるかにかかわらず、任意のタイプの命令を意味することができる。命令は、(たとえば、ソースコード形式、バイナリコード形式、実行可能なコード形式、または任意の他の好適なコード形式の)コードを含み得る。命令は、プロセッサ実行可能であり、本明細書において説明される方法の少なくとも一部分を実行するように構成される。命令は、プロセッサ205によって実行されるとき、プロセッサ205を、本明細書において説明される機能の少なくとも一部をプロセッサに実行させる専用プロセッサへと変換することができる。
ユーザデバイス200はハウジング215も含み得る。ユーザデバイス200はまた、送信機220、受信機225、または、ユーザデバイス200と遠隔地との間で情報を通信するように構成されるこれらの組合せを含み得る。送信機220および受信機225は、トランシーバ230へと組み合わされ得る。アンテナ235がハウジング215に取り付けられ得る。アンテナ235は、送信機220、受信機225、またはこれらの組合せに電気的に結合され得る。ユーザデバイス200はまた、複数の送信機、複数の受信機、複数のトランシーバ、および/または複数のアンテナを含み得る(図2には示されていない)。
ユーザデバイス200はさらに、メモリ210に記憶されるべき情報(たとえば、データ)、メモリ210に記憶されている情報(たとえば、データ)、メモリ210から取り出されるべき情報(たとえば、データ)、メモリ210から取り出される情報(たとえば、データ)、またはこれらの組合せを処理するように構成される、メモリマネージャ240を備え得る。ある例では、メモリマネージャ240の少なくとも一部分はプロセッサ205に統合され得る。メモリマネージャ240は、メモリ210を異なる区分へと区分するように構成され得る。さらに、メモリマネージャ240は、データがメモリ210に書き込まれるときにあるデータがメモリ210のどこに記憶されるべきかを決定するように構成され得る。
ユーザデバイス200はまた、ユーザインターフェース245をさらに備え得る。ユーザインターフェース245は、キーパッド、マイクロフォン、スピーカー、ディスプレイなど、またはこれらの組合せを備え得る。ユーザインターフェース245は、ユーザデバイス200のユーザに情報を伝えることと、ユーザデバイス200のユーザから情報を受け取ることの少なくとも一方を行う、構成要素を含み得る。
ユーザデバイス200の構成要素は、バスシステム250によって一緒に結合され得る。バスシステム250は、データバス、電力バス、制御信号バス、ステータス信号バスなど、またはこれらの組合せを含み得る。ユーザデバイス200の構成要素は、様々な適切な機構を使用して互いに通信するように一緒に結合され得る。
図3は、不揮発性メモリ(NVM)305を更新するための例示的な方法300を示す。NVM305を更新するための方法300は、ユーザデバイス106A〜106L、アクセスポイント104A〜104G、またはユーザデバイス200のうちの少なくとも1つなどの、本明細書において説明される装置によって実行され得る。
方法300は、NVM305およびNVM305とは別のランダムアクセスメモリ(RAM)310を使用して実施される。NVM305は、データ記憶区分315およびバックアップエリア320へと区分される。RAM310は、データ記憶のための区分325を含み得る。
ステップ330において、データAがNVM305のデータ記憶区分315から取り出され、新しいデータA'が演算される。データA'は、RAM310に、たとえばデータ記憶のための区分325に記憶される。データAは、本明細書において説明されるものなどの、セキュアなトランザクションデータであり得る。また、データA'は、本明細書において説明されるものなどの、セキュアなトランザクションデータであり得る。
ステップ335において、データAは、NVM305のバックアップエリア320に記憶される。
ステップ340において、ヘッダフラグがセットされ(すなわち、有効にされ)、バックアップエリア320に記憶される。これは、ある中断の後の使用のためのバックアップを有効にする(すなわち、「準備する(arm)」)。
ステップ345において、データA'はRAM310からデータ記憶区分315に転送される。
ステップ350において、バックアップエリア320のヘッダフラグがリセットされる(すなわち、無効にされる)。これは、バックアップを無効にする(すなわち、「準備解除する(disarm)」)、したがってバックアップ機能が無効であることを示す。
図4は、不揮発性ランダムアクセスメモリ(NV-RAM)405をバックアップするための例示的な方法400を示す。NV-RAM405をバックアップするための方法400は、ユーザデバイス106A〜106L、アクセスポイント104A〜104G、またはユーザデバイス200のうちの少なくとも1つなどの、本明細書において説明される装置によって実行され得る。方法400は、NV-RAM405を使用して実施される。NV-RAM405は、RAM区分410およびNVM区分415へと区分される。RAM区分410は、フラグ420を記憶するように構成される領域と、データエリア425とを含む。NVM区分415は、データ430を記憶するように構成される領域を含む。RAM区分410およびNVM区分415は、連続的であっても、不連続的であってもよい。初期条件は、「データA」のコピーが、データエリア425とデータ430を記憶するように構成される領域との両方に記憶されることを含む。
ステップ435において、データAがデータエリア425から取り出され、新しいデータA'が演算される。新しいデータA'はデータエリア425に記憶される。データAは、本明細書において説明されるものなどの、セキュアなトランザクションデータであり得る。また、新しいデータA'は、本明細書において説明されるものなどの、セキュアなトランザクションデータであり得る。
ステップ440において、ヘッダフラグがセットされ(すなわち、有効にされ)、フラグ420を記憶するように構成される領域に記憶される。
ステップ445において、新しいデータA'が、RAM区分410内にあるデータエリア425から、NVM区分415内にあるデータ430を記憶するように構成される領域へとコピーされる(すなわち、更新される)。
ステップ450において、ヘッダフラグがリセットされ(すなわち、無効にされ)、フラグ420を記憶するように構成される領域に記憶される。
図5は、不揮発性ランダムアクセスメモリ(NV-RAM)をバックアップするための例示的な方法500を示す。NV-RAMをバックアップするための方法500は、ユーザデバイス106A〜106L、アクセスポイント104A〜104G、およびユーザデバイス200のうちの少なくとも1つなどの、本明細書において説明される装置によって実行され得る。ある例では、複数の更新段階が存在することができ、方法500は複数の更新段階のうちのある更新段階において実行される。
任意選択のブロック505において、NV-RAMは、不揮発性メモリ(NVM)領域およびランダムアクセスメモリ(RAM)領域へと区分される。
ブロック510において、NV-RAMのNVM領域に元のデータが記憶される。元のデータは、本明細書において説明されるものなどの、セキュアなトランザクションデータであり得る。
ブロック515において、NV-RAMのRAM領域に元のデータがコピーされる。NVM領域およびRAM領域は異なる領域である。
ブロック520において、更新されたデータが元のデータから演算される。更新されたデータはセキュアなトランザクションデータであり得る。
ブロック525において、RAM領域に更新されたデータが記憶される。
ブロック530において、RAM領域において更新済フラグが有効化される(すなわち、セットされる)。複数の更新段階が実装される場合、更新済フラグは、複数の更新段階のうちのある特定の更新段階の完了を示し得る。
ブロック535において、NVM領域に更新されたデータがコピーされる。
ブロック540において、RAM領域内にある更新済フラグが無効化される(すなわち、リセットされる)。
単一の更新段階が存在する場合、ある中断の後、RAM領域内にある更新済フラグのステータスが決定される。この中断は、NV-RAMへの電力の喪失、メモリ管理デバイス(たとえば、メモリマネージャ240)への電力の喪失、プロセッサ(たとえば、プロセッサ205)への電力の喪失、リブート、リセット、またはこれらの組合せであり得る。更新済フラグのステータスが有効である(すなわち、セットされている)場合、次いで更新されたデータがNVM領域にコピーされ、RAM領域内にある更新済フラグが無効化される(すなわち、リセットされる)。
複数の更新段階が存在する場合、ある中断の後、RAM領域内にある更新済フラグのステータスが決定される。この中断は、NV-RAMへの電力の喪失、メモリ管理デバイス(たとえば、メモリマネージャ240)への電力の喪失、プロセッサ(たとえば、プロセッサ205)への電力の喪失、リブート、リセット、またはこれらの組合せであり得る。更新済フラグは、複数の更新段階のうちのある特定の更新段階の完了を示す。更新済フラグのステータスが有効である場合、次いで更新されたデータがNVM領域にコピーされる。NVM領域は特定の更新段階と関連付けられる。また、更新済フラグのステータスが有効である(すなわち、セットされている)場合、RAM領域内にある更新済フラグが次いで無効化される(すなわち、リセットされる)。RAM領域は、複数の更新段階のうちの特定の更新段階と関連付けられる。
これらのブロックおよびステップは例を限定するものではない。現実的であれば、これらのブロックおよびステップが組み合わされてよく、かつ/または順序が並べ替えられてよい。
図6は、一連の相互に関連する機能モジュールとして表され、本明細書において提供される技法を提供し、または別様にサポートするように構成される、例示的なユーザデバイス装置600(たとえば、モバイル機器)を示す。NV-RAMを不揮発性メモリ(NVM)領域およびランダムアクセスメモリ(RAM)領域へと区分するためのモジュール605は、いくつかの態様では、たとえば本明細書において論じられるような通信デバイスに少なくとも対応し得る。NV-RAMのNVM領域に元のデータを記憶するためのモジュール610は、いくつかの態様では、たとえば本明細書において論じられるような通信デバイスに少なくとも対応し得る。NV-RAMのRAM領域に元のデータをコピーするためのモジュール615は、いくつかの態様では、たとえば本明細書において論じられるような通信デバイスに少なくとも対応し得る。元のデータから更新されたデータを演算するためのモジュール620は、いくつかの態様では、たとえば本明細書において論じられるような通信デバイスに少なくとも対応し得る。RAM領域に更新されたデータを記憶するためのモジュール625は、いくつかの態様では、たとえば本明細書において論じられるような通信デバイスに少なくとも対応し得る。RAM領域内にある更新済フラグを有効化するためのモジュール630は、いくつかの態様では、たとえば本明細書において論じられるような通信デバイスに少なくとも対応し得る。NVM領域に更新されたデータをコピーするためのモジュール635は、いくつかの態様では、たとえば本明細書において論じられるような通信デバイスに少なくとも対応し得る。RAM領域内にある更新済フラグを無効化するためのモジュール640は、いくつかの態様では、たとえば本明細書において論じられるような通信デバイスに少なくとも対応し得る。
さらに、本明細書において開示された例において説明される、例示的な論理ブロック、モジュール、回路、およびステップは、現実的であれば、電子ハードウェア、コンピュータソフトウェア、または両方の組合せとして実装され得ることを、当業者は諒解するであろう。ハードウェアとソフトウェアの互換性を明確に示すために、本明細書では例示的な構成要素、ブロック、モジュール、回路、およびステップが全般にその機能に関して説明された。そのような機能が、ハードウェアとして実装されるか、ソフトウェアとして実装されるかは、具体的な適用例と、システム全体に課される設計制約とによって決まる。当業者は、説明された機能を具体的な適用例ごとに様々な方法で実現し得るが、そのような実装形態の決定は、本開示の範囲からの逸脱をもたらすものと解釈されるべきではない。
本明細書において開示される例に関して説明される方法、シーケンス、および/またはアルゴリズムの少なくとも一部分は、直接ハードウェアにおいて、プロセッサ(たとえば、本明細書において説明されるプロセッサ)によって実行されるソフトウェアにおいて、またはその2つの組合せにおいて具現化され得る。ある例では、プロセッサは複数の個別のハードウェア構成要素を含む。ソフトウェアモジュールは、ランダムアクセスメモリ(RAM)、フラッシュメモリ、読取り専用メモリ(ROM)、消去可能プログラマブル読取り専用メモリ(EPROM)、電気的消去可能プログラマブル読取り専用メモリ(EEPROM)、レジスタ、ハードディスク、リムーバブルディスク、コンパクトディスク読取り専用メモリ(CD-ROM)、加入者識別モジュール(SIM)カード、汎用加入者識別モジュール(USIM)カード、および/または任意の他の形態の記憶媒体などの、記憶媒体(たとえば、メモリデバイス)に存在し得る。例示的な記憶媒体(たとえば、メモリデバイス)は、プロセッサが記憶媒体から情報を読み取り、かつ/または記憶媒体に情報を書き込むことができるように、プロセッサに結合され得る。ある例では、記憶媒体はプロセッサと一体であり得る。
さらに、本明細書において提供される例は、たとえば、コンピューティングデバイスの要素によって実行されるべきアクションのシーケンスに関して説明される。本明細書において説明されるアクションは、特定の回路(たとえば、特定用途向け集積回路(ASIC))によって、1つもしくは複数のプロセッサによって実行されるプログラム命令によって、または両方の組合せによって実行され得る。さらに、本明細書において説明される一連のアクションは、実行されると、関連するプロセッサ(たとえば、専用プロセッサ)に本明細書において説明される機能の少なくとも一部分を実行させるコンピュータ命令の対応するセットを記憶している任意の形のコンピュータ可読記憶媒体内で完全に具現化されるものと考えられ得る。したがって、例は、本開示の範囲内にすべて入ることが企図されているいくつかの異なる形態であり得る。加えて、本明細書において説明される例ごとに、任意のそのような例の対応する電気回路が、本明細書では、たとえば、説明されるアクションを実行する「ように構成された論理」として説明されることがある。
開示されたデバイスおよび方法は、非一時的(すなわち、一時的ではない)コンピュータ可読媒体上に記憶され得る、Graphic Database System Two(GDSII)互換フォーマット、Open Artwork System Interchange Standard(OASIS)互換フォーマット、および/またはGERBER(たとえば、RS-274D、RS-274Xなど)互換フォーマットのコンピュータ実行可能ファイルとして設計されることが可能であり、かつ構成されることが可能である。ファイルは、ファイルに基づき、リソグラフィデバイスを用いて、集積デバイスを作製する作製ハンドラに提供され得る。本明細書において説明される構造の少なくとも一部分を形成するための材料の堆積は、物理気相堆積(PVD、たとえば、スパッタリング)、プラズマ強化化学気相堆積(PECVD)、熱化学気相堆積(熱CVD)、および/またはスピンコーティングなどの堆積技法を使用して実行され得る。本明細書において説明される構造の少なくとも一部分を形成するための材料のエッチングは、プラズマエッチングなどのエッチング技法を使用して実行され得る。一例では、集積デバイスは半導体ウェハ上にある。半導体ウェハは、半導体ダイへと切削され、半導体チップへとパッケージングされ得る。半導体チップは、本明細書において説明されるデバイス(たとえば、モバイルデバイス、アクセスデバイスなど)において利用され得る。
本明細書において提供される少なくとも1つの例は、プロセッサ(たとえば、専用プロセッサ)に、プロセッサおよび任意の他の協働するデバイスを、本明細書において説明される機能および/または本明細書において説明される方法の少なくとも一部を実行するように構成される機械(たとえば、専用プロセッサ)へと変換させるように構成される、プロセッサ実行可能命令を記憶した非一時的(non-transitory)(すなわち、非一時的(non-transient))機械可読媒体および/または非一時的(non-transitory)(すなわち、非一時的(non-transient))コンピュータ可読媒体を含み得る。本明細書において説明される機能の少なくとも一部を実行することは、本明細書において説明される機能の少なくとも一部を開始することを含み得る。ある例では、記憶されている命令の実行は、プロセッサおよび任意の他の協働デバイスを本明細書において説明される装置の少なくとも一部へと変換することができる。非一時的(non-transitory)(すなわち、非一時的(non-transient))機械可読媒体は特に、一時的な伝播信号を含まない。さらに、本発明の少なくとも1つの実施形態は、本明細書において説明される方法の少なくとも一部を具現化するコンピュータ可読媒体を含み得る。したがって、本明細書において説明される機能を実行するための任意の手段が、本発明の少なくとも1つの実施形態に含まれる。非一時的(non-transitory)(すなわち、非一時的(non-transient))機械可読媒体は特に、一時的な伝播信号を含まない。
本出願において記述または図示されるものは、構成要素、ステップ、ブロック、特徴、物体、利益、利点、または均等物が特許請求の範囲に記載されているかどうかにかかわらず、いずれの構成要素、ステップ、ブロック、特徴、物体、利益、利点、または均等物も公に供することを意図していない。
本開示は例について説明するが、添付の特許請求の範囲によって定義される範囲から逸脱することなく、変更および修正が本明細書において開示される例に対して行われ得る。本開示は、具体的に開示される例のみに限定されることは意図されない。
100 ワイヤレス通信ネットワーク
102 セル
104 アクセスポイント
106 ユーザデバイス
200 ユーザデバイス
205 プロセッサ
210 メモリ
215 ハウジング
220 送信機
225 受信機
230 トランシーバ
235 アンテナ
240 メモリマネージャ
245 ユーザインターフェース
250 バスシステム
300 方法
305 不揮発性メモリ(NVM)
310 ランダムアクセスメモリ(RAM)
315 データ記憶区分
320 バックアップエリア
325 データ記憶のための区分
400 方法
405 不揮発性ランダムアクセスメモリ(NV-RAM)
410 RAM区分
415 NVM区分
420 フラグ
425 データエリア
430 データ
500 方法
600 ユーザデバイス装置
605 NV-RAMを不揮発性メモリ(NVM)領域およびランダムアクセスメモリ(RAM)領域へと区分するためのモジュール
610 NV-RAMのNVM領域に元のデータを記憶するためのモジュール
615 NV-RAMのRAM領域に元のデータをコピーするためのモジュール
620 元のデータから更新されたデータを演算するためのモジュール
625 RAM領域に更新されたデータを記憶するためのモジュール
630 RAM領域内にある更新済フラグを有効化するためのモジュール
635 NVM領域に更新されたデータをコピーするためのモジュール
640 RAM領域内にある更新済フラグを無効化するためのモジュール

Claims (30)

  1. 不揮発性ランダムアクセスメモリ(NV-RAM)を更新するための方法であって、
    前記NV-RAMの不揮発性メモリ(NVM)領域に元のデータを記憶するステップと、
    前記NV-RAMのランダムアクセスメモリ(RAM)領域に前記元のデータをコピーするステップであって、前記NVM領域および前記RAM領域が異なる領域である、ステップと、
    前記元のデータから更新されたデータを演算するステップと、
    前記RAM領域に前記更新されたデータを記憶するステップと、
    前記RAM領域内にある更新済フラグを有効化するステップと、
    前記NVM領域に前記更新されたデータをコピーするステップと、
    前記RAM領域内にある前記更新済フラグを無効化するステップとを備える、方法。
  2. ある中断の後、前記RAM領域内にある前記更新済フラグのステータスを決定するステップと、
    前記更新済フラグの前記ステータスが有効である場合、前記更新されたデータを前記NVM領域にコピーするステップと、
    前記更新済フラグの前記ステータスが有効である場合、前記RAM領域内にある前記更新済フラグを無効化するステップとをさらに備える、請求項1に記載の方法。
  3. 前記中断が、前記NV-RAMへの電力の喪失、メモリ管理デバイスへの電力の喪失、プロセッサへの電力の喪失、リブート、リセット、またはこれらの組合せである、請求項2に記載の方法。
  4. ある中断の後、前記RAM領域内にある前記更新済フラグのステータスを決定するステップであって、前記更新済フラグが、複数の更新段階のうちの特定の更新段階の完了を示す、ステップと、
    前記更新済フラグの前記ステータスが有効である場合、前記NVM領域に前記更新されたデータをコピーするステップであって、前記NVM領域が前記特定の更新段階と関連付けられる、ステップと、
    前記更新済フラグの前記ステータスが有効である場合、前記RAM領域内にある前記更新済フラグを無効化するステップであって、前記RAM領域が前記特定の更新段階と関連付けられる、ステップとをさらに備える、請求項1に記載の方法。
  5. 前記複数の更新段階のうちの後続の更新段階において更新を実行するステップをさらに備える、請求項4に記載の方法。
  6. 前記中断が、前記NV-RAMへの電力の喪失、メモリ管理デバイスへの電力の喪失、プロセッサへの電力の喪失、リブート、リセット、またはこれらの組合せである、請求項4に記載の方法。
  7. 前記更新済フラグが、複数の更新段階のうちの特定の更新段階の完了を示す、請求項1に記載の方法。
  8. 前記NV-RAMを前記NVM領域および前記RAM領域へと区分するステップをさらに備える、請求項1に記載の方法。
  9. 前記元のデータがセキュアなトランザクションデータであり、前記更新されるデータがセキュアなトランザクションデータであり、またはこれらの組合せである、請求項1に記載の方法。
  10. 不揮発性ランダムアクセスメモリ(NV-RAM)を更新するように構成される装置であって、
    不揮発性メモリ(NVM)領域およびランダムアクセスメモリ(RAM)領域を伴って構成される前記NV-RAMであって、前記NVM領域および前記RAM領域が異なる領域である、前記NV-RAMと、
    前記NV-RAMに結合されるプロセッサと、
    前記プロセッサに結合され、前記プロセッサに、
    前記NVM領域へ元のデータを記憶させ、
    前記RAM領域へ前記元のデータをコピーさせ、
    前記元のデータから更新されたデータを演算させ、
    前記RAM領域へ前記更新されたデータを記憶させ、
    前記RAM領域内にある更新済フラグを有効化させ、
    前記NVM領域へ前記更新されたデータをコピーさせ、
    前記RAM領域内にある前記更新済フラグを無効化させる
    ように構成されるメモリとを備える、装置。
  11. 前記メモリがさらに、前記プロセッサに、
    ある中断の後、前記RAM領域内にある前記更新済フラグのステータスを決定させ、
    前記更新済フラグの前記ステータスが有効である場合、前記更新されたデータを前記NVM領域へコピーさせ、
    前記更新済フラグの前記ステータスが有効である場合、前記RAM領域内にある前記更新済フラグを無効化させるように構成される、請求項10に記載の装置。
  12. 前記中断が、前記NV-RAMへの電力の喪失、メモリ管理デバイスへの電力の喪失、プロセッサへの電力の喪失、リブート、リセット、またはこれらの組合せである、請求項11に記載の装置。
  13. 前記メモリがさらに、前記プロセッサに、
    ある中断の後、前記RAM領域内にある前記更新済フラグのステータスを決定することであって、前記更新済フラグが、複数の更新段階のうちの特定の更新段階の完了を示す、決定することと、
    前記更新済フラグの前記ステータスが有効である場合、前記NVM領域へ前記更新されたデータをコピーすることであって、前記NVM領域が前記特定の更新段階と関連付けられる、コピーすることと、
    前記更新済フラグの前記ステータスが有効である場合、前記RAM領域内にある前記更新済フラグを無効化することであって、前記RAM領域が前記特定の更新段階と関連付けられる、無効化することと
    を行わせるように構成される、請求項10に記載の装置。
  14. 前記メモリがさらに、前記プロセッサに、前記複数の更新段階のうちの後続の更新段階において更新を実行させるように構成される、請求項13に記載の装置。
  15. 前記中断が、前記NV-RAMへの電力の喪失、メモリ管理デバイスへの電力の喪失、プロセッサへの電力の喪失、リブート、リセット、またはこれらの組合せである、請求項13に記載の装置。
  16. 前記更新済フラグが、複数の更新段階のうちの特定の更新段階の完了を示す、請求項10に記載の装置。
  17. 前記メモリがさらに、前記プロセッサに、前記NV-RAMを前記NVM領域および前記RAM領域へと区分させるように構成される、請求項10に記載の装置。
  18. 前記元のデータがセキュアなトランザクションデータであり、前記更新されるデータがセキュアなトランザクションデータであり、またはこれらの組合せである、請求項10に記載の装置。
  19. 前記プロセッサの少なくとも一部が半導体ダイに組み込まれる、請求項10に記載の装置。
  20. 前記プロセッサが統合される、基地局またはモバイルデバイスのうちの少なくとも1つをさらに備える、請求項10に記載の装置。
  21. モバイルデバイス、音楽プレーヤ、ビデオプレーヤ、エンターテインメントユニット、ナビゲーションデバイス、通信デバイス、タブレット、コンピュータ、またはこれらの組合せである、請求項10に記載の装置。
  22. 前記プロセッサが、マイクロプロセッサ、マイクロコントローラ、デジタル信号プロセッサ、フィールドプログラマブルゲートアレイ、プログラマブル論理デバイス、特定用途向け集積回路、コントローラ、非汎用の専用プロセッサ、状態機械、ゲート論理、個別のハードウェア構成要素、専用のハードウェア有限状態機械、またはこれらの組合せであり、
    前記NV-RAMが、スピン注入トルク磁気抵抗ランダムアクセスメモリまたは強誘電性RAMである、請求項10に記載の装置。
  23. プロセッサに、
    不揮発性ランダムアクセスメモリ(NV-RAM)の不揮発性メモリ(NVM)領域へ元のデータを記憶させ、
    前記NV-RAMのランダムアクセスメモリ(RAM)領域へ前記元のデータをコピーすることであって、前記NVM領域および前記RAM領域が異なる領域である、コピーすることと、
    前記元のデータから更新されたデータを演算することと、
    前記RAM領域へ前記更新されたデータを記憶することと、
    前記RAM領域内にある更新済フラグを有効化することと、
    前記NVM領域へ前記更新されたデータをコピーすることと、
    前記RAM領域内にある前記更新済フラグを無効化することと
    を行わせるように構成されるプロセッサ実行可能命令を記憶した、コンピュータ可読記憶媒体。
  24. 前記プロセッサ実行可能命令がさらに、前記プロセッサに、
    ある中断の後、前記RAM領域内にある前記更新済フラグのステータスを決定させ、
    前記更新済フラグの前記ステータスが有効である場合、前記更新されたデータを前記NVM領域へコピーさせ、
    前記更新済フラグの前記ステータスが有効である場合、前記RAM領域内にある前記更新済フラグを無効化させる命令を含む、請求項23に記載のコンピュータ可読記憶媒体。
  25. 前記プロセッサ実行可能命令がさらに、前記プロセッサに、
    ある中断の後、前記RAM領域内にある前記更新済フラグのステータスを決定することであって、前記更新済フラグが、複数の更新段階のうちの特定の更新段階の完了を示す、決定することと、
    前記更新済フラグの前記ステータスが有効である場合、前記NVM領域へ前記更新されたデータをコピーすることであって、前記NVM領域が前記特定の更新段階と関連付けられる、コピーすることと、
    前記更新済フラグの前記ステータスが有効である場合、前記RAM領域内にある前記更新済フラグを無効化することであって、前記RAM領域が前記特定の更新段階と関連付けられる、無効化することと
    を行わせる命令を含む、請求項23に記載のコンピュータ可読記憶媒体。
  26. 前記更新済フラグが、複数の更新段階のうちの特定の更新段階の完了を示す、請求項23に記載のコンピュータ可読記憶媒体。
  27. 不揮発性ランダムアクセスメモリ(NV-RAM)を更新するように構成される装置であって、
    前記NV-RAMの不揮発性メモリ(NVM)領域に元のデータを記憶するための手段と、
    前記NV-RAMのランダムアクセスメモリ(RAM)領域に前記元のデータをコピーするための手段であって、前記NVM領域および前記RAM領域が異なる領域である、手段と、
    前記元のデータから更新されたデータを演算するための手段と、
    前記RAM領域に前記更新されたデータを記憶するための手段と、
    前記RAM領域内にある更新済フラグを有効化するための手段と、
    前記NVM領域に前記更新されたデータをコピーするための手段と、
    前記RAM領域内にある前記更新済フラグを無効化するための手段とを備える、装置。
  28. ある中断の後、前記RAM領域内にある前記更新済フラグのステータスを決定するための手段と、
    前記更新済フラグの前記ステータスが有効である場合、前記NVM領域に前記更新されたデータをコピーするための手段と、
    前記更新済フラグの前記ステータスが有効である場合、前記RAM領域内にある前記更新済フラグを無効化するための手段とをさらに備える、請求項27に記載の装置。
  29. ある中断の後、前記RAM領域内にある前記更新済フラグのステータスを決定するための手段であって、前記更新済フラグが、複数の更新段階のうちの特定の更新段階の完了を示す、手段と、
    前記更新済フラグの前記ステータスが有効である場合、前記NVM領域に前記更新されたデータをコピーするための手段であって、前記NVM領域が前記特定の更新段階と関連付けられる、手段と、
    前記更新済フラグの前記ステータスが有効である場合、前記RAM領域内にある前記更新済フラグを無効化するための手段であって、前記RAM領域が前記特定の更新段階と関連付けられる、手段とをさらに備える、請求項27に記載の装置。
  30. 前記更新済フラグが、複数の更新段階のうちの特定の更新段階の完了を示す、請求項27に記載の装置。
JP2018513574A 2015-09-19 2016-09-01 セキュアなトランザクション管理技法 Pending JP2018528546A (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US14/859,275 2015-09-19
US14/859,275 US20170083254A1 (en) 2015-09-19 2015-09-19 Secure transaction management techniques
PCT/US2016/049886 WO2017048521A1 (en) 2015-09-19 2016-09-01 Secure transaction management techniques

Publications (1)

Publication Number Publication Date
JP2018528546A true JP2018528546A (ja) 2018-09-27

Family

ID=56926318

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2018513574A Pending JP2018528546A (ja) 2015-09-19 2016-09-01 セキュアなトランザクション管理技法

Country Status (6)

Country Link
US (1) US20170083254A1 (ja)
EP (1) EP3350743B1 (ja)
JP (1) JP2018528546A (ja)
KR (1) KR20180054795A (ja)
CN (1) CN108027862B (ja)
WO (1) WO2017048521A1 (ja)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7089423B2 (ja) * 2018-07-12 2022-06-22 ルネサスエレクトロニクス株式会社 情報処理装置及び制御方法
TWI696951B (zh) * 2018-08-31 2020-06-21 威剛科技股份有限公司 儲存裝置異常斷電的處理系統和方法
EP4024254A1 (en) * 2020-12-31 2022-07-06 Idemia Identity & Security France Method and device for updating data
KR20220125557A (ko) * 2021-03-05 2022-09-14 삼성전자주식회사 보안 데이터 처리 방법 및 장치

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2666425A1 (fr) * 1990-08-31 1992-03-06 Gemplus Card Int Procede et dispositif de mise a jour d'informations dans une memoire et leur utilisation dans les cartes a memoire.
US5341493A (en) * 1990-09-21 1994-08-23 Emc Corporation Disk storage system with write preservation during power failure
US6289455B1 (en) * 1999-09-02 2001-09-11 Crypotography Research, Inc. Method and apparatus for preventing piracy of digital content
CA2357382A1 (en) * 2001-09-17 2003-03-17 Soma Networks, Inc. Software update method, apparatus and system
CN101326492B (zh) * 2005-10-06 2013-07-17 雷德本德有限公司 用于更新包括压缩版本的内容的方法和系统
US20080320263A1 (en) * 2007-06-20 2008-12-25 Daniel Nemiroff Method, system, and apparatus for encrypting, integrity, and anti-replay protecting data in non-volatile memory in a fault tolerant manner
US10126950B2 (en) * 2014-12-22 2018-11-13 Intel Corporation Allocating and configuring persistent memory

Also Published As

Publication number Publication date
EP3350743A1 (en) 2018-07-25
CN108027862A (zh) 2018-05-11
KR20180054795A (ko) 2018-05-24
CN108027862B (zh) 2021-07-02
WO2017048521A1 (en) 2017-03-23
EP3350743B1 (en) 2021-05-05
US20170083254A1 (en) 2017-03-23

Similar Documents

Publication Publication Date Title
US11093651B2 (en) Cross-chain authentication
CN106025543B (zh) 天线装置和具有天线装置的电子设备
US20190379659A1 (en) Portable biometric authentication device and terminal device using near field communication
JP2018528546A (ja) セキュアなトランザクション管理技法
CN107710220B (zh) 存储器高速缓存和高速缓存的软件模块标识的安全处理
CN107635078B (zh) 游戏控制方法及设备
CN107797868B (zh) 资源调整方法及装置
KR101907601B1 (ko) 오버로드된 제스처 처리
JP2015509618A (ja) 位置ベース言語モデリングを使用した自動入力信号認識
US11250421B2 (en) Storing secure credential information in different regions
US20140075023A1 (en) Methods and apparatuses for lawful interception through a subscription manager
CN108196814A (zh) 语音输入方法及相关产品
EP2939200A1 (en) Method and apparatus for secure advertising
TW201901551A (zh) 一種安全載體的配置方法及裝置
KR20170013270A (ko) 플래시 메모리 기반 저장 디바이스의 입력/출력 가상화 (iov) 호스트 제어기 (hc) (iov-hc)
WO2017097258A1 (zh) 垃圾信息的拦截方法、装置、计算机程序及可读介质
CN116491110A (zh) 用于执行边缘计算服务的电子装置和电子装置的操作方法
US20210011736A1 (en) Method and apparatus for managing application
US10228783B2 (en) System and method for ESD protection in a touch screen display
CN107046520B (zh) 用于提供众包服务的方法和设备
EP4187420A1 (en) Resource management method, computing device, computing equipment, and readable storage medium
KR20150116720A (ko) 메모리 시스템 및 이를 포함하는 전자 장치
US20150006727A1 (en) Method and apparatus for restricting use of an electronic device
CN108037839B (zh) 文字输入方法及相关产品
CN109690956B (zh) 电子设备和用于电子设备的方法