WO2026014107A1

WO2026014107A1 - スイッチング電源装置

Info

Publication number: WO2026014107A1
Application number: PCT/JP2025/019871
Authority: WO
Inventors: 寛之高辻; 達也細谷
Original assignee: Murata Manufacturing Co Ltd
Current assignee: Murata Manufacturing Co Ltd
Priority date: 2024-07-12
Filing date: 2025-06-02
Publication date: 2026-01-15
Anticipated expiration: 2027-01-12

Abstract

スイッチング電源装置（１０）は、入力キャパシタ（３１）と、入力キャパシタ（３１）に対して電気接続された第１スイッチング素子（Ｑ１）および第２スイッチング素子（Ｑ２）と、第１端子と第２端子とを有するインダクタ（２０）と、出力キャパシタ（３２）と、を備える。スイッチング電源装置（１０）は、入力キャパシタ（３１）、第１スイッチング素子（Ｑ１）、第２スイッチング素子（Ｑ２）、インダクタ（２０）、および、出力キャパシタ（３２）が実装された回路基板（６０）を備える。回路基板（６０）は、それぞれに導体パターンが形成された複数の絶縁体層（６０１－６０３）を積層してなる積層回路基板で構成され、第１主面（６１）と第２主面（６２）とを備える。インダクタ（２０）は、第１主面（６１）に実装される。導体パターンは、第１スイッチング素子（Ｑ１）および第２スイッチング素子（Ｑ２）の接続ノードと第１端子とを電気接続する第１配線パターンと、第２端子と出力キャパシタを電気接続する第２配線パターンと、積層回路基板の内層に形成されたグランド導体パターン（５０）と、を有する。インダクタ（２０）は、磁束が回路基板（６０）に垂直になることが可能なように配置される。グランド導体パターン（５０）における第１主面（６１）に直交する方向に視てインダクタ（２０）と重なる部分は、導体部とスリット（ＳＬＩＴ）とで形成される。第１配線パターンの面積は、インダクタ（２０）を第１主面（６１）に投影した投影面積よりも小さく、第２配線パターンの面積は、インダクタ（２０）の投影面積と同じまたは大きく、入力キャパシタ（３１）、第１配線パターン、第２配線パターン、出力キャパシタ（３２）、および、グランド導体パターン（５０）による電気閉回路であるノイズ平衡化回路を構成する。

Description

スイッチング電源装置

　本発明は、スイッチング電源装置の構造に関する。

　特許文献１には、パワーインダクタを備える電源システムが記載されている。特許文献１の電源システムでは、パワーインダクタは、プリント基板の第１主面に実装されている。

　プリント基板の内層にはグランド導体が形成されている。グランド導体は、パワーインダクタの直下にも形成されている。

特許第６４８５５３号明細書

　しかしながら、特許文献１の構成では、パワーインダクタから生じた磁束がグランド導体を通り、グランド導体に渦電流が発生してしまう。これにより、パワーインダクタから発生するノイズの放射は抑制できるが、電源システムにおける電力損失は増加し、電力変換効率が低下してしまう。

　したがって、本発明の目的は、パワーインダクタからのノイズの放射を抑制しながら、電力損失および電力変換効率の低下を抑制することにある。

　本発明の一実施形態に係るスイッチング電源装置は、入力キャパシタと、入力キャパシタに対して電気接続された第１スイッチング素子および第２スイッチング素子と、第１端子と第２端子とを有するインダクタと、出力キャパシタと、を備える。

　スイッチング電源装置は、入力キャパシタ、第１スイッチング素子、第２スイッチング素子、インダクタ、および、出力キャパシタが実装された回路基板を備える。回路基板は、それぞれに導体パターンが形成された複数の絶縁体層を積層してなる積層回路基板で構成され、第１主面と第２主面とを備える。インダクタは、第１主面に実装される。

　導体パターンは、第１スイッチング素子および第２スイッチング素子の接続ノードと第１端子とを電気接続する第１配線パターンと、第２端子と出力キャパシタを電気接続する第２配線パターンと、積層回路基板の内層に形成されたグランド導体パターンと、を有する。インダクタは、磁束が回路基板に垂直になることが可能なように配置される。グランド導体パターンにおける第１主面に直交する方向に視てインダクタと重なる部分は、導体部とスリットとで形成される。

　第１配線パターンの面積は、インダクタを第１主面に投影した投影面積よりも小さく、第２配線パターンの面積は、インダクタの投影面積と同じまたは大きく、入力キャパシタ、第１配線パターン、第２配線パターン、出力キャパシタ、および、グランド導体パターンによる電気閉回路であるノイズ平衡化回路を構成する。

　この構成では、インダクタの発生する磁界による渦電流の発生は、グランド導体パターンのスリットによって形成される導体の非形成部が存在することで抑制される。また、インダクタの発生するノイズは、グランド導体パターンのスリットを形成した際に残る導体によってグランド導体パターンに伝搬され、ノイズ平衡化回路によって閉じ込められる。これにより、ノイズの外部への放射（漏洩）は抑制される。

　この発明の一実施形態に係るスイッチング電源装置は、入力キャパシタと、入力キャパシタに対して電気接続された第１スイッチング素子および第２スイッチング素子と、第１端子と第２端子とを有するインダクタと、出力キャパシタと、を備える。

　導体パターンは、積層回路基板に形成された入力キャパシタと第１スイッチング素子とを電気接続する入力電源配線パターンと、第１スイッチング素子および第２スイッチング素子の接続ノードと第１端子とを電気接続する第１配線パターンと、第２端子と出力キャパシタを電気接続する第２配線パターンと、を有する。インダクタは、磁束が回路基板に垂直になるように配置される。入力電源配線パターンは、第１主面に直交する方向に視てインダクタと重なる部分に、導体が形成されていないスリットを有する。

　第１配線パターンの面積は、インダクタを前記第１主面に投影した投影面積よりも小さくし、第２配線パターンの面積は、インダクタの投影面積と略同じまたは大きくして、入力キャパシタ、入力電源配線パターン、第１配線パターン、第２配線パターン、および、出力キャパシタによる電気閉回路であるノイズ平衡化回路を構成する。

　この構成では、インダクタの発生する磁界による渦電流の発生は、入力電源配線パターンのスリットによって形成される導体の非形成部が存在することで抑制される。また、インダクタの発生するノイズは、入力電源配線パターンのスリットを形成した際に残る導体によって入力電源配線パターンに伝搬され、ノイズ平衡化回路によって閉じ込められる。これにより、ノイズの外部への放射（漏洩）は抑制される。

　導体パターンは、第１スイッチング素子および前記第２スイッチング素子の接続ノードと前記第１端子とを電気接続する第１配線パターンと、第２端子と出力キャパシタを電気接続する第２配線パターンと、積層回路基板に形成された出力キャパシタと出力端子とを電気接続する出力電源配線パターンと、を有する。インダクタは、磁束が回路基板に垂直になるように配置される。出力電源配線パターンは、第１主面に直交する方向に視てインダクタと重なる部分に、導体が形成されていないスリットを有する。

　第１配線パターンの面積は、インダクタを第１主面に投影した投影面積よりも小さくし、第２配線パターンの面積は、インダクタの投影面積と略同じまたは大きくして、入力キャパシタ、第１配線パターン、第２配線パターン、出力キャパシタ、および、出力電源配線パターンによる電気閉回路であるノイズ平衡化回路を構成する。

　この構成では、インダクタの発生する磁界による渦電流の発生は、出力電源配線パターンのスリットによって形成される導体の非形成部が存在することで抑制される。また、インダクタの発生するノイズは、出力電源配線パターンのスリットを形成した際に残る導体によって出力電源配線パターンに伝搬され、ノイズ平衡化回路によって閉じ込められる。これにより、ノイズの外部への放射（漏洩）は抑制される。

　この発明によれば、パワーインダクタからのノイズの放射を抑制でき、同時に、電力損失および電力変換効率の低下を抑制できる。

図１は、本発明の第１の実施形態に係るスイッチング電源装置の構成の一例を示す回路図である。図２（Ａ）は、本発明の第１の実施形態に係るスイッチング電源装置の物理的および電気的構造の一部を示す平面図であり、図２（Ｂ）は、図２（Ａ）に示す箇所の断面図である。図３（Ａ）は、グランド導体パターンに形成されたスリットの平面図であり、図３（Ｂ）は、スリットの形成部の断面図であり、図３（Ｃ）は、スリットをインダクタとの位置関係、大きさを比較する平面図である。図４は、本発明の第１の実施形態に係るスイッチング電源装置におけるＥＭＩノイズの流れを概略的に示す図である。図５（Ａ）は、渦電流が発生する場合と渦電流が発生しない場合での出力電流値に対する電力変換効率の変化を示すグラフであり、図５（Ｂ）は、本願発明の構成と比較構成とのノイズレベルの周波数特性を示す図である。図６（Ａ）は、本発明の第１の実施形態に係るインダクタの一例を示す平面図であり、図６（Ｂ）は、その側面図である。図７は、本発明の第２の実施形態に係るスイッチング電源装置の物理的および電気的構造の一部を示す断面図である。図８は、本発明の第２の実施形態に係るスイッチング電源装置におけるＥＭＩノイズの流れを概略的に示す図である。図９は、本発明の第３の実施形態に係るスイッチング電源装置の物理的および電気的構造の一部を示す断面図である。図１０は、本発明の第３の実施形態に係るスイッチング電源装置におけるＥＭＩノイズの流れを概略的に示す図である。図１１は、本発明の第４の実施形態に係るスイッチング電源装置の物理的および電気的構造の一部を示す断面図である。図１２は、本発明の第４の実施形態に係るスイッチング電源装置におけるＥＭＩノイズの流れを概略的に示す図である。図１３は、本発明の第５の実施形態に係るスイッチング電源装置の物理的および電気的構造の一部を示す断面図である。図１４は、本発明の第５の実施形態に係るスイッチング電源装置におけるＥＭＩノイズの流れを概略的に示す図である。

　［第１の実施形態］
　本発明の第１の実施形態に係るスイッチング電源装置について、図を参照して説明する。

　（スイッチング電源装置１０の構成）
　図１は、本発明の第１の実施形態に係るスイッチング電源装置の構成の一例を示す回路図である。

　図１に示すように、スイッチング電源装置１０は、スイッチングＩＣ１１、インダクタ２０、入力キャパシタ３１、および、出力キャパシタ３２を備える。

　スイッチング電源装置１０は、直流電源８１に電気接続されており、負荷８２に電気接続されている。

　入力キャパシタ３１は、直流電源８１に並列に電気接続されている。入力キャパシタ３１は、キャパシタを構成する構造体、キャパシタ外部端子３１０１、およびキャパシタ外部端子３１０２を備える。

　直流電源８１の正極とキャパシタ外部端子３１０１とは、入力側Ｈｉ電位配線パターン４３に接続されている。入力側Ｈｉ電位配線パターン４３が、「入力電源配線パターン」に対応する。直流電源８１の正極と入力キャパシタ３１（キャパシタ外部端子３１０１）との接続点がノードＮＤ１Ｈである。

　直流電源８１の負極とキャパシタ外部端子３１０２とは、グランド導体パターン５０に接続されている。グランド導体パターン５０は、スイッチング電源装置１０としてのグランド（基準電位）となる導体パターンである。直流電源８１の負極と入力キャパシタ３１（キャパシタ外部端子３１０２）との接続点がノードＮＤｌＬである。

　スイッチングＩＣ１１は、スイッチング制御回路１１１、スイッチング素子Ｑ１、および、スイッチング素子Ｑ２を備える。スイッチング素子Ｑ１が「第１スイッチング素子」に対応し、スイッチング素子Ｑ２が「第２スイッチング素子」に対応する。スイッチング素子Ｑ１およびスイッチング素子Ｑ２は、電力用半導体素子であり、例えば、Ｎ型のＭＯＳ－ＦＥＴによって構成される。

　スイッチングＩＣ１１は、Ｈｉ側入力端子Ｐ０１、基準電位接続端子Ｐ０２、スイッチング素子用外部端子Ｐ１１、および、スイッチング素子用外部端子Ｐ１２を備える。なお、スイッチングＩＣ１１は、他の端子も備えているが、図１では図示および説明は省略する。

　Ｈｉ側入力端子Ｐ０１は、入力側Ｈｉ電位配線パターン４３に接続されている。基準電位接続端子Ｐ０２は、グランド導体パターン５０に接続されている。

　スイッチング素子Ｑ１とスイッチング素子Ｑ２とは、スイッチング素子用外部端子Ｐ１１、Ｐ１２を通じて直列に電気接続される。より具体的には、スイッチング素子Ｑ１のソースは、スイッチング素子用外部端子Ｐ１１に接続されており、スイッチング素子Ｑ２のドレインは、スイッチング素子用外部端子Ｐ１２に接続されている。スイッチング素子用外部端子Ｐ１１とスイッチング素子用外部端子Ｐ１２とは、配線パターン４１を通じて接続されている。これにより、スイッチング素子Ｑ１のソースと、スイッチング素子Ｑ２のドレインとが接続される。スイッチング素子Ｑ１とスイッチング素子Ｑ２との接続点がノードＮＤ０である。

　スイッチング素子Ｑ１およびスイッチング素子Ｑ２は、入力キャパシタ３１に電気接続されている。より具体的には、スイッチング素子Ｑ１のドレインは、Ｈｉ側入力端子Ｐ０１、入力側Ｈｉ電位配線パターン４３を通じて入力キャパシタ３１のＨｉ側のノードＮＤ１Ｈに接続されている。スイッチング素子Ｑ２のソースは、基準電位接続端子Ｐ０２、グランド導体パターン５０を通じて、入力キャパシタ３１のＬｏｗ側のノードＮＤ１Ｌに接続されている。

　スイッチング素子Ｑ１のゲートおよびスイッチング素子Ｑ２のゲートには、スイッチング制御回路１１１が電気接続されている。スイッチング素子Ｑ１およびスイッチング素子Ｑ２は、スイッチング制御回路１１１からのスイッチング制御信号によって、オンオフ制御され、ドレインソース間を電気的に導通または開放する。

　インダクタ２０は、線状導体（巻線）２３、磁性体コア２００、第１インダクタ端子２０１、および、第２インダクタ端子２０２を備える（図６参照）。第１インダクタ端子２０１は、線状導体２３の一方端Ｅ２３１に電気接続される。第２インダクタ端子２０２は、線状導体２３の他方端Ｅ２３２に電気接続される（図６参照）。インダクタ２０は、所謂、電力変換回路用のインダクタ（パワーインダクタ）である。なお、インダクタ２０の具体的な構成は、図６を用いて後述する。

　出力キャパシタ３２は、キャパシタを構成する構造体、キャパシタ外部端子３２１、およびキャパシタ外部端子３２２を備える。

　ノードＮＤ０には、配線パターン４１を通じて、インダクタ２０の第１インダクタ端子２０１が接続されている。配線パターン４１が「第１配線パターン」に対応する。

　インダクタ２０の第２インダクタ端子２０２には、配線パターン４２を通じて、出力キャパシタ３２のキャパシタ外部端子３２１が接続されている。配線パターン４２が「第２配線パターン」に対応する。インダクタ２０の第２インダクタ端子２０２と出力キャパシタ３２のキャパシタ外部端子３２１との接続点が、ノードＮＤ２Ｈである。

　第２インダクタ端子２０２とキャパシタ外部端子３２１は隣接して配置される。この際、第２インダクタ端子２０２とキャパシタ外部端子３２１との物理的距離および電気的距離はできる限り短いことが好ましい。

　出力キャパシタ３２のキャパシタ外部端子３２２は、グランド導体パターン５０に接続されている。出力キャパシタ３２のキャパシタ外部端子３２２とグランド導体パターン５０との接続点が、ノードＮＤ２Ｌである。

　このような構成によって、スイッチング電源装置１０は、降圧型ＤＣＤＣコンバータを実現する。この際、スイッチング素子Ｑ１とスイッチング素子Ｑ２とは、所定のスイッチング周波数でオンオフ制御される。

　負荷８２は、出力キャパシタ３２に対して並列に電気接続されている。より具体的には、負荷８２の一方端子は、出力キャパシタ３２のノードＮＤ２Ｈに接続されている。負荷８２の他方端子は、出力キャパシタ３２のノードＮＤ２Ｌに接続されている。

　さらに、スイッチング電源装置１０のグランド導体パターン５０は、スイッチング電源装置１０、直流電源８１、および、負荷８２が搭載される車両等のシャーシＣＨＳに電気接続される。なお、シャーシＣＨＳは、適宜、外部グランド電位に接続されている。

　（スイッチング電源装置１０の物理的な構成）
　図２（Ａ）は、本発明の第１の実施形態に係るスイッチング電源装置の物理的および電気的構造の一部を示す平面図であり、図２（Ｂ）は、図２（Ａ）に示す箇所の断面図である。なお、図２（Ｂ）に示す断面図を含む本発明の各実施形態の断面図は、平面で切断した断面ではなく、スイッチング電源装置１０の構成が分かり易いように切断した断面を示す。

　スイッチングＩＣ１１、インダクタ２０、入力キャパシタ３１、および、出力キャパシタ３２は、いわゆる実装型電子部品で構成される。より具体的には、スイッチングＩＣ１１は、バンプ付きのＩＣで構成され、インダクタ２０、入力キャパシタ３１、および、出力キャパシタ３２は、一対の外部端子を有するチップ型電子部品で構成される。

　スイッチング電源装置１０は、回路基板６０を備える。回路基板６０は、第１主面６１および第２主面６２を備える。回路基板６０は、複数の絶縁体層６０１、６０２、６０３を積層してなる積層回路基板で構成される。複数の絶縁体層６０１、６０２、６０３は、第２主面６２側から第１主面６１側に、絶縁体層６０３、絶縁体層６０２、絶縁体層６０１の順に積層される。

　回路基板６０の第１主面６１、第２主面６２、絶縁体層６０１と絶縁体層６０２との界面（第１界面）、絶縁体層６０２と絶縁体層６０３との界面（第２界面）には、スイッチング電源装置１０の回路パターンを実現するための導体パターンが形成されている。

　第１主面６１には、スイッチングＩＣ１１、インダクタ２０、入力キャパシタ３１、出力キャパシタ３２がそれぞれに実装されるランド導体、配線パターン４１、配線パターン４２、および、スイッチング電源装置１０の回路パターンを実現するためのその他の配線パターンが形成される。

　第２主面６２には、スイッチング電源装置１０を外部回路基板に実装するための外部端子導体パターンが形成される。

　第１界面には、平膜状のグランド導体パターン５０が形成される。平膜状とは、積層方向に直交する方向（内層の面方向）に広がり、積層方向の長さ（厚み）が広がり方向の寸法より小さい形状をいう。グランド導体パターン５０は、第１界面の略全面に形成される。すなわち、グランド導体パターン５０は、回路基板６０の内層に形成されている。

　第２界面には、スイッチング電源装置１０の回路パターンを実現するための配線用の導体パターンが形成されている。また、回路基板６０には、複数の絶縁体層６０１－６０３を貫通するビア導体が適宜形成されている。

　このような構成によって、スイッチング電源装置１０は、図１に示す回路を実現する回路モジュールとして構成される。

　（第１主面６１の具体的な実装構成）
　第１主面６１におけるスイッチングＩＣ１１およびインダクタ２０の実装される部分は、より具体的に以下のような構成を備える。

　スイッチングＩＣ１１は、それぞれがバンプ形状のスイッチング素子用外部端子Ｐ１１、Ｐ１２を備える。スイッチング素子用外部端子Ｐ１１、Ｐ１２は、スイッチングＩＣ１１の本体の一辺に沿って並んで配置されている。

　スイッチングＩＣ１１およびインダクタ２０は、ＤＩＲ１方向（図２（Ａ）、図２（Ｂ）参照）に沿って並んで配置されている。ＤＩＲ１方向において、スイッチングＩＣ１１とインダクタ２０との間には、他の実装型電子部品は実装されていない。言い換えれば、ＤＩＲ１方向において、スイッチングＩＣ１１とインダクタ２０とは隣接している。

　この際、スイッチングＩＣ１１は、スイッチング素子用外部端子Ｐ１１、Ｐ１２が配置される側面がインダクタ２０側になるように実装される。

　インダクタ２０は、第１インダクタ端子２０１がスイッチングＩＣ１１側になるように実装される。この際、インダクタ２０は、第１主面６１に対して直交する方向に主たる磁束が生じるように実装される。言い換えれば、インダクタ２０は、インダクタ２０が発生する磁束が回路基板６０の第１主面６１に垂直になることが可能なように、第１主面６１に配置される。

　配線パターン４１は、所定幅を有する導体パターンである。配線パターン４１は、平面視において（図２（Ｂ）のＤＩＲＨに平行な方向に視て（第１主面６１に直交する方向に視て））、スイッチングＩＣ１１とインダクタ２０との間に配置される。

　配線パターン４１は、スイッチング素子用外部端子Ｐ１１、Ｐ１２が実装されるランド導体、および、第１インダクタ端子２０１が実装されるランド導体に接続される。配線パターン４１は、スイッチング素子用外部端子Ｐ１１、Ｐ１２が実装されるランド導体と第１インダクタ端子２０１が実装されるランド導体とを最短距離で接続する。

　配線パターン４１の幅は、伝送損失とノイズの放射を考慮して、広くなりすぎないように適宜設定されている。

　そして、配線パターン４１の面積は、例えば具体的に、インダクタ２０を第１主面６１に投影した投影面積よりも小さい。

　配線パターン４２は、所定幅を有する導体パターンである。配線パターン４２は、ＤＩＲ１方向においてインダクタ２０を基準として配線パターン４１と反対側に配置される。

　配線パターン４２は、第２インダクタ端子２０２が実装されるランド導体に接続される。

　配線パターン４２の幅は、配線パターン４１の幅よりも広い。

　そして、配線パターン４２の面積は、例えば具体的に、インダクタ２０を第１主面６１に投影した面積と略同じまたは大きい。

　（第１界面のグランド導体パターン５０の具体的な構成）
　図３（Ａ）は、グランド導体パターンに形成されたスリットの平面図である。図３（Ｂ）は、スリットの形成部の断面図である。図３（Ｃ）は、スリットをインダクタとの位置関係、大きさを比較する平面図である。

　図３（Ａ）、図３（Ｂ）、図３（Ｃ）、および、図２（Ｂ）に示すように、グランド導体パターン５０には、スリットＳＬＩＴが形成されている。

　スリットＳＬＩＴは、複数の線状導体７１、複数の線状導体７２、および、導体非形成部７３によって構成される。スリットＳＬＩＴは、櫛歯形状の導体パターンを備える。

　複数の線状導体７１および複数の線状導体７２は、ＤＩＲ１方向に延びる形状である。

　導体非形成部７３は、グランド導体パターン５０を厚み方向に貫通する形状である。

　複数の線状導体７１と複数の線状導体７２は、ＤＩＲ１方向に直交するＤＩＲ２方向に、それぞれに導体非形成部７３を挟んで、交互に配列される。

　複数の線状導体７１の一方端は、グランド導体パターン５０に接続される。複数の線状導体７１の他方端は、導体非形成部７３によってグランド導体パターン５０から物理的に離れている。

　複数の線状導体７２の一方端は、導体非形成部７３によってグランド導体パターン５０から物理的に離れている。複数の線状導体７２の他方端は、グランド導体パターン５０に接続される。

　スリットＳＬＩＴは、回路基板６０を平面視して、インダクタ２０に重なっている。言い換えれば、回路基板６０を平面視してインダクタ２０に重なる領域には、スリットＳＬＩＴを構成する複数の線状導体７１および複数の線状導体７２の少なくとも一部と、スリットＳＬＩＴを構成する導体非形成部７３の一部が重なっている。

　この構成では、インダクタ２０が発生する磁束は、第１界面では主としてスリットＳＬＩＴの形成部を通る。スリットＳＬＩＴは、導体非形成部７３を備えている。導体非形成部７３には、渦電流が生じるための導体（電極）が存在しない。したがって、スイッチング電源装置１０は、グランド導体パターン５０にこのようなスリットＳＬＩＴを備えることで、インダクタ２０から発生する磁束によってグランド導体パターン５０に発生する渦電流を抑制できる。

　また、この構成では、グランド導体パターン５０にスリットＳＬＩＴを備えることで、以下のように、ＥＭＩノイズが抑制される。

　図４は、本発明の第１の実施形態に係るスイッチング電源装置におけるＥＭＩノイズの流れを概略的に示す図である。なお、構造的には図示を省略しているが、図４および図１に示すように、グランド導体パターン５０は、スイッチングＩＣ１１の基準電位接続端子Ｐ０２に図示しない導体パターン（基準電位接続用ビア導体と称する）によって接続されている。

　スイッチングＩＣ１１のスイッチング素子Ｑ１、Ｑ２のスイッチング動作によって、スイッチングノイズが発生する。このスイッチングノイズは、配線パターン４１を通してインダクタ２０に入力される。インダクタ２０は、このスイッチングノイズによるＥＭＩノイズを発生する。

　インダクタ２０が発生するノイズ（ＥＭＩノイズ）は、スリットＳＬＩＴの複数の線状導体７１および複数の線状導体７２を通じてグランド導体パターン５０に流れる。これにより、ノイズにとっては、寄生キャパシタＣｐｓがインダクタ２０とスリットＳＬＩＴの複数の線状導体７１および複数の線状導体７２との間に接続されるのと回路的に等価となる。

　このため、図４の太線矢印に示すように、インダクタ２０で発生したノイズは、寄生キャパシタＣｐｓ、複数の線状導体７１、７２、グランド導体パターン５０、基準電位接続用ビア導体、スイッチングＩＣ１１の基準電位接続端子Ｐ０２を通じて、スイッチングＩＣ１１に戻る。

　すなわち、スイッチング電源装置１０は、ノイズに対して、スイッチングＩＣ１１、配線パターン４１、インダクタ２０、寄生キャパシタＣｐｓ、複数の線状導体７１、７２、グランド導体パターン５０による電気閉回路を備える。

　スイッチングＩＣ１１から発生したスイッチングノイズは、この電気閉回路によって閉じ込められる。このため、このスイッチングノイズを起因としてシャーシＣＨＳに生じるコモンモードノイズは抑制される。また、インダクタ２０から輻射したスイッチングノイズは、寄生キャパシタＣｐｓによって、この電気閉回路に導かれる。そして、連続的に発生するスイッチングノイズの位相は一定ではないので、電気閉回路に閉じ込められることで、互いに相殺される。すなわち、この電気閉回路は、スイッチングノイズを平衡化してコモンモードノイズの発生を抑制するノイズ平衡化回路として機能する。言い換えれば、スイッチング電源装置１０は、ノイズ平衡化回路を備える。

　このように、上述の構成を備えることによって、スイッチング電源装置１０は、スイッチングノイズの外部への輻射とシャーシＣＨＳへの伝導を抑制することでコモンモードノイズの発生を抑制するとともに、ノイズ平衡化回路によってスイッチングノイズおよびＥＭＩノイズのレベルを抑制できる。すなわち、スイッチング電源装置１０は、スイッチングノイズの輻射およびコモンモードノイズの発生をより効果的に抑制できる。この際、スイッチング電源装置１０は、コモンモードノイズの発生の抑制用の部材（シールド部材）を別部品として必要としないので、簡素な構成および小型化を実現できる。

　そして、スイッチング電源装置１０がスイッチングノイズを抑制し、かつ、スイッチングノイズに起因するＥＭＩノイズを抑制することで、スイッチングノイズおよびＥＭＩノイズのシャーシＣＨＳへの重畳は、抑制される。これにより、スイッチングノイズおよびＥＭＩノイズに起因するシャーシＣＨＳでのコモンモードノイズの発生は、抑制される。これにより、スイッチング電源装置１０は、シャーシＣＨＳを備える車両の各種の電子機器へのスイッチングノイズおよびコモンモードノイズによる悪影響を抑制できる。

　図５（Ａ）は、渦電流が発生する場合と渦電流が発生しない場合での出力電流値に対する電力変換効率の変化を示すグラフである。図５（Ｂ）は、本願発明の構成と比較構成とのノイズレベルの周波数特性を示す図である。

　図５（Ａ）における渦電流が発生しない場合が本願発明の構成に対応し、渦電流が発生する場合が比較構成（本願発明のスリットＳＬＩＴを備えていない構成）に対応する。図５（Ｂ）における比較構成は、グランド導体パターンにおけるインダクタに重なる領域の全体が開口（導体非形成部）の構成である。図５（Ｂ）において実線が本願発明の特性を示し、破線が比較構成の特性を示す。

　図５（Ａ）に示すように、渦電流が発生しない構成、すなわち、本願発明の構成を用いることで、渦電流が発生する構成よりも高い電力変換効率を実現できる。

　図５（Ｂ）に示すように、本願構成を用いることで、広い周波数帯域において、ノイズレベルを抑制できる。特に、２０ｋＨｚを超える周波数帯域、本願発明のスイッチング電源装置１０でいえば、スイッチング周波数の高調波周波数の帯域において、ノイズレベルをより効果的に抑制できる。

　以上のように、スイッチング電源装置１０は、回路基板６０に形成されたグランド導体パターン５０の導体部によって、パワーインダクタ（インダクタ２０）が発生させる電磁ノイズに対して、ノイズ平衡化回路を構成することでノイズを発生源から抑制する。さらに、スイッチング電源装置１０は、発生した電磁ノイズに対して電位を均一化し、パワーインダクタからのノイズの放射を抑制する。同時に、スイッチング電源装置１０は、回路基板６０に形成されたグランド導体パターン５０のスリットＳＬＩＴ（導体が形成されていない部分）により、渦電流の発生を抑制して電力損失および電力変換効率の低下を抑制できる。

　これにより、スイッチング電源装置１０は、パワーインダクタ（インダクタ２０）からのノイズの放射を抑制しながら、電力損失および電力変換効率の低下を抑制できる。そして、スイッチング電源装置１０は、低ＥＭＩノイズ、小型軽量、高電力変換効率、低コストの全てを同時両立でき、ノイズ、小型軽量、電力変換効率、コストに優れた電源システムを構成できる。

　なお、スリットＳＬＩＴは、以下の形状であると、より好ましい。

　スリットＳＬＩＴの外形形状の大きさは、第１主面６１に直交する方向に視て、インダクタ２０の線状導体２３の中央開口の大きさ以上であることが好ましい。なお、スリットＳＬＩＴの外形形状とは、グランド導体パターン５０に形成された導体非形成部７３の最も外側を仮想線でつないだ形状である。

　これにより、インダクタ２０が発生する磁界が主として通る領域にスリットＳＬＩＴが形成される。したがって、スイッチング電源装置１０は、渦電流の発生をより確実に抑制できる。

　さらに、スリットＳＬＩＴの外形形状の大きさは、第１主面６１に直交する方向に視て、インダクタ２０の大きさの２倍以下であることが好ましい。これにより、スリットＳＬＩＴの導体非形成部７３が大きくなることを抑制できる。したがって、スイッチング電源装置１０は、スリットＳＬＩＴを備えたことによって生じる可能性のあるグランド導体パターン５０の電気特性の劣化を抑制できる。

　スリットＳＬＩＴにおける複数の線状導体７１の厚みＤ７１（線状導体７２の厚みも同じ）は、ＥＭＩノイズの表皮深さ未満であることが好ましい。表皮深さは、グランド導体パターンを形成する材料の物性とスイッチング周波数によって決定される。

　具体的には、表皮深さＤは、スイッチング周波数をｆとし、絶縁体層６０１－６０３の誘電率をμとし、線状導体７１、７２の導電率をσとして、以下の式で表される。

　ｄ＝√（１／πｆμσ）
　線状導体７１の厚みＤ７１を、この式で表される表皮深さＤ未満とすることで、渦電流の発生は、より効果的に抑制される。

　また、スリットＳＬＩＴにおける複数の線状導体７１の幅Ｗ７１、複数の線状導体７２の幅Ｗ７２は、スイッチング周波数に基づいて設定される。より具体的には、幅Ｗ７１および幅Ｗ７２は、スイッチング周波数に対応する１波長未満であることが好ましく、１／２波長未満で有ることがより好ましい。これにより、渦電流の発生は、より効果的に抑制される。

　また、スイッチング電源装置１０では、上述のように、配線パターン４１におけるスイッチングＩＣ１１とインダクタ２０との接続距離が短く、小面積である。これにより、スイッチング電源装置１０は、配線パターン４１から放射されるスイッチングノイズを抑制できる。また、この構成によって、配線パターン４１とグランド導体パターン５０との対向面積は小さい。これにより、スイッチング電源装置１０は、配線パターン４１とグランド導体パターン５０との不所望な容量結合を抑制できる。

　また、スイッチング電源装置１０では、上述のように、配線パターン４２の面積は、配線パターン４１の面積およびインダクタ２０の投影面積（平面視した面積）よりも大きい。これにより、スイッチング電源装置１０は、出力電流に対する導体損失を小さくできる。

　また、インダクタ２０は、次の構成であることが好ましい。図６（Ａ）は、本発明の第１の実施形態に係るインダクタの一例を示す平面図であり、図６（Ｂ）は、その側面図である。

　図６（Ａ）、図６（Ｂ）に示すように、インダクタ２０は、磁性体コア２００、線状導体２３、第１インダクタ端子２０１、および、第２インダクタ端子２０２を備える。

　磁性体コア２００は、柱状であり、天面ＦＵ２００および底面ＦＢ２００を備える。

　線状導体２３は、螺旋形（巻回形）であり、一方端Ｅ２３１および他方端Ｅ２３２を備える。

　第１インダクタ端子２０１は、磁性体コア２００の第１側面および底面ＦＢ２００に配置される。第２インダクタ端子２０２は、磁性体コア２００の第２側面（第１側面と反対側の側面）および底面ＦＢ２００に配置される。

　線状導体２３は、磁性体コア２００に対して底面ＦＢ２００から天面ＦＵ２００に向かって巻く形状である。線状導体２３における底面ＦＢ２００側の一方端Ｅ２３１が第１インダクタ端子２０１に電気接続する。線状導体２３における天面ＦＵ２００側の巻き終わりが第２インダクタ端子２０２に電気接続する。

　このような構成のインダクタ２０は、底面ＦＢ２００が回路基板６０の第１主面６１に隣接、対向するように、回路基板６０の第１主面６１に実装される。これにより、磁性体コア２００の軸方向、螺旋形の線状導体２３の軸方向が、第１主面６１に直交する。これにより、インダクタ２０が発生する磁束は、回路基板６０の第１主面６１に垂直になることが可能になる。

　このような構成によって、インダクタ２０では、配線パターン４１に接続する線状導体２３の一方端Ｅ２３１が、配線パターン４２に接続する線状導体２３の他方端Ｅ２３２よりも回路基板６０側に位置する。

　ここで、上述の回路構成を備えることで、配線パターン４１は、スイッチングノイズが重畳するパターン（スイッチングノードパターン）であり、配線パターン４２は、スイッチングノイズが殆ど重畳していないパターン（安定電位パターン）である。したがって、このような構成とすることで、インダクタ２０は、線状導体２３におけるスイッチングノードパターンに接続する側が回路基板６０側となり、線状導体２３における安定電位パターンに接続する側が外方となる。これにより、スイッチング電源装置１０は、インダクタ２０から外部に放射されるＥＭＩノイズを抑制できる。

　なお、本実施形態では、インダクタ２０は、巻き始めが磁性体コア２００の底面ＦＢ２００側で巻き終わりが天面ＦＵ２００側の線状導体２３を備える構成を示した。しかしながら、線状導体２３は、天面ＦＵ２００に直交する方向に視て、磁性体コア２００の周面（内側）から外方（外側）へ順に複数回巻き付ける構成を備えていてもよい。

　この場合、インダクタ２０は、線状導体２３の内側の巻き始めを第１インダクタ端子２０１に接続する。インダクタ２０は、線状導体２３の外側の巻き終わりを第２インダクタ端子２０２に接続する。

　このような構成とすることで、インダクタ２０は、線状導体２３におけるスイッチングノードパターンに接続する側が巻回の内側となり、線状導体２３における安定電位パターンに接続する側が巻回の外側となる。これにより、スイッチング電源装置１０は、インダクタ２０から外部に放射されるＥＭＩノイズを抑制できる。

　また、インダクタ２０は、線状導体２３を覆うシールド電極を備えていることが好ましい。この際、シールド電極は、配線パターン４２およびグランド導体パターン５０の少なくとも一方に電気接続される。これにより、インダクタ２０から外部に放射されるＥＭＩノイズは、さらに抑制される。

　また、上述の説明では、スリットＳＬＩＴを櫛歯形状とする態様を示した。しかしながら、スリットＳＬＩＴを構成する線状導体は、ミアンダ形状等の他の形状であってもよい。スリットＳＬＩＴに必要とされる最低限の構成は、インダクタ２０に重なる領域に導体部と導体非形成部を少なくとも１つ備えていればよい。

　［第２の実施形態］
　本発明の第２の実施形態に係るスイッチング電源装置について、図を参照して説明する。図７は、本発明の第２の実施形態に係るスイッチング電源装置の物理的および電気的構造の一部を示す断面図である。

　第２の実施形態に係るスイッチング電源装置１０Ａは、第１の実施形態に係るスイッチング電源装置１０に対して、回路構成は同様であり、物理的および電気的な構造の一部が異なる。したがって、以下では、スイッチング電源装置１０Ａにおけるスイッチング電源装置１０と異なる箇所のみを具体的に説明する。

　図７に示すように、スイッチング電源装置１０Ａは、回路基板６０Ａを備える。回路基板６０Ａは、第１の実施形態に係る回路基板６０に対して、ビア導体ＶＩＡＧｉを備える点で異なる。

　回路基板６０Ａは、スイッチングＩＣ１１の基準電位接続端子Ｐ０２が実装されるランド導体４０Ｇを第１主面６１に備える。

　ビア導体ＶＩＡＧｉは、絶縁体層６０１を貫通する形状であり、平面視において、ランド導体４０Ｇとグランド導体パターン５０に重なる。ランド導体４０Ｇとグランド導体パターン５０は、ビア導体ＶＩＡＧｉによって電気的物理的に接続される。

　このような構成によって、スイッチング電源装置１０Ａは、次に示すようなノイズ平衡化回路を構成する。

　図８は、本発明の第２の実施形態に係るスイッチング電源装置におけるＥＭＩノイズの流れを概略的に示す図である。

　スイッチング電源装置１０Ａは、ノイズに対して、スイッチングＩＣ１１、配線パターン４１、インダクタ２０、寄生キャパシタＣｐｓ、複数の線状導体７１、７２、グランド導体パターン５０、ビア導体ＶＩＡＧｉ、ランド導体４０Ｇによる電気閉回路を備える。

　スイッチングＩＣ１１から発生したスイッチングノイズは、この電気閉回路によって閉じ込められる。そして、連続的に発生するスイッチングノイズの位相は一定ではないので、電気閉回路に閉じ込められることで、互いに相殺される。すなわち、この電気閉回路は、スイッチングノイズを平衡化してコモンモードノイズの発生を抑制するノイズ平衡化回路として機能する。

　このように、スイッチング電源装置１０Ａは、スイッチング電源装置１０と同様の作用効果を奏することができる。さらに、スイッチング電源装置１０Ａでは、ビア導体ＶＩＡＧｉは、スイッチングＩＣ１１の基準電位接続端子Ｐ０２が実装されるランド導体４０Ｇに接続する。これにより、スイッチング電源装置１０Ａは、ノイズ平衡化回路のループの長さをさらに短くできる。

　［第３の実施形態］
　本発明の第３の実施形態に係るスイッチング電源装置について、図を参照して説明する。図９は、本発明の第３の実施形態に係るスイッチング電源装置の物理的および電気的構造の一部を示す断面図である。

　第３の実施形態に係るスイッチング電源装置１０Ｂは、第１の実施形態に係るスイッチング電源装置１０に対して、基本的な回路構成は同様であり、物理的および電気的な構造の一部が異なる。したがって、以下では、スイッチング電源装置１０Ｂにおけるスイッチング電源装置１０と異なる箇所のみを具体的に説明する。

　図９に示すように、スイッチング電源装置１０Ｂは、回路基板６０Ｂを備える。回路基板６０Ｂは、第１の実施形態に係る回路基板６０に対して、入力側Ｈｉ電位配線パターン４３２、ビア導体ＶＩＡｉを備える点で異なる。

　入力側Ｈｉ電位配線パターン４３２は、回路基板６０Ｂの第１界面（絶縁体層６０１と絶縁体層６０２との当接面）に形成されている。入力側Ｈｉ電位配線パターン４３２は、回路基板６０Ｂの平面視において、インダクタ２０に重なる部分を有する。

　入力側Ｈｉ電位配線パターン４３２におけるインダクタ２０に重なる部分には、スリットＳＬＩＴが形成されている。

　回路基板６０Ｂは、スイッチングＩＣ１１のＨｉ側入力端子Ｐ０１が実装されるランド導体４３１を第１主面６１に備える。

　ビア導体ＶＩＡｉは、絶縁体層６０１を貫通する形状であり、平面視において、ランド導体４３１と入力側Ｈｉ電位配線パターン４３２に重なる。ランド導体４３１と入力側Ｈｉ電位配線パターン４３２は、ビア導体ＶＩＡｉによって電気的物理的に接続される。

　このような構成によって、スイッチング電源装置１０Ｂは、次に示すようなノイズ平衡化回路を構成する。

　図１０は、本発明の第３の実施形態に係るスイッチング電源装置におけるＥＭＩノイズの流れを概略的に示す図である。

　スイッチング電源装置１０Ｂは、ノイズに対して、スイッチングＩＣ１１、配線パターン４１、インダクタ２０、寄生キャパシタＣｐｓ、複数の線状導体７１、７２、入力側Ｈｉ電位配線パターン４３２、ビア導体ＶＩＡｉ、ランド導体４３１による電気閉回路を備える。

　このように、スイッチング電源装置１０Ｂは、スイッチング電源装置１０と同様の作用効果を奏することができる。

　なお、回路基板６０Ｂは、第１の実施形態に係る回路基板６０と同様に、グランド導体パターン５０（図示を省略）を備えており、グランド導体パターン５０は、回路基板６０Ｂの内層に形成されている。この場合、グランド導体パターン５０がインダクタ２０に重なっていれば、この重なる位置にスリットＳＬＩＴを設ける。これにより、スイッチング電源装置１０Ｂは、スイッチング電源装置１０と同様の作用効果を奏することができる。

　［第４の実施形態］
　本発明の第４の実施形態に係るスイッチング電源装置について、図を参照して説明する。図１１は、本発明の第４の実施形態に係るスイッチング電源装置の物理的および電気的構造の一部を示す断面図である。

　第４の実施形態に係るスイッチング電源装置１０Ｃは、第１の実施形態に係るスイッチング電源装置１０に対して、基本的な回路構成は同様であり、物理的および電気的な構造の一部が異なる。したがって、以下では、スイッチング電源装置１０Ｃにおけるスイッチング電源装置１０と異なる箇所のみを具体的に説明する。

　図１１に示すように、スイッチング電源装置１０Ｃは、回路基板６０Ｃを備える。回路基板６０Ｃは、第１の実施形態に係る回路基板６０に対して、内層配線パターン４２９、ビア導体ＶＩＡｏを備える点で異なる。

　内層配線パターン４２９は、回路基板６０Ｃの第１界面（絶縁体層６０１と絶縁体層６０２との当接面）に形成されている。内層配線パターン４２９は、回路基板６０Ｃの平面視において、インダクタ２０に重なる部分を有する。

　内層配線パターン４２９におけるインダクタ２０に重なる部分には、スリットＳＬＩＴが形成されている。

　ビア導体ＶＩＡｏは、絶縁体層６０１を貫通する形状であり、平面視において、配線パターン４２と内層配線パターン４２９に重なる。配線パターン４２と内層配線パターン４２９は、ビア導体ＶＩＡｏによって電気的物理的に接続される。

　また、図示を省略しているが、回路基板６０Ｂは、内層にグランド導体パターン５０を備えている。

　このような構成によって、スイッチング電源装置１０Ｃは、次に示すようなノイズ平衡化回路を構成する。

　図１２は、本発明の第４の実施形態に係るスイッチング電源装置におけるＥＭＩノイズの流れを概略的に示す図である。

　スイッチング電源装置１０Ｃは、ノイズに対して、スイッチングＩＣ１１、配線パターン４１、インダクタ２０、寄生キャパシタＣｐｓ、複数の線状導体７１、７２、内層配線パターン４２９、ビア導体ＶＩＡｏ、配線パターン４２、出力キャパシタ３２、グランド導体パターン５０による電気閉回路を備える。

　このように、スイッチング電源装置１０Ｃは、スイッチング電源装置１０と同様の作用効果を奏することができる。

　なお、回路基板６０Ｃにおいて、グランド導体パターン５０がインダクタ２０に重なっていれば、この重なる位置にスリットＳＬＩＴを設ける。これにより、スイッチング電源装置１０Ｃは、スイッチング電源装置１０と同様の作用効果を奏することができる。

　［第５の実施形態］
　本発明の第５の実施形態に係るスイッチング電源装置について、図を参照して説明する。図１３は、本発明の第５の実施形態に係るスイッチング電源装置の物理的および電気的構造の一部を示す断面図である。

　第５の実施形態に係るスイッチング電源装置１０Ｄは、第１の実施形態に係るスイッチング電源装置１０に対して、基本的な回路構成は同様であり、物理的および電気的な構造の一部が異なる。したがって、以下では、スイッチング電源装置１０Ｄにおけるスイッチング電源装置１０と異なる箇所のみを具体的に説明する。

　図１３に示すように、スイッチング電源装置１０Ｄは、回路基板６０Ｄを備える。回路基板６０Ｄは、第１の実施形態に係る回路基板６０に対して、出力キャパシタ３２の実装位置およびビア導体ＶＩＡＧｏを備える点で異なる。

　出力キャパシタ３２は、第１主面６１を平面視して、インダクタ２０の第２インダクタ端子２０２側の直近に実装されている。ここでの直近とは、例えば、インダクタ２０を平面視した一辺の長さと同程度または一辺の長さよりも短いことを意味する。

　出力キャパシタ３２のキャパシタ外部端子３２１は、第２インダクタ端子２０２が実装される配線パターン４２に実装される。出力キャパシタ３２のキャパシタ外部端子３２２は、第１主面６１に形成されたグランド配線パターン４２Ｇに実装される。

　ビア導体ＶＩＡＧｏは、絶縁体層６０１を貫通する形状であり、平面視において、グランド配線パターン４２Ｇとグランド導体パターン５０に重なる。グランド配線パターン４２Ｇとグランド導体パターン５０は、ビア導体ＶＩＡＧｏによって電気的物理的に接続される。

　このような構成によって、スイッチング電源装置１０Ｄは、次に示すようなノイズ平衡化回路を構成する。

　図１４は、本発明の第５の実施形態に係るスイッチング電源装置におけるＥＭＩノイズの流れを概略的に示す図である。

　スイッチング電源装置１０Ｄは、ノイズに対して、スイッチングＩＣ１１、配線パターン４１、インダクタ２０、寄生キャパシタＣｐｓ、複数の線状導体７１、７２、グランド導体パターン５０による第１の電気閉回路を備える。さらに、スイッチング電源装置１０Ｄは、ノイズに対して、スイッチングＩＣ１１、配線パターン４１、インダクタ２０、配線パターン４２、グランド配線パターン４２Ｇ、ビア導体ＶＩＡＧｏ、グランド導体パターン５０による第２の電気閉回路を備える。

　スイッチングＩＣ１１から発生したスイッチングノイズは、これらの第１の電気閉回路および第２の電気閉回路によって閉じ込められる。そして、連続的に発生するスイッチングノイズの位相は一定ではないので、第１の電気閉回路および第２の電気閉回路に閉じ込められることで、互いに相殺される。すなわち、これらの第１の電気閉回路および第２の電気閉回路は、スイッチングノイズを平衡化してコモンモードノイズの発生を抑制するノイズ平衡化回路として機能する。

　このように、スイッチング電源装置１０Ｄは、スイッチング電源装置１０と同様の作用効果を奏することができる。さらに、スイッチング電源装置１０Ｄは、ノイズが配線パターン４２側に漏洩したとしても、第２の電気閉回路によって閉じ込められる。したがって、スイッチング電源装置１０Ｄは、スイッチングノイズの外部への輻射とシャーシＣＨＳへの伝導を抑制することでコモンモードノイズの発生をより確実に抑制するとともに、ノイズ平衡化回路によってスイッチングノイズおよびＥＭＩノイズのレベルをより確実に抑制できる。

　なお、上述の各実施形態の構成は、適宜組み合わせることが可能であり、組合せに応じた作用効果を奏することができる。

　＜１＞　入力キャパシタと、
　前記入力キャパシタに対して電気接続された第１スイッチング素子および第２スイッチング素子と、
　第１端子と第２端子とを有するインダクタと、
　出力キャパシタと、
　を備えたスイッチング電源装置であって、
　前記入力キャパシタ、前記第１スイッチング素子、前記第２スイッチング素子、前記インダクタ、および、前記出力キャパシタが実装された回路基板を備え、
　前記回路基板は、それぞれに導体パターンが形成された複数の絶縁体層を積層してなる積層回路基板で構成され、第１主面と第２主面とを備え、
　前記インダクタは、前記第１主面に実装され、
　前記導体パターンは、
　　前記第１スイッチング素子および前記第２スイッチング素子の接続ノードと前記第１端子とを電気接続する第１配線パターンと、
　　前記第２端子と前記出力キャパシタを電気接続する第２配線パターンと、
　　前記積層回路基板の内層に形成されたグランド導体パターンと、
　を有し、
　前記インダクタは、磁束が前記回路基板に垂直になることが可能なように配置され、
　前記グランド導体パターンにおける前記第１主面に直交する方向に視て前記インダクタと重なる部分は、導体部とスリットとで形成され、
　前記第１配線パターンの面積は、前記インダクタを前記第１主面に投影した投影面積よりも小さく、前記第２配線パターンの面積は、前記インダクタの前記投影面積と同じまたは大きく、前記入力キャパシタ、前記第１配線パターン、前記第２配線パターン、前記出力キャパシタ、および、前記グランド導体パターンによる電気閉回路であるノイズ平衡化回路を構成する、スイッチング電源装置。

　＜２＞　前記第１スイッチング素子と前記第２スイッチング素子による電力変換回路を構成し、
　前記電力変換回路は、グランド接続端子を備え、
　前記回路基板は、前記第１主面に直交する方向に視て前記グランド接続端子の直近または直下に、前記グランド接続端子と前記グランド導体パターンとを接続する第１グランドビア導体を備える、＜１＞に記載のスイッチング電源装置。

　＜３＞　前記出力キャパシタは、前記第２配線パターンに直接的に電気接続する出力キャパシタ電源端子と、前記グランド導体パターンに間接的に電気接続する出力キャパシタグランド端子と、を備え、
　前記出力キャパシタ電源端子は、前記インダクタの前記第２端子に隣接して配置され、
　前記第２配線パターンは、前記出力キャパシタ電源端子と前記第２端子とを最短距離で接続し、
　前記回路基板は、前記第１主面に直交する方向に視て前記出力キャパシタグランド端子の直近または直下に、前記出力キャパシタグランド端子と前記グランド導体パターンとを接続する第２グランドビア導体を備える、＜２＞に記載のスイッチング電源装置。

　＜４＞　入力キャパシタと、
　前記入力キャパシタに対して電気接続された第１スイッチング素子および第２スイッチング素子と、
　第１端子と第２端子とを有するインダクタと、
　出力キャパシタと、
　を備えたスイッチング電源装置であって、
　前記入力キャパシタ、前記第１スイッチング素子、前記第２スイッチング素子、前記インダクタ、および、前記出力キャパシタが実装された回路基板を備え、
　前記回路基板は、それぞれに導体パターンが形成された複数の絶縁体層を積層してなる積層回路基板で構成され、第１主面と第２主面とを備え、
　前記インダクタは、前記第１主面に実装され、
　前記導体パターンは、
　　前記積層回路基板に形成された前記入力キャパシタと前記第１スイッチング素子とを電気接続する入力電源配線パターンと、
　　前記第１スイッチング素子および前記第２スイッチング素子の接続ノードと前記第１端子とを電気接続する第１配線パターンと、
　　前記第２端子と前記出力キャパシタを電気接続する第２配線パターンと、
　を有し、
　前記インダクタは、磁束が前記回路基板に垂直になるように配置され、
　前記入力電源配線パターンは、前記第１主面に直交する方向に視て前記インダクタと重なる部分に、導体が形成されていないスリットを有し、
　前記第１配線パターンの面積は、前記インダクタを前記第１主面に投影した投影面積よりも小さくし、前記第２配線パターンの面積は、前記インダクタの前記投影面積と略同じまたは大きくして、前記入力キャパシタ、前記入力電源配線パターン、前記第１配線パターン、前記第２配線パターン、および、前記出力キャパシタによる電気閉回路であるノイズ平衡化回路を構成する、スイッチング電源装置。

　＜５＞　入力キャパシタと、
　前記入力キャパシタに対して電気接続された第１スイッチング素子および第２スイッチング素子と、
　第１端子と第２端子とを有するインダクタと、
　出力キャパシタと、
　を備えたスイッチング電源装置であって、
　前記入力キャパシタ、前記第１スイッチング素子、前記第２スイッチング素子、前記インダクタ、および、前記出力キャパシタが実装された回路基板を備え、
　前記回路基板は、それぞれに導体パターンが形成された複数の絶縁体層を積層してなる積層回路基板で構成され、第１主面と第２主面とを備え、
　前記インダクタは、前記第１主面に実装され、
　前記導体パターンは、
　　前記第１スイッチング素子および前記第２スイッチング素子の接続ノードと前記第１端子とを電気接続する第１配線パターンと、
　　前記第２端子と前記出力キャパシタを電気接続する第２配線パターンと、
　　前記積層回路基板に形成された前記出力キャパシタと出力端子とを電気接続する出力電源配線パターンと、
　を有し、
　前記インダクタは、磁束が前記回路基板に垂直になるように配置され、
　前記出力電源配線パターンは、前記第１主面に直交する方向に視て前記インダクタと重なる部分に、導体が形成されていないスリットを有し、
　前記第１配線パターンの面積は、前記インダクタを前記第１主面に投影した投影面積よりも小さくし、前記第２配線パターンの面積は、前記インダクタの前記投影面積と略同じまたは大きくして、前記入力キャパシタ、前記第１配線パターン、前記第２配線パターン、前記出力キャパシタ、および、前記出力電源配線パターンによる電気閉回路であるノイズ平衡化回路を構成する、スイッチング電源装置。

　＜６＞　前記スリットは、櫛歯形状である、＜１＞乃至＜５＞のいずれかに記載のスイッチング電源装置。

　＜７＞　前記スリットは、ミアンダ形状である、＜１＞乃至＜５＞のいずれかに記載のスイッチング電源装置。

　＜８＞　前記インダクタは、
　　磁性体コアと、該磁性体コアに巻き付けられる巻回形の線状導体とを備え、
　　前記第１端子と前記第２端子とが形成された底面と、該底面に対向する天面とを有し、
　前記第１主面に直交する方向に視て、
　前記スリットの外形形状の大きさは、前記インダクタの前記巻回形の線状導体の中央開口の大きさ以上であり、前記インダクタの底面の大きさの２倍以下である、＜１＞乃至＜７＞のいずれかに記載のスイッチング電源装置。

　＜９＞　前記インダクタは、
　　磁性体コアと、該磁性体コアに巻き付けられる巻回形の線状導体とを備え、
　　前記第１端子と前記第２端子とが形成された底面と、該底面に対向する天面とを有し、
　前記線状導体は、前記底面から前記天面に向かって巻く形状であり、前記底面側の巻き始めが前記第１端子に電気接続し、前記天面側の巻き終わりが前記第２端子に接続する、＜１＞乃至＜８＞のいずれかに記載のスイッチング電源装置。

　＜１０＞　前記インダクタは、
　　磁性体コアと、該磁性体コアに巻き付けられる巻回形の線状導体とを備え、
　　前記第１端子と前記第２端子とが形成された底面と、該底面に対向する天面とを有し、
　前記線状導体は、内側から外側に順に巻く形状であり、前記内側の巻き始めが前記第１端子に電気接続し、前記外側の巻き終わりが前記第２端子に接続する、＜１＞乃至＜８＞のいずれかに記載のスイッチング電源装置。

　＜１１＞　前記インダクタは、
　磁性体コアと、該磁性体コアに巻き付けられる巻回形の線状導体と、前記線状導体を覆うシールド電極と、を備え、
　前記シールド電極は、前記第２配線パターンおよび前記グランド導体パターンの少なくとも一方に電気接続する、＜１＞乃至＜１０＞のいずれかに記載のスイッチング電源装置。

　＜１２＞　前記グランド導体パターンにおける前記第１主面に直交する方向に視て前記インダクタと重なる部分の厚みは、表皮深さ未満であり、
　前記表皮深さは、前記グランド導体パターンを形成する材料の物性とスイッチング周波数によって決定される、＜１＞乃至＜１１＞のいずれかに記載のスイッチング電源装置。

１０、１０Ａ、１０Ｂ、１０Ｃ、１０Ｄ：スイッチング電源装置
１１：スイッチングＩＣ
２０：インダクタ
２３：線状導体
３１：入力キャパシタ
３２：出力キャパシタ
４０Ｇ：ランド導体
４１、４２：配線パターン
４２Ｇ：グランド配線パターン
４３：入力側Ｈｉ電位配線パターン
５０：グランド導体パターン
６０、６０Ａ、６０Ｂ、６０Ｃ、６０Ｄ：回路基板
６１：第１主面
６２：第２主面
７１、７２：線状導体
７３：導体非形成部
８１：直流電源
８２：負荷
１１１：スイッチング制御回路
２００：磁性体コア
２０１：第１インダクタ端子
２０２：第２インダクタ端子
３２１、３２２：キャパシタ外部端子
４２９：内層配線パターン
４３１：ランド導体
４３２：入力側Ｈｉ電位配線パターン
６０１－６０３：絶縁体層
３１０１、３１０２：キャパシタ外部端子
ＣＨＳ：シャーシ
Ｃｐｓ：寄生キャパシタ
Ｄ：表皮深さ
Ｄ７１：厚み
Ｅ２３１：一方端
Ｅ２３２：他方端
ＦＢ２００：底面
ＦＵ２００：天面
ＮＤ０、ＮＤ１Ｈ、ＮＤ１Ｌ、ＮＤ２Ｈ、ＮＤ２Ｌ：ノード
Ｐ０１：Ｈｉ側入力端子
Ｐ０２：基準電位接続端子
Ｐ１１、Ｐ１２：スイッチング素子用外部端子
Ｑ１、Ｑ２：スイッチング素子
ＳＬＩＴ：スリット
ＶＩＡＧｉ、ＶＩＡＧｏ、ＶＩＡｉ、ＶＩＡｏ：ビア導体

Claims

　入力キャパシタと、
　前記入力キャパシタに対して電気接続された第１スイッチング素子および第２スイッチング素子と、
　第１端子と第２端子とを有するインダクタと、
　出力キャパシタと、
　を備えたスイッチング電源装置であって、
　前記入力キャパシタ、前記第１スイッチング素子、前記第２スイッチング素子、前記インダクタ、および、前記出力キャパシタが実装された回路基板を備え、
　前記回路基板は、それぞれに導体パターンが形成された複数の絶縁体層を積層してなる積層回路基板で構成され、第１主面と第２主面とを備え、
　前記インダクタは、前記第１主面に実装され、
　前記導体パターンは、
　　前記第１スイッチング素子および前記第２スイッチング素子の接続ノードと前記第１端子とを電気接続する第１配線パターンと、
　　前記第２端子と前記出力キャパシタを電気接続する第２配線パターンと、
　　前記積層回路基板の内層に形成されたグランド導体パターンと、
　を有し、
　前記インダクタは、磁束が前記回路基板に垂直になることが可能なように配置され、
　前記グランド導体パターンにおける前記第１主面に直交する方向に視て前記インダクタと重なる部分は、導体部とスリットとで形成され、
　前記第１配線パターンの面積は、前記インダクタを前記第１主面に投影した投影面積よりも小さく、前記第２配線パターンの面積は、前記インダクタの前記投影面積と同じまたは大きく、前記入力キャパシタ、前記第１配線パターン、前記第２配線パターン、前記出力キャパシタ、および、前記グランド導体パターンによる電気閉回路であるノイズ平衡化回路を構成する、
　スイッチング電源装置。
　前記第１スイッチング素子と前記第２スイッチング素子による電力変換回路を構成し、
　前記電力変換回路は、グランド接続端子を備え、
　前記回路基板は、前記第１主面に直交する方向に視て前記グランド接続端子の直近または直下に、前記グランド接続端子と前記グランド導体パターンとを接続する第１グランドビア導体を備える、
　請求項１に記載のスイッチング電源装置。
　前記出力キャパシタは、前記第２配線パターンに直接的に電気接続する出力キャパシタ電源端子と、前記グランド導体パターンに間接的に電気接続する出力キャパシタグランド端子と、を備え、
　前記出力キャパシタ電源端子は、前記インダクタの前記第２端子に隣接して配置され、
　前記第２配線パターンは、前記出力キャパシタ電源端子と前記第２端子とを最短距離で接続し、
　前記回路基板は、前記第１主面に直交する方向に視て前記出力キャパシタグランド端子の直近または直下に、前記出力キャパシタグランド端子と前記グランド導体パターンとを接続する第２グランドビア導体を備える、
　請求項２に記載のスイッチング電源装置。
　入力キャパシタと、
　前記入力キャパシタに対して電気接続された第１スイッチング素子および第２スイッチング素子と、
　第１端子と第２端子とを有するインダクタと、
　出力キャパシタと、
　を備えたスイッチング電源装置であって、
　前記入力キャパシタ、前記第１スイッチング素子、前記第２スイッチング素子、前記インダクタ、および、前記出力キャパシタが実装された回路基板を備え、
　前記回路基板は、それぞれに導体パターンが形成された複数の絶縁体層を積層してなる積層回路基板で構成され、第１主面と第２主面とを備え、
　前記インダクタは、前記第１主面に実装され、
　前記導体パターンは、
　　前記積層回路基板に形成された前記入力キャパシタと前記第１スイッチング素子とを電気接続する入力電源配線パターンと、
　　前記第１スイッチング素子および前記第２スイッチング素子の接続ノードと前記第１端子とを電気接続する第１配線パターンと、
　　前記第２端子と前記出力キャパシタを電気接続する第２配線パターンと、
　を有し、
　前記インダクタは、磁束が前記回路基板に垂直になるように配置され、
　前記入力電源配線パターンは、前記第１主面に直交する方向に視て前記インダクタと重なる部分に、導体が形成されていないスリットを有し、
　前記第１配線パターンの面積は、前記インダクタを前記第１主面に投影した投影面積よりも小さくし、前記第２配線パターンの面積は、前記インダクタの前記投影面積と略同じまたは大きくして、前記入力キャパシタ、前記入力電源配線パターン、前記第１配線パターン、前記第２配線パターン、および、前記出力キャパシタによる電気閉回路であるノイズ平衡化回路を構成する、
　スイッチング電源装置。
　入力キャパシタと、
　前記入力キャパシタに対して電気接続された第１スイッチング素子および第２スイッチング素子と、
　第１端子と第２端子とを有するインダクタと、
　出力キャパシタと、
　を備えたスイッチング電源装置であって、
　前記入力キャパシタ、前記第１スイッチング素子、前記第２スイッチング素子、前記インダクタ、および、前記出力キャパシタが実装された回路基板を備え、
　前記回路基板は、それぞれに導体パターンが形成された複数の絶縁体層を積層してなる積層回路基板で構成され、第１主面と第２主面とを備え、
　前記インダクタは、前記第１主面に実装され、
　前記導体パターンは、
　　前記第１スイッチング素子および前記第２スイッチング素子の接続ノードと前記第１端子とを電気接続する第１配線パターンと、
　　前記第２端子と前記出力キャパシタを電気接続する第２配線パターンと、
　　前記積層回路基板に形成された前記出力キャパシタと出力端子とを電気接続する出力電源配線パターンと、
　を有し、
　前記インダクタは、磁束が前記回路基板に垂直になるように配置され、
　前記出力電源配線パターンは、前記第１主面に直交する方向に視て前記インダクタと重なる部分に、導体が形成されていないスリットを有し、
　前記第１配線パターンの面積は、前記インダクタを前記第１主面に投影した投影面積よりも小さくし、前記第２配線パターンの面積は、前記インダクタの前記投影面積と略同じまたは大きくして、前記入力キャパシタ、前記第１配線パターン、前記第２配線パターン、前記出力キャパシタ、および、前記出力電源配線パターンによる電気閉回路であるノイズ平衡化回路を構成する、
　スイッチング電源装置。
　前記スリットは、櫛歯形状である、
　請求項１乃至請求項５のいずれかに記載のスイッチング電源装置。
　前記スリットは、ミアンダ形状である、
　請求項１乃至請求項５のいずれかに記載のスイッチング電源装置。
前記インダクタは、
　　磁性体コアと、該磁性体コアに巻き付けられる巻回形の線状導体とを備え、
　　前記第１端子と前記第２端子とが形成された底面と、該底面に対向する天面とを有し、
前記第１主面に直交する方向に視て、
　前記スリットの外形形状の大きさは、前記インダクタの線状導体の中央開口の大きさ以上であり、前記インダクタの底面の大きさの２倍以下である、
　請求項１乃至請求項７のいずれかに記載のスイッチング電源装置。
　前記インダクタは、
　　磁性体コアと、該磁性体コアに巻き付けられる巻回形の線状導体とを備え、
　　前記第１端子と前記第２端子とが形成された底面と、該底面に対向する天面とを有し、
　前記線状導体は、前記底面から前記天面に向かって巻く形状であり、前記底面側の巻き始めが前記第１端子に電気接続し、前記天面側の巻き終わりが前記第２端子に接続する、
　請求項１乃至請求項８のいずれかに記載のスイッチング電源装置。
　前記インダクタは、
　　磁性体コアと、該磁性体コアに巻き付けられる巻回形の線状導体とを備え、
　　前記第１端子と前記第２端子とが形成された底面と、該底面に対向する天面とを有し、
　前記線状導体は、内側から外側に順に巻く形状であり、前記内側の巻き始めが前記第１端子に電気接続し、前記外側の巻き終わりが前記第２端子に接続する、
　請求項１乃至請求項８のいずれかに記載のスイッチング電源装置。
　前記インダクタは、
　磁性体コアと、該磁性体コアに巻き付けられる巻回形の線状導体と、前記線状導体を覆うシールド電極と、を備え、
　前記シールド電極は、前記第２配線パターンおよび前記グランド導体パターンの少なくとも一方に電気接続する、
　請求項１乃至請求項１０のいずれかに記載のスイッチング電源装置。
　前記グランド導体パターンにおける前記第１主面に直交する方向に視て前記インダクタと重なる部分の厚みは、表皮深さ未満であり、
　前記表皮深さは、前記グランド導体パターンを形成する材料の物性とスイッチング周波数によって決定される、
　請求項１乃至請求項１１のいずれかに記載のスイッチング電源装置。