WO2025234012A1 - 受光素子 - Google Patents

受光素子

Info

Publication number
WO2025234012A1
WO2025234012A1 PCT/JP2024/017057 JP2024017057W WO2025234012A1 WO 2025234012 A1 WO2025234012 A1 WO 2025234012A1 JP 2024017057 W JP2024017057 W JP 2024017057W WO 2025234012 A1 WO2025234012 A1 WO 2025234012A1
Authority
WO
WIPO (PCT)
Prior art keywords
contact layer
layer
upper contact
light
region
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
PCT/JP2024/017057
Other languages
English (en)
French (fr)
Inventor
友輝 山田
史人 中島
郁恵 平岡
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NTT Inc
NTT Inc USA
Original Assignee
Nippon Telegraph and Telephone Corp
NTT Inc USA
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nippon Telegraph and Telephone Corp, NTT Inc USA filed Critical Nippon Telegraph and Telephone Corp
Priority to PCT/JP2024/017057 priority Critical patent/WO2025234012A1/ja
Publication of WO2025234012A1 publication Critical patent/WO2025234012A1/ja
Pending legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Definitions

  • the present invention relates to a light-receiving element.
  • Non-Patent Document 1 In optical communications, high-speed photodetectors are used for photoelectric conversion in bands above GHz (Non-Patent Document 1). In such photodetectors, reducing the CR time constant is important for improving bandwidth, and reducing the element capacitance is an effective way to achieve this. In the p-i-n type, which is widely used as a photodetector, reducing the diameter of the columnar element is an effective way to reduce the element capacitance.
  • a ring-shaped electrode is formed on the upper contact layer with an opening in the center, reducing the diameter of the element leads to a reduction in the light-receiving area. Reducing the width of the electrode is one way to prevent the reduction in the light-receiving area when the element diameter is reduced, but this results in an increase in resistance. For this reason, it is difficult to reduce the electrode width. In this situation, for example, if a 2- ⁇ m-wide ring electrode is formed on a photodiode with an element diameter of 12 ⁇ m, the diameter of the light-receiving area will be 8 ⁇ m.
  • the diameter of the light-receiving area will be 4 ⁇ m, halving the light-receiving area.
  • the smaller the light-receiving element the more significant the reduction in light-receiving diameter when the element diameter is reduced.
  • the present invention was made to solve the above problems, and aims to reduce the element capacitance without reducing the light-receiving area.
  • the photodetector according to the present invention comprises a lower contact layer made of a semiconductor of a first conductivity type formed on a substrate, an i-type semiconductor layer including a light absorption layer made of an undoped semiconductor formed on the lower contact layer, an upper contact layer made of a semiconductor of a second conductivity type formed on the light absorption layer, a first electrode connected to the lower contact layer, and a second electrode formed on the upper contact layer, wherein the area of a first region where the bottom surface of the upper contact layer on the i-type semiconductor layer side and the upper surface of the i-type semiconductor layer meet in the planar direction of the substrate is smaller than the area of the upper surface of the upper contact layer, and the second electrode is disposed outside a second region smaller than the first region.
  • the area of the first region where the bottom surface of the upper contact layer on the i-type semiconductor layer side and the top surface of the i-type semiconductor layer meet is smaller than the area of the top surface of the upper contact layer, thereby reducing the device capacitance without reducing the size of the light-receiving area.
  • FIG. 1 is a diagram showing the configuration of a light receiving element according to a first embodiment of the present invention.
  • FIG. 2 is a diagram showing the configuration of another light receiving element according to the first embodiment of the present invention.
  • FIG. 3 is a diagram showing the configuration of a light receiving element according to a second embodiment of the present invention.
  • FIG. 4 is a diagram showing the configuration of another light receiving element according to the second embodiment of the present invention.
  • FIG. 5 is a diagram showing the configuration of a light receiving element according to a third embodiment of the present invention.
  • FIG. 6 is a diagram showing the configuration of a light receiving element according to a fourth embodiment of the present invention.
  • FIG. 7 is a plan view showing a partial configuration of a light receiving element according to a fifth embodiment of the present invention.
  • This light-receiving element is a photodiode with a so-called p-i-n structure, and includes a lower contact layer 102 made of a semiconductor of a first conductivity type formed on a substrate 101, and an i-type semiconductor layer including a light-absorbing layer 103 made of an undoped semiconductor formed on the lower contact layer 102.
  • the light-receiving element also includes an upper contact layer 104 made of a second conductivity type semiconductor formed on the light absorption layer 103, a first electrode 111 connected to the lower contact layer 102, and a second electrode 112 formed on the upper contact layer 104.
  • the substrate 101 can be made of, for example, semi-insulating InP.
  • Each semiconductor layer can be made of, for example, a III-V compound semiconductor.
  • the lower contact layer 102 can be made of, for example, n-type InP.
  • the light absorption layer 103 can be made of undoped InGaAs.
  • the upper contact layer 104 can be made of p-type InP.
  • the first conductivity type is n-type and the second conductivity type is p-type.
  • the first conductivity type can also be p-type and the second conductivity type can be n-type.
  • the area of a first region 151, where the bottom surface 121 on the light-absorbing layer 103 (i-type semiconductor layer) side of the upper contact layer 104 meets the upper surface 122 of the light-absorbing layer 103 (i-type semiconductor layer), is smaller than the area of the upper surface 123 of the upper contact layer 104 in the planar direction of the substrate 101.
  • a second electrode 112 is disposed outside a second region 152 that is smaller than the first region 151.
  • the second electrode 112 can have a ring-shaped outer shape formed around the second region 152.
  • the second region 152 serves as the light-receiving region.
  • the above-mentioned configuration can be achieved by gradually tapering the upper contact layer 104 from the top surface 123 to the bottom surface 121.
  • the i-type semiconductor layer is only the light absorption layer 103, but this is not limited to this.
  • the i-type semiconductor layer can include a carrier travel layer 105 made of an undoped semiconductor in addition to the light absorption layer 103.
  • This configuration is a so-called uni-traveling carrier photodiode.
  • the top surface 122 of the i-type semiconductor layer becomes the top surface of the carrier travel layer 105.
  • the light absorption layer 103 (carrier transport layer 105) and the upper contact layer 104 can be cylindrical in shape, with a circular shape in a plan view (a plane parallel to the plane of the substrate 101) when viewed from the normal direction of the plane of the substrate 101.
  • the first region 151 can also be circular in shape in a plan view.
  • the second region 152 can also be circular in shape in a plan view, and the second electrode 112 can also be annular in shape in a plan view.
  • the first region 151, second region 152, upper contact layer 104, and light absorption layer 103 (carrier transport layer 105), which are circular in plan view, can be arranged with their centers of rotation concentrically (concentric circles).
  • a lower contact layer 102 made of n-type InP, a III-V compound semiconductor is formed on a substrate 101, and a light absorption layer 103 made of InGaAs, a III-V compound semiconductor, is formed on the lower contact layer 102.
  • a upper contact layer 104 made of p-type InP, a III-V compound semiconductor is formed on the light absorption layer 103.
  • a ring-shaped second electrode 112 is formed on the upper contact layer 104 using known lithography and etching techniques. Then, the upper contact layer 104 and the light absorption layer 103 are patterned using known lithography and etching techniques (such as wet etching) to form the desired columnar shape (e.g., a cylindrical shape).
  • the upper contact layer 104 When forming the upper contact layer 104, side etching is performed using an etchant whose etching amount depends on the crystal orientation, forming a slope on the sidewall of the upper contact layer 104 that depends on the crystal orientation. This process makes it possible to make the area of the bottom surface 121 of the upper contact layer 104 smaller than the area of the top surface 123. Note that the above-mentioned configuration can be achieved by forming the upper contact layer 104 through multiple lithography and etching processes.
  • the first electrode 111 is formed on the exposed lower contact layer 102.
  • Each electrode can be formed using the well-known lift-off method.
  • the element capacitance is determined by the size (diameter) of the first region 151, which is defined by the size of the bottom surface 121 on the light absorption layer 103 (i-type semiconductor layer) side. Because the contact area between the bottom surface 121 and the top surface 122 is smaller than the top surface 123, the first region 151 can be made smaller without reducing the size (area) of the second region 152, which serves as the light receiving region, or reducing the electrode width of the second electrode 112 (the area in a plan view occupied by the second electrode 112).
  • the diameter of the first region 151 is 8 ⁇ m and the second electrode 112 is formed in a ring shape with a width of 2 ⁇ m, and the amount of side etching used to process the sidewall of the upper contact layer 104 is 1 ⁇ m, the diameter (light-receiving diameter) of the second region 152 will be 6 ⁇ m. This indicates that the diameter can be expanded up to 1.5 times compared to conventional technology.
  • the first region 151 is enlarged to reduce the device capacitance, the reduction in the diameter of the second region 152 is suppressed, and therefore a decrease in optical coupling efficiency can be suppressed.
  • This photodetector is a photodiode with a so-called p-i-n structure, and includes a lower contact layer 102 made of a first conductivity type semiconductor formed on a substrate 101, and an i-type semiconductor layer including a light absorption layer 103 made of an undoped semiconductor formed on the lower contact layer 102.
  • the light-receiving element also includes a first upper contact layer 104a formed on the light absorption layer 103, a second upper contact layer 104b formed on the first upper contact layer 104a, a first electrode 111 connected to the lower contact layer 102, and a second electrode 112 formed on the second upper contact layer 104b.
  • the first upper contact layer 104a and the second upper contact layer 104b are made of a semiconductor of the second conductivity type. Furthermore, the area of the bottom surface 121 of the first upper contact layer 104a is set equal to that of the first region 151.
  • the upper contact layer 104 in embodiment 1 is composed of a first upper contact layer 104a and a second upper contact layer 104b.
  • a second electrode 112 is disposed outside a second region 152 that is smaller than the first region 151.
  • the second electrode 112 can have a ring-shaped outer shape formed around the second region 152.
  • the second region 152 serves as the light-receiving region.
  • the above-described configuration can be achieved by gradually tapering the first upper contact layer 104a from the second upper contact layer 104b side toward the bottom surface 121.
  • the i-type semiconductor layer is only the light absorption layer 103, but this is not limited to this.
  • the i-type semiconductor layer can include a carrier travel layer made of an undoped semiconductor in addition to the light absorption layer 103. This configuration is a so-called uni-traveling carrier photodiode.
  • the light absorption layer 103 (carrier transport layer), first upper contact layer 104a, and second upper contact layer 104b can be cylindrical in shape, with a circular shape in a plan view (a plane parallel to the plane of the substrate 101) when viewed from the normal direction of the plane of the substrate 101.
  • the first region 151 can also be circular in shape in a plan view.
  • the second region 152 can also be circular in shape in a plan view, and the second electrode 112 can be annular in shape in a plan view.
  • the first region 151, second region 152, upper contact layer 104, and light absorption layer 103 (carrier transport layer 105), which are circular in plan view, can be arranged with their centers of rotation concentrically (concentric circles).
  • a lower contact layer 102 made of n-type InP, a III-V compound semiconductor is formed on the substrate 101, and an optical absorption layer 103 made of InGaAs, a III-V compound semiconductor, is formed on the lower contact layer 102. Furthermore, a first upper contact layer 104a made of p-type InP, a III-V compound semiconductor, and a second upper contact layer 104b made of p-type InGaAsP are formed on the optical absorption layer 103.
  • a ring-shaped second electrode 112 is formed on the second upper contact layer 104b using known lithography and etching techniques. Then, the second upper contact layer 104b, the first upper contact layer 104a, and the light absorption layer 103 are patterned using known lithography and etching techniques (such as wet etching) to form the desired columnar shape (e.g., a cylindrical shape).
  • first upper contact layer 104a When forming the first upper contact layer 104a, side etching is performed using an etchant whose etching amount depends on the crystal orientation, forming a slope on the sidewall of the first upper contact layer 104a that depends on the crystal orientation.
  • the above-mentioned process is performed under conditions that make the first upper contact layer 104a more susceptible to etching than the second upper contact layer 104b. This process makes it possible to selectively make the area of the bottom surface 121 of the first upper contact layer 104a smaller than the area of the top surface 123. Note that the above-mentioned configuration can be achieved by forming the first upper contact layer 104a using multiple lithography and etching processes.
  • the first electrode 111 is formed on the exposed lower contact layer 102.
  • Each electrode can be formed using the well-known lift-off method.
  • the first upper contact layer 104a is gradually tapered from the second upper contact layer 104b side to the bottom surface 121, but this is not limited to this.
  • a columnar first upper contact layer 104c with a smaller diameter than the second upper contact layer 104b can be disposed between the light absorption layer 103 and the second upper contact layer 104b.
  • the area of the first region 151 where the bottom surface 121 of the first upper contact layer 104c and the top surface 122 of the light absorption layer 103 (i-type semiconductor layer) meet is smaller than the area of the top surface 123 of the second upper contact layer 104b.
  • the element capacitance is determined by the size (diameter) of the first region 151, which is defined by the size of the bottom surface 121 on the light absorption layer 103 (i-type semiconductor layer) side. Because the contact area between the bottom surface 121 and the top surface 122 is smaller than the top surface 123, the first region 151 can be made smaller without reducing the size (area) of the second region 152, which serves as the light-receiving region, or reducing the electrode width of the second electrode 112 (the area in a plan view occupied by the second electrode 112). Furthermore, by making the thickness of the second upper contact layer b 0.4 ⁇ m or more, even greater effects can be expected.
  • the total thickness of the upper contact layer can be increased, thereby increasing the mechanical strength. Furthermore, the resistance of the upper contact layer in the direction parallel to the plane of the substrate 101 is reduced, allowing for a reduction in element resistance.
  • This light-receiving element is a photodiode with a so-called pin structure, and includes a lower contact layer 102 made of a first conductivity type semiconductor formed on a substrate 101, and an i-type semiconductor layer including a light-absorbing layer 103' made of an undoped semiconductor formed on the lower contact layer 102.
  • the light-receiving element also includes an upper contact layer 104' made of a second conductivity type semiconductor formed on the light absorption layer 103', a first electrode 111 connected to the lower contact layer 102, and a second electrode 112 formed on the upper contact layer 104'.
  • the substrate 101 can be made of, for example, semi-insulating InP.
  • Each semiconductor layer can be made of, for example, a III-V compound semiconductor.
  • the lower contact layer 102 can be made of, for example, n-type InP.
  • the light absorption layer 103' can be made of undoped InGaAs.
  • the upper contact layer 104' can be made of p-type InP.
  • the area of a first region 151 where the bottom surface 121 on the light-absorbing layer 103' (i-type semiconductor layer) side of the upper contact layer 104' meets the upper surface 122 of the light-absorbing layer 103' (i-type semiconductor layer) in the planar direction of the substrate 101 is smaller than the area of the upper surface 123 of the upper contact layer 104'.
  • a second electrode 112 is disposed outside a second region 152 that is smaller than the first region 151.
  • the second electrode 112 can have a ring-shaped outer shape formed around the second region 152.
  • the second region 152 serves as the light-receiving region.
  • the above-described configuration is achieved by making the area of the light absorption layer 103' (i-type semiconductor layer) equal to that of the first region 151 in the planar direction of the substrate 101 (reducing the diameter of the light absorption layer 103').
  • the i-type semiconductor layer is only the light absorption layer 103', but this is not limited to this.
  • the i-type semiconductor layer can include a carrier transport layer made of an undoped semiconductor in addition to the light absorption layer 103'.
  • This configuration is a so-called uni-traveling carrier photodiode.
  • the carrier transport layer can be disposed, for example, between the light absorption layer 103' and the upper contact layer 104. In this case, the overall diameter of the i-type semiconductor layer made up of the light absorption layer 103' and the carrier transport layer can be reduced. Furthermore, the diameter of the carrier transport layer in contact with the upper contact layer 104 can be reduced.
  • the light absorption layer 103' (i-type semiconductor layer) and the upper contact layer 104' can be cylindrical in shape, with a circular shape in a plan view (a plane parallel to the plane of the substrate 101) when viewed from the normal direction of the plane of the substrate 101.
  • the first region 151 can also be circular in shape in a plan view.
  • the second region 152 can also be circular in shape in a plan view, and the second electrode 112 can be annular in shape in a plan view.
  • the first region 151, the second region 152, the upper contact layer 104', and the light absorption layer 103' (carrier transport layer 105), which are circular in plan view, can be arranged with their centers of rotation concentrically arranged.
  • a lower contact layer 102 made of n-type InP, a III-V compound semiconductor is formed on the substrate 101, and an optical absorption layer 103' made of InGaAs, a III-V compound semiconductor, is formed on the lower contact layer 102. Furthermore, an upper contact layer 104' made of p-type InP, a III-V compound semiconductor, is formed on the optical absorption layer 103'.
  • These can be formed by epitaxial growth using the well-known metalorganic vapor phase epitaxy method.
  • a ring-shaped second electrode 112 is formed on the upper contact layer 104' using known lithography and etching techniques. Then, the upper contact layer 104' and light absorption layer 103' are patterned using known lithography and etching techniques (such as wet etching) to form the desired columnar shape (e.g., cylindrical).
  • the light absorption layer 103' is etched more than the other layers, making the diameter of the light absorption layer 103' smaller than the other layers.
  • the first electrode 111 is formed on the exposed lower contact layer 102.
  • Each electrode can be formed using the well-known lift-off method.
  • the element capacitance is determined by the size (diameter) of the first region 151, which is defined by the diameter of the light absorption layer 103' (i-type semiconductor layer).
  • the area where the bottom surface 121 and the top surface 122 meet is smaller than the area of the top surface 123.
  • the first region 151 can be made smaller without reducing the size (area) of the second region 152, which serves as the light-receiving region, or reducing the electrode width of the second electrode 112 (the area in plan view occupied by the second electrode 112).
  • This photodetector is a photodiode with a so-called p-i-n structure, and includes a lower contact layer 102 made of a semiconductor of a first conductivity type formed on a substrate 101, and an i-type semiconductor layer including a light absorption layer 103 made of an undoped semiconductor formed on the lower contact layer 102.
  • the light-receiving element also includes an upper contact layer 104 made of a second conductivity type semiconductor formed on the light absorption layer 103, a first electrode 111 connected to the lower contact layer 102, and a second electrode 112 formed on the upper contact layer 104.
  • the area of a first region 151, where the bottom surface 121 on the light-absorbing layer 103 (i-type semiconductor layer) side of the upper contact layer 104 meets the upper surface 122 of the light-absorbing layer 103 (i-type semiconductor layer), is smaller than the area of the upper surface 123 of the upper contact layer 104 in the planar direction of the substrate 101.
  • a second electrode 112 is disposed outside a second region 152 that is smaller than the first region 151.
  • the second electrode 112 can have a ring-shaped outer shape formed around the second region 152.
  • the second region 152 serves as the light-receiving region.
  • a reflective layer 106 is further provided, which is formed in the second region 152 inside the upper contact layer 104 where the second electrode 112 is disposed.
  • the reflective layer 106 can be made of Au.
  • the reflective layer 106 can also be made of a dielectric multilayer film.
  • the reflective layer 106 can be formed in the same manner as in the first embodiment described above, and then by depositing a predetermined material by, for example, vapor deposition inside the second electrode 112.
  • light is incident from the substrate 101 side.
  • the light incident from the substrate 101 side passes through the light absorbing layer 103, is reflected by the reflective layer 106, and passes through the light absorbing layer 103 again.
  • the reflective layer 106 it is possible to extend the optical path length and increase the light receiving sensitivity.
  • the light-absorbing layer (not shown) and the upper contact layer 104 have a horizontally elongated shape in the planar view in the planar direction of the substrate, with the longer side extending in the direction of the plane orientation of the semiconductor that constitutes the light-absorbing layer and the upper contact layer 104, which facilitates side etching.
  • the second electrode 112 also has a horizontally elongated planar shape, similar to the upper contact layer 104.
  • the other configurations are the same as those of any of the first to fourth embodiments described above.
  • planar shapes of the light absorption layer and upper contact layer 104 can be elliptical or rectangular, for example. Greater effects can be expected by making the longer axis or side 1.5 times or more larger than the shorter axis or side.
  • the area of the first region where the bottom surface of the upper contact layer on the i-type semiconductor layer side and the top surface of the i-type semiconductor layer meet is smaller than the area of the top surface of the upper contact layer, making it possible to reduce the device capacitance without reducing the light-receiving area.
  • the above-mentioned configuration more effectively prevents a reduction in the light-receiving diameter and has the effect of suppressing a decrease in optical coupling efficiency.
  • the upper contact layer is composed of a first upper contact layer on the bottom surface side and a second upper contact layer on the top surface side, and the area of the bottom surface of the first upper contact layer is equal to that of the first region.
  • the shape of the light absorption layer and the upper contact layer as viewed in a planar direction of the substrate is a horizontally elongated shape in which the direction of the plane orientation of the semiconductor constituting the light absorption layer and the upper contact layer is long, which makes it easy for side etching to occur.

Landscapes

  • Light Receiving Elements (AREA)

Abstract

この受光素子は、基板（１０１）の上に形成された下部コンタクト層（１０２）と、下部コンタクト層（１０２）の上に形成された光吸収層（１０３）（ｉ型半導体層）と、光吸収層（１０３）の上に形成された上部コンタクト層（１０４）とを備える。基板（１０１）の平面方向において、上部コンタクト層（１０４）の光吸収層（１０３）（ｉ型半導体層）の側の底面（１２１）と、光吸収層（１０３）（ｉ型半導体層）の上面（１２２）とが接する第１領域（１５１）の面積が、上部コンタクト層（１０４）の上面（１２３）の面積より小さくされている。

Description

受光素子
　本発明は、受光素子に関する。
　光通信ではＧＨｚ以上の帯域での光電変換のために高速受光素子が用いられる（非特許文献１）。このような受光素子では帯域向上のためにＣＲ時定数の低減が重要であり、このためには、素子容量の低減が有効である。受光素子として広く用いられているｐ－ｉ－ｎ型において、素子容量を低減するためには、柱状に形成されている素子の径を小さくすることが有効である。
M. Nada et al., "High-power-tolerant InAlAs avalanche photodiode for 25 Gbit/s applications", Electronics Letters, vol. 49, no. 1, pp. 62-63, 2013.
　しかしながら、上部コンタクト層の上に中央部が開口する状態で環状の電極が形成されるため、素子の径を小さくすると、受光領域の低減につながる。素子の径を小さくした状態で受光領域の低減を抑制するために、電極の幅を小さくすることが考えられるが、抵抗値の上昇を招く。このため、電極の幅を小さくすることは困難である。このような状況において、例えば、素子径１２μｍのフォトダイオードに、幅２μｍのリング電極を形成する場合、受光領域の径は８μｍとなる。この構成に対し、素子径を２／３の８μｍとすると、受光領域の径は４μｍとなり、受光領域は半分になってしまう。このように、小型の受光素子ほど、素子径の縮小に対する受光径の低減が顕著である。
　本発明は、以上のような問題点を解消するためになされたものであり、受光領域を小さくすることなく素子容量が低減できるようにすることを目的とする。
　本発明に係る受光素子は、基板の上に形成された第１導電型の半導体からなる下部コンタクト層と、下部コンタクト層の上に形成されたアンドープの半導体からなる光吸収層を含めたｉ型半導体層と、光吸収層の上に形成された第２導電型の半導体からなる上部コンタクト層と、下部コンタクト層に接続する第１電極と、上部コンタクト層の上に形成された第２電極とを備え、基板の平面方向において、上部コンタクト層のｉ型半導体層の側の底面と、ｉ型半導体層の上面とが接する第１領域の面積が、上部コンタクト層の上面の面積より小さくされ、第１領域より小さい第２領域より外側に第２電極が配置されている。
　以上説明したように、本発明によれば、上部コンタクト層のｉ型半導体層の側の底面と、ｉ型半導体層の上面とが接する第１領域の面積を、上部コンタクト層の上面の面積より小さくしたので、受光領域を小さくすることなく素子容量が低減できる。
図１は、本発明の実施の形態１に係る受光素子の構成を示す構成図である。 図２は、本発明の実施の形態１に係る他の受光素子の構成を示す構成図である。 図３は、本発明の実施の形態２に係る受光素子の構成を示す構成図である。 図４は、本発明の実施の形態２に係る他の受光素子の構成を示す構成図である。 図５は、本発明の実施の形態３に係る受光素子の構成を示す構成図である。 図６は、本発明の実施の形態４に係る受光素子の構成を示す構成図である。 図７は、本発明の実施の形態５に係る受光素子の一部構成を示す平面図である。
　以下、本発明の実施の形態に係る受光素子について説明する。
［実施の形態１］
　はじめに、本発明の実施の形態１に係る受光素子について、図１を参照して説明する。この受光素子は、いわゆるｐ－ｉ－ｎ構造のフォトダイオードであり、基板１０１の上に形成された第１導電型の半導体からなる下部コンタクト層１０２と、下部コンタクト層１０２の上に形成されたアンドープの半導体からなる光吸収層１０３を含めたｉ型半導体層とを備える。
　また、この受光素子は、光吸収層１０３の上に形成された第２導電型の半導体からなる上部コンタクト層１０４と、下部コンタクト層１０２に接続する第１電極１１１と、上部コンタクト層１０４の上に形成された第２電極１１２とを備える。
　基板１０１は、例えば、半絶縁性のＩｎＰから構成することができる。各半導体の層は、例えば、ＩＩＩ－Ｖ族化合物半導体から構成することができる。下部コンタクト層１０２は、例えば、ｎ型のＩｎＰから構成することができる。光吸収層１０３は、アンドープのＩｎＧａＡｓから構成することができる。また、上部コンタクト層１０４は、ｐ型のＩｎＰから構成することができる。この場合、第１導電型はｎ型であり、第２導電型はｐ型である。これに限らず、第１導電型をｐ型とし、第２導電型をｎ型とすることができる。
　また、この受光素子は、基板１０１の平面方向において、上部コンタクト層１０４の光吸収層１０３（ｉ型半導体層）の側の底面１２１と、光吸収層１０３（ｉ型半導体層）の上面１２２とが接する第１領域１５１の面積が、上部コンタクト層１０４の上面１２３の面積より小さくされている。また、第１領域１５１より小さい第２領域１５２より外側に第２電極１１２が配置されている。第２電極１１２は、第２領域１５２の周囲に形成された環状の外形とすることができる。この受光素子では、第２領域１５２が受光領域となる。
　例えば、上部コンタクト層１０４を、上面１２３から底面１２１にかけて徐々に細くすることで、上述した構成とすることができる。なお、この例では、ｉ型半導体層は、光吸収層１０３のみとしたが、これに限るものではなく、例えば、図２に示すように、ｉ型半導体層として、光吸収層１０３に加えてアンドープの半導体からなるキャリア走行層１０５を備えることができる。この構成は、いわゆる単一走行キャリア・フォトダイオードである。この場合、ｉ型半導体層の上面１２２は、キャリア走行層１０５の上面となる。
　例えば、光吸収層１０３（キャリア走行層１０５）、上部コンタクト層１０４は、基板１０１の平面の法線方向から見た平面視（基板１０１の平面に平行な面）の形状を円形とした円柱形状とすることができる。また、第１領域１５１は、平面視の形状を円形とすることができる。また、第２領域１５２は、平面視の形状を円形とし、第２電極１１２は、平面視の形状を円環状とすることができる。平面視円形とした第１領域１５１，第２領域１５２，上部コンタクト層１０４，および光吸収層１０３（キャリア走行層１０５）は、円形の中心を同一（同心円）に配置することができる。
　例えば、基板１０１の上にＩＩＩ－Ｖ族化合物半導体であるｎ型のＩｎＰからなる下部コンタクト層１０２を形成し、下部コンタクト層１０２の上にＩＩＩ－Ｖ族化合物半導体であるＩｎＧａＡｓからなる光吸収層１０３を形成する。また、光吸収層１０３の上に、ＩＩＩ－Ｖ族化合物半導体であるｐ型のＩｎＰからなる上部コンタクト層１０４を形成する。これらは、よく知られた有機金属気相成長法によりエピタキシャル成長させることで形成できる。
　次に、公知のリソグラフィ技術およびエッチング技術により、上部コンタクト層１０４の上に環状の第２電極１１２を形成する。次いで、公知のリソグラフィ技術およびエッチング技術（ウエットエッチングなど）により、上部コンタクト層１０４および光吸収層１０３をパターニングし、所望の柱状（例えば円柱形状）に加工する。
　ここで、上部コンタクト層１０４を形成するときに、エッチング量が結晶方位に依存するエッチング液を用いたサイドエッチングにより、上部コンタクト層１０４の側壁に結晶方位に依存した傾斜を形成する。この処理により、上部コンタクト層１０４の底面１２１の面積を上面１２３の面積より小さくすることができる。なお、上部コンタクト層１０４の形成を、複数回のリソグラフィおよびエッチングに分けて実施することで、上述した構成とすることができる。
　上述したように、上部コンタクト層１０４および光吸収層１０３を円柱形状）に加工したあと、露出した下部コンタクト層１０２の上に第１電極１１１を形成する。各電極は、よく知られたリフトオフ方により形成することができる。
　上述した実施の形態によれば、素子容量は、光吸収層１０３（ｉ型半導体層）の側の底面１２１の大きさで規定される第１領域１５１の大きさ（径）で決定されるようになる。底面１２１と上面１２２との接触面積を上面１２３より小さい面積とするので、受光領域となる第２領域１５２の大きさ（広さ）を小さくすることなく、また、第２電極１１２の電極幅（第２電極１１２が占有する平面視の面積）を小さくすることなく、第１領域１５１を小さくすることができる。
　例えば、第１領域１５１の径を８μｍに形成し、第２電極１１２を幅２μｍの円環状に形成した場合、上部コンタクト層１０４の側壁の加工において、サイドエッチングの量を１μｍとすると、第２領域１５２の径（受光径）は６μｍとなる。これは、従来技術の１．５倍まで拡大できることを示す。このように、実施の形態によれば、第１領域１５１を大きくして素子容量を低減しても、第２領域１５２の径の低減が抑制されるので、光結合効率低下を抑えることができる。
［実施の形態２］
　次に、本発明の実施の形態２に係る受光素子について、図３を参照して説明する。この受光素子は、いわゆるｐ－ｉ－ｎ構造のフォトダイオードであり、基板１０１の上に形成された第１導電型の半導体からなる下部コンタクト層１０２と、下部コンタクト層１０２の上に形成されたアンドープの半導体からなる光吸収層１０３を含めたｉ型半導体層とを備える。
　また、この受光素子は、光吸収層１０３の上に形成された第１上部コンタクト層１０４ａと、第１上部コンタクト層１０４ａの上に形成された第２上部コンタクト層１０４ｂと、下部コンタクト層１０２に接続する第１電極１１１と、第２上部コンタクト層１０４ｂの上に形成された第２電極１１２とを備える。第１上部コンタクト層１０４ａ、第２上部コンタクト層１０４ｂは、第２導電型の半導体から構成されている。さらに、第１上部コンタクト層１０４ａの底面１２１の面積は、第１領域１５１と等しくされている。
　実施の形態２では、実施の形態１における上部コンタクト層１０４を、第１上部コンタクト層１０４ａと第２上部コンタクト層１０４ｂとから構成している。
　この受光素子は、基板１０１の平面方向において、第１上部コンタクト層１０４ａの光吸収層１０３（ｉ型半導体層）の側の底面１２１と、光吸収層１０３（ｉ型半導体層）の上面１２２とが接する第１領域１５１の面積が、第２上部コンタクト層１０４ｂの上面１２３の面積より小さくされている。また、第１領域１５１より小さい第２領域１５２より外側に第２電極１１２が配置されている。第２電極１１２は、第２領域１５２の周囲に形成された環状の外形とすることができる。この受光素子では、第２領域１５２が受光領域となる。
　例えば、第１上部コンタクト層１０４ａを、第２上部コンタクト層１０４ｂの側から底面１２１にかけて徐々に細くすることで、上述した構成とすることができる。なお、この例では、ｉ型半導体層は、光吸収層１０３のみとしたが、これに限るものではなく、例えば、前述した実施の形態１と同様に、ｉ型半導体層として、光吸収層１０３に加えてアンドープの半導体からなるキャリア走行層を備えることができる。この構成は、いわゆる単一走行キャリア・フォトダイオードである。
　例えば、光吸収層１０３（キャリア走行層）、第１上部コンタクト層１０４ａ、第２上部コンタクト層１０４ｂは、基板１０１の平面の法線方向から見た平面視（基板１０１の平面に平行な面）の形状を円形とした円柱形状とすることができる。また、第１領域１５１は、平面視の形状を円形とすることができる。また、第２領域１５２は、平面視の形状を円形とし、第２電極１１２は、平面視の形状が円環状とすることができる。平面視円形とした第１領域１５１，第２領域１５２，上部コンタクト層１０４，および光吸収層１０３（キャリア走行層１０５）は、円形の中心を同一（同心円）に配置することができる。
　例えば、基板１０１の上にＩＩＩ－Ｖ族化合物半導体であるｎ型のＩｎＰからなる下部コンタクト層１０２を形成し、下部コンタクト層１０２の上にＩＩＩ－Ｖ族化合物半導体であるＩｎＧａＡｓからなる光吸収層１０３を形成する。また、光吸収層１０３の上に、ＩＩＩ－Ｖ族化合物半導体であるｐ型のＩｎＰからなる第１上部コンタクト層１０４ａ、および、ｐ型のＩｎＧａＡｓＰからなる第２上部コンタクト層１０４ｂを形成する。第２上部コンタクト層１０４ｂは、第１上部コンタクト層１０４ａよりサイドエッチングされにくい材料から構成することが重要であり、ＩｎＧａＡｓＰに限らず、ＩｎＧａＡｓ、ＩｎＡｌＧａＡｓなどから構成することができる。これらは、よく知られた有機金属気相成長法によりエピタキシャル成長させることで形成できる。
　次に、公知のリソグラフィ技術およびエッチング技術により、第２上部コンタクト層１０４ｂの上に環状の第２電極１１２を形成する。次いで、公知のリソグラフィ技術およびエッチング技術（ウエットエッチングなど）により、第２上部コンタクト層１０４ｂ、第１上部コンタクト層１０４ａ、および光吸収層１０３をパターニングし、所望の柱状（例えば円柱形状）に加工する。
　ここで、第１上部コンタクト層１０４ａを形成するときに、エッチング量が結晶方位に依存するエッチング液を用いたサイドエッチングにより、第１上部コンタクト層１０４ａの側壁に結晶方位に依存した傾斜を形成する。第１上部コンタクト層１０４ａを、第２上部コンタクト層１０４ｂよりエッチングされやすい条件で上述した処理を実施する。この処理により、選択的に、第１上部コンタクト層１０４ａの底面１２１の面積を上面１２３の面積より小さくすることができる。なお、第１上部コンタクト層１０４ａの形成を、複数回のリソグラフィおよびエッチングに分けて実施することで、上述した構成とすることができる。
　上述したように、第２上部コンタクト層１０４ｂ、第１上部コンタクト層１０４ａ、および光吸収層１０３を円柱形状）に加工したあと、露出した下部コンタクト層１０２の上に第１電極１１１を形成する。各電極は、よく知られたリフトオフ方により形成することができる。
　なお、上述では、第１上部コンタクト層１０４ａを、第２上部コンタクト層１０４ｂの側から底面１２１にかけて徐々に細くしたが、これに限るものではない。例えば、図４に示すように、第２上部コンタクト層１０４ｂより小さい径の柱状とした第１上部コンタクト層１０４ｃを、光吸収層１０３と第２上部コンタクト層１０４ｂとの間に配置することができる。この構成においても、第１上部コンタクト層１０４ｃの底面１２１と、光吸収層１０３（ｉ型半導体層）の上面１２２とが接する第１領域１５１の面積は、第２上部コンタクト層１０４ｂの上面１２３の面積より小さくなる。
　上述した実施の形態によれば、素子容量は、光吸収層１０３（ｉ型半導体層）の側の底面１２１の大きさで規定される第１領域１５１の大きさ（径）で決定されるようになる。底面１２１と上面１２２との接触面積を上面１２３より小さい面積とするので、受光領域となる第２領域１５２の大きさ（広さ）を小さくすることなく、また、第２電極１１２の電極幅（第２電極１１２が占有する平面視の面積）を小さくすることなく、第１領域１５１を小さくすることができる。また、第２上部コンタクト層ｂの厚さは０．４μｍ以上とすることで、より高い効果を期待することが可能である。
　実施の形態２では、上部コンタクト層の総厚を厚くすることができるので、機械的強度をより高くすることができる。また、上部コンタクト層の基板１０１の平面に平行な方向の抵抗がより小さくなり、素子抵抗が低減できるようになる。
［実施の形態３］
　次に、本発明の実施の形態３に係る受光素子について、図５を参照して説明する。この受光素子は、いわゆるｐ－ｉ－ｎ構造のフォトダイオードであり、基板１０１の上に形成された第１導電型の半導体からなる下部コンタクト層１０２と、下部コンタクト層１０２の上に形成されたアンドープの半導体からなる光吸収層１０３’を含めたｉ型半導体層とを備える。
　また、この受光素子は、光吸収層１０３’の上に形成された第２導電型の半導体からなる上部コンタクト層１０４’と、下部コンタクト層１０２に接続する第１電極１１１と、上部コンタクト層１０４’の上に形成された第２電極１１２とを備える。
　基板１０１は、例えば、半絶縁性のＩｎＰから構成することができる。各半導体の層は、例えば、ＩＩＩ－Ｖ族化合物半導体から構成することができる。下部コンタクト層１０２は、例えば、ｎ型のＩｎＰから構成することができる。光吸収層１０３’は、アンドープのＩｎＧａＡｓから構成することができる。また、上部コンタクト層１０４’は、ｐ型のＩｎＰから構成することができる。
　また、この受光素子は、基板１０１の平面方向において、上部コンタクト層１０４’の光吸収層１０３’（ｉ型半導体層）の側の底面１２１と、光吸収層１０３’（ｉ型半導体層）の上面１２２とが接する第１領域１５１の面積が、上部コンタクト層１０４’の上面１２３の面積より小さくされている。また、第１領域１５１より小さい第２領域１５２より外側に第２電極１１２が配置されている。第２電極１１２は、第２領域１５２の周囲に形成された環状の外形とすることができる。この受光素子では、第２領域１５２が受光領域となる。
　実施の形態３では、基板１０１の平面方向において、光吸収層１０３’（ｉ型半導体層）の面積を、第１領域１５１と等しくする（光吸収層１０３’の径を小さくする）ことで、上述した構成としている。なお、この例では、ｉ型半導体層は、光吸収層１０３’のみとしたが、これに限るものではなく、例えば、ｉ型半導体層として、光吸収層１０３’に加えてアンドープの半導体からなるキャリア走行層を備えることができる。この構成は、いわゆる単一走行キャリア・フォトダイオードである。キャリア走行層は、例えば、光吸収層１０３’と上部コンタクト層１０４との間に配置することができる。この場合、光吸収層１０３’およびキャリア走行層によるｉ型半導体層の全体の径を小さくすることができる。また、上部コンタクト層１０４と接するキャリア走行層の径を小さくすることができる。
　例えば、光吸収層１０３’（ｉ型半導体層）、上部コンタクト層１０４’は、基板１０１の平面の法線方向から見た平面視（基板１０１の平面に平行な面）の形状を円形とした円柱形状とすることができる。また、第１領域１５１は、平面視の形状を円形とすることができる。また、第２領域１５２は、平面視の形状を円形とし、第２電極１１２は、平面視の形状を円環状とすることができる。平面視円形とした第１領域１５１，第２領域１５２，上部コンタクト層１０４’，および光吸収層１０３’（キャリア走行層１０５）は、円形の中心を同一（同心円）に配置することができる。
　例えば、基板１０１の上にＩＩＩ－Ｖ族化合物半導体であるｎ型のＩｎＰからなる下部コンタクト層１０２を形成し、下部コンタクト層１０２の上にＩＩＩ－Ｖ族化合物半導体であるＩｎＧａＡｓからなる光吸収層１０３’を形成する。また、光吸収層１０３’の上に、ＩＩＩ－Ｖ族化合物半導体であるｐ型のＩｎＰからなる上部コンタクト層１０４’を形成する。これらは、よく知られた有機金属気相成長法によりエピタキシャル成長させることで形成できる。
　次に、公知のリソグラフィ技術およびエッチング技術により、上部コンタクト層１０４’の上に環状の第２電極１１２を形成する。次いで、公知のリソグラフィ技術およびエッチング技術（ウエットエッチングなど）により、上部コンタクト層１０４’および光吸収層１０３’をパターニングし、所望の柱状（例えば円柱形状）に加工する。ここで、光吸収層１０３’は、他の層より再度エッチングの量を多くすることで、光吸収層１０３’の径を他の層より小さくする。
　上述したように、上部コンタクト層１０４’および光吸収層１０３’を円柱形状）に加工したあと、露出した下部コンタクト層１０２の上に第１電極１１１を形成する。各電極は、よく知られたリフトオフ方により形成することができる。
　上述した実施の形態によれば、素子容量は、光吸収層１０３’（ｉ型半導体層）の径の大きさで規定される第１領域１５１の大きさ（径）で決定されるようになる。この構成とすることで、底面１２１と上面１２２とが接する面積を、上面１２３より小さい面積としている。この結果、受光領域となる第２領域１５２の大きさ（広さ）を小さくすることなく、また、第２電極１１２の電極幅（第２電極１１２が占有する平面視の面積）を小さくすることなく、第１領域１５１を小さくすることができる。ｉ型半導体層を、上部コンタクト層よりも１μｍ以上径を縮小させることで、より高い効果を期待することが可能である。
［実施の形態４］
　次に、本発明の実施の形態４に係る受光素子について、図６を参照して説明する。この受光素子は、いわゆるｐ－ｉ－ｎ構造のフォトダイオードであり、基板１０１の上に形成された第１導電型の半導体からなる下部コンタクト層１０２と、下部コンタクト層１０２の上に形成されたアンドープの半導体からなる光吸収層１０３を含めたｉ型半導体層とを備える。
　また、この受光素子は、光吸収層１０３の上に形成された第２導電型の半導体からなる上部コンタクト層１０４と、下部コンタクト層１０２に接続する第１電極１１１と、上部コンタクト層１０４の上に形成された第２電極１１２とを備える。
　また、この受光素子は、基板１０１の平面方向において、上部コンタクト層１０４の光吸収層１０３（ｉ型半導体層）の側の底面１２１と、光吸収層１０３（ｉ型半導体層）の上面１２２とが接する第１領域１５１の面積が、上部コンタクト層１０４の上面１２３の面積より小さくされている。また、第１領域１５１より小さい第２領域１５２より外側に第２電極１１２が配置されている。第２電極１１２は、第２領域１５２の周囲に形成された環状の外形とすることができる。この受光素子では、第２領域１５２が受光領域となる。
　上述した構成は、前述した実施の形態１と同様であり、同様の作用効果が得られる。実施の形態４では、上部コンタクト層１０４の第２電極１１２が配置されている内側の第２領域１５２に形成された反射層１０６をさらに備える。反射層１０６は、Ａｕから構成することができる。また、反射層１０６は、誘電体多層膜から構成することができる。前述した実施の形態１と同様に作成し、さらに、第２電極１１２の内側に、例えば、蒸着により所定の材料を堆積することで、反射層１０６を形成することができる。
　実施の形態４によれば、基板１０１の側から光を入射する。基板１０１の側から入社した光は、光吸収層１０３を通り、反射層１０６で反射し、再度、光吸収層１０３を通る。このように、反射層１０６を設けることで、光路長を拡大することが可能であり、受光感度を増加させることができる。
［実施の形態５］
　次に、本発明の実施の形態５に係る受光素子について、図７を参照して説明する。この受光素子は、光吸収層（不図示）および上部コンタクト層１０４の基板の平面方向における平面視の形状を、光吸収層および上部コンタクト層１０４を構成する半導体のサイドエッチングの入りやすい面方位の方向が長くなる横長の形状としている。第２電極１１２も、上部コンタクト層１０４と同様に、横長とされた平面形状とされている。他の構成は、前述した実施の形態１～４のいずれかと同様である。
　半導体のサイドエッチング量は結晶の方位に強く依存するため、よりサイドエッチングの入りやすい方位を利用して、前述した上部コンタクト層などの構造を作製することで、より顕著に効果を得ることが可能となる。光吸収層および上部コンタクト層１０４の平面視の形状は、楕円形や長方形などとすることができる。長い方の軸または辺を、短い方の軸または辺の１．５倍以上大きくすることで、より高い効果を期待することが可能である。
　以上に説明したように、本発明の実施の形態によれば、上部コンタクト層のｉ型半導体層の側の底面と、ｉ型半導体層の上面とが接する第１領域の面積を、上部コンタクト層の上面の面積より小さくしたので、受光領域を小さくすることなく素子容量が低減できるようになる。上述した構成によれば、より効果的に受光径の低減を抑制し、光結合効率低下を抑える効果がある。
　上記の実施形態の一部または全部は、以下の付記のようにも記載されるが、以下には限られない。
［付記１］
　基板の上に形成された第１導電型の半導体からなる下部コンタクト層と、前記下部コンタクト層の上に形成されたアンドープの半導体からなる光吸収層を含めたｉ型半導体層と、前記光吸収層の上に形成された第２導電型の半導体からなる上部コンタクト層と、前記下部コンタクト層に接続する第１電極と、前記上部コンタクト層の上に形成された第２電極とを備え、前記基板の平面方向において、前記上部コンタクト層の前記ｉ型半導体層の側の底面と、前記ｉ型半導体層の上面とが接する第１領域の面積が、前記上部コンタクト層の上面の面積より小さくされ、前記第１領域より小さい第２領域より外側に前記第２電極が配置されている受光素子。
［付記２］
　付記１記載の受光素子において、前記上部コンタクト層は、上面から底面にかけて徐々に細くされている受光素子。
［付記３］
　付記１または２記載の受光素子において、前記上部コンタクト層は、底面の側の第１上部コンタクト層と、上面の側の第２上部コンタクト層とから構成され、前記第１上部コンタクト層の底面の面積は、前記第１領域と等しくされている受光素子。
［付記４］
　付記１記載の受光素子において、前記基板の平面方向において、前記ｉ型半導体層の面積は、前記第１領域と等しくされている受光素子。
［付記５］
　付記１～４のいずれか１項に記載の受光素子において、前記上部コンタクト層の前記第２電極が配置されている内側の第２領域に形成された反射層をさらに備える受光素子。
［付記６］
　付記１～５のいずれか１項に記載の受光素子において、前記光吸収層および前記上部コンタクト層の前記基板の平面方向における平面視の形状は、前記光吸収層および前記上部コンタクト層を構成する半導体のサイドエッチングの入りやすい面方位の方向が長くなる横長の形状とされている受光素子。
　なお、本発明は以上に説明した実施の形態に限定されるものではなく、本発明の技術的思想内で、当分野において通常の知識を有する者により、多くの変形および組み合わせが実施可能であることは明白である。
　１０１…基板、１０２…下部コンタクト層、１０３…光吸収層、１０４…上部コンタクト層、１１１…第１電極、１１２…第２電極、１２１…底面、１２２…上面、１２３…上面、１５１…第１領域、１５２…第２領域。

Claims (6)

  1. 　基板の上に形成された第１導電型の半導体からなる下部コンタクト層と、
    　前記下部コンタクト層の上に形成されたアンドープの半導体からなる光吸収層を含めたｉ型半導体層と、
    　前記光吸収層の上に形成された第２導電型の半導体からなる上部コンタクト層と、
    　前記下部コンタクト層に接続する第１電極と、
    　前記上部コンタクト層の上に形成された第２電極と
    　を備え、
    　前記基板の平面方向において、前記上部コンタクト層の前記ｉ型半導体層の側の底面と、前記ｉ型半導体層の上面とが接する第１領域の面積が、前記上部コンタクト層の上面の面積より小さくされ、
    　前記第１領域より小さい第２領域より外側に前記第２電極が配置されている
    　受光素子。
  2. 　請求項１記載の受光素子において、
    　前記上部コンタクト層は、上面から底面にかけて徐々に細くされている受光素子。
  3. 　請求項１記載の受光素子において、
    　前記上部コンタクト層は、底面の側の第１上部コンタクト層と、上面の側の第２上部コンタクト層とから構成され、
    　前記第１上部コンタクト層の底面の面積は、前記第１領域と等しくされている受光素子。
  4. 　請求項１記載の受光素子において、
    　前記基板の平面方向において、前記ｉ型半導体層の面積は、前記第１領域と等しくされている受光素子。
  5. 　請求項１記載の受光素子において、
    　前記上部コンタクト層の前記第２電極が配置されている内側の第２領域に形成された反射層をさらに備える受光素子。
  6. 　請求項１～５のいずれか１項に記載の受光素子において、
    　前記光吸収層および前記上部コンタクト層の前記基板の平面方向における平面視の形状は、前記光吸収層および前記上部コンタクト層を構成する半導体のサイドエッチングの入りやすい面方位の方向が長くなる横長の形状とされている受光素子。
PCT/JP2024/017057 2024-05-08 2024-05-08 受光素子 Pending WO2025234012A1 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
PCT/JP2024/017057 WO2025234012A1 (ja) 2024-05-08 2024-05-08 受光素子

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/JP2024/017057 WO2025234012A1 (ja) 2024-05-08 2024-05-08 受光素子

Publications (1)

Publication Number Publication Date
WO2025234012A1 true WO2025234012A1 (ja) 2025-11-13

Family

ID=97674993

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2024/017057 Pending WO2025234012A1 (ja) 2024-05-08 2024-05-08 受光素子

Country Status (1)

Country Link
WO (1) WO2025234012A1 (ja)

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02228079A (ja) * 1989-02-28 1990-09-11 Hikari Keisoku Gijutsu Kaihatsu Kk Ｐｉｎフォトダイオード
JPH06151939A (ja) * 1992-11-09 1994-05-31 Nippon Telegr & Teleph Corp <Ntt> 半導体光検出器およびその製造方法
JP2000228532A (ja) * 1999-02-09 2000-08-15 Nippon Telegr & Teleph Corp <Ntt> 多段メサ構造の製作方法
JP2002208725A (ja) * 2000-11-13 2002-07-26 Mitsutoyo Corp 受光素子アレイとこれを用いた光学式エンコーダ及び受光素子アレイの製造方法
WO2022195780A1 (ja) * 2021-03-17 2022-09-22 日本電信電話株式会社 受光素子

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02228079A (ja) * 1989-02-28 1990-09-11 Hikari Keisoku Gijutsu Kaihatsu Kk Ｐｉｎフォトダイオード
JPH06151939A (ja) * 1992-11-09 1994-05-31 Nippon Telegr & Teleph Corp <Ntt> 半導体光検出器およびその製造方法
JP2000228532A (ja) * 1999-02-09 2000-08-15 Nippon Telegr & Teleph Corp <Ntt> 多段メサ構造の製作方法
JP2002208725A (ja) * 2000-11-13 2002-07-26 Mitsutoyo Corp 受光素子アレイとこれを用いた光学式エンコーダ及び受光素子アレイの製造方法
WO2022195780A1 (ja) * 2021-03-17 2022-09-22 日本電信電話株式会社 受光素子

Similar Documents

Publication Publication Date Title
JP3826129B2 (ja) アバランシェ光検出器
US7829915B2 (en) Avalanche photodiode
JP6024755B2 (ja) 半導体受光素子及びその製造方法
JPH022691A (ja) 半導体受光素子
CN104576810A (zh) 共面电极模拟光电探测器芯片及其制作方法
CN106784118A (zh) 背照式高速光电二极管接收芯片及其制作方法
JP4861887B2 (ja) 半導体受光装置、光受信モジュールおよび半導体受光装置の製造方法
CN111312848A (zh) 光电探测器、集成光电探测器及其制作方法
CN117650190B (zh) 一种适用于非偏振光的等离激元电极光电探测器
JP4109159B2 (ja) 半導体受光素子
JP2012124404A (ja) フォトダイオードおよびその製造方法
JP5197930B2 (ja) 半導体受光素子の製造方法
CN119486373A (zh) 一种高效率带宽积光电二极管结构
CN112768550A (zh) 一种用于提高背照式光电二极管响应度的结构及制作方法
EP4557381A1 (en) Group iii-v semiconductor photoelectric detector and optical receiving module
US20050161695A1 (en) Systems and methods having a metal-semiconductor-metal (MSM) photodetector with buried oxide layer
JP2017168610A (ja) 受光素子
US12034090B2 (en) Semiconductor light receiving element
CN111682078A (zh) 一种单行载流子光电探测器及其制作方法
CN111933722A (zh) 一种光电探测器以及制备方法
JP2017174838A (ja) 半導体受光デバイス
CA3134560C (en) Semiconductor light receiving element
CN113964237B (zh) 一种具有二次外延集电区和电场保护环的雪崩光电探测器的制备方法
CN218299812U (zh) 一种雪崩光电探测器结构
JPS62282469A (ja) 半導体受光素子