WO2025211150A1 - 回路基板、およびパワーデバイス - Google Patents

回路基板、およびパワーデバイス

Info

Publication number
WO2025211150A1
WO2025211150A1 PCT/JP2025/010200 JP2025010200W WO2025211150A1 WO 2025211150 A1 WO2025211150 A1 WO 2025211150A1 JP 2025010200 W JP2025010200 W JP 2025010200W WO 2025211150 A1 WO2025211150 A1 WO 2025211150A1
Authority
WO
WIPO (PCT)
Prior art keywords
layer
ceramic substrate
bonding
circuit board
bonding layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
PCT/JP2025/010200
Other languages
English (en)
French (fr)
Inventor
洋平 菅
太樹 岡山
利明 倉橋
良仁 猪飼
雅寛 虎澤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Niterra Co Ltd
Original Assignee
Niterra Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Niterra Co Ltd filed Critical Niterra Co Ltd
Publication of WO2025211150A1 publication Critical patent/WO2025211150A1/ja
Pending legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/03—Use of materials for the substrate
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W70/00—Package substrates; Interposers; Redistribution layers [RDL]
    • H10W70/60—Insulating or insulated package substrates; Interposers; Redistribution layers
    • H10W70/67—Insulating or insulated package substrates; Interposers; Redistribution layers characterised by their insulating layers or insulating parts
    • H10W70/68—Shapes or dispositions thereof
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W70/00—Package substrates; Interposers; Redistribution layers [RDL]
    • H10W70/60—Insulating or insulated package substrates; Interposers; Redistribution layers
    • H10W70/67—Insulating or insulated package substrates; Interposers; Redistribution layers characterised by their insulating layers or insulating parts
    • H10W70/69—Insulating materials thereof
    • H10W70/692—Ceramics or glasses
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00—Package configurations

Definitions

  • the present invention relates to a circuit board and a power device.
  • silicon nitride Due to its high thermal conductivity and strength, silicon nitride is attracting attention as an insulating heat dissipation substrate for inverter power modules installed in EVs (electric vehicles) and HVs (hybrid vehicles).
  • EVs electric vehicles
  • HVs hybrid vehicles
  • aluminum nitride has been widely used as an insulating heat dissipation substrate material, but in the case of high-current power modules such as those used in EVs, temperatures reach around 250°C, and the difference in thermal expansion between the substrate and the copper or other metals to which it is bonded generates significant thermal stress, causing the aluminum nitride, which has low strength, to crack and break.
  • silicon nitride which has higher thermal conductivity than common insulating ceramics and even greater strength, is increasingly being adopted, although its thermal conductivity is inferior to that of aluminum nitride.
  • the bonding of silicon nitride heat dissipation substrates to conductor layers is generally done using a brazing method involving the use of a brazing filler metal containing metal.
  • Patent Document 1 discloses a metal ceramic bonded substrate formed by laminating a conductor layer made of copper or a copper alloy on at least one surface side of a silicon nitride substrate, wherein a bonding layer containing at least one compound selected from the group consisting of titanium nitride, zirconium nitride, vanadium nitride, and aluminum nitride and not containing silver is interposed between the silicon nitride substrate and the conductor layer, the silicon nitride substrate and the conductor layer being bonded together via the bonding layer, and wherein the oxygen concentration in the bonding layer is 3 ⁇ 10 19 atoms/cm 3 or more.
  • the present invention was made in consideration of these circumstances, and aims to provide a circuit board and power device that can increase the bonding strength between the ceramic substrate and the conductor layer while maintaining heat transfer between the ceramic substrate and the conductor layer, thereby improving reliability.
  • the circuit board of the present invention employs the following measures. That is, the circuit board of an application example of the present invention comprises a ceramic substrate made of a material primarily composed of silicon nitride, a bonding layer formed on one main surface of the ceramic substrate and containing titanium or a titanium-containing compound, and a copper-containing conductor layer bonded to the ceramic substrate via the bonding layer, wherein the bonding layer includes a bonding-reinforcing layer that is primarily composed of titanium or a titanium-containing compound and contains fine particles made of copper or a copper-containing compound.
  • the fine particles are present within 0.3 ⁇ m of the interface between the ceramic substrate and the bonding layer in an area ratio of 5% or more.
  • the fine particles are present within 0.2 ⁇ m of the edge of a void formed at the interface between the ceramic substrate and the bonding layer on the bonding layer side.
  • a second bonding layer containing titanium or a compound containing titanium is formed on the other main surface of the ceramic substrate opposite the one main surface, and a second conductor layer containing copper is bonded to the ceramic substrate via the second bonding layer, and the thermal conductivity of the circuit board in a direction perpendicular to the one main surface is 118 W/mK or greater.
  • a power device includes the circuit board described in any one of (1) to (4) above and a power semiconductor mounted on the conductor layer.
  • the circuit board or power device of the present invention can increase the bonding strength between the ceramic substrate and the conductor layer while maintaining heat transfer between the ceramic substrate and the conductor layer, resulting in a circuit board or power device with improved reliability.
  • FIG. 1 is a schematic cross-sectional view showing an example of a circuit board according to an embodiment.
  • FIG. 2 is a schematic plan view illustrating an example of a circuit board according to the embodiment.
  • FIG. 3 is a schematic cross-sectional view showing a modified example of the circuit board according to the embodiment.
  • FIG. 4 is a schematic bottom view showing a modified example of the circuit board according to the embodiment.
  • FIG. 5 is a schematic cross-sectional view showing an example of a power device according to the embodiment.
  • the left side shows an image in which each layer is color-coded based on the element mapping results of Example 2
  • the right side shows an SEM image.
  • FIG. 7 is a table showing the results of various tests on the circuit boards of the examples and comparative examples.
  • the thickness of the ceramic substrate 10 in the direction perpendicular to one of the main surfaces 12 is preferably 220 ⁇ m or more and 690 ⁇ m or less. This allows for a good balance between the strength and heat dissipation of the ceramic substrate 10. If the thickness is smaller than this range, the strength of the ceramic substrate 10 may be reduced. If the thickness is larger than this range, the heat dissipation properties may be reduced.
  • the bonding layer 20 is formed on one main surface 12 of the ceramic substrate 10.
  • the bonding layer 20 contains titanium or a titanium-containing compound.
  • the bonding layer 20 also includes a bonding-strengthening layer 22 that is primarily composed of titanium or a titanium-containing compound and contains fine particles 24 made of copper or a copper-containing compound. This inhibits crack propagation in the bonding layer 20 and increases the bonding strength between the ceramic substrate 10 and the conductor layer 30. As a result, the reliability of the circuit board 50 can be improved while maintaining heat transfer between the ceramic substrate 10 and the conductor layer 30.
  • the titanium-containing compound of the bonding layer 20 refers to a compound that contains titanium but does not contain copper.
  • Examples of compounds that contain titanium but do not contain copper include TiO2 , TiN, and TiSi3 .
  • Constaining titanium or a titanium-containing compound as a primary component refers to a layer containing titanium or a titanium-containing compound that accounts for 60% or more of the area of a cross section, as described below.
  • the bonding layer 20 may include a layer other than the bonding strengthening layer 22 (a layer that can be distinguished from the bonding strengthening layer 22 by SEM image or EPMA) that has titanium or a compound containing titanium as its main component and contains microparticles 24 made of copper or a compound containing copper.
  • the maximum major axis diameter of the microparticles 24 contained in the bond-reinforcing layer 22 is preferably 100 nm or less. If the microparticles 24 contained in the bond-reinforcing layer 22 become too large, the stress between the bond-reinforcing layer 22 and the microparticles 24 increases, potentially reducing their effectiveness in inhibiting crack propagation.
  • the minimum major axis diameter of the microparticles 24 contained in the bond-reinforcing layer 22 may be, for example, 1 nm or greater.
  • the fine particles 24 are preferably present in an area ratio of 5% or more within 0.3 ⁇ m from the interface between the ceramic substrate 10 and the bonding layer 20, and more preferably 10% or more. This increases the strength of the bonding layer 20 near the interface, and better inhibits the progression of cracks. As a result, the bonding strength between the ceramic substrate 10 and the conductor layer 30 is stronger.
  • the region within 0.3 ⁇ m from the interface between the ceramic substrate 10 and the bonding layer 20 is referred to as the vicinity of the substrate.
  • the size and area ratio of the microparticles 24, or the presence of microparticles near the voids, can be determined by EPMA and SEM observation. Specifically, three locations are randomly selected on the polished surface of a cross section perpendicular to one of the main surfaces 12 of the ceramic substrate 10, and a 5 ⁇ m x 5 ⁇ m field of view is observed at 20,000x magnification. Next, based on the EPMA results, all particles recognized as microparticles 24 present in the bonding reinforcement layer 22 are confirmed. The size of the microparticles 24 formed in the bonding layer 20, their distance from the interface, and their distance from the end of the voids 26 do not vary significantly depending on the cut location, so the cut surface may be random.
  • the major axis is determined for each of all microparticles 24, and the maximum value in all images is determined.
  • the area ratio first, the area near the substrate within 0.3 ⁇ m of the interface between the ceramic substrate 10 and the bonding layer 20 in the image is determined. Then, the ratio of the area of the microparticles 24 that are in the bonding layer 22 and near the substrate to the area that is also in the bonding layer 22 and near the substrate is calculated.
  • the area near the void within 0.2 ⁇ m of the edge of the void 26 in the image is determined. Then, it is confirmed whether or not a microparticle 24 is present in the area near the void.
  • the vicinity of the substrate is taken in a direction perpendicular to the interface or its tangent. If there are voids 26 at the interface between the ceramic substrate 10 and the bonding layer 20, the interface between the voids 26 and the bonding layer 20 is used to determine the vicinity of the substrate. The vicinity of the voids is taken in a direction perpendicular to the interface between the voids 26 and the bonding strengthening layer 22 or its tangent. Image analysis software such as Winroof may be used to determine the maximum diameter of the long axis of the microparticles 24, the area ratio, the interface, the vicinity of the substrate, or the vicinity of the voids.
  • the conductor layer 30 is bonded to the ceramic substrate 10 via the bonding layer 20.
  • the conductor layer 30 is preferably made of a metal containing copper, more preferably a metal containing copper as its main component, and even more preferably oxygen-free copper.
  • a metal containing copper as its main component refers to a metal containing 99 wt% or more copper.
  • the thickness of the conductor layer 30 is preferably 0.2 mm or more and 1.5 mm or less.
  • the thickness of the bonding strengthening layer 22 is preferably 3 ⁇ m or less. If the second bonding layer 28 includes a bonding strengthening layer 22, the thickness of the bonding strengthening layer 22 included in the second bonding layer 28 may be the same as or different from the thickness of the bonding strengthening layer 22 included in the bonding layer 20.
  • the second conductor layer 32 is bonded to the ceramic substrate 10 via the second bonding layer 28.
  • the second conductor layer 32 is preferably made of a metal containing copper, more preferably made of a metal primarily composed of copper, and even more preferably made of oxygen-free copper.
  • the material of the second conductor layer 32 may be different from the material of the conductor layer 30, but is preferably the same.
  • the thickness of the second conductor layer 32 is preferably 0.2 mm or more and 1.5 mm or less. The thickness of the second conductor layer 32 may be the same as or different from the thickness of the conductor layer 30.
  • the second conductor layer 32 is preferably bonded to an area that occupies 75% or more of the area of the other main surface 16 of the ceramic substrate 10. This allows heat to be dissipated efficiently from the second conductor layer 32, improving the heat dissipation properties of the circuit board 50.
  • the thermal conductivity of the circuit board 50 in a direction perpendicular to one main surface 12 is preferably 118 W/mK or greater. This ensures sufficiently high heat dissipation properties of the circuit board 50. Note that the thermal conductivity in a direction perpendicular to one main surface 12 of the circuit board 50 is measured for a circuit board 50 that includes a conductor layer 30 and a second conductor layer 32, such as the modified circuit board 50.
  • the circuit board 50 is the circuit board 50 described above.
  • the circuit board 50 has a conductor layer 30 formed on at least one of the main surfaces 12 of the ceramic substrate 10.
  • the circuit board 50 may also have a second conductor layer 32 formed on the other main surface 16 opposite the one main surface 12.
  • a power semiconductor 60 is mounted on the upper side of the conductor layer 30 of the circuit board 50.
  • the power semiconductor 60 and the conductor layer 30 may be joined using solder 52 or the like.
  • the power semiconductor 60 may be, for example, a semiconductor for use in an EV that flows a large current and is prone to high temperatures.
  • the circuit board 50 of the present invention has increased bonding strength while maintaining heat dissipation properties, and therefore has high resistance to thermal cycles. Therefore, even if a large thermal stress is generated in the ceramic substrate 10 due to the difference in thermal expansion between the ceramic substrate 10 and the joined metal due to high temperatures, cracks or breakage are unlikely to occur.
  • a heat sink 70 may be bonded to the underside of the second conductor layer 32.
  • the heat sink 70 and the second conductor layer 32 may be bonded using solder 52 or the like.
  • the surface of the heat sink 70 opposite the surface bonded to the second conductor layer 32 may be in contact with the heat dissipation member 80 via grease 72 or the like.
  • the heat sink 70 is preferably made of metal, more preferably made of a metal primarily composed of copper, and even more preferably made of oxygen-free copper.
  • the heat dissipation member 80 preferably has heat dissipation fins formed thereon.
  • the heat dissipation member 80 is preferably made of metal, more preferably made of a metal primarily composed of copper or aluminum.
  • a general silicon nitride sintered body can be used as the ceramic substrate.
  • the silicon nitride sintered body can be manufactured, for example, by the following method. First, raw material powder for the silicon nitride sintered body is weighed.
  • the raw material powder for the silicon nitride sintered body may be an oxide, carbonate, hydroxide, nitride, etc. of each element contained in the silicon nitride sintered body.
  • examples of raw material powder for the silicon nitride sintered body include magnesium carbonate, calcium carbonate, and yttrium oxide.
  • Ethanol is added to these raw material powders, and the mixture is wet-mixed and ground in a ball mill, for example, at 40-100 rpm for 6-60 hours, to obtain a slurry. The slurry is then dried in a hot water bath or spray dryer, to obtain a mixed powder.
  • the resulting silicon nitride sintered body is then processed to a desired shape and thickness to produce a ceramic substrate.
  • Processing can be performed by, for example, cutting, grinding, polishing, etc. It is preferable to polish the main surface of the ceramic substrate on the side to which the conductor layer or second conductor layer is bonded to a surface roughness Ra of 0.5 ⁇ m or less.
  • a plate material of a predetermined thickness is prepared to serve as the conductor layer or second conductor layer.
  • the plate material is preferably made of a metal containing copper, more preferably a metal primarily composed of copper, and even more preferably oxygen-free copper.
  • a metal film primarily composed of Ti to serve as a bonding layer is formed on one main surface of the plate material or ceramic substrate.
  • the metal film can be formed by sputtering, vapor deposition, plating, or the like.
  • the thickness of the metal film is preferably 3 ⁇ m or less.
  • a metal film to serve as a second bonding layer may be formed on the other main surface. If a metal foil of a similar thickness can be prepared, forming a metal film is not necessary.
  • organic matter such as oil
  • the organic matter removal step can be performed using various methods, such as degreasing, washing with water, or washing with acetone. These methods may be combined, or a drying step may be included.
  • HP treatment conditions can be, for example, a pressure of 5 MPa to 30 MPa, a maximum temperature of 850°C to 1050°C, and a maximum temperature holding time of 10 minutes to 2 hours.
  • the left image shows each layer color-coded based on the elemental mapping results of Example 2, and the right image shows an SEM image.
  • the magnification is 20,000x.
  • Observation of the elemental mapping image of Example 2 confirmed that a bonding-strengthening layer containing titanium or a titanium-containing compound as its main component and containing fine particles made of copper or a copper-containing compound was formed between the copper (Cu) and silicon nitride.
  • (result) 7 is a table showing the results of various tests on the circuit boards of the examples and comparative examples.
  • Examples 1 to 3 in which a bonding layer containing titanium or a titanium-containing compound as the main component and a bonding-strengthening layer containing fine particles made of copper or a copper-containing compound was formed in the bonding layer, had high bonding strength.
  • Comparative Example 1 in which no bonding-strengthening layer was formed, had a lower bonding strength than the examples. This confirmed that the formation of a bonding-strengthening layer in the bonding layer increases the bonding strength.
  • Example 2 had a higher bonding strength than Example 1. This is thought to be because the area ratio of the microparticles near the substrate was greater than in Example 1, which resulted in the bonding-reinforcing layer near the substrate being composited, increasing its strength and suppressing cracks from propagating within the bonding-reinforcing layer. This shows that the area ratio of the microparticles near the substrate is preferably 5% or more, and more preferably 10% or more.
  • Example 3 had a higher bonding strength than Examples 1 and 2. This is thought to be because not only was the area ratio of the fine particles near the substrate greater than in Examples 1 and 2, but the presence of fine particles near the voids also prevented cracks from propagating from the voids to the bonding-reinforcing layer. This demonstrates that the presence of fine particles near the voids can further increase bonding strength.

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing Of Printed Wiring (AREA)

Abstract

回路基板５０は、窒化ケイ素を主成分とする材料からなるセラミックス基板１０と、前記セラミックス基板１０の一方の主面１２に形成されたチタン又はチタンを含む化合物を含む接合層２０と、前記接合層２０を介して前記セラミックス基板１０に接合された銅を含む導体層３０と、を備え、前記接合層２０は、チタン又はチタンを含む化合物を主成分とし、銅又は銅を含む化合物からなる微粒子２４を含む接合強化層２２を含む。

Description

回路基板、およびパワーデバイス
　本発明は、回路基板、およびパワーデバイスに関する。
　窒化ケイ素は高い熱伝導率と強度を有する事から、ＥＶ（Electric Vehicle）やＨＶ（Hybrid Vehicle）に搭載されるインバーター用パワーモジュールの絶縁性放熱基板として注目されている。従来、絶縁性の放熱基板材料としては窒化アルミニウムが多く用いられてきたが、ＥＶなどの大電流用パワーモジュールの場合、２５０℃程度まで高温化し、接合された銅などの金属との熱膨張差から基板に大きな熱応力が発生し、強度の低い窒化アルミニウムはクラックや割れが発生してしまっていた。その為、熱伝導は窒化アルミニウムには劣るものの、一般的な絶縁性セラミックスの中では高熱伝導であり、更に高い強度を有する窒化ケイ素の採用が進んでいる。窒化ケイ素放熱基板と導体層との接合は、一般的には金属を含むろう材を介在させたろう付け法により行われている。
　特許文献１には、窒化ケイ素基板の少なくとも一方の表面側に、銅又は銅合金からなる導体層を積層してなる金属セラミック接合基板であって、前記窒化ケイ素基板と導体層との間に、窒化チタン、窒化ジルコニウム、窒化バナジウム、及び、窒化アルミニウムからなる群から選択される少なくとも一種の化合物を含み且つ銀を含まない接合層が介在し、該接合層の介在下で、前記窒化ケイ素基板と導体層とが接合されてなり、前記接合層中の酸素濃度が３×１０１９ａｔｏｍｓ／ｃｍ３以上である金属セラミック接合基板が開示されている。
特許第６４９９５４５号公報
　特許文献１は、窒化ケイ素基板と導体層とを、比較的薄い厚みの接合層によって接合させることで、微細な回路パターンを形成可能とし、また所要の放熱性能を発揮することができると記載されている。しかしながら、特許文献１に記載された接合強度では、冷熱サイクルに対する耐性が十分でない場合があった。
　このようなことから、パワーデバイスの回路基板として窒化ケイ素放熱基板と導体層とを接合した回路基板を使用する場合、放熱性を維持しつつ、接合強度をより高めた回路基板が要望されていた。
　本発明は、このような事情に鑑みてなされたものであり、セラミックス基板と導体層との間の伝熱性を維持しつつ、セラミックス基板と導体層との接合強度を高くすることができ、信頼性を向上できる回路基板及びパワーデバイスを提供することを目的とする。
　（１）上記の目的を達成するため、本発明の回路基板は、以下の手段を講じた。すなわち、本発明の適用例の回路基板は、窒化ケイ素を主成分とする材料からなるセラミックス基板と、前記セラミックス基板の一方の主面に形成されたチタン又はチタンを含む化合物を含む接合層と、前記接合層を介して前記セラミックス基板に接合された銅を含む導体層と、を備え、前記接合層は、チタン又はチタンを含む化合物を主成分とし、銅又は銅を含む化合物からなる微粒子を含む接合強化層を含む。
　（２）また、上記（１）の適用例の回路基板において、前記微粒子は、前記セラミックス基板と前記接合層との界面から０．３μｍ以内に面積比で５％以上存在する。
　（３）また、上記（１）または（２）の適用例の回路基板において、前記セラミックス基板と前記接合層との界面に形成された空孔に対し、前記空孔の端部から前記接合層側の０．２μｍ以内に前記微粒子が存在する。
　（４）また、上記（１）から（３）のいずれかの適用例の回路基板において、前記セラミックス基板の前記一方の主面に対向する他方の主面に形成されたチタン又はチタンを含む化合物を含む第２の接合層と、前記第２の接合層を介して前記セラミックス基板に接合された銅を含む第２の導体層と、を更に備え、前記回路基板の前記一方の主面に垂直な方向の熱伝導率は、１１８Ｗ／ｍＫ以上である。
　（５）また、本発明の適用例のパワーデバイスは、上記（１）から（４）のいずれかに記載の回路基板と、前記導体層に搭載されたパワー半導体と、を備える。
　本発明の回路基板又はパワーデバイスによれば、セラミックス基板と導体層との間の伝熱性を維持しつつ、セラミックス基板と導体層との接合強度を高くすることができ、信頼性を向上できる回路基板又はパワーデバイスとすることができる。
図１は、実施形態に係る回路基板の一例を示す模式的な断面図である。 図２は、実施形態に係る回路基板の一例を示す模式的な平面図である。 図３は、実施形態に係る回路基板の変形例を示す模式的な断面図である。 図４は、実施形態に係る回路基板の変形例を示す模式的な底面図である。 図５は、実施形態に係るパワーデバイスの一例を示す模式的な断面図である。 図６は、左は実施例２の元素マッピングの結果をもとに各層を色分けした画像、右はＳＥＭ画像である。 図７は、実施例及び比較例の回路基板の各種試験の結果を示す表である。
　次に、本発明の実施の形態について、図面を参照しながら説明する。説明の理解を容易にするため、各図面において同一の構成要素に対しては同一の参照番号を付し、重複する説明は省略する。なお、構成図において、各構成要素の大きさは概念的に表したものであり、必ずしも実際の寸法比率を表すものではない。
　［回路基板の構成］
　（実施形態）
　まず、本発明の実施形態に係る回路基板を説明する。図１は、本発明の実施形態に係る回路基板５０の一例を示す模式的な断面図である。図２は、本発明の実施形態に係る回路基板５０の一例を示す模式的な平面図である。本発明の実施形態に係る回路基板５０は、セラミックス基板１０と、接合層２０と、導体層３０と、を備える。
　セラミックス基板１０は、窒化ケイ素を主成分とする材料からなる。窒化ケイ素を主成分とするとは、窒化ケイ素を８６ｗｔ％以上含むことをいう。セラミックス基板１０は、サイアロンを含んでいてもよい。セラミックス基板１０は、例えば、平板状に形成される。
　セラミックス基板１０の一方の主面１２に垂直な方向の厚さは、２２０μｍ以上６９０μｍ以下であることが好ましい。これにより、セラミックス基板１０の強度と放熱のバランスをよくすることができる。厚さがこの範囲よりも小さいと、セラミックス基板１０の強度が低くなる場合がある。また、厚さがこの範囲よりも大きいと、放熱性が低下する場合がある。
　接合層２０は、セラミックス基板１０の一方の主面１２に形成される。接合層２０は、チタン又はチタンを含む化合物を含む。また、接合層２０は、チタン又はチタンを含む化合物を主成分とし、銅又は銅を含む化合物からなる微粒子２４を含む接合強化層２２を含む。これにより、接合層２０のクラックの進展を阻害でき、セラミックス基板１０と導体層３０との接合強度を高くすることができる。その結果、セラミックス基板１０と導体層３０との間の伝熱性を維持しつつ、回路基板５０の信頼性を向上できる。接合層２０のチタンを含む化合物は、チタンを含み銅を含まない化合物をいう。チタンを含み銅を含まない化合物とは、例えばＴｉＯ２、ＴｉＮ、ＴｉＳｉ３などである。チタン又はチタンを含む化合物を主成分とするとは、後述する断面における面積割合で、チタン又はチタンを含む化合物を６０％以上含むことをいう。接合層２０は、チタン又はチタンを含む化合物を主成分とし、銅又は銅を含む化合物からなる微粒子２４を含む接合強化層２２以外の層（ＳＥＭ画像又はＥＰＭＡによって接合強化層２２と区別できる層）を含んでいてもよい。
　接合強化層２２の厚さは、３μｍ以下であることが好ましい。また、接合強化層２２の厚さは、０．１μｍ以上であることが好ましい。接合強化層２２の厚さは、ＳＥＭ（Scanning Electron Microscope）観察によって求めることができる。具体的には、セラミックス基板１０の一方の主面に垂直な断面の研磨した表面について、ランダムに３箇所を選択して、２００００倍の倍率で５μｍ×５μｍの視野を観察する。次に、セラミックス基板１０と接合層２０の界面に引いた線分に垂直で等間隔に引いた１０本の線分の各層の界面の間の長さを求める。そして、これらの値の平均値を接合強化層２２の厚さとする。なお、セラミックス基板１０と接合層２０の界面がＳＥＭ画像上で直線でない場合、セラミックス基板１０と接合層２０の界面が直線とみなせる倍率の低いＳＥＭ画像における界面に引いた直線を基準の直線とする。また、各層は、ＳＥＭ画像における色調が異なることから、各層の界面は区別できる。
　セラミックス基板１０、接合層２０、及び導体層３０に含まれる元素の種類及び割合は、セラミックス基板１０の一方の主面１２に垂直な切断面の研磨面に対して、ＥＰＭＡ（Electron Probe Micro Analyzer、電子プローブマイクロアナライザー）を用いた定性・定量分析を行うことで測定することができる。
　接合強化層２２とは、チタン又はチタンを含む化合物を主成分として含む層であり、ＥＰＭＡの結果、チタン又はチタンを含む化合物、例えばＴｉＯ２、ＴｉＮ、ＴｉＳｉ３などからなる層である。銅又は銅を含む化合物からなる微粒子２４とは、導体層３０に含まれる銅が拡散してできた粒子であり、ＥＰＭＡの結果、少なくとも銅を含み、銅とチタンの両方を含んでもよい。微粒子２４は、銅、チタン以外に酸化銅、Ｃｕ４Ｔｉ、Ｃｕ３Ｔｉ２、ＣｕＴｉ、ＣｕＴｉ２などを含んでもよい。接合強化層２２に含まれる微粒子２４の長径の最大径は、１００ｎｍ以下であることが好ましい。接合強化層２２に含まれる微粒子２４が大きくなりすぎると、接合強化層２２と微粒子２４との間の応力が大きくなり、クラックの進展を阻害する効果が小さくなる虞があるためである。接合強化層２２に含まれる微粒子２４の長径の最小径は、例えば１ｎｍ以上とすることができる。
　微粒子２４は、セラミックス基板１０と接合層２０との界面から０．３μｍ以内に面積比で５％以上存在することが好ましく、１０％以上存在することがより好ましい。これにより、界面近くの接合層２０の強度が高くなり、クラックの進展をより阻害をできる。その結果、セラミックス基板１０と導体層３０との接合強度がより強くなる。セラミックス基板１０と接合層２０との界面から０．３μｍ以内の領域を基板近傍という。
　セラミックス基板１０と接合層２０との界面に形成された空孔２６に対し、空孔２６の端部から接合層２０側の０．２μｍ以内に微粒子２４が存在することが好ましい。セラミックス基板１０と接合層２０との界面に空孔２６が形成されると接合強度が低くなることから、空孔２６はできるだけ少ない方が好ましいが、空孔２６をゼロにすることは難しい。本発明の回路基板５０は、セラミックス基板１０と接合層２０との界面に形成された空孔２６に対し、空孔２６の端部から接合層２０側の０．２μｍ以内に微粒子２４が存在するように製造工程を調整することで、空孔２６付近の接合層２０の強度が高くなり、空孔２６まで延びたクラックが接合層２０に進展するのを阻害できる。その結果、セラミックス基板１０と導体層３０との接合強度がより強くなる。空孔２６の端部から接合層２０側の０．２μｍ以内の領域を空孔近傍という。１つの空孔２６の２点間距離の最大値は、５μｍ以下であることが好ましい。
　微粒子２４の大きさ、面積比、又は空孔近傍の微粒子の存在は、ＥＰＭＡとＳＥＭ観察によって求めることができる。具体的には、セラミックス基板１０の一方の主面１２に垂直な断面の研磨した表面について、ランダムに３箇所を選択して、２００００倍の倍率で５μｍ×５μｍの視野を観察する。次に、ＥＰＭＡの結果、接合強化層２２内に存在する全ての微粒子２４と認められる粒子を確認する。接合層２０内に形成される微粒子２４の大きさ、界面からの距離、空孔２６の端部からの距離は切断箇所で大きく異なることはないため、切断面はランダムであってよい。
　微粒子２４の長径の最大径を求める場合、全ての微粒子２４について長径をそれぞれ求め、全ての画像中の最大値を求める。また、面積比を求める場合、まず、画像中のセラミックス基板１０と接合層２０との界面から０．３μｍ以内の基板近傍を決定する。そして、接合強化層２２であり基板近傍でもある面積に対し、接合強化層２２であり基板近傍でもある領域に存在する微粒子２４の面積の比を算出する。また、空孔近傍の微粒子の存在を確認する場合、ます、画像中の空孔２６の端部から０．２μｍ以内の空孔近傍を決定する。そして、空孔近傍内に微粒子２４が存在するか否かを確認する。
　基板近傍は、界面又はその接線に垂直方向にとることとする。セラミックス基板１０と接合層２０との界面に空孔２６がある場合、空孔２６と接合層２０との界面を基板近傍を決定するための界面とする。また、空孔近傍は、空孔２６と接合強化層２２との界面又はその接線に垂直方向にとることとする。微粒子２４の長径の最大径、面積比、界面、基板近傍、又は空孔近傍の決定は、Ｗｉｎｒｏｏｆ等の画像解析ソフトを使用してもよい。
　導体層３０は、接合層２０を介してセラミックス基板１０に接合されている。導体層３０は、銅を含む金属からなることが好ましく、銅を主成分とする金属からなることがより好ましく、無酸素銅からなることがさらに好ましい。銅を主成分とする金属とは、銅を９９ｗｔ％以上含む金属をいう。導体層３０の厚さは、０．２ｍｍ以上１．５ｍｍ以下であることが好ましい。
　（変形例）
　図３は、本発明の実施形態に係る回路基板５０の変形例を示す模式的な断面図である。図４は、本発明の実施形態に係る回路基板５０の変形例を示す模式的な底面図である。本発明の実施形態の変形例に係る回路基板５０は、セラミックス基板１０と、接合層２０と、導体層３０と、第２の接合層２８と、第２の導体層３２と、を備える。セラミックス基板１０、接合層２０、導体層３０の構成は、上記の回路基板５０と同様である。
　第２の接合層２８は、セラミックス基板１０の一方の主面１２に対向する他方の主面１６に形成される。第２の接合層２８は、チタンを含むことが好ましい。第２の接合層２８は、チタン又はチタンを含む化合物を主成分とし、銅又は銅を含む化合物からなる微粒子２４を含む接合強化層２２を含むことが好ましい。これにより、第２の接合層２８のクラックの進展を阻害でき、セラミックス基板１０と第２の導体層３２との接合強度を高くすることができる。その結果、セラミックス基板１０と第２の導体層３２との間の伝熱性を維持しつつ、回路基板５０の信頼性を向上できる。第２の接合層２８が接合強化層２２を含む場合、上記と同様の特徴を有することが好ましい。第２の接合層２８が接合強化層２２を含む場合、第２の接合層２８は、接合強化層２２以外の層（ＳＥＭ画像又はＥＰＭＡによって接合強化層２２と区別できる層）を含んでいてもよい。
　第２の接合層２８が接合強化層２２を含む場合、接合強化層２２の厚さは、３μｍ以下であることが好ましい。第２の接合層２８が接合強化層２２を含む場合、第２の接合層２８に含まれる接合強化層２２の厚さは、接合層２０に含まれる接合強化層２２の厚さと同一でもよいし、異なっていてもよい。
　第２の導体層３２は、第２の接合層２８を介してセラミックス基板１０に接合されている。第２の導体層３２は、銅を含む金属からなることが好ましく、銅を主成分とする金属からなることがより好ましく、無酸素銅からなることがさらに好ましい。第２の導体層３２の材質は、導体層３０の材質と異なっていてもよいが、同一であることが好ましい。第２の導体層３２の厚さは、０．２ｍｍ以上１．５ｍｍ以下であることが好ましい。第２の導体層３２の厚さは、導体層３０の厚さと同一でもよいし、異なっていてもよい。
　図４に示されるように、第２の導体層３２は、セラミックス基板１０の他方の主面１６の面積の７５％以上の領域に接合されていることが好ましい。これにより、第２の導体層３２から効率よく放熱することができ、回路基板５０の放熱性が高くなる。
　回路基板５０の一方の主面１２に垂直な方向の熱伝導率は、１１８Ｗ／ｍＫ以上であることが好ましい。これにより、回路基板５０の放熱性が十分に高くなる。なお、回路基板５０の一方の主面１２に垂直な方向の熱伝導率は、変形例の回路基板５０のように、導体層３０及び第２の導体層３２を備える回路基板５０に対して測定することとする。
　回路基板５０の一方の主面１２に垂直な方向の熱伝導率は、レーザーフラッシュ法にて測定、算出することができる。
　これらの特徴により、セラミックス基板１０と導体層３０との間の伝熱性を維持しつつ、セラミックス基板１０と導体層３０との接合強度を高くすることができ、回路基板５０の信頼性を向上できる。
　［パワーデバイスの構成］
　図５は、本発明の実施形態に係るパワーデバイスの一例を示す模式的な断面図である。パワーデバイス１００は、回路基板５０、及びパワー半導体６０、を備える。図７では、回路基板５０の接合層２０、第２の接合層２８等は省略している。
　回路基板５０は、上述した回路基板５０である。回路基板５０は、セラミックス基板１０の少なくとも一方の主面１２に導体層３０が形成されている。回路基板５０は、一方の主面１２に対向する他方の主面１６に第２の導体層３２が形成されていてもよい。
　回路基板５０の導体層３０の上側に、パワー半導体６０が搭載されている。パワー半導体６０と導体層３０は、はんだ５２等を使用して接合されていてもよい。パワー半導体６０は、例えば、ＥＶ用の大電流が流れ、高温化しやすい半導体であってもよい。本発明の回路基板５０は放熱性を維持しつつ接合強度を高めているため、冷熱サイクルに対する耐性も高くなる、そのため、高温化によって、セラミックス基板１０と接合された金属との
熱膨張差からセラミックス基板１０に大きな熱応力が発生した場合であっても、クラックや割れが発生しにくい。
　回路基板５０が第２の導体層３２を備える場合、第２の導体層３２の下側に、放熱板７０が接合されていてもよい。放熱板７０と第２の導体層３２は、はんだ５２等を使用して接合されていてもよい。
　放熱板７０の第２の導体層３２と接合される面と対向する面は、放熱部材８０とグリース７２等を介して接触していてもよい。放熱板７０は、金属からなることが好ましく、銅を主成分とする金属からなることがより好ましく、無酸素銅からなることがさらに好ましい。放熱部材８０は、放熱フィンが形成されていることが好ましい。放熱部材８０は、金属からなることが好ましく、銅またはアルミニウムを主成分とする金属からなることがより好ましい。
　［回路基板の製造方法］
　上記の回路基板の製造方法の一例を以下に示す。セラミックス基板は、一般的な窒化ケイ素焼結体を使用することができる。窒化ケイ素焼結体は、例えば、以下のような方法で製造することができる。まず、窒化ケイ素焼結体の原料粉末を秤量する。窒化ケイ素焼結体の原料粉末は、窒化ケイ素焼結体に含まれる各元素の酸化物、炭酸塩、水酸化物、窒化物等であってもよい。窒化ケイ素焼結体の原料粉末は、窒化ケイ素の他、例えば、炭酸マグネシウム、炭酸カルシウム、酸化イットリウム等が挙げられる。
　これらの原料粉末にエタノールを加え、ボールミルにて、例えば４０～１００ｒｐｍで６～６０時間湿式で混合粉砕してスラリーを得る。スラリーを湯煎やスプレードライヤー等で乾燥することで、混合粉末が得られる。
　次に、混合粉末を型に充填し、例えば圧力３０ＭＰａで一軸プレスを行い、所望の形状に成形する。その後、例えば圧力１５０ＭＰａでＣＩＰ処理（冷間静水圧成形処理）を行って成形体を得る。得られた成形体（ＣＩＰプレス体）を、例えば内部をＢＮ塗布した炭化ケイ素製の型に入れ、９気圧の窒素雰囲気下で最高温度１８００℃～１９００℃で５時間～３０時間保持して焼成することによって窒化ケイ素焼結体を得られる。
　得られた窒化ケイ素焼結体を所定の形状および厚さになるように外形を加工することで、セラミックス基板を製造する。加工は、例えば切断、研削、研磨等により行うことができる。セラミックス基板の導体層又は第２の導体層を接合する側の主面は、平面粗さＲａを０．５μｍ以下に研磨することが好ましい。
　セラミックス基板の製造とは別に、導体層又は第２の導体層となる所定の厚さの板材を準備する。板材は、銅を含む金属からなることが好ましく、銅を主成分とする金属からなることがより好ましく、無酸素銅からなることがさらに好ましい。次に、板材またはセラミックス基板の一方の主面に接合層となるＴｉを主成分とする金属膜を形成する。金属膜は、スパッタリング、蒸着、メッキ等で形成することができる。金属膜の厚さは、３μｍ以下であることが好ましい。他方の主面に第２の接合層となる金属膜を形成してもよい。同程度の薄い金属箔を準備できる場合、金属膜を形成しなくてもよい。また、金属膜形成の前に、セラミックス基板及び板材の表面の油分等の有機物を除去する工程を設けること
が好ましい。表面の有機物を十分に除去することで、熱処理中に発生するガスが抑えられ、銅の拡散に寄与すると考えられる。有機物を除去する工程は、種々の方法を使用することができ、例えば脱脂洗浄、水洗、アセトン洗浄等を適用できる。これらを組み合わせてもよいし、乾燥工程を設けてもよい。
　次に、金属膜を形成した板材とセラミックス基板を金属膜が挟まれるように積層する。金属膜を形成していない場合、板材、金属箔、セラミックス基板の順に積層する。そして、ＨＰ処理（熱間加圧処理）、又はＨＩＰ処理（熱間等方圧加圧処理）をすることで板材とセラミックス基板を接合することができる。ＨＰ処理の条件は、例えば、圧力は５ＭＰａ以上３０ＭＰａ以下、最高温度は８５０℃以上１０５０℃以下、最高温度保持時間は１０分以上２時間以下とすることができる。このように、チタンを主成分とする金属膜を間に挟んで比較的高い温度でホットプレスによる直接接合をすることで、チタン又はチタンを含む化合物を主成分とする層に銅又は銅を含む化合物からなる微粒子が拡散し、接合強化層が形成される。
　このような製造方法により、セラミックス基板と導体層との間の伝熱性を維持しつつ、セラミックス基板と導体層との接合強度を高くすることができ、信頼性を向上できる回路基板を製造することができる。
　［実施例、比較例］
　（実施例１）
　窒化ケイ素粉末（平均粒径１．４μｍ）９４ｗｔ％、炭酸マグネシウム粉末（平均粒径２．５μｍ）３ｗｔ％、酸化イットリウム粉末（平均粒径１．０μｍ）３ｗｔ％となるように秤量した。次に、秤量した原料粉を用いてボールミリングして、混合スラリーを得た。ボールミリングは樹脂製のポットに原料粉とエタノールを投入し、窒化ケイ素製の球石を使用して、６０ｒｐｍで２４ｈｒ粉砕混合した。得られた混合スラリーは湯煎によって乾燥させて、混合粉末を得た。
　得られた混合粉末を一軸プレスとＣＩＰで粉末プレス成形を行い、成形体を作製した。まず、専用金型に混合粉末を充填後、３０ＭＰａの圧力で一軸プレスにより仮成形を行った。次に、仮成形体を専用袋に真空引きして入れ、１５０ＭＰａの圧力でＣＩＰ成形を行った。得られた成形体を焼成した。焼結法は、窒素９気圧のガス圧力による雰囲気焼成とし、最高温度１９００℃で１０時間保持した。型は、内部をＢＮ塗布した炭化ケイ素製の型を使用した。焼成した窒化ケイ素焼結体を１００ｍｍ×１００ｍｍ×０．３２ｍｍの大きさに切断し、導体層の接合面の表面粗さＲａを０．５μｍ以下となるように研磨して、セラミックス基板を準備した。
　これとは別に、１００ｍｍ×１００ｍｍ×０．３ｍｍの大きさの無酸素銅製の板材を２枚（導体層、第２の導体層）準備した。次に、セラミックス基板の一方の主面及び他方の主面（板材との接合面）に接合層となるＴｉを１．０μｍの厚さでスパッタリングした。そして、導体層、セラミックス基板、導体層（第２の導体層）の順に積層して、ＨＰ処理（熱間加圧処理）をして接合した。圧力は１０ＭＰａ、最高温度は８５０℃、最高温度保持時間は３０分とした。このようにして、実施例１の回路基板を作製した。
　（実施例２）
　実施例２の回路基板は、ＨＰ処理の最高温度を９００℃に変更した以外、実施例１の回路基板と同様の条件で作製した。
　（実施例３）
　実施例３の回路基板は、ＨＰ処理の最高温度を９５０℃に変更した以外、実施例１の回路基板と同様の条件で作製した。
　（比較例１）
　比較例１の回路基板は、ＨＰ処理の最高温度を８００℃に変更した以外、実施例１の回路基板と同様の条件で作製した。
　［各種測定］
　得られた実施例、比較例の回路基板は、次の測定等により評価を行った。
　（含有元素の測定、接合層の微粒子の確認等）
　実施例及び比較例の回路基板をセラミックス基板の一方の主面に垂直に切断し、断面を研磨した。そして、断面の２００００倍のＳＥＭ画像を３箇所で撮影した。次に、各ＳＥＭ画像と同一の断面に対し、ＥＰＭＡで各部分に含まれる元素の種類と相対的な量を測定し、元素マッピングをした。そして、元素マッピングに基づいて、接合層の銅又は銅を含む化合物からなる微粒子の存在の確認、基板近傍の微粒子の面積比の算出、空孔近傍の微粒子の存在の確認、微粒子の最大径の算出を行った。
　（接合強度試験）
　実施例又は比較例の回路基板の接合した銅板（導体層）に５ｍｍ幅にスリットを入れて、銅板の端部を一部剥がした。次に、剥がした銅板の端部を引張試験機（今田製作所、SL-6001）で挟み、接合面に垂直方向に引っ張って銅板が剥がれる際の荷重値を測定した。そして、荷重値を５ｍｍで割って、各回路基板の接合強度の値とした。
　図６は、左は実施例２の元素マッピングの結果をもとに各層を色分けした画像、右はＳＥＭ画像である。倍率は２００００倍である。実施例２の元素マッピングの画像を観察すると、銅（Ｃｕ）と窒化ケイ素の間に、チタン又はチタンを含む化合物を主成分とし、銅又は銅を含む化合物からなる微粒子を含む接合強化層が形成されていることが確認できた。
　（結果）
　図７は、実施例及び比較例の回路基板の各種試験の結果を示す表である。接合層にチタン又はチタンを含む化合物を主成分とし、銅又は銅を含む化合物からなる微粒子を含む接合強化層が形成された実施例１～３は、接合強度が高かった。これに対し、接合強化層が形成されなかった比較例１は、接合強度が実施例よりも低くなった。これにより、接合層に接合強化層が形成されることで、接合強度が高くなることが確認された。
　実施例２は、実施例１よりも接合強度が高くなった。これは、基板近傍にある微粒子の面積比が実施例１よりも多く、基板近傍の接合強化層が複合化されて強度が高くなり、接合強化層内に進展するクラックを抑制したためと考えられる。これにより、基板近傍の微粒子の面積比は、５％以上が好ましく、１０％以上がより好ましいことが分かった。
　実施例３は、実施例１、２よりも接合強度が高くなった。これは、基板近傍にある微粒子の面積比が実施例１、２より多いだけでなく、空孔近傍に微粒子が存在していて、空孔から接合強化層に進展するクラックを抑制したためと考えられる。これにより、空孔近傍に微粒子が存在することで、接合強度を更に高くできることが分かった。
　上記のように、本発明の回路基板は、接合層が接合強化層を含むことで、セラミックス基板と導体層との間の伝熱性を維持しつつ、セラミックス基板と導体層との接合強度を高くすることができた。そのため、本発明の回路基板又はパワーデバイスは、冷熱サイクル
に対する信頼性を向上できる。
　本発明は上記実施形態に限定されず、本発明の思想と範囲に含まれる様々な変形および均等物に及ぶことはいうまでもない。また、各図面に示された構成要素の構造、形状、数、位置、大きさ等は説明の便宜上のものであり、適宜変更しうる。
１０　セラミックス基板
１２　一方の主面
１６　他方の主面
２０　接合層
２２　接合強化層
２４　微粒子
２６　空孔
２８　第２の接合層
３０　導体層
３２　第２の導体層
５０　回路基板
５２　はんだ
６０　パワー半導体
７０　放熱板
７２　グリース
８０　放熱部材
１００　パワーデバイス

 

Claims (5)

  1. 　窒化ケイ素を主成分とする材料からなるセラミックス基板と、
    　前記セラミックス基板の一方の主面に形成されたチタン又はチタンを含む化合物を含む接合層と、
    　前記接合層を介して前記セラミックス基板に接合された銅を含む導体層と、を備え、
    　前記接合層は、チタン又はチタンを含む化合物を主成分とし、銅又は銅を含む化合物からなる微粒子を含む接合強化層を含むことを特徴とする、回路基板。
  2. 　前記微粒子は、前記セラミックス基板と前記接合層との界面から０．３μｍ以内に面積比で５％以上存在することを特徴とする、請求項１に記載の回路基板。
  3. 　前記セラミックス基板と前記接合層との界面に形成された空孔に対し、前記空孔の端部から前記接合層側の０．２μｍ以内に前記微粒子が存在することを特徴とする、請求項１又は請求項２に記載の回路基板。
  4. 　前記セラミックス基板の前記一方の主面に対向する他方の主面に形成されたチタン又はチタンを含む化合物を含む第２の接合層と、
    　前記第２の接合層を介して前記セラミックス基板に接合された銅を含む第２の導体層と、を更に備え、
    　前記回路基板の前記一方の主面に垂直な方向の熱伝導率は、１１８Ｗ／ｍＫ以上であることを特徴とする請求項１又は請求項２に記載の回路基板。
  5. 　請求項１又は請求項２に記載の回路基板と、
    　前記導体層に搭載されたパワー半導体と、を備えることを特徴とするパワーデバイス。

     
PCT/JP2025/010200 2024-04-02 2025-03-17 回路基板、およびパワーデバイス Pending WO2025211150A1 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2024-059768 2024-04-02
JP2024059768A JP2025156976A (ja) 2024-04-02 2024-04-02 回路基板、およびパワーデバイス

Publications (1)

Publication Number Publication Date
WO2025211150A1 true WO2025211150A1 (ja) 2025-10-09

Family

ID=97267411

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2025/010200 Pending WO2025211150A1 (ja) 2024-04-02 2025-03-17 回路基板、およびパワーデバイス

Country Status (2)

Country Link
JP (1) JP2025156976A (ja)
WO (1) WO2025211150A1 (ja)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07176651A (ja) * 1994-12-05 1995-07-14 Toshiba Corp パワー半導体モジュール基板の製造方法
JPH09153567A (ja) * 1995-09-28 1997-06-10 Toshiba Corp 高熱伝導性窒化珪素回路基板および半導体装置
JP2017035805A (ja) * 2015-08-07 2017-02-16 Ｊｘ金属株式会社 金属セラミック接合基板及び、その製造方法
JP2024504717A (ja) * 2021-01-21 2024-02-01 エルエックス セミコン カンパニー， リミティド プリント回路用基板の製造方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07176651A (ja) * 1994-12-05 1995-07-14 Toshiba Corp パワー半導体モジュール基板の製造方法
JPH09153567A (ja) * 1995-09-28 1997-06-10 Toshiba Corp 高熱伝導性窒化珪素回路基板および半導体装置
JP2017035805A (ja) * 2015-08-07 2017-02-16 Ｊｘ金属株式会社 金属セラミック接合基板及び、その製造方法
JP2024504717A (ja) * 2021-01-21 2024-02-01 エルエックス セミコン カンパニー， リミティド プリント回路用基板の製造方法

Also Published As

Publication number Publication date
JP2025156976A (ja) 2025-10-15

Similar Documents

Publication Publication Date Title
CN113348046B (zh) 铜-陶瓷接合体的制造方法、绝缘电路基板的制造方法、铜-陶瓷接合体及绝缘电路基板
JP4013386B2 (ja) 半導体製造用保持体およびその製造方法
CN103503130B (zh) 陶瓷电路基板
CN110691762B (zh) 陶瓷电路基板和其制造方法
JP7136212B2 (ja) 銅／セラミックス接合体、絶縁回路基板、及び、銅／セラミックス接合体の製造方法、及び、絶縁回路基板の製造方法
JP6729224B2 (ja) セラミックス／アルミニウム接合体、絶縁回路基板、パワーモジュール、ｌｅｄモジュール、熱電モジュール
WO2013015158A1 (ja) 半導体素子用放熱部品
WO2020105734A1 (ja) セラミックス－銅複合体、セラミックス－銅複合体の製造方法、セラミックス回路基板およびパワーモジュール
JP2000323618A (ja) 銅回路接合基板及びその製造方法
CN114728857A (zh) 铜-陶瓷接合体、绝缘电路基板、铜-陶瓷接合体的制造方法及绝缘电路基板的制造方法
WO2010109960A1 (ja) 窒化アルミニウム基板、窒化アルミニウム回路基板、半導体装置および窒化アルミニウム基板の製造方法
WO2025211150A1 (ja) 回路基板、およびパワーデバイス
WO2025211149A1 (ja) 回路基板、およびパワーデバイス
JP2019513664A (ja) 銅−セラミック複合材
JP7804143B1 (ja) 回路基板、およびパワーデバイス
JP2019511991A (ja) 銅／セラミック複合材
KR102529238B1 (ko) 세라믹 기판 및 이의 제조방법
JP2025156972A (ja) 回路基板、およびパワーデバイス
JP4731790B2 (ja) 半導体搭載基板用小チップの製造方法
WO2025225249A1 (ja) 回路基板およびパワーデバイス
JP2001284796A (ja) セラミック回路基板およびその製造方法並びにセラミック回路基板の品質管理方法
JP2026075113A (ja) 回路基板およびパワーデバイス
JP7810829B2 (ja) 窒化珪素基板およびそれを用いた窒化珪素回路基板
JPH11135906A (ja) 基板およびその製造方法
JP3562042B2 (ja) セラミックス基板及びその製造方法

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 25782304

Country of ref document: EP

Kind code of ref document: A1