WO2025192058A1

WO2025192058A1 - 半導体装置

Info

Publication number: WO2025192058A1
Application number: PCT/JP2025/002371
Authority: WO
Inventors: 隆齊藤
Original assignee: Fuji Electric Co Ltd
Current assignee: Fuji Electric Co Ltd
Priority date: 2024-03-15
Filing date: 2025-01-27
Publication date: 2025-09-18
Anticipated expiration: 2026-09-15
Also published as: CN121866904A

Abstract

はんだが濡れ広がりすぎるのが抑制された半導体装置を提供する。半導体装置は、絶縁基板（１１）、及び絶縁基板（１１）の上面に互いに分離して設けられた上側導体層（１２ａ）及び上側導体層（１２ｂ）を有する絶縁回路基板（１）と、上側導体層（１２ａ）上にはんだを介して搭載された半導体チップ（３）と、接合部（４１）を有し、且つ接合部（４１）が上側導体層（１２ｂ）の上面の一領域である第１接合領域（１４）にはんだ（２ｂ）を介して接合された外部端子（４）と、半導体チップ（３）の上方に配置されたプリント基板（６）と、プリント基板（６）に挿入され、且つ上側導体層（１２ｂ）の上面の他の一領域である第２接合領域（１５）にはんだ（９ａ）を介して接合されたピン端子（５１）と、上側導体層（１２ｂ）の上面側に設けられ、且つ第１接合領域（１４）に隣接するはんだレジスト（７）と、を備える。

Description

半導体装置

　本発明は、パワー半導体チップを搭載した半導体装置（半導体モジュール）に関する。

　パワー半導体チップ（以下、単に「半導体チップ」という。）を搭載した半導体装置は、モータやインバータなど可変速駆動用途や電力変換用途で主に利用される。また、半導体装置の基板には、半導体チップ以外にも、配線を構成する部材が接合される。そのような基板に配置された金属層の上面に対してレーザ光を照射することにより、レジストを形成することがある。

　特許文献１には、外部端子の一端が、はんだ等の接合材を介して上側導電層の上面に接合される技術が記載されている。また、半導体チップが半導体装置の中央側に配置され、外部端子が半導体装置の周辺側に配置される技術が記載されている。

　特許文献２には、電力用半導体素子が搭載された下側基板と、下側基板に対向配置された上側基板と、電力用半導体素子に形成された素子電極と上側基板に形成された回路パターンとを電気的に接続する板状の接続部材と、制御端子と、を備えた電力用半導体装置が記載されている。

　特許文献３には、金属板、ワイヤ、ダイパッド、パッド等が、記載されている。

　特許文献４には、ゲート用接続端子及びエミッタ信号用端子がプリント基板の回路パターンに固着されるとともに、端部が絶縁板上の第１銅板にも固着される技術が記載されている。

　特許文献５には、半導体チップの電極パッド上に半田に対する濡れ性が低い低濡れ性部が形成され、低濡れ性部の頂部を覆うようにフラックスを含む半田ペーストが印刷され、半田ペーストをリフロー処理することで電極パッドに導通する半田バンプを形成するとともにフラックスから生じたガスが低濡れ性部の頂部に触れて留まることで半田バンプ内にボイドが形成される技術が記載されている。

　特許文献６には、半導体装置用回路基板の回路層の表面にニッケル（Ｎｉ）めっき層を形成し、形成されたニッケルめっき層に、半導体素子がはんだ付けされるはんだ接合予定部と、レーザ照射による変質部とを、面方向に隣接した状態で配置する技術が記載されている。

　特許文献７には、基板が放熱板の一方の主表面上にはんだ層で接合され、半導体素子が基板の一方の主表面上にはんだ層で接合され、ケースは放熱板の一方の主表面上に基板を囲むように接着され、ケースの内周側には半導体素子と電気的に接続する内部電極を含み、放熱板の一方の主表面におけるケースとの接着面は、レジスト層が形成された第１の領域と、レジスト層が形成されていない第２の領域とを有し、第２の領域は、内部電極と平面視において重なる領域を含むように形成される技術が記載されている。

　特許文献８には、両面に導電パターンを有する絶縁性の回路基板の一方の面に半導体チップを半田付けしてセルユニットを形成し、その半導体チップで発生した熱を放熱させる金属ベースのセルユニットを半田付けしない部分にメタルマスクにより絶縁性の無機質層を結合させて形成する。そして、セルユニットを金属ベースに半田付けし、絶縁樹脂で封入する技術が記載されている。

　特許文献９には、セラミック回路基板の回路板に対して、レーザ照射により形成された撥液部を設けることが記載されている。また、特許文献１には、撥液部が半導体チップとコンタクト部品とがそれぞれ配置される領域の間に設けられる技術が記載されている。

特許第７４０９０３５号特開２０１５－１４２０１８号公報特開２０２１－０６８７８３号公報特許第５６４４４４０号特開２０１５－０７６４２９号公報特開２０１４－１６７９８３号公報特開２０１９－１９７８３１号公報特開２００８－１７２０６６号公報特開２０２１－１１８３５０号公報

　ワイヤに代えてピン端子を用いて配線を構成する場合、ピン端子の一部は基板の金属層にはんだ等の接合材を介して接合される。リフロー時に溶けたはんだは、濡れ広がる場合がある。

　上記課題に鑑み、本発明は、はんだが濡れ広がりすぎるのが抑制された半導体装置を提供することを目的とする。

　本発明の一態様は、（ａ）絶縁基板、及び絶縁基板の上面に互いに分離して設けられた第１導体層及び第２導体層を有する絶縁回路基板と、（ｂ）第１導体層上にはんだを介して搭載された半導体チップと、（ｃ）接合部を有し、且つ接合部が第２導体層の上面の一領域である第１接合領域にはんだを介して接合された外部端子と、（ｄ）半導体チップの上方に配置されたプリント基板と、（ｅ）プリント基板に挿入され、且つ第２導体層の上面の他の一領域である第２接合領域にはんだを介して接合された第１ピン端子と、（ｆ）第２導体層の上面側に設けられ、且つ第１接合領域に隣接するはんだレジストと、を備えた、半導体装置であることを要旨とする。

　また、第２導体層は、絶縁基板の一辺である第１の辺に近接して設けられ、第２導体層の辺のうち、第１の辺寄りの辺を第２の辺とし、第２の辺とは反対側の辺を第３の辺とした場合に、第１接合領域は第２の辺寄りの領域であり、第２接合領域は、第３の辺寄りの領域であってもよい。

　また、はんだレジストは、第１接合領域と第２接合領域との間に設けられていてもよい。

　また、はんだレジストは、第１接合領域と第２の辺との間に設けられていてもよい。

　また、外部端子は、プリント基板から分離されていてもよい。

　また、接合部には、第２導体層へ向けて突出するボスが設けられていてもよい。

　また、接合部と第２導体層との間に介在するはんだの厚みは、接合部のうちボスが設けられていない部分において、５０μｍ以上、５００μｍ以下であってもよい。

　また、絶縁基板は、樹脂材料を含んでもよい。

　また、第１導体層及び第２導体層の表面には、銅が露出していてもよい。

　また、はんだレジストは、第２導体層の上面にレーザ光を照射して設けられたレーザレジストであってもよい。

　なお、上記の発明の概要は、本発明の必要な特徴の全てを列挙したものではない。また、これらの特徴群のサブコンビネーションもまた発明となりうる。

　本発明によれば、はんだが濡れ広がりすぎるのが抑制された半導体装置を提供することができる。

第１実施形態に係る半導体装置の一部の縦断面構成を示す断面図である。第１実施形態に係る半導体装置が有する絶縁回路基板の一部を示す平面図である。第１実施形態に係る上側導体層上における、第１接合領域と、第２接合領域と、はんだレジストと、の位置関係を示す平面図である。比較例に係る半導体装置の一部の縦断面構成を示す断面図である。第１実施形態の第１変形例に係る上側導体層上における、第１接合領域と、第２接合領域と、はんだレジストと、の位置関係を示す平面図である。第１実施形態第２変形例に係る上側導体層上における、第１接合領域と、第２接合領域と、はんだレジストと、の位置関係を示す平面図である。

　以下、図面を参照して、第１実施形態及びその変形例を説明する。図面の記載において、同一又は類似の部分には同一又は類似の符号を付し、重複する説明を省略する。但し、図面は模式的なものであり、厚みと平面寸法との関係、各層の厚みの比率等は実際のものとは異なる場合がある。また、図面相互間においても寸法の関係や比率が異なる部分が含まれ得る。また、以下に示す第１実施形態及びその変形例は、本発明の技術的思想を具体化するための装置や方法を例示するものであって、本発明の技術的思想は、構成部品の材質、形状、構造、配置等を下記のものに特定するものでない。

　また、以下の説明における上下等の方向の定義は、単に説明の便宜上の定義であって、本発明の技術的思想を限定するものではない。例えば、対象を９０°回転して観察すれば上下は左右に変換して読まれ、１８０°回転して観察すれば上下は反転して読まれることは勿論である。

　（第１実施形態）
　＜半導体装置の構成＞
　第１実施形態に係る半導体装置は、図１に示すように、絶縁回路基板１と、絶縁回路基板１上にはんだ２ａを介して搭載された半導体チップ（半導体素子）３ａと、絶縁回路基板１上にはんだ２ｂを介して接続された外部端子４と、半導体チップ３ａの上方に半導体チップ３ａと離隔して配置されたプリント基板６とを備える。半導体チップ３ａ及びプリント基板６の周囲は、封止部材８により封止され、周囲と電気的に絶縁されている。

　＜絶縁回路基板＞
　絶縁回路基板１は、絶縁基板１１と、回路面側である絶縁基板１１の上面に配置された上側導体層１２ａ，１２ｂと、冷却面側である絶縁基板１１の下面に配置された下側導体層１３とを備える。図２に示すように、上側導体層１２ａ，１２ｂは互いに分離して設けられ、互いに電気的に導通していない。上側導体層１２ａは第１導体層の一例であり、上側導体層１２ｂは第２導体層の一例である。絶縁基板１１の上面には、上側導体層１２ａ，１２ｂ以外の上側導体層が設けられていてもよい。互いに分離された上側導体層の数は、３つ以上であってもよい。

　絶縁回路基板１は、例えば直接銅接合（ＤＣＢ）基板や活性ろう付け（ＡＭＢ）基板等であってもよい。絶縁基板１１は、例えば酸化アルミニウム（Ａｌ_２Ｏ_３）、窒化アルミニウム（ＡｌＮ）、窒化珪素（Ｓｉ_３Ｎ_４）等からなるセラミクス基板や、高分子材料等の樹脂材料を用いた樹脂絶縁基板で構成されている。樹脂絶縁基板は、窒化ホウ素等のセラミクス製のフィラーを含んでいてもよい。本実施形態では、絶縁基板１１は、樹脂絶縁基板で構成されているとして、説明する。上側導体層１２ａ，１２ｂ及び下側導体層１３は、例えば銅（Ｃｕ）やアルミニウム（Ａｌ）等の導体箔又は導電板で構成されている。上側導体層１２ａ，１２ｂの表面（上面）には、上側導体層１２ａ，１２ｂを構成する金属（例えば、銅又はアルミニウム）がそのままが露出していてもよいし、ニッケル（Ｎｉ）めっき層が形成されてもよい。上側導体層１２ａ，１２ｂは所定の回路パターンを構成している。図１及び図２に示すように、上側導体層１２ｂの上面側には、はんだレジスト７が設けられている。はんだレジスト７は、レーザレジストである。

　図１に示すように、上側導体層１２ａ上には、はんだ２ａを介して半導体チップ３ａが接合される。上側導体層１２ｂ上には、はんだ２ｂを介して外部端子４が接合される。例えば、半導体チップ３ａは、上側導体層１２ａと上側導体層１２ｂとのうちの上側導体層１２ａにのみ搭載される。はんだ２ａ，２ｂは、接合材である。はんだとしては、例えば錫アンチモン（ＳｎＳｂ）系、錫銀（ＳｎＡｇ）系のはんだが使用可能である。

　半導体チップ３ａは、用途により種類が異なるが、例えば絶縁ゲート型バイポーラトランジスタ（ＩＧＢＴ）、逆導通ＩＧＢＴ（ＲＣ－ＩＧＢＴ）、電界効果トランジスタ（ＦＥＴ）、静電誘導（ＳＩ）サイリスタ、ゲートターンオフ（ＧＴＯ）サイリスタ等のパワー半導体素子、還流ダイオード（ＦＷＤ）等の整流素子等が採用可能である。半導体チップ３ａ，３ｂ，３ｃは、例えばシリコン（Ｓｉ）基板で構成してもよく、或いは炭化ケイ素（ＳｉＣ）、窒化ガリウム（ＧａＮ）、酸化ガリウム（Ｇａ_２Ｏ_３）等のワイドバンドギャップ半導体からなる化合物半導体基板で構成してもよい。半導体チップ３ａは、例えば、パワー半導体チップである。

　図１では、上側導体層１２ａ上に搭載された１つの半導体チップ３ａを例示するが、半導体チップの数は特に限定されない。例えば、図２に示すように、上側導体層１２ａ上に４つの半導体チップ３ａ，３ｂ，３ｃ，３ｄを有していてもよいし、５つ以上の半導体チップを有していてもよい。また、半導体チップは、上側導体層１２ｂ以外の上側導体層に設けられてもよい。半導体チップ３ａ，３ｂ，３ｃ，３ｄを互いに区別しない場合、単に半導体チップ３と呼ぶ場合がある。

　例えば、半導体チップ３が電界効果トランジスタである場合には、半導体チップ３は、上面側に、制御電極（ゲート電極）及び第１主電極（ソース電極）を有し、下面側に第２主電極（ドレイン電極）を有する。なお、半導体チップ３がＩＧＢＴ又はＲＣ－ＩＧＢＴである場合、上面側に、制御電極（ゲート電極）及び第１主電極（エミッタ電極）を有し、下面側に第２主電極（コレクタ電極）を有する。半導体チップ３が静電誘導サイリスタ、ゲートターンオフサイリスタ、又は還流ダイオードである場合には、半導体チップ３は、上面側に第１主電極（例えばアノード電極）を有し、下面側に第２電極（例えばカソード電極）を有する。第１主電極と第２主電極とのうち、第１主電極ははんだを介して後述のピン端子と接合される方の主電極である。本実施形態では、半導体チップ３が電界効果トランジスタであるとして、説明する。図２に示すように、半導体チップ３は、上面にソース電極３１及びゲート電極３２を有する。

　図１に示すように、半導体チップ３の上方には、プリント基板６が配置されている。プリント基板６は、絶縁層６１と、絶縁層６１の上面に配置された図示を省略する上側配線層と、絶縁層６１の下面に配置された図示を省略する下側配線層とを備える。上側配線層及び下側配線層は、所定の回路パターンを構成している。

　絶縁層６１は、例えば酸化アルミニウム（Ａｌ_２Ｏ_３）、窒化アルミニウム（ＡｌＮ）、窒化珪素（Ｓｉ_３Ｎ_４）等を主成分としたセラミクスや樹脂等の絶縁材料で構成されている。絶縁層６１は、ガラス繊維とエポキシ樹脂との組み合わせ等からなる樹脂基板であってよい。上側配線層及び下側配線層は、例えば銅（Ｃｕ）やアルミニウム（Ａｌ）等からなる導体箔で構成されている。

　図１に示すように、プリント基板６には、絶縁層６１、上側配線層及び下側配線層を貫通する複数の貫通孔（ビアホール）６ｘが設けられている。プリント基板６の複数の貫通孔６ｘには、複数のピン端子（ポスト電極）５０が挿入（圧入）されて固定されている。プリント基板６及びピン端子５０によりインプラント基板（６，５０）が構成されている。貫通孔６ｘの内面には、上側配線層及び下側配線層を導通する導電層（不図示）が形成され、この内面の導電層が挿入されたピン端子５０と導通することにより、上側配線層及び下側配線層が同電位となっていてもよい。

　ピン端子５０は、例えば棒状（ピン状）又は柱状であり、具体的には円柱、楕円柱、三角柱又は四角柱等の多角柱等であってもよい。ピン端子５０の材料としては、銅（Ｃｕ）等の導電材料が使用可能である。ピン端子５０は、図１に示すピン端子５１，５２、及び図２に示すピン端子５３を含む。図１に示すように、ピン端子５１の下端は、はんだ９ａを介して上側導体層１２ｂに接合される。ピン端子５１は、第１ピン端子の一例である。図２に示すように、ピン端子５１は複数設けられ、これには限定されないが、例えば一列に並べられている。ピン端子５１は、複数の上側導体層のうち外部端子４が接合された上側導体層である、上側導体層１２ｂに接合される。なお、ピン端子５１の本数は、図２に示す本数に限定されない。図２に示すように、ピン端子５２の下端は、はんだ９ｂを介して半導体チップ３ａのソース電極３１に接合される。なお、図２はリフロー（熱処理）前のはんだ２ｂ，９ａを示す。ソース電極３１には４本のピン端子５２が接合されているが、半導体チップ３ａに接合されるピン端子５２の数は３本以下でもよく、５本以上でもよい。

　図２に示すように、ピン端子５３の下端は、はんだ９ｃを介して半導体チップ３ａのゲート電極３２に接合される。半導体チップ３ａの下面側のドレイン電極（不図示）は、はんだ２ａを介して、図１に示す上側導体層１２ａに接合される。はんだ９ａ，９ｂ，９ｃは、接合材である。はんだとしては、例えば錫アンチモン（ＳｎＳｂ）系、錫銀（ＳｎＡｇ）系のはんだが使用可能である。なお、半導体チップ３ｂ，３ｃ，３ｄの構成は半導体チップ３ａの構成と同様であり、半導体チップ３ｂ，３ｃ，３ｄに接続されるピン端子５０の構成も半導体チップ３ａの場合と同様であるので、説明を省略する。ピン端子５０は、ピン端子５１～５３以外のピン端子を含んでいてもよい。例えば、ピン端子５０は、絶縁回路基板１とプリント基板６との相対的な位置関係を固定するのに用いられる位置決め用のピン端子（不図示）等を含んでいてもよい。

　＜外部端子＞
　図１に示すように、外部端子４は、プリント基板６から分離されていて、接続されていない。ピン端子５０がプリント基板６の貫通孔６ｘ内に固定されているのに対し、外部端子４はプリント基板６に固定されていない。外部端子４は、はんだ２ｂを介して上側導体層１２ｂに接合される部分である接合部４１と、外部回路に接続される部分である接続部４２と、接合部４１と接続部４２とを接続する部分である中間部４３と、を有する。接合部４１は、上側導体層１２ｂと平行な方向に沿って延在し、下面がはんだ２ｂを介して上側導体層１２ｂに接合される。接合部４１には、上側導体層１２ｂへ向けて突出する（凸に形成された）ボス４１ａが設けられる。リフロー時には、外部端子４は、治具で固定されながら上側導体層１２ｂへ向けて押圧される。その際、ボス４１ａは上側導体層１２ｂに近づく。接合部４１のうちボス４１ａが設けられていない部分は、押圧されてもボス４１ａ程上側導体層１２ｂに近づくことができない。このように、ボス４１ａを設けることにより、接合部４１のうちボス４１ａが設けられていない部分と、上側導体層１２ｂとの間の間隔が小さくなり過ぎるのが抑制される。これにより、接合部４１と上側導体層１２ｂとの間に介在するはんだ２ｂの量が少なくなり過ぎるのを抑制できる。はんだ２ｂの厚みは、接合部４１のうちボス４１ａが設けられていない部分において、例えば５０μｍ以上、５００μｍ以下程度である。

　接続部４２は、接合部４１より上方に位置する。接続部４２は、接合部４１と平行な方向に沿って延在し、少なくとも一部が封止部材８の外側に露出する。接続部４２のうち封止部材８の外側に露出した部分には、外部回路が接続される。中間部４３は、上側導体層１２ｂに対して垂直な方向に沿って延在し、垂直な方向に沿った一端が接合部４１に接続され、他端が接続部４２に接続される。なお、接合部４１から接続部４２まで、連続して一体に形成されてもよい。外部端子４、ピン端子５１、及び上側導体層１２ｂにより外部端子接続構造（４，５１，１２ｂ）が構成されている。

　例えば、第１実施形態に係る半導体装置が３端子のインバータである場合、外部端子４は、アノード側（Ｐ側）の端子、カソード側（Ｎ側）の端子、及び出力端子のいずれかであってもよい。また、例えば、アノード側（Ｐ側）の端子、カソード側（Ｎ側）の端子、及び出力端子のそれぞれ又は一部に対して、上述の外部端子接続構造（４，５１，１２ｂ）を設けてもよい。第１実施形態に係る半導体装置が４端子のインバータである場合、Ｍ端子に対して、上述の外部端子接続構造（４，５１，１２ｂ）を設けてもよい。また、外部端子４の材料としては、銅（Ｃｕ）等の導電材料が使用可能である。

　＜第１接合領域及び第２接合領域＞
　図２に示すように、上側導体層１２ｂは、絶縁基板１１の平面視における一辺である第１の辺１１ａに近接して設けられる。“近接”とは、上側導体層１２ｂと第１の辺１１ａとの間には、他の上側導体層は設けられていないことを意味する。上側導体層１２ｂの周囲及び上側導体層１２ｂと第１の辺１１ａとの間には、絶縁基板１１の上面が露出している。上側導体層１２ａは、絶縁基板１１の上面において、上側導体層１２ｂを挟んで、第１の辺１１ａ側とは反対側に設けられる。上側導体層１２ａは、間隔を空けて上側導体層１２ｂと隣り合う。図３は、上側導体層１２ｂを拡大して示す平面図である。外部端子４の接合部４１（不図示）は、上側導体層１２ｂの上面の一領域である第１接合領域１４に、はんだ２ｂを介して接合される。ピン端子５１（不図示）の下端は、上側導体層１２ｂの上面の他の一領域である第２接合領域１５に、はんだ９ａを介して接合される。上側導体層１２ｂの平面視における辺のうち、第１の辺１１ａ寄りの辺を第２の辺１２ｂ１とし、第２の辺１２ｂ１とは反対側の辺を第３の辺１２ｂ２とした場合に、第１接合領域１４は第２の辺１２ｂ１寄りの領域であり、第２接合領域１５は、第３の辺１２ｂ２寄りの領域である。

　第１接合領域１４及び第２接合領域１５は、外部端子４及びピン端子５１が接続されることが想定された領域である。図３には第１接合領域１４及び第２接合領域１５を一点鎖線を用いて長方形の領域として示すが、第１接合領域１４及び第２接合領域１５の形状はこれには限定されない。第１接合領域１４及び第２接合領域１５は、はんだ２ｂ，９ａが配置される領域である。図３はリフロー前のはんだ２ｂ，９ａを示す。はんだ２ｂ，９ａは、リフローによって第１接合領域１４及び第２接合領域１５の外側まで濡れ広がってもよい。また、リフローによって、ピン端子５１毎に設けられた複数のはんだ９ａは、濡れ広がって互いにつながってもよい。

　＜はんだレジスト＞
　図３に示すように、上側導体層１２ｂの上面側に、はんだレジスト７が設けられる。より具体的には、上側導体層１２ｂの上面の第１接合領域１４に隣接（近接）する位置にはんだレジスト７が設けられる。本実施形態では、はんだレジスト７は、第１接合領域１４と第２接合領域１５との間に設けられる。図２に示すように、はんだレジスト７はＸ方向に沿って延在する。はんだレジスト７のＸ方向に沿った寸法（長手方向の寸法）は、外部端子４の接合部４１がＸ方向に沿って占める幅以上であってもよく、ピン端子５１の下端がＸ方向に沿って占める幅以上であってもよい。また、例えば、はんだレジスト７の長手方向の寸法は、外部端子４の接合部４１がＸ方向に沿って占める幅と、複数のピン端子５１の下端がＸ方向に沿って占める幅と、のうちの大きい方の幅以上であってもよい。なお、ピン端子５１が複数ある場合には、ピン端子５１の下端がＸ方向に沿って占める幅は、複数のピン端子５１がＸ方向に沿って占める幅である。はんだレジスト７のＹ方向に沿った寸法（短手方向の寸法）は、外部端子４の接合部４１と、ピン端子５１との間の間隔に応じて決めてもよい。すなわち、はんだレジスト７の短手方向の寸法は、第１接合領域１４と第２接合領域１５との間の間隔に応じて決めてもよい。省スペースのために、外部端子４の接合部４１と、ピン端子５１との間の間隔は、なるべく小さくすることが望ましい。はんだレジスト７の短手方向の寸法は、例えば、０．１ｍｍ以上、１ｍｍ以下程度に設けられる。はんだレジスト７を設けることにより、リフローによって溶けたはんだ２ｂとはんだ９ａが、互いにつながり難くなる。

　＜はんだレジストの製造方法＞
　以下、はんだレジスト７の製造方法について、説明する。図１に示すように、はんだレジスト７は、上側導体層１２ｂの上面にレーザ光を照射することにより形成された、レーザレジストである。以下、レーザの波長、出力及び周波数と、レーザ光の走査条件とについて、２つの例を示す。はんだレジスト７は、例えば、レーザ照射により形成された線を、長手方向に沿って複数本並べて構成される。
　条件例１
　　波長：１０６４（ｎｍ）
　　出力：５（Ｗ）
　　周波数：５（ｋＨｚ）
　　走査速度：８（ｍｍ／ｓ）
　　線間ピッチ：１００（μｍ）
　条件例２
　　波長：５３２（ｎｍ）
　　出力：４．８（Ｗ）
　　周波数：３０（ｋＨｚ）
　　走査速度：３００（ｍｍ／ｓ）
　　線間ピッチ：１０（μｍ）

　上側導体層１２ｂの上面にレーザ光が照射されると、上側導体層１２ｂの上面側に凹凸が形成され、はんだの濡れ性が低下する。また、上側導体層１２ｂの上面側に酸化膜が形成され、はんだの濡れ性が低下する。

　＜比較例＞
　以下、図４に示す比較例について、説明する。比較例に係る半導体装置では、上側導体層１２ｂの上面側にはんだレジスト７が形成されていない。はんだレジスト７が設けられていないと、リフローによって溶けたはんだ２ｂとはんだ９ａが濡れ広がり、互いにつながってしまう可能性がある。溶けたはんだ２ｂとはんだ９ａがつながると、外部端子４側とピン端子５１側の一方から他方へ、はんだが吸い寄せられる可能性がある。例えば、外部端子４側からピン端子５１側へ、はんだが吸い寄せられ、移動する場合がある。そして、はんだが吸い寄せられ移動すると、外部端子４側とピン端子５１側とではんだが偏って存在してしまう可能性がある。また、はんだ２ｂ，９ａが濡れ広がることにより、はんだ２ｂ，９ａが全体的に薄くなる場合がある。はんだ２ｂ，９ａが薄くなると、はんだ接合の信頼性及び外部端子４及びピン端子５１と上側導体層１２ｂの接合性が低下する可能性がある。

　また、ワイヤボンディングを用いて電気的接続を行えば、自由度が高く且つはんだ流れの影響が大きくなるのを抑制できる。その一方で、ワイヤボンディングはある程度の配線スペースを必要とする。

　これに対して、本技術の第１実施形態に係る半導体装置によれば、図３に示すように、上側導体層１２ｂの上面側に設けられ、且つ第１接合領域１４に隣接するはんだレジスト７を備える。はんだレジスト７の濡れ性が他の上側導体層１２ｂの上面よりも低いので、はんだ２ｂ，９ａが濡れ広がりすぎるのが妨げられ、互いにつながり難くなる（ブリッジし難くなる）。これにより、はんだ２ｂ，９ａの膜厚が薄くなり過ぎるのを抑制でき、はんだ２ｂ，９ａのフィレット形状が安定し、半導体装置の良品率が低下するのを抑制できる。

　また、本技術の第１実施形態に係る半導体装置によれば、図３に示すように、はんだレジスト７は、第１接合領域１４と第２接合領域１５との間に設けられる。はんだ２ｂ，９ａは、はんだレジスト７を超えて移動するのが難しく、互いにつながり難くなる。これにより、はんだ２ｂ，９ａの膜厚が薄くなり過ぎるのを抑制でき、はんだ２ｂ，９ａのフィレット形状が安定し、半導体装置の良品率が低下するのを抑制できる。

　また、本技術の第１実施形態に係る半導体装置によれば、半導体チップ３の上方に配置されたプリント基板６と、プリント基板６に挿入され、且つ上側導体層１２ｂの上面の他の一領域である第２接合領域１５にはんだ９ａを介して接合されたピン端子５１と、を備える。そのため、ワイヤボンディングを用いて電気的接続を行った場合より高い密度で配線を構成できる。

　また、本技術の第１実施形態に係る半導体装置によれば、はんだレジスト７はレーザレジストであるので、はんだレジスト７を形成する工程を、容易に行うことができる。

　＜第１実施形態の第１変形例＞
　第１実施形態の第１変形例に係る半導体装置は、図５に示すように、はんだレジスト７が、第１接合領域１４と第２接合領域１５との間、及び第１接合領域１４と第２の辺１２ｂ１との間、の両方に設けられる点が、図１に示した第１実施形態に係る半導体装置と異なる。第１実施形態の第１変形例に係る半導体装置の他の構成は、第１実施形態に係る半導体装置と同様であるので、重複した説明を省略する。

　図１に示すように、外部回路に接続される外部端子４は、平面視で絶縁回路基板１（絶縁基板１１）の端部（第１の辺１１ａ）近くに設けられる必要がある。また、下側導体層１３は、絶縁基板１１の下面全体に重なっている。下側導体層１３の平面視における面積は、絶縁基板１１と同じであり、絶縁基板１１の下面全体を覆うように設けられる。下側導体層１３の端部１３ａは、絶縁基板１１の平面視における第１の辺１１ａに重なっている。上側導体層１２ｂは、第１の辺１１ａまで設けられておらず、図２に示すように、第１の辺１１ａと第２の辺１２ｂ１との間には、絶縁基板１１の上面が露出している。第１の辺１１ａと第２の辺１２ｂ１との間に絶縁基板１１の上面を露出させることにより、下側導体層１３と上側導体層１２ｂとの間の距離を広げ、絶縁性を確保している。

　リフロー時に溶けたはんだ２ｂは、第１の辺１１ａと第２の辺１２ｂ１との間に露出した絶縁基板１１上まで濡れ広がる可能性がある。はんだ２ｂが絶縁基板１１上まで濡れ広がると、下側導体層１３と上側導体層１２ｂとの絶縁性を確保する距離が小さくなる。

　これに対して、本技術の第１実施形態の変形例１に係る半導体装置によれば、第１接合領域１４と第２の辺１２ｂ１との間にはんだレジスト７を設けたので、はんだ２ｂが絶縁基板１１上まで濡れ広がるのを抑制でき、下側導体層１３と上側導体層１２ｂとの絶縁性が低下するのを抑制できる。また、第１実施形態の第１変形例に係る半導体装置であっても、第１実施形態に係る半導体装置と同様の効果を有する。

　＜第１実施形態の第２変形例＞
　第１実施形態の第２変形例に係る半導体装置は、図６に示すように、はんだレジスト７が、第１接合領域１４と第２の辺１２ｂ１との間のみに設けられる点が、図５に示した第１実施形態の変形例１に係る半導体装置と異なる。第１実施形態の第２変形例に係る半導体装置の他の構成は、第１実施形態の第１変形例に係る半導体装置と同様であるので、重複した説明を省略する。

　（その他の実施形態）
　上記のように、本発明は第１実施形態及びその変形例によって記載したが、この開示の一部をなす論述及び図面は本発明を限定するものであると理解すべきではない。この開示から当業者には様々な代替実施の形態、実施例及び運用技術が明らかとなろう。

　例えば、第１実施形態及びその変形例がそれぞれ開示する構成を、矛盾の生じない範囲で適宜組み合わせることができる。このように、本発明はここでは記載していない様々な実施の形態等を含むことは勿論である。したがって、本発明の技術的範囲は上記の説明から妥当な特許請求の範囲に係る発明特定事項によってのみ定められるものである。

　３，３ａ，３ｂ，３ｃ，３ｄ　半導体チップ
　６　プリント基板
　７　はんだレジスト
　１　絶縁回路基板
　１１　絶縁基板
　１１ａ　第１の辺
　１２ａ　上側導体層（第１導体層）
　１２ｂ　上側導体層（第２導体層）
　１２ｂ１　第２の辺
　１２ｂ２　第３の辺
　１３　下側導体層
　１３ａ　端部
　１４　第１接合領域
　１５　第２接合領域
　４　外部端子
　４１　接合部
　４１ａ　ボス
　５０，５２，５３　ピン端子
　５１　ピン端子（第１ピン端子）

Claims

　絶縁基板、及び前記絶縁基板の上面に互いに分離して設けられた第１導体層及び第２導体層を有する絶縁回路基板と、
　前記第１導体層上にはんだを介して搭載された半導体チップと、
　接合部を有し、且つ前記接合部が前記第２導体層の上面の一領域である第１接合領域にはんだを介して接合された外部端子と、
　前記半導体チップの上方に配置されたプリント基板と、
　前記プリント基板に挿入され、且つ前記第２導体層の上面の他の一領域である第２接合領域にはんだを介して接合された第１ピン端子と、
　前記第２導体層の上面側に設けられ、且つ前記第１接合領域に隣接するはんだレジストと、
　を備えた半導体装置。
　前記第２導体層は、前記絶縁基板の一辺である第１の辺に近接して設けられ、
　前記第２導体層の辺のうち、前記第１の辺寄りの辺を第２の辺とし、前記第２の辺とは反対側の辺を第３の辺とした場合に、前記第１接合領域は前記第２の辺寄りの領域であり、前記第２接合領域は、前記第３の辺寄りの領域である、
　請求項１に記載の半導体装置。
　前記はんだレジストは、前記第１接合領域と前記第２接合領域との間に設けられている、
　請求項１又は２に記載の半導体装置。
　前記はんだレジストは、前記第１接合領域と前記第２の辺との間に設けられている、
　請求項２に記載の半導体装置。
　前記外部端子は、前記プリント基板から分離されている、
　請求項１又は２に記載の半導体装置。
　前記接合部には、前記第２導体層へ向けて突出するボスが設けられている、
　請求項１又は２に記載の半導体装置。
　前記接合部と前記第２導体層との間に介在するはんだの厚みは、前記接合部のうち前記ボスが設けられていない部分において、５０μｍ以上、５００μｍ以下である、
　請求項６に記載の半導体装置。
　前記絶縁基板は、樹脂材料を含む、
　請求項１又は２に記載の半導体装置。
　前記第１導体層及び前記第２導体層の表面には、銅が露出している、
　請求項１又は２に記載の半導体装置。
　前記はんだレジストは、前記第２導体層の上面にレーザ光を照射して設けられたレーザレジストである、
　請求項１又は２に記載の半導体装置。