WO2025164656A1 - Ｐｚｔ系強誘電体層付き基板 - Google Patents

Ｐｚｔ系強誘電体層付き基板

Info

Publication number
WO2025164656A1
WO2025164656A1 PCT/JP2025/002757 JP2025002757W WO2025164656A1 WO 2025164656 A1 WO2025164656 A1 WO 2025164656A1 JP 2025002757 W JP2025002757 W JP 2025002757W WO 2025164656 A1 WO2025164656 A1 WO 2025164656A1
Authority
WO
WIPO (PCT)
Prior art keywords
layer
pzt
oxide layer
substrate
based ferroelectric
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
PCT/JP2025/002757
Other languages
English (en)
French (fr)
Inventor
直人 辻内
信幸 曽山
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Materials Corp
Original Assignee
Mitsubishi Materials Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Materials Corp filed Critical Mitsubishi Materials Corp
Publication of WO2025164656A1 publication Critical patent/WO2025164656A1/ja
Anticipated expiration legal-status Critical
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/30—Stacked capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/33—Thin- or thick-film capacitors (thin- or thick-film circuits; capacitors without a potential-jump or surface barrier specially adapted for integrated circuits, details thereof, multistep manufacturing processes therefor)
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N30/00—Piezoelectric or electrostrictive devices
    • H10N30/20—Piezoelectric or electrostrictive devices with electrical input and mechanical output, e.g. functioning as actuators or vibrators
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N30/00—Piezoelectric or electrostrictive devices
    • H10N30/80—Constructional details
    • H10N30/85—Piezoelectric or electrostrictive active materials
    • H10N30/853—Ceramic compositions

Definitions

  • the present invention relates to a substrate with a PZT-based ferroelectric layer, in which a PZT-based ferroelectric layer is formed on a substrate.
  • PZT lead zirconate titanate: PbZrTiO 3
  • PbZrO 3 lead zirconate titanate
  • PbTiO 3 lead titanate
  • a substrate with a PZT-based ferroelectric layer in which a ferroelectric layer (PZT-based ferroelectric layer) made of the above-mentioned PZT-based ferroelectric is formed on a substrate, is used in composite electronic components such as thin-film capacitors, capacitors, IPDs, capacitors for DRAMs, multilayer capacitors, gate insulators of transistors, nonvolatile memories, current-collecting infrared detection elements, piezoelectric elements, electro-optical elements, actuators, resonators, ultrasonic motors, and LC noise filter elements.
  • composite electronic components such as thin-film capacitors, capacitors, IPDs, capacitors for DRAMs, multilayer capacitors, gate insulators of transistors, nonvolatile memories, current-collecting infrared detection elements, piezoelectric elements, electro-optical elements, actuators, resonators, ultrasonic motors, and LC noise filter elements.
  • a sol-gel method (also called a chemical solution deposition method (CSD method)) is used, as disclosed in, for example, Patent Document 1.
  • the sol-gel method is a method in which a sol-gel liquid containing a PZT-based ferroelectric composition is applied onto an electrode, and the resulting applied film is heated to form a piezoelectric film.
  • the substrate with the PZT-based ferroelectric layer described above has a laminated structure in which a silicon oxide layer is formed on the surface of the substrate, an electrode layer is formed on this silicon oxide layer, and a PZT-based ferroelectric layer is formed on this electrode layer.
  • a white haze-like phenomenon sometimes occurs, which may result in poor appearance, leakage current, and other problems that may lead to a deterioration in characteristics.
  • the present invention was made in consideration of the above-mentioned circumstances, and aims to provide a substrate with a PZT-based ferroelectric layer that can suppress appearance defects, leakage current generation, etc., and can be used stably.
  • the inventors conducted extensive research and found that in substrates with PZT-based ferroelectric layers on which a white haze-like phenomenon had occurred, irregularities were formed at the interface between the silicon oxide layer and the electrode layer.
  • the inventors discovered that the cause of these irregularities was that Pb contained in the PZT ferroelectric layer diffused into the silicon oxide layer, causing part of the silicon oxide layer to turn into lead glass, resulting in the generation of voids.
  • a substrate with a PZT-based ferroelectric layer according to aspect 1 of the present invention comprises a substrate, a silicon oxide layer formed on at least the surface of the substrate, an electrode layer stacked on the silicon oxide layer, and a PZT-based ferroelectric layer stacked on the electrode layer, and is characterized in that the Pb content in the silicon oxide layer is 1 atomic % or less.
  • the silicon oxide layer formed on at least the surface of the substrate has a Pb content of 1 atomic % or less, which prevents a portion of the silicon oxide layer from becoming lead glass and forming voids. This smooths the interface between the silicon oxide layer and the electrode layer, preventing poor appearance and the occurrence of leak current, and allows for stable use.
  • a substrate with a PZT-based ferroelectric layer according to a second aspect of the present invention is characterized in that, in the substrate with a PZT-based ferroelectric layer according to the first aspect of the present invention, an insulating oxide layer is formed between the silicon oxide layer and the electrode layer.
  • an insulating oxide layer is formed between the silicon oxide layer and the electrode layer, and this insulating oxide layer acts as a Pb diffusion barrier layer to prevent Pb from diffusing from the PZT-based ferroelectric layer to the silicon oxide layer, thereby further reducing the Pb content in the silicon oxide layer.
  • the insulating oxide layer ensures insulation between the electrode layer and the silicon oxide layer.
  • a substrate with a PZT-based ferroelectric layer according to a third aspect of the present invention is characterized in that, in the substrate with a PZT-based ferroelectric layer according to the second aspect of the present invention, the insulating oxide layer is at least one selected from a ZrO2 layer, a TiO2 layer, a HfO2 layer, an Al2O3 layer, and a TiO2 layer.
  • the insulating oxide layer is at least one selected from the group consisting of a ZrO2 layer, a TiO2 layer, a HfO2 layer, and an Al2O3 layer , which prevents diffusion of Pb from the PZT-based ferroelectric layer to the silicon oxide layer, thereby further reducing the Pb content in the silicon oxide layer.
  • these ZrO2 layer, TiO2 layer, HfO2 layer, and Al2O3 layer have excellent insulating properties, ensuring sufficient insulation between the electrode layer and the silicon oxide layer.
  • a substrate with a PZT-based ferroelectric layer according to a fourth aspect of the present invention is characterized in that, in the substrate with a PZT-based ferroelectric layer according to the second or third aspect of the present invention, the thickness of the insulating oxide layer is in the range of 0.10 ⁇ m or more and 0.30 ⁇ m or less. According to the substrate with a PZT-based ferroelectric layer of Aspect 4 of the present invention, the thickness of the insulating oxide layer is set to be within the range of 0.10 ⁇ m or more and 0.30 ⁇ m or less, so that the diffusion of Pb from the PZT-based ferroelectric layer to the silicon oxide layer is prevented, and the Pb content in the silicon oxide layer can be further reduced.
  • a substrate with a PZT-based ferroelectric layer according to aspect 5 of the present invention is characterized in that, in the substrate with a PZT-based ferroelectric layer according to any one of aspects 1 to 4 of the present invention, a conductive oxide layer is formed between the electrode layer and the PZT-based ferroelectric layer.
  • a conductive oxide layer is formed between the electrode layer and the PZT-based ferroelectric layer, and the conductive oxide layer acts as a Pb diffusion barrier layer to prevent Pb from diffusing from the PZT-based ferroelectric layer to the silicon oxide layer, thereby further reducing the Pb content in the silicon oxide layer.
  • the conductive oxide layer since the conductive oxide layer is used, electrical conductivity between the electrode layer and the PZT-based ferroelectric layer can be sufficiently ensured.
  • a substrate with a PZT-based ferroelectric layer according to a sixth aspect of the present invention is the substrate with a PZT-based ferroelectric layer according to the fifth aspect of the present invention, characterized in that the conductive oxide layer is at least one selected from a RuO layer, a LaNiO layer, a SnO layer, and a ZnO layer.
  • the conductive oxide layer is at least one selected from the group consisting of a RuO layer, a LaNiO layer, a SnO layer, and a ZnO layer, so that the conductive oxide layer reliably acts as a Pb diffusion barrier layer, preventing the diffusion of Pb from the PZT-based ferroelectric layer to the silicon oxide layer, thereby further reducing the Pb content in the silicon oxide layer. Furthermore, the conductive oxide layer has sufficiently excellent conductivity, ensuring sufficient electrical conductivity between the electrode layer and the PZT-based ferroelectric layer.
  • a substrate with a PZT-based ferroelectric layer according to a seventh aspect of the present invention is characterized in that, in the substrate with a PZT-based ferroelectric layer according to the fifth or sixth aspect of the present invention, the thickness of the conductive oxide layer is in the range of 0.05 ⁇ m or more and 0.20 ⁇ m or less. According to the substrate with a PZT-based ferroelectric layer of Aspect 7 of the present invention, the thickness of the conductive oxide layer is set to be within the range of 0.05 ⁇ m or more and 0.20 ⁇ m or less, so that the diffusion of Pb from the PZT-based ferroelectric layer to the silicon oxide layer is prevented, and the Pb content in the silicon oxide layer can be further reduced.
  • the present invention provides a substrate with a PZT-based ferroelectric layer that can be used stably and suppresses defects such as poor appearance and leakage current.
  • FIG. 1 is a cross-sectional view illustrating an example of a substrate with a PZT-based ferroelectric layer according to an embodiment of the present invention.
  • FIG. 1 is a flowchart showing a method for manufacturing a substrate with a PZT-based ferroelectric layer according to an embodiment of the present invention.
  • a substrate with a PZT-based ferroelectric layer according to an embodiment of the present invention will be described below.
  • the substrate with a PZT-based ferroelectric layer according to this embodiment is used for composite electronic components such as thin film capacitors, capacitors, IPDs, capacitors for DRAMs, multilayer capacitors, gate insulators for transistors, nonvolatile memories, current collection type infrared detection elements, piezoelectric elements, electro-optical elements, actuators, resonators, ultrasonic motors, and LC noise filter elements.
  • the substrate 10 with a PZT-based ferroelectric layer of this embodiment has a structure including a substrate 11, a silicon oxide layer 12 formed on at least the surface of the substrate 11, an electrode layer 13 formed on the silicon oxide layer 12, and a PZT-based ferroelectric layer 14 formed on the electrode layer 13.
  • the Pb content in the silicon oxide layer 12 is set to 1 atomic % or less.
  • the Pb content may be 0.01 atomic % or more.
  • the Pb content in the silicon oxide layer can be measured by performing depth direction analysis of the substrate with the PZT-based ferroelectric layer by XPS.
  • the Pb content can be calculated from the ratio of Pb content to other elements in atomic %.
  • the sputtering rate is set to 6.4 nm/min in terms of SiO2 , and the content of each element is measured every minute.
  • the Pb content can be obtained as the average value of the Pb content measured 32 times (total of 32 minutes, approximately 204.8 nm) from points where the Si content is 5% or more. This method can be used both in the absence and presence of the insulating oxide layer 15 described below.
  • the Pb content can be obtained as the average value of the Pb content by the following method instead of the above method. That is, the measurement start point is set to the point where the content of Pt constituting the electrode layer is 10 atomic % or less, and the Pb content can be obtained as the average value of the Pb content in the same manner as above except for that.
  • an insulating oxide layer 15 is preferably formed between the silicon oxide layer 12 and the electrode layer 13, as shown in FIG. Furthermore, in the substrate 10 with a PZT-based ferroelectric layer according to this embodiment, it is preferable that a conductive oxide layer 16 be formed between the electrode layer 13 and the PZT-based ferroelectric layer 14, as shown in FIG.
  • the substrate 11 may be, for example, a silicon substrate, a stainless steel substrate, an alumina substrate, etc.
  • the thickness t1 of the substrate 11 is not particularly limited, but is preferably in the range of 500 ⁇ m to 1000 ⁇ m.
  • the substrate 11 is a silicon substrate.
  • the silicon oxide layer 12 formed on the surface of the substrate 11 is made of silicon oxide such as SiO2 .
  • the thickness t2 of the silicon oxide layer 12 is preferably 0.2 ⁇ m or more, more preferably 0.4 ⁇ m or more, and is preferably 1.0 ⁇ m or less, more preferably 0.7 ⁇ m or less.
  • the silicon oxide layer 12 is formed by thermally oxidizing the surface of the substrate 11 (silicon substrate), as will be described later.
  • the electrode layer 13 is made of a metal with excellent conductivity, and in this embodiment, is made of Pt (platinum), which has excellent conductivity and is chemically stable.
  • the thickness t3 of the electrode layer 13 is not particularly limited, but is preferably within the range of 0.1 ⁇ m to 0.3 ⁇ m.
  • the PZT-based ferroelectric layer 14 includes not only PZT (lead zirconate titanate: PbZrTiO 3 ) but also PZT-based dielectrics such as PLZT, PMnZT, and PNbZT, and has excellent dielectric properties.
  • the thickness t4 of the PZT ferroelectric layer 14 is preferably 0.4 ⁇ m or more, more preferably 0.5 ⁇ m or more, and is preferably 3.0 ⁇ m or less, more preferably 2.5 ⁇ m or less.
  • the insulating oxide layer 15 formed between the silicon oxide layer 12 and the electrode layer 13 acts as a diffusion prevention layer, preventing the Pb contained in the PZT-based ferroelectric layer 14 from diffusing into the silicon oxide layer 12. Because the insulating oxide layer 15 is made of oxide, it is possible to reduce the impact on the PZT-based ferroelectric layer 14. Furthermore, because the insulating oxide layer 15 has excellent insulating properties, it is possible to ensure insulation between the electrode layer 13 and the silicon oxide layer 12.
  • the insulating oxide layer 15 is preferably one or more selected from a ZrO2 layer, a TiO2 layer, a HfO2 layer, and an Al2O3 layer. These oxide layers are particularly suitable as the insulating oxide layer 15 formed between the silicon oxide layer 12 and the electrode layer 13 because they can efficiently prevent the diffusion of Pb, have little effect on the PZT-based ferroelectric layer 14, and have excellent insulating properties.
  • the thickness t5 of the insulating oxide layer 15 is preferably 0.10 ⁇ m or more, more preferably 0.15 ⁇ m or more, and is preferably 0.30 ⁇ m or less, more preferably 0.20 ⁇ m or less.
  • the conductive oxide layer 16 formed between the electrode layer 13 and the PZT-based ferroelectric layer 14 has the effect of suppressing the diffusion of Pb contained in the PZT-based ferroelectric layer 14 into the silicon oxide layer 12, and also ensures conductivity between the electrode layer 13 and the PZT-based ferroelectric layer 14.
  • the conductive oxide layer 16 is preferably one or more selected from a RuO layer, a LaNiO layer, a SnO layer, and a ZnO layer. These conductive oxide layers can efficiently prevent the diffusion of Pb and have excellent conductivity, and are therefore particularly suitable as the conductive oxide layer 16 formed between the electrode layer 13 and the PZT-based ferroelectric layer 14.
  • the thickness t6 of the conductive oxide layer 16 is preferably 0.05 ⁇ m or more, more preferably 0.10 ⁇ m or more, and is preferably 0.30 ⁇ m or less, more preferably 0.20 ⁇ m or less.
  • the manufacturing method of the substrate 10 with a PZT-based ferroelectric layer according to this embodiment includes a silicon oxide layer forming step S01, an insulating oxide layer forming step S02, an electrode layer forming step S03, a conductive oxide layer forming step S04, and a PZT-based ferroelectric layer forming step S05.
  • a silicon oxide layer 12 is formed on the surface of a substrate 11 .
  • the silicon oxide layer 12 is formed by thermally oxidizing the surface of the substrate 11 (silicon substrate).
  • the insulating oxide layer 15 is formed by a sol-gel method.
  • the electrode layer forming step S03 the electrode layer 13 is formed by sputtering using a sputtering target made of a metal having excellent conductivity (Pt in this embodiment).
  • the conductive oxide layer forming step S04 the insulating oxide layer 15 is formed by a sol-gel method.
  • the insulating oxide layer forming step S02, the electrode layer forming step S03, and the conductive oxide layer forming step S04 may be carried out consecutively by replacing the target in the sputtering device.
  • the PZT-based ferroelectric layer 14 is formed by a sol-gel method.
  • a PZT-based sol-gel liquid containing a plurality of oxides that constitute the PZT-based ferroelectric layer is applied onto the conductive oxide layer 16, and the resulting applied film is heated and baked in an oxidizing atmosphere to form the PZT-based ferroelectric layer 14.
  • the PZT-based sol-gel liquid is a liquid that generates a PZT-based ferroelectric material when heated in an oxidizing atmosphere.
  • the PZT-based sol-gel liquid can be applied by spin coating or dipping.
  • the baking temperature is preferably in the range of 600° C. to 800° C.
  • the holding time at the baking temperature is preferably in the range of 30 seconds to 5 minutes.
  • the step of applying a PZT-based sol-gel liquid and the step of heating the resulting applied film in an oxidizing atmosphere may be repeated until a PZT-based ferroelectric layer 14 having a desired thickness is obtained.
  • the PZT-based sol-gel liquid is fired at a high temperature of 600°C or higher, there is a risk that the Pb contained in the PZT-based sol-gel liquid will diffuse into the silicon oxide layer 12 through the grain boundaries of the electrode layer 13.
  • the insulating oxide layer 15 and conductive oxide layer 16 are formed, which prevents the diffusion of Pb into the silicon oxide layer 12.
  • the above steps produce the substrate 10 with a PZT-based ferroelectric layer according to this embodiment.
  • the silicon oxide layer 12 formed on at least the surface of the substrate 11 has a Pb content of 1 atomic % or less. This prevents a portion of the silicon oxide layer 12 from becoming lead glass and forming voids, smoothing the interface between the silicon oxide layer 12 and the electrode layer 13, preventing poor appearance and the occurrence of leak current, and ensuring stable use.
  • the insulating oxide layer 15 when the insulating oxide layer 15 is formed between the silicon oxide layer 12 and the electrode layer 13, the insulating oxide layer 15 prevents Pb from diffusing from the PZT-based ferroelectric layer 14 to the silicon oxide layer 12, and the Pb content in the silicon oxide layer 12 can be further reduced.
  • the insulating oxide layer 15 is one or more selected from a ZrO2 layer, a TiO2 layer, a HfO2 layer, an Al2O3 layer, and a TiO2 layer, the diffusion of Pb into the silicon oxide layer 12 is prevented, and the Pb content in the silicon oxide layer 12 can be further reduced.
  • these ZrO2 layer, TiO2 layer, HfO2 layer, Al2O3 layer, and TiO2 layer have excellent insulating properties, and can ensure insulation between the electrode layer 13 and the silicon oxide layer 12. Furthermore, when the thickness of the insulating oxide layer 15 is within the range of 0.10 ⁇ m or more and 0.30 ⁇ m or less, the diffusion of Pb into the silicon oxide layer 12 is prevented, and the Pb content in the silicon oxide layer 12 can be further reduced.
  • the conductive oxide layer 16 acts as a Pb diffusion prevention layer, preventing the diffusion of Pb from the PZT-based ferroelectric layer 14 into the silicon oxide layer 12, thereby further reducing the Pb content in the silicon oxide layer 12. Furthermore, because it is made of a conductive oxide, electrical conductivity between the electrode layer 13 and the PZT-based ferroelectric layer 14 can be sufficiently ensured.
  • the conductive oxide layer 16 when the conductive oxide layer 16 is one or more selected from a RuO layer, a LaNiO layer, a SnO layer, and a ZnO layer, the conductive oxide layer 16 further suppresses the diffusion of Pb from the PZT-based ferroelectric layer 14 to the silicon oxide layer 12, thereby further reducing the Pb content in the silicon oxide layer 12. Furthermore, the conductive oxide layer 16 has sufficiently excellent conductivity, and the electrical conductivity between the electrode layer 13 and the PZT-based ferroelectric layer 14 can be sufficiently ensured. Furthermore, when the thickness of the conductive oxide layer 16 is within the range of 0.05 ⁇ m or more and 0.20 ⁇ m or less, the diffusion of Pb into the silicon oxide layer 12 is prevented, and the Pb content in the silicon oxide layer 12 can be further reduced.
  • the present invention is not limited to this and can be modified as appropriate within the scope of the technical idea of the invention.
  • the insulating oxide layer 15 and the conductive oxide layer 16 are described as being formed, but the present invention is not limited thereto, and only an insulating oxide layer may be formed, or only a conductive oxide layer may be formed. That is, in the present invention, either one or two of an insulating oxide layer formed between the silicon oxide layer and the electrode layer and a conductive oxide layer formed between the electrode layer and the PZT-based ferroelectric layer may be formed.
  • the insulating oxide layer 15 is formed by a sol-gel method in the insulating oxide layer forming step S02, but this is not limited to this, and the insulating oxide layer 15 may also be formed by a sputtering method using a sputtering target made of an insulating oxide (ZrO 2 , TiO 2 , HfO 2 , Al 2 O 3 ).
  • the conductive oxide layer 16 is formed by a sol-gel method in the conductive oxide layer forming step S04.
  • the present invention is not limited to this, and the conductive oxide layer 16 may be formed by a sputtering method using a sputtering target made of a conductive oxide (RuO, LaNiO, SnO, ZnO).
  • a silicon substrate was prepared, and the surface of this silicon substrate was subjected to a thermal oxidation treatment to form a silicon oxide layer having a thickness shown in Table 1.
  • an insulating oxide layer, an electrode layer, and a conductive oxide layer were formed by a sol-gel method, as shown in Table 1.
  • a PZT sol-gel liquid was applied by spin coating, and the substrate was pre-baked at 300° C. for 5 minutes, and then baked at 700° C. for 1 minute. The application and baking of the PZT sol-gel liquid were repeated to form a PZT-based ferroelectric layer having the thickness shown in Table 1.
  • substrates with PZT-based ferroelectric layers of the present invention and comparative examples shown in Table 1 were prepared.
  • the Pb content in the silicon oxide layers was measured by the following procedure, and the cross sections along the thickness direction were observed.
  • the substrate with the PZT ferroelectric layer thus prepared was subjected to depth direction analysis by XPS to measure the Pb content in the silicon oxide layer. Specifically, XPS measurement and surface cutting by argon sputtering were repeated, and the Pb content was calculated in atomic percent from the ratio to other elements.
  • the sputtering rate was 6.4 nm/min in terms of SiO2 , and the content of each element was measured every minute. From measurement points where the Si content was 5% or more or the Pt content of the electrode layer was 10 atomic percent or less, 32 measurements (total of 32 minutes, approximately 204.8 nm) were taken. When the average Pb content was 1 atomic percent or less, it was assigned an "A" rating. When the average Pb content was greater than 1 atomic percent, it was assigned a "B" rating.
  • the present invention can provide a substrate with a PZT-based ferroelectric layer that can suppress appearance defects, leakage current generation, etc., and can be used stably.

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Ceramic Engineering (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Semiconductor Memories (AREA)

Abstract

基板（１１）と、基板（１１）の少なくとも表面に形成されたシリコン酸化物層（１２）と、シリコン酸化物層（１２）上に積層された電極層（１３）と、電極層（１３）の上に積層されたＰＺＴ系強誘電体層（１４）と、を備え、シリコン酸化物層（１２）におけるＰｂ含有量が１原子％以下である。シリコン酸化物層（１２）と電極層（１３）の間に絶縁性酸化物層（１５）が形成されていることが好ましい。電極層（１３）とＰＺＴ系強誘電体層（１４）の間に導電性酸化物層（１６）が形成されていることが好ましい。

Description

ＰＺＴ系強誘電体層付き基板
　本発明は、基板上にＰＺＴ系強誘電体層が形成されたＰＺＴ系強誘電体層付き基板に関するものである。
　本願は、２０２４年１月２９日に、日本に出願された特願２０２４－０１０９５６号に基づき優先権を主張し、その内容をここに援用する。
　ＰＺＴ（ジルコン酸チタン酸鉛：ＰｂＺｒＴｉＯ３）は、ジルコン酸鉛（ＰｂＺｒＯ３）とチタン酸鉛（ＰｂＴｉＯ３）の混晶であり、室温で大きな強誘電性を有している。
　基板上に上述のＰＺＴ系強誘電体からなる強誘電体層（ＰＺＴ系強誘電体層）が形成されたＰＺＴ系強誘電体層付き基板は、例えば、薄膜コンデンサ、キャパシタ、ＩＰＤ、ＤＲＡＭ用コンデンサ、積層コンデンサ、トランジスタのゲート絶縁体、不揮発性メモリ、集電型赤外線検出素子、圧電素子、電気光学素子、アクチュエータ、共振子、超音波モータ、ＬＣノイズフィルタ素子等の複合電子部品に用いられている。
　上述のＰＺＴ系強誘電体層を形成する際には、例えば特許文献１に示すように、ゾルゲル法（化学溶液堆積法（ＣＳＤ法）ともいう）が用いられている。
　ゾルゲル法は、ＰＺＴ系強誘電体組成物を含むゾルゲル液を電極の上に塗布し、得られた塗布膜を加熱することによって圧電体膜とする方法である。
日本国特開２０１３－２１１３０６号公報（Ａ）
　ところで、上述のＰＺＴ系強誘電体層付き基板としては、基板の表面にシリコン酸化物層が形成され、このシリコン酸化物層上に電極層が形成され、この電極層上にＰＺＴ系強誘電体層が形成された積層構造のものが提供されている。
　ここで、上述の構造のＰＺＴ系強誘電体層付き基板においては、白いモヤのようなものが発生することがあった。このような場合には、外観不良、リーク電流の発生等によって特性が低下するおそれがあった。
　本発明は、上述した事情に鑑みてなされたものであって、外観不良、リーク電流の発生等を抑制でき、安定して使用することが可能なＰＺＴ系強誘電体層付き基板を提供することを目的とする。
　上記課題を解決するために、本発明者らが鋭意検討した結果、白いモヤのようなものが発生したＰＺＴ系強誘電体層付き基板においては、シリコン酸化物層と電極層との界面に凹凸が形成されていることが分かった。
　そして、この凹凸の発生原因は、ＰＺＴ系強誘電体層に含まれるＰｂがシリコン酸化物層に拡散し、シリコン酸化物層の一部が鉛ガラスとなってボイドが発生しているためとの知見を得た。
　本発明は、上述の知見に基づいてなされたものであって、本発明の態様１のＰＺＴ系強誘電体層付き基板は、基板と、前記基板の少なくとも表面に形成されたシリコン酸化物層と、前記シリコン酸化物層上に積層された電極層と、前記電極層の上に積層されたＰＺＴ系強誘電体層と、を備え、前記シリコン酸化物層におけるＰｂ含有量が１原子％以下であることを特徴としている。
　本発明の態様１のＰＺＴ系強誘電体層付き基板によれば、基板の少なくとも表面に形成されたシリコン酸化物層において、Ｐｂ含有量が１原子％以下とされているので、シリコン酸化物層の一部が鉛ガラスとなってボイドとなることが抑制されており、シリコン酸化物層と電極層との界面が平滑となり、外観不良、リーク電流の発生等を抑制することができ、安定して使用することができる。
　本発明の態様２のＰＺＴ系強誘電体層付き基板は、本発明の態様１のＰＺＴ系強誘電体層付き基板において、前記シリコン酸化物層と前記電極層の間に、絶縁性酸化物層が形成されていることを特徴としている。
　本発明の態様２のＰＺＴ系強誘電体層付き基板によれば、前記シリコン酸化物層と前記電極層の間に絶縁性酸化物層が形成されているので、この絶縁性酸化物層がＰｂの拡散防止層として作用し、ＰＺＴ系強誘電体層からシリコン酸化物層へのＰｂの拡散が防止され、前記シリコン酸化物層におけるＰｂ含有量をさらに低く抑えることができる。また、絶縁性酸化物層によって、電極層とシリコン酸化物層との間の絶縁性を確保することができる。
　本発明の態様３のＰＺＴ系強誘電体層付き基板は、本発明の態様２のＰＺＴ系強誘電体層付き基板において、絶縁性酸化物層が、ＺｒＯ２層、ＴｉＯ２層、ＨｆＯ２層、Ａｌ２Ｏ３層、ＴｉＯ２層から選択されるいずれか一つ以上であることを特徴としている。
　本発明の態様３のＰＺＴ系強誘電体層付き基板によれば、絶縁性酸化物層が、ＺｒＯ２層、ＴｉＯ２層、ＨｆＯ２層、Ａｌ２Ｏ３層から選択されるいずれか一つ以上とされているので、これらＺｒＯ２層、ＴｉＯ２層、ＨｆＯ２層、Ａｌ２Ｏ３層によって、ＰＺＴ系強誘電体層からシリコン酸化物層へのＰｂの拡散が防止され、前記シリコン酸化物層におけるＰｂ含有量をさらに低く抑えることができる。また、これらＺｒＯ２層、ＴｉＯ２層、ＨｆＯ２層、Ａｌ２Ｏ３層は絶縁性に優れており、電極層とシリコン酸化物層との間の絶縁性を十分に確保することができる。
　本発明の態様４のＰＺＴ系強誘電体層付き基板は、本発明の態様２または態様３のＰＺＴ系強誘電体層付き基板において、前記絶縁性酸化物層の厚みが０．１０μｍ以上０．３０μｍ以下の範囲内であることを特徴としている。
　本発明の態様４のＰＺＴ系強誘電体層付き基板によれば、前記絶縁性酸化物層の厚みが０．１０μｍ以上０．３０μｍ以下の範囲内とされているので、ＰＺＴ系強誘電体層からシリコン酸化物層へのＰｂの拡散が防止され、前記シリコン酸化物層におけるＰｂ含有量をさらに低く抑えることができる。
　本発明の態様５のＰＺＴ系強誘電体層付き基板は、本発明の態様１から態様４のいずれか一つのＰＺＴ系強誘電体層付き基板において、前記電極層と前記ＰＺＴ系強誘電体層の間に、導電性酸化物層が形成されていることを特徴としている。
　本発明の態様５のＰＺＴ系強誘電体層付き基板によれば、前記電極層と前記ＰＺＴ系強誘電体層の間に、導電性酸化物層が形成されているので、導電性酸化物層がＰｂの拡散防止層として作用し、ＰＺＴ系強誘電体層からシリコン酸化物層へのＰｂの拡散が防止され、前記シリコン酸化物層におけるＰｂ含有量をさらに低く抑えることができる。また、導電性酸化物層とされているので、前記電極層と前記ＰＺＴ系強誘電体層との間の通電性を十分に確保することができる。
　本発明の態様６のＰＺＴ系強誘電体層付き基板は、本発明の態様５のＰＺＴ系強誘電体層付き基板において、前記導電性酸化物層が、ＲｕＯ層、ＬａＮｉＯ層、ＳｎＯ層、ＺｎＯ層から選択されるいずれか一つ以上であることを特徴としている。
　本発明の態様６のＰＺＴ系強誘電体層付き基板によれば、前記導電性酸化物層が、ＲｕＯ層、ＬａＮｉＯ層、ＳｎＯ層、ＺｎＯ層から選択されるいずれか一つ以上とされているので、導電性酸化物層がＰｂの拡散防止層として確実に作用し、ＰＺＴ系強誘電体層からシリコン酸化物層へのＰｂの拡散が防止され、前記シリコン酸化物層におけるＰｂ含有量をさらに低く抑えることができる。また、導電性酸化物層の導電性が十分に優れており、前記電極層と前記ＰＺＴ系強誘電体層との間の通電性を十分に確保することができる。
　本発明の態様７のＰＺＴ系強誘電体層付き基板は、本発明の態様５または態様６のＰＺＴ系強誘電体層付き基板において、前記導電性酸化物層の厚みが０．０５μｍ以上０．２０μｍ以下の範囲内であることを特徴としている。
　本発明の態様７のＰＺＴ系強誘電体層付き基板によれば、前記導電性酸化物層の厚みが０．０５μｍ以上０．２０μｍ以下の範囲内とされているので、ＰＺＴ系強誘電体層からシリコン酸化物層へのＰｂの拡散が防止され、前記シリコン酸化物層におけるＰｂ含有量をさらに低く抑えることができる。
　本発明によれば、外観不良、リーク電流の発生等を抑制でき、安定して使用することが可能なＰＺＴ系強誘電体層付き基板を提供することができる。
本発明の一実施形態に係るＰＺＴ系強誘電体層付き基板の一例を示す断面説明図である。 本発明の一実施形態に係るＰＺＴ系強誘電体層付き基板の製造方法を示すフロー図である。
　以下に、本発明の実施形態であるＰＺＴ系強誘電体層付き基板について説明する。
　本実施形態であるＰＺＴ系強誘電体層付き基板においては、例えば、例えば、薄膜コンデンサ、キャパシタ、ＩＰＤ、ＤＲＡＭ用コンデンサ、積層コンデンサ、トランジスタのゲート絶縁体、不揮発性メモリ、集電型赤外線検出素子、圧電素子、電気光学素子、アクチュエータ、共振子、超音波モータ、ＬＣノイズフィルタ素子等の複合電子部品に用いられるものである。
　本実施形態であるＰＺＴ系強誘電体層付き基板１０は、図１に示すように、基板１１と、基板１１の少なくとも少なくとも表面に形成されたシリコン酸化物層１２と、シリコン酸化物層１２の上に形成された電極層１３と、電極層１３の上に形成されたＰＺＴ系強誘電体層１４と、を備えた構造とされている。
　そして、本実施形態であるＰＺＴ系強誘電体層付き基板１０においては、シリコン酸化物層１２におけるＰｂ含有量が１原子％以下とされている。
　特に限定されないが、Ｐｂ含有量は０．０１原子％以上であってもよい。
　シリコン酸化物層中のＰｂ含有量は、ＰＺＴ系強誘電体層付き基板をＸＰＳにより深さ方向分析を行うことで測定できる。
　例えば、ＸＰＳ測定とアルゴンスパッタによる表面切削とを繰り返し測定し、Ｐｂ含有量を原子％で他の元素との割合からＰｂ含有量を算出することができる。例えば、スパッタレートはＳｉＯ２換算で６．４ｎｍ／ｍｉｎとし、１分間毎に各元素の含有量の測定を行い、Ｓｉの含有量が５％以上の点から３２回（計３２分間、約２０４．８ｎｍ）測定した時のＰｂ含有量の平均値としてＰｂ含有量を得ることができる。
　この方法は、後述する絶縁性酸化物層１５が無い場合及びある場合の両方で使用することができる。
　絶縁性酸化物層１５がシリコン酸化物層１２と電極層１３との間に存在しない場合、上述の方法に替えて、以下の方法で、Ｐｂ含有量の平均値としてＰｂ含有量を得ることができる。
　すなわち、測定開始点を、電極層を構成するＰｔの含有量が１０原子％以下の点とし、それ以外は上記の方法と同様の方法でＰｂ含有量の平均値としてＰｂ含有量を得ることができる。
　また、本実施形態であるＰＺＴ系強誘電体層付き基板１０においては、図１に示すように、シリコン酸化物層１２と電極層１３の間に、絶縁性酸化物層１５が形成されていることが好ましい。
　さらに、本実施形態であるＰＺＴ系強誘電体層付き基板１０においては、図１に示すように、電極層１３とＰＺＴ系強誘電体層１４との間に、導電性酸化物層１６が形成されていることが好ましい。
　基板１１は、例えば、シリコン基板、ステンレス鋼基板、アルミナ基板等を用いることができる。なお、基板１１の厚さｔ１は、特に制限はないが、５００μｍ以上１０００μｍ以下の範囲内であることが好ましい。
　ここで、本実施形態であるＰＺＴ系強誘電体層付き基板１０においては、基板１１はシリコン基板とされている。
　基板１１の表面に形成されたシリコン酸化物層１２は、例えば、ＳｉＯ２などのシリコン酸化物で構成されている。
　ここで、シリコン酸化物層１２の厚さｔ２は、０．２μｍ以上であることが好ましく、０．４μｍ以上であることがより好ましい。また、シリコン酸化物層１２の厚さｔ２は、１．０μｍ以下であることが好ましく、０．７μｍ以下であることがより好ましい。
　なお、本実施形態においては、基板１１としてシリコン基板を用いていることから、後述するように、基板１１（シリコン基板）の表面を熱酸化させることによってシリコン酸化物層１２を形成している。
　電極層１３は、導電性に優れた金属で構成されており、本実施形態では、導電性に優れるとともに化学的に安定なＰｔ（白金）で構成されている。
　電極層１３の厚さｔ３は、特に制限はないが、０．１μｍ以上０．３μｍ以下の範囲内であることが好ましい。
　ＰＺＴ系強誘電体層１４は、ＰＺＴ（ジルコン酸チタン酸鉛：ＰｂＺｒＴｉＯ３）のみでなく、ＰＬＺＴ、ＰＭｎＺＴ、ＰＮｂＺＴ等のＰＺＴ系の誘電体で構成されているものを含んでおり、優れた誘電特性を有している。
　このＰＺＴ系強誘電体層１４の厚さｔ４は、０．４μｍ以上であることが好ましく、０．５μｍ以上であることがより好ましい。また、ＰＺＴ系強誘電体層１４の厚さｔ４は、３．０μｍ以下であることが好ましく、２．５μｍ以下であることがより好ましい。
　シリコン酸化物層１２と電極層１３の間に形成された絶縁性酸化物層１５は、拡散防止層として作用し、ＰＺＴ系強誘電体層１４に含まれるＰｂがシリコン酸化物層１２へと拡散することを抑制する。絶縁性酸化物層１５は、酸化物で構成されているので、ＰＺＴ系強誘電体層１４への影響を抑えることができる。また、絶縁性酸化物層１５は、絶縁性に優れているので、電極層１３とシリコン酸化物層１２との間の絶縁性を確保することが可能となる。
　本実施形態においては、絶縁性酸化物層１５は、ＺｒＯ２層、ＴｉＯ２層、ＨｆＯ２層、Ａｌ２Ｏ３層から選択されるいずれか一つ以上であることが好ましい。これらの酸化物層は、Ｐｂの拡散を効率良く防止できるとともに、ＰＺＴ系強誘電体層１４への影響が少なく、かつ、絶縁性に優れていることから、シリコン酸化物層１２と電極層１３の間に形成される絶縁性酸化物層１５として特に適している。
　なお、絶縁性酸化物層１５の厚さｔ５は、０．１０μｍ以上であることが好ましく、０．１５μｍ以上であることがより好ましい。また、絶縁性酸化物層１５の厚さｔ５は、０．３０μｍ以下であることが好ましく、０．２０μｍ以下であることがより好ましい。
　電極層１３とＰＺＴ系強誘電体層１４との間に形成された導電性酸化物層１６は、ＰＺＴ系強誘電体層１４に含まれるＰｂがシリコン酸化物層１２へと拡散することを抑制する作用を有するとともに、電極層１３とＰＺＴ系強誘電体層１４との間の導電性を確保するものである。
　本実施形態においては、導電性酸化物層１６は、ＲｕＯ層、ＬａＮｉＯ層、ＳｎＯ層、ＺｎＯ層から選択されるいずれか一つ以上であることが好ましい。これらの導電酸化物層は、Ｐｂの拡散を効率良く防止できるとともに、導電性に優れていることから、電極層１３とＰＺＴ系強誘電体層１４との間に形成される導電性酸化物層１６として特に適している。
　なお、導電性酸化物層１６の厚さｔ６は、０．０５μｍ以上であることが好ましく、０．１０μｍ以上であることがより好ましい。また、導電性酸化物層１６の厚さｔ６は、０．３０μｍ以下であることが好ましく、０．２０μｍ以下であることがより好ましい。
　次に、本実施形態であるＰＺＴ系強誘電体層付き基板１０の製造方法について、図２を参照して説明する。
　本実施形態であるＰＺＴ系強誘電体層付き基板１０の製造方法は、図１に示すように、シリコン酸化物層成形工程Ｓ０１と、絶縁性酸化物層形成工程Ｓ０２と、電極層形成工程Ｓ０３と、導電性酸化物層形成工程Ｓ０４と、ＰＺＴ系強誘電体層形成工程Ｓ０５と、を備えている。
　シリコン酸化物層成形工程Ｓ０１においては、基板１１の表面にシリコン酸化物層１２を形成する。
　本実施形態では、基板１１がシリコン基板とされていることから、基板１１（シリコン基板）の表面を熱酸化させることでシリコン酸化物層１２を形成している。
　絶縁性酸化物層形成工程Ｓ０２においては、ゾルゲル法によって絶縁性酸化物層１５を形成する。
　電極層形成工程Ｓ０３においては、導電性に優れた金属（本実施形態ではＰｔ）からなるスパッタリングターゲットを用いたスパッタ法によって電極層１３を形成する。
　導電性酸化物層形成工程Ｓ０４においては、ゾルゲル法によって絶縁性酸化物層１５を形成する。
　ここで、上述の絶縁性酸化物層形成工程Ｓ０２、電極層形成工程Ｓ０３、導電性酸化物層形成工程Ｓ０４は、スパッタリング装置内でターゲットを交換して連続で実施してもよい。
　ＰＺＴ系強誘電体層形成工程Ｓ０５においては、ゾルゲル法によって、ＰＺＴ系強誘電体層１４を形成する。
　導電性酸化物層１６の上に、ＰＺＴ系強誘電体層を構成する複数の酸化物を含むＰＺＴ系ゾルゲル液を塗布し、得られた塗布膜を酸化雰囲気下で加熱して焼成することによりＰＺＴ系強誘電体層１４が形成される。
　ＰＺＴ系ゾルゲル液は、酸化雰囲気下で加熱することによってＰＺＴ系強誘電体を生成する液体である。このＰＺＴ系ゾルゲル液の塗布方法としては、スピンコート法、ディップ法を用いることができる。
　また、塗布膜を酸化雰囲気下で加熱して焼成する際の焼成温度は６００℃以上８００℃以下の範囲内、焼成温度での保持時間は３０秒以上５分以下の範囲内とすることが好ましい。
　ＰＺＴ系強誘電体層形成工程Ｓ０５では、所望の厚さのＰＺＴ系強誘電体層１４が得られるまで、ＰＺＴ系ゾルゲル液を塗布する工程と、得られた塗布膜を酸化雰囲気下で加熱する工程とを繰り返し行なってもよい。
　ここで、ＰＺＴ系ゾルゲル液を６００℃以上の高温条件で焼成する場合には、ＰＺＴ系ゾルゲル液に含まれるＰｂが電極層１３の粒界を通じてシリコン酸化物層１２へと拡散するおそれがある。本実施形態では、絶縁性酸化物層１５および導電性酸化物層１６が形成されているので、Ｐｂのシリコン酸化物層１２への拡散が抑制されることになる。
　以上のような工程により、本実施形態であるＰＺＴ系強誘電体層付き基板１０が製造される。
　以上のような構成とされた本実施形態であるＰＺＴ系強誘電体層付き基板１０においては、基板１１の少なくとも表面に形成されたシリコン酸化物層１２において、Ｐｂ含有量が１原子％以下とされているので、シリコン酸化物層１２の一部が鉛ガラスとなってボイドとなることが抑制されており、シリコン酸化物層１２と電極層１３との界面が平滑となり、外観不良、リーク電流の発生等を抑制することができ、安定して使用することができる。
　本実施形態において、シリコン酸化物層１２と電極層１３の間に絶縁性酸化物層１５が形成されている場合には、絶縁性酸化物層１５によってＰＺＴ系強誘電体層１４からシリコン酸化物層１２へのＰｂの拡散が防止され、シリコン酸化物層１２におけるＰｂ含有量をさらに低く抑えることができる。
　特に、絶縁性酸化物層１５が、ＺｒＯ２層、ＴｉＯ２層、ＨｆＯ２層、Ａｌ２Ｏ３層、ＴｉＯ２層から選択されるいずれか一つ以上とされている場合には、シリコン酸化物層１２へのＰｂの拡散が防止され、シリコン酸化物層１２におけるＰｂ含有量をさらに低く抑えることができる。また、これらＺｒＯ２層、ＴｉＯ２層、ＨｆＯ２層、Ａｌ２Ｏ３層、ＴｉＯ２層は絶縁性に優れており、電極層１３とシリコン酸化物層１２との間の絶縁性を確保することができる。
　また、絶縁性酸化物層１５の厚みが０．１０μｍ以上０．３０μｍ以下の範囲内である場合には、シリコン酸化物層１２へのＰｂの拡散が防止され、シリコン酸化物層１２におけるＰｂ含有量をさらに低く抑えることができる。
　本実施形態において、電極層１３とＰＺＴ系強誘電体層１４の間に、導電性酸化物層１６が形成されている場合には、導電性酸化物層１６がＰｂの拡散防止層として作用し、ＰＺＴ系強誘電体層１４からシリコン酸化物層１２へのＰｂの拡散が防止され、シリコン酸化物層１２におけるＰｂ含有量をさらに低く抑えることができる。また、導電性酸化物で構成されているので、電極層１３とＰＺＴ系強誘電体層１４との間の通電性を十分に確保することができる。
　特に、導電性酸化物層１６が、ＲｕＯ層、ＬａＮｉＯ層、ＳｎＯ層、ＺｎＯ層から選択されるいずれか一つ以上である場合には、導電性酸化物層１６によってＰＺＴ系強誘電体層１４からシリコン酸化物層１２へのＰｂの拡散がさらに抑制され、シリコン酸化物層１２におけるＰｂ含有量をさらに低く抑えることができる。また、導電性酸化物層１６の導電性が十分に優れており、電極層１３とＰＺＴ系強誘電体層１４との間の通電性を十分に確保することができる。
　また、導電性酸化物層１６の厚みが０．０５μｍ以上０．２０μｍ以下の範囲内である場合には、シリコン酸化物層１２へのＰｂの拡散が防止され、シリコン酸化物層１２におけるＰｂ含有量をさらに低く抑えることができる。
　以上、本発明の実施形態について説明したが、本発明はこれに限定されることはなく、その発明の技術的思想を逸脱しない範囲で適宜変更可能である。
　例えば、本実施形態では、絶縁性酸化物層１５および導電性酸化物層１６を形成したものとして説明したが、これに限定されることはなく、絶縁性酸化物層のみが形成されていてもよいし、導電性酸化物層のみが形成されていてもよい。すなわち、本発明においては、前記シリコン酸化物層と前記電極層の間に形成された絶縁性酸化物層および前記電極層と前記ＰＺＴ系強誘電体層の間に形成された導電性酸化物層のうちのいずれか一つまたは二つが形成されたものであってもよい。
　また、本実施形態では、絶縁性酸化物層形成工程Ｓ０２において、ゾルゲル法によって絶縁性酸化物層１５を形成するものとして説明したが、これに限定されることはなく、絶縁性酸化物（ＺｒＯ２、ＴｉＯ２、ＨｆＯ２、Ａｌ２Ｏ３）からなるスパッタリングターゲットを用いたスパッタ法によって絶縁性酸化物層１５を形成してもよい。
　同様に、本実施形態では、導電性酸化物層形成工程Ｓ０４において、ゾルゲル法によって導電性酸化物層１６を形成するものとして説明したが、これに限定されることはなく、導電性酸化物（ＲｕＯ、ＬａＮｉＯ、ＳｎＯ、ＺｎＯ）からなるスパッタリングターゲットを用いたスパッタ法によって導電性酸化物層１６を形成してもよい。
　以下に、本発明の有効性を確認するために行った確認実験の結果について説明する。
　シリコン基板を準備し、このシリコン基板の表面を熱酸化処理し、表１に示す厚さのシリコン酸化物層を形成した。
　次に、ゾルゲル法によって、表１に示すように、絶縁性酸化物層、電極層、導電性酸化物層を形成した。
　次に、ＰＺＴゾルゲル液をスピンコート法によって塗布し、３００℃×５分の条件で仮焼成し、７００℃×１分の条件で本焼成を行った。ＰＺＴゾルゲル液を塗布と焼成を繰り返し実施し、表１に示す厚さのＰＺＴ系強誘電体層を形成した。
　このようにして、表１に示す本発明例および比較例のＰＺＴ系強誘電体層付き基板を作成した。
　作成したＰＺＴ系強誘電体層付き基板について、以下に示す手順でシリコン酸化物層中のＰｂ含有量を測定するとともに、厚さ方向に沿った断面を観察した。
（シリコン酸化物層中のＰｂ含有量）
　作成したＰＺＴ系強誘電体層付き基板をＸＰＳにより深さ方向分析を行い、シリコン酸化物層中のＰｂ含有量を測定した。
　具体的には、ＸＰＳ測定とアルゴンスパッタによる表面切削とを繰り返し測定し、Ｐｂ含有量を原子％で他の元素との割合から算出した。ここで、スパッタレートはＳｉＯ２換算で６．４ｎｍ／ｍｉｎとし、１分間毎に各元素の含有量の測定を行った。Ｓｉの含有量が５％以上の測定点又は電極層を構成するＰｔの含有量が１０原子％以下の測定点から３２回（計３２分間、約２０４．８ｎｍ）測定した時のＰｂ含有量の平均値が１原子％以下である場合を「Ａ」、Ｐｂ含有量の平均値が１原子％を超える場合を「Ｂ」とした。
（断面観察）
　作成したＰＺＴ系強誘電体層付き基板の断面を走査型電子顕微鏡で観察し、シリコン酸化物層と基板との界面に変質相が確認された場合を「Ｂ」、シリコン酸化物層と基板との界面に変質相が確認できない場合を「Ａ」とした。
　比較例１～４においては、シリコン酸化物層中のＰｂ含有量が１原子％を超えており、シリコン酸化物層と基板との界面に変質相が確認された。Ｐｂによってシリコン酸化物層の一部が鉛ガラスとなっていると推測される。
　これに対して、本発明例１～１５においては、シリコン酸化物層中のＰｂ含有量が１原子％以下とされており、シリコン酸化物層と基板との界面に変質相が確認されなかった。
　以上の確認実験の結果、本発明例によれば、外観不良、リーク電流の発生等を抑制でき、安定して使用することが可能なＰＺＴ系強誘電体層付き基板を提供可能であることが確認された。
　外観不良、リーク電流の発生等を抑制でき、安定して使用することが可能なＰＺＴ系強誘電体層付き基板を提供することができる。
　１０　　ＰＺＴ系強誘電体層付き基板
　１１　　基板
　１２　　シリコン酸化物層
　１３　　電極層
　１４　　ＰＺＴ系強誘電体層
　１５　　絶縁性酸化物層
　１６　　導電性酸化物層

Claims (7)

  1. 　基板と、前記基板の少なくとも表面に形成されたシリコン酸化物層と、前記シリコン酸化物層上に積層された電極層と、前記電極層の上に積層されたＰＺＴ系強誘電体層と、を備え、
    　前記シリコン酸化物層におけるＰｂ含有量が１原子％以下であることを特徴とするＰＺＴ系強誘電体層付き基板。
  2. 　前記シリコン酸化物層と前記電極層の間に、絶縁性酸化物層が形成されていることを特徴とする請求項１に記載のＰＺＴ系強誘電体層付き基板。
  3. 　前記絶縁性酸化物層が、ＺｒＯ２層、ＴｉＯ２層、ＨｆＯ２層、Ａｌ２Ｏ３層から選択されるいずれか一つ以上であることを特徴とする請求項２に記載のＰＺＴ系強誘電体層付き基板。
  4. 　前記絶縁性酸化物層の厚みが０．１０μｍ以上０．３０μｍ以下の範囲内であることを特徴とする請求項２に記載のＰＺＴ系強誘電体層付き基板。
  5. 　前記電極層と前記ＰＺＴ系強誘電体層の間に、導電性酸化物層が形成されていることを特徴とする請求項１または請求項２に記載のＰＺＴ系強誘電体層付き基板。
  6. 　前記導電性酸化物層が、ＲｕＯ層、ＬａＮｉＯ層、ＳｎＯ層、ＺｎＯ層から選択されるいずれか一つ以上であることを特徴とする請求項５に記載のＰＺＴ系強誘電体層付き基板。
  7. 　前記導電性酸化物層の厚みが０．０５μｍ以上０．２０μｍ以下の範囲内であることを特徴とする請求項５に記載のＰＺＴ系強誘電体層付き基板。
PCT/JP2025/002757 2024-01-29 2025-01-29 Ｐｚｔ系強誘電体層付き基板 Pending WO2025164656A1 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2024-010956 2024-01-29
JP2024010956 2024-01-29

Publications (1)

Publication Number Publication Date
WO2025164656A1 true WO2025164656A1 (ja) 2025-08-07

Family

ID=96590928

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2025/002757 Pending WO2025164656A1 (ja) 2024-01-29 2025-01-29 Ｐｚｔ系強誘電体層付き基板

Country Status (2)

Country Link
TW (1) TW202601701A (ja)
WO (1) WO2025164656A1 (ja)

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005209898A (ja) * 2004-01-23 2005-08-04 Seiko Epson Corp 圧電体素子、及びその製造方法並びに液体噴射ヘッド
JP2008042069A (ja) * 2006-08-09 2008-02-21 Matsushita Electric Ind Co Ltd 圧電体素子とその製造方法
JP2008227345A (ja) * 2007-03-15 2008-09-25 Toyohashi Univ Of Technology 半導体基板上の積層構造
JP2011035246A (ja) * 2009-08-04 2011-02-17 Stanley Electric Co Ltd 誘電体薄膜デバイスの製造方法
JP2012174955A (ja) * 2011-02-23 2012-09-10 Stanley Electric Co Ltd 圧電アクチュエータ及びその製造方法
JP2012215518A (ja) * 2011-04-01 2012-11-08 Rohm Co Ltd 圧電薄膜構造および角速度検出装置
JP2014199910A (ja) * 2013-03-14 2014-10-23 株式会社リコー 圧電体薄膜素子及びインクジェット記録ヘッド、並びにインクジェット式画像形成装置
JP2015056551A (ja) * 2013-09-12 2015-03-23 株式会社リコー パターン形成方法、圧電膜及び圧電素子の製造方法

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005209898A (ja) * 2004-01-23 2005-08-04 Seiko Epson Corp 圧電体素子、及びその製造方法並びに液体噴射ヘッド
JP2008042069A (ja) * 2006-08-09 2008-02-21 Matsushita Electric Ind Co Ltd 圧電体素子とその製造方法
JP2008227345A (ja) * 2007-03-15 2008-09-25 Toyohashi Univ Of Technology 半導体基板上の積層構造
JP2011035246A (ja) * 2009-08-04 2011-02-17 Stanley Electric Co Ltd 誘電体薄膜デバイスの製造方法
JP2012174955A (ja) * 2011-02-23 2012-09-10 Stanley Electric Co Ltd 圧電アクチュエータ及びその製造方法
JP2012215518A (ja) * 2011-04-01 2012-11-08 Rohm Co Ltd 圧電薄膜構造および角速度検出装置
JP2014199910A (ja) * 2013-03-14 2014-10-23 株式会社リコー 圧電体薄膜素子及びインクジェット記録ヘッド、並びにインクジェット式画像形成装置
JP2015056551A (ja) * 2013-09-12 2015-03-23 株式会社リコー パターン形成方法、圧電膜及び圧電素子の製造方法

Also Published As

Publication number Publication date
TW202601701A (zh) 2026-01-01

Similar Documents

Publication Publication Date Title
KR100386539B1 (ko) 산화된 내열 금속 동반 장벽을 갖는 복합체 이리듐 장벽구조 및 그의 제조방법
KR100478748B1 (ko) 비스무스층구조의강유전성박막형성방법
JP3890733B2 (ja) 圧電体素子の製造方法
US9673269B2 (en) Integrated capacitor comprising an electrically insulating layer made of an amorphous perovskite-type material and manufacturing process
JP5861278B2 (ja) 薄膜キャパシタの製造方法及び該方法により得られた薄膜キャパシタ
JP3944917B2 (ja) 酸化物セラミックス薄膜の形成方法
US7545625B2 (en) Electrode for thin film capacitor devices
WO2025164656A1 (ja) Ｐｚｔ系強誘電体層付き基板
JP4419332B2 (ja) ペロブスカイト型酸化物膜の基板表面構造とその基板およびペロブスカイト型酸化物膜
US9159779B2 (en) Method of fabricating semiconductor device
JPH10200069A (ja) 薄膜キャパシタ
US7241691B2 (en) Conducting metal oxide with additive as p-MOS device electrode
WO2015198882A1 (ja) Ｐｚｔ薄膜積層体及びｐｚｔ薄膜積層体の製造方法
JPH0624222B2 (ja) 薄膜コンデンサの製造方法
JP2009038169A (ja) 圧電素子の製造方法、誘電体層の製造方法、およびアクチュエータの製造方法
JP5531853B2 (ja) 薄膜キャパシタの製造方法及び該方法により得られた薄膜キャパシタ
JP2000346716A (ja) 圧電体膜
JPH05326314A (ja) 薄膜キャパシタ
JP2019161145A (ja) 圧電体膜
JPH08288239A (ja) 酸素拡散バリア性電極とその製造方法
JP5269112B2 (ja) アモルファス膜を備える半導体装置、及び半導体装置の製造方法
Mardare et al. The performance of Zr as barrier layer for Pt bottom electrodes in Pb (Zr, Ti) O3 thin film capacitors
JP5699299B2 (ja) 強誘電体膜の製造方法、強誘電体膜及び圧電素子
KR100486608B1 (ko) 강유전체캐패시터및그형성방법
Grill et al. Bottom Electrodes for High Dielectric Oxide Compounds: Effects on Crystallization of Lead Containing Ferroelectrics

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 25748660

Country of ref document: EP

Kind code of ref document: A1