WO2025100355A1 - 半導体装置、半導体装置の製造方法、および車両 - Google Patents

半導体装置、半導体装置の製造方法、および車両 Download PDF

Info

Publication number
WO2025100355A1
WO2025100355A1 PCT/JP2024/039059 JP2024039059W WO2025100355A1 WO 2025100355 A1 WO2025100355 A1 WO 2025100355A1 JP 2024039059 W JP2024039059 W JP 2024039059W WO 2025100355 A1 WO2025100355 A1 WO 2025100355A1
Authority
WO
WIPO (PCT)
Prior art keywords
terminal
semiconductor device
electrode
heat dissipation
semiconductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
PCT/JP2024/039059
Other languages
English (en)
French (fr)
Inventor
匡司 林口
美久 塚本
英俊 安部
秀喜 澤田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Rohm Co Ltd
Original Assignee
Rohm Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Rohm Co Ltd filed Critical Rohm Co Ltd
Publication of WO2025100355A1 publication Critical patent/WO2025100355A1/ja
Anticipated expiration legal-status Critical
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W40/00—Arrangements for thermal protection or thermal control
    • H10W40/40—Arrangements for thermal protection or thermal control involving heat exchange by flowing fluids
    • H10W40/47—Arrangements for thermal protection or thermal control involving heat exchange by flowing fluids by flowing liquids, e.g. forced water cooling
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00—Package configurations

Definitions

  • This disclosure relates to a semiconductor device and a manufacturing method thereof, and a vehicle equipped with the semiconductor device.
  • Patent Document 1 discloses an example of a semiconductor module that includes a semiconductor device and a cooler.
  • the cooler includes a housing having a hollow region and a heat sink.
  • the housing has an opening that leads to the hollow region.
  • the heat sink is attached to the housing so as to cover the opening.
  • a part of the heat sink is contained in the hollow region.
  • the semiconductor device is joined to a part of the heat sink that protrudes from the hollow region. When a coolant (such as cooling water) is flowed through the hollow region, the coolant comes into contact with the heat sink. This allows the semiconductor device to be efficiently cooled via the heat sink.
  • a coolant such as cooling water
  • An object of the present disclosure is to provide a semiconductor device that is improved over conventional semiconductor devices.
  • an object of the present disclosure is to provide a semiconductor device that can further improve cooling efficiency.
  • the semiconductor device provided by the first aspect of the present disclosure includes a first semiconductor element having a first electrode located on one side in a first direction, a first terminal facing the first electrode, a first heat dissipation member electrically connected to the first terminal and conducting to the first electrode, and a first protective layer that covers a portion of the first semiconductor element and is an insulator.
  • a first flow path is provided between the first semiconductor element and the first terminal.
  • the first heat dissipation member is housed in the first flow path.
  • the first protective layer is provided with a first opening through which the first electrode is exposed.
  • the first heat dissipation member has a first end inserted into the first opening. A gap is provided between the first end and the first protective layer in the first opening.
  • a method for manufacturing a semiconductor device includes a first step of conductively joining a first heat dissipation member to one side of a first terminal in a first direction, a second step of conductively joining a first semiconductor element to a second terminal, a third step of forming a first protective layer that covers a portion of the first semiconductor element and is an insulator, and a fourth step of conducting the first heat dissipation member to the first semiconductor element.
  • the first semiconductor element has a first electrode located on the side opposite to the side facing the second terminal in the first direction.
  • the first heat dissipation member has a first end located on the side opposite to the side facing the first terminal in the first direction.
  • a first opening through which the first electrode is exposed is provided in the first protective layer.
  • the first heat dissipation member is conducted to the first electrode by inserting the first end into the first opening.
  • a first flow path is provided that is located between the first semiconductor element and the first terminal in the first direction and that accommodates the first heat dissipation member.
  • a gap is provided between the first end and the first protective layer in the first opening.
  • the vehicle provided by the third aspect of the present disclosure includes a drive source and a semiconductor device.
  • the semiconductor device is electrically connected to the drive source.
  • the semiconductor device further includes a second terminal compared to the semiconductor device provided by the first aspect of the present disclosure.
  • the second terminal is located on the opposite side of the first terminal of the semiconductor device with respect to a first semiconductor element of the semiconductor device.
  • the first semiconductor element has a second electrode that is electrically connected to the second terminal.
  • the second electrode is located on the opposite side of the first electrode of the first semiconductor element in the first direction.
  • FIG. 1 is a plan view of a semiconductor device according to a first embodiment of the present disclosure.
  • FIG. 2 is a plan view corresponding to FIG. 1, seen through the housing.
  • FIG. 3 is a plan view corresponding to FIG. 2, in which the third terminal and the plurality of fourth heat dissipation members are omitted.
  • FIG. 4 is a plan view corresponding to FIG. 3, and omits the third signal terminal, the fourth signal terminal, the plurality of second semiconductor elements, the plurality of second protective layers, the plurality of third heat dissipation members, the plurality of second gate pillars, the plurality of second detection pillars, the plurality of third leads, and the plurality of fourth leads.
  • FIG. 5 is a plan view corresponding to FIG.
  • FIG. 6 is a bottom view of the semiconductor device shown in FIG.
  • FIG. 7 is a cross-sectional view taken along line VII-VII in FIG.
  • FIG. 8 is a cross-sectional view taken along line VIII-VIII in FIG.
  • FIG. 9 is a cross-sectional view taken along line IX-IX in FIG.
  • FIG. 10 is a partially enlarged view of FIG.
  • FIG. 11 is a partially enlarged view of FIG. 8, showing one of the plurality of first semiconductor elements and its vicinity.
  • FIG. 12 is a partially enlarged view of FIG. 8, showing one of the plurality of second semiconductor elements and its vicinity.
  • FIG. 13 is a cross-sectional view showing a state in which a coolant flows downward in the semiconductor device shown in FIG.
  • FIG. 14 is a partially enlarged cross-sectional view of a semiconductor device according to a modified example of the first embodiment of the present disclosure.
  • FIG. 15 is a cross-sectional view illustrating a first step in the manufacturing process of the semiconductor device shown in FIG.
  • FIG. 16 is a cross-sectional view illustrating a second step in the manufacturing process of the semiconductor device shown in FIG.
  • FIG. 17 is a cross-sectional view illustrating a third step in the manufacturing process of the semiconductor device shown in FIG.
  • FIG. 18 is a cross-sectional view illustrating a fourth step in the manufacturing process of the semiconductor device shown in FIG.
  • FIG. 19 is a schematic diagram of a vehicle on which the semiconductor device shown in FIG. 1 is mounted.
  • FIG. 15 is a cross-sectional view illustrating a first step in the manufacturing process of the semiconductor device shown in FIG.
  • FIG. 16 is a cross-sectional view illustrating a second step in the manufacturing process of the semiconductor device shown in FIG.
  • FIG. 17 is
  • FIG. 20 is a plan view of a semiconductor device according to a second embodiment of the present disclosure and corresponds to FIG.
  • FIG. 21 is a plan view of the semiconductor device shown in FIG. 20 and corresponds to FIG.
  • FIG. 22 is a cross-sectional view taken along line XXII-XXII in FIG.
  • FIG. 23 is a plan view of a semiconductor device according to a third embodiment of the present disclosure, and corresponds to FIG.
  • FIG. 24 is a plan view of the semiconductor device shown in FIG. 23 and corresponds to FIG.
  • FIG. 25 is a cross-sectional view taken along line XXV-XXV in FIG.
  • FIG. 26 is a plan view of a semiconductor device according to a fourth embodiment of the present disclosure.
  • FIG. 27 is a bottom view of the semiconductor device shown in FIG. 26.
  • FIG. FIG. 28 is a cross-sectional view taken along line XXVIII-XXVIII in FIG.
  • FIG. 29 is a cross-sectional view taken along line XXIX-XXIX in FIG.
  • FIG. 30 is a plan view of a semiconductor device according to a fifth embodiment of the present disclosure.
  • FIG. 31 is a plan view of the semiconductor device shown in FIG. 30 and corresponds to FIG.
  • FIG. 32 is a plan view of the semiconductor device shown in FIG. 30 and corresponds to FIG.
  • FIG. 33 is a plan view of the semiconductor device shown in FIG. 30 and corresponds to FIG.
  • FIG. 34 is a cross-sectional view taken along line XXXIV-XXXIV in FIG.
  • FIG. 35 is a cross-sectional view taken along line XXXV-XXXV in FIG.
  • a semiconductor device A10 according to a first embodiment of the present disclosure will be described with reference to FIGS. 1 to 13.
  • the semiconductor device A10 is generally used in a power conversion circuit such as an inverter.
  • the semiconductor device A10 includes a first terminal 11, a second terminal 12, a third terminal 13, a plurality of first semiconductor elements 21, a plurality of second semiconductor elements 22, a plurality of first protective layers 23, a plurality of second protective layers 24, a plurality of first heat dissipation members 31, a plurality of second heat dissipation members 32, a plurality of third heat dissipation members 33, a plurality of fourth heat dissipation members 34, and a housing 50.
  • the semiconductor device A10 includes a first bonding layer 25, a second bonding layer 26, a third bonding layer 27, a fourth bonding layer 28, a fifth bonding layer 29, a plurality of first gate pillars 43, a plurality of first detection pillars 44, a plurality of second gate pillars 47, and a plurality of second detection pillars 48.
  • the semiconductor device A10 further includes a first signal terminal 16, a second signal terminal 17, a third signal terminal 18, a fourth signal terminal 19, a plurality of first leads 61, a plurality of second leads 62, a plurality of third leads 63, and a plurality of fourth leads 64.
  • FIGS. 2 to 5 show the housing 50 in a see-through manner. In FIGS.
  • the see-through housing 50 is shown by an imaginary line (two-dot chain line).
  • the third terminal 13 and the plurality of fourth heat dissipation members 34 are omitted from FIG. 2.
  • the third signal terminal 18, the fourth signal terminal 19, the plurality of second semiconductor elements 22, the plurality of second protective layers 24, the plurality of third heat dissipation members 33, the plurality of second gate pillars 47, the plurality of second detection pillars 48, the plurality of third leads 63, and the plurality of fourth leads 64 are omitted from FIG. 3.
  • the first terminal 11 is omitted in FIG. 5 compared to FIG.
  • first direction z the normal direction of the first mounting surface 121A of the second terminal 12 described later is referred to as the "first direction z.”
  • second direction x The direction perpendicular to both the first direction z and the second direction x is referred to as the "third direction y.”
  • a half-bridge circuit is configured that includes a plurality of first semiconductor elements 21 and a plurality of second semiconductor elements 22.
  • the semiconductor device A10 converts DC power supplied to the second terminal 12 and the third terminal 13 into AC power using the plurality of first semiconductor elements 21 and the plurality of second semiconductor elements 22.
  • the second terminal 12 is a P terminal (positive electrode).
  • the third terminal 13 is an N terminal (negative electrode).
  • the converted AC power is input from the first terminal 11 to a power supply target such as a motor.
  • the housing 50 supports each of the first terminal 11, the second terminal 12, the third terminal 13, the first signal terminal 16, the second signal terminal 17, the third signal terminal 18, and the fourth signal terminal 19.
  • the housing 50 is made of an insulator that contains resin.
  • the housing 50 may be made of a conductor that contains a metal such as aluminum (Al).
  • the housing 50 has a top surface 51, a bottom surface 52, a first side surface 531, a second side surface 532, a third side surface 533, and a fourth side surface 534.
  • the top surface 51 faces one side in the first direction z.
  • the bottom surface 52 faces the opposite side to the top surface 51 in the first direction z.
  • the first side surface 531 and the second side surface 532 face opposite sides to each other in the second direction x.
  • the third side surface 533 and the fourth side surface 534 face opposite sides to each other in the third direction y.
  • the housing 50 has a hollow portion 54. Atmosphere flows into the hollow portion 54.
  • the hollow portion 54 may be constantly filled with the coolant 70.
  • the hollow portion 54 includes a first flow path 541, a second flow path 542, and a third flow path 543.
  • the first flow path 541 is provided between the first semiconductor elements 21 and the first terminal 11 in the first direction z.
  • the second flow path 542 is provided between the second terminal 12 and the first flow path 541 in the first direction z.
  • the second flow path 542 is connected to the first flow path 541.
  • the third flow path 543 is provided between the first terminal 11 and the third terminal 13 in the first direction z.
  • the coolant 70 shown in FIG. 13 must be an insulator.
  • the composition of the coolant 70 is not limited as long as the coolant 70 is an insulator.
  • the housing 50 is provided with an inlet 55 and an outlet 56.
  • the inlet 55 opens at the third side 533 and communicates with the hollow portion 54.
  • the outlet 56 opens at the fourth side 534 and communicates with the hollow portion 54.
  • the refrigerant 70 shown in Figure 13 flows from the inlet 55 into the hollow portion 54.
  • the refrigerant 70 that has flowed into the hollow portion 54 is discharged from the outlet 56.
  • the inlet 55 and the outlet 56 are located on opposite sides of each other in the second direction x with respect to the multiple first heat dissipation members 31.
  • the first terminal 11 is located on one side of the first semiconductor elements 21 in the first direction z.
  • the first terminal 11 is a metal plate containing, for example, copper (Cu).
  • the first terminal 11 has a first base 111 and a first extension 112.
  • the first base 111 is accommodated in the hollow portion 54 of the housing 50 and is in contact with the first flow path 541 and the third flow path 543.
  • the first base 111 is strip-shaped extending in the second direction x.
  • the first base 111 has a second mounting surface 111A that faces the same side as the top surface 51 of the housing 50 in the first direction z.
  • the first extension 112 is conductively joined to one side of the first base 111 in the second direction x.
  • the first extension 112 is supported by the housing 50. A part of the first extension 112 protrudes to the outside from the second side surface 532 of the housing 50.
  • the second terminal 12 is located on the opposite side of the first terminal 11 in the first direction z with respect to the multiple first semiconductor elements 21.
  • the second terminal 12 is, for example, a metal plate containing copper.
  • the second terminal 12 has a second base 121 and a second extension 122.
  • the second base 121 is housed in the hollow portion 54 of the housing 50 and is in contact with the second flow path 542.
  • the second base 121 is strip-shaped extending in the second direction x.
  • the second base 121 has a first mounting surface 121A that faces the same side as the top surface 51 of the housing 50 in the first direction z.
  • the second extension 122 is conductively joined to one side of the second base 121 in the second direction x.
  • the second extension 122 is supported by the housing 50. A part of the second extension 122 protrudes to the outside from the first side surface 531 of the housing 50.
  • the third terminal 13 is located on the opposite side of the first terminal 11 in the first direction z with respect to the multiple second semiconductor elements 22.
  • the third terminal 13 is a metal plate containing, for example, copper.
  • the third terminal 13 has a third base 131 and a third extension 132.
  • the third base 131 is housed in the hollow portion 54 of the housing 50 and is in contact with the third flow path 543.
  • the third base 131 is strip-shaped extending in the second direction x.
  • the third extension 132 is conductively joined to one side of the third base 131 in the second direction x.
  • the third extension 132 is supported by the housing 50. A part of the third extension 132 protrudes to the outside from the first side surface 531 of the housing 50.
  • the multiple first semiconductor elements 21 are located between the first base 111 of the first terminal 11 and the second base 121 of the second terminal 12 in the first direction z.
  • the multiple first semiconductor elements 21 are accommodated in the second flow path 542 of the hollow portion 54 of the housing 50.
  • the multiple first semiconductor elements 21 are all the same element.
  • the multiple first semiconductor elements 21 are, for example, MOSFETs (Metal-Oxide-Semiconductor Field-Effect Transistors).
  • the multiple first semiconductor elements 21 may be field effect transistors including MISFETs (Metal-Insulator-Semiconductor Field-Effect Transistors) or bipolar transistors such as IGBTs (Insulated Gate Bipolar Transistors).
  • the multiple first semiconductor elements 21 are n-channel type MOSFETs with a vertical structure.
  • the multiple first semiconductor elements 21 include a compound semiconductor substrate.
  • the composition of the compound semiconductor substrate includes silicon carbide (SiC).
  • the multiple first semiconductor elements 21 are arranged along the second direction x.
  • each of the multiple first semiconductor elements 21 has a first electrode 211, a second electrode 212, a first gate electrode 213, and a first protective film 214.
  • the first electrode 211 faces the first base portion 111 of the first terminal 11.
  • the first electrode 211 is electrically connected to the first terminal 11.
  • a current corresponding to the power converted by the first semiconductor element 21 flows through the first electrode 211.
  • the first electrode 211 corresponds to the source of the first semiconductor element 21.
  • the first electrode 211 is in contact with the first flow path 541 of the hollow portion 54 of the housing 50.
  • the second electrode 212 faces the first mounting surface 121A of the second base 121 of the second terminal 12.
  • the second electrode 212 is electrically connected to the second terminal 12.
  • a current corresponding to the power before being converted by the first semiconductor element 21 flows through the second electrode 212.
  • the second electrode 212 corresponds to the drain of the first semiconductor element 21.
  • the first gate electrode 213 is located on the same side as the first electrode 211 in the first direction z.
  • a gate voltage for driving the first semiconductor element 21 is applied to the first gate electrode 213.
  • the area of the first gate electrode 213 is smaller than the area of the first electrode 211 when viewed in the first direction z.
  • the first protective film 214 is located on the same side as the first electrode 211 in the first direction z. When viewed in the first direction z, the first protective film 214 surrounds the periphery of each of the first electrode 211 and the first gate electrode 213.
  • the first protective film 214 is an insulator.
  • the first protective film 214 is, for example, a silicon dioxide (SiO 2 ) layer, a silicon nitride (Si 3 N 4 ) layer, and a polybenzoxazole (PBO) layer laminated in this order. Note that in the first protective film 214, a polyimide layer may be used instead of the polybenzoxazole layer.
  • the second bonding layer 26 conductively bonds the first mounting surface 121A of the second base 121 of the second terminal 12 to the second electrode 212 of each of the multiple first semiconductor elements 21.
  • the second electrode 212 of each of the multiple first semiconductor elements 21 is electrically connected to the second terminal 12.
  • the second bonding layer 26 is solder.
  • the second bonding layer 26 may be a sintered metal containing silver (Ag) or the like.
  • each of the multiple first protective layers 23 covers a portion of one of the multiple first semiconductor elements 21.
  • the multiple first protective layers 23 are insulators.
  • the multiple first protective layers 23 are made of a material that contains, for example, epoxy resin.
  • each of the multiple first protective layers 23 covers the entire periphery of one of the multiple first semiconductor elements 21.
  • each of the multiple first protective layers 23 covers a portion of the first protective film 214 of one of the multiple first semiconductor elements 21.
  • each of the multiple first protective layers 23 has multiple first openings 231.
  • the multiple first openings 231 are provided on the side opposite to the side facing the first mounting surface 121A of the second base 121 of the second terminal 12 in the first direction z. From each of the multiple first openings 231, the first electrode 211 of any of the multiple first semiconductor elements 21 is exposed.
  • each of the multiple first protective layers 23 is in contact with the first mounting surface 121A of the second base 121 of the second terminal 12.
  • the second bonding layer 26 is in contact with one of the multiple first protective layers 23.
  • the second semiconductor elements 22 are located on the opposite side of the first semiconductor elements 21 with respect to the first terminal 11 in the first direction z.
  • the second semiconductor elements 22 are located between the first base 111 of the first terminal 11 and the third base 131 of the third terminal 13 in the first direction z.
  • the second semiconductor elements 22 are housed in the third flow path 543 of the hollow portion 54 of the housing 50.
  • the second semiconductor elements 22 are individually overlapped with the first semiconductor elements 21.
  • the second semiconductor elements 22 are the same elements as the first semiconductor elements 21. Therefore, the second semiconductor elements 22 are n-channel type MOSFETs with a vertical structure.
  • the second semiconductor elements 22 are arranged along the second direction x.
  • each of the second semiconductor elements 22 has a third electrode 221, a fourth electrode 222, a second gate electrode 223, and a second protective film 224.
  • the third electrode 221 faces the third base 131 of the third terminal 13.
  • the third electrode 221 is electrically connected to the third terminal 13.
  • a current corresponding to the power converted by the second semiconductor element 22 flows through the third electrode 221.
  • the third electrode 221 corresponds to the source of the second semiconductor element 22.
  • the third electrode 221 is in contact with the third flow path 543 of the hollow portion 54 of the housing 50.
  • the fourth electrode 222 faces the second mounting surface 111A of the first base 111 of the first terminal 11.
  • the fourth electrode 222 is electrically connected to the first terminal 11.
  • a current corresponding to the power before being converted by the second semiconductor element 22 flows through the fourth electrode 222.
  • the fourth electrode 222 corresponds to the drain of the second semiconductor element 22.
  • the second gate electrode 223 is located on the same side as the third electrode 221 in the first direction z.
  • a gate voltage for driving the second semiconductor element 22 is applied to the second gate electrode 223.
  • the area of the second gate electrode 223 is smaller than the area of the third electrode 221 when viewed in the first direction z.
  • the second protective film 224 is located on the same side as the third electrode 221 in the first direction z. When viewed in the first direction z, the second protective film 224 surrounds the periphery of each of the third electrode 221 and the second gate electrode 223.
  • the second protective film 224 is an insulator.
  • the composition of the second protective film 224 is the same as the composition of the first protective film 214 of each of the multiple first semiconductor elements 21.
  • the fourth bonding layer 28 conductively bonds the second mounting surface 111A of the first base 111 of the first terminal 11 to the fourth electrode 222 of each of the multiple second semiconductor elements 22.
  • the fourth electrode 222 of each of the multiple second semiconductor elements 22 is electrically connected to the first terminal 11.
  • the fourth bonding layer 28 is solder.
  • the fourth bonding layer 28 may be a sintered metal containing silver or the like.
  • each of the multiple second protective layers 24 covers a portion of one of the multiple second semiconductor elements 22.
  • the multiple second protective layers 24 are insulators.
  • the multiple second protective layers 24 are made of a material that contains, for example, epoxy resin.
  • each of the multiple second protective layers 24 covers the entire periphery of one of the multiple second semiconductor elements 22.
  • each of the multiple second protective layers 24 covers a portion of the second protective film 224 of one of the multiple second semiconductor elements 22.
  • each of the multiple second protective layers 24 has multiple second openings 241.
  • the multiple second openings 241 are provided on the side opposite to the side facing the second mounting surface 111A of the first base 111 of the first terminal 11 in the first direction z. From each of the multiple second openings 241, the third electrode 221 of any of the multiple second semiconductor elements 22 is exposed.
  • each of the multiple first protective layers 23 is in contact with the second mounting surface 111A of the first base 111 of the first terminal 11.
  • the fourth bonding layer 28 is in contact with one of the multiple second protective layers 24.
  • the multiple first gate pillars 43 are individually and electrically connected to the first gate electrodes 213 of the multiple first semiconductor elements 21.
  • the multiple first gate pillars 43 include, for example, copper.
  • the multiple first gate pillars 43 are formed, for example, by plating. One side of each of the multiple first gate pillars 43 in the first direction z is exposed from one of the multiple first protective layers 23.
  • the multiple first detection pillars 44 are individually and electrically connected to the first electrodes 211 of the multiple first semiconductor elements 21.
  • the multiple first detection pillars 44 include, for example, copper.
  • the multiple first detection pillars 44 are formed, for example, by plating. One side of each of the multiple first detection pillars 44 in the first direction z is exposed from one of the multiple first protective layers 23.
  • the second gate pillars 47 are individually and electrically connected to the second gate electrodes 223 of the second semiconductor elements 22.
  • the second gate pillars 47 include, for example, copper.
  • the second gate pillars 47 are formed, for example, by plating. One side of each of the second gate pillars 47 in the first direction z is exposed from one of the second protective layers 24.
  • the multiple second detection pillars 48 are individually and electrically connected to the third electrodes 221 of each of the multiple second semiconductor elements 22.
  • the multiple second detection pillars 48 include, for example, copper.
  • the multiple second detection pillars 48 are formed, for example, by plating. One side of each of the multiple second detection pillars 48 in the first direction z is exposed from one of the multiple second protective layers 24.
  • the first signal terminal 16 is located on one side of the first terminal 11 and the second terminal 12 in the third direction y.
  • the first signal terminal 16 is supported by the housing 50.
  • the first signal terminal 16 is electrically connected to the first gate electrode 213 of each of the multiple first semiconductor elements 21.
  • a gate voltage for driving the multiple first semiconductor elements 21 is applied to the first signal terminal 16.
  • the first signal terminal 16 is a metal lead containing, for example, copper.
  • the first signal terminal 16 has an inner part 161 and an outer part 162.
  • the inner part 161 is accommodated in the housing 50. Furthermore, a portion of the inner part 161 is accommodated in the hollow part 54 of the housing 50.
  • the inner part 161 includes a portion extending in the second direction x.
  • the outer part 162 is connected to the inner part 161. As shown in FIG. 8, the outer part 162 protrudes to the outside from the third side surface 533 of the housing 50.
  • Each of the first leads 61 is electrically connected to one of the first gate electrodes 213 of each of the first semiconductor elements 21 and the first signal terminal 16. As shown in FIG. 5, each of the first leads 61 extends in the third direction y. As shown in FIG. 8, a portion of each of the first leads 61 is accommodated in the first flow path 541 of the hollow portion 54 of the housing 50.
  • the first leads 61 are metal leads containing, for example, copper.
  • one side of each of the first leads 61 in the third direction y is conductively bonded to one of the first gate pillars 43 via a fifth bonding layer 29.
  • the fifth bonding layer 29 is solder. Alternatively, the fifth bonding layer 29 may be a sintered metal containing silver or the like.
  • the other side of each of the first leads 61 in the third direction y is conductively bonded to the inner portion 161 of the first signal terminal 16.
  • the second signal terminal 17 is located on the same side as the first signal terminal 16 in the third direction y with respect to the first terminal 11 and the second terminal 12.
  • the second signal terminal 17 is supported by the housing 50.
  • the second signal terminal 17 is electrically connected to the first electrodes 211 of each of the multiple first semiconductor elements 21.
  • a voltage of equal potential to the voltage applied to the first electrodes 211 of each of the multiple first semiconductor elements 21 is applied to the second signal terminal 17.
  • the second signal terminal 17 is a metal lead containing, for example, copper.
  • the second signal terminal 17 has an inner portion 171 and an outer portion 172.
  • the inner portion 171 is accommodated in the housing 50. Furthermore, a portion of the inner portion 171 is accommodated in the hollow portion 54 of the housing 50.
  • the inner portion 171 includes a portion extending in the second direction x. As shown in Figures 8 and 9, the inner part 171 is located closer to the top surface 51 of the housing 50 than the inner part 161 of the first signal terminal 16.
  • the outer part 172 is connected to the inner part 171. As shown in Figure 9, the outer part 172 protrudes outward from the third side surface 533 of the housing 50.
  • Each of the second leads 62 is electrically connected to one of the first electrodes 211 of each of the first semiconductor elements 21 and the second signal terminal 17. As shown in FIG. 5, when viewed in the first direction z, each of the second leads 62 extends in the third direction y. As shown in FIG. 9, each of the second leads 62 straddles the inner portion 161 of the first signal terminal 16. A portion of each of the second leads 62 is accommodated in the first flow path 541 of the hollow portion 54 of the housing 50.
  • the second leads 62 are metal leads containing, for example, copper.
  • One side of each of the second leads 62 in the third direction y is conductively joined to one of the first detection pillars 44.
  • the other side of each of the second leads 62 in the third direction y is conductively joined to the inner portion 171 of the second signal terminal 17.
  • the third signal terminal 18 is located on one side of the first terminal 11 and the third terminal 13 in the third direction y. When viewed in the first direction z, the third signal terminal 18 overlaps the first signal terminal 16.
  • the third signal terminal 18 is supported by the housing 50.
  • the third signal terminal 18 is conductive to the second gate electrode 223 of each of the multiple second semiconductor elements 22.
  • a gate voltage for driving the multiple second semiconductor elements 22 is applied to the third signal terminal 18.
  • the third signal terminal 18 is a metal lead containing, for example, copper.
  • the third signal terminal 18 has an inner part 181 and an outer part 182.
  • the inner part 181 is accommodated in the housing 50. Furthermore, a part of the inner part 181 is accommodated in the hollow part 54 of the housing 50.
  • the inner part 181 includes a part extending in the second direction x.
  • the outer part 182 is connected to the inner part 181. As shown in FIG. 8, the outer part 182 protrudes outward from the third side surface 533 of the housing 50.
  • Each of the multiple third leads 63 is electrically connected to one of the second gate electrodes 223 of each of the multiple second semiconductor elements 22 and the third signal terminal 18. As shown in FIG. 3, each of the multiple third leads 63 extends in the third direction y. As shown in FIG. 8, a portion of each of the multiple third leads 63 is accommodated in the third flow path 543 of the hollow portion 54 of the housing 50.
  • the multiple third leads 63 are metal leads containing copper, for example.
  • one side of each of the multiple third leads 63 in the third direction y is conductively joined to one of the multiple second gate pillars 47 via the fifth bonding layer 29.
  • the other side of each of the multiple third leads 63 in the third direction y is conductively joined to the inner portion 181 of the third signal terminal 18.
  • the fourth signal terminal 19 is located on the same side as the third signal terminal 18 in the third direction y with respect to the first terminal 11 and the third terminal 13. When viewed in the first direction z, the fourth signal terminal 19 overlaps the second signal terminal 17.
  • the fourth signal terminal 19 is supported by the housing 50.
  • the fourth signal terminal 19 is conductive to the third electrodes 221 of each of the multiple second semiconductor elements 22.
  • a voltage having an equipotential with the voltage applied to the third electrodes 221 of each of the multiple second semiconductor elements 22 is applied to the fourth signal terminal 19.
  • the fourth signal terminal 19 is a metal lead containing, for example, copper.
  • the fourth signal terminal 19 has an inner portion 191 and an outer portion 192.
  • the inner portion 191 is housed in the housing 50.
  • the inner portion 191 is housed in the hollow portion 54 of the housing 50.
  • the inner portion 191 includes a portion extending in the second direction x. As shown in Figures 8 and 9, the inner part 191 is located closer to the top surface 51 of the housing 50 than the inner part 181 of the third signal terminal 18.
  • the outer part 192 is connected to the inner part 191. As shown in Figure 9, the outer part 192 protrudes outward from the third side surface 533 of the housing 50.
  • Each of the multiple fourth leads 64 is electrically connected to one of the third electrodes 221 of each of the multiple second semiconductor elements 22 and the fourth signal terminal 19. As shown in FIG. 3, when viewed in the first direction z, each of the multiple fourth leads 64 extends in the third direction y. As shown in FIG. 9, each of the multiple fourth leads 64 straddles the inner portion 181 of the third signal terminal 18. A portion of each of the multiple fourth leads 64 is accommodated in the third flow path 543 of the hollow portion 54 of the housing 50.
  • the multiple fourth leads 64 are metal leads containing, for example, copper.
  • One side of each of the multiple fourth leads 64 in the third direction y is conductively joined to one of the multiple second detection pillars 48.
  • the other side of each of the multiple fourth leads 64 in the third direction y is conductively joined to the inner portion 191 of the fourth signal terminal 19.
  • the multiple first heat dissipation members 31 are electrically connected to the first base 111 of the first terminal 11.
  • the multiple first heat dissipation members 31 are accommodated in the first flow path 541 of the hollow portion 54 of the housing 50.
  • the multiple first heat dissipation members 31 are, for example, rod members containing copper.
  • Each of the multiple first heat dissipation members 31 extends in the first direction z.
  • one side of each of the multiple first heat dissipation members 31 in the first direction z is conductively joined to the first base 111 by, for example, laser welding.
  • each of the multiple first heat dissipation members 31 has a first end 311 located on the other side of the first direction z.
  • the first end 311 of each of the multiple first heat dissipation members 31 is individually inserted into the multiple first openings 231 of each of the multiple first protective layers 23.
  • a gap is provided between any one of the multiple first heat dissipation members 31 and any one of the multiple first protective layers 23.
  • the first bonding layer 25 conductively bonds the first electrode 211 of each of the multiple first semiconductor elements 21 to the first end 311 of each of the multiple first heat dissipation members 31. As a result, the first electrode 211 of each of the multiple first semiconductor elements 21 is electrically connected to the first terminal 11.
  • the first bonding layer 25 is solder.
  • the first bonding layer 25 may be a sintered metal containing silver or the like.
  • the second heat dissipation members 32 are connected to the second base 121 of the second terminal 12, as shown in Figures 7 and 8.
  • the second heat dissipation members 32 are located on the opposite side of the second terminal 12 from the first semiconductor elements 21 in the first direction z.
  • the second heat dissipation members 32 are housed in the hollow portion 54 of the housing 50.
  • the second heat dissipation members 32 are, for example, rod members containing copper.
  • Each of the second heat dissipation members 32 extends in the first direction z.
  • one side of each of the second heat dissipation members 32 in the first direction z is conductively joined to the second base 121 by, for example, laser welding.
  • the third heat dissipation members 33 are electrically connected to the third base 131 of the third terminal 13, as shown in Figures 7 to 9.
  • the third heat dissipation members 33 are housed in the third flow path 543 of the hollow portion 54 of the housing 50.
  • the third heat dissipation members 33 are, for example, rod members containing copper.
  • Each of the third heat dissipation members 33 extends in the first direction z.
  • one side of each of the third heat dissipation members 33 in the first direction z is conductively joined to the first base 111, for example, by laser welding.
  • each of the third heat dissipation members 33 has a second end 331 located on the other side of the first direction z.
  • each of the third heat dissipation members 33 is individually inserted into the second openings 241 of each of the second protective layers 24.
  • a gap is provided between the second end 331 of one of the multiple third heat dissipation members 33 and one of the multiple second protective layers 24.
  • the third bonding layer 27 conductively bonds the third electrode 221 of each of the multiple second semiconductor elements 22 to the second end 331 of each of the multiple third heat dissipation members 33. As a result, the third electrode 221 of each of the multiple second semiconductor elements 22 is electrically connected to the third terminal 13.
  • the third bonding layer 27 is solder.
  • the third bonding layer 27 may be a sintered metal containing silver or the like.
  • the multiple fourth heat dissipation members 34 are connected to the third base 131 of the third terminal 13, as shown in Figures 7 and 8.
  • the multiple fourth heat dissipation members 34 are located on the opposite side of the multiple second semiconductor elements 22 with respect to the third terminal 13 in the first direction z.
  • the multiple fourth heat dissipation members 34 are housed in the hollow portion 54 of the housing 50.
  • the multiple fourth heat dissipation members 34 are, for example, rod members containing copper.
  • Each of the multiple fourth heat dissipation members 34 extends in the first direction z.
  • one side of each of the multiple fourth heat dissipation members 34 in the first direction z is conductively joined to the third base 131 by, for example, laser welding.
  • FIG. 14 corresponds to FIG. 10.
  • the configurations of the multiple first protective layers 23 and the multiple first heat dissipation members 31 are different from those of the semiconductor device A10.
  • the size of a cross section perpendicular to the first direction z of each of the multiple first openings 231 expands from a first electrode 211 of any of the multiple first semiconductor elements 21 toward the first base 111 of the first terminal 11.
  • the size of a cross section perpendicular to the first direction z of the first end 311 of each of the multiple first heat dissipation members 31 expands from a first electrode 211 of any of the multiple first semiconductor elements 21 toward the first base 111 of the first terminal 11.
  • the first process P1 shown in FIG. 15 is performed.
  • a plurality of first heat dissipation members 31 are conductively joined to one side in the first direction z of the first base 111 of the first terminal 11.
  • a plurality of second heat dissipation members 32 are conductively joined to one side in the first direction z of the second base 121 of the second terminal 12.
  • a plurality of third heat dissipation members 33 are conductively joined to one side in the first direction z of the third base 131 of the third terminal 13.
  • a plurality of fourth heat dissipation members 34 are conductively joined to the other side in the first direction z of the third base 131 of the third terminal 13.
  • the second process P2 shown in FIG. 16 is performed.
  • the second electrode 212 of each of the multiple first semiconductor elements 21 is conductively bonded to the first mounting surface 121A of the second terminal 12 via the second bonding layer 26.
  • the fourth electrode 222 of each of the multiple second semiconductor elements 22 is conductively bonded to the second mounting surface 111A of the first terminal 11 via the fourth bonding layer 28.
  • a plurality of first protective layers 23 are formed to cover a portion of each of the plurality of first semiconductor elements 21.
  • the plurality of first protective layers 23 are insulators.
  • the plurality of first protective layers 23 are formed by thermally curing a material containing epoxy resin.
  • a plurality of first openings 231 are formed in each of the plurality of first protective layers 23.
  • the plurality of first openings 231 are formed by laser processing. From each of the plurality of first openings 231, the first electrode 211 of any of the plurality of first semiconductor elements 21 is exposed.
  • a plurality of second protective layers 24 are formed to cover a portion of each of the plurality of second semiconductor elements 22.
  • the plurality of second protective layers 24 are insulators.
  • the plurality of second protective layers 24 are formed by thermally curing a material containing epoxy resin.
  • a plurality of second openings 241 are formed in each of the plurality of second protective layers 24.
  • the plurality of second openings 241 are formed by laser processing. From each of the plurality of second openings 241, the third electrode 221 of any of the plurality of second semiconductor elements 22 is exposed.
  • the fourth process P4 shown in FIG. 18 is performed.
  • the first end 311 (see FIG. 10 and FIG. 11) of each of the multiple first heat dissipation members 31 is individually inserted into the multiple first openings 231 of each of the multiple first protective layers 23. This conductively bonds each of the multiple first heat dissipation members 31 to the first electrode 211 of one of the multiple first semiconductor elements 21 via the first bonding layer 25.
  • a gap is provided between the first end 311 of one of the multiple first heat dissipation members 31 and one of the multiple first protective layers 23.
  • each of the multiple third heat dissipation members 33 is individually inserted into the multiple second openings 241 of each of the multiple second protective layers 24. This conductively bonds each of the multiple third heat dissipation members 33 to the third electrode 221 of one of the multiple second semiconductor elements 22 via the third bonding layer 27. At this time, in each of the multiple second openings 241, a gap is provided between the second end 331 of one of the multiple third heat dissipation members 33 and one of the multiple second protective layers 24.
  • a first flow path 541 is provided between the first semiconductor elements 21 and the first terminals 11 in the first direction z.
  • the first heat dissipation members 31 are housed in the first flow path 541.
  • the first signal terminal 16, the second signal terminal 17, the third signal terminal 18, and the fourth signal terminal 19 are arranged. Then, each of the multiple first leads 61, the multiple second leads 62, the multiple third leads 63, and the multiple fourth leads 64 is conductively joined at a predetermined location. Finally, the housing 50 that supports the first terminal 11, the second terminal 12, and the third terminal 13 is assembled. By going through the above processes, the semiconductor device A10 is obtained.
  • the vehicle B is, for example, an electric vehicle (EV).
  • EV electric vehicle
  • vehicle B is equipped with an on-board charger 81, a storage battery 82, and a drive system 83.
  • Power is supplied to the on-board charger 81 wirelessly from a power supply facility (not shown) installed outdoors. Alternatively, power may be supplied from the power supply facility to the on-board charger 81 via a wired connection.
  • the on-board charger 81 is configured with a step-up DC-DC converter. The voltage of the power supplied to the on-board charger 81 is stepped up by the converter and then supplied to the storage battery 82. The stepped-up voltage is, for example, 600V.
  • the drive system 83 drives the vehicle B.
  • the drive system 83 has an inverter 831 and a drive source 832.
  • the semiconductor device A10 constitutes part of the inverter 831.
  • the power stored in the storage battery 82 is supplied to the inverter 831.
  • the power supplied from the storage battery 82 to the inverter 831 is DC power.
  • a step-up DC-DC converter may be further provided between the storage battery 82 and the inverter 831.
  • the inverter 831 converts DC power into AC power.
  • the inverter 831 including the semiconductor device A10 is conducted to the drive source 832.
  • the drive source 832 has an AC motor and a transmission.
  • the AC motor rotates and the rotation is transmitted to the transmission.
  • the transmission rotates the drive shaft of the vehicle B after appropriately reducing the rotation speed transmitted from the AC motor. This drives vehicle B.
  • semiconductor device A10 in inverter 831 is necessary to output AC power with an appropriate frequency change to correspond to the required rotation speed of the AC motor.
  • the semiconductor device A10 includes a first semiconductor element 21, a first terminal 11, a first heat dissipation member 31, and a first protective layer 23.
  • the first heat dissipation member 31 is electrically connected to the first terminal 11 and is conductive to the first electrode 211 of the first semiconductor element 21.
  • a first flow path 541 is provided between the first semiconductor element 21 and the first terminal 11 in the first direction z.
  • the first heat dissipation member 31 is accommodated in the first flow path 541.
  • the refrigerant 70 comes into direct contact with the first heat dissipation member 31, and the cooling efficiency of the semiconductor device A10 is higher than in the past. Furthermore, in the first opening 231 provided in the first protective layer 23, a gap is provided between the first end 311 of the first heat dissipation member 31 inserted into the first opening 231 and the first protective layer 23. This configuration restricts the positional deviation of the first heat dissipation member 31 relative to the first electrode 211, thereby preventing the conduction between the first heat dissipation member 31 and the first electrode 211 from being obstructed. Therefore, with this configuration, it is possible to further improve the cooling efficiency in the semiconductor device A10.
  • the first protective layer 23 by providing the first protective layer 23, it is possible to protect the first semiconductor element 21 against external factors. In this case, from the viewpoint of protecting the first semiconductor element 21, it is preferable that the first protective layer 23 covers the entire periphery of the first semiconductor element 21 when viewed in the first direction z. Furthermore, by configuring the first protective layer 23 to cover a portion of the first protective film 214, it is possible to effectively prevent leakage current from the first semiconductor element 21.
  • the first terminal 11 is in contact with the first flow path 541. With this configuration, the refrigerant 70 also comes into direct contact with the first terminal 11, which further improves the cooling efficiency of the semiconductor device A10.
  • the first electrode 211 of the first semiconductor element 21 is in contact with the first flow path 541.
  • the refrigerant 70 also comes into direct contact with the first electrode 211, further improving the cooling efficiency of the semiconductor device A10.
  • the cross-sectional size of the first opening 231 of the first protective layer 23 in a direction perpendicular to the first direction z expands from the first electrode 211 to the first heat dissipation member 31.
  • the refrigerant 70 can easily flow into the first opening 231, so that the refrigerant 70 can easily come into direct contact with the first pillar 41 in addition to the first electrode 211.
  • the semiconductor device A10 further includes a second terminal 12.
  • the first semiconductor element 21 is electrically connected to the second terminal 12.
  • a second flow path 542 connected to the first flow path 541 is provided between the second terminal 12 and the first flow path 541.
  • the second terminal 12 is in contact with the second flow path 542. With this configuration, the refrigerant 70 also comes into direct contact with the second terminal 12, thereby further improving the cooling efficiency of the semiconductor device A10.
  • the semiconductor device A10 further includes a first terminal 11, a second terminal 12, and a housing 50 supporting the second terminal 12.
  • the housing 50 is provided with an inlet 55 and an outlet 56.
  • the inlet 55 and the outlet 56 are located on opposite sides of the first heat dissipation member 31 in a direction perpendicular to the first direction z. This configuration allows the refrigerant 70 to flow downward so that the refrigerant 70 can easily come into direct contact with the first heat dissipation member 31.
  • the size of the cross section perpendicular to the first direction z of the first opening 231 of the first protective layer 23 and the size of the cross section perpendicular to the first direction z of the first end 311 of the first heat dissipation member 31 increase from the first electrode 211 of the first semiconductor element 21 to the first terminal 11.
  • the first end 311 can be inserted more smoothly into the first opening 231 in the fourth step P4 shown in FIG. 18.
  • FIG. 20 corresponds to Figure 3 showing the semiconductor device A10
  • Figure 21 corresponds to Figure 5 showing the semiconductor device A10.
  • semiconductor device A20 the configuration of the multiple first protective layers 23 and the multiple second protective layers 24 differs from that of semiconductor device A10.
  • the multiple first protective layers 23 are a single member interconnected in the second direction x.
  • the multiple second protective layers 24 are also a single member interconnected in the second direction x.
  • the semiconductor device A20 includes a first semiconductor element 21, a first terminal 11, a first heat dissipation member 31, and a first protective layer 23.
  • the first heat dissipation member 31 is electrically connected to the first terminal 11 and is conductive to the first electrode 211 of the first semiconductor element 21.
  • a first flow path 541 is provided between the first semiconductor element 21 and the first terminal 11 in the first direction z.
  • the first heat dissipation member 31 is accommodated in the first flow path 541.
  • a gap is provided between the first end 311 of the first heat dissipation member 31 inserted into the first opening 231 and the first protective layer 23. Therefore, according to this configuration, the semiconductor device A20 can also further improve the cooling efficiency.
  • the semiconductor device A20 has a configuration common to the semiconductor device A10, and thereby achieves the same effects as the semiconductor device A10.
  • the multiple first protective layers 23 are connected to each other as a single member. This configuration results in the multiple first semiconductor elements 21 being sealed by the single first protective layer 23. This makes it possible to suppress misalignment of the multiple first semiconductor elements 21 relative to each of the first terminals 11 and second terminals 12 during the manufacture of the semiconductor device A20.
  • FIG. 23 corresponds to Figure 3 showing the semiconductor device A10
  • Figure 24 corresponds to Figure 5 showing the semiconductor device A10.
  • semiconductor device A30 the configuration of the multiple first semiconductor elements 21 and the multiple second semiconductor elements 22 differs from that of semiconductor device A10.
  • the number of the first semiconductor elements 21 and the number of the second semiconductor elements 22 are both two. As shown in Figures 23 and 25, when viewed in the first direction z, each of the second semiconductor elements 22 is separated from the first semiconductor elements 21.
  • the semiconductor device A30 includes a first semiconductor element 21, a first terminal 11, a first heat dissipation member 31, and a first protective layer 23.
  • the first heat dissipation member 31 is electrically connected to the first terminal 11 and is conductive to the first electrode 211 of the first semiconductor element 21.
  • a first flow path 541 is provided between the first semiconductor element 21 and the first terminal 11 in the first direction z.
  • the first heat dissipation member 31 is accommodated in the first flow path 541.
  • a gap is provided between the first end 311 of the first heat dissipation member 31 inserted into the first opening 231 and the first protective layer 23. Therefore, according to this configuration, the semiconductor device A30 can also further improve the cooling efficiency.
  • the semiconductor device A30 has a configuration common to the semiconductor device A10, and thereby achieves the same effects as the semiconductor device A10.
  • the second semiconductor element 22 is spaced apart from the first semiconductor element 21 when viewed in the first direction z. This configuration reduces the concentration of heat distribution at the first terminal 11 caused by heat generation from the first semiconductor element 21 and the second semiconductor element 22.
  • a semiconductor device A40 according to a fourth embodiment of the present disclosure will be described with reference to Figures 26 to 29.
  • elements that are the same as or similar to those of the semiconductor device A10 described above are given the same reference numerals, and duplicated descriptions will be omitted.
  • semiconductor device A40 the configuration of the second terminal 12 and the third terminal 13 differs from that of semiconductor device A10. Furthermore, semiconductor device A40 does not include a plurality of second heat dissipation members 32 and a plurality of fourth heat dissipation members 34.
  • the second base 121 of the second terminal 12 has a first exposed surface 121B that faces the side opposite to the side on which the multiple first semiconductor elements 21 are located in the first direction z.
  • the first exposed surface 121B is exposed from the bottom surface 52 of the housing 50.
  • the dimension of the second base 121 in the first direction z is greater than the dimension of the first base 111 of the first terminal 11 in the first direction z.
  • the third base 131 of the third terminal 13 has a second exposed surface 131A that faces the side opposite to the side on which the multiple second semiconductor elements 22 are located in the first direction z.
  • the second exposed surface 131A is exposed from the top surface 51 of the housing 50.
  • the dimension of the third base 131 in the first direction z is greater than the dimension of the first base 111 of the first terminal 11 in the first direction z.
  • the semiconductor device A40 includes a first semiconductor element 21, a first terminal 11, a first heat dissipation member 31, and a first protective layer 23.
  • the first heat dissipation member 31 is electrically connected to the first terminal 11 and is conductive to the first electrode 211 of the first semiconductor element 21.
  • a first flow path 541 is provided between the first semiconductor element 21 and the first terminal 11 in the first direction z.
  • the first heat dissipation member 31 is accommodated in the first flow path 541.
  • a gap is provided between the first end 311 of the first heat dissipation member 31 inserted into the first opening 231 and the first protective layer 23. Therefore, according to this configuration, the semiconductor device A40 can also further improve the cooling efficiency.
  • the semiconductor device A40 has a configuration common to the semiconductor device A10, and thereby achieves the same effects as the semiconductor device A10.
  • the second terminal 12 has a first exposed surface 121B that faces the side opposite to the side on which the first semiconductor element 21 is located in the first direction z.
  • the third terminal 13 has a second exposed surface 131A that faces the side opposite to the side on which the second semiconductor element 22 is located in the first direction z.
  • the first exposed surface 121B and the second exposed surface 131A are exposed from the housing 50.
  • FIG. 30 A semiconductor device A50 according to a fifth embodiment of the present disclosure will be described with reference to Figures 30 to 35.
  • elements that are the same as or similar to those of the semiconductor device A10 described above are given the same reference numerals, and duplicated descriptions will be omitted.
  • Figure 31 corresponds to Figure 2 showing the semiconductor device A10.
  • Figure 32 corresponds to Figure 3 showing the semiconductor device A10.
  • Figure 33 corresponds to Figure 5 showing the semiconductor device A10.
  • semiconductor device A50 the configurations of the first terminal 11, the second terminal 12, the third terminal 13, the first signal terminal 16, the second signal terminal 17, the third signal terminal 18, the fourth signal terminal 19, the housing 50, the multiple first semiconductor elements 21, and the multiple second semiconductor elements 22 are different from those of semiconductor device A10.
  • the first extension 112 of the first terminal 11 is located on one side of the first base 111 in the third direction y. As shown in Figures 30 and 35, a portion of the first extension 112 protrudes outward from the third side surface 533 of the housing 50.
  • the second extension portion 122 of the second terminal 12 and the third extension portion 132 of the third terminal 13 are located on the opposite side to the first extension portion 112 of the first terminal 11 with respect to the multiple first semiconductor elements 21 and the multiple second semiconductor elements 22 in the third direction y.
  • a portion of each of the second extension portion 122 and the third extension portion 132 protrudes outward from the fourth side surface 534 of the housing 50.
  • the second extension portion 122 and the third extension portion 132 are separated from each other in the second direction x.
  • the outer portion 162 of the first signal terminal 16 and the outer portion 172 of the second signal terminal 17 protrude to the outside from the first side surface 531 of the housing 50.
  • the outer portion 182 of the third signal terminal 18 and the outer portion 192 of the fourth signal terminal 19 protrude to the outside from the first side surface 531.
  • the inlet 55 of the housing 50 opens on the second side surface 532 of the housing 50.
  • the outlet 56 of the housing 50 opens on the first side surface 531.
  • the multiple first semiconductor elements 21 include multiple first switching elements 21A and multiple first diodes 21B.
  • the multiple first diodes 21B are individually connected in parallel to the multiple first switching elements 21A.
  • Each of the multiple first switching elements 21A has a first electrode 211, a second electrode 212, and a first gate electrode 213.
  • the multiple first switching elements 21A are transistors such as MOSFETs and IGBTs. In the semiconductor device A50, the multiple first switching elements 21A are, for example, MOSFETs.
  • the multiple first diodes 21B have a first electrode 211 that is an anode and a second electrode 212 that is a cathode.
  • the multiple first diodes 21B function as freewheeling diodes for the multiple first switching elements 21A.
  • the multiple first diodes 21B are, for example, Schottky barrier diodes.
  • the first end 311 of each of the multiple first heat dissipation members 31 is conductively joined to the first electrode 211 of either the multiple first switching elements 21A or the multiple first diodes 21B.
  • the second semiconductor elements 22 include a plurality of second switching elements 22A and a plurality of second diodes 22B.
  • the second diodes 22B are individually connected in parallel to the second switching elements 22A.
  • Each of the second switching elements 22A has a third electrode 221, a fourth electrode 222 and a second gate electrode 223.
  • the second switching elements 22A are the same elements as the first switching elements 21A.
  • the second diodes 22B have a third electrode 221 which is an anode and a fourth electrode 222 which is a cathode.
  • the second diodes 22B function as freewheeling diodes for the second switching elements 22A.
  • the second diodes 22B are the same elements as the first diodes 21B.
  • the second end 331 of each of the multiple third heat dissipation members 33 is conductively joined to the third electrode 221 of either the multiple second switching elements 22A or the multiple second diodes 22B.
  • the multiple first semiconductor elements 21 may be configured to include multiple types of elements rather than all being the same elements.
  • the multiple second semiconductor elements 22 may be configured to include multiple types of elements rather than all being the same elements.
  • the semiconductor device A50 includes a first semiconductor element 21, a first terminal 11, a first heat dissipation member 31, and a first protective layer 23.
  • the first heat dissipation member 31 is electrically connected to the first terminal 11 and is conductive to the first electrode 211 of the first semiconductor element 21.
  • a first flow path 541 is provided between the first semiconductor element 21 and the first terminal 11 in the first direction z.
  • the first heat dissipation member 31 is accommodated in the first flow path 541.
  • a gap is provided between the first end 311 of the first heat dissipation member 31 inserted into the first opening 231 and the first protective layer 23. Therefore, according to this configuration, the semiconductor device A50 can also further improve the cooling efficiency.
  • the semiconductor device A50 has a configuration common to the semiconductor device A10, and thereby achieves the same effects as the semiconductor device A10.
  • Appendix 1 a first semiconductor element having a first electrode located on one side in a first direction; a first terminal facing the first electrode; a first heat dissipation member electrically connected to the first terminal and in electrical conduction with the first electrode; a first protective layer that covers a portion of the first semiconductor element and is an insulator; a first flow path is provided between the first semiconductor element and the first terminal in the first direction; The first heat dissipation member is accommodated in the first flow path, the first protective layer is provided with a first opening through which the first electrode is exposed, the first heat dissipation member has a first end inserted into the first opening; a gap is provided between the first end and the first protective layer in the first opening.
  • Appendix 2 2. The semiconductor device according to claim 1, further comprising a first bonding layer that conductively bonds the first electrode and the first end. Appendix 3. 3. The semiconductor device according to claim 2, wherein the first electrode is in contact with the first flow path. Appendix 4. 3. The semiconductor device according to claim 2, wherein a size of a cross section of the first opening perpendicular to the first direction increases from the first electrode toward the first terminal. Appendix 5. 5. The semiconductor device according to claim 4, wherein a size of a cross section of the first end portion perpendicular to the first direction increases from the first electrode toward the first terminal. Appendix 6. a second terminal located on an opposite side of the first terminal with respect to the first semiconductor element; 6.
  • the semiconductor device according to claim 1, wherein the first semiconductor element has a second electrode located on the opposite side to the first electrode in the first direction and conductive to the second terminal. Appendix 7. 7. The semiconductor device according to claim 6, wherein the second electrode is exposed from the first protective layer. Appendix 8. 8. The semiconductor device according to claim 7, wherein the first terminal is in contact with the first flow path. Appendix 9. a second flow path is provided between the second terminal and the first flow path in the first direction, The second flow path is connected to the first flow path, 9. The semiconductor device according to claim 8, wherein the second terminal is in contact with the second flow path. Appendix 10. 10. The semiconductor device according to claim 9, further comprising a second bonding layer that conductively bonds the second terminal and the second electrode. Appendix 11. 11.
  • the semiconductor device according to claim 10 wherein the first protective layer is in contact with the second terminal.
  • Appendix 12. 12 The semiconductor device according to claim 11, wherein the second bonding layer is in contact with the first protective layer.
  • Appendix 13. 12. The semiconductor device according to claim 11, wherein, when viewed in the first direction, the first protective layer covers an entire periphery of the first semiconductor element.
  • Appendix 14. Further comprising a housing; the first terminal and the second terminal are supported by the housing, 10.
  • the housing has a hollow portion including the first flow path and the second flow path.
  • Appendix 15. A second heat dissipation member connected to the second terminal, the second heat dissipation member is located on an opposite side to the first semiconductor element with respect to the second terminal; 15.
  • Appendix 16 a first step of conductively joining a first heat dissipation member to one side of a first terminal in a first direction; a second step of conductively joining the first semiconductor element to the second terminal; a third step of forming a first protective layer that covers a portion of the first semiconductor element and is an insulator; and a fourth step of electrically connecting the first heat dissipation member to the first semiconductor element, the first semiconductor element has a first electrode located on a side opposite to a side facing the second terminal in the first direction; the first heat dissipation member has a first end portion located on an opposite side to a side facing the first terminal in the first direction,
  • a first opening through which the first electrode is exposed is provided in the first protective layer;
  • the fourth step the first end portion is inserted into the first opening to electrically connect the first heat dissipation member to the first electrode;
  • Appendix 17. The method for manufacturing a semiconductor device according to claim 16, wherein in the third step, the first protective layer is formed so as to be in contact with the second terminal.
  • Appendix 18. A driving source; The semiconductor device according to claim 6, The semiconductor device is electrically connected to the drive source.
  • Appendix 19. A first signal terminal is further provided. the first semiconductor element has a first gate electrode located on the same side as the first electrode in the first direction; 7. The semiconductor device according to claim 6, wherein the first gate electrode is electrically connected to the first signal terminal.
  • Appendix 20. a second semiconductor element located on an opposite side of the first terminal from the first semiconductor element, 11. The semiconductor device according to claim 10, wherein the second semiconductor element is electrically connected to the first terminal.
  • the first semiconductor element has a first protective film located on the same side as the first electrode in the first direction; When viewed in the first direction, the first protective film surrounds a periphery of the first electrode, 14.
  • Appendix 29. the housing has an inlet and an outlet each communicating with the hollow portion, 15. The semiconductor device according to claim 14, wherein the inlet and the outlet are located on opposite sides of the first heat dissipation member in a direction perpendicular to the first direction.
  • the second terminal has a first exposed surface facing a side opposite to a side on which the first semiconductor element is located in the first direction; 30. The semiconductor device of claim 29, wherein the first exposed surface is exposed from the housing.

Landscapes

  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Abstract

半導体装置は、第１電極を有する第１半導体素子と、前記第１電極に対向する第１端子と、前記第１端子に電気的につながる第１放熱部材と、前記第１半導体素子の一部を覆う第１保護層と、を備える。前記第１放熱部材は、前記第１電極に導通する。前記第１保護層は、絶縁体である。前記第１半導体素子と前記第１端子との間には、第１流路が設けられている。前記第１放熱部材は、前記第１流路に収容されている。前記第１保護層には、前記第１電極が露出する第１開口が設けられている。前記第１放熱部材は、前記第１開口に挿入された第１端部を有する。前記第１開口において、前記第１端部と前記第１保護層との間には、隙間が設けられている。

Description

半導体装置、半導体装置の製造方法、および車両
　本開示は、半導体装置およびその製造方法と、当該半導体装置が搭載された車両とに関する。
　特許文献１には、半導体装置および冷却器を具備する半導体モジュールの一例が開示されている。冷却器は、中空領域を有する筐体と、放熱器とを備える。筐体には、中空領域に通じる開口が設けられている。放熱器は、開口を塞ぐように筐体に取り付けられている。放熱器の一部は、中空領域に収容されている。半導体装置は、中空領域から外部にはみ出した放熱器の部分に接合されている。中空領域に冷媒（冷却水など）を流すと、当該冷媒が放熱器に接触する。これにより、放熱器を介して半導体装置を効率よく冷却することができる。
　しかし、特許文献１に開示されている半導体モジュールの構成においては、冷却器の規模に対して半導体装置の冷却効果が十分に発揮できていない。
国際公開第２０１７／０９４３７０号
［概要］
　本開示は従来より改良が施された半導体装置を提供することを一の課題とする。特に本開示は、上記事情に鑑み、冷却効率のさらなる向上を図ることが可能な半導体装置を提供することを一の課題とする。
　本開示の第１の側面によって提供される半導体装置は、第１方向の一方側に位置する第１電極を有する第１半導体素子と、前記第１電極に対向する第１端子と、前記第１端子に電気的につながり、かつ前記第１電極に導通する第１放熱部材と、前記第１半導体素子の一部を覆うととともに、絶縁体である第１保護層とを備える。前記第１方向において、前記第１半導体素子と前記第１端子との間には、第１流路が設けられている。前記第１放熱部材は、前記第１流路に収容されている。前記第１保護層には、前記第１電極が露出する第１開口が設けられている。前記第１放熱部材は、前記第１開口に挿入された第１端部を有する。前記第１開口において、前記第１端部と前記第１保護層との間には、隙間が設けられている。
　本開示の第２の側面によって提供される半導体装置の製造方法は、第１端子の第１方向の一方側に第１放熱部材を導電接合する第１工程と、第２端子に第１半導体素子を導電接合する第２工程と、前記第１半導体素子の一部を覆うとともに、絶縁体である第１保護層を形成する第３工程と、前記第１放熱部材を前記第１半導体素子に導通させる第４工程とを備える。前記第１半導体素子は、前記第１方向において前記第２端子に対向する側とは反対側に位置する第１電極を有する。前記第１放熱部材は、前記第１方向において前記第１端子に対向する側とは反対側に位置する第１端部を有する。前記第３工程では、前記第１電極が露出する第１開口を前記第１保護層に設ける。前記第４工程では、前記第１端部を前記第１開口に挿入することにより前記第１放熱部材を前記第１電極に導通させる。前記第４工程では、前記第１方向において前記第１半導体素子と前記第１端子との間に位置しており、かつ前記第１放熱部材が収容される第１流路を設ける。前記第４工程では、前記第１開口において、前記第１端部と前記第１保護層との間に隙間を設ける。
　本開示の第３の側面によって提供される車両は、駆動源と、半導体装置とを備える。前記半導体装置は、前記駆動源に導通している。前記半導体装置は、本開示の第１の側面によって提供される半導体装置に対して、第２端子をさらに備える。前記第２端子は、前記半導体装置が具備する第１半導体素子を基準として、前記半導体装置が具備する第１端子とは反対側に位置する。前記第１半導体素子は、前記第２端子に導通する第２電極を有する。前記第２電極は、第１方向において前記第１半導体素子が有する第１電極とは反対側に位置する。
　本開示のその他の特徴および利点は、添付図面に基づき以下に行う詳細な説明によって、より明らかとなろう。
図１は、本開示の第１実施形態に係る半導体装置の平面図である。 図２は、図１に対応する平面図であり、筐体を透過している。 図３は、図２に対応する平面図であり、第３端子、および複数の第４放熱部材の図示を省略している。 図４は、図３に対応する平面図であり、第３信号端子、第４信号端子、複数の第２半導体素子、複数の第２保護層、複数の第３放熱部材、複数の第２ゲートピラー、複数の第２検出ピラー、複数の第３リード、および複数の第４リードの図示を省略している。 図５は、図４に対応する平面図であり、第１端子の図示を省略している。 図６は、図１に示す半導体装置の底面図である。 図７は、図３のＶＩＩ－ＶＩＩ線に沿う断面図である。 図８は、図３のＶＩＩＩ－ＶＩＩＩ線に沿う断面図である。 図９は、図３のＩＸ－ＩＸ線に沿う断面図である。 図１０は、図７の部分拡大図である。 図１１は、図８の部分拡大図であり、複数の第１半導体素子のいずれかと、その近傍とを示している。 図１２は、図８の部分拡大図であり、複数の第２半導体素子のいずれかと、その近傍とを示している。 図１３は、図１に示す半導体装置において冷媒が流下する状態を示す断面図である。 図１４は、本開示の第１実施形態の変形例に係る半導体装置の部分拡大断面図である。 図１５は、図１に示す半導体装置の製造工程のうち、第１工程を説明する断面図である。 図１６は、図１に示す半導体装置の製造工程のうち、第２工程を説明する断面図である。 図１７は、図１に示す半導体装置の製造工程のうち、第３工程を説明する断面図である。 図１８は、図１に示す半導体装置の製造工程のうち、第４工程を説明する断面図である。 図１９は、図１に示す半導体装置が搭載された車両の概要図である。 図２０は、本開示の第２実施形態に係る半導体装置の平面図であり、図３に対応している。 図２１は、図２０に示す半導体装置の平面図であり、図５に対応している。 図２２は、図２０のＸＸＩＩ－ＸＸＩＩ線に沿う断面図である。 図２３は、本開示の第３実施形態に係る半導体装置の平面図であり、図３に対応している。 図２４は、図２３に示す半導体装置の平面図であり、図５に対応している。 図２５は、図２３のＸＸＶ－ＸＸＶ線に沿う断面図である。 図２６は、本開示の第４実施形態に係る半導体装置の平面図である。 図２７は、図２６に示す半導体装置の底面図である。 図２８は、図２６のＸＸＶＩＩＩ－ＸＸＶＩＩＩ線に沿う断面図である。 図２９は、図２６のＸＸＩＸ－ＸＸＩＸ線に沿う断面図である。 図３０は、本開示の第５実施形態に係る半導体装置の平面図である。 図３１は、図３０に示す半導体装置の平面図であり、図２に対応している。 図３２は、図３０に示す半導体装置の平面図であり、図３に対応している。 図３３は、図３０に示す半導体装置の平面図であり、図５に対応している。 図３４は、図３１のＸＸＸＩＶ－ＸＸＸＩＶ線に沿う断面図である。 図３５は、図３１のＸＸＸＶ－ＸＸＸＶ線に沿う断面図である。
［詳細な説明］
　本開示の詳細について、添付図面に基づき説明する。
　第１実施形態：
　図１～図１３に基づき、本開示の第１実施形態に係る半導体装置Ａ１０について説明する。一般的に半導体装置Ａ１０は、インバータなどの電力変換回路に用いられる。半導体装置Ａ１０は、第１端子１１、第２端子１２、第３端子１３、複数の第１半導体素子２１、複数の第２半導体素子２２、複数の第１保護層２３、複数の第２保護層２４、複数の第１放熱部材３１、複数の第２放熱部材３２、複数の第３放熱部材３３、複数の第４放熱部材３４、および筐体５０を備える。半導体装置Ａ１０は、第１接合層２５、第２接合層２６、第３接合層２７、第４接合層２８、第５接合層２９、複数の第１ゲートピラー４３、複数の第１検出ピラー４４、複数の第２ゲートピラー４７、および複数の第２検出ピラー４８を備える。さらに半導体装置Ａ１０は、第１信号端子１６、第２信号端子１７、第３信号端子１８、第４信号端子１９、複数の第１リード６１、複数の第２リード６２、複数の第３リード６３、および複数の第４リード６４を備える。ここで、図２～図５は、理解の便宜上、筐体５０を透過している。図２～図５では、透過した筐体５０を想像線（二点鎖線）で示している。図３では、理解の便宜上、図２に対して第３端子１３、および複数の第４放熱部材３４の図示を省略している。図４では、理解の便宜上、図３に対して第３信号端子１８、第４信号端子１９、複数の第２半導体素子２２、複数の第２保護層２４、複数の第３放熱部材３３、複数の第２ゲートピラー４７、複数の第２検出ピラー４８、複数の第３リード６３、および複数の第４リード６４の図示を省略している。図５では、理解の便宜上、図４に対して第１端子１１の図示を省略している。
　半導体装置Ａ１０の説明においては、便宜上、後述する第２端子１２の第１搭載面１２１Ａの法線方向を「第１方向ｚ」と呼ぶ。第１方向ｚに対して直交する方向を「第２方向ｘ」と呼ぶ。第１方向ｚおよび第２方向ｘの各々に対して直交する方向を「第３方向ｙ」と呼ぶ。
　半導体装置Ａ１０においては、複数の第１半導体素子２１、および複数の第２半導体素子２２を含むハーフブリッジ回路が構成されている。半導体装置Ａ１０は、第２端子１２および第３端子１３に供給された直流電力を、複数の第１半導体素子２１、および複数の第２半導体素子２２により交流電力に変換する。第２端子１２は、Ｐ端子（正極）である。第３端子１３は、Ｎ端子（負極）である。変換された交流電力は、第１端子１１からモータなどの電力供給対象に入力される。
　筐体５０は、図７～図９に示すように、第１端子１１、第２端子１２、第３端子１３、第１信号端子１６、第２信号端子１７、第３信号端子１８および第４信号端子１９の各々を支持している。筐体５０は、樹脂を含む絶縁体からなる。この他、筐体５０は、アルミニウム（Ａｌ）など金属を含む導体からなる場合でよい。
　図１および図６に示すように、筐体５０は、頂面５１、底面５２、第１側面５３１、第２側面５３２、第３側面５３３および第４側面５３４を有する。頂面５１は、第１方向ｚの一方側を向く。底面５２は、第１方向ｚにおいて頂面５１とは反対側を向く。第１側面５３１および第２側面５３２は、第２方向ｘにおいて互いに反対側を向く。第３側面５３３および第４側面５３４は、第３方向ｙにおいて互いに反対側を向く。
　図７～図９に示すように、筐体５０には、中空部５４が設けられている。中空部５４には、大気が流入している。この他、図１３に示すように、中空部５４が冷媒７０に常時満たされた構成でよい。中空部５４は、第１流路５４１、第２流路５４２および第３流路５４３を含む。第１流路５４１は、第１方向ｚにおいて複数の第１半導体素子２１と、第１端子１１との間に設けられている。第２流路５４２は、第１方向ｚにおいて第２端子１２と第１流路５４１との間に設けられている。第２流路５４２は、第１流路５４１につながっている。第３流路５４３は、第１方向ｚにおいて第１端子１１と第３端子１３との間に設けられている。ここで、図１３に示す冷媒７０は、絶縁体であることが必須である。本開示において、冷媒７０が絶縁体であれば、冷媒７０の組成は限定されない。
　図１、図３、図４および図６に示すように、筐体５０には、流入口５５および流出口５６が設けられている。流入口５５は、第３側面５３３において開口しており、かつ中空部５４に通じている。流出口５６は、第４側面５３４において開口しており、かつ中空部５４に通じている。筐体５０においては、流入口５５から図１３に示す冷媒７０が中空部５４に流れ込む。中空部５４に流れ込んだ冷媒７０は、流出口５６から排出される。図４に示すように、流入口５５および流出口５６は、第２方向ｘにおいて複数の第１放熱部材３１を基準として互いに反対側に位置する。
　第１端子１１は、図７～図９に示すように、複数の第１半導体素子２１の第１方向ｚの一方側に位置する。第１端子１１は、たとえば銅（Ｃｕ）を含む金属板である。第１端子１１は、第１基部１１１および第１拡張部１１２を有する。第１基部１１１は、筐体５０の中空部５４に収容されており、かつ第１流路５４１および第３流路５４３に接している。第１基部１１１は、第２方向ｘに延びる帯状である。第１基部１１１は、第１方向ｚにおいて筐体５０の頂面５１と同じ側を向く第２搭載面１１１Ａを有する。第１拡張部１１２は、第１基部１１１の第２方向ｘの一方側に導電接合されている。第１拡張部１１２は、筐体５０に支持されている。第１拡張部１１２の一部は、筐体５０の第２側面５３２から外部に突出している。
　第２端子１２は、図７～図９に示すように、第１方向ｚにおいて複数の第１半導体素子２１を基準として第１端子１１とは反対側に位置する。第２端子１２は、たとえば銅を含む金属板である。第２端子１２は、第２基部１２１および第２拡張部１２２を有する。第２基部１２１は、筐体５０の中空部５４に収容されており、かつ第２流路５４２に接している。第２基部１２１は、第２方向ｘに延びる帯状である。第２基部１２１は、第１方向ｚにおいて筐体５０の頂面５１と同じ側を向く第１搭載面１２１Ａを有する。第２拡張部１２２は、第２基部１２１の第２方向ｘの一方側に導電接合されている。第２拡張部１２２は、筐体５０に支持されている。第２拡張部１２２の一部は、筐体５０の第１側面５３１から外部に突出している。
　第３端子１３は、図７～図９に示すように、第１方向ｚにおいて複数の第２半導体素子２２を基準として第１端子１１とは反対側に位置する。第３端子１３は、たとえば銅を含む金属板である。第３端子１３は、第３基部１３１および第３拡張部１３２を有する。第３基部１３１は、筐体５０の中空部５４に収容されており、かつ第３流路５４３に接している。第３基部１３１は、第２方向ｘに延びる帯状である。第３拡張部１３２は、第３基部１３１の第２方向ｘの一方側に導電接合されている。第３拡張部１３２は、筐体５０に支持されている。第３拡張部１３２の一部は、筐体５０の第１側面５３１から外部に突出している。
　複数の第１半導体素子２１は、図７～図９に示すように、第１方向ｚにおいて第１端子１１の第１基部１１１と、第２端子１２の第２基部１２１との間に位置する。複数の第１半導体素子２１は、筐体５０の中空部５４の第２流路５４２に収容されている。複数の第１半導体素子２１は、いずれも同一の素子である。複数の第１半導体素子２１は、たとえばＭＯＳＦＥＴ（Metal-Oxide-Semiconductor Field-Effect Transistor）である。この他、複数の第１半導体素子２１は、ＭＩＳＦＥＴ（Metal-Insulator-Semiconductor Field-Effect Transistor）を含む電界効果トランジスタや、ＩＧＢＴ（Insulated Gate Bipolar Transistor）のようなバイポーラトランジスタでよい。半導体装置Ａ１０の説明においては、複数の第１半導体素子２１は、ｎチャネル型であり、かつ縦型構造のＭＯＳＦＥＴを対象とする。複数の第１半導体素子２１は、化合物半導体基板を含む。当該化合物半導体基板の組成は、炭化ケイ素（ＳｉＣ）を含む。複数の第１半導体素子２１は、第２方向ｘに沿って配列されている。
　図１１に示すように、複数の第１半導体素子２１の各々は、第１電極２１１、第２電極２１２、第１ゲート電極２１３および第１保護膜２１４を有する。
　図１１に示すように、第１電極２１１は、第１端子１１の第１基部１１１に対向している。第１電極２１１は、第１端子１１に導通している。第１電極２１１には、第１半導体素子２１により変換された後の電力に対応する電流が流れる。すなわち、第１電極２１１は、第１半導体素子２１のソースに相当する。第１電極２１１は、筐体５０の中空部５４の第１流路５４１に接している。
　図１１に示すように、第２電極２１２は、第２端子１２の第２基部１２１の第１搭載面１２１Ａに対向している。第２電極２１２は、第２端子１２に導通している。第２電極２１２には、第１半導体素子２１により変換される前の電力に対応する電流が流れる。すなわち、第２電極２１２は、第１半導体素子２１のドレインに相当する。
　図１１に示すように、第１ゲート電極２１３は、第１方向ｚにおいて第１電極２１１と同じ側に位置する。第１ゲート電極２１３には、第１半導体素子２１を駆動するためのゲート電圧が印加される。図５に示すように、第１方向ｚに視て、第１ゲート電極２１３の面積は、第１電極２１１の面積より小さい。
　図１１に示すように、第１保護膜２１４は、第１方向ｚにおいて第１電極２１１と同じ側に位置する。第１方向ｚに視て、第１保護膜２１４は、第１電極２１１および第１ゲート電極２１３の各々の周縁を囲んでいる。第１保護膜２１４は、絶縁体である。第１保護膜２１４は、たとえば二酸化ケイ素（ＳｉＯ２）層、窒化ケイ素（Ｓｉ３Ｎ４）層、ポリベンゾオキサゾール（ＰＢＯ）層の順に積層されたものである。なお、第１保護膜２１４においては、ポリベンゾオキサゾール層に代えてポリイミド層でよい。
　第２接合層２６は、図１０および図１１に示すように、第２端子１２の第２基部１２１の第１搭載面１２１Ａと、複数の第１半導体素子２１の各々の第２電極２１２とを導電接合している。これにより、複数の第１半導体素子２１の各々の第２電極２１２は、第２端子１２に導通している。第２接合層２６は、ハンダである。この他、第２接合層２６は、銀（Ａｇ）などを含む焼結金属でよい。
　複数の第１保護層２３の各々は、図５、および図７～図９に示すように、複数の第１半導体素子２１のいずれかの一部を覆っている。複数の第１保護層２３は、絶縁体である。複数の第１保護層２３は、たとえばエポキシ樹脂を含む材料からなる。図５に示すように、第１方向ｚに視て、複数の第１保護層２３の各々は、複数の第１半導体素子２１のいずれかの周縁の全体を覆っている。図１０および図１１に示すように、複数の第１保護層２３の各々は、複数の第１半導体素子２１のいずれかの第１保護膜２１４の一部を覆っている。
　図５、図１０および図１１に示すように、複数の第１保護層２３の各々には、複数の第１開口２３１が設けられている。複数の第１開口２３１は、第１方向ｚにおいて第２端子１２の第２基部１２１の第１搭載面１２１Ａに対向する側とは反対側に設けられている。複数の第１開口２３１の各々から、複数の第１半導体素子２１のいずれかの第１電極２１１が露出している。
　図１０および図１１に示すように、複数の第１保護層２３の各々は、第２端子１２の第２基部１２１の第１搭載面１２１Ａに接している。第２接合層２６は、複数の第１保護層２３のいずれかに接している。
　複数の第２半導体素子２２は、図７～図９に示すように、第１方向ｚにおいて第１端子１１を基準として複数の第１半導体素子２１とは反対側に位置する。あわせて、複数の第２半導体素子２２は、第１方向ｚにおいて第１端子１１の第１基部１１１と、第３端子１３の第３基部１３１との間に位置する。複数の第２半導体素子２２は、筐体５０の中空部５４の第３流路５４３に収容されている。第１方向ｚに視て、複数の第２半導体素子２２は、複数の第１半導体素子２１に個別に重なっている。複数の第２半導体素子２２は、複数の第１半導体素子２１と同一の素子である。したがって、複数の第２半導体素子２２は、ｎチャネル型であり、かつ縦型構造のＭＯＳＦＥＴである。複数の第２半導体素子２２は、第２方向ｘに沿って配列されている。
　図１２に示すように、複数の第２半導体素子２２の各々は、第３電極２２１、第４電極２２２、第２ゲート電極２２３および第２保護膜２２４を有する。
　図１２に示すように、第３電極２２１は、第３端子１３の第３基部１３１に対向している。第３電極２２１は、第３端子１３に導通している。第３電極２２１には、第２半導体素子２２により変換された後の電力に対応する電流が流れる。すなわち、第３電極２２１は、第２半導体素子２２のソースに相当する。第３電極２２１は、筐体５０の中空部５４の第３流路５４３に接している。
　図１２に示すように、第４電極２２２は、第１端子１１の第１基部１１１の第２搭載面１１１Ａに対向している。第４電極２２２は、第１端子１１に導通している。第４電極２２２には、第２半導体素子２２により変換される前の電力に対応する電流が流れる。すなわち、第４電極２２２は、第２半導体素子２２のドレインに相当する。
　図１２に示すように、第２ゲート電極２２３は、第１方向ｚにおいて第３電極２２１と同じ側に位置する。第２ゲート電極２２３には、第２半導体素子２２を駆動するためのゲート電圧が印加される。図３に示すように、第１方向ｚに視て、第２ゲート電極２２３の面積は、第３電極２２１の面積より小さい。
　図１２に示すように、第２保護膜２２４は、第１方向ｚにおいて第３電極２２１と同じ側に位置する。第１方向ｚに視て、第２保護膜２２４は、第３電極２２１および第２ゲート電極２２３の各々の周縁を囲んでいる。第２保護膜２２４は、絶縁体である。第２保護膜２２４の組成は、複数の第１半導体素子２１の各々の第１保護膜２１４の組成と同一である。
　第４接合層２８は、図１２に示すように、第１端子１１の第１基部１１１の第２搭載面１１１Ａと、複数の第２半導体素子２２の各々の第４電極２２２とを導電接合している。これにより、複数の第２半導体素子２２の各々の第４電極２２２は、第１端子１１に導通している。第４接合層２８は、ハンダである。この他、第４接合層２８は、銀などを含む焼結金属でよい。
　複数の第２保護層２４の各々は、図３、および図７～図９に示すように、複数の第２半導体素子２２のいずれかの一部を覆っている。複数の第２保護層２４は、絶縁体である。複数の第２保護層２４は、たとえばエポキシ樹脂を含む材料からなる。図３に示すように、第１方向ｚに視て、複数の第２保護層２４の各々は、複数の第２半導体素子２２のいずれかの周縁の全体を覆っている。図１２に示すように、複数の第２保護層２４の各々は、複数の第２半導体素子２２のいずれかの第２保護膜２２４の一部を覆っている。
　図３および図１２に示すように、複数の第２保護層２４の各々には、複数の第２開口２４１が設けられている。複数の第２開口２４１は、第１方向ｚにおいて第１端子１１の第１基部１１１の第２搭載面１１１Ａに対向する側とは反対側に設けられている。複数の第２開口２４１の各々から、複数の第２半導体素子２２のいずれかの第３電極２２１が露出している。
　図１２に示すように、複数の第１保護層２３の各々は、第１端子１１の第１基部１１１の第２搭載面１１１Ａに接している。第４接合層２８は、複数の第２保護層２４のいずれかに接している。
　複数の第１ゲートピラー４３は、図１１に示すように、複数の第１半導体素子２１の各々の第１ゲート電極２１３に個別かつ電気的につながっている。複数の第１ゲートピラー４３は、たとえば銅を含む。複数の第１ゲートピラー４３は、たとえばメッキにより形成される。複数の第１ゲートピラー４３の各々の第１方向ｚの一方側は、複数の第１保護層２３のいずれかから露出している。
　複数の第１検出ピラー４４は、図５に示すように、複数の第１半導体素子２１の各々の第１電極２１１に個別かつ電気的につながっている。複数の第１検出ピラー４４は、たとえば銅を含む。複数の第１検出ピラー４４は、たとえばメッキにより形成される。複数の第１検出ピラー４４の各々の第１方向ｚの一方側は、複数の第１保護層２３のいずれかから露出している。
　複数の第２ゲートピラー４７は、図１２に示すように、複数の第２半導体素子２２の各々の第２ゲート電極２２３に個別かつ電気的につながっている。複数の第２ゲートピラー４７は、たとえば銅を含む。複数の第２ゲートピラー４７は、たとえばメッキにより形成される。複数の第２ゲートピラー４７の各々の第１方向ｚの一方側は、複数の第２保護層２４のいずれかから露出している。
　複数の第２検出ピラー４８は、図３に示すように、複数の第２半導体素子２２の各々の第３電極２２１に個別かつ電気的につながっている。複数の第２検出ピラー４８は、たとえば銅を含む。複数の第２検出ピラー４８は、たとえばメッキにより形成される。複数の第２検出ピラー４８の各々の第１方向ｚの一方側は、複数の第２保護層２４のいずれかから露出している。
　第１信号端子１６は、図４および図５に示すように、第１端子１１および第２端子１２の第３方向ｙの一方側に位置する。第１信号端子１６は、筐体５０に支持されている。第１信号端子１６は、複数の第１半導体素子２１の各々の第１ゲート電極２１３に導通している。第１信号端子１６には、複数の第１半導体素子２１を駆動するためのゲート電圧が印加される。第１信号端子１６は、たとえば銅を含む金属リードである。第１信号端子１６は、インナ部１６１およびアウタ部１６２を有する。インナ部１６１は、筐体５０に収容されている。さらにインナ部１６１の一部は、筐体５０の中空部５４に収容されている。インナ部１６１は、第２方向ｘに延びる部分を含む。アウタ部１６２は、インナ部１６１につながっている。図８に示すように、アウタ部１６２は、筐体５０の第３側面５３３から外部に突出している。
　複数の第１リード６１の各々は、複数の第１半導体素子２１の各々の第１ゲート電極２１３のいずれかと、第１信号端子１６とに導通している。図５に示すように、複数の第１リード６１の各々は、第３方向ｙに延びている。図８に示すように、複数の第１リード６１の各々の一部は、筐体５０の中空部５４の第１流路５４１に収容されている。複数の第１リード６１は、たとえば銅を含む金属リードである。図１１に示すように、複数の第１リード６１の各々の第３方向ｙの一方側は、第５接合層２９を介して複数の第１ゲートピラー４３のいずれかに導電接合されている。第５接合層２９は、ハンダである。この他、第５接合層２９は、銀などを含む焼結金属でよい。複数の第１リード６１の各々の第３方向ｙの他方側は、第１信号端子１６のインナ部１６１に導電接合されている。
　第２信号端子１７は、図４および図５に示すように、第３方向ｙにおいて第１端子１１および第２端子１２を基準として第１信号端子１６と同じ側に位置する。第２信号端子１７は、筐体５０に支持されている。第２信号端子１７は、複数の第１半導体素子２１の各々の第１電極２１１に導通している。第２信号端子１７には、複数の第１半導体素子２１の各々の第１電極２１１に印加される電圧と等電位の電圧が印加される。第２信号端子１７は、たとえば銅を含む金属リードである。第２信号端子１７は、インナ部１７１およびアウタ部１７２を有する。インナ部１７１は、筐体５０に収容されている。さらにインナ部１７１の一部は、筐体５０の中空部５４に収容されている。インナ部１７１は、第２方向ｘに延びる部分を含む。図８および図９に示すように、インナ部１７１は、第１信号端子１６のインナ部１６１よりも筐体５０の頂面５１の近くに位置する。アウタ部１７２は、インナ部１７１につながっている。図９に示すように、アウタ部１７２は、筐体５０の第３側面５３３から外部に突出している。
　複数の第２リード６２の各々は、複数の第１半導体素子２１の各々の第１電極２１１のいずれかと、第２信号端子１７とに導通している。図５に示すように、第１方向ｚに視て、複数の第２リード６２の各々は、第３方向ｙに延びている。図９に示すように、複数の第２リード６２の各々は、第１信号端子１６のインナ部１６１を跨いでいる。複数の第２リード６２の各々の一部は、筐体５０の中空部５４の第１流路５４１に収容されている。複数の第２リード６２は、たとえば銅を含む金属リードである。複数の第２リード６２の各々の第３方向ｙの一方側は、複数の第１検出ピラー４４のいずれかに導電接合されている。複数の第２リード６２の各々の第３方向ｙの他方側は、第２信号端子１７のインナ部１７１に導電接合されている。
　第３信号端子１８は、図２および図３に示すように、第１端子１１および第３端子１３の第３方向ｙの一方側に位置する。第１方向ｚに視て、第３信号端子１８は、第１信号端子１６に重なっている。第３信号端子１８は、筐体５０に支持されている。第３信号端子１８は、複数の第２半導体素子２２の各々の第２ゲート電極２２３に導通している。第３信号端子１８には、複数の第２半導体素子２２を駆動するためのゲート電圧が印加される。第３信号端子１８は、たとえば銅を含む金属リードである。第３信号端子１８は、インナ部１８１およびアウタ部１８２を有する。インナ部１８１は、筐体５０に収容されている。さらにインナ部１８１の一部は、筐体５０の中空部５４に収容されている。インナ部１８１は、第２方向ｘに延びる部分を含む。アウタ部１８２は、インナ部１８１につながっている。図８に示すように、アウタ部１８２は、筐体５０の第３側面５３３から外部に突出している。
　複数の第３リード６３の各々は、複数の第２半導体素子２２の各々の第２ゲート電極２２３のいずれかと、第３信号端子１８とに導通している。図３に示すように、複数の第３リード６３の各々は、第３方向ｙに延びている。図８に示すように、複数の第３リード６３の各々の一部は、筐体５０の中空部５４の第３流路５４３に収容されている。複数の第３リード６３は、たとえば銅を含む金属リードである。図１２に示すように、複数の第３リード６３の各々の第３方向ｙの一方側は、第５接合層２９を介して複数の第２ゲートピラー４７のいずれかに導電接合されている。複数の第３リード６３の各々の第３方向ｙの他方側は、第３信号端子１８のインナ部１８１に導電接合されている。
　第４信号端子１９は、図２および図３に示すように、第３方向ｙにおいて第１端子１１および第３端子１３を基準として第３信号端子１８と同じ側に位置する。第１方向ｚに視て、第４信号端子１９は、第２信号端子１７に重なっている。第４信号端子１９は、筐体５０に支持されている。第４信号端子１９は、複数の第２半導体素子２２の各々の第３電極２２１に導通している。第４信号端子１９には、複数の第２半導体素子２２の各々の第３電極２２１に印加される電圧と等電位の電圧が印加される。第４信号端子１９は、たとえば銅を含む金属リードである。第４信号端子１９は、インナ部１９１およびアウタ部１９２を有する。インナ部１９１は、筐体５０に収容されている。さらにインナ部１９１の一部は、筐体５０の中空部５４に収容されている。インナ部１９１は、第２方向ｘに延びる部分を含む。図８および図９に示すように、インナ部１９１は、第３信号端子１８のインナ部１８１よりも筐体５０の頂面５１の近くに位置する。アウタ部１９２は、インナ部１９１につながっている。図９に示すように、アウタ部１９２は、筐体５０の第３側面５３３から外部に突出している。
　複数の第４リード６４の各々は、複数の第２半導体素子２２の各々の第３電極２２１のいずれかと、第４信号端子１９とに導通している。図３に示すように、第１方向ｚに視て、複数の第４リード６４の各々は、第３方向ｙに延びている。図９に示すように、複数の第４リード６４の各々は、第３信号端子１８のインナ部１８１を跨いでいる。複数の第４リード６４の各々の一部は、筐体５０の中空部５４の第３流路５４３に収容されている。複数の第４リード６４は、たとえば銅を含む金属リードである。複数の第４リード６４の各々の第３方向ｙの一方側は、複数の第２検出ピラー４８のいずれかに導電接合されている。複数の第４リード６４の各々の第３方向ｙの他方側は、第４信号端子１９のインナ部１９１に導電接合されている。
　複数の第１放熱部材３１は、図７～図９に示すように、第１端子１１の第１基部１１１に電気的につながっている。複数の第１放熱部材３１は、筐体５０の中空部５４の第１流路５４１に収容されている。複数の第１放熱部材３１は、たとえば銅を含む棒部材である。複数の第１放熱部材３１の各々は、第１方向ｚに延びている。半導体装置Ａ１０においては、複数の第１放熱部材３１の各々の第１方向ｚの一方側は、たとえばレーザ溶接により第１基部１１１に導電接合されている。図１０および図１１に示すように、複数の第１放熱部材３１の各々は、第１方向ｚの他方側に位置する第１端部３１１を有する。複数の第１放熱部材３１の各々の第１端部３１１は、複数の第１保護層２３の各々の複数の第１開口２３１に個別に挿入されている。複数の第１開口２３１の各々において、複数の第１放熱部材３１のいずれかの第１放熱部材３１と、複数の第１保護層２３のいずれかとの間には、隙間が設けられている。
　第１接合層２５は、図１０および図１１に示すように、複数の第１半導体素子２１の各々の第１電極２１１と、複数の第１放熱部材３１の各々の第１端部３１１とを導電接合している。これにより、複数の第１半導体素子２１の各々の第１電極２１１は、第１端子１１に導通している。第１接合層２５は、ハンダである。この他、第１接合層２５は、銀などを含む焼結金属でよい。
　複数の第２放熱部材３２は、図７および図８に示すように、第２端子１２の第２基部１２１につながっている。複数の第２放熱部材３２は、第１方向ｚにおいて第２端子１２を基準として複数の第１半導体素子２１とは反対側に位置する。複数の第２放熱部材３２は、筐体５０の中空部５４に収容されている。複数の第２放熱部材３２は、たとえば銅を含む棒部材である。複数の第２放熱部材３２の各々は、第１方向ｚに延びている。半導体装置Ａ１０においては、複数の第２放熱部材３２の各々の第１方向ｚの一方側は、たとえばレーザ溶接により第２基部１２１に導電接合されている。
　複数の第３放熱部材３３は、図７～図９に示すように、第３端子１３の第３基部１３１に電気的につながっている。複数の第３放熱部材３３は、筐体５０の中空部５４の第３流路５４３に収容されている。複数の第３放熱部材３３は、たとえば銅を含む棒部材である。複数の第３放熱部材３３の各々は、第１方向ｚに延びている。半導体装置Ａ１０においては、複数の第３放熱部材３３の各々の第１方向ｚの一方側は、たとえばレーザ溶接により第１基部１１１に導電接合されている。図１２に示すように、複数の第３放熱部材３３の各々は、第１方向ｚの他方側に位置する第２端部３３１を有する。複数の第３放熱部材３３の各々の第２端部３３１は、複数の第２保護層２４の各々の複数の第２開口２４１に個別に挿入されている。複数の第２開口２４１の各々において、複数の第３放熱部材３３のいずれかの第２端部３３１と、複数の第２保護層２４のいずれかとの間には、隙間が設けられている。
　第３接合層２７は、図１２に示すように、複数の第２半導体素子２２の各々の第３電極２２１と、複数の第３放熱部材３３の各々の第２端部３３１とを導電接合している。これにより、複数の第２半導体素子２２の各々の第３電極２２１は、第３端子１３に導通している。第３接合層２７は、ハンダである。この他、第３接合層２７は、銀などを含む焼結金属でよい。
　複数の第４放熱部材３４は、図７および図８に示すように、第３端子１３の第３基部１３１につながっている。複数の第４放熱部材３４は、第１方向ｚにおいて第３端子１３を基準として複数の第２半導体素子２２とは反対側に位置する。複数の第４放熱部材３４は、筐体５０の中空部５４に収容されている。複数の第４放熱部材３４は、たとえば銅を含む棒部材である。複数の第４放熱部材３４の各々は、第１方向ｚに延びている。半導体装置Ａ１０においては、複数の第４放熱部材３４の各々の第１方向ｚの一方側は、たとえばレーザ溶接により第３基部１３１に導電接合されている。
　次に、図１４に基づき、本開示の第１実施形態の変形例に係る半導体装置Ａ１１について説明する。ここで、図１４は、図１０に対応している。
　図１４に示すように、半導体装置Ａ１１においては、複数の第１保護層２３、および複数の第１放熱部材３１の構成が、半導体装置Ａ１０の当該構成と異なる。複数の第１保護層２３の各々において、複数の第１開口２３１の各々の第１方向ｚに対して直交する断面の大きさは、複数の第１半導体素子２１のいずれかの第１電極２１１から第１端子１１の第１基部１１１に向けて拡大している。複数の第１放熱部材３１の各々の第１端部３１１の第１方向ｚに対して直交する断面の大きさは、複数の第１半導体素子２１のいずれかの第１電極２１１から第１端子１１の第１基部１１１に向けて拡大している。
　次に、図１５～図１８に基づき、半導体装置Ａ１０の製造方法の一例について説明する。
　まず、図１５に示す第１工程Ｐ１を行う。第１工程Ｐ１では、第１端子１１の第１基部１１１の第１方向ｚの一方側に、複数の第１放熱部材３１を導電接合する。第１工程Ｐ１では、第２端子１２の第２基部１２１の第１方向ｚの一方側に、複数の第２放熱部材３２を導電接合する。さらに第１工程Ｐ１では、第３端子１３の第３基部１３１の第１方向ｚの一方側に、複数の第３放熱部材３３を導電接合する。あわせて、第３端子１３の第３基部１３１の第１方向ｚの他方側に、複数の第４放熱部材３４を導電接合する。
　次いで、図１６に示す第２工程Ｐ２を行う。第２工程Ｐ２では、複数の第１半導体素子２１の各々の第２電極２１２を、第２接合層２６を介して第２端子１２の第１搭載面１２１Ａに導電接合する。さらに第２工程Ｐ２では、複数の第２半導体素子２２の各々の第４電極２２２を、第４接合層２８を介して第１端子１１の第２搭載面１１１Ａに導電接合する。
　次いで、図１７に示す第３工程Ｐ３を行う。第３工程Ｐ３では、複数の第１半導体素子２１の各々の一部を覆う複数の第１保護層２３を形成する。複数の第１保護層２３は、絶縁体である。複数の第１保護層２３は、エポキシ樹脂を含む材料を熱硬化させることにより形成される。その後、複数の第１保護層２３の各々に対して、複数の第１開口２３１を形成する。複数の第１開口２３１は、レーザ加工により形成される。複数の第１開口２３１の各々から、複数の第１半導体素子２１のいずれかの第１電極２１１が露出する。
　図１７に示すように、さらに第３工程Ｐ３では、複数の第２半導体素子２２の各々の一部を覆う複数の第２保護層２４を形成する。複数の第２保護層２４は、絶縁体である。複数の第２保護層２４は、エポキシ樹脂を含む材料を熱硬化させることにより形成される。その後、複数の第２保護層２４の各々に対して、複数の第２開口２４１を形成する。複数の第２開口２４１は、レーザ加工により形成される。複数の第２開口２４１の各々から、複数の第２半導体素子２２のいずれかの第３電極２２１が露出する。
　次いで、図１８に示す第４工程Ｐ４を行う。第４工程Ｐ４では、複数の第１放熱部材３１の各々の第１端部３１１（図１０および図１１参照）を、複数の第１保護層２３の各々の複数の第１開口２３１に個別に挿入させる。これにより、第１接合層２５を介して複数の第１放熱部材３１の各々を複数の第１半導体素子２１のいずれかの第１電極２１１に導電接合する。この際、複数の第１開口２３１の各々において、複数の第１放熱部材３１のいずれかの第１端部３１１と、複数の第１保護層２３のいずれかとの間に隙間を設ける。
　図１８に示すように、第４工程Ｐ４では、複数の第３放熱部材３３の各々の第２端部３３１（図１２参照）を、複数の第２保護層２４の各々の複数の第２開口２４１に個別に挿入させる。これにより、第３接合層２７を介して複数の第３放熱部材３３の各々を複数の第２半導体素子２２のいずれかの第３電極２２１に導電接合する。この際、複数の第２開口２４１の各々において、複数の第３放熱部材３３のいずれかの第２端部３３１と、複数の第２保護層２４のいずれかとの間に隙間を設ける。
　図１８に示すように、さらに第４工程Ｐ４では、第１方向ｚにおいて複数の第１半導体素子２１と、第１端子１１との間に位置する第１流路５４１を設ける。複数の第１放熱部材３１は、第１流路５４１に収容される。
　第４工程Ｐ４を経た後、第１信号端子１６、第２信号端子１７、第３信号端子１８および第４信号端子１９の配置を行う。その後、複数の第１リード６１、複数の第２リード６２、複数の第３リード６３、および複数の第４リード６４の各々を、所定の箇所に導電接合する。最後に、第１端子１１、第２端子１２および第３端子１３を支持する筐体５０を組み立てる。以上の工程を経ることにより、半導体装置Ａ１０が得られる。
　次に、図１９に基づき、半導体装置Ａ１０が搭載された車両Ｂについて説明する。車両Ｂは、たとえば電気自動車（ＥＶ）である。
　図１９に示すように、車両Ｂは、車載充電器８１、蓄電池８２および駆動系統８３を備える。車載充電器８１には、屋外に設置された給電施設（図示略）から無線により電力が供給される。この他、給電施設から車載充電器８１への電力の供給手段は、有線でよい。車載充電器８１には、昇圧型のＤＣ－ＤＣコンバータが構成されている。車載充電器８１に供給された電力の電圧は、当該コンバータにより昇圧された後、蓄電池８２に給電される。昇圧された電圧は、たとえば６００Ｖである。
　駆動系統８３は、車両Ｂを駆動する。駆動系統８３は、インバータ８３１および駆動源８３２を有する。半導体装置Ａ１０は、インバータ８３１の一部を構成する。蓄電池８２に蓄えられた電力は、インバータ８３１に給電される。蓄電池８２からインバータ８３１に給電される電力は、直流電力である。この他、図１９に示す電力系統とは異なり、蓄電池８２とインバータ８３１との間に昇圧型のＤＣ－ＤＣコンバータをさらに設けてよい。インバータ８３１は、直流電力を交流電力に変換する。半導体装置Ａ１０を含めたインバータ８３１は、駆動源８３２に導通している。駆動源８３２は、交流モータおよび変速機を有する。インバータ８３１によって変換された交流電力が駆動源８３２に供給されると、交流モータが回転するとともに、その回転が変速機に伝達される。変速機は、交流モータから伝達された回転数を適宜減じた上で、車両Ｂの駆動軸を回転させる。これにより、車両Ｂが駆動する。車両Ｂの駆動にあたっては、アクセルペダルの変動量などの情報に基づき交流モータの回転数を自在に操作する必要がある。そこで、インバータ８３１における半導体装置Ａ１０は、要求される交流モータの回転数に対応させるべく、周波数が適宜変化された交流電力を出力するために必要である。
　次に、半導体装置Ａ１０の作用効果について説明する。
　半導体装置Ａ１０は、第１半導体素子２１、第１端子１１、第１放熱部材３１および第１保護層２３を備える。第１放熱部材３１は、第１端子１１に電気的につながっており、かつ第１半導体素子２１の第１電極２１１に導通している。第１方向ｚにおいて、第１半導体素子２１と第１端子１１との間には、第１流路５４１が設けられている。第１放熱部材３１は、第１流路５４１に収容されている。本構成をとることにより、図１３に示すように、筐体５０の中空部５４に冷媒７０を流入させた際、第１流路５４１に冷媒７０が流下する。これにより、第１放熱部材３１に冷媒７０が直接接触するため、半導体装置Ａ１０の冷却効率が従来より高くなる。さらに、第１保護層２３に設けられた第１開口２３１において、第１開口２３１に挿入された第１放熱部材３１の第１端部３１１と、第１保護層２３との間には、隙間が設けられている。本構成をとることにより、第１電極２１１に対する第１放熱部材３１の位置ずれが規制されるため、第１放熱部材３１と第１電極２１１との導通阻害を防止できる。したがって、本構成によれば、半導体装置Ａ１０においては、冷却効率のさらなる向上を図ることが可能となる。
　半導体装置Ａ１０においては、第１保護層２３を具備することにより、外的因子に対する第１半導体素子２１の保護を図ることができる。この場合において、第１方向ｚに視て、第１保護層２３が第１半導体素子２１の周縁の全体を覆っていることが、第１半導体素子２１の保護の観点から好ましい。さらに、第１保護層２３が第１保護膜２１４の一部を覆う構成をとることにより、第１半導体素子２１からのリーク電流の抑止を効果的に図ることができる。
　第１端子１１は、第１流路５４１に接している。本構成をとることにより、第１端子１１にも冷媒７０が直接接触するため、半導体装置Ａ１０の冷却効率のさらなる向上を図ることができる。
　第１半導体素子２１の第１電極２１１は、第１流路５４１に接している。本構成をとることにより、第１電極２１１にも冷媒７０が直接接触するため、半導体装置Ａ１０の冷却効率のさらなる向上を図ることができる。この場合において、第１保護層２３の第１開口２３１の第１方向ｚに対して直交する方向の断面の大きさは、第１電極２１１から第１放熱部材３１にかけて拡大している。本構成をとることにより、第１開口２３１に冷媒７０が流入しやすくなるため、第１電極２１１に加えて第１ピラー４１にも冷媒７０が直接接触しやすくなる。
　半導体装置Ａ１０は、第２端子１２をさらに備える。第１半導体素子２１は、第２端子１２に導通している。第１方向ｚにおいて、第２端子１２と第１流路５４１との間には、第１流路５４１につながる第２流路５４２が設けられている。第２端子１２は、第２流路５４２に接している。本構成をとることにより、第２端子１２にも冷媒７０が直接接触するため、半導体装置Ａ１０の冷却効率のさらなる向上を図ることができる。
　半導体装置Ａ１０は、第１端子１１、第２端子１２および第２端子１２を支持する筐体５０をさらに備える。筐体５０には、流入口５５および流出口５６が設けられている。流入口５５および流出口５６は、第１方向ｚに対して直交する方向において第１放熱部材３１を基準として互いに反対側に位置する。本構成をとることにより、第１放熱部材３１に冷媒７０が直接接触しやすくなるように、冷媒７０を流下させることができる。
　半導体装置Ａ１１においては、第１保護層２３の第１開口２３１の第１方向ｚに対して直交する断面の大きさと、第１放熱部材３１の第１端部３１１の第１方向ｚに対して直交する断面の大きさとは、第１半導体素子２１の第１電極２１１から第１端子１１にかけて拡大している。本構成をとることにより、図１８に示す第４工程Ｐ４において、第１端部３１１を第１開口２３１に、より円滑に挿入することができる。
　第２実施形態：
　図２０～図２２に基づき、本開示の第２実施形態に係る半導体装置Ａ２０について説明する。これらの図において、先述した半導体装置Ａ１０と同一または類似の要素には同一の符号を付して、重複する説明を省略する。ここで、図２０は、半導体装置Ａ１０を示す図３に対応している。図２１は、半導体装置Ａ１０を示す図５に対応している。
　半導体装置Ａ２０においては、複数の第１保護層２３、および複数の第２保護層２４の構成が、半導体装置Ａ１０の当該構成と異なる。
　図２１および図２２に示すように、複数の第１保護層２３は、第２方向ｘにおいて相互につながった単一の部材となっている。図２０および図２２に示すように、複数の第２保護層２４も、第２方向ｘにおいて相互につながった単一の部材となっている。
　次に、半導体装置Ａ２０の作用効果について説明する。
　半導体装置Ａ２０は、第１半導体素子２１、第１端子１１、第１放熱部材３１および第１保護層２３を備える。第１放熱部材３１は、第１端子１１に電気的につながっており、かつ第１半導体素子２１の第１電極２１１に導通している。第１方向ｚにおいて、第１半導体素子２１と第１端子１１との間には、第１流路５４１が設けられている。第１放熱部材３１は、第１流路５４１に収容されている。さらに、第１保護層２３に設けられた第１開口２３１において、第１開口２３１に挿入された第１放熱部材３１の第１端部３１１と、第１保護層２３との間には、隙間が設けられている。したがって、本構成によれば、半導体装置Ａ２０においても、冷却効率のさらなる向上を図ることが可能となる。さらに半導体装置Ａ２０においては、半導体装置Ａ１０と共通する構成を具備することにより、半導体装置Ａ１０と同等の作用効果を奏する。
　半導体装置Ａ２０においては、複数の第１保護層２３は、相互につながった単一の部材となっている。本構成をとることにより、複数の第１半導体素子２１が単一の第１保護層２３により封止された状態をとる。これにより、半導体装置Ａ２０の製造の際、第１端子１１および第２端子１２の各々に対する複数の第１半導体素子２１の位置ずれを抑制できる。
　第３実施形態：
　図２３～図２５に基づき、本開示の第３実施形態に係る半導体装置Ａ３０について説明する。これらの図において、先述した半導体装置Ａ１０と同一または類似の要素には同一の符号を付して、重複する説明を省略する。ここで、図２３は、半導体装置Ａ１０を示す図３に対応している。図２４は、半導体装置Ａ１０を示す図５に対応している。
　半導体装置Ａ３０においては、複数の第１半導体素子２１、および複数の第２半導体素子２２の構成が、半導体装置Ａ１０の当該構成と異なる。
　図２３および図２４に示すように、複数の第１半導体素子２１の個数と、複数の第２半導体素子２２の個数は、ともに２つである。図２３および図２５に示すように、第１方向ｚに視て、複数の第２半導体素子２２の各々は、複数の第１半導体素子２１から離れている。
　次に、半導体装置Ａ３０の作用効果について説明する。
　半導体装置Ａ３０は、第１半導体素子２１、第１端子１１、第１放熱部材３１および第１保護層２３を備える。第１放熱部材３１は、第１端子１１に電気的につながっており、かつ第１半導体素子２１の第１電極２１１に導通している。第１方向ｚにおいて、第１半導体素子２１と第１端子１１との間には、第１流路５４１が設けられている。第１放熱部材３１は、第１流路５４１に収容されている。さらに、第１保護層２３に設けられた第１開口２３１において、第１開口２３１に挿入された第１放熱部材３１の第１端部３１１と、第１保護層２３との間には、隙間が設けられている。したがって、本構成によれば、半導体装置Ａ３０においても、冷却効率のさらなる向上を図ることが可能となる。さらに半導体装置Ａ３０においては、半導体装置Ａ１０と共通する構成を具備することにより、半導体装置Ａ１０と同等の作用効果を奏する。
　半導体装置Ａ３０においては、第１方向ｚに視て、第２半導体素子２２は、第１半導体素子２１から離れている。本構成をとることにより、第１半導体素子２１および第２半導体素子２２の発熱に起因した第１端子１１における熱分布の集中を低減できる。
　第４実施形態：
　図２６～図２９に基づき、本開示の第４実施形態に係る半導体装置Ａ４０について説明する。これらの図において、先述した半導体装置Ａ１０と同一または類似の要素には同一の符号を付して、重複する説明を省略する。
　半導体装置Ａ４０においては、第２端子１２および第３端子１３の構成が、半導体装置Ａ１０の当該構成と異なる。さらに半導体装置Ａ４０は、複数の第２放熱部材３２、および複数の第４放熱部材３４を具備しない。
　図２７～図２９に示すように、第２端子１２の第２基部１２１は、第１方向ｚにおいて複数の第１半導体素子２１が位置する側とは反対側を向く第１露出面１２１Ｂを有する。第１露出面１２１Ｂは、筐体５０の底面５２から露出している。第２基部１２１の第１方向ｚの寸法は、第１端子１１の第１基部１１１の第１方向ｚの寸法より大きい。
　図２６、図２８および図２９に示すように、第３端子１３の第３基部１３１は、第１方向ｚにおいて複数の第２半導体素子２２が位置する側とは反対側を向く第２露出面１３１Ａを有する。第２露出面１３１Ａは、筐体５０の頂面５１から露出している。第３基部１３１の第１方向ｚの寸法は、第１端子１１の第１基部１１１の第１方向ｚの寸法より大きい。
　次に、半導体装置Ａ４０の作用効果について説明する。
　半導体装置Ａ４０は、第１半導体素子２１、第１端子１１、第１放熱部材３１および第１保護層２３を備える。第１放熱部材３１は、第１端子１１に電気的につながっており、かつ第１半導体素子２１の第１電極２１１に導通している。第１方向ｚにおいて、第１半導体素子２１と第１端子１１との間には、第１流路５４１が設けられている。第１放熱部材３１は、第１流路５４１に収容されている。さらに、第１保護層２３に設けられた第１開口２３１において、第１開口２３１に挿入された第１放熱部材３１の第１端部３１１と、第１保護層２３との間には、隙間が設けられている。したがって、本構成によれば、半導体装置Ａ４０においても、冷却効率のさらなる向上を図ることが可能となる。さらに半導体装置Ａ４０においては、半導体装置Ａ１０と共通する構成を具備することにより、半導体装置Ａ１０と同等の作用効果を奏する。
　半導体装置Ａ４０においては、第２端子１２は、第１方向ｚにおいて第１半導体素子２１が位置する側とは反対側を向く第１露出面１２１Ｂを有する。第３端子１３は、第１方向ｚにおいて第２半導体素子２２が位置する側とは反対側を向く第２露出面１３１Ａを有する。第１露出面１２１Ｂおよび第２露出面１３１Ａは、筐体５０から露出している。本構成をとることにより、半導体装置Ａ４０の第１方向ｚの寸法をより縮小することが可能となる。
　第５実施形態：
　図３０～図３５に基づき、本開示の第５実施形態に係る半導体装置Ａ５０について説明する。これらの図において、先述した半導体装置Ａ１０と同一または類似の要素には同一の符号を付して、重複する説明を省略する。ここで、図３１は、半導体装置Ａ１０を示す図２に対応している。図３２は、半導体装置Ａ１０を示す図３に対応している。図３３は、半導体装置Ａ１０を示す図５に対応している。
　半導体装置Ａ５０においては、第１端子１１、第２端子１２、第３端子１３、第１信号端子１６、第２信号端子１７、第３信号端子１８、第４信号端子１９、筐体５０、複数の第１半導体素子２１、および複数の第２半導体素子２２の構成が、半導体装置Ａ１０の当該構成と異なる。
　図３２および図３５に示すように、第１端子１１の第１拡張部１１２は、第１基部１１１の第３方向ｙの一方側に位置する。図３０および図３５に示すように、第１拡張部１１２の一部は、筐体５０の第３側面５３３から外部に突出している。
　図３１、図３３および図３４に示すように、第２端子１２の第２拡張部１２２、および第３端子１３の第３拡張部１３２は、第３方向ｙにおいて複数の第１半導体素子２１、および複数の第２半導体素子２２を基準として第１端子１１の第１拡張部１１２とは反対側に位置する。図３０、図３４および図３５に示すように、第２拡張部１２２および第３拡張部１３２の各々の一部は、筐体５０の第４側面５３４から外部に突出している。第２拡張部１２２および第３拡張部１３２は、第２方向ｘにおいて互いに離れている。
　図３０および図３３に示すように、第１信号端子１６のアウタ部１６２、および第２信号端子１７のアウタ部１７２は、筐体５０の第１側面５３１から外部に突出している。図３０に示すように、第３信号端子１８のアウタ部１８２、および第４信号端子１９のアウタ部１９２は、第１側面５３１から外部に突出している。
　図３０に示すように、筐体５０の流入口５５は、筐体５０の第２側面５３２において開口している。筐体５０の流出口５６は、第１側面５３１において開口している。
　図３３～図３５に示すように、複数の第１半導体素子２１は、複数の第１スイッチング素子２１Ａと、複数の第１ダイオード２１Ｂとを含む。複数の第１ダイオード２１Ｂは、複数の第１スイッチング素子２１Ａに対して個別に並列接続されている。複数の第１スイッチング素子２１Ａの各々は、第１電極２１１、第２電極２１２および第１ゲート電極２１３を有する。複数の第１スイッチング素子２１Ａは、ＭＯＳＦＥＴやＩＧＢＴなどのトランジスタである。半導体装置Ａ５０においては、複数の第１スイッチング素子２１Ａは、たとえばＭＯＳＦＥＴである。複数の第１ダイオード２１Ｂは、アノードである第１電極２１１と、カソードである第２電極２１２とを有する。半導体装置Ａ５０において、複数の第１ダイオード２１Ｂは、複数の第１スイッチング素子２１Ａに対する還流ダイオードとしての機能を果たす。半導体装置Ａ５０においては、複数の第１ダイオード２１Ｂは、たとえばショットキーバリアダイオードである。複数の第１放熱部材３１の各々の第１端部３１１は、複数の第１スイッチング素子２１Ａ、および複数の第１ダイオード２１Ｂのいずれかの第１電極２１１に導電接合されている。
　図３２、図３４および図３５に示すように、複数の第２半導体素子２２は、複数の第２スイッチング素子２２Ａと、複数の第２ダイオード２２Ｂとを含む。複数の第２ダイオード２２Ｂは、複数の第２スイッチング素子２２Ａに対して個別に並列接続されている。複数の第２スイッチング素子２２Ａの各々は、第３電極２２１、第４電極２２２および第２ゲート電極２２３を有する。複数の第２スイッチング素子２２Ａは、複数の第１スイッチング素子２１Ａと同一の素子である。複数の第２ダイオード２２Ｂは、アノードである第３電極２２１と、カソードである第４電極２２２とを有する。半導体装置Ａ５０において、複数の第２ダイオード２２Ｂは、複数の第２スイッチング素子２２Ａに対する還流ダイオードとしての機能を果たす。複数の第２ダイオード２２Ｂは、複数の第１ダイオード２１Ｂと同一の素子である。複数の第３放熱部材３３の各々の第２端部３３１は、複数の第２スイッチング素子２２Ａ、および複数の第２ダイオード２２Ｂのいずれかの第３電極２２１に導電接合されている。
　したがって、半導体装置Ａ５０のように、複数の第１半導体素子２１は、全て同一の素子のみならず、複数種類の素子が含まれる構成でよい。同様に、複数の第２半導体素子２２も、全て同一の素子のみならず、複数種類の素子が含まれる構成でよい。
　次に、半導体装置Ａ５０の作用効果について説明する。
　半導体装置Ａ５０は、第１半導体素子２１、第１端子１１、第１放熱部材３１および第１保護層２３を備える。第１放熱部材３１は、第１端子１１に電気的につながっており、かつ第１半導体素子２１の第１電極２１１に導通している。第１方向ｚにおいて、第１半導体素子２１と第１端子１１との間には、第１流路５４１が設けられている。第１放熱部材３１は、第１流路５４１に収容されている。さらに、第１保護層２３に設けられた第１開口２３１において、第１開口２３１に挿入された第１放熱部材３１の第１端部３１１と、第１保護層２３との間には、隙間が設けられている。したがって、本構成によれば、半導体装置Ａ５０においても、冷却効率のさらなる向上を図ることが可能となる。さらに半導体装置Ａ５０においては、半導体装置Ａ１０と共通する構成を具備することにより、半導体装置Ａ１０と同等の作用効果を奏する。
　本開示は、先述した実施形態に限定されるものではない。本開示の各部の具体的な構成は、種々に設計変更自在である。
　本開示は、以下の付記に記載した実施形態を含む。
　付記１．
　第１方向の一方側に位置する第１電極を有する第１半導体素子と、
　前記第１電極に対向する第１端子と、
　前記第１端子に電気的につながり、かつ前記第１電極に導通する第１放熱部材と、
　前記第１半導体素子の一部を覆うととともに、絶縁体である第１保護層と、を備え、
　前記第１方向において、前記第１半導体素子と前記第１端子との間には、第１流路が設けられており、
　前記第１放熱部材は、前記第１流路に収容されており、
　前記第１保護層には、前記第１電極が露出する第１開口が設けられており、
　前記第１放熱部材は、前記第１開口に挿入された第１端部を有し、
　前記第１開口において、前記第１端部と前記第１保護層との間には、隙間が設けられている、半導体装置。
　付記２．
　前記第１電極と前記第１端部とを導電接合する第１接合層をさらに備える、付記１に記載の半導体装置。
　付記３．
　前記第１電極は、前記第１流路に接している、付記２に記載の半導体装置。
　付記４．
　前記第１開口の前記第１方向に対して直交する断面の大きさは、前記第１電極から前記第１端子に向けて拡大している、付記２に記載の半導体装置。
　付記５．
　前記第１端部の前記第１方向に対して直交する断面の大きさは、前記第１電極から前記第１端子に向けて拡大している、付記４に記載の半導体装置。
　付記６．
　前記第１半導体素子を基準として前記第１端子とは反対側に位置する第２端子をさらに備え、
　前記第１半導体素子は、前記第１方向において前記第１電極とは反対側に位置しており、かつ前記第２端子に導通する第２電極を有する、付記１ないし５のいずれかに記載の半導体装置。
　付記７．
　前記第２電極は、前記第１保護層から露出している、付記６に記載の半導体装置。
　付記８．
　前記第１端子は、前記第１流路に接している、付記７に記載の半導体装置。
　付記９．
　前記第１方向において、前記第２端子と前記第１流路との間には第２流路が設けられており、
　前記第２流路は、前記第１流路につながっており、
　前記第２端子は、前記第２流路に接している、付記８に記載の半導体装置。
　付記１０．
　前記第２端子と前記第２電極とを導電接合する第２接合層をさらに備える、付記９に記載の半導体装置。
　付記１１．
　前記第１保護層は、前記第２端子に接している、付記１０に記載の半導体装置。
　付記１２．
　前記第２接合層は、前記第１保護層に接している、付記１１に記載の半導体装置。
　付記１３．
　前記第１方向に視て、前記第１保護層は、前記第１半導体素子の周縁の全体を覆っている、付記１１に記載の半導体装置。
　付記１４．
　筐体をさらに備え、
　前記第１端子および前記第２端子は、前記筐体に支持されており、
　前記筐体には、前記第１流路および前記第２流路を含む中空部が設けられている、付記９に記載の半導体装置。
　付記１５．
　前記第２端子につながる第２放熱部材をさらに備え、
　前記第２放熱部材は、前記第２端子を基準として前記第１半導体素子とは反対側に位置しており、
　前記第２放熱部材は、前記中空部に収容されている、付記１４に記載の半導体装置。
　付記１６．
　第１端子の第１方向の一方側に第１放熱部材を導電接合する第１工程と、
　第２端子に第１半導体素子を導電接合する第２工程と、
　前記第１半導体素子の一部を覆うとともに、絶縁体である第１保護層を形成する第３工程と、
　前記第１放熱部材を前記第１半導体素子に導通させる第４工程と、を備え、
　前記第１半導体素子は、前記第１方向において前記第２端子に対向する側とは反対側に位置する第１電極を有し、
　前記第１放熱部材は、前記第１方向において前記第１端子に対向する側とは反対側に位置する第１端部を有し、
　前記第３工程では、前記第１電極が露出する第１開口を前記第１保護層に設け、
　前記第４工程では、前記第１端部を前記第１開口に挿入することにより前記第１放熱部材を前記第１電極に導通させ、
　前記第４工程では、前記第１方向において前記第１半導体素子と前記第１端子との間に位置しており、かつ前記第１放熱部材が収容される第１流路を設け、
　前記第４工程では、前記第１開口において、前記第１端部と前記第１保護層との間に隙間を設ける、半導体装置の製造方法。
　付記１７．
　前記第３工程では、形成された前記第１保護層が前記第２端子に接触するようにする、付記１６に記載の半導体装置の製造方法。
　付記１８．
　駆動源と、
　付記６に記載の半導体装置と、を具備しており、
　前記半導体装置は、前記駆動源に導通している、車両。
　付記１９．
　第１信号端子をさらに備え、
　前記第１半導体素子は、前記第１方向において前記第１電極と同じ側に位置する第１ゲート電極を有し、
　前記第１ゲート電極は、前記第１信号端子に導通している、付記６に記載の半導体装置。
　付記２０．
　前記第１端子を基準として前記第１半導体素子とは反対側に位置する第２半導体素子をさらに備え、
　前記第２半導体素子は、前記第１端子に導通している、付記１０に記載の半導体装置。
　付記２１．
　前記第２半導体素子は、前記第１端子に導電接合されている、付記２０に記載の半導体装置。
　付記２２．
　前記第１方向に視て、前記第２半導体素子は、前記第１半導体素子に重なっている、付記２１に記載の半導体装置。
　付記２３．
　前記第１方向に視て、前記第２半導体素子は、前記第１半導体素子から離れている、付記２１に記載の半導体装置。
　付記２４．
　前記第２半導体素子を基準として前記第１端子とは反対側に位置する第３端子をさらに備え、
　前記第２半導体素子は、前記第３端子に導通しており、
　前記第１方向において、前記第１端子と前記第３端子との間には、第３流路が設けられており、
　前記第２半導体素子は、前記第３流路に収容されている、付記２１に記載の半導体装置。
　付記２５．
　前記第２端子および前記第３端子は、前記第３流路に接している、付記２４に記載の半導体装置。
　付記２６．
　前記第３端子に電気的につながる第３放熱部材をさらに備え、
　前記第２半導体素子は、前記第３放熱部材に導通しており、
　前記第３放熱部材は、前記第３流路に収容されている、付記２５に記載の半導体装置。
　付記２７．
　前記第３端子につながる第４放熱部材をさらに備え、
　前記第４放熱部材は、前記第３端子を基準として前記第３放熱部材とは反対側に位置する、付記２６に記載の半導体装置。
　付記２８．
　前記第１半導体素子は、前記第１方向において前記第１電極と同じ側に位置する第１保護膜を有し、
　前記第１方向に視て、前記第１保護膜は、前記第１電極の周縁を囲んでおり、
　前記第１保護層は、前記第１保護膜の一部を覆っている、付記１３に記載の半導体装置。
　付記２９．
　前記筐体は、各々が前記中空部に通じる流入口および流出口を有し、
　前記流入口および前記流出口は、前記第１方向に対して直交する方向において前記第１放熱部材を基準として互いに反対側に位置する、付記１４に記載の半導体装置。
　付記３０．
　前記第２端子は、前記第１方向において前記第１半導体素子が位置する側とは反対側を向く第１露出面を有し、
　前記第１露出面は、前記筐体から露出している、付記２９に記載の半導体装置。
Ａ１０～Ａ５０：半導体装置　　　Ｂ：車両
１１：第１端子　　　１１１：第１基部
１１１Ａ：第２搭載面　　　１１２：第１拡張部
１２：第２端子　　　１２１：第２基部
１２１Ａ：第２搭載面　　　１２１Ｂ：第１露出面
１２２：第２拡張部　　　１３：第３端子
１３１：第３基部　　　１３１Ａ：第２露出面
１３２：第３拡張部　　　１６：第１信号端子
１６１：インナ部　　　１６２：アウタ部
１７：第２信号端子　　　１７１：インナ部
１７２：アウタ部　　　１８：第３信号端子
１８１：インナ部　　　１８２：アウタ部
１９：第４信号端子　　　１９１：インナ部
１９２：アウタ部　　　２１：第１半導体素子
２１Ａ：第１スイッチング素子　　　２１Ｂ：第１ダイオード
２１１：第１電極　　　２１２：第２電極
２１３：第１ゲート電極　　　２１４：第１保護膜
２２：第２半導体素子　　　２２Ａ：第２スイッチング素子
２２Ｂ：第２ダイオード　　　２２１：第３電極
２２２：第４電極　　　２２３：第２ゲート電極
２２４：第２保護膜　　　２３：第１保護層
２３１：第１開口　　　２４：第２保護層
２４１：第２開口　　　２５～２９：第１接合層～第５接合層
３１：第１放熱部材　　　３１１：第１端部
３２：第２放熱部材　　　３３：第３放熱部材
３３１：第２端部　　　３４：第４放熱部材
４３：第１ゲートピラー　　　４４：第１検出ピラー
４７：第２ゲートピラー　　　４８：第２検出ピラー
５０：筐体　　　５１：頂面
５２：底面　　　５３１～５３４：第１側面～第４側面
５４：中空部　　　５４１～５４３：第１流路～第３流路
５５：流入口　　　５６：流出口
６１～６４：第１リード～第４リード　　　７０：冷媒
８１：車載充電器　　　８２：蓄電池
８３：駆動系統　　　８３１：インバータ
８３２：駆動源　　　Ｐ１～Ｐ４：第１工程～第４工程
ｚ：第１方向　　　ｘ：第２方向　　　ｙ：第３方向

Claims (18)

  1. 　第１方向の一方側に位置する第１電極を有する第１半導体素子と、
    　前記第１電極に対向する第１端子と、
    　前記第１端子に電気的につながり、かつ前記第１電極に導通する第１放熱部材と、
    　前記第１半導体素子の一部を覆うととともに、絶縁体である第１保護層と、を備え、
    　前記第１方向において、前記第１半導体素子と前記第１端子との間には、第１流路が設けられており、
    　前記第１放熱部材は、前記第１流路に収容されており、
    　前記第１保護層には、前記第１電極が露出する第１開口が設けられており、
    　前記第１放熱部材は、前記第１開口に挿入された第１端部を有し、
    　前記第１開口において、前記第１端部と前記第１保護層との間には、隙間が設けられている、半導体装置。
  2. 　前記第１電極と前記第１端部とを導電接合する第１接合層をさらに備える、請求項１に記載の半導体装置。
  3. 　前記第１電極は、前記第１流路に接している、請求項２に記載の半導体装置。
  4. 　前記第１開口の前記第１方向に対して直交する断面の大きさは、前記第１電極から前記第１端子に向けて拡大している、請求項２に記載の半導体装置。
  5. 　前記第１端部の前記第１方向に対して直交する断面の大きさは、前記第１電極から前記第１端子に向けて拡大している、請求項４に記載の半導体装置。
  6. 　前記第１半導体素子を基準として前記第１端子とは反対側に位置する第２端子をさらに備え、
    　前記第１半導体素子は、前記第１方向において前記第１電極とは反対側に位置しており、かつ前記第２端子に導通する第２電極を有する、請求項１ないし５のいずれかに記載の半導体装置。
  7. 　前記第２電極は、前記第１保護層から露出している、請求項６に記載の半導体装置。
  8. 　前記第１端子は、前記第１流路に接している、請求項７に記載の半導体装置。
  9. 　前記第１方向において、前記第２端子と前記第１流路との間には第２流路が設けられており、
    　前記第２流路は、前記第１流路につながっており、
    　前記第２端子は、前記第２流路に接している、請求項８に記載の半導体装置。
  10. 　前記第２端子と前記第２電極とを導電接合する第２接合層をさらに備える、請求項９に記載の半導体装置。
  11. 　前記第１保護層は、前記第２端子に接している、請求項１０に記載の半導体装置。
  12. 　前記第２接合層は、前記第１保護層に接している、請求項１１に記載の半導体装置。
  13. 　前記第１方向に視て、前記第１保護層は、前記第１半導体素子の周縁の全体を覆っている、請求項１１に記載の半導体装置。
  14. 　筐体をさらに備え、
    　前記第１端子および前記第２端子は、前記筐体に支持されており、
    　前記筐体には、前記第１流路および前記第２流路を含む中空部が設けられている、請求項９に記載の半導体装置。
  15. 　前記第２端子につながる第２放熱部材をさらに備え、
    　前記第２放熱部材は、前記第２端子を基準として前記第１半導体素子とは反対側に位置しており、
    　前記第２放熱部材は、前記中空部に収容されている、請求項１４に記載の半導体装置。
  16. 　第１端子の第１方向の一方側に第１放熱部材を導電接合する第１工程と、
    　第２端子に第１半導体素子を導電接合する第２工程と、
    　前記第１半導体素子の一部を覆うとともに、絶縁体である第１保護層を形成する第３工程と、
    　前記第１放熱部材を前記第１半導体素子に導通させる第４工程と、を備え、
    　前記第１半導体素子は、前記第１方向において前記第２端子に対向する側とは反対側に位置する第１電極を有し、
    　前記第１放熱部材は、前記第１方向において前記第１端子に対向する側とは反対側に位置する第１端部を有し、
    　前記第３工程では、前記第１電極が露出する第１開口を前記第１保護層に設け、
    　前記第４工程では、前記第１端部を前記第１開口に挿入することにより前記第１放熱部材を前記第１電極に導通させ、
    　前記第４工程では、前記第１方向において前記第１半導体素子と前記第１端子との間に位置しており、かつ前記第１放熱部材が収容される第１流路を設け、
    　前記第４工程では、前記第１開口において、前記第１端部と前記第１保護層との間に隙間を設ける、半導体装置の製造方法。
  17. 　前記第３工程では、形成された前記第１保護層が前記第２端子に接触するようにする、請求項１６に記載の半導体装置の製造方法。
  18. 　駆動源と、
    　請求項６に記載の半導体装置と、を具備しており、
    　前記半導体装置は、前記駆動源に導通している、車両。
PCT/JP2024/039059 2023-11-09 2024-11-01 半導体装置、半導体装置の製造方法、および車両 Pending WO2025100355A1 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2023-191442 2023-11-09
JP2023191442 2023-11-09

Publications (1)

Publication Number Publication Date
WO2025100355A1 true WO2025100355A1 (ja) 2025-05-15

Family

ID=95695764

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2024/039059 Pending WO2025100355A1 (ja) 2023-11-09 2024-11-01 半導体装置、半導体装置の製造方法、および車両

Country Status (1)

Country Link
WO (1) WO2025100355A1 (ja)

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0745761A (ja) * 1993-07-30 1995-02-14 Takeo Yoshino 液冷式ハイブリッドｉｃ
JPH11204703A (ja) * 1998-01-09 1999-07-30 Toshiba Corp 半導体モジュール
JP2005019849A (ja) * 2003-06-27 2005-01-20 Nissan Motor Co Ltd 半導体冷却装置
JP2011181879A (ja) * 2010-02-04 2011-09-15 Denso Corp 半導体装置およびその製造方法
JP2013149805A (ja) * 2012-01-19 2013-08-01 Fuji Electric Co Ltd 半導体装置および半導体装置の製造方法
JP2020088019A (ja) * 2018-11-16 2020-06-04 日立オートモティブシステムズ株式会社 パワー半導体モジュール、電力変換装置およびパワー半導体モジュールの製造方法
US20200312737A1 (en) * 2019-03-29 2020-10-01 At&S Austria Technology & Systemtechnik Aktiengesellschaft Component Carrier With Embedded Semiconductor Component and Embedded Highly-Conductive Block Which are Mutually Coupled

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0745761A (ja) * 1993-07-30 1995-02-14 Takeo Yoshino 液冷式ハイブリッドｉｃ
JPH11204703A (ja) * 1998-01-09 1999-07-30 Toshiba Corp 半導体モジュール
JP2005019849A (ja) * 2003-06-27 2005-01-20 Nissan Motor Co Ltd 半導体冷却装置
JP2011181879A (ja) * 2010-02-04 2011-09-15 Denso Corp 半導体装置およびその製造方法
JP2013149805A (ja) * 2012-01-19 2013-08-01 Fuji Electric Co Ltd 半導体装置および半導体装置の製造方法
JP2020088019A (ja) * 2018-11-16 2020-06-04 日立オートモティブシステムズ株式会社 パワー半導体モジュール、電力変換装置およびパワー半導体モジュールの製造方法
US20200312737A1 (en) * 2019-03-29 2020-10-01 At&S Austria Technology & Systemtechnik Aktiengesellschaft Component Carrier With Embedded Semiconductor Component and Embedded Highly-Conductive Block Which are Mutually Coupled

Similar Documents

Publication Publication Date Title
CN108364942B (zh) 半导体器件
US12068235B2 (en) Semiconductor device
WO2012039114A1 (ja) 回路装置
US10903138B2 (en) Semiconductor device and method of manufacturing the same
WO2012039115A1 (ja) 回路装置
US20240096730A1 (en) Semiconductor Module Having Double Sided Heat Dissipation Structure and Method for Fabricating the Same
JP7019024B2 (ja) 半導体装置及び電力変換装置
US20260018491A1 (en) Semiconductor module and vehicle
WO2025100355A1 (ja) 半導体装置、半導体装置の製造方法、および車両
WO2024176740A1 (ja) 半導体装置および車両
US12543576B2 (en) Semiconductor device
WO2025100272A1 (ja) 半導体装置および車両
WO2025094732A1 (ja) 半導体装置および車両
US20260090384A1 (en) Semiconductor device and vehicle
KR20240017263A (ko) 양면 방열 구조를 갖는 반도체 모듈 및 그 제조 방법
US20260101750A1 (en) Semiconductor device and vehicle
WO2025094758A1 (ja) 半導体装置および車両
JP2025179918A (ja) 半導体装置および車両
WO2025177840A1 (ja) 半導体装置および車両
US20250233085A1 (en) Semiconductor device
US20240071898A1 (en) Semiconductor device and semiconductor device manufacturing method
US20260075923A1 (en) Semiconductor apparatus
US20240234348A9 (en) Semiconductor device, power conversion device, and method of manufacturing semiconductor device
WO2025004780A1 (ja) 半導体装置、半導体モジュールおよび車両
EP4708357A1 (en) Semiconductor device, method for manufacturing semiconductor device, and vehicle

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 24888651

Country of ref document: EP

Kind code of ref document: A1