WO2025062882A1 - 半導体装置およびその製造方法 - Google Patents

半導体装置およびその製造方法 Download PDF

Info

Publication number
WO2025062882A1
WO2025062882A1 PCT/JP2024/028855 JP2024028855W WO2025062882A1 WO 2025062882 A1 WO2025062882 A1 WO 2025062882A1 JP 2024028855 W JP2024028855 W JP 2024028855W WO 2025062882 A1 WO2025062882 A1 WO 2025062882A1
Authority
WO
WIPO (PCT)
Prior art keywords
semiconductor
cutting tool
dicing
semiconductor device
glass member
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
PCT/JP2024/028855
Other languages
English (en)
French (fr)
Inventor
崇 吉原
圭司 松本
孝 林田
威治 西島
祥治 浦川
孝二 河浪
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Semiconductor Solutions Corp
Original Assignee
Sony Semiconductor Solutions Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Semiconductor Solutions Corp filed Critical Sony Semiconductor Solutions Corp
Priority to CN202480058277.1A priority Critical patent/CN121844745A/zh
Publication of WO2025062882A1 publication Critical patent/WO2025062882A1/ja
Anticipated expiration legal-status Critical
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P50/00—Etching of wafers, substrates or parts of devices
    • H10P50/20—Dry etching; Plasma etching; Reactive-ion etching
    • H10P50/24—Dry etching; Plasma etching; Reactive-ion etching of semiconductor materials
    • H10P50/242—Dry etching; Plasma etching; Reactive-ion etching of semiconductor materials of Group IV materials
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P95/00—Generic processes or apparatus for manufacture or treatments not covered by the other groups of this subclass

Definitions

  • This disclosure relates to a semiconductor device and a method for manufacturing the same.
  • a known structure for semiconductor devices is a laminated structure in which a semiconductor part on which a semiconductor element is formed, a resin member, and a glass member are laminated in that order.
  • the manufacturing process for semiconductor devices having such a laminated structure includes a dicing process in which a semiconductor wafer is cut into individual semiconductor chips.
  • the semiconductor part, resin part, and glass part that are attached to the dicing tape are all processed at once using a blade.
  • This disclosure provides a semiconductor device and a method for manufacturing the same that can improve manufacturing yields.
  • a semiconductor device includes a semiconductor section in which a semiconductor element is formed, a resin member laminated on the semiconductor section, and a glass member laminated on the resin member.
  • a concave curved surface is formed on the side surface of the glass member.
  • the side surface of the semiconductor section is located inside the side surface of the glass member.
  • the semiconductor element may be a light receiving element, a solid-state imaging element, or a light emitting element.
  • a method for manufacturing a semiconductor device includes: a semiconductor wafer in which a glass member, a resin member, and a semiconductor portion in which a semiconductor element is formed are laminated, the semiconductor wafer being adhered to a dicing tape; Selectively etching the semiconductor portion with respect to the resin member; performing a first dicing process for dicing the resin member exposed by etching the semiconductor portion to a middle point of the glass member; inverting the semiconductor wafer so that the glass member is an uppermost layer; A second dicing process is performed to dice the uppermost glass member.
  • the semiconductor portion may be etched by generating plasma in a chamber that contains the semiconductor wafer and introducing an etching gas having a selectivity to the resin member into the chamber.
  • the etching gas may include SF 6 (sulfur hexafluoride) or C 4 F 8 (octafluorocyclobutane).
  • the blade width of the cutting tool used in the first dicing process may be different from the blade width of the cutting tool used in the second dicing process.
  • the blade width of the cutting tool used in the second dicing process may be greater than the blade width of the cutting tool used in the first dicing process.
  • the blade width of the cutting tool used in the second dicing process may be smaller than the blade width of the cutting tool used in the first dicing process.
  • the blade width of the cutting tool used in the first dicing process may be the same as the blade width of the cutting tool used in the second dicing process.
  • the semiconductor portion may be etched using the protective film as a mask.
  • the first dicing process may involve dicing to the middle of the glass member.
  • 1 is a cross-sectional view showing a schematic structure of a semiconductor device according to a first embodiment.
  • 4A to 4C are cross-sectional views showing a step of bonding a semiconductor wafer to a dicing tape.
  • 11 is a cross-sectional view showing a step of applying a protective film to the upper surface of the semiconductor portion.
  • 11A to 11C are cross-sectional views showing a step of removing a part of the protective film.
  • 10A to 10C are cross-sectional views showing a process of selectively dicing a semiconductor portion by plasma dicing.
  • 11A to 11C are cross-sectional views showing a step of removing a protective film by a cleaning process.
  • FIG. 4 is a cross-sectional view showing a first dicing process step of the first embodiment.
  • FIG. 1A to 1C are cross-sectional views showing a semiconductor wafer inversion step.
  • 5 is a cross-sectional view showing a second dicing process step in the first embodiment.
  • FIG. 11A to 11C are cross-sectional views for explaining a manufacturing method of a semiconductor device according to a comparative example.
  • 13 is a cross-sectional view showing a first dicing process step of the second embodiment.
  • FIG. FIG. 11 is a cross-sectional view showing a second dicing process step in the second embodiment.
  • FIG. 13 is a cross-sectional view showing a second dicing process step in the third embodiment.
  • First Embodiment Fig. 1 is a cross-sectional view showing a schematic structure of a semiconductor device according to a first embodiment.
  • the semiconductor device 1 shown in Fig. 1 includes a semiconductor section 10, a resin member 20, and a glass member 30. Each layer will be described below.
  • the semiconductor section 10 is a silicon semiconductor section in which semiconductor elements are formed.
  • the semiconductor elements include light receiving elements, solid-state imaging elements, and light emitting elements.
  • the light receiving elements include photodiodes and phototransistors.
  • the solid-state imaging elements include CCD (Charge-Coupled Device) and CMOS (Complementary Metal Oxide Semiconductor) image sensors.
  • the light emitting elements include light emitting diodes.
  • the resin member 20 is laminated on the semiconductor part 10.
  • the resin member 20 is, for example, an adhesive that bonds the semiconductor part 10 and the glass member 30. This adhesive is optically transparent.
  • the glass member 30 is laminated on the resin member 20.
  • the semiconductor element provided in the semiconductor section 10 is a light receiving element or a solid-state imaging element
  • the glass member 30 functions as a lens that focuses incident light toward the semiconductor element.
  • a concave curved surface 31 is formed on the upper part of the side surface of the glass member 30. This concave curved surface 31 is formed by removing a part of the side surface of the glass member 30 in the blade dicing process described below.
  • the relationship in magnitude between the thickness t1 of the semiconductor portion 10, the thickness t2 of the resin member 20, and the thickness t3 of the glass member 30 is t3>t1>t2.
  • the width w1 of the semiconductor portion 10 is smaller than the width w2 of the glass member 30.
  • the outermost periphery of the semiconductor device 1 becomes the glass member 30. That is, the side of the semiconductor portion 10 is located inside the side of the glass member 30. Therefore, when a horizontal impact is applied to the semiconductor device 1, the impact is directly received by the glass member 30, and the impact on the semiconductor portion 10 is mitigated. This reduces the risk of damage to the semiconductor portion 10, which is more fragile than the glass member 30. This makes it possible to prevent a deterioration in manufacturing yield.
  • the semiconductor wafer 100 is adhered to the dicing tape 40.
  • the semiconductor wafer 100 has a glass member 30, a resin member 20, and a semiconductor section 10 laminated thereon.
  • the glass member 30 is made into the dicing tape 40.
  • the resin member 20 is laminated on the glass member 30.
  • the semiconductor section 10 is laminated on the resin member 20.
  • a protective film 50 is applied to the upper surface of the semiconductor portion 10.
  • the protective film 50 is made of, for example, propylene glycol monomethyl ether (PGME) or a light absorbing agent.
  • a portion of the protective film 50 is removed.
  • the portion of the protective film 50 to be removed is the dicing portion.
  • the protective film 50 can be removed by, for example, laser irradiation.
  • the semiconductor portion 10 is selectively diced by plasma dicing.
  • plasma dicing the semiconductor wafer 100 is first accommodated in a chamber 200.
  • a high voltage is applied to an electrode (not shown) provided in the chamber 200 to generate plasma 201.
  • an etching gas 202 is introduced into the chamber 200 in a state in which the plasma 201 is generated, the semiconductor portion 10 is diced by plasma etching using the protective film 50 as a mask.
  • etching gas 202 a gas species such as SF 6 (sulfur hexafluoride) or C 4 F 8 (octafluorocyclobutane) that can obtain an etching selectivity between silicon, which is the material of the semiconductor portion 10, and the material of the resin member 20 is used.
  • SF 6 sulfur hexafluoride
  • C 4 F 8 octafluorocyclobutane
  • the protective film 50 is removed by a cleaning process using a specific chemical.
  • a first dicing process is performed.
  • a cutting tool 301 is used to dice from the surface of the resin member 20 exposed by dicing the semiconductor portion 10 to the middle of the glass member 30.
  • a tapered groove is formed so that the resin member 20 will be wider than the semiconductor portion 10 after singulation.
  • the cutting tool 301 may be, for example, a dicing blade, a laser cutter, an ultrasonic cutter, a wire saw, or a water jet.
  • the end position of dicing by the cutting tool 301 is, for example, the middle position of the glass member 30.
  • the semiconductor wafer 100 is inverted 180 degrees relative to the dicing tape 40.
  • a second dicing process is performed.
  • the remaining portion of the glass member 30 is diced using a cutting tool 302.
  • the cutting tool 302 can be, for example, a dicing blade, a laser cutter, an ultrasonic cutter, a wire saw, a water jet, or the like.
  • the blade width w4 of the cutting tool 302 is greater than the blade width w3 of the cutting tool 301.
  • FIG. 10 a method for manufacturing a semiconductor device according to a comparative example will be described with reference to FIG. 10. Note that in FIG. 10, components similar to those in this embodiment are given the same reference numerals, and detailed descriptions will be omitted.
  • the semiconductor part 10, the resin member 20, and the glass member 30 are diced together using a dicing blade 303.
  • a dicing blade 303 since the rigidity of each material of the semiconductor part 10, the resin member 20, and the glass member 30 differs, delamination may occur at the interface between the semiconductor part 10 and the resin member 20 and at the interface between the resin member 20 and the glass member 30.
  • chipping may occur at the interface between the glass member 30 and the dicing tape 40 as the dicing blade 303 cuts a part of the dicing tape 40.
  • half-cut dicing is performed using a cutting tool 301 to dice from the processed surface after plasma dicing to the middle of the glass member 30.
  • the entire glass member 30 is not diced as in the comparative example. Therefore, the dicing tape 40 does not get caught, and it is possible to stably blade diced the interface between the resin member 20 and the glass member 30. Also, because the dicing tape 40 is not cut as in the comparative example, chipping can be avoided.
  • the glass member 30 is inverted so that it becomes the top layer, and only the glass member 30 is diced using a cutting tool 302. This prevents chipping from occurring because the dicing tape 40 is not cut. Also, the dicing conditions can be set according to the characteristics of the glass member 30, making it possible to maximize the processing speed.
  • this embodiment can suppress the occurrence of interface peeling and chipping. This reduces dicing process defects, making it possible to improve manufacturing yields.
  • the blade width w4 of the cutting tool 302 that dices the glass member 30 is larger than the blade width w3 of the cutting tool 301 that dices the resin member 20 and a portion of the glass member 30. This makes it easier to align the processing by the cutting tool 302 and makes it possible to shorten the dicing time. Furthermore, because a cutting tool 301 with a narrow blade width is used to dices the resin member 20, the plasma etching width of the semiconductor portion 10 can be made smaller. This makes it possible to shorten the etching time.
  • Second Embodiment A second embodiment of the present disclosure will be described. Here, the description will be centered on a method for manufacturing a semiconductor device according to the present embodiment.
  • the process up to the step of selectively dicing the semiconductor portion 10 by plasma dicing is the same as in the first embodiment.
  • a cutting tool 302 is used to dice from the surface of the resin member 20 to partway through the glass member 30.
  • a cutting tool 301 is used to dice the glass member 30 after inversion. That is, in this embodiment, the cutting tool used in the dicing process is interchangeable with that in the first embodiment.
  • the semiconductor portion 10 is etched by plasma dicing using an etching gas 202 that has a selectivity with respect to the resin member 20. This makes it possible to suppress peeling at the interface between the semiconductor portion 10 and the resin member 20.
  • the dicing tape 40 does not get caught, and it is possible to stably blade-dic the interface between the resin member 20 and the glass member 30. Also, because the dicing tape 40 is not cut, chipping can be avoided. Furthermore, by using cutting tool 302, which has a wider blade width than cutting tool 301, it becomes easier to align the second dicing process.
  • the semiconductor wafer 100 is also inverted so that the glass member 30 is the top layer. Therefore, even if the glass member 30 is diced using the cutting tool 301 instead of the cutting tool 302, the dicing tape 40 is not cut. This makes it possible to prevent chipping.
  • the process up to the step of performing the first dicing process using the cutting tool 301 is the same as in the first embodiment.
  • the second dicing process of this embodiment differs from the first embodiment in that, as shown in FIG. 14, a cutting tool 301 is used to dice the glass member 30 after inversion. That is, in this embodiment, both the first dicing process and the second dicing process are performed using the cutting tool 301. Note that, in this embodiment, these two dicing processes may also be performed using the cutting tool 302.
  • the semiconductor portion 10 is etched by plasma dicing using an etching gas 202 that has a selectivity with respect to the resin member 20. This makes it possible to suppress peeling at the interface between the semiconductor portion 10 and the resin member 20.
  • the first dicing process using the cutting tool 301 does not cause the dicing tape 40 to get caught, as in the first embodiment, and makes it possible to stably perform half-cut dicing at the interface between the resin member 20 and the glass member 30. Furthermore, because the dicing tape 40 is not cut, chipping can also be suppressed.
  • the semiconductor wafer 100 is inverted so that the glass member 30 is the uppermost layer. Therefore, even if the glass member 30 is diced using cutting tool 301 instead of cutting tool 302, the dicing tape 40 is not cut. This makes it possible to prevent chipping from occurring. Also, if positional accuracy is ensured, it is possible to reduce unevenness on the side surface of the glass member 30 due to the processed shape. Furthermore, since it is no longer necessary to replace the cutting tool before dicing the glass member 30, it is possible to shorten the work time.
  • present technology is not limited to the above-mentioned embodiments, but also includes configurations in which the configurations disclosed in the above-mentioned embodiments are substituted with each other or in different combinations, publicly known technologies, and configurations in which the configurations disclosed in the above-mentioned embodiments are substituted with each other or in different combinations. Furthermore, the technical scope of the present technology is not limited to the above-mentioned embodiments, but extends to the matters set forth in the claims and their equivalents.
  • this technology can be configured as follows:
  • a semiconductor portion in which a semiconductor element is formed a resin member laminated on the semiconductor portion; a glass member laminated on the resin member, a concave curved surface is formed on a side surface of the glass member;
  • the semiconductor element is a light receiving element, a solid-state imaging element, or a light emitting element.
  • a semiconductor wafer in which a glass member, a resin member, and a semiconductor portion in which a semiconductor element is formed are laminated is bonded to a dicing tape; Selectively etching the semiconductor portion with respect to the resin member; performing a first dicing process for dicing the resin member exposed by etching the semiconductor portion to a middle point of the glass member; inverting the semiconductor wafer so that the glass member is an uppermost layer; A second dicing process is performed to dice the uppermost glass member.
  • etching gas contains SF 6 (sulfur hexafluoride) or C 4 F 8 (octafluorocyclobutane).

Landscapes

  • Dicing (AREA)

Abstract

［課題］製造歩留まりを改善することが可能な半導体装置を提供する。 ［解決手段］本開示の一実施形態に係る半導体装置は、半導体素子が形成された半導体部と、半導体部上に積層された樹脂部材と、樹脂部材上に積層されたガラス部材と、を備える。この半導体装置において、ガラス部材の側面には凹曲面が形成されている。また、この半導体装置において、半導体部の側面が、ガラス部材の側面に対して内側に位置している。

Description

半導体装置およびその製造方法
　本開示は、半導体装置およびその製造方法に関する。
　半導体装置の構造として、半導体素子が形成された半導体部と、樹脂部材と、ガラス部材とをこの順番で積層する積層構造が知られている。このような積層構造を有する半導体装置の製造工程には、半導体ウェハから半導体チップに個片化するダイシング加工がある。
　従来のダイシング加工では、ブレードによって、ダイシングテープに接着された半導体部、樹脂部材、およびガラス部材を一括加工する。
特開２０２２－１９９３５号公報
　半導体部、樹脂部材、およびガラス部材から成る積層体を一括加工すると、各層の材料特性の違いによって、半導体部と樹脂部材との界面や、樹脂部材とガラス部材との界面において、層間剥離が発生する場合がある。また、ブレードがダイシングテープを切削することによって、ガラス部材にチッピングが発生する場合もある。層間剥離やチッピングといったダイシング加工不良は、製造歩留まりの低下を招くおそれがある。
　本開示は、製造歩留まりを改善することが可能な半導体装置およびその製造方法を提供する。
　本開示の一実施形態に係る半導体装置は、半導体素子が形成された半導体部と、半導体部上に積層された樹脂部材と、樹脂部材上に積層されたガラス部材と、を備える。この半導体装置において、ガラス部材の側面には凹曲面が形成されている。また、この半導体装置において、半導体部の側面が、ガラス部材の側面に対して内側に位置している。
　前記半導体素子が、受光素子、固体撮像素子、または発光素子であってもよい。
　本開示の一実施形態に係る半導体装置の製造方法は、
　ガラス部材と、樹脂部材と、半導体素子が形成された半導体部とを積層した半導体ウェハをダイシングテープに接着し、
　前記樹脂部材に対して前記半導体部を選択的にエッチングし、
　前記半導体部のエッチングによって露出した前記樹脂部材から前記ガラス部材の途中までダイシングする第１ダイシング加工を行い、
　前記ガラス部材が最上層になるように前記半導体ウェハを反転し、
　前記最上層の前記ガラス部材をダイシングする第２ダイシング加工を行う。
　前記半導体ウェハを収容するチャンバ内にプラズマを発生させた状態で、前記樹脂部材に対して選択比を有するエッチングガスを前記チャンバ内に導入することによって、前記半導体部をエッチングしてもよい。
　前記エッチングガスが、ＳＦ６（六フッ化硫黄）またはＣ４Ｆ８（オクタフルオロシクロブタン）を含んでいてもよい。
　前記第１ダイシング加工で用いる切削器具のブレード幅が、前記第２ダイシング加工で用いる切削器具のブレード幅と異なっていてもよい。
　前記第２ダイシング加工で用いる切削器具のブレード幅が、前記第１ダイシング加工で用いる切削器具のブレード幅よりも大きくてもよい。
　前記第２ダイシング加工で用いる切削器具のブレード幅が、前記第１ダイシング加工で用いる切削器具のブレード幅よりも小さくてもよい。
　前記第１ダイシング加工で用いる切削器具のブレード幅が、前記第２ダイシング加工で用いる切削器具のブレード幅と同じであってもよい。
　前記半導体部上に保護膜を形成し、
　前記保護膜をマスクとして用いて前記半導体部をエッチングしてもよい。
　前記第１ダイシング加工は、前記ガラス部材の中間までダイシングしてもよい。
第１実施形態に係る半導体装置の概略的な構造を示す断面図である。 半導体ウェハをダイシングテープに接着する工程を示す断面図である。 半導体部の上面に保護膜を塗布する工程を示す断面図である。 保護膜の一部を除去する工程を示す断面図である。 プラズマダイシングによって、半導体部を選択的にダイシングする工程を示す断面図である。 洗浄処理によって保護膜を除去する工程を示す断面図である。 第１実施形態の第１ダイシング加工工程を示す断面図である。 半導体ウェハの反転工程を示す断面図である。 第１実施形態の第２ダイシング加工工程を示す断面図である。 比較例に係る半導体装置の製造方法を説明するための断面図である。 第２実施形態の第１ダイシング加工工程を示す断面図である。 第２実施形態の第２ダイシング加工工程を示す断面図である。 第３実施形態の第２ダイシング加工工程を示す断面図である。
　以下、図面を参照して、本開示に係る半導体装置の実施形態について説明する。ここでは、半導体装置の主要な構成部分を中心に説明するが、半導体装置には、図示又は説明されていない構成部分や機能が存在しうる。以下の説明は、図示又は説明されていない構成部分や機能を除外するものではない。
　（第１実施形態）
　図１は、第１実施形態に係る半導体装置の概略的な構造を示す断面図である。図１に示す半導体装置１は、半導体部１０と、樹脂部材２０と、ガラス部材３０と、を備える。以下、各層について説明する。
　半導体部１０は、半導体素子が形成されたシリコン半導体部である。この半導体素子には、受光素子、固体撮像素子、および発光素子などが含まれる。受光素子には、フォトダイオードや、フォトトランジスタなどが含まれる。固体撮像素子には、ＣＣＤ（Charge-Coupled Device ）や、ＣＭＯＳ（Complementary Metal Oxide Semiconductor）イメージセンサなどが含まれる。発光素子には、発光ダイオードなどが含まれる。
　樹脂部材２０は、半導体部１０上に積層されている。樹脂部材２０は、例えば半導体部１０とガラス部材３０とを接着する接着剤である。この接着剤は、光透過性を有する。
　ガラス部材３０は、樹脂部材２０上に積層されている。半導体部１０に設けられた半導体素子が、受光素子または固体撮像素子である場合、ガラス部材３０は、半導体素子へ向けて入射光を集光するレンズとして機能する。また、ガラス部材３０の側面の上部には、凹曲面３１が形成されている。この凹曲面３１は、後述するブレードダイシング工程においてガラス部材３０の側面の一部を削り取ることによって形成される。
　上記のように構成された半導体装置１において、半導体部１０の厚さｔ１、樹脂部材２０の厚さｔ２、ガラス部材３０の厚さｔ３の大小関係は、ｔ３＞ｔ１＞ｔ２である。
　また、半導体部１０の幅ｗ１は、ガラス部材３０の幅ｗ２よりも小さい。この場合、半導体装置１の最外周部がガラス部材３０となる。すなわち、半導体部１０の側面が、ガラス部材３０の側面に対して内側に位置する。そのため、半導体装置１に対して水平方向の衝撃が加わったときに、ガラス部材３０がその衝撃を直接受けることになり、半導体部１０への衝撃は緩和される。そのため、ガラス部材３０に比べて割れやすい半導体部１０の破損リスクが低減される。これにより、製造歩留まりの悪化を防ぐことができる。
　以下、図２～図１０を参照して上述した半導体装置１の製造方法について説明する。ここでは、半導体ウェハから半導体チップに個片化する加工工程について説明する。
　まず、図２に示すように、半導体ウェハ１００をダイシングテープ４０に接着する。半導体ウェハ１００には、ガラス部材３０、樹脂部材２０、および半導体部１０が、積層されている。ガラス部材３０は、ダイシングテープ４０にされている。ガラス部材３０上には、樹脂部材２０が積層されている。樹脂部材２０上には、半導体部１０が積層されている。
　次に、図３に示すように、半導体部１０の上面に保護膜５０を塗布する。保護膜５０は、例えばプロピレングリコールモノメチルエーテル（ＰＧＭＥ：Propylene glycol monomethyl ether)または吸光剤で構成される。
　次に、図４に示すように、保護膜５０の一部を除去する。保護膜５０の除去箇所は、ダイシング箇所である。保護膜５０は、例えばレーザー照射によって除去することができる。
　次に、図５に示すように、プラズマダイシングによって、半導体部１０を選択的にダイシングする。プラズマダイシングでは、まず、半導体ウェハ１００はチャンバ２００内に収容される。続いて、チャンバ２００内に設けられた電極（不図示）に高電圧を印加してプラズマ２０１を発生させる。プラズマ２０１を発生させた状態でエッチングガス２０２をチャンバ２００内に導入すると、保護膜５０をマスクとして用いるプラズマエッチングによって、半導体部１０がダイシングされる。エッチングガス２０２には、ＳＦ６（六フッ化硫黄）やＣ４Ｆ８（オクタフルオロシクロブタン）といった、半導体部１０の材料であるシリコンと樹脂部材２０の材料との間でエッチングの選択比が取れるガス種が用いられる。
　次に、図６に示すように、特定の薬剤を用いた洗浄処理によって、保護膜５０を除去する。
　次に、図７に示すように、第１ダイシング加工を行う。第１ダイシング加工では、切削器具３０１を用いて、半導体部１０のダイシングによって露出した樹脂部材２０の表面からガラス部材３０の途中までダイシングする。このとき、個片化後に樹脂部材２０が半導体部１０よりも幅広になるように、テーパ状の溝が形成される。なお、切削器具３０１には、例えばダイシングブレード、レーザー切断機、超音波切断機、ワイヤーソー、ウォータージェットなどを適用することができる。また、切削器具３０１によるダイシングの終端位置は、例えばガラス部材３０の中間位置である。
　次に、図８に示すように、ダイシングテープ４０に対して、半導体ウェハ１００を１８０度反転させる。
　最後に、図９に示すように、第２ダイシング加工を行う。第２ダイシング加工では、切削器具３０２を用いて、ガラス部材３０の残りの部分をダイシングする。これにより、半導体ウェハ１００は、半導体チップは個片化される。切削器具３０２には、切削器具３０１と同様に、例えばダイシングブレード、レーザー切断機、超音波切断機、ワイヤーソー、ウォータージェットなどを適用することができる。切削器具３０１および切削器具３０２がダイシングブレードである場合、切削器具３０２のブレード幅ｗ４は、切削器具３０１のブレード幅ｗ３よりも大きい。
　ここで、図１０を参照して比較例に係る半導体装置の製造方法について説明する。なお、図１０では、本実施形態と同様の構成要素には同じ符号を付し、詳細な説明を省略する。
　本比較例では、ダイシングブレード３０３を用いて、半導体部１０、樹脂部材２０、およびガラス部材３０を一括にダイシングする。このとき、半導体部１０、樹脂部材２０、およびガラス部材３０の各々の材料の剛性が異なるため、半導体部１０と樹脂部材２０との界面や、樹脂部材２０とガラス部材３０との界面において、層間剥離が発生する場合がある。また、ダイシングブレード３０３が、ダイシングテープ４０の一部を切削することによって、ガラス部材３０とダイシングテープ４０との界面でチッピングが発生する場合がある。
　そこで、本実施形態では、層間剥離やチッピングといったダイシング加工不良を回避するために、まず、樹脂部材２０に対して選択比を有するエッチングガス２０２を用いたプラズマダイシングによって、半導体部１０のみをエッチング加工する。これにより、半導体部１０と樹脂部材２０との界面の剥離を抑制することができる。
　次に、切削器具３０１を用いてプラズマダイシング後の加工面からガラス部材３０の中間までダイシングするハーフカットダイシングを行う。このハーフカットダイシングでは、比較例のようにガラス部材３０の全体をダイシングしない。そのため、ダイシングテープ４０の巻き込みがなく、樹脂部材２０とガラス部材３０との界面を安定してブレードダイシングすることが可能となる。また、比較例のようにダイシングテープ４０が切削されないので、チッピングも回避することができる。
　最後に、ガラス部材３０が最上層になるように反転し、切削器具３０２を用いてガラス部材３０のみをダイシングする。これにより、ダイシングテープ４０は切削されないので、チッピングの発生を防ぐことができる。また、ダイシング条件をガラス部材３０の特性に合わせて設定できるので、加工速度を最大化することが可能となる。
　上記の通り、本実施形態によれば、界面剥離やチッピングの発生を抑制することができる。これによりダイシング加工不良を低減できるため、製造歩留まりを改善することが可能となる。
　また、本実施形態では、ガラス部材３０をダイシングする切削器具３０２のブレード幅ｗ４が、樹脂部材２０およびガラス部材３０の一部をダイシングする切削器具３０１のブレード幅ｗ３よりも大きい。そのため、切削器具３０２による加工の位置合わせが容易になるとともに、ダイシング時間を短縮することが可能となる。さらに、樹脂部材２０のダイシングには、ブレード幅が狭い切削器具３０１を用いるため、半導体部１０のプラズマエッチング幅を小さくすることができる。これにより、エッチング時間を短縮することが可能となる。
　（第２実施形態）
　本開示の第２実施形態について説明する。ここでは、本実施形態に係る半導体装置の製造方法を中心に説明する。
　本実施形態では、プラズマダイシングによって、半導体部１０を選択的にダイシングする工程までは、第１実施形態と同じである。
　その一方で、本実施形態の第１ダイシング加工は、図１１に示すように、切削器具３０２を用いて、樹脂部材２０の表面からガラス部材３０の途中までダイシングする。また、本実施形態の第２ダイシング加工は、図１２に示すように、切削器具３０１を用いて、反転後のガラス部材３０をダイシングする。すなわち、本実施形態では、ダイシング加工で用いる切削器具が、第１実施形態と入れ替わっている。
　以上説明した本実施形態では、第１実施形態と同様に、樹脂部材２０に対して選択比を有するエッチングガス２０２を用いたプラズマダイシングによって、半導体部１０のみをエッチング加工する。これにより、半導体部１０と樹脂部材２０との界面の剥離を抑制することができる。
　また、切削器具３０１の代わりに切削器具３０２を用いてハーフカットダイシングを行っても、ダイシングテープ４０の巻き込みがなく、樹脂部材２０とガラス部材３０との界面を安定してブレードダイシングすることが可能となる。また、ダイシングテープ４０が切削されないので、チッピングも回避することができる。さらに、切削器具３０１よりもブレード幅の広い切削器具３０２を用いることによって、第２ダイシング加工の位置合わせが容易になる。
　また、本実施形態でもガラス部材３０が最上層になるように半導体ウェハ１００を反転する。そのため、切削器具３０２の代わりに切削器具３０１を用いてガラス部材３０をダイシングしても、ダイシングテープ４０は切削されない。これにより、チッピングの発生を防ぐことができる。
　上記の通り、本実施形態においても第１実施形態と同様に、界面剥離やチッピングの発生を抑制することができる。これにより、ダイシング加工不良が低減するため、製造歩留まりを改善することが可能となる。
　（第３実施形態）
　本開示の第３実施形態について説明する。ここでは、本実施形態に係る半導体装置の製造方法を中心に説明する。
　本実施形態では、切削器具３０１を用いて第１ダイシング加工を行う工程までは、第１実施形態と同じである。
　その一方で、本実施形態の第２ダイシング加工では、図１４に示すように、切削器具３０１を用いて、反転後のガラス部材３０をダイシングする点で第１実施形態と異なる。すなわち、本実施形態では、切削器具３０１を用いて第１ダイシング加工および第２ダイシング加工の両方を行う。なお、本実施形態では、切削器具３０２を用いてこれら２つのダイシング加工を行ってもよい。
　以上説明した本実施形態では、第１実施形態と同様に、樹脂部材２０に対して選択比を有するエッチングガス２０２を用いたプラズマダイシングによって、半導体部１０のみをエッチング加工する。これにより、半導体部１０と樹脂部材２０との界面の剥離を抑制することができる。
　また、切削器具３０１を用いた第１ダイシング加工によって、第１実施形態と同様に、ダイシングテープ４０の巻き込みがなく、樹脂部材２０とガラス部材３０との界面を安定してハーフカットダイシングすることが可能となる。また、ダイシングテープ４０が切削されないので、チッピングも抑制することができる。
　また、本実施形態でもガラス部材３０が最上層になるように半導体ウェハ１００を反転する。そのため、切削器具３０２の代わりに切削器具３０１を用いてガラス部材３０をダイシングしても、ダイシングテープ４０は切削されない。これにより、チッピングの発生を防ぐことができる。また、位置精度が確保されていれば、加工形状によるガラス部材３０の側面の凹凸を減らすことが可能である。さらに、ガラス部材３０をダイシングする前に切削器具を交換する作業が不要になるため、作業時間を短縮することが可能となる。
　上記の通り、本実施形態においても第１実施形態と同様に、界面剥離やチッピングの発生を抑制することができる。これにより、ダイシング加工不良が低減するので、製造歩留まりを改善することが可能となる。
　なお、本技術は上述した各実施形態に限られず、上述した各実施形態の中で開示した各構成を相互に置換したり組み合わせを変更したりした構成、公知技術並びに上述した各実施形態の中で開示した各構成を相互に置換したり組み合わせを変更したりした構成、等も含まれる。また、本技術の技術的範囲は上述した各実施形態に限定されず，特許請求の範囲に記載された事項とその均等物まで及ぶものである。
　また、本技術は以下のような構成を取ることができる。
（１）　半導体素子が形成された半導体部と、
　前記半導体部上に積層された樹脂部材と、
　前記樹脂部材上に積層されたガラス部材と、を備え、
　前記ガラス部材の側面に凹曲面が形成され、
　前記半導体部の側面が、前記ガラス部材の側面に対して内側に位置する、半導体装置。
（２）　前記半導体素子が、受光素子、固体撮像素子、または発光素子である、（１）に記載の半導体装置。
（３）　ガラス部材と、樹脂部材と、半導体素子が形成された半導体部とを積層した半導体ウェハをダイシングテープに接着し、
　前記樹脂部材に対して前記半導体部を選択的にエッチングし、
　前記半導体部のエッチングによって露出した前記樹脂部材から前記ガラス部材の途中までダイシングする第１ダイシング加工を行い、
　前記ガラス部材が最上層になるように前記半導体ウェハを反転し、
　前記最上層の前記ガラス部材をダイシングする第２ダイシング加工を行う、半導体装置の製造方法。
（４）　前記半導体ウェハを収容するチャンバ内にプラズマを発生させた状態で、前記樹脂部材に対して選択比を有するエッチングガスを前記チャンバ内に導入することによって、前記半導体部をエッチングする、（３）に記載の半導体装置の製造方法。
（５）　前記エッチングガスが、ＳＦ６（六フッ化硫黄）またはＣ４Ｆ８（オクタフルオロシクロブタン）を含む、（４）に記載の半導体装置の製造方法。
（６）　前記第１ダイシング加工で用いる切削器具のブレード幅が、前記第２ダイシング加工で用いる切削器具のブレード幅と異なる、（３）から（５）のいずれかに記載の半導体装置の製造方法。
（７）　前記第２ダイシング加工で用いる切削器具のブレード幅が、前記第１ダイシング加工で用いる切削器具のブレード幅よりも大きい、（６）に記載の半導体装置の製造方法。
（８）　前記第２ダイシング加工で用いる切削器具のブレード幅が、前記第１ダイシング加工で用いる切削器具のブレード幅よりも小さい、（６）に記載の半導体装置の製造方法。
（９）　前記第１ダイシング加工で用いる切削器具のブレード幅が、前記第２ダイシング加工で用いる切削器具のブレード幅と同じである、（３）から（５）のいずれかに記載の半導体装置の製造方法。
（１０）　前記半導体部上に保護膜を形成し、
　前記保護膜をマスクとして用いて前記半導体部をエッチングする、（３）から（９）のいずれかに記載の半導体装置の製造方法。
（１１）　前記第１ダイシング加工は、前記ガラス部材の中間までダイシングする、（３）から（１０）のいずれかに記載の半導体装置の製造方法。
　１：半導体装置
　１０：半導体部
　２０：樹脂部材
　３０：ガラス部材
　３１：凹曲面
　４０：ダイシングテープ
　５０：保護膜
　２００：チャンバ
　２０１：プラズマ
　２０２：エッチングガス
　３０１：切削器具
　３０２：切削器具

Claims (11)

  1. 　半導体素子が形成された半導体部と、
    　前記半導体部上に積層された樹脂部材と、
    　前記樹脂部材上に積層されたガラス部材と、を備え、
    　前記ガラス部材の側面に凹曲面が形成され、
    　前記半導体部の側面が、前記ガラス部材の側面に対して内側に位置する、半導体装置。
  2. 　前記半導体素子が、受光素子、固体撮像素子、または発光素子である、請求項１に記載の半導体装置。
  3. 　ガラス部材と、樹脂部材と、半導体素子が形成された半導体部とを積層した半導体ウェハをダイシングテープに接着し、
    　前記樹脂部材に対して前記半導体部を選択的にエッチングし、
    　前記半導体部のエッチングによって露出した前記樹脂部材から前記ガラス部材の途中までダイシングする第１ダイシング加工を行い、
    　前記ガラス部材が最上層になるように前記半導体ウェハを反転し、
    　前記最上層の前記ガラス部材をダイシングする第２ダイシング加工を行う、半導体装置の製造方法。
  4. 　前記半導体ウェハを収容するチャンバ内にプラズマを発生させた状態で、前記樹脂部材に対して選択比を有するエッチングガスを前記チャンバ内に導入することによって、前記半導体部をエッチングする、請求項３に記載の半導体装置の製造方法。
  5. 　前記エッチングガスが、ＳＦ６（六フッ化硫黄）またはＣ４Ｆ８（オクタフルオロシクロブタン）を含む、請求項４に記載の半導体装置の製造方法。
  6. 　前記第１ダイシング加工で用いる切削器具のブレード幅が、前記第２ダイシング加工で用いる切削器具のブレード幅と異なる、請求項３に記載の半導体装置の製造方法。
  7. 　前記第２ダイシング加工で用いる切削器具のブレード幅が、前記第１ダイシング加工で用いる切削器具のブレード幅よりも大きい、請求項６に記載の半導体装置の製造方法。
  8. 　前記第２ダイシング加工で用いる切削器具のブレード幅が、前記第１ダイシング加工で用いる切削器具のブレード幅よりも小さい、請求項６に記載の半導体装置の製造方法。
  9. 　前記第１ダイシング加工で用いる切削器具のブレード幅が、前記第２ダイシング加工で用いる切削器具のブレード幅と同じである、請求項３に記載の半導体装置の製造方法。
  10. 　前記半導体部上に保護膜を形成し、
    　前記保護膜をマスクとして用いて前記半導体部をエッチングする、請求項３に記載の半導体装置の製造方法。
  11. 　前記第１ダイシング加工は、前記ガラス部材の中間までダイシングする、請求項３に記載の半導体装置の製造方法。
PCT/JP2024/028855 2023-09-19 2024-08-13 半導体装置およびその製造方法 Pending WO2025062882A1 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202480058277.1A CN121844745A (zh) 2023-09-19 2024-08-13 半导体装置及其制造方法

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2023151719 2023-09-19
JP2023-151719 2023-09-19

Publications (1)

Publication Number Publication Date
WO2025062882A1 true WO2025062882A1 (ja) 2025-03-27

Family

ID=95072661

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2024/028855 Pending WO2025062882A1 (ja) 2023-09-19 2024-08-13 半導体装置およびその製造方法

Country Status (2)

Country Link
CN (1) CN121844745A (ja)
WO (1) WO2025062882A1 (ja)

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006339481A (ja) * 2005-06-03 2006-12-14 Oki Electric Ind Co Ltd 接合基板の切断方法およびチップ
JP2008166632A (ja) * 2006-12-29 2008-07-17 Manabu Bonshihara 固体撮像装置及びその製造方法並びにカメラモジュール
JP2010177569A (ja) * 2009-01-30 2010-08-12 Panasonic Corp 光学デバイス及びその製造方法
JP2017130610A (ja) * 2016-01-22 2017-07-27 ソニー株式会社 イメージセンサ、製造方法、及び、電子機器
US20170358537A1 (en) * 2016-06-14 2017-12-14 Freescale Semiconductor, Inc. Method of wafer dicing for backside metallization
US20200333542A1 (en) * 2019-04-22 2020-10-22 Xintec Inc. Optical chip package and method for forming the same
JP2021100046A (ja) * 2019-12-23 2021-07-01 日亜化学工業株式会社 発光素子の製造方法

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006339481A (ja) * 2005-06-03 2006-12-14 Oki Electric Ind Co Ltd 接合基板の切断方法およびチップ
JP2008166632A (ja) * 2006-12-29 2008-07-17 Manabu Bonshihara 固体撮像装置及びその製造方法並びにカメラモジュール
JP2010177569A (ja) * 2009-01-30 2010-08-12 Panasonic Corp 光学デバイス及びその製造方法
JP2017130610A (ja) * 2016-01-22 2017-07-27 ソニー株式会社 イメージセンサ、製造方法、及び、電子機器
US20170358537A1 (en) * 2016-06-14 2017-12-14 Freescale Semiconductor, Inc. Method of wafer dicing for backside metallization
US20200333542A1 (en) * 2019-04-22 2020-10-22 Xintec Inc. Optical chip package and method for forming the same
JP2021100046A (ja) * 2019-12-23 2021-07-01 日亜化学工業株式会社 発光素子の製造方法

Also Published As

Publication number Publication date
CN121844745A (zh) 2026-04-10

Similar Documents

Publication Publication Date Title
CN100431107C (zh) 晶片加工方法
TWI689365B (zh) 基板處理方法
US8222120B2 (en) Method of dicing wafer using plasma
JP6704957B2 (ja) 基板加工方法
US7494900B2 (en) Back side wafer dicing
CN101086956B (zh) 半导体装置的制造方法
JP2004031526A (ja) ３族窒化物系化合物半導体素子の製造方法
KR101561359B1 (ko) 적층체, 및 그 적층체의 분리 방법
KR101938426B1 (ko) 접착 필름을 갖는 칩의 형성 방법
JP6345742B2 (ja) 基板処理方法
KR102913479B1 (ko) 웨이퍼의 가공 방법
JP2006253402A (ja) 半導体装置の製造方法
JP2005032903A (ja) 半導体装置及びその製造方法
CN108335974A (zh) 基板处理方法
US20080233714A1 (en) Method for fabricating semiconductor device
US6869861B1 (en) Back-side wafer singulation method
KR100555559B1 (ko) 백 그라인딩 공정용 표면 보호 테이프를 이용하여 다이싱공정을 수행하는 반도체 장치의 제조 방법
US6465344B1 (en) Crystal thinning method for improved yield and reliability
KR20130052721A (ko) 칩의 제조 방법
CN111293069B (zh) 器件芯片的制造方法
US7541218B2 (en) Wafer-level chip package process
WO2025062882A1 (ja) 半導体装置およびその製造方法
JP2002319554A (ja) ウェーハ分割方法およびウェーハ分割装置
JP2005286098A (ja) Ｉｉｉ族窒化物系化合物半導体素子のおよびその製造方法
JP2009208136A (ja) 半導体チップの製造方法

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 24867963

Country of ref document: EP

Kind code of ref document: A1