WO2025014274A1 - 발광 소자 및 그 제조 방법 - Google Patents

발광 소자 및 그 제조 방법 Download PDF

Info

Publication number
WO2025014274A1
WO2025014274A1 PCT/KR2024/009852 KR2024009852W WO2025014274A1 WO 2025014274 A1 WO2025014274 A1 WO 2025014274A1 KR 2024009852 W KR2024009852 W KR 2024009852W WO 2025014274 A1 WO2025014274 A1 WO 2025014274A1
Authority
WO
WIPO (PCT)
Prior art keywords
layer
light
semiconductor layer
emitting element
electrode pad
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
PCT/KR2024/009852
Other languages
English (en)
French (fr)
Inventor
이준희
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seoul Viosys Co Ltd
Original Assignee
Seoul Viosys Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seoul Viosys Co Ltd filed Critical Seoul Viosys Co Ltd
Publication of WO2025014274A1 publication Critical patent/WO2025014274A1/ko
Anticipated expiration legal-status Critical
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10H—INORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
    • H10H20/00—Individual inorganic light-emitting semiconductor devices having potential barriers, e.g. light-emitting diodes [LED]
    • H10H20/80—Constructional details
    • H10H20/83—Electrodes
    • H10H20/831—Electrodes characterised by their shape
    • H10H20/8312—Electrodes characterised by their shape extending at least partially through the bodies
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10H—INORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
    • H10H20/00—Individual inorganic light-emitting semiconductor devices having potential barriers, e.g. light-emitting diodes [LED]
    • H10H20/80—Constructional details
    • H10H20/81—Bodies
    • H10H20/819—Bodies characterised by their shape, e.g. curved or truncated substrates
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10H—INORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
    • H10H20/00—Individual inorganic light-emitting semiconductor devices having potential barriers, e.g. light-emitting diodes [LED]
    • H10H20/80—Constructional details
    • H10H20/81—Bodies
    • H10H20/819—Bodies characterised by their shape, e.g. curved or truncated substrates
    • H10H20/82—Roughened surfaces, e.g. at the interface between epitaxial layers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10H—INORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
    • H10H20/00—Individual inorganic light-emitting semiconductor devices having potential barriers, e.g. light-emitting diodes [LED]
    • H10H20/80—Constructional details
    • H10H20/83—Electrodes
    • H10H20/831—Electrodes characterised by their shape
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10H—INORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
    • H10H20/00—Individual inorganic light-emitting semiconductor devices having potential barriers, e.g. light-emitting diodes [LED]
    • H10H20/80—Constructional details
    • H10H20/84—Coatings, e.g. passivation layers or antireflective coatings

Definitions

  • An LED (light emitting diode) is a device that converts electrical signals into light by utilizing the characteristics of semiconductors. Depending on the material, an LED can generate and emit light of various colors, including infrared, visible light, and ultraviolet light.
  • the problem to be solved by the present invention is to provide a light-emitting device capable of improving light-emitting efficiency by increasing the light-emitting area.
  • Another problem to be solved by the present invention is to provide a light-emitting device capable of improving light emission efficiency by maximally emitting light generated in an active layer to the outside.
  • the second electrode pad can be in contact with the second semiconductor layer in the non-shaded area.
  • At least one side of the first semiconductor layer in the non-luminous region may be an inclined surface.
  • At least one side of the first contact layer may be an inclined surface.
  • At least one side of the first pad electrode may be an inclined surface.
  • a portion of the above-described light-emitting region and a portion of the above-described shaded region may include an overlapping region that overlaps each other.
  • the first semiconductor layer may have a top surface height in the overlapping region higher than a height in the light-emitting region that is not in the overlapping region.
  • the light-emitting element may be formed to cover the upper surface of the second electrode pad and may include an insulating layer having a plurality of openings.
  • the second electrode pad may be formed by stacking a plurality of metal layers.
  • the second electrode pad may be formed to fill part or all of each of the plurality of openings of the insulating layer and may be electrically connected to the second semiconductor layer.
  • the light-emitting element may include an upper current dispersing layer formed on the upper portion of the semiconductor layer and connected to a portion of the first contact layer.
  • the upper current dispersing layer may include a region branched into a plurality of branches from the first contact layer.
  • the light-emitting element may include a second contact layer formed between the second semiconductor layer and the second electrode pad.
  • the second contact layer may be formed in the upper portion of the at least one opening and may be electrically connected to the second semiconductor layer and the second electrode pad.
  • the inner surface of the insulating layer forming the upper portion of the at least one opening may be curved.
  • the upper current dispersing layer may be positioned on each side of the first contact layer and spaced apart from the first contact layer.
  • the second contact layer may be positioned between the first contact layer and the upper current dispersing layer.
  • a light-emitting device can improve light-emitting efficiency by removing a material that absorbs light from a light-emitting surface.
  • the light-emitting device can improve light emission efficiency by emitting light emitted from the active layer to the outside as much as possible.
  • FIG. 8 is a drawing schematically showing a cross-section of a light-emitting element according to a second embodiment of the present invention.
  • FIG. 9 is a drawing schematically showing a cross-section of a light-emitting element according to a third embodiment of the present invention.
  • FIGS. 10 to 12 are drawings for explaining a light-emitting element according to a fourth embodiment of the present invention.
  • FIG. 13 is a plan view of a light-emitting element according to the fifth embodiment of the present invention.
  • the light-emitting device (100) can generate and emit light.
  • the light generated and emitted by the light-emitting device (100) may be visible light or ultraviolet light.
  • the light-emitting device (100) according to the present embodiment may be a light-emitting device having a vertical structure in which an n-type electrode and a p-type electrode are arranged in a vertical direction.
  • semiconductor layers can be formed on a growth substrate (110).
  • the buffer layer (120) may be formed to prevent cracks and distortions from occurring in the semiconductor layers by relieving stress due to differences in lattice constants and thermal expansion coefficients between the semiconductor layers formed on top of the growth substrate (110) and the buffer layer (120).
  • the buffer layer (120) may be formed of undoped GaN (undopped GaN; u-GaN).
  • An active layer (150) may be formed on the first semiconductor layer (140).
  • the active layer (150) is a layer in which electrons injected through the first semiconductor layer (140) and holes injected through the second semiconductor layer (160) recombine, and light can be generated through the recombination of electrons and holes.
  • the active layer (150) can generate light through the recombination of holes injected through the first semiconductor layer (140) and electrons injected through the second semiconductor layer (160).
  • a second semiconductor layer (160) may be formed on the upper portion of the active layer (150).
  • the second semiconductor layer (160) may be formed of a compound semiconductor doped with a p-type dopant.
  • the second semiconductor layer (160) may be formed of a GaN-based semiconductor doped with a p-type dopant.
  • the second electrode pad (180) can also serve as a support substrate that supports semiconductor layers in a process performed subsequently.
  • the second electrode pad (180) electrically connected to the second semiconductor layer (160) is also used as a supporting substrate, but the present invention is not limited thereto.
  • a separate supporting substrate may be formed on the upper portion of the second electrode pad (180).
  • the supporting substrate may be formed on the upper portion of the second semiconductor layer (160) before forming the second electrode pad (180).
  • the supporting substrate may be removed after supporting the semiconductor layers while various processes for forming the light emitting element (100) are performed.
  • the second electrode pad (180) electrically connected to the second semiconductor layer (160) may be formed on the second semiconductor layer (160).
  • the second electrode pad (180) is formed to cover the side and upper surface of the lower current dispersing layer (170).
  • the structure of the second electrode pad (180) is not limited thereto.
  • the second electrode pad (180) may be formed to expose the upper surface of the lower current dispersing layer (170).
  • the growth substrate (110) and buffer layer (120) can be removed.
  • the light generated in the active layer (150) can be emitted in a downward direction where the second electrode pad (180) is formed and in an upward direction where the first semiconductor layer (140) is formed, based on Fig. 2. At this time, the light directed toward the second electrode pad (180) can be reflected by the second electrode pad (180) and directed upward.
  • the light generated in the active layer (150) can be visible light or ultraviolet light.
  • the contact layer (130) may also have an energy band gap that absorbs light emitted from the active layer (150). Accordingly, the contact layer (130) formed in the light-emitting region (R1), which is an area where light is emitted to the outside, excluding the area where the first electrode electrically connected to the first semiconductor layer (140) is to be formed, may be removed.
  • a mask (10) may be formed on top of the contact layer (130) so as to cover an area where the contact layer (130) is to be maintained, such as an area where the first electrode is to be formed. That is, the mask (10) may be formed on top of the contact layer (130) located in the non-emitting area (R2).
  • a first etching process can be performed.
  • primary etching may be performed on an area exposed to the outside by the mask (10).
  • the primary etching may be dry etching using plasma.
  • the contact layer (130) exposed to the outside can be removed through the first etching.
  • the thickness of the first semiconductor layer (140) can be made to be the target thickness through the first etching.
  • the contact layer (130) is removed by the first etching, but also a part of the first semiconductor layer (140) located underneath the contact layer (130) is removed. That is, the entire contact layer (130) exposed to the outside by the mask (10) can be reliably removed.
  • a secondary etching process can be performed.
  • the secondary etching may be performed by wet etching.
  • the secondary etching may be photoelectrochemical (PEC) etching.
  • the etching solution used for the secondary etching may be a solution containing potassium hydroxide, ammonia, hydrochloric acid, phosphoric acid, or the like.
  • the first semiconductor layer (140) may have a rough surface formed on the surface of an area exposed to the outside by secondary etching.
  • the surface of the first semiconductor layer (140) on which the rough surface is formed may become a light-emitting surface of the light-emitting element (100).
  • the light-emitting element (100) can improve light emission efficiency by forming unevenness on the light-emitting surface to increase light extraction efficiency. That is, the light-emitting element (100) can improve the effect of emitting light from the inside to the outside by increasing the critical angle of the light-emitting surface.
  • the removal of the contact layer and the formation of the unevenness of the first semiconductor layer were performed simultaneously through wet etching. That is, the wet etching was performed while the contact layer was formed on the upper part of the first semiconductor layer. At this time, since the wet etching is isotropic etching, the etching is performed in various directions, not just one direction. Therefore, after the wet etching, uniform or uneven unevenness may be formed on the surface of the first semiconductor layer. At this time, the contact layer that is not removed may remain on the upper part of the unevenness of the surface of the first semiconductor layer.
  • the contact layer has an energy band gap that absorbs light
  • some of the light generated inside the light-emitting element is not emitted to the outside but is absorbed by the contact layer remaining on the surface of the first semiconductor layer. Therefore, the light-emitting element has a problem in that the light-emitting efficiency is reduced by the remaining contact layer.
  • the light-emitting area of the light-emitting element decreases by the area of the contact layer remaining in the light-emitting region, the light-emitting efficiency may decrease.
  • a contact layer (130) covering a surface corresponding to a light-emitting surface of a first semiconductor layer (140) is completely removed, and then a roughness is formed on the surface of the first semiconductor layer (140) exposed to the outside by wet etching after the contact layer (130) is removed. Accordingly, in a light-emitting device (100) according to an embodiment of the present invention, since a material that absorbs light on the light-emitting surface is reduced, light-emitting efficiency can be improved. In addition, in a light-emitting device (100) according to this embodiment, since the entire surface of the light-emitting area becomes a light-emitting surface, light-emitting efficiency can be improved.
  • a mask (10) is used in the first etching process and the second etching process, and the mask (10) may be changed depending on the etching method. That is, the mask (10) used in the first etching process and the mask (10) used in the second etching process may be changed to a type that can protect the contact layer (130) from each etching process.
  • the mask (10) is removed.
  • a first electrode pad (190) may be formed on the upper portion of the contact layer (130). Additionally, the first electrode pad (190) may be formed to cover the entire upper surface of the contact layer (130).
  • the first electrode pad (190) may be formed of a conductive material. Additionally, the first electrode pad (190) may be formed in a single layer or multiple layers.
  • the first electrode pad (190) can be electrically connected to the first semiconductor layer (140) through the contact layer (130).
  • a light-emitting element (100) may be formed such that a first semiconductor layer (140) positioned below a first electrode pad (190) and a contact layer (130) is thicker than the first semiconductor layer (140) in other areas. That is, there is a height difference (h1) between the light-emitting surface and the non-light-emitting surface of the first semiconductor layer (140), and the non-light-emitting surface is positioned higher than the light-emitting surface.
  • the light-emitting surface is a surface from which light is emitted to the outside
  • the non-light-emitting surface is a surface from which light is not emitted to the outside. That is, in the first semiconductor layer (140), the light-emitting surface is a surface of the first semiconductor layer (140) that is exposed to the outside, and the non-light-emitting surface is a surface covered by the contact layer (130).
  • Some of the light emitted from some areas of the active layer (150) is not emitted to the outside by the contact layer (130) or the first electrode pad (190). That is, the area where light that is not emitted to the outside by the contact layer (130) or the first electrode pad (190) is emitted can become a shaded area (D1).
  • the shaded area (D1) may correspond to an inner area of the active layer (150) where an extension line (L) passing through the lower end of the unevenness of the first semiconductor layer (140) closest to the contact layer (130) meets the lower end of the contact layer (130).
  • a reference for setting the shaded area (D) may be one end of the lower end of the first electrode pad (190).
  • Light generated in the active layer (150) corresponding to the shaded area (D1) is not emitted to the outside by the contact layer (130).
  • light can be mainly generated and emitted in the area of the active layer (150) corresponding to the area where the second electrode pad (180) and the second semiconductor layer (160) come into contact.
  • the amount of light emitted to the outside of the light-emitting element (100) decreases compared to the amount of light generated and emitted from the active layer (150). That is, as the area where the second electrode pad (180) and the second semiconductor layer (160) come into contact within the shaded area (D1) increases, the light-emitting efficiency of the light-emitting element (100) decreases.
  • the area where the second electrode pad (180) and the second semiconductor layer (160) come into contact within the non-shaded area (D2) decreases, the area where light is generated and emitted from the active layer (150) decreases, and thus the amount of light from the light-emitting element (100) may decrease.
  • the thickness of the first semiconductor layer (140) in the non-emitting region (R2) where the contact layer (130) is formed is thicker than the thickness of the first semiconductor layer (140) in the etched region (R1) to reach a set target thickness.
  • the upper surface of the first semiconductor layer (140) in the non-emitting region is positioned higher than the height of the upper surface of the first semiconductor layer (140) in the emitting region (R1).
  • the lower surface of the contact layer (130) is positioned higher than the emitting surface, which is the upper surface of the first semiconductor layer (140) in the emitting region (R1).
  • the height difference (h1) between the lower surface of the contact layer (130) and the emitting surface increases, the height between one end of the lower surface of the contact layer (130) and the lower end of the unevenness adjacent to the contact layer (130) may also increase.
  • the inclination angle of the extension line (L) passing through them increases.
  • the area of the shaded area (D1) decreases.
  • the contact area between the second electrode pad (180) and the second semiconductor layer (160) increases, and the area in which light can be generated and emitted in the active layer (150) can also increase.
  • the amount of light emitted to the outside from the light-emitting element (100) according to the present embodiment increases, and the light-emitting efficiency can also be improved.
  • FIG. 8 is a drawing schematically showing a cross-section of a light-emitting element according to a second embodiment of the present invention.
  • a light-emitting element (200) according to the second embodiment may include a first electrode pad (290), a second electrode pad (180), a contact layer (130), a first semiconductor layer (140), an active layer (150), and a second semiconductor layer (160).
  • the light-emitting element (200) according to the second embodiment can be formed so that the first electrode pad (290) has a smaller width than the contact layer (130).
  • FIG. 9 is a drawing schematically showing a cross-section of a light-emitting element according to a third embodiment of the present invention.
  • a light-emitting element (300) may include a first electrode pad (390), a second electrode pad (180), a contact layer (330), a first semiconductor layer (340), an active layer (150), and a second semiconductor layer (160).
  • the light-emitting element (300) may have at least one side of the first electrode pad (390) and the contact layer (330) formed as an inclined surface.
  • at least a part of the side surface of the first semiconductor layer (340) located below the contact layer (330) may be formed as an inclined surface.
  • a portion of the light emitted from the light-emitting surface on which the irregularities are formed may strike the side surfaces of the first electrode pad (390), the contact layer (330), and the first semiconductor layer (340).
  • the light striking the side surfaces of the first electrode pad (390), the contact layer (330), and the first semiconductor layer (340) may be reflected without being absorbed by the inclination of the side surfaces and may be emitted to the outside of the light-emitting element (300).
  • the light-emitting element (300) of the present embodiment can improve light-emitting efficiency by minimizing light absorbed by the first electrode pad (390), the contact layer (330), and the first semiconductor layer (340).
  • FIGS. 10 to 12 are drawings for explaining a light-emitting element according to a fourth embodiment of the present invention.
  • a structure in which a second semiconductor layer (160), an active layer (150), a first semiconductor layer (440), and a contact layer (130) are laminated on top of a second electrode pad (180) can be formed.
  • the first etching can be performed.
  • a first mask (21) can be formed on top of the contact layer (130).
  • the first mask (21) can be formed of a material capable of protecting the etching target from a dry etching process.
  • the first mask (21) may be formed to cover not only the contact layer (130) in the non-emission area (R2), but also a portion of the contact layer (130) located in the emission area (R1).
  • the contact layer (130) of the emission area (R1) covered by the first mask (21) may be located on the shaded area (D1).
  • the first etching may be dry etching, as described in Fig. 4.
  • the entire contact layer (130) and the upper portion of the first semiconductor layer (440) not covered by the first mask (21) can be etched and removed.
  • the first mask (21) may be removed, and a second mask (22) may be formed on top of the contact layer (130).
  • the second mask (22) may be formed of a material capable of protecting an object to be etched in a wet etching process.
  • the second mask (22) may be formed to cover a portion of the contact layer (130). That is, the second mask (22) is formed to cover the contact layer (130), but a portion of the contact layer (130) may be exposed to the outside.
  • the secondary etching may be wet etching.
  • a first electrode pad (290) can be formed to form a light-emitting element (400) according to the fourth embodiment.
  • the light-emitting element (400) has a height difference (h2) between a light-emitting surface located on a shaded area (D1) among light-emitting areas (R1) and a light-emitting surface located on a non-shaded area (D2). That is, the light-emitting element (400) may have a structure in which a first semiconductor layer (440) located on a shaded area (D1) among light-emitting areas (R1) is formed thicker than a first semiconductor layer (440) located on a non-shaded area (D2) among light-emitting areas (R1).
  • the contact layer (130) may remain on the upper portion of the unevenness formed on the surface. That is, the light-emitting element (400) according to the present embodiment may include an overlapping area where the light-emitting area (R1) and the shaded area (D1) overlap. In addition, the light-emitting surface where the unevenness is formed in the overlapping area may be positioned higher than the light-emitting surface where the unevenness is formed in the light-emitting area (R1) that is not the overlapping area. In addition, a part of the contact layer (130) may remain on the light-emitting surface where the unevenness is formed in the overlapping area.
  • the distance from one side of the first pad electrode to one end of the shaded area (D1) may be about 20 ⁇ m or less.
  • one side of the first pad electrode is a side facing the light-emitting area (R1), and one end of the shaded area (D1) is an end corresponding to the border of the shaded area (D1).
  • Figures 13 to 15 are drawings for explaining a light-emitting element according to the fifth embodiment.
  • Fig. 13 is a plan view of a light-emitting element according to the fifth embodiment of the present invention.
  • Fig. 14 is a cross-sectional view (A1-A2) of a light-emitting element according to the fifth embodiment of the present invention.
  • Fig. 15 is an enlarged view (B) of one area of a light-emitting element according to the fifth embodiment of the present invention.
  • a light-emitting element (500) may include a second electrode pad (580), an insulating layer (570), a second contact layer (510), a semiconductor structure (540), a first contact layer (530), and a first electrode pad (590).
  • the second electrode pad (580) may include at least one metal layer.
  • the second electrode pad (580) may include a first metal layer (581), a second metal layer (582), a third metal layer (583), and a fourth metal layer (584).
  • the insulating layer (570) may include a first insulating layer (571) and a second insulating layer (575).
  • the first contact layer (530) may include a contact layer (531) and an upper current spreading layer (532).
  • the second electrode pad (580) may be formed of a conductive material such as metal.
  • the second electrode pad (580) may have a multilayer structure including first to fourth metal layers (584).
  • each metal layer forming the second electrode pad (580) may include at least one material among titanium (Ti), tungsten (W), platinum (Pt), nickel (Ni), aluminum (Al), and chromium (Cr).
  • each metal layer forming the second electrode pad (580) may be formed to include at least one different material from an adjacent metal layer and may have different thermal expansion coefficients.
  • the first metal layer (581) may include at least one material among titanium (Ti), tungsten (W), platinum (Pt), nickel (Ni), aluminum (Al), and chromium (Cr).
  • the first metal layer (581) may be formed as a multilayer structure in which a layer formed of titanium (Ti) and a layer formed of tungsten (W) are laminated.
  • the second metal layer (582) is positioned below the first metal layer (581) and may include at least one material from among titanium (Ti), tungsten (W), platinum (Pt), nickel (Ni), aluminum (Al), and chromium (Cr).
  • the second metal layer (582) may be formed of a different material from the first metal layer (581) or may include at least one different material.
  • the second metal layer (582) may include a material having a different thermal expansion coefficient from the first metal layer (581).
  • the third metal layer (583) is positioned below the second metal layer (582) and may include at least one material from among titanium (Ti), tungsten (W), platinum (Pt), nickel (Ni), aluminum (Al), and chromium (Cr).
  • the third metal layer (583) may be formed of a different material from the second metal layer (582) or may include at least one different material.
  • the third metal layer (583) may include a material having a different thermal expansion coefficient from the second metal layer (582).
  • the fourth metal layer (584) is positioned below the third metal layer (583) and may include at least one material among titanium (Ti), tungsten (W), platinum (Pt), nickel (Ni), aluminum (Al), chromium (Cr), and tin (Sn).
  • the fourth metal layer (584) may be formed of a different material from the third metal layer (583) or may include at least one different material.
  • the fourth metal layer (584) may include a material having a different thermal expansion coefficient from the third metal layer (583).
  • the fourth metal layer (584) may be formed as a multilayer structure in which a layer formed of nickel (Ni) and a layer formed of tin (Sn) are laminated.
  • the third metal layer (583) may be formed to cover at least a portion of the upper surface of the fourth metal layer (584), and the second metal layer (582) may be formed to cover at least a portion of the upper surface of the third metal layer (583).
  • the first metal layer (581) may be formed to cover at least a portion of the upper surface of the second metal layer (582).
  • the end of the first metal layer (581) may be positioned between the lower edge of the semiconductor structure (540) and the first inclined portion (c1) of the second metal layer (582). That is, the end of the first metal layer (581) may be positioned outside the edge of the semiconductor structure (540) and inside the side surface of the second metal layer (582).
  • a second insulating layer (575) may be formed on the upper portion of the second electrode pad (580).
  • the second insulating layer (575) may be formed to cover at least a portion of the upper surface of the first metal layer (581) and the upper surface of the second metal layer (582) exposed by the first metal layer (581). At this time, the second insulating layer (575) may cover the end of the first metal layer (581) and the upper surface of the second metal layer (582) at the same time.
  • the second electrode pad (580) is a multilayer structure formed of four metal layers, but the structure of the second electrode pad (580) is not limited thereto.
  • the second electrode pad (580) may be a single-layer structure or a multilayer structure including two or more metal layers.
  • the second insulating layer (575) may be formed of an insulating material.
  • the second insulating layer (575) may be formed of at least one of SiO 2 , SiN x , and MgF x .
  • the second insulating layer (575) may include a second opening (576) of a through-hole structure.
  • the second opening (576) of the second insulating layer (575) may include a second-first opening (577) and a second-second opening (578).
  • the 2-1 opening (577) may have a structure in which the diameter becomes narrower or larger as it goes from the top to the bottom.
  • the 2-2 opening (578) may be formed with different structures in the upper region (578-1) and the lower region (578-2).
  • the upper region (578-1) of the 2-2 opening (578) may have a structure in which the diameter becomes narrower from the upper side to the lower side.
  • the inner surface of the upper region (578-1) of the 2-2 opening (578) may include a curved surface based on the vertical cross-section.
  • the lower region (578-2) of the 2-2 opening (578) may have a structure in which the diameter increases from the upper side to the lower side.
  • a second electrode pad (580) may be arranged in the 2-1 opening (577). Accordingly, the first metal layer (581) of the second electrode pad (580) may be electrically connected to the second semiconductor layer (543) by the 2-1 opening (577). The first metal layer (581) may be in contact with the second semiconductor layer (543) of the semiconductor structure (540), so that the second electrode pad (580) and the second semiconductor layer (543) may be electrically connected. Alternatively, a conductive material may be further formed between the first metal layer (581) arranged in the 2-1 opening (577) and the second semiconductor layer (543).
  • a second contact layer (510) and a second electrode pad (580) may be arranged in the 2-2 opening (578).
  • the second contact layer (510) may be arranged in the upper region (578-1) of the 2-2 opening (578), and the second electrode pad (580) may be arranged in the lower region (578-2) of the 2-2 opening (578). Accordingly, the second contact layer (510) and the first metal layer (581) may be electrically connected in the 2-2 opening (578).
  • the second contact layer (510) can fill the upper area (578-1) of the second-2 opening (578) whose inner side is formed as a curved or inclined surface from the upper surface of the first metal layer (581) whose upper surface is flat. Accordingly, the second contact layer (510) can have a structure in which the width increases from the lower surface to the upper surface, and the lower surface is flat and the side surface is curved or inclined.
  • the second contact layer (510) may include a structure in which the width increases or decreases from the top to the bottom.
  • the second contact layer (510) may include a region whose width is smaller than that of the contact layer (531) and a region whose width is larger than that of the contact layer (531). In this way, a structure in which the second contact layer (510) includes regions with different widths may be effective in dissipating current.
  • the second insulating layer (575) may include a plurality of second-first openings (577) and a plurality of second-second openings (578).
  • the second-first openings (577) may be positioned spaced apart from the second-second openings (578) and may be positioned in a lower region between the upper current dispersing layer (532) and a side surface of the semiconductor structure (540).
  • the second-second openings (578) may be positioned in a lower region between the contact layer (531) and the upper current dispersing layer (532).
  • the light-emitting element (500) may include a plurality of second contact layers (510), and the second contact layers (510) may be positioned in a lower region between the contact layer (531) and the upper current dispersing layer (532). Referring to FIG. 14, the plurality of second contact layers (510) may be spaced apart from each other.
  • the second contact layer (510) may include a region with a constant thickness and a region with a variable thickness, and the region with a variable thickness may become thinner as it approaches the contact layer (531) and the upper current dissipation layer (532).
  • the second contact layer (510) may be formed of a conductive material.
  • the second contact layer (510) may include at least one material selected from the group consisting of titanium (Ti), tungsten (W), platinum (Pt), nickel (Ni), aluminum (Al), and chromium (Cr).
  • the second contact layer (510) may have a structure in which a layer including silver (Ag) is laminated on a layer including titanium (Ti) and tungsten (W).
  • the structure of the second contact layer (510) and the material forming the second contact layer (510) are not limited thereto.
  • the second contact layer (510) may be formed in various ways, such as a single-layer structure or a multi-layer structure including a conductive material.
  • the second contact layer (510) may be located between an extension of one side of the contact layer (531) and an extension of one side of the upper current dispersing layer (532).
  • the one side of the contact layer (531) and the one side of the upper current dispersing layer (532) may face each other.
  • the one side of the second contact layer (510) may be spaced apart from the extension of one side of the contact layer (531) by a first separation distance (sp1)
  • the other side of the second contact layer (510) may be spaced apart from the extension of one side of the upper current dispersing layer (532) by a second separation distance (sp2).
  • the first separation distance (sp1) may be different from the second separation distance (sp2).
  • the second contact layer (510) formed in the 2-2 opening (578) can be electrically connected by making contact with the second semiconductor layer (543).
  • a conductive material may be further formed between the second contact layer (510) formed in the 2-2 opening (578) and the second semiconductor layer (543).
  • the second insulating layer (575) can prevent the second electrode pad (580) and the semiconductor structure (540) from making direct contact or being electrically connected in areas other than the second opening (576).
  • the current injected through the second electrode pad (580) can be distributed by the second insulating layer (575) and injected into the second semiconductor layer (543).
  • the second insulating layer (575) can also function as a current dispersing layer. That is, the second insulating layer (575) can be the lower current dispersing layer of the previous embodiments.
  • a semiconductor structure (540) may be formed on the upper part of the second insulating layer (575).
  • the semiconductor structure (540) may be formed in a structure in which the width increases from the top to the bottom.
  • the semiconductor structure (540) has a structure in which a second semiconductor layer (543), an active layer (542), and a first semiconductor layer (541) are sequentially laminated on top of a second insulating layer (575).
  • the second electrode pad (580) and the second contact layer (510) can be electrically connected to the second semiconductor layer (543) through the second opening (576) of the second insulating layer (575).
  • the materials, formation methods, and structures of the first semiconductor layer (541), the active layer (542), and the second semiconductor layer (543), refer to the description of the LED semiconductor chips of the first to fourth embodiments.
  • the contact layer (531) and the upper current dissipation layer (532) can be formed on the upper surface of the first semiconductor layer (541), which is the upper portion of the semiconductor structure (540).
  • the contact layer (531) and the upper current dispersing layer (532) can be connected to each other.
  • the upper current dispersing layer (532) connected to the contact layer (531) can be placed on the upper part of the semiconductor structure (540). That is, the upper current dispersing layer (532) has a structure that extends from the contact layer (531) and branches out into several branches.
  • the upper current dispersing layer (532) can disperse the current injected from the first electrode pad (590) so that it is not concentrated in a certain area and is injected into the first semiconductor layer (541).
  • a first electrode pad (590) may be formed on the upper portion of the contact layer (531).
  • the contact layer (531) may reduce the contact resistance between the first semiconductor layer (541) formed on the lower portion and the first electrode pad (590) formed on the upper portion.
  • the first electrode pad (590) may be formed of a conductive material. In addition, the first electrode pad (590) may be formed as a single layer or multiple layers. The first electrode pad (590) may be electrically connected to the first semiconductor layer (541) through the contact layer (531).
  • the first insulating layer (571) may be formed to cover the semiconductor structure (540), the contact layer (531), the upper current dissipation layer (532), and the first electrode pad (590).
  • the first insulating layer (571) may be formed of the same material as the second insulating layer (575).
  • the first insulating layer (571) may be formed to cover exposed areas of the semiconductor structure (540), the contact layer (531), and the lower current dissipation layer (532).
  • the first insulating layer (571) may include a first opening (572), and a first electrode pad (590) may be positioned in the first opening (572).
  • An upper surface of the first electrode pad (590) may be electrically connected to an external component such as a circuit board.
  • the first semiconductor layer (541) of the present embodiment may have an unevenness formed on an upper surface located in the light-emitting area. Accordingly, the unevenness may also be formed on the first insulating layer (571) covering the first semiconductor layer (541) in the light-emitting area.
  • unevenness may be further formed on the side surface of the semiconductor structure (540).
  • unevenness may be formed on at least a portion of the area covering the side surface of the semiconductor structure (540) in the first insulating layer (571). The unevenness formed on the side surface of the semiconductor structure (540) may increase the contact area between the semiconductor structure (540) and the first insulating layer (571), thereby improving the bonding strength.
  • the light-emitting element (500) of the present embodiment may include a structure in which the insulating layer (570) surrounds the lower end of the second semiconductor layer (543). That is, the lower surface and the side surface forming the lower edge of the second semiconductor layer (543) may both be covered with the insulating layer (570).
  • the light-emitting element (500) may include a first region (S1) and a second region (S2) having different heights of upper surfaces in an outer region of a semiconductor structure (540).
  • the light-emitting element (500) may include an inclined region (S3) in which an inclined portion is formed to connect upper surfaces having different heights between the first region (S1) and the second region (S2).
  • the first region (S1) may be arranged between the semiconductor structure (540) and the second region (S2).
  • the second region (S2) may be positioned on the outer side of the first region (S1) and may be positioned farther from the semiconductor structure (540) than the first region (S1).
  • the second metal layer (580) of the second electrode pad (580) may include a first inclined portion (C1) of an inclined portion (S3) connecting the upper surface of the first region (S1) and the upper surface of the second region (S2).
  • the first inclined portion (C1) of the second metal layer (580) may reflect light emitted from the semiconductor structure (540) and directed toward the first inclined portion (C1) upward, thereby improving the light extraction efficiency of the light-emitting element (500).
  • the first insulating layer (575) may include a second inclined portion (C2) of an inclined portion (S3) connecting the upper surface of the first region (S1) and the upper surface of the second region (S2).
  • the second inclined portion (C2) of the first insulating layer (575) may refract light emitted from the semiconductor structure (540) and directed toward the second inclined portion (C2) so that it travels upward, thereby improving the light extraction efficiency of the light-emitting element (500).
  • the end of the first metal layer (581) may be placed between the lower edge of the semiconductor structure (540) and the second inclined portion (C2) of the second insulating layer (575). That is, the second insulating layer (575) is formed to cover the end of the first metal layer (581), thereby preventing the end of the first metal layer (581) from being exposed to external moisture.
  • the upper surface of the second electrode pad (580) may be positioned lower than the lower surface of the active layer (542) in the second region (S2).
  • the upper surface of the insulating layer (570) may be positioned in an area between the upper surface of the active layer (542) and the lower surface of the second semiconductor layer (543) in the second region (S2).
  • the second metal layer (582) of the second electrode pad (580) may have a thickness thicker than that of the active layer (542).
  • the thickness is the length from the upper surface to the lower surface.
  • both the second metal layer (582) and the second insulating layer (575) may have a thickness thicker than that of the active layer (542).
  • the insulating layer (570) in the second region (S2) may face the side of the active layer (542).
  • the insulating layer (570) has a different refractive index from air. Therefore, light that travels in the air and reaches the insulating layer (570) may be refracted or reflected by the insulating layer (570). For example, at least a portion of light that is emitted from the active layer (542) and travels outward may face one side of the insulating layer (570) in the second region (S2). In this case, the insulating layer (570) may reflect the light so that it faces upward.
  • a vertical extension line (L1) in one region of the first inclined surface (C1) of the second metal layer (582) can pass through the lower edge of the semiconductor structure (540).
  • Such a structure allows light emitted from the lower edge of the semiconductor structure (540) to be reflected by the second metal layer (582) and directed upward.
  • the light emitting element (500) of the present embodiment can improve the brightness and light quantity in the upper direction or within the target angle by the step structure of the insulating layer (570) and the second electrode pad (580).
  • the light emitting element (500) of the present embodiment may be formed so that the step region (S2) has a wider width than the non-step region (S1).
  • the width is the length from one side to the other side.
  • the second metal layer (582) of the second electrode pad (580) may include at least one first protrusion (pr1).
  • the second metal layer (582) may include a plurality of first protrusions (pr1).
  • the first protrusions (pr1) may be formed to protrude outwardly from one of the two surfaces of the second metal layer (582) that is farther away from the semiconductor structure (540). That is, the first protrusions (pr1) may be formed to protrude downward from the lower surface of the second metal layer (582).
  • the second metal layer (582) has a contact area with the third metal layer (583) that is in contact with the lower surface of the second metal layer (582) increased by the first protrusion (pr1) formed on the lower surface. Therefore, the bonding strength of the second metal layer (582) with the third metal layer (583) can be improved by the first protrusion (pr1). In addition, the surface area of the second metal layer (582) can be increased by the first protrusion (pr1). Therefore, the heat dissipation area of the second metal layer (582) increases, so that the heat dissipation efficiency of the light-emitting element (500) can be improved.
  • the third metal layer (583) of the second electrode pad (580) may include at least one second protrusion (pr2).
  • the third metal layer (583) may include a plurality of second protrusions (pr2).
  • the second protrusions (pr2) may be formed to protrude outwardly from one of the two surfaces of the third metal layer (583) that is farther away from the semiconductor structure (540). That is, the second protrusions (pr2) may be formed to protrude downward from the lower surface of the third metal layer (583).
  • the third metal layer (583) has an increased contact area with the fourth metal layer (584) that is in contact with the lower surface of the third metal layer (583) due to the second protrusion (pr2), and thus, the bonding strength with the fourth metal layer (584) can be improved.
  • the heat dissipation area of the third metal layer (583) increases due to the second protrusion (pr2), and thus, the heat dissipation efficiency of the light-emitting element (500) can be improved.
  • At least one of the plurality of second protrusions (pr2) may be formed at a position corresponding to the first protrusion (pr1). That is, as illustrated in FIG. 15, at least one of the plurality of second protrusions (pr2) may be positioned below one of the plurality of first protrusions (pr1).

Landscapes

  • Led Devices (AREA)

Abstract

본 발명은 발광 소자 및 그의 제조 방법에 관한 것이다. 일 실시 예에 따른 발광 소자는 제2 전극 패드, 제2 반도체층, 활성층, 제1 반도체층, 제1 컨택층 및 제1 전극 패드를 포함할 수 있다. 제2 반도체층은 제2 전극 패드의 상부에 형성되어, 제2 전극 패드와 전기적으로 연결될 수 있다. 활성층은 제2 반도체층의 상부에 형성되어, 광을 생성 및 방출할 수 있다. 제1 반도체층은 활성층의 상부에 형성될 수 있다. 제1 컨택층은 제1 반도체층의 상부에 형성될 수 있다. 또한, 제1 전극 패드는 제1 컨택층의 상부에 형성되며, 제1 컨택층을 통해서 제1 반도체층과 전기적으로 연결될 수 있다. 또한, 비발광 영역에 위치한 제1 반도체층의 상면은 발광면인 발광 영역에 위치한 제1 반도체층의 상면보다 높게 위치할 수 있다.

Description

발광 소자 및 그 제조 방법
본 발명은 발광 소자 및 그 제조 방법에 관한 것이다.
엘이디(Light emitting diode; LED)는 반도체의 특성을 이용하여 전기적 신호를 광으로 변환시키는 소자이다. 엘이디는 재료에 따라 적외선, 가시광선, 자외선까지 다양한 색의 광을 생성 및 방출할 수 있다.
엘이디는 반도체층, 반도체층을 성장시키는 성장 기판 및 전극으로 구성된다.
또한, 엘이디는 구조에 따라 수직형 엘이디, 수평형 엘이디 및 수직형 엘이디로 구분할 수 있다.
수직형 엘이디는 수평형 엘이디보다 방열 효율이 높아 고출력 발광 소자를 제작할 때 사용된다.
일반적으로 수직형 발광 소자는 서로 다른 도펀트로 도핑된 제1 반도체층과 제2 반도체층을 포함하며, 이들 사이에 형성되어 광을 생성 및 방출하는 활성층을 포함한다. 또한, 수직형 발광 소자는 제1 반도체층과 제1 전극 사이에 컨택 저항을 감소시키기 위한 컨택층이 형성된다. 이때, 제1 반도체층을 통해서 발광 소자의 외부로 광을 방출하기 위해서 발광 영역에 제1 반도체층을 덮고 있는 불필요한 컨택층을 습식 에칭 공정을 통해서 제거한다. 그러나 습식 에칭은 등방성 에칭이기 때문에 발광면인 제1 반도체층의 표면에 습식 에칭으로 제거되지 않은 컨택층이 잔존할 수 있다. 발광면에 잔존해 있는 컨택층은 활성층에서 생성 및 방출된 광을 흡수할 수 있기 때문에, 발광 소자의 발광 효율을 저하시킨다는 문제점이 있다.
본 발명의 해결하고자 하는 과제는 발광 면적을 증가하여 발광 효율을 향상시킬 수 있는 발광 소자를 제공하는 데 있다.
본 발명의 해결하고자 하는 다른 과제는 활성층에서 생성된 광이 최대한 외부로 방출시켜 발광 효율을 향상시킬 수 있는 발광 소자를 제공하는 데 있다.
본 발명의 실시 예에 따르면, 제2 전극 패드, 제2 반도체층, 활성층, 제1 반도체층, 제1 컨택층 및 제1 전극 패드를 포함하는 발광 소자가 제공된다. 상기 제2 반도체층은 상기 제2 전극 패드의 상부에 형성되어, 상기 제2 전극 패드와 전기적으로 연결될 수 있다. 상기 활성층은 상기 제2 반도체층의 상부에 형성되어, 광을 생성 및 방출할 수 있다. 상기 제1 반도체층은 상기 활성층의 상부에 형성될 수 있다. 상기 제1 컨택층은 상기 제1 반도체층의 상부에 형성될 수 있다. 또한, 상기 제1 전극 패드는 상기 제1 컨택층의 상부에 형성되며, 상기 제1 컨택층을 통해서 상기 제1 반도체층과 전기적으로 연결될 수 있다. 여기서, 상기 제1 반도체층 및 상기 제2 반도체층 중 하나는 n형 반도체층이며 다른 하나는 p형 반도체층일 수 있다. 또한, 비발광 영역에 위치한 상기 제1 반도체층의 상면은 발광면인 발광 영역에 위치한 상기 제1 반도체층의 상면보다 높게 위치할 수 있다. 여기서, 상기 비발광 영역은 상기 제1 컨택층이 형성된 영역이며, 상기 발광 영역은 외부로 노출된 상기 제1 반도체층의 상면일 수 있다.
상기 광은 가시광선 또는 자외선일 수 있다.
상기 제1 컨택층의 하면은 상기 발광면보다 높게 위치할 수 있다.
상기 발광면에는 요철이 형성될 수 있다.
상기 발광 소자는 상기 발광 소자의 외부로 방출되는 광이 생성 및 방출되는 영역인 비음영 영역과 상기 발광 소자의 외부로 방출되지 못하는 광이 생성 및 방출되는 영역인 비음영 영역을 포함할 수 있다.
상기 발광 소자는 상기 제2 전극 패드와 상기 제2 반도체층 사이에서 상기 제2 반도체층의 일부를 덮도록 형성된 절연층을 포함할 수 있다. 또한, 상기 절연층은 상기 제2 전극 패드를 통해 주입된 전류를 분산시켜 제2 반도체층 및 활성층을 균일하게 통과하도록 할 수 있다.
상기 절연층은 상기 음영 영역에서 상기 제2 반도체층의 하부에 형성될 수 있다.
상기 제2 전극 패드는 상기 비음영 영역에서 상기 제2 반도체층과 접촉할 수 있다.
상기 제1 전극 패드는 상기 제1 컨택층보다 작은 단면적을 가질 수 있다.
상기 비발광 영역에서 상기 제1 반도체층의 적어도 일측면은 경사면일 수 있다.
상기 제1 컨택층의 적어도 일측면은 경사면일 수 있다.
상기 제1 패드 전극의 적어도 일측면은 경사면일 수 있다.
상기 발광 영역의 일부와 상기 음영 영역의 일부는 서로 중첩되는 중첩 영역을 포함할 수 있다.
상기 제1 반도체층은 상기 중첩 영역에의 상면 높이가 상기 중첩 영역이 아닌 상기 발광 영역의 높이보다 높을 수 있다.
상기 발광 소자는 상기 제2 전극 패드의 상면을 덮도록 형성되며, 복수의 개구부를 포함하는 절연층을 포함할 수 있다. 또한, 상기 제2 전극 패드는 복수의 금속층이 적층된 것일 수 있다. 또한, 상기 제2 전극 패드는 상기 절연층의 상기 복수의 개구부 각각의 일부 또는 전체를 채우도록 형성되어 상기 제2 반도체층과 전기적으로 연결될 수 있다.
상기 발광 소자는 상기 반도체층 상부에 형성되며, 상기 제1 컨택층의 일부분과 연결되는 상부 전류 분산층을 포함할 수 있다. 상기 상부 전류 분산층은 상기 제1 컨택층으로부터 복수의 갈래로 갈라진 영역을 포함할 수 있다.
상기 절연층의 상기 복수의 개구부 중 적어도 하나의 개구부는 상부 부분이 하부에서 상부로 갈수록 직경이 증가하며, 하부 부분은 직경이 일정할 수 있다.
상기 발광 소자는 상기 제2 반도체층과 상기 제2 전극 패드 사이에 형성되는 제2 컨택층을 포함할 수 있다. 상기 제2 컨택층은 상기 적어도 하나의 개구부의 상기 상부 부분에 형성되어, 상기 제2 반도체층 및 상기 제2 전극 패드와 전기적으로 연결될 수 있다.
상기 적어도 하나의 개구부의 상기 상부 부분을 이루는 상기 절연층의 내측면은 곡면일 수 있다.
일 영역에서 상기 제1 컨택층의 양측 각각에 상기 상부 전류 분산층이 상기 제1 컨택층과 이격되어 위치할 수 있다. 이때, 상기 제2 컨택층은 상기 제1 컨택층과 상기 상부 전류 분산층 사이에 위치할 수 있다.
상기 제2 반도체층의 외측 영역에서 상기 복수의 금속층 중 적어도 하나의 금속층의 상면은 상기 활성층의 하면보다 낮게 위치할 수 있다.
본 발명의 실시 예에 따른 발광 소자는 발광면에 광을 흡수하는 물질을 제거하여 발광 효율을 향상시킬 수 있다.
또한, 본 발명의 실시 예에 따른 발광 소자는 발광 면적을 증가시켜 발광 효율을 향상시킬 수 있다.
또한, 본 발명의 실시 예에 따른 발광 소자는 활성층에서 방출된 광을 최대한 외부로 방출시켜 발광 효율을 향상시킬 수 있다.
도 1 내지 도 7은 본 발명의 제1 실시 예에 따른 발광 소자의 제조 방법을 개략적으로 나타낸 도면들이다.
도 8은 본 발명의 제2 실시 예에 따른 발광 소자의 단면을 개략적으로 나타낸 도면이다.
도 9는 본 발명의 제3 실시 예에 따른 발광 소자의 단면을 개략적으로 나타낸 도면이다.
도 10 내지 도 12는 본 발명의 제4 실시 예에 따른 발광 소자를 설명하기 위한 도면이다.
도 13은 본 발명의 제5 실시 예에 따른 발광 소자의 평면도이다.
도 14는 본 발명의 제5 실시 예에 따른 발광 소자의 일 단면도(A1-A2)이다.
도 15는 본 발명의 제5 실시 예에 따른 발광 소자의 일 영역의 확대도(B)이다.
이하, 첨부한 도면들을 참조하여 본 발명의 실시 예들을 상세히 설명하기로 한다. 다음에 소개되는 실시 예들은 당업자에게 본 발명의 사상이 충분히 전달될 수 있도록 하기 위한 예시로써 제공되는 것이다. 따라서, 본 발명은 이하 설명되는 실시 예들에 한정되지 않고 다른 형태로 구체화될 수도 있다. 그리고, 도면들에 있어서, 구성요소의 폭, 길이, 두께 등은 편의를 위하여 과장되어 표현될 수 있다. 명세서 전체에 걸쳐서 동일한 참조번호들은 동일한 구성요소들을 나타내고 유사한 참조번호는 대응하는 유사한 구성요소를 나타낸다.
이후, 도면을 통해서 본 발명의 발광 소자에 대해 상세히 설명한다.
도 1 내지 도 7은 본 발명의 제1 실시 예에 따른 발광 소자의 제조 방법을 개략적으로 나타낸 도면들이다. 여기서, 도 7을 통해서 본 발명의 제1 실시 예에 따른 발광 소자의 개략적인 단면 구조를 확인할 수 있다.
본 발명의 실시 예에 따른 발광 소자(100)는 광을 생성 및 방출할 수 있다. 발광 소자(100)에서 생성 및 방출하는 광은 가시광선 또는 자외선 일 수 있다. 또한, 본 실시 예에 따른 발광 소자(100)는 n형 전극과 p형 전극을 수직 방향으로 배치한 수직형(Vertical) 구조의 발광 소자일 수 있다.
도 1을 참고하면, 성장 기판(110) 상에 반도체층들을 형성할 수 있다.
예를 들어, 반도체층들은 성장 기판(110) 상에 금속유기화학기상증착법(MOCVD)으로 형성될 수 있다.
성장 기판(110)은 가시광선 또는 자외선을 방출하는 반도체층을 성장시킬 수 있는 물질로 형성될 수 있다. 예를 들어, 성장 기판(110)은 사파이어(Al2O3)로 형성될 수 있다.
성장 기판(110) 상에 버퍼층(120), 컨택층(130), 제1 반도체층(140), 활성층(150), 제2 반도체층(160)이 차례대로 형성될 수 있다.
버퍼층(120)은 성장 기판(110)과 버퍼층(120)의 상부에 형성되는 반도체층들 간의 격자상수 및 열팽창계수의 차이에 의해서 스트레스를 완화시켜 반도체층들에 크랙 및 뒤틀림이 발생하는 것을 방지하기 위해 형성될 수 있다. 예를 들어, 버퍼층(120)은 도핑을 하지 않은 GaN(undopped GaN; u-GaN)으로 형성될 수 있다.
버퍼층(120)의 상부에는 컨택층(130)이 형성될 수 있다. 컨택층(130)은 추후에 반도체층과 접촉하는 전극 패드와의 컨택 저항을 감소시키기 위해서 형성될 수 있다. 컨택층(130)은 n형 도펀트가 도핑된 GaN계 반도체(n-GaN)로 형성될 있다. 예를 들어, n형 도펀트는 Si일 수 있다.
컨택층(130)의 상부에는 제1 반도체층(140)이 형성될 수 있다. 제1 반도체층(140)은 n형 도펀트가 도핑된 화합물 반도체로 형성될 수 있다. 더 나아가, 제1 반도체층(140)은 n형 도펀트가 도핑된 AlGaN계 반도체로 형성될 수 있다. 예를 들어, n형 도펀트는 Si일 수 있다. 또한, 제1 반도체층(140)의 n형 도펀트의 도핑 농도는 컨택층(130)의 n형 도펀트의 도핑 농도보다 높을 수 있다. 예를 들어, 제1 반도체층(140)의 n형 도펀트의 도핑 농도는 5X1018이상일 수 있다.
본 실시 예에 따르면, 제1 반도체층(140)은 타겟 두께보다 더 두껍게 형성될 수 있다. 예를 들어, 제1 반도체층(140)은 타겟 두께보다 컨택층(130)의 두께만큼 더 두껍게 형성될 수 있다.
제1 반도체층(140) 상부에는 활성층(150)이 형성될 수 있다. 활성층(150)은 제1 반도체층(140)을 통해 주입되는 전자와 제2 반도체층(160)을 통해 주입되는 정공이 재결합하는 층으로, 전자와 정공의 재결합을 통해서 광을 생성할 수 있다. 또는 활성층(150)은 제1 반도체층(140)을 통해 주입되는 정공과 제2 반도체층(160)을 통해 주입되는 전자의 재결합을 통해서 광을 생성할 수 있다.
활성층(150)은 단일 우물 구조, 다중 우물 구조, 단일 양자 우물 구조, 다중 양자 우물(Multi Quantum Well; MQW) 구조, 양자점 구조 또는 양자선 구조 중 어느 하나의 구조로 형성될 수 있다.
활성층(150)의 상부에는 제2 반도체층(160)이 형성될 수 있다. 제2 반도체층(160)은 p형 도펀트가 도핑된 화합물 반도체로 형성될 수 있다. 예를 들어, 제2 반도체층(160)은 p형 도펀트가 도핑된 GaN계 반도체로 형성될 수 있다.
또한, 제2 반도체층(160) 상부에 제2 전극 패드(180)가 형성될 수 있다. 제2 전극 패드(180)는 제2 반도체층(160)과 전기적으로 연결될 수 있다. 제2 전극 패드(180)는 금속과 같은 전도성 물질로 형성될 수 있다. 또한, 제2 전극 패드(180)는 단층 또는 다층으로 형성될 수 있다.
본 실시 예에 따르면, 제2 전극 패드(180)는 이후에 수행되는 공정에서 반도체층들을 지지하는 지지기판의 역할도 할 수 있다.
본 실시 예에서는 제2 반도체층(160)과 전기적으로 연결되는 제2 전극 패드(180)를 지지기판으로도 사용하고 있지만, 본 발명이 이에 한정되는 것은 아니다. 예를 들어, 제2 전극 패드(180)의 상부에 별도의 지지기판을 형성할 수 있다. 또는 제2 전극 패드(180)를 형성하기 전에 지지기판을 제2 반도체층(160) 상부에 형성할 수 있다. 이때, 지지기판은 발광 소자(100)가 형성되는 다양한 공정이 수행되는 동안에 반도체층들을 지지하는 역할을 한 후, 제거될 수 있다. 지지기판이 제거되고, 제2 반도체층(160)과 전기적으로 연결되는 제2 전극 패드(180)가 제2 반도체층(160) 상에 형성될 수 있다.
또한, 제2 반도체층(160)의 상부에는 하부 전류 분산층(170)이 형성될 수 있다. 하부 전류 분산층(170)은 제2 전극 패드(180)를 통해 주입된 전류를 분산시키기 위해서 형성될 수 있다. 제2 전극 패드(180)를 통해 주입된 전류는 추후에 형성된 제1 전극 패드(190)와 가까운 영역에 집중적으로 흐를 수 있다. 따라서, 제1 전극 패드(190)와 제2 전극 패드(180)가 가까운 영역일수록 광이 집중적으로 생성 및 방출되며, 제1 전극 패드(190)와 제2 전극 패드(180)의 거리가 멀어질수록 발광 능력이 저하될 수 있다. 이와 같이 발광 불균일성을 감소하고 균일한 발광을 위해 제2 전극 패드(180)를 통해 주입된 전류가 제2 반도체층(160) 및 활성층(150) 전체 영역을 균일하게 통과하도록 하기 위해서 하부 전류 분산층(170)이 형성될 수 있다. 하부 전류 분산층(170)은 SiO2와 같은 절연 물질로 형성될 수 있다. 따라서, 하부 전류 분산층(170)은 전류를 분산시키는 역할뿐만 아니라 일부 영역에서 제2 전극 패드(180)와 제2 반도체층(160)을 절연시키는 절연층의 역할도 할 수 있다.
도 1에서는 제2 전극 패드(180)가 하부 전류 분산층(170)의 측면 및 상면을 덮도록 형성된다. 그러나 제2 전극 패드(180)의 구조는 이에 한정되는 것은 아니다. 예를 들어, 제2 전극 패드(180)는 하부 전류 분산층(170)의 상면은 노출하도록 형성될 수 있다.
이후 도면은 설명과 이해의 편의를 위해서 도 1과 상하의 위치가 반대로 도시되어 있으며, 도면에 대한 설명 역시 해당 도면을 기준으로 설명하도록 한다.
도 2를 참고하면, 성장 기판(110) 및 버퍼층(120)이 제거될 수 있다.
활성층(150)에서 생성된 광은 도 2를 기준으로 제2 전극 패드(180)가 형성된 하부 방향과 제1 반도체층(140)이 형성된 상부 방향으로 방출될 수 있다. 이때, 제2 전극 패드(180)를 향하는 광은 제2 전극 패드(180)에서 반사되어 상부 방향을 향할 수 있다. 활성층(150)에서 생성된 광은 가시광선 또는 자외선일 수 있다.
이때, 버퍼층(120)의 경우, 활성층(150)에서 방출된 광을 흡수하는 에너지 밴드갭을 가질 수 있다. 따라서, 상부로 광을 방출하기 위해서 광을 흡수하는 버퍼층(120)을 제거해야 한다.
도 3 내지 도 5를 참고하면, 컨택층(130)의 일부가 제거될 수 있다.
본 실시 예에 따르면, 컨택층(130) 역시 활성층(150)에서 방출하는 광을 흡수하는 에너지 밴드갭을 가질 수 있다. 따라서, 제1 반도체층(140)과 전기적으로 연결되는 제1 전극이 형성될 부분을 제외한 광이 외부로 방출되는 영역인 발광 영역(R1)에 형성된 컨택층(130)이 제거될 수 있다.
도 3을 참고하면, 제1 전극이 형성될 영역과 같이 컨택층(130)이 유지될 영역을 덮도록, 컨택층(130) 상부에 마스크(10)가 형성될 수 있다. 즉, 비발광 영역(R2)에 위치하는 컨택층(130)의 상부에 마스크(10)가 형성될 수 있다.
도 4를 참고하면, 1차 에칭 공정이 수행될 수 있다.
본 실시 예에 따르면, 마스크(10)에 의해서 외부로 노출된 영역에 1차 에칭이 수행될 수 있다. 예를 들어, 1차 에칭은 플라즈마를 이용한 드라이 에칭일 수 있다.
본 실시 예에 따르면, 1차 에칭을 통해서 외부로 노출된 컨택층(130)을 제거할 수 있다. 또한, 1차 에칭을 통해서 제1 반도체층(140)의 두께가 타겟 두께가 되도록 할 수 있다.
본 실시 예에 따르면, 1차 에칭으로 컨택층(130)만 제거하는 것이 아니라 컨택층(130)의 하부에 있는 제1 반도체층(140)의 일부도 제거된다. 즉, 마스크(10)에 의해 외부로 노출된 컨택층(130) 전체가 확실하게 제거될 수 있다.
도 5를 참고하면, 2차 에칭 공정이 수행될 수 있다.
본 실시 예에 따르면, 마스크(10)에 의해서 외부로 노출된 영역에 2차 에칭이 수행될 수 있다. 즉, 1차 에칭을 통해서 외부로 노출된 제1 반도체층(140)의 표면에 2차 에칭이 수행될 수 있다.
본 실시 예에 따르면, 2차 에칭은 습식 에칭으로 수행될 수 있다. 예를 들어, 2차 에칭은 광전기화학적 에칭(Photo-electrochemical; PEC) 에칭일 수 있다. 또한, 2차 에칭에 사용되는 에칭 용액은 수산화칼륨, 암모니아, 염산, 인산 등을 포함하는 용액일 수 있다.
제1 반도체층(140)은 2차 에칭에 의해서 외부로 노출된 영역의 표면에 요철이 형성될 수 있다. 또한, 제1 반도체층(140)의 요철이 형성된 표면은 발광 소자(100)의 발광면이 될 수 있다.
본 발명의 실시 예에 따른 발광 소자(100)는 발광면에 요철을 형성하여 광 추출 효율을 증가시켜 발광 효율을 향상시킬 수 있다. 즉, 발광 소자(100)는 발광면의 임계각을 증가시켜 광을 내부에서 외부로 방출시키는 효과를 향상시킬 수 있다.
종래에는 컨택층의 제거 및 제1 반도체층의 요철 형성을 습식 에칭을 통해 동시에 수행되었다. 즉, 제1 반도체층의 상부에 컨택층이 형성되어 있는 상태에서 습식 에칭이 수행되었다. 이때, 습식 에칭은 등방성 에칭이므로, 한 방향이 아닌 다양한 방향으로 에칭이 이루어진다. 따라서, 습식 에칭 이후에 제1 반도체층의 표면에는 균일 또는 불균일한 요철이 형성될 수 있다. 이때, 제1 반도체층의 표면의 요철의 상단에는 제거되지 않은 컨택층이 남아 있을 수 있다. 이 경우, 컨택층은 광을 흡수하는 에너지 밴드갭을 가지므로, 발광 소자의 내부에서 생성된 광의 일부가 외부로 방출되지 못하고 제1 반도체층의 표면에 잔존하는 컨택층에 흡수된다. 따라서, 발광 소자는 잔존하는 컨택층에 의해서 발광 효율이 저하되는 문제가 있다. 또한, 발광 소자는 발광 영역에 잔존하는 컨택층의 면적만큼 발광 면적이 감소하므로 발광 효율이 감소할 수 있다.
본 발명의 실시 예에 따른 발광 소자(100)는 제1 반도체층(140)의 발광면에 해당하는 표면을 덮는 컨택층(130)이 완전히 제거된 후, 컨택층(130)이 제거되어 외부로 노출된 제1 반도체층(140)의 표면에 습식 에칭으로 요철을 형성한다. 따라서, 본 발명의 실시 예에 따른 발광 소자(100)는 발광면에 광을 흡수하는 물질이 감소하므로, 발광 효율을 향상시킬 수 있다. 또한 본 실시 예에 따른 발광 소자(100)는 발광 영역의 표면 전체가 발광면이 되므로, 발광 효율을 향상시킬 수 있다.
본 실시 예에서, 1차 에칭 공정과 2차 에칭 공정에서 마스크(10)가 사용되는데, 마스크(10)는 에칭 방식에 따라 변경될 수 있다. 즉, 1차 에칭때 사용되는 마스크(10)와 2차 에칭때 사용되는 마스크(10)는 각 에칭 공정으로부터 컨택층(130)을 보호할 수 있는 종류로 변경될 수 있다.
도 6을 참고하면, 에칭 공정이 끝난 후, 마스크(10)는 제거된다.
도 7을 참고하면, 컨택층(130)의 상부에 제1 전극 패드(190)가 형성될 수 있다. 또한, 제1 전극 패드(190)는 컨택층(130)의 상면 전체를 덮도록 형성될 수 있다.
제1 전극 패드(190)는 전도성 물질로 형성될 수 있다. 또한, 제1 전극 패드(190)는 단층 또는 다층으로 형성될 수 있다.
제1 전극 패드(190)는 컨택층(130)을 통해서 제1 반도체층(140)과 전기적으로 연결될 수 있다.
본 발명의 실시예에 따른 발광 소자(100)는 제1 전극 패드(190) 및 컨택층(130)의 하부에 위치한 제1 반도체층(140)이 다른 영역의 제1 반도체층(140)보다 더 두껍게 형성될 수 있다. 즉, 제1 반도체층(140)의 발광면과 비발광면은 높이 차이(h1)가 있으며, 비발광면이 발광면보다 높게 위치한다. 여기서, 제1 반도체층(140)을 기준으로 발광면은 광이 외부로 방출되는 면이며, 비발광면은 광이 외부로 방출되지 못하는 면이다. 즉, 제1 반도체층(140)에서 발광면은 외부로 노출된 제1 반도체층(140)의 표면이며, 비발광면은 컨택층(130)이 덮고 있는 표면이다.
활성층(150)의 일부 영역에서 방출된 광의 일부는 컨택층(130) 또는 제1 전극 패드(190)에 의해서 외부로 방출되지 못한다. 즉, 컨택층(130) 또는 제1 전극 패드(190)에 의해서 외부로 방출되지 못하는 광이 방출하는 영역은 음영 영역(D1)이 될 수 있다.
본 발명의 실시 예에 따르면, 음영 영역(D1)은 컨택층(130)의 하면 일단에서 컨택층(130)과 가장 가까운 제1 반도체층(140)의 요철의 하단을 지나는 연장선(L)과 만나는 활성층(150)의 내측 영역에 대응할 수 있다. 컨택층(130)이 생략된 경우에는 음영 영역(D)을 설정하는 기준은 제1 전극 패드(190)의 하면의 일단이 될 수 있다.
음영 영역(D1)에 대응하는 활성층(150)에서 생성된 광은 컨택층(130)에 의해서 광이 외부로 방출되지 못한다. 또한, 광은 제2 전극 패드(180)와 제2 반도체층(160)이 접촉하는 영역에 대응하는 활성층(150)의 영역에서 주로 생성 및 방출될 수 있다.
따라서, 음영 영역(D1) 내에 제2 전극 패드(180)가 형성되는 경우, 활성층(150)에서 생성 및 방출된 광량에 비해 발광 소자(100)의 외부로 방출되는 광량이 감소하게 된다. 즉, 음영 영역(D1) 내에서 제2 전극 패드(180)와 제2 반도체층(160)이 접촉하는 면적이 증가할수록 발광 소자(100)의 발광 효율이 감소하게 된다. 또한, 비음영 영역(D2) 내에서 제2 전극 패드(180)와 제2 반도체층(160)이 접촉하는 면적이 작을수록 활성층(150)에서 광이 생성 및 방출되는 영역이 감소하며, 이에 따라 발광 소자(100)의 광량이 감소할 수 있다.
본 발명의 실시 예에 따른 발광 소자(100)는 설정된 타겟 두께에 도달하도록 에칭된 발광 영역(R1)에서의 제1 반도체층(140)의 두께보다 컨택층(130)이 형성된 비발광 영역(R2)에서의 제1 반도체층(140)의 두께가 더 두껍다. 즉, 발광 영역(R1)에서의 제1 반도체층(140)의 상면의 높이보다 비발광 영역에서의 제1 반도체층(140)의 상면이 더 높게 위치한다. 그에 따라 컨택층(130)의 하면이 발광 영역(R1)에서의 제1 반도체층(140)의 상면인 발광면보다 더 높게 위치한다. 컨택층(130)의 하면의 높이와 발광면의 높이 차이(h1)이 증가할수록, 컨택층(130)의 하면의 일단과 컨택층(130)에 인접한 요철의 하단의 높이 역시 증가할 수 있다. 컨택층(130)의 하면의 일단과 요청의 하단의 높이가 증가할수록 이들을 지나는 연장선(L)의 경사 각도가 커지게 된다. 연장선(L)의 경사 각도가 커지면, 음영 영역(D1)의 면적은 감소하게 된다. 음영 영역(D1)이 감소하게 되면, 제2 전극 패드(180)와 제2 반도체층(160) 간의 접촉 면적이 증가하게 되고, 활성층(150)에서 광을 생성 및 방출할 수 있는 영역 역시 증가할 수 있다. 따라서, 컨택층(130) 하부에 위치한 제1 반도체층(140)과 발광 영역(R1)에 위치한 제1 반도체층(140)의 높이 차이에 의해서 활성층(150)에서 생성 및 방출되는 광량 증가로 본 실시 예에 따른 발광 소자(100)에서 외부로 방출되는 광량이 증가하며, 발광 효율 역시 향상될 수 있다.
이후, 본 발명의 발광 소자의 다양한 실시 예에 대해서 설명하도록 한다. 이때, 본 발명의 발광 소자의 실시 예들에 대한 설명은 이전에 설명한 발광 소자와의 차이점 위주로 설명한다. 따라서, 이후 실시 예에 대한 설명 중에서 생략된 내용은 해당 실시 예의 이전의 설명을 참고하도록 한다.
도 8은 본 발명의 제2 실시 예에 따른 발광 소자의 단면을 개략적으로 나타낸 도면이다.
제2 실시 예에 따른 발광 소자(200)는 제1 전극 패드(290), 제2 전극 패드(180), 컨택층(130), 제1 반도체층(140), 활성층(150) 및 제2 반도체층(160)을 포함할 수 있다.
도 8을 참고하면, 제2 실시 예에 따른 발광 소자(200)는 제1 전극 패드(290)가 컨택층(130) 보다 작은 폭을 갖도록 형성될 수 있다.
도 9는 본 발명의 제3 실시 예에 따른 발광 소자의 단면을 개략적으로 나타낸 도면이다.
제3 실시 예에 따른 발광 소자(300)는 제1 전극 패드(390), 제2 전극 패드(180), 컨택층(330), 제1 반도체층(340), 활성층(150) 및 제2 반도체층(160)을 포함할 수 있다.
도 9를 참고하면, 제3 실시 예에 따른 발광 소자(300)는 제1 전극 패드(390) 및 컨택층(330)은 적어도 일측면이 경사면으로 이루어질 수 있다. 또한, 컨택층(330)의 하부에 위치한 제1 반도체층(340)의 측면의 적어도 일부가 경사면으로 이루어질 수 있다.
본 실시 예에 따르면, 요철이 형성된 발광면에서 방출된 광의 일부는 제1 전극 패드(390), 컨택층(330) 및 제1 반도체층(340)의 측면들에 부딪힐 수 있다. 이때, 제1 전극 패드(390), 컨택층(330) 및 제1 반도체층(340)의 측면들에 부딪힌 광은 측면들의 경사에 의해서 흡수되지 않고 반사되어 발광 소자(300)의 외부로 방출될 수 있다.
따라서, 본 실시 예의 발광 소자(300)는 제1 전극 패드(390), 컨택층(330) 및 제1 반도체층(340)에 의해서 흡수되는 광을 최소화하여 발광 효율을 향상시킬 수 있다.
도 10 내지 도 12는 본 발명의 제4 실시 예에 따른 발광 소자를 설명하기 위한 도면이다.
우선, 도 1 및 도 2의 과정을 통해서, 제2 전극 패드(180) 상부에 제2 반도체층(160), 활성층(150), 제1 반도체층(440) 및 컨택층(130)이 적층된 구조물을 형성할 수 있다.
도 10을 참고하면, 1차 에칭을 수행할 수 있다.
우선, 컨택층(130) 상부에 제1 마스크(21)를 형성할 수 있다.
제1 마스크(21)는 건식 에칭 공정으로부터 피에칭 대상물을 보호할 수 있는 물질로 형성될 수 있다.
제1 마스크(21)는 도 3의 마스크(10)와 다르게 비발광 영역(R2)에 컨택층(130)뿐만 아니라 발광 영역(R1)에 위치한 컨택층(130)의 일부를 덮도록 형성할 수 있다. 여기서, 제1 마스크(21)가 덮는 발광 영역(R1)의 컨택층(130)은 음영 영역(D1) 상에 위치할 수 있다.
1차 에칭은 도 4에서 설명한 바와 같이, 건식 에칭일 수 있다.
1차 에칭을 통해서 제1 마스크(21)가 덮지 않은 영역의 컨택층(130) 전체와 제1 반도체층(440)의 상부 부분이 에칭되어 제거될 수 있다.
도 11을 참고하면, 제1 마스크(21)를 제거하고, 컨택층(130) 상부에 제2 마스크(22)가 형성될 수 있다. 제2 마스크(22)는 습식 에칭 공정에서 피에칭 대상물을 보호할 수 있는 물질로 형성될 수 있다.
제2 마스크(22)는 컨택층(130)의 일부분을 덮도록 형성될 수 있다. 즉, 제2 마스크(22)는 컨택층(130)를 덮도록 형성되지만, 컨택층(130)의 일부는 외부로 노출시킬 수 있다.
제2 마스크(22)가 형성된 후에, 2차 에칭이 수행될 수 있다. 2차 에칭은 습식 에칭일 수 있다.
2차 에칭이 수행된 이후에, 제2 마스크(22)를 제거하고, 도 12에 도시된 바와 같이, 제1 전극 패드(290)를 형성하여, 제4 실시 예에 따른 발광 소자(400)를 형성할 수 있다.
도 12를 참고하면, 제4 실시 예에 따른 발광 소자(400)는 발광 영역(R1) 중에서 음영 영역(D1) 상에 위치한 발광면과 비음영 영역(D2) 상에 위치한 발광면 간의 높이 차이(h2)가 있다. 즉, 발광 소자(400)는 발광 영역(R1) 중에서 음영 영역(D1)에 위치한 제1 반도체층(440)은 발광 영역(R1) 중에서 비음영 영역(D2)에 위치한 제1 반도체층(440)보다 더 두껍게 형성된 구조를 가질 수 있다.
또한, 음영 영역(D1)의 경우, 1차 에칭을 생략하고 2차 에칭만 수행되었다. 2차 에칭 공정에서 이루어진 습식 에칭의 영향으로 표면에 형성된 요철의 상부 부분에 컨택층(130)이 잔존해 있을 수 있다. 즉, 본 실시 예에 따른 발광 소자(400)는 발광 영역(R1)과 음영 영역(D1)이 중첩되는 중첩 영역을 포함할 수 있다. 또한, 중첩 영역에서 요철이 형성된 발광면은 중첩 영역이 아닌 발광 영역(R1)에서 요철이 형성된 발광면보다 높게 위치할 수 있다. 또한, 중첩 영역에서 요철이 형성된 발광면에는 컨택층(130)의 일부가 잔존해 있을 수 있다.
본 발명의 실시 예에 따르면, 제1 패드 전극의 일측면에서 음영 영역(D1)의 일단까지의 거리는 약 20㎛이하 일 수 있다. 여기서, 제1 패드 전극의 일측면은 발광 영역(R1)을 향하는 측면이며, 음영 영역(D1)의 일단은 음영 영역(D1)의 테두리에 해당하는 끝단이다.
도 13 내지 도 15는 제5 실시 예에 따른 발광 소자를 설명하기 위한 도면들이다.
도 13은 본 발명의 제5 실시 예에 따른 발광 소자의 평면도이다. 도 14는 본 발명의 제5 실시 예에 따른 발광 소자의 일 단면도(A1-A2)이다. 또한, 도 15는 본 발명의 제5 실시 예에 따른 발광 소자의 일 영역의 확대도(B)이다.
도 14를 참고하면, 제5 실시 예에 따른 발광 소자(500)는 제2 전극 패드(580), 절연층(570), 제2 컨택층 (510), 반도체 구조물(540), 제1 컨택층(530), 및 제1 전극 패드(590)를 포함할 수 있다. 제2 전극 패드(580)는 적어도 하나의 금속층을 포함할 수 있다 예를 들어, 제2 전극 패드(580)는 제1 금속층(581), 제2 금속층(582), 제3 금속층(583) 및 제4 금속층(584)을 포함할 수 있다. 절연층(570)은 제1 절연층(571) 및 제2 절연층(575)을 포함할 수 있다. 또한, 제1 컨택층(530)은 컨택층(531) 및 상부 전류 분산층(532)를 포함할 수 있다.
제2 전극 패드(580)는 금속과 같은 전도성 물질로 형성될 수 있다. 본 실시 예에서 제2 전극 패드(580)는 제1 내지 제4 금속층(584)을 포함하는 다층 구조일 수 있다.
예를 들어, 제2 전극 패드(580)를 이루는 각각의 금속층은 타이타늄(Ti), 텅스텐(W), 백금(Pt), 니켈(Ni), 알루미늄(Al), 크롬(Cr) 중 적어도 하나의 물질을 포함할 수 있다. 또한, 제2 전극 패드(580)를 이루는 각각의 금속층은 인접한 금속층과 적어도 하나의 다른 물질을 포함하도록 형성될 수 있으며, 다른 열팽창 계수를 가질 수 있다.
예를 들어, 제1 금속층(581)은 타이타늄(Ti), 텅스텐(W), 백금(Pt), 니켈(Ni), 알루미늄(Al), 크롬(Cr) 중 적어도 하나의 물질을 포함할 수 있다. 또한, 제1 금속층(581)은 타이타늄(Ti)으로 형성된 층과 텅스텐(W)으로 형성된 층이 적층된 다층 구조로 형성될 수 있다.
제2 금속층(582)은 제1 금속층(581)의 하부에 위치하며, 타이타늄(Ti), 텅스텐(W), 백금(Pt), 니켈(Ni), 알루미늄(Al), 크롬(Cr) 중 적어도 하나의 물질을 포함할 수 있다 또한, 제2 금속층(582)은 제1 금속층(581)과 다른 물질로 형성되거나 적어도 하나의 다른 물질을 포함할 수 있다. 또한, 제2 금속층(582)은 제1 금속층(581)과 다른 열팽창 계수를 갖는 물질을 포함할 수 있다.
제3 금속층(583)은 제2 금속층(582)의 하부에 위치하며, 타이타늄(Ti), 텅스텐(W), 백금(Pt), 니켈(Ni), 알루미늄(Al), 크롬(Cr) 중 적어도 하나의 물질을 포함할 수 있다. 또한, 제3 금속층(583)은 제2 금속층(582)과 다른 물질로 형성되거나 적어도 하나의 다른 물질을 포함할 수 있다. 또한, 제3 금속층(583)은 제2 금속층(582)과 다른 열팽창 계수를 갖는 물질을 포함할 수 있다.
또한, 제4 금속층(584)은 제3 금속층(583)의 하부에 위치하며, 타이타늄(Ti), 텅스텐(W), 백금(Pt), 니켈(Ni), 알루미늄(Al), 크롬(Cr), 주석(Sn) 중 적어도 하나의 물질을 포함할 수 있다. 또한, 제4 금속층(584)은 제3 금속층(583)과 다른 물질로 형성되거나 적어도 하나의 다른 물질을 포함할 수 있다. 또한, 제4 금속층(584)은 제3 금속층(583)과 다른 열팽창 계수를 갖는 물질을 포함할 수 있다. 예를 들어, 제4 금속층(584)은 니켈(Ni)로 형성된 층과 주석(Sn)으로 형성된 층이 적층된 다층 구조로 형성될 수 있다.
제3 금속층(583)은 제4 금속층(584)의 상면의 적어도 일부를 덮도록 형성되며, 제2 금속층(582)은 제3 금속층(583)의 상면의 적어도 일부를 덮도록 형성될 수 있다. 또한, 제1 금속층(581)은 제2 금속층(582)의 상면의 적어도 일부를 덮도록 형성될 수 있다.
도 14를 참고하면, 제1 금속층(581)은 끝단이 반도체 구조물(540)의 하면 테두리와 제2 금속층(582)의 제1 경사부(c1) 사이에 배치될 수 있다. 즉, 제1 금속층(581)의 끝단은 반도체 구조물(540)의 테두리보다 외측에 위치하고, 제2 금속층(582)의 측면보다 내측에 위치할 수 있다.
제2 전극 패드(580)의 상부에는 제2 절연층(575)이 형성될 수 있다. 제2 절연층(575)은 제1 금속층(581)의 상면 및 제1 금속층(581)에 의해서 노출된 제2 금속층(582)의 상면의 적어도 일부를 덮도록 형성될 수 있다. 이때, 제2 절연층(575)은 제1 금속층(581)의 끝단을 덮는 동시에 제2 금속층(582)의 상면을 덮을 수 있다.
본 실시 예에서, 제2 전극 패드(580)가 4개의 금속층으로 형성된 다층 구조이지만, 제2 전극 패드(580)의 구조가 이에 한정되는 것은 아니다. 제2 전극 패드(580)는 단층 구조일 수도 있으며, 2개 이상의 금속층들을 포함하는 다층 구조일 수도 있다.
제2 절연층(575)은 절연 물질로 형성될 수 있다. 예를 들어, 제2 절연층(575)은 SiO2, SiNx, MgFx 중 적어도 하나로 형성될 수 있다.
또한, 제2 절연층(575)은 관통홀 구조의 제2 개구부(576)를 포함할 수 있다. 제2 절연층(575)의 제2 개구부(576)는 제2-1 개구부(577) 및 제2-2 개구부(578)를 포함할 수 있다.
도 14를 참고하면, 제2-1 개구부(577)는 상단에서 하단으로 갈수록 직경이 좁아지거나 커지는 구조일 수 있다.
또한, 제2-2 개구부(578)는 상부 영역(578-1)과 하부 영역(578-2)이 서로 다른 구조로 형성될 수 있다. 도 14에 도시된 바와 같이, 제2-2 개구부(578)의 상부 영역(578-1)은 상부에서 하부 방향로 갈수록 직경이 좁아지는 구조일 수 있다. 이때, 제2-2 개구부(578)의 상부 영역(578-1)의 내측면은 수직 단면을 기준으로 곡면을 포함할 수 있다. 또한, 제2-2 개구부(578)의 하부 영역(578-2)은 상부에서 하부 방향로 갈수록 직경이 증가하는 구조일 수 있다.
제2-1 개구부(577)에는 제2 전극 패드(580)가 배치될 수 있다. 그에 따라 제2 전극 패드(580)의 제1 금속층(581)은 제2-1 개구부(577)에 의해서 제2 반도체층(543)과 전기적으로 연결될 수 있다. 제1 금속층(581)은 반도체 구조물(540)의 제2 반도체층(543)이 접촉하여, 제2 전극 패드(580)와 제2 반도체층(543)이 전기적으로 연결될 수 있다. 또는 제2-1 개구부(577)에 배치된 제1 금속층(581)과 제2 반도체층(543) 사이에 전도성 물질이 더 형성될 수도 있다.
제2-2 개구부(578)에는 제2 컨택층(510) 및 제2 전극 패드(580)가 배치될 수 있다. 제2-2 개구부(578)의 상부 영역(578-1)에는 제2 컨택층(510)이 배치되며, 제2-2 개구부(578)의 하부 영역(578-2)에는 제2 전극 패드(580)가 배치될 수 있다. 따라서, 제2 컨택층(510)과 제1 금속층(581)은 제2-2 개구부(578)에서 전기적으로 연결될 수 있다.
본 실시 예에 따르면, 제2 컨택층(510)은 상면이 평평한 제1 금속층(581)의 상면에서 내측면이 곡면 또는 경사면으로 이루어진 제2-2 개구부(578)의 상부 영역(578-1)을 채울 수 있다. 따라서, 제2 컨택층(510)은 하면에서 상면으로 갈수록 폭이 증가하며, 하면은 평면이고 측면이 곡면 또는 경사면인 구조일 수 있다.
제2 컨택층(510)은 상부에서 하부로 갈수록 폭이 증가하거나 감소하는 구조를 포함할 수 있다. 또한, 제2 컨택층(510)은 폭이 컨택층(531)의 폭보다 작은 영역과 컨택층(531)의 폭보다 큰 영역을 포함할 수 있다. 이와 같이, 제2 컨택층(510)의 폭이 다른 영역을 포함하는 구조는 전류 분산에 효과적일 수 있다.
제2 절연층(575)은 복수의 제2-1 개구부(577) 및 복수의 제2-2 개구부(578)를 포함할 수 있다. 제2-1 개구부(577)는 제2-2 개구부(578)와 이격되어 위치하며, 상부 전류 분산층(532)과 반도체 구조물(540)의 측면 사이의 하부 영역에 위치할 수 있다. 또한, 제2-2 개구부(578)는 컨택층(531)과 상부 전류 분산층(532) 사이의 하부 영역에 위치할 수 있다. 발광 소자(500)는 복수의 제2 컨택층(510)을 포함할 수 있으며, 제2 컨택층(510)은 컨택층(531)과 상부 전류 분산층(532) 사이의 하부 영역에 위치할 수 있다. 도 14를 참고하면, 복수의 제2 컨택층(510)은 서로 이격될 수 있다.
도 14를 참고하면, 제2 컨택층(510)은 두께가 일정한 영역 및 두께가 가변하는 영역을 포함할 수도 있으며, 두께가 가변하는 영역은 컨택층(531) 및 상부 전류 분산층(532)에 가까워질수록 두께가 얇아질 수 있다.
제2 컨택층(510)은 전도성 물질로 형성될 수 있다. 예를 들어, 제2 컨택층(510)은 타이타늄(Ti), 텅스텐(W), 백금(Pt), 니켈(Ni), 알루미늄(Al), 크롬(Cr) 중 적어도 하나 이상의 물질을 포함할 수 있다. 예를 들어, 제2 컨택층(510)은 타이타늄(Ti) 및 텅스텐(W)을 포함하는 층에 은(Ag)을 포함하는 층이 적층된 구조일 수 있다. 그러나 제2 컨택층(510)의 구조 및 제2 컨택층(510)을 이루는 물질이 이에 한정되는 것은 아니다. 제2 컨택층(510)은 전도성 물질을 포함하는 단층 구조 또는 다층 구조로 다양하게 형성될 수 있다.
도 14를 참고하면, 제2 컨택층(510)은 컨택층(531)의 일측면의 연장선과 상부 전류 분산층(532)의 일측면의 연장선 사이에 위치할 수 있다. 여기서, 컨택층(531)의 일측면과 상부 전류 분산층(532)의 일측면은 서로 마주할 수 있다. 또한, 제2 컨택층(510)의 일측면은 컨택층(531)의 일측면의 연장선과 제1 이격 거리(sp1)만큼 이격될 수 있으며, 제2 컨택층(510)의 타측면은 상부 전류 분산층(532)의 일측면의 연장선과 제2 이격 거리(sp2)만큼 이격될 수 있다. 또한, 제1 이격 거리(sp1)는 제2 이격 거리(sp2)와 다를 수 있다.
제2-2 개구부(578)에 형성된 제2 컨택층(510)은 제2 반도체층(543)과 접촉하여 전기적으로 연결될 수 있다. 또는 제2-2 개구부(578)에 형성된 제2 컨택층(510)과 제2 반도체층(543) 사이에는 전도성 물질이 더 형성될 수도 있다.
이와 같이, 제2 절연층(575)은 제2 개구부(576)를 제외한 다른 영역에서 제2 전극 패드(580)와 반도체 구조물(540)이 직접 접촉하거나 전기적으로 연결되지 않도록 할 수 있다.
제2 전극 패드(580)를 통해 주입된 전류는 제2 절연층(575)에 의해서 분산되어 제2 반도체층(543)에 주입될 수 있다. 이와 같이, 제2 절연층(575)는 전류 분산층의 역할도 할 수 있다. 즉, 제2 절연층(575)은 이전 실시 예들의 하부 전류 분산층일 수 있다.
제2 절연층(575)의 상부에는 반도체 구조물(540)이 형성될 수 있다. 또한, 반도체 구조물(540)은 상단에서 하단으로 갈수록 폭이 넓어지는 구조로 형성될 수 있다.
반도체 구조물(540)은 제2 반도체층(543), 활성층(542) 및 제1 반도체층(541)이 제2 절연층(575) 상부에 차례대로 적층된 구조를 갖는다. 여기서, 제2 전극 패드(580) 및 제2 컨택층(510)은 제2 절연층(575)의 제2 개구부(576)를 통해서 제2 반도체층(543)과 전기적으로 연결될 수 있다.
제1 반도체층(541), 활성층(542) 및 제2 반도체층(543)의 재료, 형성 방법 및 구조에 대한 자세한 설명은 제1 내지 제4 실시 예의 엘이디 반도체 칩에 대한 설명을 참고하도록 한다.
컨택층(531) 및 상부 전류 분산층(532)은 반도체 구조물(540)의 상부인 제1 반도체층(541)의 상면에 형성될 수 있다.
도 13을 참고하면, 컨택층(531)과 상부 전류 분산층(532)은 서로 연결될 수 있다. 컨택층(531)에 연결된 상부 전류 분산층(532)은 반도체 구조물(540)의 상부에 배치될 수 있다. 즉, 상부 전류 분산층(532)은 컨택층(531)으로부터 연장되어 여러 갈래로 갈라진 구조를 갖는다. 이와 같은 상부 전류 분산층(532)은 제1 전극 패드(590)에서 주입된 전류가 일정 영역에 집중되지 않도록 분산시켜 제1 반도체층(541)에 주입되도록 할 수 있다.
또한, 컨택층(531)의 상부에는 제1 전극 패드(590)가 형성될 수 있다. 컨택층(531)은 하부에 형성된 제1 반도체층(541)과 상부에 형성된 제1 전극 패드(590) 간의 컨택 저항을 감소시킬 수 있다.
제1 전극 패드(590)는 전도성 물질로 형성될 수 있다. 또한, 제1 전극 패드(590)는 단층 또는 다층으로 형성될 수 있다. 제1 전극 패드(590)는 컨택층(531)을 통해서 제1 반도체층(541)과 전기적으로 연결될 수 있다.
제1 절연층(571)은 반도체 구조물(540), 컨택층(531), 상부 전류 분산층(532) 및 제1 전극 패드(590)를 덮도록 형성될 수 있다. 예를 들어, 제1 절연층(571)은 제2 절연층(575)과 동일한 물질로 형성될 수 있다.
도 14에 도시된 바와 같이, 제1 절연층(571)은 반도체 구조물(540), 컨택층(531) 및 하부 전류 분산층(532)의 노출된 영역을 덮도록 형성될 수 있다. 제1 절연층(571)은 제1 개구부(572)를 포함하며, 제1 개구부(572)에 제1 전극 패드(590)가 배치될 수 있다. 제1 전극 패드(590)의 상면은 회로 기판과 같은 외부 구성부와 전기적으로 연결될 수 있다. 본 실시 예의 제1 반도체층(541)은 발광 영역에 위치한 상면에 요철이 형성될 수 있다. 따라서, 발광 영역에서는 제1 반도체층(541)을 덮는 제1 절연층(571)에도 요철이 형성될 수 있다.
또한, 반도체 구조물(540)의 측면에도 요철이 더 형성될 수 있다. 또한, 제1 절연층(571)에서 반도체 구조물(540)의 측면을 덮는 영역의 적어도 일부에도 요철이 형성될 수 있다. 반도체 구조물(540)의 측면에 형성된 요철은 반도체 구조물(540)과 제1 절연층(571) 간의 접촉 면적을 증가시켜 결합력을 향상시킬 수 있다.
반도체 구조물(540)의 측면을 덮는 제1 절연층(571)의 하단은 제2 절연층(575)과 접촉할 수 있다. 따라서, 본 실시 예의 발광 소자(500)는 절연층(570)이 제2 반도체층(543)의 하단을 감싸는 구조를 포함할 수 있다. 즉, 제2 반도체층(543)은 하단 모서리를 이루는 하면과 측면이 모두 절연층(570)으로 덮힐 수 있다.
도 14를 참고하면, 발광 소자(500)는 반도체 구조물(540)의 외측 영역에서 상면의 높이가 서로 다른 제1 영역(S1)과 제2 영역(S2)을 포함할 수 있다. 또한, 발광 소자(500)는 제1 영역(S1)과 제2 영역(S2) 사이에서 서로 다른 높이의 상면을 연결하는 경사부가 형성된 경사 영역(S3)을 포함할 수 있다. 제1 영역(S1)은 반도체 구조물(540)과 제2 영역(S2) 사이에 배치될 수 있다. 또한, 제2 영역(S2)은 제1 영역(S1)의 외측에 위치하여, 반도체 구조물(540)로부터 제1 영역(S1)보다 더 멀리 위치할 수 있다.
제2 전극 패드(580)의 제2 금속층(580)은 제1 영역(S1)의 상면과 제2 영역(S2)의 상면을 연결하는 경사 영역(S3)의 제1 경사부(C1)를 포함할 수 있다. 제2 금속층(580)의 제1 경사부(C1)는 반도체 구조물(540)에서 방출되어 제1 경사부(C1)를 향하는 광을 상부로 반사시켜 발광 소자(500)의 광 추출 효율을 향상시킬 수 있다.
또한, 제1 절연층(575)은 제1 영역(S1)의 상면과 제2 영역(S2)의 상면을 연결하는 경사 영역(S3)의 제2 경사부(C2)를 포함할 수 있다. 제1 절연층(575)의 제2 경사부(C2)는 반도체 구조물(540)에서 방출되어 제2 경사부(C2)를 향하는 광이 상부 방향으로 진행하도록 굴절시켜 발광 소자(500)의 광 추출 효율을 향상시킬 수 있다.
또한, 도 14를 참고하면, 제1 금속층(581)의 끝단은 반도체 구조물(540)의 하면 테두리와 제2 절연층(575)의 제2 경사부(C2) 사이에 배치될 수 있다. 즉, 제2 절연층(575)은 제1 금속층(581)의 끝단을 덮도록 형성되어, 제1 금속층(581)의 끝단이 외부의 습기에 노출되는 것을 방지할 수 있다.
제2 전극 패드(580)의 상면은 제2 영역(S2)에서 활성층(542)의 하면보다 낮게 위치할 수 있다. 또는 절연층(570)의 상면은 제2 영역(S2)에서 활성층(542)의 상면과 제2 반도체층(543)의 하면의 사이 영역에 위치할 수 있다.
또한, 제2 전극 패드(580)의 제2 금속층(582)은 활성층(542)보다 두꺼운 두께를 가질 수 있다. 여기서, 두께는 상면에서부터 하면까지의 길이이다. 또는 제2 금속층(582)과 제2 절연층(575) 모두 활성층(542)보다 두꺼운 두께를 가질 수 있다.
본 실시 예에 따르면, 제2 영역(S2)에서 절연층(570)의 일 측면의 적어도 일부는 활성층(542)의 측면을 마주할 수 있다. 절연층(570)은 공기와 다른 굴절률을 갖는다. 따라서, 공기 중에서 진행하여 절연층(570)에 도달한 광은 절연층(570)에서 굴절 또는 반사될 수 있다. 예를 들어, 활성층(542)에서 방출되어 외측 방향으로 진행하는 광의 적어도 일부가 제2 영역(S2)에서 절연층(570)의 일 측면을 향할 수 있다. 이때, 절연층(570)은 광을 반사하여 상부 방향을 향하도록 할 수 있다.
제2 영역(S2)에서 제2 금속층(582)의 제1 경사면(C1)의 일 영역에서의 수직 연장선(L1)은 반도체 구조물(540)의 하단 모서리를 지나갈 수 있다. 이와 같은 구조는 반도체 구조물(540)의 하단 모서리에서 방출된 광이 제2 금속층(582)에서 반사되어 상부 방향을 향할 수 있다.
이와 같이, 본 실시 예의 발광 소자(500)는 절연층(570) 및 제2 전극 패드(580)의 단차 구조에 의해서 상부 방향 또는 지향각 내의 광도 및 광량을 향상시킬 수 있다.
또한, 본 실시 예의 발광 소자(500)는 단차 영역(S2)이 비단차 영역(S1)보다 더 큰 폭을 갖도록 형성될 수 있다. 여기서, 폭은 일 측면에서 타 측면까지의 길이이다.
본 실시 예에 따르면, 제2 전극 패드(580)의 제2 금속층(582)은 적어도 하나의 제1 돌출부(pr1)를 포함할 수 있다. 도 15를 참고하면, 제2 금속층(582)은 복수의 제1 돌출부(pr1)를 포함할 수 있다. 제1 돌출부(pr1)는 제2 금속층(582)의 양면 중에서 반도체 구조물(540)과 더 멀리 떨어진 일면에서 외측으로 돌출되도록 형성될 수 있다. 즉, 제1 돌출부(pr1)는 제2 금속층(582)의 하면에서 하부 방향으로 돌출되도록 형성될 수 있다.
제2 금속층(582)은 하면에 형성된 제1 돌출부(pr1)에 의해서 제2 금속층(582)의 하면에 접하는 제3 금속층(583)과의 접촉 면적이 증가하게 된다. 따라서, 제1 돌출부(pr1)에 의해서 제2 금속층(582)은 제3 금속층(583)과의 결합력이 향상될 수 있다. 또한, 제1 돌출부(pr1)에 의해서 제2 금속층(582)의 표면 면적이 증가할 수 있다. 따라서, 제2 금속층(582)의 열 방출 면적이 증가하여 발광 소자(500)의 방열 효율이 향상될 수 있다.
또한, 본 실시 예에 따르면, 제2 전극 패드(580)의 제3 금속층(583)은 적어도 하나의 제2 돌출부(pr2)를 포함할 수 있다. 도 15를 참고하면, 제3 금속층(583)은 복수의 제2 돌출부(pr2)를 포함할 수 있다. 제2 돌출부(pr2)는 제3 금속층(583)의 양면 중에서 반도체 구조물(540)과 더 멀리 떨어진 일면에서 외측으로 돌출되도록 형성될 수 있다. 즉, 제2 돌출부(pr2)는 제3 금속층(583)의 하면에서 하부 방향으로 돌출되도록 형성될 수 있다.
제3 금속층(583)은 제2 돌출부(pr2)에 의해서 제3 금속층(583)의 하면에 접하는 제4 금속층(584)과의 접촉 면적이 증가하며, 그에 따라 제4 금속층(584)과의 결합력이 향상될 수 있다. 또한, 제2 돌출부(pr2)에 의해서 제3 금속층(583)의 열 방출 면적이 증가하여 발광 소자(500)의 방열 효율이 향상될 수 있다.
본 실시 예에 따르면, 복수의 제2 돌출부(pr2) 중 적어도 하나는 제1 돌출부(pr1)에 대응하는 위치에 형성될 수 있다. 즉, 도 15에 도시된 바와 같이 복수의 제2 돌출부(pr2) 중 적어도 하나는 복수의 제1 돌출부(pr1) 중 하나의 하부에 위치할 수 있다.
위에서 설명한 바와 같이 본 발명에 대한 자세한 설명은 첨부된 도면을 참조한 실시 예에 의해서 이루어졌지만, 상술한 실시 예는 본 발명의 바람직한 예를 들어 설명하였을 뿐이므로, 본 발명이 상기 실시 예에만 국한되는 것으로 이해돼서는 안 되며, 본 발명의 권리 범위는 후술하는 청구범위 및 그 등가개념으로 이해되어야 할 것이다.

Claims (20)

  1. 제2 전극 패드;
    상기 제2 전극 패드의 상부에 형성되어, 상기 제2 전극 패드와 전기적으로 연결된 제2 반도체층;
    상기 제2 반도체층의 상부에 형성되어 광을 생성 및 방출하는 활성층;
    상기 활성층의 상부에 형성된 제1 반도체층;
    상기 제1 반도체층의 상부에 형성된 제1 컨택층; 및
    상기 제1 컨택층의 상부에 형성되며, 상기 제1 컨택층을 통해서 상기 제1 반도체층과 전기적으로 연결된 제1 전극 패드;를 포함하며,
    상기 제1 반도체층 및 상기 제2 반도체층 중 하나는 n형 반도체층이며 다른 하나는 p형 반도체층이고,
    비발광 영역에 위치한 상기 제1 반도체층의 상면은 발광면인 발광 영역에 위치한 상기 제1 반도체층의 상면보다 높게 위치하며,
    상기 비발광 영역은 상기 제1 컨택층이 형성된 영역이며, 상기 발광 영역은 외부로 노출된 상기 제1 반도체층의 상면인 발광 소자.
  2. 청구항 1에 있어서,
    상기 제1 컨택층의 하면은 상기 발광면보다 높게 위치하는 발광 소자.
  3. 청구항 2에 있어서,
    상기 발광면에는 요철이 형성된 발광 소자.
  4. 청구항 1에 있어서,
    상기 발광 소자는 상기 발광 소자의 외부로 방출되는 광이 생성 및 방출되는 영역인 비음영 영역과 상기 발광 소자의 외부로 방출되지 못하는 광이 생성 및 방출되는 영역인 비음영 영역을 포함하는 발광 소자.
  5. 청구항 4에 있어서,
    상기 제2 전극 패드와 상기 제2 반도체층 사이에서 상기 제2 반도체층의 일부를 덮도록 형성된 절연층을 포함하며,
    상기 절연층은 상기 제2 전극 패드를 통해 주입된 전류를 분산시켜 제2 반도체층 및 활성층을 균일하게 통과하도록 하는 발광 소자.
  6. 청구항 5에 있어서,
    상기 절연층은 상기 음영 영역에서 상기 제2 반도체층의 하부에 형성되는 발광 소자.
  7. 청구항 6에 있어서,
    상기 제2 전극 패드는 상기 비음영 영역에서 상기 제2 반도체층과 접촉하는 발광 소자.
  8. 청구항 1에 있어서,
    상기 제1 전극 패드는 상기 제1 컨택층보다 작은 단면적을 갖는 발광 소자.
  9. 청구항 1에 있어서,
    상기 비발광 영역에서 상기 제1 반도체층의 적어도 일측면은 경사면인 발광 소자.
  10. 청구항 1에 있어서,
    상기 제1 컨택층의 적어도 일측면은 경사면인 발광 소자.
  11. 청구항 1에 있어서,
    상기 제1 패드 전극의 적어도 일측면은 경사면인 발광 소자.
  12. 청구항 4에 있어서,
    상기 발광 영역의 일부와 상기 음영 영역의 일부는 서로 중첩되는 중첩 영역을 포함하는 발광 소자.
  13. 청구항 12에 있어서,
    상기 제1 반도체층은 상기 중첩 영역에의 상면 높이가 상기 중첩 영역이 아닌 상기 발광 영역의 높이보다 높은 발광 소자.
  14. 청구항 1에 있어서,
    상기 제2 전극 패드의 상면을 덮도록 형성되며, 복수의 개구부를 포함하는 절연층을 포함하며,
    상기 제2 전극 패드는 복수의 금속층이 적층된 것이며,
    상기 제2 전극 패드는 상기 절연층의 상기 복수의 개구부 각각의 일부 또는 전체를 채우도록 형성되어 상기 제2 반도체층과 전기적으로 연결되는 발광 소자.
  15. 청구항 14에 있어서,
    상기 반도체층 상부에 형성되며, 상기 제1 컨택층의 일부분과 연결되는 상부 전류 분산층을 포함하며,
    상기 상부 전류 분산층은 상기 제1 컨택층으로부터 복수의 갈래로 갈라진 영역을 포함하는 발광 소자.
  16. 청구항 15에 있어서,
    상기 절연층의 상기 복수의 개구부 중 적어도 하나의 개구부는 상부 부분이 하부에서 상부로 갈수록 직경이 증가하며, 하부 부분은 직경이 일정한 발광 소자.
  17. 청구항 16에 있어서,
    상기 제2 반도체층과 상기 제2 전극 패드 사이에 형성되는 제2 컨택층을 포함하고,
    상기 제2 컨택층은 상기 적어도 하나의 개구부의 상기 상부 부분에 형성되어, 상기 제2 반도체층 및 상기 제2 전극 패드와 전기적으로 연결되는 발광 소자.
  18. 청구항 17에 있어서,
    상기 적어도 하나의 개구부의 상기 상부 부분을 이루는 상기 절연층의 내측면은 곡면인 발광 소자.
  19. 청구항 18에 있어서,
    일 영역에서 상기 제1 컨택층의 양측 각각에 상기 상부 전류 분산층이 상기 제1 컨택층과 이격되어 위치하며,
    상기 제2 컨택층은 상기 제1 컨택층과 상기 상부 전류 분산층 사이에 위치하는 발광 소자.
  20. 청구항 14에 있어서,
    상기 제2 반도체층의 외측 영역에서 상기 복수의 금속층 중 적어도 하나의 금속층의 상면은 상기 활성층의 하면보다 낮게 위치하는 발광 소자.
PCT/KR2024/009852 2023-07-11 2024-07-10 발광 소자 및 그 제조 방법 Pending WO2025014274A1 (ko)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US202363525997P 2023-07-11 2023-07-11
US63/525,997 2023-07-11
US18/767,087 US20250048795A1 (en) 2023-07-11 2024-07-09 Light emitting device and method of manufacturing the same
US18/767,087 2024-07-09

Publications (1)

Publication Number Publication Date
WO2025014274A1 true WO2025014274A1 (ko) 2025-01-16

Family

ID=94216138

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/KR2024/009852 Pending WO2025014274A1 (ko) 2023-07-11 2024-07-10 발광 소자 및 그 제조 방법

Country Status (2)

Country Link
US (1) US20250048795A1 (ko)
WO (1) WO2025014274A1 (ko)

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20050036737A (ko) * 2003-10-15 2005-04-20 에피스타 코포레이션 나이트라이드 발광소자
KR100986560B1 (ko) * 2010-02-11 2010-10-07 엘지이노텍 주식회사 발광소자 및 그 제조방법
KR20140060149A (ko) * 2012-11-09 2014-05-19 서울바이오시스 주식회사 발광 소자 및 그것을 제조하는 방법
KR20140100115A (ko) * 2013-02-05 2014-08-14 삼성전자주식회사 반도체 발광 소자
US20200203570A1 (en) * 2018-12-24 2020-06-25 Epistar Corporation Semiconductor device

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20050036737A (ko) * 2003-10-15 2005-04-20 에피스타 코포레이션 나이트라이드 발광소자
KR100986560B1 (ko) * 2010-02-11 2010-10-07 엘지이노텍 주식회사 발광소자 및 그 제조방법
KR20140060149A (ko) * 2012-11-09 2014-05-19 서울바이오시스 주식회사 발광 소자 및 그것을 제조하는 방법
KR20140100115A (ko) * 2013-02-05 2014-08-14 삼성전자주식회사 반도체 발광 소자
US20200203570A1 (en) * 2018-12-24 2020-06-25 Epistar Corporation Semiconductor device

Also Published As

Publication number Publication date
US20250048795A1 (en) 2025-02-06

Similar Documents

Publication Publication Date Title
WO2016064134A2 (en) Light emitting device and method of fabricating the same
WO2014098510A1 (en) Light emitting diode and method of fabricating the same
WO2014038794A1 (ko) 웨이퍼 레벨의 발광 다이오드 어레이
WO2016190664A1 (ko) 발광소자
WO2017138707A1 (ko) 고출력 발광 다이오드 및 그것을 갖는 발광 모듈
WO2019124843A1 (ko) 칩 스케일 패키지 발광 다이오드
WO2014088201A1 (ko) 발광 다이오드 및 그것의 어플리케이션
WO2019045505A1 (ko) 반도체 소자 및 이를 포함하는 헤드 램프
WO2010038976A2 (en) Semiconductor light emitting device and method of manufacturing the same
WO2016204482A1 (ko) 복수의 파장변환부를 포함하는 발광 소자 및 그 제조 방법
WO2015005706A1 (en) Led chip having esd protection
WO2009134029A2 (ko) 반도체 발광소자
WO2015190722A1 (ko) 발광 소자 및 조명 장치
WO2016148424A1 (ko) 금속 벌크를 포함하는 발광 소자
WO2020138842A1 (en) Micro light emitting diode and manufacturing method of micro light emitting diode
WO2016190665A1 (ko) 발광소자
WO2020241993A1 (ko) 수직형 발광 다이오드
WO2017034212A1 (ko) 발광소자 및 이를 구비한 발광 소자 패키지
WO2021210919A1 (ko) 단일칩 복수 대역 발광 다이오드
WO2018088851A1 (ko) 반도체 소자
WO2020149512A1 (ko) 발광 소자 및 이를 포함하는 표시 장치
WO2021033949A1 (ko) 디스플레이용 발광 소자 및 그것을 가지는 디스플레이 장치
WO2018174425A1 (ko) 분포 브래그 반사기 적층체를 구비하는 발광 다이오드
WO2021242039A1 (ko) 발광 소자 및 그것을 갖는 디스플레이 장치
WO2023149783A1 (ko) 적색광을 방출하는 발광 소자, 그것을 갖는 발광 모듈, 및 그것을 갖는 장치

Legal Events

Date Code Title Description
WWE Wipo information: entry into national phase

Ref document number: 202517125376

Country of ref document: IN

WWP Wipo information: published in national office

Ref document number: 202517125376

Country of ref document: IN

REG Reference to national code

Ref country code: BR

Ref legal event code: B01A

Ref document number: 112026000556

Country of ref document: BR

WWE Wipo information: entry into national phase

Ref document number: 2024840084

Country of ref document: EP

NENP Non-entry into the national phase

Ref country code: DE