WO2025005663A1 - 디스플레이용 픽셀 소자 및 그것을 갖는 디스플레이 장치 - Google Patents

디스플레이용 픽셀 소자 및 그것을 갖는 디스플레이 장치 Download PDF

Info

Publication number
WO2025005663A1
WO2025005663A1 PCT/KR2024/008915 KR2024008915W WO2025005663A1 WO 2025005663 A1 WO2025005663 A1 WO 2025005663A1 KR 2024008915 W KR2024008915 W KR 2024008915W WO 2025005663 A1 WO2025005663 A1 WO 2025005663A1
Authority
WO
WIPO (PCT)
Prior art keywords
light
layer
metal layer
semiconductor layer
emitting
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Ceased
Application number
PCT/KR2024/008915
Other languages
English (en)
French (fr)
Inventor
차남구
이충재
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seoul Viosys Co Ltd
Original Assignee
Seoul Viosys Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seoul Viosys Co Ltd filed Critical Seoul Viosys Co Ltd
Priority to EP24832441.0A priority Critical patent/EP4719010A1/en
Publication of WO2025005663A1 publication Critical patent/WO2025005663A1/ko
Anticipated expiration legal-status Critical
Ceased legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10H—INORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
    • H10H29/00—Integrated devices, or assemblies of multiple devices, comprising at least one light-emitting semiconductor element covered by group H10H20/00
    • H10H29/80—Constructional details
    • H10H29/962—Stacked configurations of light-emitting semiconductor components or devices, the components or devices emitting at different wavelengths
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00—Package configurations
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10H—INORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
    • H10H20/00—Individual inorganic light-emitting semiconductor devices having potential barriers, e.g. light-emitting diodes [LED]
    • H10H20/80—Constructional details
    • H10H20/83—Electrodes
    • H10H20/831—Electrodes characterised by their shape
    • H10H20/8316—Multi-layer electrodes comprising at least one discontinuous layer
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10H—INORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
    • H10H20/00—Individual inorganic light-emitting semiconductor devices having potential barriers, e.g. light-emitting diodes [LED]
    • H10H20/80—Constructional details
    • H10H20/85—Packages
    • H10H20/857—Interconnections, e.g. lead-frames, bond wires or solder balls
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10H—INORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
    • H10H29/00—Integrated devices, or assemblies of multiple devices, comprising at least one light-emitting semiconductor element covered by group H10H20/00
    • H10H29/80—Constructional details
    • H10H29/832—Electrodes

Definitions

  • the present invention relates to a pixel element for a display and a display device having the same.
  • Light-emitting elements are semiconductor elements that use inorganic light sources, such as light-emitting diodes, and are widely used in various fields such as display devices, vehicle lamps, and general lighting. Light-emitting diodes have the advantages of long life, low power consumption, and fast response speed, and are quickly replacing existing light sources.
  • Display devices generally implement various colors by using a mixture of blue, green, and red colors.
  • the display device includes a plurality of pixels to implement various images, and each pixel has blue, green, and red sub-pixels. The color of a specific pixel is determined through the colors of these sub-pixels, and an image is implemented by a combination of these pixels.
  • the pixel may have a structure in which a blue sub-pixel, a green sub-pixel, and a blue sub-pixel are sequentially stacked.
  • each sub-pixel includes a light-emitting region in which a light-emitting structure is formed and a non-light-emitting region in which the light-emitting structure is omitted.
  • the light-emitting region of another sub-pixel may be located above the non-light-emitting region of one sub-pixel. At this time, deformation may occur in the non-light-emitting region located below due to the weight of the light-emitting region in which the light-emitting structure located above is formed. As a result, deformation such as bending may occur in the pixel element.
  • micro LEDs are arranged on a plane corresponding to each sub-pixel, and a large number of micro LEDs are mounted on a single substrate.
  • micro LEDs are very small, less than 200 ⁇ m or even less than 100 ⁇ m, so the effective light-emitting area is limited.
  • electrodes for electrical connection are necessarily placed on small-sized light-emitting elements, which reduces the light-emitting area and may result in loss of brightness.
  • the problem to be solved by the present invention is to provide a pixel element capable of minimizing reduction in light-emitting area and a display device having the pixel element.
  • the problem to be solved by the present invention is to provide a pixel element having a uniform amount of light for each color and a display device having the pixel element.
  • the problem to be solved by the present invention is to provide a pixel element capable of simplifying the manufacturing process and a display device having the pixel element.
  • the problem to be solved by the present invention is to provide a pixel element capable of preventing deformation and a display device having the same.
  • Another problem to be solved by the present invention is to provide a pixel element capable of preventing delamination between components and a display device having the same.
  • a pixel element may include: a first light-emitting unit including a first light-emitting structure formed by stacking a first semiconductor layer, a first active layer, and a first-2 semiconductor layer formed on a first base; a second light-emitting unit formed on the first light-emitting unit and including a second light-emitting structure formed by stacking a second semiconductor layer, a second active layer, and a second-2 semiconductor layer; and a third light-emitting unit formed on the second light-emitting unit and including a third light-emitting structure formed by stacking a third semiconductor layer, a third active layer, and a third-2 semiconductor layer; a common electrode electrically connected simultaneously with the first-1 semiconductor layer, the second-1 semiconductor layer, and the third-1 semiconductor layer; a first electrode electrically connected with the first-2 semiconductor layer; a second electrode electrically connected with the second-2 semiconductor layer; and a third electrode electrically connected with the third-2 semiconductor layer.
  • the common electrode, the first electrode, the second electrode, and the third electrode may be formed to be spaced apart from each other.
  • the inner surface of the 3-1 semiconductor layer may be formed further outward than the inner surface of the 2-1 semiconductor layer.
  • the common electrode and the first electrode may be formed along one side of the 2-1 semiconductor layer and one side of the 3-1 semiconductor layer to have a step structure.
  • the first light emitting unit, the second light emitting unit and the third light emitting unit can emit visible light of different colors.
  • the pixel element may further include a first transparent layer formed between the first light-emitting portion and the second light-emitting portion; and a second transparent layer formed between the second light-emitting portion and the third light-emitting portion.
  • the common electrode may be electrically connected to the 2-1 semiconductor layer and the 1-1 semiconductor layer by penetrating the first transparent layer and the second transparent layer.
  • the first electrode may be electrically connected to the 1-2 semiconductor layer by penetrating the first transparent layer and the second transparent layer.
  • the second electrode may be electrically connected to the 2-2 semiconductor layer by penetrating the second transparent layer.
  • the common electrode and the first electrode may be positioned on vertical lines such that the central axis of the portion formed on the first light-emitting portion, the central axis of the portion formed on the second light-emitting portion, and the central axis of the portion formed on the third light-emitting portion are different from each other.
  • the first light-emitting unit may further include a first insulating layer covering the first light-emitting structure
  • the second light-emitting unit may further include a second insulating layer covering the second light-emitting structure
  • the third light-emitting unit may further include a third insulating layer covering the third light-emitting structure.
  • the common electrode may include a 1-1 metal layer electrically connected to the 1-1 semiconductor layer; a 2-1 metal layer electrically connected to the 2-1 semiconductor layer; and a 3-1 metal layer electrically connected to the 3-1 semiconductor layer.
  • the 2-1 metal layer may be formed from the 1-1 metal layer along the inner surface of the 2-1 semiconductor layer to the upper surface of the 2-1 semiconductor layer.
  • the 3-1 metal layer may be formed from the upper surface of the 2-1 metal layer along the inner surface of the 3-1 semiconductor layer to the upper surface of the 3-1 semiconductor layer.
  • the first insulating layer may include a 1-1 opening through which the 1-1 semiconductor layer and the 1-1 metal layer are connected
  • the second insulating layer may include a 2-3 opening through which the 1-2 semiconductor layer and the 2-1 metal layer are connected
  • the third insulating layer may include a 3-3 opening through which the 3-1 semiconductor layer and the 3-1 metal layer are connected.
  • the 2-3 opening may be located on an outer upper portion of the 1-1 opening
  • the 3-3 opening may be located on an outer upper portion of the 2-3 opening.
  • the pixel element may include a 2-1 opening through which the 1-1 metal layer and the 2-1 metal layer are connected; and a 3-1 opening through which the 2-1 metal layer and the 3-1 metal layer are connected.
  • the 2-1 opening may be formed on an upper portion of the first insulating layer and may be formed through the first transparent layer and the second insulating layer to expose a portion of an upper surface of the 1-1 metal layer.
  • the 3-1 opening may be formed on an upper portion of the second insulating layer and may be formed through the second transparent layer and the third insulating layer to expose a portion of an upper surface of the 2-1 metal layer.
  • the 2-1 metal layer may be formed to cover the inner surface of the 2-1 opening, while exposing the upper surface of the 1-1 metal layer.
  • the 3-1 metal layer may be formed to cover the inner surface of the 3-1 opening, while exposing the upper surface of the 2-1 metal layer.
  • the 2-1 metal layer may be formed to fill the 2-1 opening
  • the 3-1 metal layer may be formed to fill the 3-1 opening.
  • the first electrode may include a 1-2 metal layer electrically connected to the 1-2 semiconductor layer; a 2-2 metal layer formed from an upper surface of the 1-2 metal layer along an inner surface of the second light-emitting structure to an upper portion of the 2-2 semiconductor layer; and a 3-2 metal layer formed from an upper surface of the 2-2 metal layer along an inner surface of the third light-emitting structure to an upper portion of the 3-2 semiconductor layer.
  • the first insulating layer may include a 1-2 opening through which the 1-2 semiconductor layer and the 1-2 metal layer are connected
  • the second insulating layer may include a 2-2 opening through which the 1-2 metal layer and the 2-2 metal layer are connected
  • the third insulating layer may include a 3-2 opening through which the 2-2 metal layer and the 3-2 metal layer are connected.
  • the 2-2 opening may be located on an upper side of an outer side of the 1-2 opening
  • the 3-2 opening may be located on an upper side of an outer side of the 2-2 opening.
  • the above 2-2 opening is positioned on the upper portion of the first insulating layer and may be formed by penetrating the first transparent layer and the second insulating layer so as to expose a portion of the upper surface of the 1-2 metal layer.
  • the above 3-2 opening is positioned on the upper portion of the second insulating layer and may be formed by penetrating the second transparent layer and the third insulating layer so as to expose a portion of the upper surface of the 2-2 metal layer.
  • the 2-2 metal layer may be formed to further cover the upper surface of the 1-2 metal layer in the 2-2 opening, and may be formed to have an internal space in the 2-2 opening.
  • the 3-2 metal layer may be formed to further cover the upper surface of the 2-2 metal layer in the 3-2 opening, and may be formed to have an internal space in the 3-2 opening.
  • the 2-2 metal layer may be formed to fill the 2-2 opening
  • the 3-2 metal layer may be formed to fill the 3-2 opening.
  • the second insulating layer includes a 2-4 opening that connects the 2-2 semiconductor layer and the 2-3 metal layer
  • the third insulating layer includes a 3-4 opening that connects the 2-3 metal layer and the 3-3 metal layer
  • the 3-4 opening can be located on an outer upper side of the 2-4 opening.
  • the above 3-4th opening is located on the upper part of the second insulating layer and can be formed by penetrating the second transparent layer and the third insulating layer so as to expose a part of the upper surface of the 2-3 metal layer.
  • the 3-3 metal layer may be formed to cover the inner surface of the 3-4 opening, but may be formed to expose the upper surface of the 2-3 metal layer.
  • the 3-3 metal layer may be formed to further cover the upper surface of the 2-3 metal layer in the 3-4 opening, and may be formed to have an internal space in the 3-4 opening.
  • the 3-3 metal layer may be formed to fill the 3-4 opening.
  • the third electrode may include a third-fourth metal layer electrically connected to the third-third semiconductor layer.
  • the third insulating layer may include a third-fifth opening through which the third-3 semiconductor layer and the third-4 metal layer are connected.
  • a pixel device including a first light-emitting unit, a second light-emitting unit, and a third light-emitting unit.
  • the first light-emitting unit may include a first light-emitting structure emitting a first light and a first buffer structure formed to be spaced apart from the first light-emitting structure.
  • the second light-emitting unit may include a second light-emitting structure emitting the second light and a second buffer structure formed to be spaced apart from the second light-emitting structure.
  • the third light-emitting unit may include a third light-emitting unit including a third light-emitting structure emitting the third light and a third buffer structure formed to be spaced apart from the third light-emitting structure.
  • the second light-emitting unit is laminated on the first light-emitting unit, and the third light-emitting unit is laminated on the second light-emitting unit.
  • the first light-emitting unit, the second light-emitting unit, and the third light-emitting unit each include a first semiconductor layer, an active layer, and a second semiconductor layer.
  • first buffer structure, the second buffer structure, and the third buffer structure are respectively positioned in the non-light-emitting regions of the first light-emitting portion, the second light-emitting portion, and the third light-emitting portion, and are insulated.
  • the first light emitting unit, the second light emitting unit, and the third light emitting unit can emit visible light of different colors.
  • the first light-emitting unit may include a first semiconductor layer, a first semiconductor layer, and a first active layer formed between the first semiconductor layer and the first semiconductor layer.
  • the second light-emitting unit may include a second semiconductor layer, a second semiconductor layer, and a second active layer formed between the second semiconductor layer and the second semiconductor layer.
  • the third light-emitting unit may include a third semiconductor layer, a third semiconductor layer, and a third active layer formed between the third semiconductor layer and the third semiconductor layer.
  • the first light-emitting structure may include the first active layer and the 1-2 semiconductor layer formed on the upper portion of the 1-1 semiconductor layer.
  • the second light-emitting structure may include the second active layer and the 2-2 semiconductor layer formed on the upper portion of the 2-1 semiconductor layer.
  • the third light-emitting structure may include the third active layer and the 3-2 semiconductor layer formed on the upper portion of the 3-1 semiconductor layer.
  • the first buffer structure may include the first active layer and the 1-2 semiconductor layer formed on the upper portion of the 1-1 semiconductor layer.
  • the second buffer structure may include the second active layer and the 2-2 semiconductor layer formed on the upper portion of the 2-1 semiconductor layer.
  • the third buffer structure may include the third active layer and the 3-2 semiconductor layer formed on the upper portion of the 3-1 semiconductor layer.
  • the pixel element may include a common electrode electrically connected to all of the 1-1 semiconductor layer, the 2-1 semiconductor layer, and the 3-1 semiconductor layer, a first electrode electrically connected to the 1-2 semiconductor layer, a second electrode electrically connected to the 2-2 semiconductor layer, and a third electrode electrically connected to the 3-2 semiconductor layer.
  • the pixel element may include a first transparent layer disposed between the first light-emitting portion and the second light-emitting portion, and a second transparent layer disposed between the second light-emitting portion and the third light-emitting portion.
  • the common electrode may include a first metal layer, a first connection metal layer, a second metal layer, a second connection metal layer, and a third metal layer.
  • the first metal layer may be formed on the first semiconductor layer of the first light-emitting portion and may be in contact with the first semiconductor layer.
  • the first connection metal layer may penetrate the first transparent layer and be in contact with the first metal layer.
  • the second metal layer may penetrate the second semiconductor layer of the second light-emitting portion and be in contact with the second semiconductor layer.
  • the second connection metal layer may penetrate the second transparent layer and be in contact with the second metal layer.
  • the third metal layer may penetrate the third semiconductor layer of the third light-emitting portion and be in contact with the third semiconductor layer. At least a portion of the first connection metal layer may be located on the first metal layer.
  • At least a portion of the 2-1 metal layer may be positioned on top of the 1-1 connecting metal layer. At least a portion of the 2-1 connecting metal layer may be positioned on top of the 2-1 metal layer. Additionally, at least a portion of the 3-1 metal layer may be positioned on top of the 2-1 connecting metal layer.
  • the first electrode may include a first metal layer, a first connection metal layer, a second metal layer, a second connection metal layer, and a third metal layer.
  • the first metal layer may be formed on the first semiconductor layer of the first light-emitting portion and may be electrically connected to the first semiconductor layer.
  • the first connection metal layer may penetrate the first transparent layer and be in contact with the first metal layer.
  • the second metal layer may penetrate the second semiconductor layer of the second light-emitting portion and be insulated from the second semiconductor layer.
  • the second connection metal layer may penetrate the second transparent layer and be in contact with the second metal layer.
  • the third metal layer may penetrate the third semiconductor layer of the third light-emitting portion and be insulated from the third semiconductor layer. At least a portion of the first connection metal layer may be located on the first metal layer.
  • the second electrode may include a 2-3 metal layer, a 2-3 connection metal layer, and a 3-3 metal layer.
  • the 2-3 metal layer may be formed on the 2-2 semiconductor layer of the second light-emitting portion and may be electrically connected to the 2-2 semiconductor layer.
  • the 2-3 connection metal layer may penetrate the second transparent layer and may be in contact with the 2-3 metal layer.
  • the 3-3 metal layer may penetrate the 3-1 semiconductor layer of the third light-emitting portion and may be insulated from the 3-1 semiconductor layer. At least a portion of the 2-3 connection metal layer may be located on the 2-3 metal layer. In addition, at least a portion of the 3-3 metal layer may be located on the 2-3 connection metal layer.
  • the third electrode may include a third-4 metal layer formed on top of the third-2 semiconductor layer of the third light-emitting portion and electrically connected to the third-2 semiconductor layer.
  • a portion of the second light-emitting structure may be positioned above the first light-emitting structure, and a portion of the third light-emitting structure may be positioned above the second light-emitting structure.
  • the first buffer structure, the second buffer structure and the third buffer structure can be formed in an outer region of an region where the first light-emitting structure, the second light-emitting structure and the third light-emitting structure are all laminated.
  • a pixel element and a display device having the same according to an embodiment of the present invention can improve light emission efficiency by minimizing a reduction in light emission area by forming an electrode on the outside of a light emitting structure.
  • the pixel element and the display device having the pixel element according to an embodiment of the present invention can form the light-emitting area for each color of light equally, thereby making the amount of light for each color uniform.
  • the pixel element and the display device having the same can simplify the manufacturing process by forming an opening for forming an electrode in a layer made of the same material.
  • the pixel element and the display device having the same can prevent peeling between the stacked components by forming the upper surface of the lower-positioned component flat.
  • FIG. 1 is a schematic plan view illustrating a display device according to one embodiment of the present invention.
  • FIG. 2 is a schematic plan view of a pixel element according to a first embodiment of the present invention.
  • FIG. 3 is a cross-sectional view (A1-A2) for explaining a pixel element according to the first embodiment of the present invention.
  • FIG. 4 is another cross-sectional view (A3-A4) for explaining a pixel element according to the first embodiment of the present invention.
  • FIGS. 5 to 39 are drawings for explaining a method for manufacturing a pixel element according to a first embodiment of the present invention.
  • FIG. 40 is a schematic plan view of a pixel element according to a second embodiment of the present invention.
  • FIG. 41 is a cross-sectional view (G1-G2) for explaining a pixel element according to a second embodiment of the present invention.
  • FIG. 42 is another cross-sectional view (G3-G4) for explaining a pixel element according to the second embodiment of the present invention.
  • FIG. 43 is a schematic plan view of a pixel element according to a third embodiment of the present invention.
  • FIG. 44 is a cross-sectional view (H1-H2) for explaining a pixel element according to a third embodiment of the present invention.
  • FIG. 45 is another cross-sectional view (H3-H4) for explaining a pixel element according to a third embodiment of the present invention.
  • FIG. 46 is a cross-sectional view illustrating a pixel element according to a fourth embodiment of the present invention.
  • FIG. 47 is another cross-sectional view illustrating a pixel element according to a fourth embodiment of the present invention.
  • FIGS. 48 to 52 are drawings for explaining a first light-emitting portion of a pixel element of a fifth embodiment of the present invention and a manufacturing method thereof.
  • FIGS. 53 to 57 are drawings for explaining a second light-emitting portion of a pixel element of the fifth embodiment of the present invention and a manufacturing method thereof.
  • FIGS. 58 to 62 are drawings for explaining a third light-emitting portion of a pixel element of the fifth embodiment of the present invention and a manufacturing method thereof.
  • FIG. 63 is a drawing showing a first transparent layer formed on an upper portion of a first light-emitting portion according to a fifth embodiment of the present invention.
  • FIG. 64 is a drawing showing a first connecting metal layer formed on a first transparent layer according to a fifth embodiment of the present invention.
  • FIG. 65 is a drawing showing a second light emitting unit with the second base removed according to the fifth embodiment of the present invention.
  • FIG. 66 is a drawing showing a first light-emitting unit and a second light-emitting unit laminated on top of the first light-emitting unit according to a fifth embodiment of the present invention.
  • Fig. 67 is a drawing showing a second transparent layer formed on an upper portion of a second light-emitting portion according to a fifth embodiment of the present invention.
  • FIG. 68 is a drawing showing a second connecting metal layer formed on a second transparent layer according to a fifth embodiment of the present invention.
  • FIG. 69 is a drawing showing a third light emitting unit with the third base removed according to the fifth embodiment of the present invention.
  • FIG. 70 is a drawing showing a pixel element including a first light-emitting portion, a second light-emitting portion stacked on top of the first light-emitting portion, and a third light-emitting portion stacked on top of the second light-emitting portion according to a fifth embodiment of the present invention.
  • FIG. 71 is a drawing showing a pixel element having a protective layer formed according to a fifth embodiment of the present invention.
  • FIG. 1 is a schematic plan view illustrating a display device according to one embodiment of the present invention.
  • a display device (1) may include a panel substrate (11) and a plurality of pixel modules (10).
  • the display device (1) may include, but is not particularly limited to, a wearable display device (1) such as a smart watch, a VR headset or glasses, an AR display device (1) such as augmented reality glasses, or an indoor or outdoor display device (1) such as a micro LED TV or signage.
  • a wearable display device (1) such as a smart watch, a VR headset or glasses
  • an AR display device (1) such as augmented reality glasses
  • an indoor or outdoor display device (1) such as a micro LED TV or signage.
  • a panel substrate (11) and a plurality of pixel modules (10) can be arranged within a display device (1).
  • each pixel module (10) can be a pixel of the display device (1).
  • the display device (1) may have a very narrow gap between pixels, for example, the gap between pixels may be 0.01 mm or less.
  • the display device (1) is capable of implementing an image through pixels mounted on a circuit board (1001) or a transparent substrate.
  • the distance between an external receiver (e.g., a user's eye) that recognizes the display and the display device (1) can be 200 mm or less.
  • the gap between pixels can be 0.005 to 0.1% of the distance between the external receiver and the display device (1).
  • the display device (1) can send an optical signal to an external receiver from a substrate including a curved surface.
  • the display device (1) can also be a transparent display device (1) using a transparent substrate.
  • the panel substrate (11) may include circuitry for passive matrix driving or active matrix driving.
  • the panel substrate (11) may include wiring and resistors therein, and in another embodiment, the panel substrate (11) may include wiring, transistors, and capacitors.
  • the panel substrate (11) may also have pads on its upper surface that may be electrically connected to the circuitry disposed thereon.
  • a plurality of pixel modules (10) are aligned on a panel substrate (11).
  • Each pixel module (10) may include a circuit board (1001) and a plurality of pixel elements (1000) arranged on the circuit board (1001).
  • the pixel module (10) may include a molding member (not shown) covering the pixel elements (1000).
  • a plurality of pixel elements (1000) may be arranged directly on the panel substrate (11), and the molding member may cover the pixel elements (1000).
  • FIGS. 2 to 4 are drawings for explaining a pixel device (1000) according to a first embodiment of the present invention.
  • FIG. 2 is a schematic plan view of a pixel device (1000) according to a first embodiment of the present invention.
  • FIG. 3 is a cross-sectional view (A1-A2) for explaining a pixel device (1000) according to a first embodiment of the present invention.
  • FIG. 4 is another cross-sectional view (A3-A4) for explaining a pixel device (1000) according to a first embodiment of the present invention.
  • a pixel element (1000) may include a first base (1110), a first light-emitting portion (1100), a second light-emitting portion (1200), and a third light-emitting portion (1300).
  • the first light-emitting unit (1100) may have a structure in which a 1-1 semiconductor layer (1121), a 1-1 active layer (1122), and a 1-2 semiconductor layer (1123) are sequentially stacked.
  • the second light-emitting unit (1200) may have a structure in which a 2-1 semiconductor layer (1221), a 2-2 active layer (1222), and a 2-2 semiconductor layer (1223) are sequentially stacked.
  • the third light-emitting unit (1300) may have a structure in which a 3-1 semiconductor layer (1321), a 3-2 active layer (1322), and a 3-2 semiconductor layer (1323) are sequentially stacked.
  • the 1-1 semiconductor layer (1121), the 2-1 semiconductor layer (1221), and the 3-1 semiconductor layer (1321) may be n-type semiconductor layers.
  • the first-second semiconductor layer (1123), the second-second semiconductor layer (1223), and the third-second semiconductor layer (1323) may be p-type semiconductor layers. Or vice versa.
  • the first light emitting unit (1100) may emit green light
  • the second light emitting unit (1200) may emit blue light
  • the third light emitting unit (1300) may emit red light.
  • the pixel element (1000) has a structure in which the first light-emitting portion (1100), the second light-emitting portion (1200), and the third light-emitting portion (1300) are sequentially laminated on the first base (1110).
  • a transparent layer (1070) may be formed between the first light-emitting portion (1100) and the second light-emitting portion (1200) and between the second light-emitting portion (1200) and the third light-emitting portion (1300), respectively.
  • the transparent layer (1070) may be formed of a material that transmits light.
  • the transparent layer (1070) may be formed of a material that transmits and scatters light.
  • the transparent layer (1070) may be a resin that transmits light and a material that scatters light is dispersed therein.
  • a first transparent layer (1170) may be formed between the first light-emitting unit (1100) and the second light-emitting unit (1200), and a second transparent layer (1270) may be formed between the second light-emitting unit (1200) and the third light-emitting unit (1300).
  • the first transparent layer (1170) may transmit light emitted from the second light-emitting unit (1200) and the third light-emitting unit (1300).
  • the second transparent layer (1270) may transmit light emitted from the third light-emitting unit (1300).
  • the transparent layer (1070) may have an adhesive function. Accordingly, the pixel element (1000) can maintain a structure in which the first light-emitting portion (1100), the second light-emitting portion (1200), and the third light-emitting portion (1300) are laminated by the first transparent layer (1170) and the second transparent layer (1270).
  • the pixel element (1000) of the present embodiment may include a metal layer (1060) for electrical connection with the first light-emitting unit (1100), the second light-emitting unit (1200), and the third light-emitting unit (1300).
  • the first light-emitting unit (1100), the second light-emitting unit (1200), and the third light-emitting unit (1300) may include an insulating layer (1050) for preventing unnecessary electrical connection with the metal layer (1060).
  • an opening (1059) may be formed in the insulating layer (1050) so that the first light-emitting unit (1100), the second light-emitting unit (1200), and the third light-emitting unit (1300) can be electrically connected with the metal layer (1060).
  • the insulating layer (1050) may include a first insulating layer (1150) of the first light-emitting portion (1100), a second insulating layer (1250) of the second light-emitting portion (1200), and a third insulating layer (1350) of the third light-emitting portion (1300).
  • a first transparent layer (1170) may be formed between the first light-emitting portion (1100) and the second light-emitting portion (1200)
  • a second transparent layer (1270) may be formed between the second light-emitting portion (1200) and the third light-emitting portion (1300).
  • a first opening (1159) is formed in the first insulating layer (1150), and the first opening (1159) includes a first-first opening (1151) and a first-second opening (1152).
  • a second opening (1259) is formed in the second insulating layer (1250) and the first transparent layer (1170).
  • the second opening (1259) includes a 2-3 opening (1253) and a 2-4 opening (1254) formed in the second insulating layer (1250), and includes a 2-1 opening (1251) and a 2-2 opening (1252) formed in the second insulating layer (1250) and the first transparent layer (1170).
  • a portion of the second metal layer (1260) is formed to cover a portion of the second insulating layer (1250).
  • a portion of the first transparent layer (1170) may be positioned between the first metal layer (1160) and the second metal layer (1260).
  • a portion of the second insulating layer (1250) and a portion of the first transparent layer (1170) may be positioned between the first metal layer (1160) and the second metal layer (1260) at the same time. That is, a portion of the second insulating layer (1250) and a portion of the first transparent layer (1170) may be simultaneously embedded between the first metal layer (1160) and the second metal layer (1260).
  • the second insulating layer (1250) is laminated on an upper surface of the first transparent layer (1170).
  • the bonding strength between the second insulating layer (1250) and the first transparent layer (1170) can be improved by the first metal layer (1160) and the second metal layer (1260) that simultaneously fill a portion of the second insulating layer (1250) and a portion of the second transparent layer (1170).
  • a third opening (1359) is formed in the third insulating layer (1350) and the second transparent layer (1270).
  • the third opening (1359) includes a 3-3 opening (1353) and a 3-5 opening (1355) formed in the third insulating layer (1350), and a 3-1 opening (1351), a 3-2 opening (1352), and a 3-4 opening (1354) formed in the third insulating layer (1350) and the second transparent layer (1270).
  • a portion of the third insulating layer (1350) and a portion of the second transparent layer (1270) may also be embedded between the second metal layer (1260) and the third metal layer (1360) in a laminated state. Accordingly, the bonding strength between the third insulating layer (1350) and the second transparent layer (1270) may be improved by the second metal layer (1260) and the third metal layer (1360) that simultaneously embed a portion of the third insulating layer (1350) and a portion of the second transparent layer (1270).
  • the first-first opening (1151), the second-first opening (1251), the second-third opening (1253), the third-first opening (1351), and the third-third opening (1353) may be formed so that their respective central axes are positioned on different vertical lines. Furthermore, the first-first opening (1151), the second-first opening (1251), the second-third opening (1253), the third-first opening (1351), and the third-third opening (1353) may be positioned so as to deviate from each other.
  • the 2nd-4th opening (1254) and the 3rd-4th opening (1354) may be formed so that their respective central axes are positioned on different vertical lines. Furthermore, the 3rd-4th opening (1354) may be formed at an upper position away from the 2nd-4th opening (1254).
  • the first-second opening (1152), the second-second opening (1252), and the third-second opening (1352) may be formed so that their respective central axes are positioned on different vertical lines. Furthermore, the first-second opening (1152), the second-second opening (1252), and the third-second opening (1352) may be positioned so as to deviate from each other.
  • a first metal layer (1160) may be formed in the first light-emitting portion (1100), a second metal layer (1260) may be formed in the second light-emitting portion (1200), and a third metal layer (1360) may be formed in the third light-emitting portion (1300).
  • the first metal layer (1160) may include a 1-1 metal layer (1161) and a 1-2 metal layer (1162).
  • the second metal layer (1260) may include a 2-1 metal layer to a 2-3 metal layer (1261, 1262, 1263).
  • the third metal layer (1360) may include a 3-1 metal layer to a 3-4 metal layer (1361, 1362, 1363, 1364).
  • the 1-1 metal layer (1161) is formed on the 1st light-emitting portion (1100) and is electrically connected to the 1-1 semiconductor layer (1121) of the 1st light-emitting portion (1100).
  • the 1-1 metal layer (1161) may be electrically connected to the 2-1 metal layer (1261) formed on the 2nd light-emitting portion (1200) and is electrically connected to the 2-1 semiconductor layer (1221).
  • the 2-1 metal layer (1261) may be formed on the 3rd light-emitting portion (1300) and is electrically connected to the 3-1 metal layer (1361) electrically connected to the 3-1 semiconductor layer (1321).
  • the first-first semiconductor layer (1121), the second-first semiconductor layer (1221), and the third-first semiconductor layer (1321) can be electrically connected by the first-first metal layer (1161), the second-first metal layer (1261), and the third-first metal layer (1361).
  • the first-first metal layer (1161), the second-first metal layer (1261), and the third-first metal layer (1361) can be a common electrode commonly connected to the first semiconductor layers of the first light-emitting portion (1100), the second light-emitting portion (1200), and the third light-emitting portion (1300).
  • the first semiconductor layers are the 1-1 semiconductor layer (1121) of the first light-emitting portion (1100), the 2-1 semiconductor layer (1221) of the second light-emitting portion (1200), and the 3-1 semiconductor layer (1321) of the third light-emitting portion (1300).
  • an imaginary horizontal center line (A5) and a vertical center line (A6) crossing the center of the pixel element (1000) are illustrated.
  • the pixel element (1000) can be divided into one side and the other side based on the horizontal center line (A5) illustrated in FIG. 2.
  • the metal layers (1060) are distributed and arranged on one side and the other side of the horizontal center line (A5).
  • the light-emitting area can be formed between the metal layers (1060) distributed and arranged on the one side and the other side.
  • the light-emitting area can be an area where at least two light-emitting units among the first light-emitting unit (1100), the second light-emitting unit (1200), and the third light-emitting unit (1300) overlap.
  • the light-emitting area can be a part or the entire area where the first light-emitting unit (1100), the third light-emitting unit (1200), and the third light-emitting unit (1300) all overlap.
  • the width (W5) of the light-emitting area on the horizontal center line (A5) and the width (W6) of the light-emitting area on the vertical center line (A6) may be different.
  • the width (W5) of the light-emitting area on the vertical center line (A5) may be narrower than the width (W6) of the light-emitting area on the horizontal center line (A6).
  • a part of one side of the 3-1 semiconductor layer (1321) on which the 3-1 metal layer (1361) is formed is located further outward than a part of one side of the 2-1 semiconductor layer (1221) on which the 2-1 metal layer (1261) is formed.
  • the 1-1 metal layers to the 3-1 metal layers (1161, 1261, 1361) connected to each other can be formed in a step structure.
  • the 2-1 metal layer (1261) is in contact with the upper surface of the 1-1 metal layer (1161) located outside the 1-1 opening (1151) in the 1-1 metal layer (1161). That is, the 2-1 metal layer (1261) is in contact with the upper surface of the 1-1 metal layer (1161) located on the upper side of the first insulating layer (1150).
  • the 3-1 metal layer (1361) is also in contact with the upper surface of the 2-1 metal layer (1261) located on the upper side of the second insulating layer (1250).
  • a portion of the upper surface of the 1-1 metal layer (1161) located above the 1-1 opening (1151) and a portion of the upper surface of the 2-1 metal layer (1261) located above the 2-3 opening (1253) may be more concave or convex than other portions of the upper surface due to each of the openings (1151, 1253). Accordingly, for a stable process, the 2-1 metal layer (1261) may be formed to be in contact with a flat portion of the upper surface of the 1-1 metal layer (1161), and the 3-1 metal layer (1361) may be formed to be in contact with a flat portion of the upper surface of the 2-1 metal layer (1261).
  • a part of the 2-1 metal layer (1261) may be formed on the 1-1 metal layer (1161) located on top of the first insulating layer (1150), and a part of the 3-1 metal layer (1361) may be formed on the 2-1 metal layer (1261) located on top of the second insulating layer (1250).
  • the first-second metal layer (1162) is formed on the first light-emitting portion (1100) and is electrically connected to the first-second semiconductor layer (1123) of the first light-emitting portion (1100).
  • the first-second metal layer (1162) is electrically connected to the first-second semiconductor layer (1123) through the first ohmic electrode (1130) formed on the first-second semiconductor layer (1123).
  • the first-second metal layer (1162) may be electrically connected to the second-second metal layer (1262) formed on the second light-emitting portion (1200).
  • the second-second metal layer (1262) may be electrically connected to the third-second metal layer (1362) formed on the third light-emitting portion (1300).
  • the first-second metal layer (1162), the second-second metal layer (1262), and the third-first metal layer (1361) can be the first electrode electrically connected to the first-second semiconductor layer (1123), which is the P-type semiconductor layer of the first light-emitting portion (1100).
  • the first electrode can be the P-type electrode of the first light-emitting portion (1100).
  • the first to third metal layers (1162, 1262, 1362) may also be formed in a step structure by a structure in which a part of the side surface of the third semiconductor layer (1323) is located further outward than a part of the side surface of the second semiconductor layer (1223).
  • a portion of the upper surface of the 1-2 metal layer (1162) located above the 1-2 opening (1152) may be concave or convex compared to other portions of the upper surface due to the 1-2 opening (1152). Therefore, for a stable process, the 2-2 metal layer (1262) may be formed to contact a flat portion of the upper surface of the 1-2 metal layer (1162) located on the first insulating layer (1150). In addition, the 3-2 metal layer (1362) may be formed to contact a flat portion of the upper surface of the 2-2 metal layer (1262) located on the second insulating layer (1250).
  • the 2-3 metal layer (1263) is formed on the second light-emitting portion (1200) and is electrically connected to the 2-2 semiconductor layer (1223) of the second light-emitting portion (1200).
  • the 2-3 metal layer (1263) can be electrically connected to the 2-2 semiconductor layer (1223) through the second ohmic electrode (1230) formed on the 2-2 semiconductor layer (1223).
  • the 2-3 metal layer (1263) can be electrically connected to the 3-3 metal layer (1363) formed on the third light-emitting portion (1300).
  • the 2-3 metal layer (1263) and the 3-3 metal layer (1363) can become second electrodes that are electrically connected to the 2-2 semiconductor layer (1223), which is a P-type semiconductor layer of the second light-emitting portion (1200).
  • the second electrode may be a p-type electrode of the second light-emitting portion (1200).
  • the 2-3 metal layer (1263) and the 3-3 metal layer (1363) can be formed in a step structure.
  • a portion of the upper surface of the 2-3 metal layer (1263) located above the 2-4 opening (1254) may be concave or convex compared to other portions of the upper surface due to the 2-4 opening (1254). Accordingly, for a stable process, the 3-3 metal layer (1363) may be formed to contact a flat portion of the upper surface of the 2-3 metal layer (1263) located above the 2nd insulating layer (1250).
  • the 3-4 metal layer (1364) may be formed on the 3rd light-emitting portion (1300) and electrically connected to the 3-2 semiconductor layer (1323).
  • the 3-4 metal layer (1364) may be electrically connected to the 3-2 semiconductor layer (1323) through the 3rd ohmic electrode (1330) formed on the upper portion of the 3-2 semiconductor layer (1323). That is, the 3-4 metal layer (1364) may be a third electrode electrically connected to the 3-2 semiconductor layer (1323), which is a p-type semiconductor layer of the 3rd light-emitting portion (1300).
  • the third electrode may be a p-type electrode of the 3rd light-emitting portion (1300).
  • a portion of the upper surface of the 3-4 metal layer (1364) located above the 3-5 opening (1355) may be more concave or convex than other portions due to the 3-5 opening (1355).
  • the metal layer (1060) may include a portion whose upper surface height is different. That is, the metal layer (1060) may have different upper surface heights between a portion located above the opening (1059) and other portions. Furthermore, among the upper surfaces of the metal layer (1060), a portion located above the opening (1059) may be concave or convex, and the other portions may be relatively flat. According to the present embodiment, electrical connections may be made at portions of the metal layer (1060) whose upper surfaces are flat.
  • the metal layer (1060) formed in the opening (1059) of the transparent layer (1070) is formed to cover the inner wall and the bottom surface of the opening (1059).
  • the metal layer (1060) may be formed to cover the inner wall and the bottom surface along the opening (1059).
  • the bottom surface of the opening (1059) may be the upper surface of the metal layer (1060) that is positioned at the lower portion of the opening (1059) and exposed to the outside.
  • the 3-2 metal layer (1362) formed in the 3-2 opening (1352) of the 2nd transparent layer (1270) may be formed along the inner wall and bottom surface of the 3-2 opening (1352).
  • the bottom surface of the 3-2 opening (1352) is a portion of the upper surface of the 2-2 metal layer (1262) exposed by the 3-2 opening (1352).
  • a 2-2 metal layer (1262) and a 3-2 metal layer (1362) formed on the upper side of the 2-2 metal layer (1262) may be laminated on the upper side of the 2-2 insulating layer (1250) located at the lower side of the 3-2 opening (1352).
  • a 1-2 metal layer (1162) and a 2-2 metal layer (1262) may be laminated on the upper side of the first insulating layer (1150) located at the lower side of the 2-2 opening (1252).
  • a 1-1 metal layer (1161) and a 2-1 metal layer (1261) may be laminated on the upper portion of a 1st insulating layer (1150) located at the lower portion of a 2-1st opening (1251).
  • a 2-1 metal layer (1261) and a 3-1st metal layer (1361) may be laminated on the upper portion of a 2nd insulating layer (1250) located at the lower portion of a 3-3rd opening (1353).
  • a 2-3 metal layer (1263) and a 3-3rd metal layer (1363) may be laminated on the upper portion of a 2nd insulating layer (1250) located at the lower portion of a 3-4th opening (1354).
  • the metal layer (1060) located at the bottom and the metal layer (1060) located at the top are connected at the top of the insulating layer (1050). Therefore, when an opening (1059) is formed at the top of the insulating layer (1050), the metal layer (1060) can be formed in a two-layer structure at the top of the insulating layer (1050). In addition, one metal layer (1060) is formed at the opening (1059) located at the top of the insulating layer (1050).
  • the thickness (W1) of the metal layer (1060) formed on the upper side of the insulating layer (1050) is thicker than the thickness (W2) of the metal layer (1060) formed on the inner side of the opening (1059).
  • the thickness of the metal layer (1060) formed on the upper side of the insulating layer (1050) is the length from the lower side to the upper side of the metal layer (1060) formed of two layers.
  • the thickness of the metal layer (1060) formed on the inner side of the opening (1059) is the length from the inner side of the opening (1059) to the inner side of the metal layer (1060).
  • the pixel element (1000) according to the present embodiment is formed such that the metal layer (1060) formed in the opening (1059) covers the upper surface of the metal layer (1060) located thereunder, the reliability of the electrical connection can be improved.
  • the structure of the metal layer (1060) of the pixel element (1000) in the present embodiment is not limited thereto.
  • the metal layer (1060) of the pixel element (1000) may be formed in various structures, as shown in FIGS. 5 and 6.
  • FIGS. 5 to 39 are drawings for explaining a method for manufacturing a pixel element according to a first embodiment of the present invention.
  • the first to third light-emitting parts (1100, 1200, 1300) can be formed individually.
  • the first light emitting unit (1100) of FIG. 5, the second light emitting unit (1200) of FIG. 8, and the third light emitting unit (1300) of FIG. 11 can generate and emit light of different colors.
  • the first light emitting unit (1100) can generate and emit green light.
  • the second light emitting unit (1200) can generate and emit blue light.
  • the third light emitting unit (1300) can generate and emit red light.
  • the first to third light emitting units (1100, 1200, 1300) can operate individually.
  • the operation is to generate and emit light.
  • FIG. 5 is a schematic plan view for explaining a first light-emitting portion (1100) of a pixel element (1000) according to a first embodiment of the present invention.
  • FIG. 6 is a cross-sectional view (B1-B2) for explaining a first light-emitting portion (1100) of a pixel element (1000) according to a first embodiment of the present invention.
  • FIG. 7 is another cross-sectional view (B3-B4) for explaining a first light-emitting portion (1100) of a pixel element (1000) according to a first embodiment of the present invention.
  • a first light-emitting portion (1100) may be formed on a first base (1110).
  • the first light-emitting portion (1100) may include a first light-emitting structure (1120), a first ohmic electrode (1130), a first insulating layer (1150), and a first metal layer (1160).
  • the first base (1110) may be a growth substrate capable of growing a semiconductor layer.
  • the first base (1110) may be formed of sapphire.
  • the first base (1110) is not limited to a growth substrate.
  • the first base (1110) may be formed of a light-transmitting material such as silicon, epoxy, or the like.
  • the growth substrate may be removed, and the first light-emitting portion (1100) may be placed on the first base (1110), which is a light-transmitting material.
  • the first light-emitting structure (1120) can be formed on the first base (1110).
  • the first light-emitting structure (1120) can be grown on the first base (1110) using a metal organic chemical vapor deposition (MOCVD) technique or a molecular beam epitaxy (MBE) technique.
  • MOCVD metal organic chemical vapor deposition
  • MBE molecular beam epitaxy
  • the second light-emitting structure (1220) of the second light-emitting portion (1200) and the third light-emitting structure (1320) of the third light-emitting portion (1300), which will be described later, can also be formed in the same manner.
  • the first light-emitting structure (1120) may include a first-first semiconductor layer (1121), a first-second semiconductor layer (1123), and a first active layer (1122) formed between the first-first semiconductor layer (1121) and the first-second semiconductor layer (1123).
  • the semiconductor layer (1121) may be an n-type conductive semiconductor layer, and the first-second semiconductor layer (1123) may be a p-type conductive semiconductor layer. Or, vice versa.
  • the first light-emitting structure (1120) may generate and emit green light. That is, the first light-emitting portion (1100) may emit green light.
  • the first light-emitting structure (1120) may include a semiconductor material that emits green light, such as GaN, InGaN, GaP, AlGaInP, AlGaP, etc.
  • a portion of the first active layer (1122) and the 1-2 semiconductor layer (1123) may be etched to expose a portion of the upper surface of the 1-1 semiconductor layer (1121).
  • the first active layer (1122) and the 1-2 semiconductor layer (1123) remaining on the 1-1 semiconductor layer (1121) after the etching process may become a first mesa structure (1140).
  • a plurality of first mesa structures (1140) may be provided.
  • the first mesa structure (1140) has a structure in which the side surface is vertical with respect to the upper surface of the 1-1 semiconductor layer (1121).
  • the structure of the first mesa structure (1140) is not limited thereto.
  • the first mesa structure (1140) may have a structure in which the width and cross-sectional area become narrower from the 1-1 semiconductor layer (1121) to the 1-2 semiconductor layer (1123).
  • the first mesa structure (1140) may have a structure in which the side surface is inclined.
  • first mesa structure (1140) of the first light-emitting portion (1100) may be formed in a structure in which the side surface is vertical or inclined with respect to the upper surface of the 1-1 semiconductor layer (1121).
  • the first mesa structure (1140) of the first light-emitting portion (1100) may be formed to cover most of the upper surface of the 1-1 semiconductor layer (1121) except for the region where the 1-1 metal layer (1161) is formed and the surrounding region thereof. Accordingly, the first mesa structure (1140) of the first light-emitting portion (1100) may be formed to surround the side surface of the 1-1 metal layer (1161) while being spaced apart from the 1-1 metal layer (1161).
  • first mesa structure (1140) of the first light-emitting portion (1100) may be formed such that the side surface is positioned on the inner side surface of the 1-1 semiconductor layer (1121) and is spaced apart from the side surface of the 1-1 semiconductor layer (1121).
  • a first ohmic electrode (1130) may be formed on the upper portion of the semiconductor layer (1123). Furthermore, the first ohmic electrode (1130) may be formed to cover the upper surface of the first-second semiconductor layer (1123). The first ohmic electrode (1130) may be formed to cover a portion of the upper surface of the first-second semiconductor layer (1123). Alternatively, the first ohmic electrode (1130) may be formed to cover the entire upper surface of the first-second semiconductor layer (1123).
  • the first ohmic electrode (1130) can have high transmittance and high electrical conductivity for light emitted from the first light-emitting structure (1120).
  • the first ohmic electrode (1130) can be a transparent electrode.
  • the first ohmic electrode (1130) can be ITO (Indium Tin Oxide).
  • the first mesa structure (1140) may not only include the first active layer (1122) and the first-second semiconductor layer (1123), but also include the first ohmic electrode (1130) positioned on the first-second semiconductor layer (1123).
  • the first insulating layer (1150) may be formed to cover the first light-emitting structure (1120) and the first ohmic electrode (1130).
  • the first insulating layer (1150) may include a first-first opening (1151) and a first-second opening (1152).
  • the first-first opening (1151) of the first insulating layer (1150) is an opening (1059) that exposes the first-first semiconductor layer (1121). Therefore, the first-first opening (1151) can be located above the first-first semiconductor layer (1121) between the first mesa structures (1140).
  • the first-second opening (1152) of the first insulating layer (1150) is an opening (1059) that exposes the first ohmic electrode (1130). Therefore, the first-second opening (1152) may be located on the upper portion of the first mesa structure (1140). That is, the first-second opening (1152) may be located on the upper portion of the first ohmic electrode (1130) that covers the first-second semiconductor layer (1123).
  • the first insulating layer (1150) may be formed of a light-transmitting material.
  • the first insulating layer (1150) may be formed of a silicon oxide such as SiO 2 , a silicon nitride such as Si 3 N 4 , or a silicon oxynitride.
  • the first metal layer (1160) may be formed on the first insulating layer (1150).
  • the first metal layer (1160) may be formed of a conductive material and may be electrically connected to the first light-emitting structure (1120).
  • the first metal layer (1160) may be formed of at least one metal.
  • the first metal layer (1160) may be formed as a single layer or multiple layers.
  • the first metal layer (1160) may include a first-first metal layer (1161) and a first-second metal layer (1162).
  • the metal layer (1161) may be formed to fill the first-first opening (1151) of the first insulating layer (1150) between the first mesa structures (1140).
  • the first-first metal layer (1161) may be formed to cover a portion of the first insulating layer (1150) around the first-first opening (1151). That is, the width and cross-sectional area of the first-first metal layer (1161) may be larger than the diameter and cross-sectional area of the first-first opening (1151) of the first insulating layer (1150).
  • the metal layer (1162) may be formed on the first mesa structure (1140) to fill the first-second openings of the first insulating layer (1150).
  • the first-second metal layer (1162) may be formed to cover a portion of the first insulating layer (1150) around the first-second openings (1152). That is, the width and cross-sectional area of the first-second metal layer (1162) may be larger than the diameter and cross-sectional area of the first-second openings (1152) of the first insulating layer (1150).
  • the formed 1-1 metal layer (1161) can be electrically connected to the 1-1 semiconductor layer (1121) through the 1-1 opening (1151) of the 1st insulating layer (1150).
  • the 1-2 metal layer (1162) can be electrically connected to the 1-2 ohmic electrode (1130) through the 1-2 opening (1152) of the 1st insulating layer (1150).
  • the 1-2 metal layer (1162) can be electrically connected to the 1-2 semiconductor layer (1123) through the 1-1 ohmic electrode (1130).
  • FIG. 8 is a schematic plan view for explaining a second light emitting portion (1200) of a pixel element (1000) according to a first embodiment of the present invention.
  • FIG. 9 is a cross-sectional view (C1-C2) for explaining a second light emitting portion (1200) of a pixel element (1000) according to a first embodiment of the present invention.
  • FIG. 10 is another cross-sectional view (C3-C4) for explaining a second light emitting portion (1200) of a pixel element (1000) according to a first embodiment of the present invention.
  • a second light-emitting portion (1200) may be formed on a second base (1210).
  • the second light-emitting portion (1200) may include a second light-emitting structure (1220), a second ohmic electrode (1230), and a second insulating layer (1250).
  • the second base (1210) may be a growth substrate capable of growing a semiconductor layer.
  • the second base (1210) may be formed of sapphire.
  • the second light-emitting structure (1220) may be formed on the upper portion of the second base (1210).
  • the second light-emitting structure (1220) may include a second-first semiconductor layer (1221), a second-second semiconductor layer (1223), and a second active layer (1222) formed between the second-first semiconductor layer (1221) and the second-second semiconductor layer (1223).
  • the second light-emitting structure (1220) may be formed in the same manner as the first light-emitting structure (1120).
  • the second-1 semiconductor layer (1221) may be an n-type conductive semiconductor layer, and the second-2 semiconductor layer (1223) may be a p-type conductive semiconductor layer. Or, vice versa.
  • the second light-emitting structure (1220) may generate and emit blue light. Accordingly, the second light-emitting portion (1200) may also emit blue light.
  • the second light-emitting structure (1220) may include a semiconductor material that emits blue light, such as GaN, InGaN, ZnSe, etc.
  • a portion of the second active layer (1222) and the 2-2 semiconductor layer (1223) may be etched to expose a portion of the upper surface of the 2-1 semiconductor layer (1221).
  • the second active layer (1222) and the 2-2 semiconductor layer (1223) remaining on the upper portion of the 2-1 semiconductor layer (1221) after the etching process may become a second mesa structure (1240).
  • the second light-emitting portion (1200) may include a plurality of such second mesa structures (1240).
  • a second ohmic electrode (1230) may be formed on the upper portion of the second-2 semiconductor layer (1223). Furthermore, the second ohmic electrode (1230) may be formed to cover the upper surface of the second-2 semiconductor layer (1223). The second ohmic electrode (1230) may be formed to cover part or the entire upper surface of the second-2 semiconductor layer (1223).
  • the 2-1 semiconductor layer (1221) of the second light-emitting portion (1200) can be formed so as not to overlap with the openings (1059) of the first light-emitting portion (1100) when the second light-emitting portion (1200) is later laminated on top of the first light-emitting portion (1100).
  • the second mesa structure (1240) of the second light-emitting portion (1200) may be formed so as not to overlap with the first metal layer (1160) when the second light-emitting portion (1200) is later laminated on top of the first light-emitting portion (1100). Accordingly, the second mesa structure (1240) may be formed in an area excluding an area where the first-first metal layer (1161) and the first-second metal layer (1162) are positioned below, as illustrated in FIGS. 2 and 8.
  • the ohmic electrode (1230) may have high transmittance and high electrical conductivity for light emitted from the second light-emitting structure (1220).
  • the second ohmic electrode (1230) may be a transparent electrode.
  • the second ohmic electrode (1230) may be ITO (Indium Tin Oxide).
  • the second mesa structure (1240) of the second light-emitting portion (1200) may also include the second ohmic electrode (1230) formed on the upper portion of the second-2 semiconductor layer (1223).
  • the insulating layer (1250) may be formed to cover the second light-emitting structure (1220) and the second ohmic electrode (1230). Additionally, the second insulating layer (1250) may be formed to cover the upper surface of the second base (1210) located between the mesas.
  • the insulating layer (1250) may be formed of a light-transmitting material.
  • the second insulating layer (1250) may be formed of silicon oxide such as SiO 2 , silicon nitride such as Si 3 N 4 , or silicon oxynitride.
  • FIG. 11 is a schematic plan view for explaining a third light-emitting portion (1300) of a pixel element (1000) according to a first embodiment of the present invention.
  • FIG. 12 is a cross-sectional view (D1-D2) for explaining a third light-emitting portion (1300) of a pixel element (1000) according to a first embodiment of the present invention.
  • FIG. 13 is another cross-sectional view (D3-D4) for explaining a third light-emitting portion (1300) of a pixel element (1000) according to a first embodiment of the present invention.
  • a third light-emitting portion (1300) may be formed on an upper portion of a third base (1310).
  • the third light-emitting portion (1300) may include a third light-emitting structure (1320), a third ohmic electrode (1330), and a third insulating layer (1350).
  • the third base (1310) may be a growth substrate capable of growing a semiconductor layer.
  • the third base (1310) may be formed of sapphire.
  • a third light-emitting structure (1320) may be formed on an upper portion of a third base (1310).
  • the third light-emitting structure (1320) may include a third-first semiconductor layer (1321), a third-second semiconductor layer (1323), and a third active layer (1322) formed between the third-first semiconductor layer (1321) and the third-second semiconductor layer (1323).
  • the third light-emitting structure (1320) may be formed in the same manner as the first light-emitting structure (1120).
  • the third-1 semiconductor layer (1321) may be an n-type conductive semiconductor layer, and the third-2 semiconductor layer (1323) may be a p-type conductive semiconductor layer. Or, vice versa.
  • the third light-emitting structure (1320) may generate and emit red light. Accordingly, the third light-emitting portion (1300) may also emit red light.
  • the third light-emitting structure (1320) may include a semiconductor material that emits red light, such as AlGaAs, GaAsP, AlGaInP, or GaP.
  • the 3-1 semiconductor layer (1321) of the third light-emitting portion (1300) can be formed so as not to overlap with the openings (1059) of the first light-emitting portion (1100) and the second light-emitting portion (1200) when the third light-emitting portion (1300) is later laminated on top of the second light-emitting portion (1200).
  • the third mesa structure (1340) of the third light-emitting portion (1300) may be formed so as not to overlap the first metal layer (1160) of the first light-emitting portion (1100) and the second metal layer (1260) of the second light-emitting portion (1200).
  • a portion of the third active layer (1322) and the third-second semiconductor layer (1323) may be etched to expose a portion of the upper surface of the third-first semiconductor layer (1321).
  • the third active layer (1322) and the third-second semiconductor layer (1323) remaining on the upper portion of the third-first semiconductor layer (1321) after the etching process may become a third mesa structure (1340).
  • the third light-emitting portion (1300) may include a plurality of third mesa structures (1340).
  • a third ohmic electrode (1330) may be formed on the upper portion of the third-2 semiconductor layer (1323). Furthermore, the third ohmic electrode (1330) may be formed to cover the upper surface of the third-2 semiconductor layer (1323). The third ohmic electrode (1330) may be formed to cover part or the entire upper surface of the third-2 semiconductor layer (1323).
  • the third ohmic electrode (1330) may have high electrical conductivity for light emitted from the third light-emitting structure (1320).
  • the third ohmic electrode (1330) may be formed of a metal.
  • the ohmic electrode (1330) may have high light transmittance.
  • the third ohmic electrode (1330) may be a transparent electrode.
  • the third ohmic electrode (1330) may be ITO (Indium Tin Oxide).
  • the third insulating layer (1350) may be formed to cover the third light-emitting structure (1320) and the third ohmic electrode (1330). Additionally, the third insulating layer (1350) may be formed to cover the upper surface of the third base (1310) located between the mesas.
  • the third insulating layer (1350) may be formed of a light-transmitting material.
  • the third insulating layer (1350) may be formed of a silicon oxide such as SiO 2 , a silicon nitride such as Si 3 N 4 , or a silicon oxynitride.
  • a second light emitting portion (1200) may be laminated on top of a first light emitting portion (1100).
  • a first transparent layer (1170) can be formed on a first light-emitting portion (1100).
  • the first transparent layer (1170) may be formed to cover the first light-emitting portion (1100) on top of the first base (1110). At this time, the first transparent layer (1170) may be formed to have a flat upper surface.
  • the first transparent layer (1170) may be formed of an insulating, light-transmitting material.
  • the first transparent layer (1170) may be formed of the same material as the first insulating layer (1150).
  • the first transparent layer (1170) is formed separately after the first light-emitting portion (1100) is formed, but is not limited thereto. That is, the first transparent layer (1170) may be included in the first light-emitting portion (1100).
  • a first support substrate (1411) may be attached to an upper portion of a second light-emitting portion (1200).
  • the first support substrate (1411) may be anything that can support the second light-emitting portion (1200) until the second light-emitting portion (1200) is laminated on the first light-emitting portion (1100). That is, the second light-emitting portion (1200) may be laminated on the first light-emitting portion (1100) while being attached to the first support substrate (1411).
  • the first support substrate (1411) may be, but is not limited to, a sapphire substrate or a glass substrate.
  • the second light emitting unit (1200) may be attached to the first support substrate (1411) using an adhesive tape (1511).
  • the adhesive tape (1511) may be made of a material whose adhesive strength is reduced by heat or ultraviolet rays.
  • the second base (1210) located at the bottom of the second light-emitting portion (1200) is removed.
  • the second base (1210) may be removed by a laser lift-off technique, a chemical lift-off technique, or a wet etching technique.
  • a second light-emitting portion (1200) may be laminated on a first light-emitting portion (1100).
  • the second light-emitting portion (1200) may be laminated on the first transparent layer (1170) of the first light-emitting portion (1100).
  • a 2-1 semiconductor layer (1221) of the second light-emitting portion (1200) may be positioned on the first transparent layer (1170) of the first light-emitting portion (1100).
  • the first support substrate (1411) is removed.
  • the first support substrate (1411) can be detached from the second light-emitting portion (1200) by weakening the adhesive strength of the adhesive tape (1511) using heat, ultraviolet rays, or infrared rays.
  • the second insulating layer (1250) and the first transparent layer (1170) can be patterned.
  • a second opening (1259) can be formed in the second insulating layer (1250) and the first transparent layer (1170).
  • the second opening (1259) can include the 2-1 opening to the 2-4 opening (1251, 1252, 1253, 1254).
  • the 2-1 opening (1251) may be formed on the 1-1 metal layer (1161). That is, the 2-1 opening (1251) may be formed in the second insulating layer (1250) and the first transparent layer (1170) covering the 1-1 metal layer (1161) to expose a portion of the 1-1 metal layer (1161) to the outside.
  • the 2-3 opening (1253) is formed in the second insulating layer (1250) covering the 2-1 semiconductor layer (1221), so as to expose a part of the 2-1 semiconductor layer (1221) to the outside. At this time, the 2-3 opening (1253) can be formed around the 1-1 metal layer (1161) and the 2-1 opening (1251).
  • the 2-4 opening (1254) is formed in the second insulating layer (1250) covering the 2-2 semiconductor layer (1223), so that a part of the 2-2 semiconductor layer (1223) can be exposed to the outside.
  • the 2-2 opening (1252) may be formed on the 1-2 metal layer (1162). That is, the 2-2 opening (1252) may be formed in the second insulating layer (1250) and the first transparent layer (1170) covering the 1-2 metal layer (1162), thereby exposing a portion of the 1-2 metal layer (1162) to the outside.
  • the second opening (1259) of the present embodiment can be formed by patterning the second insulating layer (1250) or the second insulating layer (1250) and the first transparent layer (1170). Since the second insulating layer (1250) and the first transparent layer (1170) are formed of the same material, a plurality of second openings (1259) can be formed simultaneously by the same process.
  • the second openings (1259) can be formed by a dry etching technique such as plasma etching or laser etching.
  • the second insulating layer (1250) or the second insulating layer (1250) and the first transparent layer (1170) are formed on the upper portions of the first metal layer (1160), the second-first semiconductor layer (1221) of the second light-emitting portion (1200), and the second ohmic electrode (1230). Accordingly, the second openings (1259) exposing the first metal layer (1160), the second-first semiconductor layer (1221), and the second ohmic electrode (1230) can be formed simultaneously in just one process.
  • each layer must be individually removed to form an opening (1059).
  • the pixel element (1000) since the pixel element (1000) according to the embodiment of the present invention has only a layer made of the same material on top of the first metal layer (1160), the second-first semiconductor layer (1221) of the second light-emitting portion (1200), and the second ohmic electrode (1230), the second openings (1259) can be formed simultaneously with only one process. Accordingly, the process is simplified, and the time and cost required for the process can be saved.
  • a second metal layer (1260) can be formed.
  • Fig. 24 is a plan view of a laminate of a first light-emitting part (1100) and a second light-emitting part (1200) on which a second metal layer (1260) is formed.
  • Fig. 25 is a cross-sectional view (E1-E2) of Fig. 24.
  • Fig. 26 is another cross-sectional view (E3-E4) of Fig. 24.
  • the second metal layer (1260) may include a 2-1 metal layer (1261), a 2-2 metal layer (1262), and a 2-3 metal layer (1263).
  • the 2-1 metal layer (1261) can be formed to simultaneously fill the 2-1 opening (1251) and the 2-3 opening (1253).
  • the 2-1 metal layer (1261) can be in contact with the 1-1 metal layer (1161) through the 2-1 opening (1251) and be electrically connected to each other.
  • the 2-1 metal layer (1261) can be electrically connected to the 2-1 semiconductor layer (1221) of the second light-emitting portion (1200) through the 2-3 opening (1253).
  • the 2-1 metal layer (1261) may be formed to cover the upper surface of the second insulating layer (1250) around the 2-1 opening (1251).
  • the 2-1 metal layer (1261) may be formed to cover the upper surface of the second insulating layer around the 2-3 opening (1253). That is, the 2-1 metal layer (1261) may be formed to fill not only the 2-1 opening (1251) and the 2-3 opening (1253), but also to cover the surrounding area thereof.
  • the 2-1 metal layer (1261) may be formed to extend along the 2nd insulating layer (1250) from the upper portion of the 1-1 metal layer (1161) to the upper portion of the 2-1 semiconductor layer (1221) of the 2nd light-emitting portion (1200).
  • a part of the 2-1 metal layer (1261) is connected to the 1-1 metal layer (1161), and another part is electrically connected to the 2-1 semiconductor layer (1221) of the second light-emitting portion (1200). Accordingly, the 1-1 semiconductor layer (1121) of the first light-emitting portion (1100) and the 1-1 semiconductor layer (1121) of the second light-emitting portion (1200) can be electrically connected to each other through the 2-1 metal layer (1261).
  • the 2-3 metal layer (1263) may be formed to fill the 2-4 opening (1254). Therefore, the 2-3 metal layer (1263) may be electrically connected to the second ohmic electrode (1230) through the 2-4 opening (1254). In addition, the 2-3 metal layer (1263) may be electrically connected to the 2-2 semiconductor layer (1223) of the second light-emitting portion (1200) by being connected to the second ohmic electrode (1230). At this time, the 2-3 metal layer (1263) may be formed to cover the upper surface of the second insulating layer (1250) around the 2-4 opening (1254). Therefore, the width and cross-sectional area of the 2-3 metal layer (1263) are larger than the width and cross-sectional area of the 2-4 opening (1254).
  • the 2-2 metal layer (1262) may be formed so as to partially fill the 2-2 opening (1252). Accordingly, the 2-2 metal layer (1262) may be electrically connected to the 1-2 metal layer (1162) through the 2-2 opening (1252). At this time, the 2-2 metal layer (1262) may be formed so as to further cover the insulating layer (1050) around the 2-2 opening (1252). In addition, another portion of the 2-2 metal layer (1262) may be formed on the upper portion of the second light-emitting portion (1200). More specifically, another portion of the 2-2 metal layer (1262) may be formed so as to cover a portion of the second insulating layer (1250) on the upper portion of the second ohmic electrode (1230).
  • the second-2 metal layer (1262) may be formed to extend along the second insulating layer (1250) from the upper portion of the first-2 metal layer (1162) to the upper portion of the second ohmic electrode (1230).
  • the second metal layer (1260) can be formed using a plating or deposition technique.
  • the 2-1 opening (1251) may be formed on the outside of the 1-1 opening (1151). Accordingly, the 2-1 metal layer (1261) may be formed to contact the upper surface of the 1-1 metal layer (1161) located on the outside of the 1-1 opening (1151). That is, the 2-1 metal layer (1261) may be formed on the flat upper surface of the 1-1 metal layer (1161) located on the outside of the 1-1 opening (1151).
  • the upper surface of the first-first metal layer (1161) filling the first-first opening (1151) may not be flat compared to other portions due to the step between the first insulating layer (1150) and the first-first opening (1151).
  • the upper surface of the first-first metal layer (1161) located above the first-first opening (1151) may be concave.
  • the upper surface of the first-first metal layer (1161) located on the upper side of the first-first opening (1151) may be convex. In this way, the upper surface of the first-first metal layer (1161) located on the upper side of the first-first opening (1151) may be concave or convex and may not be flat for various reasons.
  • the performance of the electrical connection between the first-first metal layer (1161) and the second-first metal layer (1261) may differ for each product.
  • the bonding area between the 1-1 metal layer (1161) and the 2-1 metal layer (1261) may vary from product to product.
  • the bonding between the 1-1 metal layer (1161) and the 2-1 metal layer (1261) may be unstable. In other words, it is difficult for all products to maintain the same level of quality.
  • the 2-1 metal layer (1261) is formed on a flat portion of the 1-1 metal layer (1161) located on the first insulating layer (1150). Therefore, stable bonding between the 1-1 metal layer (1161) and the 2-1 metal layer (1261) is possible, so that products having the same level of quality can be mass-produced.
  • the 2-1 metal layer (1261) not only the 2-1 metal layer (1261), but also all of the second metal layers (1260) connected to the first metal layer (1160) can be formed on the flat upper surface of the first metal layer (1160).
  • a third light emitting portion (1300) can be laminated on top of a second light emitting portion (1200).
  • a second transparent layer (1270) may be formed on top of the first transparent layer (1170).
  • the second transparent layer (1270) may be formed to cover the second light-emitting portion (1200) and the second metal layer (1260) from above the first transparent layer (1170). At this time, the second transparent layer (1270) may be formed to have a flat upper surface.
  • the second transparent layer (1270) may be formed of an insulating, light-transmitting material.
  • the second transparent layer (1270) may be formed of polyimide (PI) or epoxy molding compound (EMC).
  • the second transparent layer (1270) may be formed of the same material as the second insulating layer (1250).
  • a second support substrate (1412) may be attached to an upper portion of a third light-emitting portion (1300).
  • the third light-emitting portion (1300) may be laminated on the second light-emitting portion (1200) while being attached to the second support substrate (1412).
  • the second support substrate (1412) may be a sapphire substrate or a glass substrate, but is not limited thereto. That is, the second support substrate (1412) may be anything that can support the third light-emitting portion (1300) until the third light-emitting portion (1300) is laminated on the second light-emitting portion (1200).
  • the third light-emitting unit (1300) may be attached to the second support substrate (1412) using an adhesive tape (1511).
  • the adhesive tape (1511) may be made of a material whose adhesive strength is reduced by heat or ultraviolet rays.
  • the third base (1310) located below the third light-emitting portion (1300) is removed.
  • the third base (1310) can be removed by a laser lift-off technique, a chemical lift-off technique, or a wet etching technique.
  • a third light-emitting portion (1300) can be laminated on a second light-emitting portion (1200).
  • the third light-emitting portion (1300) can be laminated on the second transparent layer (1270) of the second light-emitting portion (1200). Accordingly, the 3-1 semiconductor layer (1321) of the third light-emitting portion (1300) can be positioned on the second transparent layer (1270) of the second light-emitting portion (1200).
  • the second support substrate (1412) is removed.
  • the second support substrate (1412) can be detached from the third light-emitting portion (1300) by weakening the adhesive strength of the adhesive tape (1511) using heat, ultraviolet rays, or infrared rays.
  • the third insulating layer (1350) and the second transparent layer (1270) of the third light-emitting portion (1300) can be patterned.
  • a third opening (1359) can be formed in the third insulating layer (1350) and the second transparent layer (1270).
  • the third opening (1359) can include the 3-1 opening to the 3-5 opening (1351, 1352, 1353, 1354, 1355).
  • the 3-1 opening (1351) may be formed on the upper portion of the 2-1 metal layer (1261). At this time, the 3-1 opening (1351) may be formed to expose the 2-1 metal layer (1261) located on the upper portion of the 2-1 semiconductor layer (1221) of the second light-emitting portion (1200).
  • the 3-3 opening (1353) may be formed in the third insulating layer (1350) covering the 3-1 semiconductor layer (1321) of the third light-emitting portion (1300) so as to expose a portion of the 3-1 semiconductor layer (1321) to the outside. At this time, the 3-3 opening (1353) may be formed at a position adjacent to the 3-1 opening (1351).
  • the 3-4th opening (1354) is formed in the second transparent layer (1270) and the third insulating layer (1350) formed on the upper part of the 2-3rd metal layer (1263) of the second light-emitting portion (1200). Therefore, the 3-4th opening (1354) can expose a part of the 2-3rd metal layer (1263) to the outside.
  • the 3-2 opening (1352) may be formed on the 2-2 metal layer (1262). That is, the 3-2 opening (1352) may be formed in the 3rd insulating layer (1350) and the 2nd transparent layer (1270) covering the 2-2 metal layer (1262), thereby exposing a portion of the 2-2 metal layer (1262) to the outside.
  • the third-fifth opening (1355) may be formed in the third insulating layer (1350) covering the upper surface of the third ohmic electrode (1330) of the third light-emitting portion (1300). Accordingly, the third-fifth opening (1355) may be formed to be positioned above the third ohmic electrode (1330) and expose a portion of the third ohmic electrode (1330).
  • the third opening (1359) can be formed by a dry etching technique such as plasma etching or laser etching.
  • a third insulating layer (1350) is formed on the upper part of the second metal layer (1260) where the third opening (1359) is to be formed, on the upper part of the 3-1 semiconductor layer (1321), and on the upper part of the third transparent layer (1070), or the third insulating layer (1350) and the second transparent layer (1270) are formed. That is, the third opening (1359) can be formed in a layer made of the same material. Therefore, similar to the second opening (1259), the process applied when forming the opening (1059) can be simplified, thereby saving cost and time.
  • a third metal layer (1360) can be formed.
  • Fig. 37 is a schematic plan view of a pixel element (1000) on which a third metal layer (1360) is formed.
  • Fig. 37 is a cross-sectional view (F1-F2) of a pixel element (1000) on which a third metal layer (1360) is formed.
  • Fig. 38 is another cross-sectional view (F3-F4) of a pixel element (1000) on which a third metal layer (1360) is formed.
  • the third metal layer (1360) may include the 3-1 to 3-4 metal layers (1361, 1362, 1363, 1364).
  • the 3-1 metal layer (1361) can be formed to simultaneously fill the 3-1 opening (1351) and the 3-3 opening (1353).
  • the 3-1 metal layer (1361) can be in contact with the 2-1 metal layer (1261) through the 3-1 opening (1351) and be electrically connected to each other.
  • the 3-1 metal layer (1361) can be electrically connected to the 3-1 semiconductor layer (1321) of the 3 light-emitting portion (1300) through the 3-3 opening (1353).
  • the 3-1 metal layer (1361) may be formed to cover the upper surface of the 3rd insulating layer (1350) around the 3-1 opening (1351). In addition, the 3-1 metal layer (1361) may be formed to cover the upper surface of the 3rd insulating layer (1350) around the 3-3 opening (1353). That is, the 3-1 metal layer (1361) may be formed to fill the 3-1 opening (1351) and the 3-3 opening (1353) as well as cover the surrounding area thereof.
  • the 3-1 metal layer (1361) may be formed to extend along the 3rd insulating layer (1350) from the upper portion of the 2-1 metal layer (1261) to the upper portion of the 3-1 semiconductor layer (1321) of the 3rd light-emitting portion (1300).
  • the third metal layer (1360) in contact with the second metal layer (1260) can be formed on a flat upper surface of the second metal layer (1260).
  • a part of the 3-1 metal layer (1361) is connected to the 2-1 metal layer (1261), and another part is electrically connected to the 3-1 semiconductor layer (1321) of the 3rd light-emitting portion (1300). Accordingly, the 2-1 semiconductor layer (1221) of the 2nd light-emitting portion (1200) and the 2-1 semiconductor layer (1221) of the 3rd light-emitting portion (1300) can be electrically connected to each other through the 3-1 metal layer (1361).
  • a first-first metal layer (1161), a second-first metal layer (1261), and a third-first metal layer (1361) are electrically connected to each other.
  • the first-first metal layer (1161) is electrically connected to the first-first semiconductor layer (1121) of the first light-emitting portion (1100)
  • the second-first metal layer (1261) is electrically connected to the second-first semiconductor layer (1221) of the second light-emitting portion (1200)
  • the third-first metal layer (1361) is electrically connected to the third-first semiconductor layer (1321) of the third light-emitting portion (1300).
  • the pixel element (1000) may be electrically connected to the 1-1 semiconductor layer (1121) of the first light-emitting portion (1100), the 2-1 semiconductor layer (1221) of the second light-emitting portion (1200), and the 3-1 semiconductor layer (1321) of the third light-emitting portion (1300).
  • the 1-1 metal layer (1161), the 2-1 metal layer (1261), and the 3-1 metal layer (1361) can be a common electrode that electrically connects the first light-emitting part (1100), the second light-emitting part (1200), and the third light-emitting part (1300) simultaneously.
  • a portion of the 3-1 metal layer (1361) formed on the upper portion of the 3rd ohmic electrode (1330) and exposed to the outside of the pixel element (1000) can become a pad of a common electrode. That is, the 3-1 metal layer (1361) becomes a common electrode pad, and an external electric signal can be simultaneously applied to the 1-1 semiconductor layer (1121), the 2-1 semiconductor layer (1221), and the 3-1 semiconductor layer (1321) of the first to third light-emitting units (1100, 1200, 1300) through the 3-1 metal layer (1361).
  • the 3-3 metal layer (1363) can be formed to fill the 3-4 opening (1354). Accordingly, the 3-3 metal layer (1363) can be electrically connected to the 2-3 metal layer (1263) through the 3-4 opening (1354).
  • the 3-3 metal layer (1363) may be formed to cover the upper surface of the third insulating layer (1350) around the 3-4 opening (1354). Additionally, the 3-3 metal layer (1363) may be formed to extend from the upper portion of the 2-3 metal layer (1263) to the upper portion of the third ohmic electrode (1330).
  • the 2-3 metal layer (1263) and the 3-3 metal layer (1363) are electrically connected to each other.
  • the 2-3 metal layer (1263) is connected to the second ohmic electrode (1230) of the second light-emitting portion (1200). Therefore, the 3-3 metal layer (1363) is electrically connected to the 2-2 semiconductor layer (1223) of the second light-emitting portion (1200), which is electrically connected to the second ohmic electrode (1230).
  • the 2-3 metal layer (1263) and the 3-3 metal layer (1363) that are electrically connected together to the 2-2 semiconductor layer (1223) can be a second electrode.
  • a portion of the 3-3 metal layer (1363) formed on the upper portion of the 3rd ohmic electrode (1330) and exposed to the outside of the pixel element (1000) may be a second electrode pad connected to the second light-emitting portion (1200). That is, an external electric signal may be applied to the 2-2 semiconductor layer (1223) of the second light-emitting portion (1200) through the 3-3 metal layer (1363), which is the second electrode pad. According to the present embodiment, when an electric signal is applied to the 3-3 metal layer (1363), which is the second electrode pad, the second light-emitting portion (1200) may emit blue light.
  • the 3-2 metal layer (1362) is formed so as to partially fill the 3-2 opening (1352). Therefore, the 3-2 metal layer (1362) can be electrically connected to the 2-2 metal layer (1262) through the 3-2 opening (1352). At this time, the 2-2 metal layer (1262) is electrically connected to the 1-2 metal layer (1162). As a result, the 3-2 metal layer (1362) can be electrically connected to the 1-2 semiconductor layer (1123) of the first light-emitting portion (1100).
  • the first-second metal layer (1162), the second-second metal layer (1262), and the third-second metal layer (1362) electrically connected with the first-second semiconductor layer (1123) of the first light-emitting portion (1100) can become the first electrode.
  • a portion of the 3-2 metal layer (1362) formed on the upper portion of the 3rd ohmic electrode (1330) and exposed to the outside of the pixel element (1000) may be a first electrode pad connected to the first light-emitting portion (1100). That is, an external electric signal may be applied to the 1-2 semiconductor layer (1123) of the first light-emitting portion (1100) through the 3-2 metal layer (1362), which is the first electrode pad. According to the present embodiment, when an electric signal is applied to the 3-2 metal layer (1362), which is the first electrode pad, the first light-emitting portion (1100) may emit green light.
  • the 3-2 metal layer (1362) may be formed to further cover the insulating layer (1050) around the 3-2 opening (1352). Additionally, another portion of the 3-2 metal layer (1362) may be formed on top of the third light-emitting portion (1300). More specifically, another portion of the 3-2 metal layer (1362) may be formed to cover a portion of the third insulating layer (1350) on top of the third ohmic electrode (1330).
  • the third-2 metal layer (1362) may be formed to extend along the third insulating layer (1350) from the upper portion of the second-2 metal layer (1262) to the upper portion of the third ohmic electrode (1330).
  • the 3-4 metal layer (1364) may be formed to fill the 3-5 opening (1355) of the 3rd insulating layer (1350). Accordingly, the 3-4 metal layer (1364) may be in contact with the 3rd ohmic electrode (1330) through the 3-5 opening (1355). Accordingly, the 3-4 metal layer (1364) may be electrically connected to the 3-2 semiconductor layer (1323) of the 3rd light-emitting portion (1300) through the 3rd ohmic electrode (1330) with which it is in contact. In addition, the 3-4 metal layer (1364) may be formed to further cover the 3rd insulating layer (1350) around the 3-5 opening (1355). Therefore, the width and cross-sectional area of the 3-4th metal layer (1364) are larger than the width and cross-sectional area of the 3-5th opening (1355).
  • the 3-4th metal layer (1364) exposed to the outside of the pixel element (1000) can be a third electrode pad connected to the second light-emitting unit (1200). That is, an external electric signal can be applied to the 3-2nd semiconductor layer (1323) of the third light-emitting unit (1300) through the 3-4th metal layer (1364), which is the third electrode pad. According to the present embodiment, when an electric signal is applied to the 3-4th metal layer (1364), which is the third electrode pad, the third light-emitting unit (1300) can emit red light.
  • the 1-1 opening (1151) located on the 1-1 semiconductor layer (1121), the 2-3 opening (1253) located on the 2-1 semiconductor layer (1221), and the 3-3 opening (1353) located on the 3-1 semiconductor layer (1321) are all located at different locations.
  • the center line of the 2-3 opening (1253) is located between the center line of the 1-1 opening (1151) and the center line of the 3-3 opening (1353).
  • one side of the 2-1 semiconductor layer (1221) and the 3-1 semiconductor layer (1321) are positioned on the upper side of the 1-1 semiconductor layer (1121). At this time, one side of the 2-1 semiconductor layer (1221) is positioned between the 1-1 opening (1151) and one side of the 3-1 semiconductor layer (1321).
  • the first-first metal layer (1161), the second-first metal layer (1261), and the third-first metal layer (1361), which are common electrodes that fill these openings (1059) and are electrically connected to each other, can be formed so that their centers are positioned on different vertical and horizontal lines to form a step structure.
  • the 2nd-3rd metal layer (1263) and the 3rd-3rd metal layer (1363) which are electrically connected to each other, have their centers positioned on different vertical and horizontal lines. Accordingly, the 2nd-3rd metal layer (1263) and the 3rd-3rd metal layer (1363), which are the second electrodes, can also be formed to form a step structure.
  • the first-second metal layer (1162), the second-second metal layer (1262), and the third-second metal layer (1362), which are electrically connected to each other, have their centers positioned on different vertical and horizontal lines. Accordingly, the first electrode can also be formed to form a step structure.
  • the first to third light-emitting parts are formed so that their cross-sectional areas decrease as they get farther away from the first base, and the electrodes are formed along the outer side of the first to third light-emitting parts.
  • the electrodes are not formed on the inner side of the first to third light-emitting parts, but the light-emitting areas of the first to third light-emitting parts are different from each other. Accordingly, the pixel elements have different light quantities for each color.
  • the pixel element (1000) may be formed so that the area of the first mesa structure (1140) of the first light-emitting portion (1100) of FIG. 5, the area of the second mesa structure (1240) of the second light-emitting portion (1200) of FIG. 8, and the area of the third mesa structure (1340) of the third light-emitting portion (1300) of FIG. 11 are as similar as possible to each other.
  • the pixel element (1000) according to the first embodiment of the present invention may be formed so that the light-emitting surfaces of the first light-emitting portion (1100), the second light-emitting portion (1200), and the third light-emitting portion (1300) have the maximum area excluding the metal layer (1060) located below each light-emitting portion, thereby minimizing the difference in the area of the light-emitting surfaces of each light-emitting portion. Accordingly, the first light emitting unit (1100), the second light emitting unit (1200), and the third light emitting unit (1300) can emit light of similar amounts.
  • holes are formed in the first to third light-emitting structures so as to bring the first metal layer and the third metal layer into contact with the first light-emitting portion and the third light-emitting portion, and are not filled with a conductive material. That is, electrodes are formed on the inside of the first to third light-emitting portions. In this case, the light-emitting area of the first to third light-emitting portions is reduced by the electrodes formed on the inside.
  • the pixel element (1000) can prevent the light emitting area of the first to third light emitting units (1100, 1200, 1300) from being reduced by the electrodes, thereby preventing loss of brightness due to a reduction in the light emitting area.
  • a pixel element (1000) forms openings (1059) on different vertical lines, forms the openings (1059) in a layer made of the same material each time each light-emitting unit is laminated, and forms a metal layer (1060). Therefore, since the pixel element (1000) of the present embodiment does not have to form the openings (1059) by patterning multiple layers made of different materials at once, the convenience of the process is improved, the process is further simplified, and cost and time can be saved.
  • each metal layer (1060) is illustrated as being formed of a single layer and a single material.
  • the metal layer (1060) of the present embodiment may have a multilayer structure. That is, the metal layer (1060) may be formed of a plurality of layers, and at least one layer among the plurality of layers may be formed of a different material from the other layers.
  • the first light emitting unit (1100) in the pixel element (1000) according to the first embodiment is described as emitting green light, the second light emitting unit (1200) as emitting blue light, and the third light emitting unit (1300) as emitting red light, the present invention is not limited thereto.
  • the first light emitting unit (1100), the second light emitting unit (1200), and the third light emitting unit (1300) emit at least one of green light, blue light, and red light, and may emit light of different colors.
  • the first light emitting unit (1100) may emit blue light
  • the second light emitting unit (1200) may emit green light
  • the third light emitting unit (1300) may emit red light.
  • FIGS. 40 to 42 are drawings for explaining a pixel element (2000) according to a second embodiment of the present invention.
  • FIG. 40 is a schematic plan view of a pixel element according to a second embodiment of the present invention.
  • FIG. 41 is a cross-sectional view (G1-G2) for explaining a pixel element (2000) according to a second embodiment of the present invention.
  • FIG. 42 is another cross-sectional view (G3-G4) for explaining a pixel element (2000) according to a second embodiment of the present invention.
  • the pixel element (2000) of the present embodiment has a metal layer (2060) that is different in structure from the metal layer (1060) of the pixel element (1000) of the first embodiment.
  • the metal layer (2060) formed in the opening (1059) of the transparent layer (1070) is formed to cover a part of the inner wall and the bottom surface of the opening (1059).
  • the metal layer (2060) may be formed along the bottom surface of one inner wall of the opening (1059) and may be formed to cover a part of the other inner wall.
  • a part of the inner wall of the transparent layer (1070) may be exposed in the opening (1059) by the metal layer (2060) formed in this structure. That is, a part of the metal layer (2060) may be formed to have an asymmetrical cross-section within the opening (1059).
  • the portion formed in the 2-1 opening (1251) and the 2-2 opening (1252) of the first transparent layer (1170) among the 2-1 metal layer (2261) and the 2-2 metal layer (2262) and the portion formed in the 3-1 opening (1351), the 3-2 opening (1352) and the 3-4 opening (1354) of the second transparent layer (1270) among the 3-1 metal layer (2361), the 3-2 metal layer (2362) and the 3-3 metal layer (2363) can be formed along the inner wall and bottom surface of each of the openings (1059).
  • a portion of the inner wall of the 2-1 opening (1251), the 2-2 opening (1252), the 3-1 opening (1351), the 3-2 opening (1352), and the 3-4 opening (1354) may be exposed to the outside by the metal layer (2060) formed in each of the openings (11059).
  • the inner wall of the 2nd opening (1259) exposed to the outside by the metal layer (2060) is the first transparent layer (1170) and the second insulating layer (1250), and the inner wall of the 3rd opening (1359) exposed to the outside by the metal layer (2060) is the second transparent layer (1270) and the third insulating layer (1350).
  • the second transparent layer (1270) can be formed to fill the 2-1 opening (1251) and the 2-2 opening (1252). Accordingly, a part of the first transparent layer (1170) can be in contact with the second metal layer (2260) in the 2-1 opening (1251) and the 2-2 opening (1252), and another part can be in contact with the second transparent layer (1270).
  • the second transparent layer (1270) fills some of the second openings (1259), so that it can cover the ends of the second metal layer (2260) within the second openings (1259). Therefore, in the present embodiment, the second transparent layer (1270) can prevent the ends of the second metal layer (2260) from being peeled off within the second openings (1259).
  • the pixel element (2000) may include a protective layer (2080) formed on top of the third light-emitting portion (1300) and the third metal layer (2360) and the second transparent layer (1270) to cover them.
  • the protective layer (2080) may be formed of an insulating material.
  • the protective layer (2080) may be formed of a material that reflects light or may include a material that reflects light.
  • the protective layer (2080) may be formed of a material that transmits light as needed.
  • the protective layer (2080) may be formed to fill the third opening (1359). More specifically, the protective layer (2080) may be formed to fill the third-first opening (2351), the third-second opening (2352), and the third-fourth opening (2354). Accordingly, in some of the third openings (2359), a part of the second transparent layer (1270) may be in contact with the third metal layer (2360), and another part may be in contact with the protective layer (2080).
  • the protective layer (2080) fills some of the third openings (1359), it can cover the ends of the third metal layer (2360) within the third openings (1359). Accordingly, the protective layer (2080) can prevent the ends of the third metal layer (2360) within the third openings (1359) from being peeled off.
  • FIGS. 43 to 45 are drawings for explaining a pixel element (3000) according to a third embodiment of the present invention.
  • FIG. 43 is a schematic plan view of a pixel element according to a third embodiment of the present invention.
  • FIG. 44 is a cross-sectional view (H1-H2) for explaining a pixel element (3000) according to a third embodiment of the present invention.
  • FIG. 45 is another cross-sectional view (H3-H4) for explaining a pixel element (3000) according to a third embodiment of the present invention.
  • the pixel element (3000) of the present embodiment has a metal layer (3060) that is different in structure from the metal layer (1060) of the pixel element (1000) of the first embodiment.
  • the metal layer (3060) formed in the opening (1059) of the transparent layer (1070) is formed to cover a part of the inner wall and the bottom surface of the opening (1059).
  • the metal layer (3060) may be formed along the bottom surface of one inner wall of the opening (1059), but may be formed to cover only a part of the bottom surface. That is, a part of the metal layer (3060) may be formed to have an asymmetrical cross-section within the opening (1059).
  • the portion formed in the 2-1 opening (1251) and the 2-2 opening (1252) of the first transparent layer (1170) among the 2-1 metal layer (3261) and the 2-2 metal layer (3262) and the portion formed in the 3-1 opening (1351), the 3-2 opening (1352) and the 3-4 opening (1354) of the second transparent layer (1270) among the 3-1 metal layer (3361), the 3-2 metal layer (3362) and the 3-3 metal layer (3363) may be formed along the inner wall and the bottom surface so as to cover a portion of one inner wall and bottom surface of each of the openings (1059).
  • a portion of the inner wall of the 2-1 opening (1251), the 2-2 opening (1252), the 3-1 opening (1351), the 3-2 opening (1352), and the 3-4 opening (1354) may be exposed to the outside by the metal layer (3060) formed in each of the openings (11059).
  • the inner wall of the 2nd opening (1259) exposed to the outside by the metal layer (3060) is the first transparent layer (1170) and the second insulating layer (1250), and the inner wall of the 3rd opening (3359) is the second transparent layer (1270) and the third insulating layer (1350).
  • a portion of the upper surface of the 1-1 metal layer (1161), the 1-2 metal layer (1162), the 2-1 metal layer (3261), the 2-2 metal layer (3262), and the 2-3 metal layer (3263) located at the lower portions of the 2-1 opening (1251), the 2-2 opening (1252), the 3-1 opening (1351), the 3-2 opening (1352), and the 3-4 opening (1354) may also be exposed to the outside.
  • the second transparent layer (1270) can be formed to fill the 2-1 opening (1251) and the 2-2 opening (1252). Accordingly, a part of the first transparent layer (1170) in the 2-1 opening (1251) and the 2-2 opening (1252) can be in contact with the second metal layer (3260), and another part can be in contact with the second transparent layer (1270). In addition, a part of the second transparent layer (1270) in the 2-1 opening (1251) and the 2-2 opening (1252) can be in contact with the first transparent layer (1170), another part can be in contact with the first metal layer (1160), another part can be in contact with the second metal layer (3260), and another part can be in contact with the second insulating layer (1250).
  • the second transparent layer (1270) fills some of the second openings (1259), so that it can cover the ends of the second metal layer (3260) within the second openings (1259). Therefore, in the present embodiment, the second transparent layer (1270) can prevent the ends of the second metal layer (3260) from being peeled off within the second openings (1259).
  • the pixel element (3000) may include a protective layer (2080) formed on top of the third light-emitting portion (1300) and the third metal layer (3360) and the second transparent layer (1270) to cover them.
  • the protective layer (2080) may be formed of an insulating material.
  • the protective layer (2080) may be formed of a material that reflects light or may include a material that reflects light.
  • the protective layer (2080) may be formed of a material that transmits light as needed.
  • the protective layer (2080) may be formed to fill the third opening (1359). More specifically, the protective layer (2080) may be formed to fill the third-first opening (3351), the third-second opening (3352), and the third-fourth opening (3354). Accordingly, in the third-first opening (3351), the third-second opening (3352), and the third-fourth opening (3354), a portion of the protective layer (2080) may be in contact with the second transparent layer (1270), another portion may be in contact with the second metal layer (3260), another portion may be in contact with the third metal layer (3360), and another portion may be in contact with the third insulating layer (1350).
  • the protective layer (2080) fills some of the third openings (1359), it can cover the ends of the third metal layer (3360) within the third openings (1359). Accordingly, the protective layer (2080) can prevent the ends of the third metal layer (3360) within the third openings (1359) from being peeled off.
  • the width (W3) of the first-second metal layer (1162) in contact with the second-second metal layer (3262) in the second-second opening (1252) may be greater than the width (W4) of the first-second metal layer (1162) in contact with the second transparent layer (1270).
  • the area in which the first-second metal layer (1162) is in contact with the second-second metal layer (3262) in the second-second opening (1252) may be greater than the area in which the first-second metal layer (1162) is in contact with the second transparent layer (1270). Also, referring to FIG.
  • the width or area of the 1-1 metal layer (1161) in contact with the 2-1 metal layer (3261) in the 2-1 opening (1251) may be larger than the width or area of the 1-1 metal layer (1161) in contact with the second transparent layer (1270). Also, referring to FIG. 44 and FIG. 45, the width or area of the 2nd metal layer (3260) in contact with the 3rd metal layer (3360) in the 3rd opening (1359) may be larger than the width or area of the 2nd metal layer (3260) in contact with the protective layer (2080).
  • FIGS. 46 and 47 are drawings for explaining a pixel element (4000) according to a fourth embodiment of the present invention.
  • FIG. 46 is a cross-sectional view for explaining a pixel element (4000) according to a fourth embodiment of the present invention. More specifically, FIG. 46 is a cross-sectional view corresponding to A1-A2 based on the plan view of FIG. 2.
  • FIG. 47 is another cross-sectional view for explaining a pixel element (4000) according to a fourth embodiment of the present invention. More specifically, FIG. 47 is a cross-sectional view corresponding to A3-A4 based on the plan view of FIG. 2.
  • the pixel element (4000) of the present embodiment has a metal layer (4060) whose structure is different from that of the pixel element (1000) of the first embodiment.
  • a pixel element (4000) is formed such that a metal layer (1060) formed in an opening (1059) covers an inner wall of the opening (1059) and fills the interior of the opening (1059).
  • the 2-1 metal layer (4261), the 3-1 metal layer (4361), and the 3-3 metal layer (4363) are formed to fill the 2-1 opening (1251), the 3-3 opening (1353), and the 3-4 opening (1354), respectively.
  • the 2-2 metal layer (4262) and the 3-2 metal layer (4362) are formed to fill the 2-2 opening (1252) and the 3-2 opening (1352), respectively.
  • the metal layer (1060) is formed to fill the opening (1059) in this way, the metal layer (1060) can be formed using a plating technique.
  • a protective layer (2080) is not shown, but a protective layer (2080) may be added as needed.
  • the pixel element of the present invention can form the metal layer in various structures as described through the first to fourth embodiments.
  • FIGS. 48 to 71 are drawings for explaining a pixel element and a manufacturing method thereof according to a fifth embodiment of the present invention.
  • a pixel element (5001) may include a first base (1110), a first light-emitting unit (5000), a second light-emitting unit (6000), and a third light-emitting unit (7000).
  • the first light-emitting unit (5000) may emit green light or blue light
  • the second light-emitting unit (6000) may emit blue light or green light
  • the third light-emitting unit (7000) may emit red light.
  • the first light-emitting unit (5000), the second light-emitting unit (6000), and the third light-emitting unit (7000) may emit one of green light, blue light, and red light, and may emit light of different colors.
  • the first to third light-emitting portions (5000, 6000, 7000) can be formed individually.
  • FIGS. 48 to 52 are drawings for explaining a first light-emitting portion (5000) of a pixel element (5001) of a fifth embodiment of the present invention and a manufacturing method thereof.
  • a first light-emitting portion (5000) may be formed on a first base (1110).
  • the first light-emitting portion (5000) may include a first semiconductor structure, a first ohmic electrode (5104), a first insulating layer (5200), and a first metal layer (5300).
  • a first semiconductor structure can be formed on a first base (1110).
  • the first semiconductor structure can include a first-first semiconductor layer (5101), a first active layer (5102), and a first-second semiconductor layer (5103).
  • the first base (1110) may be a growth substrate capable of growing a semiconductor layer.
  • the first base (1110) may be sapphire.
  • the first base (1110) is not necessarily included in the form of the final product, and the first base (1110) may be removed.
  • the first-first semiconductor layer (5101) may be formed on top of the first base (1110), the first active layer (5102) may be formed on top of the first-first semiconductor layer (5101), and the first-second semiconductor layer (5103) may be formed on top of the first active layer (5102).
  • the first semiconductor structure can be formed using metal organic chemical vapor deposition (MOCVD) technology or molecular beam epitaxy (MBE) technology.
  • MOCVD metal organic chemical vapor deposition
  • MBE molecular beam epitaxy
  • the second semiconductor structure of the second light-emitting portion (6000) and the third semiconductor structure of the third light-emitting portion (7000) can also be formed in the same manner.
  • the first-first semiconductor layer (5101) may be an n-type conductive semiconductor layer, and the first-second semiconductor layer (5103) may be a p-type conductive semiconductor layer. Or, vice versa.
  • the first semiconductor structure may include a semiconductor material that emits green light or blue light, such as GaN, InGaN, AlGaN, InAlGaN, GaP, AlGaInP, AlGaP, or the like.
  • the first semiconductor structure may be patterned to form a first mesa structure (5110).
  • a portion of the first active layer (5102) and the 1-2 semiconductor layer (5103) may be etched to expose a portion of the upper surface of the 1-1 semiconductor layer (5101).
  • the first active layer (5102) and the 1-2 semiconductor layer (5103) remaining on the upper surface of the 1-1 semiconductor layer (5101) and a portion of the 1-1 semiconductor layer (5101) may become the first mesa structure (5110).
  • the first mesa structure (5110) has a structure in which the side surface is vertical with respect to the upper surface of the first-first semiconductor layer (5101).
  • the structure of the first mesa structure (5110) is not limited thereto.
  • the first mesa structure (5110) may have a structure in which the width and cross-sectional area become narrower from the lower surface of the first active layer (5102) to the upper surface of the first-second semiconductor layer (5103).
  • the first mesa structure (5110) may have a structure in which the side surface is inclined.
  • the mesa structures of the second light-emitting portion (6000) and the third light-emitting portion (7000) described below may also be formed in a structure in which the side surface is vertical or inclined with respect to the upper surface of the first semiconductor layer.
  • the first mesa structure (5110) may include a first light-emitting structure (5111) and a first buffer structure (5112). That is, a part of the first mesa structure (5110) may be the first light-emitting structure (5111), and another part of the first mesa structure (5110) may be the first buffer structure (5112).
  • the first light-emitting structure (5111) and the first buffer structure (5112) may be arranged on the same plane.
  • the first buffer structure (5112) can share the first light-emitting structure (5111) and the first-first semiconductor layer (5101). Therefore, the first buffer structure (5112) can be electrically connected to an electrode that is electrically connected to the first-first semiconductor layer (5101) of the first light-emitting structure (5111), but can maintain a non-light-emitting state.
  • the first buffer structure (5112) may be disposed spaced apart from the first light-emitting structure (5111), and the first buffer structure (5112) and the first light-emitting structure (5111) may be separated by the first transparent layer (8100). Accordingly, the first buffer structure (5112) may be electrically insulated and may maintain a non-light-emitting state. Accordingly, a contact area may be created between the first transparent layer (8100) and the second transparent layer (8200).
  • the first light-emitting structure (5111) can be a light-emitting region that emits light when electricity is supplied to the first light-emitting unit (5000). However, the first buffer structure (5112) does not emit light even when electricity is supplied to the first light-emitting unit (5000).
  • the first buffer structure (5112) can be spaced apart from the first light-emitting structure (5111) and maintain a non-light-emitting state regardless of the light emission of the first light-emitting structure (5111).
  • the upper surface of the first base (1110) or the 1-1 semiconductor layer (5101) can be divided into 9 regions (3x3).
  • the 9 regions can be the 1-1 region to the 1-9 region (R11, R12, R13, R14, R15, R16, R17, R18, R19).
  • the first light-emitting structure (5111) is formed on the 1-4 region (R14), the 1-6 region (R16), the 1-8 region (R18), and the central 1-5 region (R15), and the first light-emitting structures (5111) formed in each region are connected to each other. That is, the first light-emitting structure (5111) is formed of a plurality of regions extending in different directions from the central 1-5 region (R15).
  • the first buffer structure (5112) may be positioned in an area where the first light-emitting structure (5111) is not formed.
  • the first buffer structure (5112) may be positioned at each corner with respect to the plane of the first base (1110).
  • the first buffer structure (5112) may include a 1-1 buffer structure (5115), a 1-2 buffer structure (5116), a 1-3 buffer structure (5117), and a 1-4 buffer structure (5118) formed adjacent to each corner of the first base (1110) or the 1-1 semiconductor layer (5101). Referring to FIG.
  • the 1-1 buffer structure (5115) may be formed on the 1-1 region (R11)
  • the 1-2 buffer structure (5116) may be formed on the 1-3 region (R13)
  • the 1-3 buffer structure (5117) may be formed on the 1-7 region (R17)
  • the 1-4 buffer structure (5118) may be formed on the 1-9 region (R19).
  • the first light-emitting structure (5111) is positioned between the first buffer structures (5112). Referring to FIG. 49, the first light-emitting structure (5111) is formed in the 1-8th region (R18) between the 1-3rd buffer structure (5117) and the 1-4th buffer structure (5118), the 1-4th region (R14) between the 1-1st buffer structure (5115) and the 1-3rd buffer structure (5117), the 1-6th region (R16) between the 1-2nd buffer structure (5116) and the 1-4th buffer structure (5118), and the 1-5th region (R15) in the center, and the light-emitting structures formed in each region are connected to each other.
  • the first buffer structure (5112) and the first light-emitting structure (5111) are formed through the same etching process so that their respective upper surfaces can have the same height.
  • the first light-emitting unit (5000) is provided with a plurality of first buffer structures (5112), but is provided with a single first light-emitting structure (5111).
  • the structure of the first light-emitting unit (5000) is not limited thereto, and may be provided with a plurality of first light-emitting structures (5111) or a single first buffer structure (5112).
  • a first ohmic electrode (5104) may be formed on a first light-emitting structure (5111). More specifically, the first ohmic electrode (5104) may be formed to cover an upper surface of a first-second semiconductor layer (5103) of the first light-emitting structure (5111).
  • the first ohmic electrode (5104) can have high transmittance and high electrical conductivity for light emitted from the first light-emitting structure (5111).
  • the first ohmic electrode (5104) can be a transparent electrode.
  • the first ohmic electrode (5104) can be ITO (Indium Tin Oxide).
  • the first light-emitting structure (5111) can include not only the first active layer (5102) and the first-second semiconductor layer (5103), but also the first ohmic electrode (5104). That is, the first ohmic electrode (5104) can also be included in the first mesa structure (5110).
  • the first ohmic electrode (5104) is formed only on the upper portion of the first-second semiconductor layer (5103) of the first light-emitting structure (5111), the present embodiment is not limited thereto.
  • the first ohmic electrode (5104) may also be formed on the upper portion of the first-second semiconductor layer (5103) of the first buffer structure (5112).
  • a first insulating layer (5200) can be formed.
  • the first insulating layer (5200) can be formed to cover the first mesa structure (5110) and the first-1 semiconductor layer (5101) exposed to the outside by the first mesa structure (5110).
  • the first insulating layer (5200) may be formed of a light-transmitting material.
  • the first insulating layer (5200) may be formed of a silicon oxide such as SiO 2 , a silicon nitride such as Si 3 N 4 , or a silicon oxynitride.
  • the first insulating layer (5200) may include a first opening (5210).
  • the first opening (5210) may include a first-first opening (5211) exposing the first-first semiconductor layer (5101) and a first-second opening (5212) exposing the first ohmic electrode (5104).
  • the first-first opening (5211) may be located on the upper portion of the first-first semiconductor layer (5101) between the first-first buffer structure (5115) and the first-second buffer structure (5116). Additionally, the first-second opening (5212) may be located on the upper portion of the first ohmic electrode (5104) of the first light-emitting structure (5111) between the first-third buffer structure (5117) and the first-fourth buffer structure (5118).
  • a first metal layer (5300) can be formed.
  • the first metal layer (5300) can be formed to fill the first opening (5210) of the first insulating layer (5200).
  • the first metal layer (5300) may be formed of a conductive material.
  • the first metal layer (5300) may be formed of at least one metal.
  • the first metal layer (5300) may be formed as a single layer or multiple layers.
  • the first metal layer (5300) may include a first-first metal layer (5301) and a first-second metal layer (5302).
  • the first-first metal layer (5301) is formed to fill the first-first opening (5211) and may be in contact with the first-first semiconductor layer (5101). Therefore, the first-first metal layer (5301) may be electrically connected to the first-first semiconductor layer (5101). In addition, the first-first metal layer (5301) may be formed to further cover the upper surface of the first insulating layer (5200) adjacent to the first-first opening (5211). That is, the cross-sectional area or width of the upper surface of the first-first metal layer (5301) may be larger than the cross-sectional area or width of the first-first opening (5211).
  • the first-second metal layer (5302) is formed to fill the first-second opening (5212) and may be in contact with the first ohmic electrode (5104). Accordingly, the first-second metal layer (5302) may be electrically connected to the first ohmic electrode (5104) and the first-second semiconductor layer (5103). In addition, the first-second metal layer (5302) may be formed to further cover the upper surface of the first insulating layer (5200) adjacent to the first-second opening (5212). That is, the cross-sectional area or width of the upper surface of the first-second metal layer (5302) may be larger than the cross-sectional area or width of the first-second opening (5212).
  • the first buffer structure (5112) can maintain a non-light-emitting state even when electricity is supplied to the first light-emitting portion (5000).
  • the first base (1110) is not limited to a growth substrate.
  • the first base (1110) may be formed of a light-transmitting material such as silicon, epoxy, or the like.
  • the growth substrate may be removed, and the first light-emitting portion (5000) may be placed on the first base (1110) which is a light-transmitting material.
  • FIGS. 53 to 57 are drawings for explaining a second light-emitting portion (6000) of a pixel element (5001) of the fifth embodiment of the present invention and a manufacturing method thereof.
  • a second light-emitting portion (6000) may be formed on a second base (1210).
  • the second light-emitting portion (6000) may include a second semiconductor structure, a second ohmic electrode (6104), a second insulating layer (6200), and a second metal layer (6300).
  • a second semiconductor structure can be formed on a second base (1210).
  • the second semiconductor structure can include a 2-1 semiconductor layer (6101), a second active layer (6102), and a 2-2 semiconductor layer (6103).
  • the second base (1210) may be a growth substrate capable of growing a semiconductor layer.
  • the second base (1210) may be sapphire.
  • the semiconductor structure can be formed using metal organic chemical vapor deposition (MOCVD) technology or molecular beam epitaxy (MBE) technology.
  • MOCVD metal organic chemical vapor deposition
  • MBE molecular beam epitaxy
  • the second semiconductor structure of the second light-emitting portion (6000) and the third semiconductor structure of the third light-emitting portion (7000) can also be formed in the same manner.
  • the second-1 semiconductor layer (6101) may be an n-type conductive semiconductor layer, and the second-2 semiconductor layer (6103) may be a p-type conductive semiconductor layer. Or, vice versa.
  • the second semiconductor structure may include a semiconductor material that emits blue light or green light, such as GaN, InGaN, AlGaN, InAlGaN, ZnSe, etc.
  • a second-first semiconductor layer (6101) may be formed on a second base (1210).
  • the second-first semiconductor layer (6101) may be formed in an area excluding an area corresponding to an upper portion of the first metal layer (5300) of the first light-emitting portion (5000) when the second light-emitting portion (6000) is later placed on the first light-emitting portion (5000).
  • a second mesa structure (6110) composed of a second active layer (6102) and a second-second semiconductor layer (6103) may be formed on an upper portion of a second-first semiconductor layer (6101).
  • the second mesa structure (6110) may be formed to cover a portion of an upper surface of the second-first semiconductor layer (6101) and expose another portion of the upper surface.
  • the second mesa structure (6110) may be formed to have a structure having a vertical or inclined side surface with respect to the upper surface of the second-first semiconductor layer (6101).
  • the second mesa structure (6110) may include a second light-emitting structure (6111) and a second buffer structure (6112).
  • the second light-emitting structure (6111) can be a light-emitting area that emits light when electricity is supplied to the pixel element (5001) or the second light-emitting unit (6000). However, the second buffer structure (6112) does not emit light even when electricity is supplied to the second light-emitting unit (6000).
  • the second buffer structure (6112) can be spaced apart from the second light-emitting structure (6111) and maintain a non-light-emitting state regardless of the light emission of the second light-emitting structure (6111).
  • the second light-emitting structure (6111) and the second buffer structure (6112) are formed in different regions. More specifically, the second buffer structure (6112) may be formed in a region where the second light-emitting structure (6111) is not formed. The second light-emitting structure (6111) and the second buffer structure (6112) may be arranged on the same plane.
  • the second buffer structure (6112) can share the second light-emitting structure (6111) and the second-first semiconductor layer (6101). Therefore, the second buffer structure (6112) can be electrically connected to an electrode that is electrically connected to the second-first semiconductor layer (6101) of the second light-emitting structure (6111), but can maintain a non-light-emitting state.
  • the second buffer structure (6112) may be disposed spaced apart from the second light-emitting structure (6111), and the second buffer structure (6112) and the second light-emitting structure (6111) may be separated by a second transparent layer (8200). Accordingly, the second buffer structure (6112) may be electrically insulated and may maintain a non-light-emitting state. Accordingly, a contact area may be created between the first transparent layer (8100) and the second transparent layer (8200), and a contact area may be created between the second transparent layer (8200) and the third transparent layer (8300).
  • the upper surface of the second base (1210) can be divided into nine regions.
  • the nine regions can be regions 2-1 to 2-9 (R21, R22, R23, R24, R25, R26, R27, R28, R29) similar to those in Fig. 48.
  • the second buffer structure (6112) may include a second-first buffer structure (6115), a second-second buffer structure (6116), and a second-third buffer structure (6117).
  • the second-first buffer structure (6115) may be formed on the second-first region (R21)
  • the second-second buffer structure (6116) may be formed on the second-seventh region (R27)
  • the second-third buffer structure (6117) may be formed on the second-ninth region (R29).
  • the 2-1 buffer structure (6115) can be positioned on top of the 1-1 buffer structure (5115)
  • the 2-2 buffer structure (6116) can be positioned on top of the 1-3 buffer structure (5117)
  • the 2-3 buffer structure (6117) can be positioned on top of the 1-4 buffer structure (5118).
  • the second-first light-emitting structure (6111) can be formed in an area on the upper surface of the second-first semiconductor layer (6101) where the second buffer structure (6112) is not formed. That is, referring to FIG. 54, the second light-emitting structure (6111) is formed in the second-third region (R23), the second-fourth region (R24), the second-fifth region (R25), and the second-sixth region (R26), and the second light-emitting structures (6111) formed in each region are connected to each other. That is, the second light-emitting structure (6111) is formed as a plurality of regions extending in different directions from the second-fifth region (R25), which is the center.
  • the second buffer structure (6112) and the second light-emitting structure (6111) are formed through the same etching process so that their respective upper surfaces can have the same height.
  • the second light-emitting unit (6000) is provided with a plurality of second buffer structures (6112), but is provided with a single second light-emitting structure (6111).
  • the structure of the second light-emitting unit (6000) is not limited thereto, and may be provided with a plurality of second light-emitting structures (6111) or a single second buffer structure (6112).
  • a second ohmic electrode (6104) may be formed on a second light-emitting structure (6111). More specifically, the second ohmic electrode (6104) may be formed to cover an upper surface of a second-2 semiconductor layer (6103) of the second light-emitting structure (6111).
  • the second ohmic electrode (6104) can have high transmittance and high electrical conductivity for light emitted from the second light-emitting structure (6111).
  • the second ohmic electrode (6104) can be a transparent electrode.
  • the second ohmic electrode (6104) can be ITO (Indium Tin Oxide).
  • the second light-emitting structure (6111) can include not only the second active layer (6102) and the second-2 semiconductor layer (6103), but also the second ohmic electrode (6104). That is, the second ohmic electrode (6104) can also be included in the second mesa structure (6110).
  • the second ohmic electrode (6104) is formed only on the upper surface of the second-2 semiconductor layer (6103) of the second light-emitting structure (6111), but the present embodiment is not limited thereto.
  • the second ohmic electrode (6104) may be formed not only on the second light-emitting structure (6111) but also on the upper surface of the second buffer structure (6112).
  • a second insulating layer (6200) may be formed.
  • the second insulating layer (6200) may be formed to cover the second mesa structure (6110) and the second-1 semiconductor layer (6101) exposed to the outside by the second mesa structure (6110).
  • the second insulating layer (6200) may be formed of a light-transmitting material.
  • the second insulating layer (6200) may be formed of a silicon oxide such as SiO 2 , a silicon nitride such as Si 3 N 4 , or a silicon oxynitride.
  • the second insulating layer (6200) may include a second opening (6210).
  • the second opening (6210) may include a second-first opening (6211), a second-second opening (6212), and a second-third opening (6213).
  • the 2-1 opening (6211) may be formed between the side surfaces of the 2-1 semiconductor layer (6101) and the second light-emitting structure, which face each other on one side of the 2-1 buffer structure (6115).
  • the 2-2 opening (6212) may be formed between the side surfaces of the 2-1 semiconductor layer (6101) that face each other on one side of the 2-2 buffer structure (6116). That is, the 2-1 opening (6211) and the 2-2 opening (6212) may be formed in an area where the second semiconductor structures are not formed to expose an upper surface of the second base (1210).
  • the 2-1 opening (6211) may be formed to expose a portion of one side of the 2-1 semiconductor layer (6101), as illustrated in FIG. 56.
  • the 2-1 opening (6211) can be formed so that at least a portion is positioned above the 1-1 opening (5211) or above the 1-1 metal layer (5301).
  • the 2-2 opening (6212) can be formed so that at least a portion is positioned above the 1-2 opening (5212) or above the 1-2 metal layer (5302).
  • the 2-3 opening (6213) may be positioned above the second ohmic electrode (6104) of the second light-emitting structure (6111). Accordingly, the 2-3 opening (6213) may be formed to expose the upper surface of the second ohmic electrode (6104) of the second light-emitting structure (6111). In addition, when the second light-emitting unit (6000) is arranged above the first light-emitting unit (5000), the 2-3 opening (6213) may be formed to be positioned above the 1-2 buffer structure (5116) of the first light-emitting unit (5000).
  • a second metal layer (6300) can be formed.
  • the second metal layer (6300) can be formed to fill the second opening (6210) of the second insulating layer (6200).
  • the second metal layer (6300) may be formed of a conductive material.
  • the second metal layer (6300) may be formed of at least one metal.
  • the second metal layer (6300) may be formed as a single layer or multiple layers.
  • the second metal layer (6300) may include a 2-1 metal layer (6301), a 2-2 metal layer (6302), and a 2-3 metal layer (6303).
  • the 2-1 metal layer (6301) may be formed to fill the 2-1 opening (6211). At this time, the 2-1 metal layer (6301) may be in contact with the 2-1 semiconductor layer (6101) by the 2-1 opening (6211) that exposes a portion of one side surface of the 2-1 semiconductor layer (6101). That is, the 2-1 metal layer (6301) may be electrically connected to the 2-1 semiconductor layer (6101). In addition, the 2-1 metal layer (6301) may be formed to further cover the upper surface of the second insulating layer (6200) adjacent to the 2-1 opening (6211). That is, the cross-sectional area or width of the upper surface of the 2-1 metal layer (6301) may be larger than the cross-sectional area or width of the 2-1 opening (6211).
  • the second-2 metal layer (6302) may be formed to fill the second-2 opening (6212).
  • the second-2 metal layer (6302) may be formed to further cover the upper surface of the second insulating layer (6200) adjacent to the second-2 opening (6212). That is, the cross-sectional area or width of the upper surface of the second-2 metal layer (6302) may be larger than the cross-sectional area or width of the second-2 opening (6212).
  • the 2-3 metal layer (6303) may be formed to fill the 2-3 opening (6213). At this time, the 2-3 metal layer (6303) may be in contact with the second ohmic electrode (6104). Therefore, the 2-3 metal layer (6303) may be electrically connected to the second ohmic electrode (6104) and the 2-2 semiconductor layer (6103). In addition, the 2-3 metal layer (6303) may be formed to further cover the upper surface of the second insulating layer (6200) adjacent to the 2-3 opening (6213). That is, the cross-sectional area or width of the upper surface of the 2-3 metal layer (6303) may be larger than the cross-sectional area or width of the 2-3 opening (6213).
  • the second buffer structure (6112) can maintain a non-light-emitting state even when electricity is supplied to the second light-emitting portion (6000).
  • FIGS. 58 to 62 are drawings for explaining the third light-emitting portion (7000) of the pixel element (5001) of the fifth embodiment of the present invention and its manufacturing method.
  • a third light-emitting portion (7000) may be formed on a third base (1310).
  • the third light-emitting portion (7000) may include a third semiconductor structure, a third ohmic electrode (7104), a third insulating layer (7200), and a third metal layer (7300).
  • a third semiconductor structure can be formed on a third base (1310).
  • the third semiconductor structure can include a third-1 semiconductor layer (7101), a third active layer (7102), and a third-2 semiconductor layer (7103).
  • the third base (1310) may be a growth substrate capable of growing a semiconductor layer.
  • the third base (1310) may be sapphire.
  • the third semiconductor structure can be formed using metal organic chemical vapor deposition (MOCVD) technology or molecular beam epitaxy (MBE) technology.
  • MOCVD metal organic chemical vapor deposition
  • MBE molecular beam epitaxy
  • the third semiconductor structure of the third light-emitting portion (7000) and the third semiconductor structure of the third light-emitting portion (7000) can also be formed in the same manner.
  • the third-1 semiconductor layer (7101) may be an n-type conductive semiconductor layer, and the third-2 semiconductor layer (7103) may be a p-type conductive semiconductor layer. Or, vice versa.
  • the third semiconductor structure may include a semiconductor material that emits red light, such as AlGaAs, GaAsP, AlGaInP, GaP, or the like.
  • a 3-1 semiconductor layer (7101) may be formed on a 3rd base (1310). At this time, as illustrated in FIG. 58, the 3-1 semiconductor layer (7101) may be formed in an area excluding an area corresponding to an upper portion of the first metal layer (5300) of the first light-emitting portion (5000) when the 3rd light-emitting portion (7000) is later placed on the upper portion of the first light-emitting portion (5000) and the second light-emitting portion (6000).
  • the upper surface of the third base (1310) can be divided into nine regions.
  • the nine regions can be regions 3-1 to 3-9 (R31, R32, R33, R34, R35, R36, R37, R38, R39).
  • the 3-1 semiconductor layer (7101) is formed on the 3-1 region (R31), the 3-4 to 3-7 regions (R34, R35, R36, R37), and the 3-9 region (R39), and the 3-1 semiconductor layers (7101) formed in these regions can be connected to each other.
  • the 3-1 semiconductor layer (7101) is formed on the inner side of the 3-3 region (R33), and can be formed to be spaced apart from other 3-1 semiconductor layers (7101).
  • a third mesa structure (7110) composed of a third active layer (7102) and a third-2 semiconductor layer (7103) may be formed on an upper portion of a third-1 semiconductor layer (7101).
  • the third mesa structure (7110) may be formed to cover a portion of an upper surface of the third-1 semiconductor layer (7101) and expose another portion of the upper surface.
  • the third mesa structure (7110) may be formed to have a structure having a vertical or inclined side surface with respect to the upper surface of the third-1 semiconductor layer (7101).
  • the third mesa structure (7110) may include a third light-emitting structure (7111) and a third buffer structure (7112).
  • the third light-emitting structure (7111) can be a light-emitting area that emits light when electricity is supplied to the pixel element (5001) or the third light-emitting unit (7000). However, the third buffer structure (7112) does not emit light even when electricity is supplied to the third light-emitting unit (7000).
  • the third buffer structure (7112) can be spaced apart from the third light-emitting structure (7111) and maintain a non-light-emitting state regardless of the light emission of the third light-emitting structure (7111).
  • the third light-emitting structure (7111) and the third buffer structure (7112) are formed in different regions. More specifically, the third buffer structure (7112) may be formed in a region where the third light-emitting structure (7111) is not formed. The third light-emitting structure (7111) and the third buffer structure (7112) may be arranged on the same plane.
  • the third buffer structure (7112) can share the third light-emitting structure (7111) and the third-first semiconductor layer (7101). Therefore, the third buffer structure (7112) can be electrically connected to an electrode that is electrically connected to the third-first semiconductor layer (7101) of the third light-emitting structure (7111), but can maintain a non-light-emitting state.
  • the third buffer structure (7112) may be disposed spaced apart from the third light-emitting structure (7111), and the third buffer structure (7112) and the third light-emitting structure (7111) may be separated by a third transparent layer (8300). Accordingly, the third buffer structure (7112) may be electrically insulated and may maintain a non-light-emitting state. Accordingly, a contact area may be created between the third transparent layer (8300) and the second transparent layer (8200).
  • the third buffer structure (7112) may include a third-first buffer structure (7115), a third-second buffer structure (7116), and a third-third buffer structure (7117).
  • the third-first buffer structure (7115) may be formed on the inner side of the third-first region (R31)
  • the third-second buffer structure (7116) may be formed on the inner side of the third-third region (R33)
  • the third-third buffer structure (7117) may be formed on the inner side of the third-ninth region (R39).
  • the third-first buffer structure (7115) may be positioned on the upper side of the first-first buffer structure (5115) and the second-first buffer structure (6115). Additionally, the 3-2 buffer structure (7116) may be positioned on top of the 1-2 buffer structure (5116). Additionally, the 3-3 buffer structure (7117) may be positioned on top of the 1-4 buffer structure (5118) and the 2-3 buffer structure.
  • the third light-emitting structure (7111) can be formed in an area on the upper surface of the 3-1 semiconductor layer (7101) where the third buffer structure (7112) is not formed. That is, referring to FIG. 59, the third light-emitting structure (7111) is formed in the 3-4 to 3-7 areas (R34, R35, R36, R37), and the third light-emitting structures (7111) formed in each area are connected to each other.
  • the third buffer structure (7112) and the third light-emitting structure (7111) may be formed through the same etching process and thus have the same height.
  • the third light-emitting unit (7000) is provided with a plurality of third buffer structures (7112), but is provided with a single third light-emitting structure (7111).
  • the structure of the third light-emitting unit (7000) is not limited thereto, and may be provided with a plurality of third light-emitting structures (7111) or a single third buffer structure (7112).
  • a third ohmic electrode (7104) may be formed on a third mesa structure (7110). That is, the third ohmic electrode (7104) may be formed to cover the third-2 semiconductor layer (7103).
  • the third ohmic electrode (7104) may have high electrical conductivity.
  • the third ohmic electrode (7104) may have high light transmittance for light emitted from the third light-emitting structure (7111).
  • the third ohmic electrode (7104) may be a transparent electrode.
  • the third ohmic electrode (7104) may be ITO (Indium Tin Oxide).
  • the third mesa structure (7110) may include not only the third active layer (7102) and the third-2 semiconductor layer (7103), but also the third ohmic electrode (7104).
  • the third ohmic electrode (7104) is formed on the entire upper surface of the third-2 semiconductor layer (7103), but may be omitted from the upper surface of the third-2 semiconductor layer (7103) of the third buffer structure (7112). That is, the third ohmic electrode (7104) may be formed only on the upper surface of the third-2 semiconductor layer (7103) of the third light-emitting structure (7111).
  • a third insulating layer (7200) may be formed.
  • the third insulating layer (7200) may be formed to cover the third mesa structure (7110) and the third-1 semiconductor layer (7101) exposed to the outside by the third mesa structure (7110).
  • the third insulating layer (7200) may be formed of a light-transmitting material.
  • the third insulating layer (7200) may be formed of a silicon oxide such as SiO 2 , a silicon nitride such as Si 3 N 4 , or a silicon oxynitride.
  • the third insulating layer (7200) may include a third opening (7210).
  • the third opening (7210) may include a third-first opening (7211), a third-second opening (7212), a third-third opening (7213), and a third-fourth opening (7214).
  • the 3-1 opening (7211) may be formed between the side surfaces of the 3-1 semiconductor layer (7101) and the 3rd light-emitting structure, which face each other on one side of the 3-1 buffer structure (7115).
  • the 3-1 opening (7211) may be formed so that at least a portion is located on the upper side of the 2-1 opening (6211) or the upper side of the 2-1 metal layer (6301).
  • the 3-1 opening (7211) may be formed so as to expose a portion of one side surface of the 3-1 semiconductor layer (7101), as illustrated in FIG. 61.
  • the 3-2 opening (7212) may be formed between the side surfaces of the 3-1 semiconductor layers (7101) facing each other on one side of the 3-3 buffer structure (7117).
  • the 3-2 opening (7212) may be formed so that at least a portion thereof is located on the upper side of the 2-2 opening (6212) or the upper side of the 2-2 metal layer (6302).
  • the 3-3 opening (7213) may be positioned between one side of the 3-2 buffer structure (7116) and one side of the 3rd light-emitting structure (7111), which face each other on one side of the 3-2 buffer structure (7116).
  • the 3-3 opening (7213) may be formed so that at least a portion thereof is positioned on the upper side of the 2-3 opening (6213) or the upper side of the 2-3 metal layer (6303).
  • the third-1 to third-3 openings (7211, 7212, 7213) can be formed in an area where the third semiconductor structures are not formed to expose the upper surface of the third base (1310).
  • the 3-4th opening (7214) may be located on the upper portion of the third ohmic electrode (7104) of the third light-emitting structure (7111). Accordingly, the 3-4th opening (7214) may be formed to expose the upper surface of the third ohmic electrode (7104) of the third light-emitting structure (7111). In addition, when the third light-emitting unit (7000) is arranged on the upper portion of the first light-emitting unit (5000) and the second light-emitting unit (6000), the 3-4th opening (7214) may be located on the upper portion of the 1-3rd buffer structure (5117) and the 2-2nd buffer structure (6116).
  • a third metal layer (7300) can be formed.
  • the third metal layer (7300) can be formed to fill the third opening (7210) of the third insulating layer (7200).
  • the third metal layer (7300) may be formed of a conductive material.
  • the third metal layer (7300) may be formed of at least one metal.
  • the third metal layer (7300) may be formed as a single layer or multiple layers.
  • the third metal layer (7300) may include a third-first metal layer (7301), a third-second metal layer (7302), a third-third metal layer (7303), and a third-fourth metal layer (7304).
  • the 3-1 metal layer (7301) may be formed to fill the 3-1 opening (7211). At this time, since the 3-1 opening (7211) exposes a part of one side surface of the 3-1 semiconductor layer (7101), the 3-1 metal layer (7301) may be in contact with the 3-1 semiconductor layer (7101). That is, the 3-1 metal layer (7301) may be electrically connected to the 3-1 semiconductor layer (7101). In addition, the 3-1 metal layer (7301) may be formed to further cover the upper surface of the third insulating layer (7200) adjacent to the 3-1 opening (7211). That is, the cross-sectional area or width of the upper surface of the 3-1 metal layer (7301) may be larger than the cross-sectional area or width of the 3-1 opening (7211).
  • the third-2 metal layer (7302) may be formed to fill the third-2 opening (7212).
  • the third-2 metal layer (7302) may be formed to further cover the upper surface of the third insulating layer (7200) adjacent to the third-2 opening (7212). That is, the cross-sectional area or width of the upper surface of the third-2 metal layer (7302) may be larger than the cross-sectional area or width of the third-2 opening (7212).
  • the third-3 metal layer (7303) may be formed to fill the third-3 opening (7213).
  • the third-3 metal layer (7303) may be formed to further cover the upper surface of the third insulating layer (7200) adjacent to the third-3 opening (7213). Accordingly, the cross-sectional area or width of the upper surface of the third-3 metal layer (7303) may be larger than the cross-sectional area or width of the third-3 opening (7213).
  • the 3-4 metal layer (7304) may be formed to fill the 3-4 opening (7214). At this time, the 3-4 metal layer (7304) may be in contact with the third ohmic electrode (7104). Therefore, the 3-4 metal layer (7304) may be electrically connected to the third ohmic electrode (7104) and the 3-2 semiconductor layer (7103). In addition, the 3-4 metal layer (7304) may be formed to further cover the upper surface of the third insulating layer (7200) adjacent to the 3-4 opening (7214). That is, the cross-sectional area or width of the upper surface of the 3-4 metal layer (7304) may be larger than the cross-sectional area or width of the 3-4 opening (7214).
  • the 3rd buffer structure (7112) can maintain a non-light-emitting state even when electricity is supplied to the 3rd light-emitting portion (7000).
  • the second light-emitting part (6000) and the third light-emitting part (7000) can be laminated on top of the first light-emitting part (5000) to form a pixel element (5001).
  • a first transparent layer (8100) may be formed on top of the first light-emitting portion (5000).
  • the first transparent layer (8100) can be formed to cover the first light-emitting portion (5000) and the first metal layer (5300).
  • the first transparent layer (8100) may be formed of an insulating, light-transmitting material.
  • the first transparent layer (8100) may be formed of the same material as the first insulating layer (5200).
  • the first transparent layer (8100) may have adhesive strength. Therefore, when the second light-emitting part (6000) is later laminated on the first light-emitting part (5000), the second light-emitting part (6000) may be fixed to the first light-emitting part (5000) by the adhesive strength of the first transparent layer (8100).
  • the first transparent layer (8100) can be formed to have a flat upper surface.
  • the non-light-emitting region of the conventional pixel element may be a region in which a structure having a lower height than the light-emitting region in which the light-emitting structure is formed is positioned, or in which the structure is omitted.
  • the upper surface of the transparent layer may be positioned higher in the light-emitting region than in the non-light-emitting region.
  • the other light-emitting region may have a part that is not adhered to the transparent layer or a part that is easily peeled off due to external impact.
  • first buffer structures (5112) in an insulating state are formed in an area where the first light-emitting structure (5111) and the first metal layer (5300) are not arranged.
  • the first buffer structures (5112) are formed to have the same or similar height as the first light-emitting structure (5111). That is, in the first light-emitting portion (5000) of the present embodiment, the first light-emitting structure (5111) is formed in the light-emitting area, and the first buffer structures (5112) having a similar height to the first light-emitting structure (5111) are dispersedly arranged in the non-light-emitting area. Therefore, the first light-emitting portion (5000) has a structure in which structures having similar heights are dispersedly arranged over the entire area.
  • the first transparent layer (8100) formed on the upper surface of the first light-emitting portion (5000) can be easily formed to have a flat upper surface by the first buffer structures (5112) with the same height or a minimum height difference between the light-emitting area and the non-light-emitting area. Accordingly, when the second light-emitting portion (6000) is later laminated on the upper surface of the first transparent layer (8100), the second light-emitting portion (6000) can be prevented from tilting, thereby enabling stable lamination and adhesion.
  • a fourth opening (8110) can be formed in the first transparent layer (8100).
  • the fourth opening (8110) can include a 4-1 opening (8111) and a 4-2 opening (8112).
  • the 4-1 opening (8111) may be formed on the upper portion of the 1-1 metal layer (5301) to expose at least a portion of the upper surface of the 1-1 metal layer (5301). At this time, the 4-1 opening (8111) may be formed to include an area where the 1-1 metal layer (5301) and the 2-1 metal layer (6301) overlap with respect to the vertical line when the second light-emitting portion (6000) is laminated on the first light-emitting portion (5000).
  • the 4-2 opening (8112) may be formed on the upper portion of the 1-2 metal layer (5302) to expose at least a portion of the upper surface of the 1-2 metal layer (5302).
  • the 4-2 opening (8112) may be formed to include an area where the 1-2 metal layer (5302) and the 2-2 metal layer (6302) overlap with respect to the vertical line when the 2nd light-emitting portion (6000) is laminated on the 1st light-emitting portion (5000).
  • a first connection metal layer (9100) may be formed to fill the fourth opening (8110) of the first transparent layer (8100).
  • the first connection metal layer (9100) may include a first-first connection metal layer (9110) and a first-second connection metal layer (9120).
  • the first-first connection metal layer (9110) may be formed to fill the fourth-first opening (8111). At this time, the lower surface of the first-first connection metal layer (9110) may be in contact with the upper surface of the first-first metal layer (5301), and the upper surface may be positioned on the same line as the upper surface of the first transparent layer (8100).
  • first-second connection metal layer (9120) may be formed to fill the fourth-second opening (8112).
  • the lower surface of the first-second connection metal layer (9120) may be in contact with the upper surface of the first-second metal layer (5302), and the upper surface may be positioned on the same line as the upper surface of the first transparent layer (8100).
  • the first connection metal layer (9100) may be formed of a conductive material.
  • the first connection metal layer (9100) may be formed of at least one metal.
  • the first connection metal layer (9100) may be formed of a conductive paste.
  • the first connection metal layer (9100) may be formed of a single layer or multiple layers.
  • the second base (1210) located at the bottom of the second light emitting portion (6000) can be removed.
  • a second light emitting portion (6000) may be laminated on top of a first light emitting portion (5000).
  • the second light-emitting portion (6000) can be laminated on the upper surface of the first transparent layer (8100) formed on the upper surface of the first light-emitting portion (5000).
  • the upper surface of the first transparent layer (8100) has a flat structure.
  • the upper surface of the first connection metal layer (9100) exposed on the upper surface of the first transparent layer (8100) is also positioned on the same line as the upper surface of the first transparent layer (8100). Therefore, the second light-emitting portion (6000) can be stably laminated on the flat surface formed by the first transparent layer (8100) and the first connection metal layer (9100).
  • the second light-emitting portion (6000) can maintain a structure laminated on top of the first light-emitting portion (5000) by the adhesive force of the first transparent layer (8100).
  • a second light-emitting portion (6000) When a second light-emitting portion (6000) is laminated on top of a first light-emitting portion (5000), part or all of an upper surface of the 1-1 connection metal layer (9110) can come into contact with a lower surface of the 2-1 metal layer (6301) of the second light-emitting portion (6000). Accordingly, the 1-1 metal layer (5301) of the first light-emitting portion (5000) and the 2-1 metal layer (6301) of the second light-emitting portion (6000) can be electrically connected to each other by the 1-1 connection metal layer (9110).
  • first-second connection metal layer (9120) may be in contact with the lower surface of the second-second metal layer (6302) of the second light-emitting portion (6000). Accordingly, the first-second metal layer (5302) of the first light-emitting portion (5000) and the second-second metal layer (6302) of the second light-emitting portion (6000) may be electrically connected to each other by the first-second connection metal layer (9120).
  • a second transparent layer (8200) can be formed on top of the second light-emitting portion (6000).
  • the second transparent layer (8200) may be formed to cover the second light-emitting portion (6000) and the second metal layer (6300). At this time, the second transparent layer (8200) may be formed to have a flat upper surface.
  • the second transparent layer (8200) may be formed of an insulating, light-transmitting material.
  • the second transparent layer (8200) may be formed of the same material as the second insulating layer (6200).
  • the second transparent layer (8200) may have adhesive strength. Therefore, when the third light-emitting part (7000) is later laminated on the second light-emitting part (6000), the third light-emitting part (7000) may be fixed to the second light-emitting part (6000) by the adhesive strength of the second transparent layer (8200).
  • a second light-emitting structure (6111) is arranged in the light-emitting area of the second light-emitting portion (6000), and a second buffer structure (6112) is distributed in the non-light-emitting area. Therefore, the second light-emitting portion (6000) has a structure in which structures with similar heights are distributed in the entire area.
  • the non-light-emitting area can also be formed to have a similar height to the light-emitting area by the second buffer structure (6112). In other words, it can be easy to form the second transparent layer (8200) to have a flat upper surface by the second buffer structure (6112).
  • a fifth opening (8120) can be formed in the second transparent layer (8200).
  • the fifth opening (8120) can include a 5-1 opening (8121), a 5-2 opening (8122), and a 5-2 opening (8122).
  • the 5-1 opening (8121) may be formed on the upper portion of the 2-1 metal layer (6301) to expose at least a portion of the upper surface of the 2-1 metal layer (6301). At this time, the 5-1 opening (8121) may be formed to include an area where the 2-1 metal layer (6301) and the 3-1 metal layer (7301) overlap with each other on a vertical line when the 3rd light-emitting portion (7000) is laminated on the 2nd light-emitting portion (6000).
  • the 5-2 opening (8122) may be formed on the upper portion of the 2-2 metal layer (6302) to expose at least a portion of the upper surface of the 2-2 metal layer (6302).
  • the 5-2 opening (8122) may be formed to include an area where the 2-2 metal layer (6302) and the 3-2 metal layer (7302) overlap with respect to the vertical line when the 3rd light-emitting portion (7000) is laminated on the 2nd light-emitting portion (6000).
  • the 5-3 opening (8123) may be formed on the upper portion of the 2-3 metal layer (6303) to expose at least a portion of the upper surface of the 2-3 metal layer (6303). At this time, the 5-3 opening (8123) may be formed to include an area where the 2-3 metal layer (6303) and the 3-3 metal layer (7303) overlap with each other on a vertical line when the 3rd light-emitting portion (7000) is laminated on the 2nd light-emitting portion (6000).
  • a second connecting metal layer (9200) can be formed to fill the fifth opening (8120) of the second transparent layer (8200).
  • the second connection metal layer (9200) may include a second-first connection metal layer (9210), a second-second connection metal layer (9220), and a second-third connection metal layer (9230).
  • the 2-1 connecting metal layer (9210) can be formed to fill the 5-1 opening (8121). At this time, the lower surface of the 2-1 connecting metal layer (9210) is in contact with the upper surface of the 2-1 metal layer (6301), and the upper surface can be positioned on the same line as the upper surface of the second transparent layer (8200).
  • the 2-2 connection metal layer (9220) may be formed to fill the 5-2 opening (8122). At this time, the lower surface of the 2-2 connection metal layer (9220) may be in contact with the upper surface of the 2-2 metal layer (6302), and the upper surface may be positioned on the same line as the upper surface of the second transparent layer (8200).
  • the 2-3 connection metal layer (9230) may be formed to fill the 5-3 opening (8123).
  • the lower surface of the 2-3 connection metal layer (9230) may be in contact with the upper surface of the 2-3 metal layer (6303), and the upper surface may be positioned on the same line as the upper surface of the second transparent layer (8200).
  • the second connection metal layer (9200) may be formed of a conductive material.
  • the second connection metal layer (9200) may be formed of at least one metal.
  • the second connection metal layer (9200) may be formed of a conductive paste.
  • the second connection metal layer (9200) may be formed of a single layer or multiple layers.
  • the third base (1310) located at the bottom of the third light emitting portion (7000) can be removed.
  • a third light emitting portion (7000) can be laminated on top of a second light emitting portion (6000).
  • the third light-emitting portion (7000) can be laminated on the upper surface of the second transparent layer (8200) formed on the upper surface of the second light-emitting portion (6000).
  • the upper surface of the second transparent layer (8200) has a flat structure.
  • the upper surface of the second connection metal layer (9200) exposed on the upper surface of the second transparent layer (8200) is also positioned on the same line as the upper surface of the second transparent layer (8200). Therefore, the third light-emitting portion (7000) can be stably laminated on the flat surface formed by the second transparent layer (8200) and the second connection metal layer (9200).
  • the third light-emitting portion (7000) can maintain a structure laminated on top of the second light-emitting portion (6000) by the adhesive force of the second transparent layer (8200).
  • a third light-emitting portion (7000) When a third light-emitting portion (7000) is laminated on top of a second light-emitting portion (6000), part or all of the upper surface of the 2-1 connection metal layer (9210) can come into contact with the lower surface of the 3-1 metal layer (7301) of the third light-emitting portion (7000). Accordingly, the 2-1 metal layer (6301) of the second light-emitting portion (6000) and the 3-1 metal layer (7301) of the third light-emitting portion (7000) can be electrically connected to each other by the 2-1 connection metal layer (9210).
  • the 2-2 connection metal layer (9220) may be in contact with the lower surface of the 3-2 metal layer (7302) of the 3rd light-emitting portion (7000). Accordingly, the 2-2 metal layer (6302) of the 2nd light-emitting portion (6000) and the 3-2 metal layer (7302) of the 3rd light-emitting portion (7000) may be electrically connected to each other by the 2-2 connection metal layer (9220).
  • the 2-3rd connecting metal layer (9230) may partially or entirely contact the lower surface of the 3-3rd metal layer (7303) of the 3rd light-emitting portion (7000). Accordingly, the 2-3rd metal layer (6303) of the 2nd light-emitting portion (6000) and the 3-2nd metal layer (7302) of the 3rd light-emitting portion (7000) may be electrically connected to each other by the 2-3rd connecting metal layer (9230).
  • a pixel element (5001) according to the fifth embodiment of the present invention can be formed through the order of FIGS. 48 to 71.
  • the 1-1 metal layer (5301) may be electrically connected to the 1-1 semiconductor layer (5101), the 2-1 metal layer (6301) may be electrically connected to the 2-1 semiconductor layer (6101), and the 3-1 metal layer (7301) may be electrically connected to the 3-1 semiconductor layer (7101).
  • the 1-1 metal layer (5301), the 2-1 metal layer (6301), and the 3-1 metal layer (7301) may be electrically connected to each other by the 1-1 connection metal layer (9110) and the 2-1 connection metal layer (9210).
  • the first-first metal layer (5301), the second-first metal layer (6301), the third-first metal layer (7301), the first-first connection metal layer (9110), and the second-first connection metal layer (9210) can become common electrodes of the pixel element (5001).
  • the upper portion or top surface of the third-first metal layer (7301) can become a common electrode pad of the pixel element (5001) that is electrically connected to all of the first semiconductor layers of the first light-emitting portion (5000), the second light-emitting portion (6000), and the third light-emitting portion (7000).
  • the second-second metal layer (6302) is insulated from the second light-emitting portion (6000)
  • the third-second metal layer (7302) is insulated from the third light-emitting portion (7000).
  • the 2-2 electrode, the 3-2 metal layer (7302), the 1-2 connection metal layer (9120), and the 2-2 connection metal layer (9220) may be electrically connected to the 1-2 semiconductor layer (5103) of the first light-emitting unit (5000) to become electrodes for operating the first light-emitting unit (5000).
  • the upper portion or upper surface of the 3-2 metal layer (7302) may become an electrode pad to which electricity is applied for operating the first light-emitting unit (5000). Accordingly, when electricity is supplied to the pixel element (5001) through the 3-2 metal layer (7302), the first light-emitting unit (5000) may operate to emit green light or blue light.
  • the 3-3 metal layer (7303) is insulated from the third light-emitting portion (7000). That is, the 2-3 metal layer (6303), the 3-3 metal layer (7303), and the 2-3 connection metal layer (9230) are electrically connected to the 2-2 semiconductor layer (6103) of the second light-emitting portion (6000) and can serve as electrodes for operating the second light-emitting portion (6000).
  • the upper or upper surface of the 3-3 metal layer (7303) can be an electrode pad to which electricity is applied to operate the second light-emitting unit (6000). Accordingly, when electricity is supplied to the pixel element (5001) through the 3-3 metal layer (7303), the second light-emitting unit (6000) can operate to emit blue light or green light.
  • the 3-4 metal layer (7304) of the third light-emitting unit (7000) electrically connected to the 3-2 semiconductor layer (7103) through the 3-3 ohmic electrode (7104) can be an electrode for operating the third light-emitting unit (7000).
  • the upper portion or upper surface of the 3-4 metal layer (7304) can be an electrode pad to which electricity is applied for operating the third light-emitting unit (7000). Therefore, when electricity is supplied to the pixel element (5001) through the 3-4 metal layer (7304), the third light-emitting unit (7000) can operate and emit red light.
  • the pixel element (5001) may have a first light-emitting structure (5111), a second light-emitting structure (6111), and a third light-emitting structure (7111) all stacked in the central region.
  • the first buffer structure (5112), the second buffer structure (6112), and the third buffer structure (7112) are arranged in an outer region of the central region where the first light-emitting structure (5111), the second light-emitting structure (6111), and the third light-emitting structure (7111) are all stacked.
  • the pixel element (5001) according to the present embodiment can form a flat component such as a transparent layer formed between each light-emitting portion by additionally forming a buffer structure in a non-light-emitting region. Accordingly, the upper surface of the transparent layer can be formed flat, thereby preventing peeling between the light-emitting portion located above it and the transparent layer. In other words, peeling between the components forming the pixel element (5001) can be prevented. In addition, the light-emitting portion located below can be prevented from bending due to the weight of the light-emitting portion located above it by the buffer structure. In other words, warping of the pixel element (5001) can be prevented. In this way, the pixel element (5001) according to the present embodiment can prevent deformation of the pixel element (5001) by the buffer structure, and thereby improve the reliability of the pixel element (5001).
  • a protective layer (8300) can be additionally formed on the upper portion of the third light-emitting portion (7000).
  • the protective layer (8300) may be formed to cover the third insulating layer (7200) of the third light-emitting portion (7000).
  • the protective layer (8300) may be formed to cover the side surface of the third metal layer (7300) and expose the upper surface of the third metal layer (7300) to the outside.
  • the third metal layer (7300) exposed to the outside may be a portion that is electrically connected to an external device.
  • the protective layer (8300) may be formed of an insulating material.
  • the protective layer (8300) may be formed of an insulating material that reflects light or an insulating material that includes a material that reflects light.
  • the protective layer (8300) is not necessarily formed of a material that reflects light, and may be formed of a material that transmits light as needed.
  • the numbers of the first buffer structures (5112), the second buffer structures (6112), and the third buffer structures (7112) arranged on each plane may be different from each other. Or, the numbers of the first buffer structures (5112), the second buffer structures (6112), or the third buffer structures (7112) arranged on at least two different planes may be the same or different.
  • the numbers of the first buffer structures (5112) and the second buffer structures (6112) may be the same or different, the numbers of the first buffer structures (5112) and the third buffer structures (7112) may be the same or different, and the numbers of the second buffer structures (6112) and the third buffer structures (7112) may be the same or different.
  • the first buffer structure (5112), the second buffer structure (6112), or the third buffer structure (7112) may be surrounded by an insulating material.

Landscapes

  • Electroluminescent Light Sources (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Led Devices (AREA)

Abstract

본 발명은 디스플레이용 픽셀 소자 및 그것을 갖는 디스플레이 장치에 관한 것입니다. 일 실시 예에 따르면, 픽셀 소자는 제1 베이스 상에 형성된 제1-1 반도체층, 제1 활성층 및 제1-2 반도체층이 적층된 제1 발광 구조물; 제1 발광부 상에 형성되며, 제2-1 반도체층, 제2 활성층 및 제2-2 반도체층이 적층된 제2 발광 구조물; 및 제2 발광부 상에 형성되며, 제3-1 반도체층, 제3 활성층 및 제3-2 반도체층이 적층된 제3 발광 구조물; 제1-1 반도체층, 제2-1 반도체층 및 제3-1 반도체층과 동시에 전기적으로 연결되는 공통 전극; 제1-2 반도체층과 전기적으로 연결되는 제1 전극; 제2-2 반도체층과 전기적으로 연결되는 제2 전극; 제3-2 반도체층과 전기적으로 연결되는 제3 전극;을 포함할 수 있다. 공통 전극 및 제1 전극은 제2-1 반도체층의 일측면과 제3-1 반도체층의 일측면을 따라 형성되어 계단 구조를 갖도록 형성될 수 있다.

Description

디스플레이용 픽셀 소자 및 그것을 갖는 디스플레이 장치
본 발명은 디스플레이용 픽셀 소자 및 그것을 갖는 디스플레이 장치에 관한 것이다.
발광 소자는 무기 광원인 발광 다이오드를 이용한 반도체 소자로 디스플레이 장치, 차량용 램프, 일반 조명과 같은 여러 분야에 다양하게 이용되고 있다. 발광 다이오드는 수명이 길고, 소비전력이 낮으며, 응답속도가 빠른 장점이 있어 기존 광원을 빠르게 대체하고 있다.
한편, 종래의 발광 다이오드는 디스플레이 장치에서 백라이트 광원으로 주로 사용되었는데, 최근 발광 다이오드를 이용하여 직접 이미지를 구현하는 디스플레이 장치가 개발되고 있다. 이러한 디스플레이는 마이크로 LED 디스플레이로 지칭되기도 한다.
디스플레이 장치는 일반적으로 청색, 녹색 및 적색의 혼합 색을 이용하여 다양한 색상을 구현한다. 디스플레이 장치는 다양한 이미지를 구현하기 위해 복수의 픽셀을 포함하고, 각 픽셀은 청색, 녹색 및 적색의 서브 픽셀을 구비한다. 이들 서브 픽셀들의 색상을 통해 특정 픽셀의 색상이 정해지고, 이들 픽셀들의 조합에 의해 이미지가 구현된다.
또한, 픽셀은 청색 서브 픽셀, 녹색 서브 픽셀 및 청색 서브 픽셀이 차례대로 적층된 구조를 가질 수 있다. 또한, 각각의 서브 픽셀은 발광 구조물이 형성된 발광 영역과 발광 구조물이 생략된 비발광 영역을 포함한다. 복수의 서브 픽셀이 적층되면, 일 서브 픽셀의 비발광 영역의 상부에 다른 서브 픽셀의 발광 영역이 위치할 수도 있다. 이때, 상부에 위치한 발광 구조물이 형성된 발광 영역의 무게에 의해서 하부에 위치한 비발광 영역에 변형이 발생할 수 있다. 결국, 픽셀 소자에 휨과 같은 변형이 발생할 수 있다.
또한, 마이크로 LED 디스플레이의 경우, 각 서브 픽셀에 대응하여 마이크로 LED가 평면상에 배열되고, 하나의 기판 상에 수많은 개수의 마이크로 LED가 실장 된다. 그런데 마이크로 LED는 200㎛ 이하 나아가 100㎛ 이하로 매우 작아, 유효 발광 면적이 제한적이다. 또한, 작은 크기의 발광 소자에 전기적 연결을 위한 전극들이 필수로 배치되어 발광 영역을 감소시켜, 휘도의 손실을 가져올 수 있다.
본 발명의 해결하고자 하는 과제는 발광 면적 감소를 최소화할 수 있는 픽셀 소자 및 그것을 갖는 디스플레이 장치를 제공하는 데 있다.
또한, 본 발명이 해결하고자 하는 과제는 색깔별 광량이 균일한 픽셀 소자 및 그것을 갖는 디스플레이 장치를 제공하는 데 있다.
또한, 본 발명이 해결하고자 하는 과제는 제조 공정을 단순화 할 수 있는 픽셀 소자 및 그것을 갖는 디스플레이 장치를 제공하는 데 있다.
또한, 본 발명의 해결하고자 하는 과제는 변형을 방지할 수 있는 픽셀 소자 및 그것을 갖는 디스플레이 장치를 제공하는 데 있다.
또한, 본 발명의 해결하고자 하는 또 다른 과제는 구성부들 간의 박리를 방지할 수 있는 픽셀 소자 및 그것을 갖는 디스플레이 장치를 제공하는 데 있다.
본 발명의 일 실시 예에 따르면, 픽셀 소자는 제1 베이스 상에 형성된 제1-1 반도체층, 제1 활성층 및 제1-2 반도체층이 적층되어 형성된 제1 발광 구조물을 포함하는 제1 발광부; 상기 제1 발광부 상에 형성되며, 제2-1 반도체층, 제2 활성층 및 제2-2 반도체층이 적층되어 형성된 제2 발광 구조물을 포함하는 제2 발광부; 및 상기 제2 발광부 상에 형성되며, 제3-1 반도체층, 제3 활성층 및 제3-2 반도체층이 적층되어 형성된 제3 발광 구조물을 포함하는 제3 발광부; 상기 제1-1 반도체층, 상기 제2-1 반도체층 및 상기 제3-1 반도체층과 동시에 전기적으로 연결되는 공통 전극; 상기 제1-2 반도체층과 전기적으로 연결되는 제1 전극; 상기 제2-2 반도체층과 전기적으로 연결되는 제2 전극; 상기 제3-2 반도체층과 전기적으로 연결되는 제3 전극;을 포함할 수 있다. 상기 공통 전극, 상기 제1 전극, 상기 제2 전극 및 상기 제3 전극은 서로 이격되도록 형성될 수 있다. 상기 제3-1 반도체층의 내측면은 상기 제2-1 반도체층의 내측면보다 더 외측에 형성될 수 있다. 상기 공통 전극 및 상기 제1 전극은 상기 제2-1 반도체층의 일측면과 상기 제3-1 반도체층의 일측면을 따라 형성되어 계단 구조를 갖도록 형성될 수 있다.
상기 제1 발광부, 제2 발광부 및 제3 발광부는 서로 다른 색상의 가시광을 방출할 수 있다.
상기 픽셀 소자는 상기 제1 발광부와 상기 제2 발광부 사이에 형성된 제1 투명층; 및 상기 제2 발광부와 상기 제3 발광부 사이에 형성된 제2 투명층;을 더 포함할 수 있다.
상기 공통 전극은 상기 제1 투명층 및 상기 제2 투명층을 관통하여 상기 제2-1 반도체층 및 상기 제1-1 반도체층과 전기적으로 연결될 수 있다. 상기 제1 전극은 상기 제1 투명층 및 상기 제2 투명층을 관통하여 상기 제1-2 반도체층과 전기적으로 연결될 수 있다. 상기 제2 전극은 상기 제2 투명층을 관통하여 상기 제2-2 반도체층과 전기적으로 연결될 수 있다.
상기 공통 전극 및 상기 제1 전극은 각각 상기 제1 발광부 상에 형성된 부분의 중심축과 상기 제2 발광부 상에 형성된 부분의 중심축과 상기 제3 발광부 상에 형성된 부분의 중심축이 서로 상이한 수직선상에 위치할 수 있다.
상기 제1 발광부는 상기 제1 발광 구조물을 덮는 제1 절연층을 더 포함하고, 상기 제2 발광부는 상기 제2 발광 구조물을 덮는 제2 절연층을 더 포함하며, 상기 제3 발광부는 제3 발광 구조물을 덮는 제3 절연층을 더 포함할 수 있다.
상기 공통 전극은, 상기 제1-1 반도체층과 전기적으로 연결되는 제1-1 금속층; 상기 제2-1 반도체층과 전기적으로 연결되는 제2-1 금속층; 및 상기 제3-1 반도체층과 전기적으로 연결되는 제3-1 금속층;을 포함할 수 있다. 상기 제2-1 금속층은 상기 제1-1 금속층에서 상기 제2-1 반도체층의 내측면을 따라 상기 제2-1 반도체층의 상면까지 형성될 수 있다. 상기 제3-1 금속층은 상기 제2-1 금속층의 상면에서 상기 제3-1 반도체층의 내측면을 따라 상기 제3-1 반도체층의 상면까지 형성될 수 있다.
상기 제1 절연층은 상기 제1-1 반도체층과 상기 제1-1 금속층이 접속하는 제1-1 개구부를 포함하고, 상기 제2 절연층은 상기 제1-2 반도체층과 상기 제2-1 금속층이 접속하는 제2-3 개구부를 포함하며, 상기 제3 절연층은 상기 제3-1 반도체층과 상기 제3-1 금속층이 접속하는 제3-3 개구부를 포함할 수 있다. 상기 제2-3 개구부는 상기 제1-1 개구부의 외측의 상부에 위치하고, 상기 제3-3 개구부는 상기 제2-3 개구부의 외측의 상부에 위치할 수 있다.
상기 픽셀 소자는 상기 제1-1 금속층과 상기 제2-1 금속층이 접속하는 제2-1 개구부; 및 상기 제2-1 금속층과 상기 제3-1 금속층이 접속하는 제3-1 개구부;를 포함할 수 있다. 상기 제2-1 개구부는 상기 제1 절연층의 상부에 위치하며, 상기 제1-1 금속층의 상면의 일부를 노출하도록 상기 제1 투명층 및 상기 제2 절연층을 관통하여 형성될 수 있다. 상기 제3-1 개구부는 상기 제2 절연층의 상부에 위치하며, 상기 제2-1 금속층의 상면의 일부를 노출하도록 상기 제2 투명층 및 상기 제3 절연층을 관통하여 형성될 수 있다.
일 실시 예로, 상기 제2-1 금속층은 상기 제2-1 개구부의 내측면을 덮도록 형성되되, 상기 제1-1 금속층의 상면을 노출하도록 형성될 수 있다. 상기 제3-1 금속층은 상기 제3-1 개구부의 내측면을 덮도록 형성되되, 상기 제2-1 금속층의 상면을 노출하도록 형성될 수 있다.
다른 실시 예로, 상기 제2-1 금속층은 상기 제2-1 개구부에서 상기 제1-1 금속층의 상면을 더 덮도록 형성되며, 상기 제2-1 개구부에서 내부 공간을 갖도록 형성될 수 있다. 상기 제3-1 금속층은 상기 제3-1 개구부에서 상기 제2-1 금속층의 상면을 더 덮도록 형성되며, 상기 제3-1 개구부에서 내부 공간을 갖도록 형성될 수 있다.
또 다른 실시 예로, 상기 제2-1 금속층은 상기 제2-1 개구부를 채우도록 형성되며, 상기 제3-1 금속층은 상기 제3-1 개구부를 채우도록 형성될 수 있다.
상기 제1 전극은, 상기 제1-2 반도체층과 전기적으로 연결되는 제1-2 금속층; 상기 제1-2 금속층의 상면에서 상기 제2 발광 구조물의 내측면을 따라 상기 제2-2 반도체층의 상부까지 형성된 제2-2 금속층; 및 상기 제2-2 금속층의 상면에서 상기 제3 발광 구조물의 내측면을 따라 상기 제3-2 반도체층의 상부까지 형성된 제3-2 금속층;을 포함할 수 있다.
상기 제1 절연층은 상기 제1-2 반도체층과 상기 제1-2 금속층이 접속하는 제1-2 개구부를 포함하고, 상기 제2 절연층은 상기 제1-2 금속층과 상기 제2-2 금속층이 접속하는 제2-2 개구부를 포함하며, 상기 제3 절연층은 상기 제2-2 금속층과 상기 제3-2 금속층이 접속하는 제3-2 개구부를 포함할 수 있다. 상기 제2-2 개구부는 상기 제1-2 개구부의 외측의 상부에 위치하고, 상기 제3-2 개구부는 상기 제2-2 개구부의 외측의 상부에 위치할 수 있다.
상기 제2-2 개구부는 상기 제1 절연층의 상부에 위치하며, 상기 제1-2 금속층의 상면의 일부를 노출하도록 상기 제1 투명층 및 상기 제2 절연층을 관통하여 형성될 수 있다. 상기 제3-2 개구부는 상기 제2 절연층의 상부에 위치하며, 상기 제2-2 금속층의 상면의 일부를 노출하도록 상기 제2 투명층 및 상기 제3 절연층을 관통하여 형성될 수 있다.
일 실시 예로, 상기 제2-2 금속층은 상기 제2-2 개구부의 내측면을 덮도록 형성되되, 상기 제1-2 금속층의 상면을 노출하도록 형성될 수 있다. 상기 제3-2 금속층은 상기 제3-2 개구부의 내측면을 덮도록 형성되되, 상기 제2-2 금속층의 상면을 노출하도록 형성될 수 있다.
다른 실시 예로, 상기 제2-2 금속층은 상기 제2-2 개구부에서 상기 제1-2 금속층의 상면을 더 덮도록 형성되며, 상기 제2-2 개구부에서 내부 공간을 갖도록 형성될 수 있다. 상기 제3-2 금속층은 상기 제3-2 개구부에서 상기 제2-2 금속층의 상면을 더 덮도록 형성되며, 상기 제3-2 개구부에서 내부 공간을 갖도록 형성될 수 있다.
또 다른 실시 예로, 상기 제2-2 금속층은 상기 제2-2 개구부를 채우도록 형성되며, 상기 제3-2 금속층은 상기 제3-2 개구부를 채우도록 형성될 수 있다.
상기 제2 전극은, 상기 제2-2 반도체층과 전기적으로 연결되는 제2-3 금속층; 및 상기 제2-3 금속층의 상면에서 상기 제3 발광 구조물의 내측면을 따라 상기 제3-2 반도체층의 상부까지 형성된 제3-3 금속층;을 포함할 수 있다.
상기 제2 절연층은 상기 제2-2 반도체층과 상기 제2-3 금속층과 접속하는 제2-4 개구부를 포함하고, 상기 제3 절연층은 상기 제2-3 금속층과 상기 제3-3 금속층이 접속하는 제3-4 개구부를 포함하며, 상기 제3-4 개구부는 상기 제2-4 개구부의 외측 상부에 위치할 수 있다.
상기 제3-4 개구부는 상기 제2 절연층의 상부에 위치하며, 상기 제2-3 금속층의 상면의 일부를 노출하도록 상기 제2 투명층 및 상기 제3 절연층을 관통하여 형성될 수 있다.
일 실시 예로, 상기 제3-3 금속층은 상기 제3-4 개구부의 내측면을 덮도록 형성되되, 상기 제2-3 금속층의 상면을 노출하도록 형성될 수 있다.
다른 실시 예로, 상기 제3-3 금속층은 상기 제3-4 개구부에서 상기 제2-3 금속층의 상면을 더 덮도록 형성되며, 상기 제3-4 개구부에서 내부 공간을 갖도록 형성될 수 있다.
또 다른 실시 예로, 상기 제3-3 금속층은 상기 제3-4 개구부를 채우도록 형성될 수 있다.
상기 제3 전극은 상기 제3-3 반도체층과 전기적으로 연결되는 제3-4 금속층을 포함할 수 있다.
상기 제3 절연층은 상기 제3-3 반도체층과 상기 제3-4 금속층이 접속하는 제3-5 개구부를 포함할 수 있다.
본 발명의 또 다른 실시 예에 따르면, 제1 발광부, 제2 발광부 및 제3 발광부를 포함하는 픽셀 소자가 제공된다. 상기 제1 발광부는 제1 광을 방출하는 제1 발광 구조물 및 상기 제1 발광 구조물과 이격되도록 형성된 제1 버퍼 구조물을 포함할 수 있다. 상기 제2 발광부는 상기 제2 광을 방출하는 제2 발광 구조물 및 상기 제2 발광 구조물과 이격되도록 형성된 제2 버퍼 구조물을 포함할 수 있다. 상기 제3 발광부는 상기 제3 광을 방출하는 제3 발광 구조물 및 상기 제3 발광 구조물과 이격되도록 형성된 제3 버퍼 구조물을 포함하는 제3 발광부를 포함할 수 있다. 상기 제1 발광부의 상부에 상기 제2 발광부가 적층되며, 상기 제2 발광부의 상부에 상기 제3 발광부가 적층된다. 상기 제1 발광부, 상기 제2 발광부 및 상기 제3 발광부는 각각 제1 반도체층, 활성층 및 제2 반도체층을 포함한다. 또한, 상기 제1 버퍼 구조물, 상기 제2 버퍼 구조물 및 상기 제3 버퍼 구조물은 각각 상기 제1 발광부, 상기 제2 발광부 및 상기 제3 발광부의 비발광 영역에 배치되며, 절연 상태이다.
상기 제1 발광부, 상기 제2 발광부 및 상기 제3 발광부는 서로 다른 색의 가시광을 방출할 수 있다.
상기 제1 발광부는 제1-1 반도체층, 제1-2 반도체층 및 상기 제1-1 반도체층과 상기 제1-2 반도체층 사이에 형성된 제1 활성층을 포함할 수 있다. 상기 제2 발광부는 제2-1 반도체층, 제2-2 반도체층 및 상기 제2-1 반도체층과 상기 제2-2 반도체층 사이에 형성된 제2 활성층을 포함할 수 있다. 또한, 상기 제3 발광부는 제3-1 반도체층, 제3-2 반도체층 및 상기 제3-1 반도체층과 상기 제3-2 반도체층 사이에 형성된 제3 활성층을 포함할 수 있다.
상기 제1 발광 구조물은 상기 제1-1 반도체층의 상부에 형성된 상기 제1 활성층 및 상기 제1-2 반도체층을 포함할 수 있다. 상기 제2 발광 구조물은 상기 제2-1 반도체층의 상부에 형성된 상기 제2 활성층 및 상기 제2-2 반도체층을 포함할 수 있다. 또한, 상기 제3 발광 구조물은 상기 제3-1 반도체층의 상부에 형성된 상기 제3 활성층 및 상기 제3-2 반도체층을 포함할 수 있다.
상기 제1 버퍼 구조물은 상기 제1-1 반도체층의 상부에 형성된 상기 제1 활성층 및 상기 제1-2 반도체층을 포함할 수 있다. 상기 제2 버퍼 구조물은 상기 제2-1 반도체층의 상부에 형성된 상기 제2 활성층 및 상기 제2-2 반도체층을 포함할 수 있다. 또한, 상기 제3 버퍼 구조물은 상기 제3-1 반도체층의 상부에 형성된 상기 제3 활성층 및 상기 제3-2 반도체층을 포함할 수 있다.
상기 픽셀 소자는 상기 제1-1 반도체층, 상기 제2-1 반도체층 및 상기 제3-1 반도체층 모두와 전기적으로 연결된 공통 전극, 상기 제1-2 반도체층과 전기적으로 연결된 제1 전극, 상기 제2-2 반도체층과 전기적으로 연결된 제2 전극 및 상기 제3-2 반도체층과 전기적으로 연결된 제3 전극을 포함할 수 있다.
상기 픽셀 소자는 상기 제1 발광부와 상기 제2 발광부 사이에 배치되는 제1 투명층 및 상기 제2 발광부와 상기 제3 발광부 사이에 배치되는 제2 투명층을 포함할 수 있다.
상기 공통 전극은 상기 제1 투명층 및 상기 제2 투명층을 관통하여 상기 제1-1 반도체층 및 상기 제2-1 반도체층과 전기적으로 연결될 수 있다. 상기 제1 전극은 상기 제1 투명층 및 상기 제2 투명층을 관통하여 상기 제1-2 반도체층과 전기적으로 연결될 수 있다. 또한, 상기 제2 전극은 상기 제2 투명층을 관통하여 상기 제2-2 반도체층과 전기적으로 연결될 수 있다.
상기 공통 전극은, 제1-1 금속층, 제1-1 연결 금속층, 제2-1 금속층, 제2-1 연결 금속층 및 제3-1 금속층을 포함할 수 있다. 상기 제1-1 금속층은 상기 제1 발광부의 상기 제1-1 반도체층의 상부에 형성되어 상기 제1-1 반도체층과 접촉할 수 있다. 상기 제1-1 연결 금속층은 상기 제1 투명층을 관통하며 상기 제1-1 금속층과 접촉할 수 있다. 상기 제2-1 금속층은 상기 제2 발광부의 상기 제2-1 반도체층을 관통하면서 상기 제2-1 반도체층과 접촉할 수 있다. 상기 제2-1 연결 금속층은 상기 제2 투명층을 관통하며 상기 제2-1 금속층과 접촉할 수 있다. 상기 제3-1 금속층은 상기 제3 발광부의 상기 제3-1 반도체층을 관통하면서 상기 제3-1 반도체층과 접촉할 수 있다. 상기 제1-1 연결 금속층의 적어도 일부는 상기 제1-1 금속층의 상부에 위치할 수 있다. 상기 제2-1 금속층의 적어도 일부는 상기 제1-1 연결 금속층의 상부에 위치할 수 있다. 상기 제2-1 연결 금속층의 적어도 일부는 상기 제2-1 금속층의 상부에 위치할 수 있다. 또한, 상기 제3-1 금속층의 적어도 일부는 상기 제2-1 연결 금속층의 상부에 위치할 수 있다.
상기 제1 전극은 제1-2 금속층, 제1-2 연결 금속층, 제2-2 금속층, 제2-2 연결 금속층 및 제3-2 금속층을 포함할 수 있다. 상기 제1-2 금속층은 상기 제1 발광부의 상기 제1-2 반도체층의 상부에 형성되어 상기 제1-2 반도체층과 전기적으로 연결될 수 있다. 상기 제1-2 연결 금속층은 상기 제1 투명층을 관통하며 상기 제1-2 금속층과 접촉할 수 있다. 상기 제2-2 금속층은 상기 제2 발광부의 상기 제2-1 반도체층을 관통하며, 상기 제2-1 반도체층과 절연될 수 있다. 상기 제2-2 연결 금속층은 상기 제2 투명층을 관통하며 상기 제2-2 금속층과 접촉할 수 있다. 상기 제3-2 금속층은 상기 제3 발광부의 상기 제3-1 반도체층을 관통하며, 상기 제3-1 반도체층과 절연될 수 있다. 상기 제1-2 연결 금속층의 적어도 일부는 상기 제1-2 금속층의 상부에 위치할 수 있다. 상기 제2-2 금속층의 적어도 일부는 상기 제1-2 연결 금속층의 상부에 위치할 수 있다. 상기 제2-2 연결 금속층의 적어도 일부는 상기 제2-2 금속층의 상부에 위치할 수 있다. 또한, 상기 제3-2 금속층의 적어도 일부는 상기 제2-2 연결 금속층의 상부에 위치할 수 있다.
상기 제2 전극은 제2-3 금속층, 제2-3 연결 금속층 및 제3-3 금속층을 포함할 수 있다. 상기 제2-3 금속층은 상기 제2 발광부의 상기 제2-2 반도체층의 상부에 형성되어 상기 제2-2 반도체층과 전기적으로 연결될 수 있다. 상기 제2-3 연결 금속층은 상기 제2 투명층을 관통하며 상기 제2-3 금속층과 접촉할 수 있다. 상기 제3-3 금속층은 상기 제3 발광부의 상기 제3-1 반도체층을 관통하며, 상기 제3-1 반도체층과 절연될 수 있다. 상기 제2-3 연결 금속층의 적어도 일부는 상기 제2-3 금속층의 상부에 위치할 수 있다. 또한, 상기 제3-3 금속층의 적어도 일부는 상기 제2-3 연결 금속층의 상부에 위치할 수 있다.
상기 제3 전극은 상기 제3 발광부의 상기 제3-2 반도체층의 상부에 형성되어 상기 제3-2 반도체층과 전기적으로 연결된 제3-4 금속층을 포함할 수 있다.
상기 제2 발광 구조물의 일부는 상기 제1 발광 구조물의 상부에 위치하며, 상기 제3 발광 구조물의 일부는 상기 제2 발광 구조물의 상부에 위치할 수 있다.
상기 제1 버퍼 구조물, 상기 제2 버퍼 구조물 및 상기 제2 버퍼 구조물은 상기 제1 발광 구조물, 상기 제2 발광 구조물 및 상기 제3 발광 구조물이 모두 적층된 영역의 외측 영역에 형성될 수 있다.
상기 공통 전극, 상기 제1 전극, 상기 제2 전극 및 상기 제3 전극은 상기 제1 발광 구조물, 상기 제2 발광 구조물 및 상기 제3 발광 구조물이 모두 적층된 영역의 외측 영역에 형성될 수 있다.
본 발명의 본 발명의 실시 예에 따른 픽셀 소자 및 그것을 갖는 디스플레이 장치는 전극을 발광 구조물 외측에 형성하여 발광 면적 감소를 최소화 하여 발광 효율을 향상시킬 수 있다.
또한, 본 발명의 실시 예에 따른 픽셀 소자 및 그것을 갖는 디스플레이 장치는 광의 색깔별 발광 면적을 동일하게 형성하여, 색깔별 광량을 균일하게 할 수 있다.
또한, 본 발명의 실시 예에 따른 픽셀 소자 및 그것을 갖는 디스플레이 장치는 전극 형성을 위한 개구부를 동일 재질로 이루어진 층에 형성함으로써, 제조 공정을 단순화할 수 있다.
또한, 본 발명의 실시 예에 따른 픽셀 소자 및 그것을 갖는 디스플레이 장치는 휨과 같은 픽셀 소자의 변형을 방지할 수 있다.
또한, 본 발명의 실시 예에 따른 픽셀 소자 및 그것을 갖는 디스플레이 장치는 하부에 위치하는 구성부의 상면을 평탄하게 형성함으로써, 적층된 구성부들 간의 박리가 발생하는 것을 방지할 수 있다.
도 1은 본 발명의 일 실시 예에 따른 디스플레이 장치를 설명하기 위한 개략적인 평면도이다.
도 2는 본 발명의 제1 실시 예에 따른 픽셀 소자의 개략적인 평면도이다.
도 3은 본 발명의 제1 실시 예에 따른 픽셀 소자를 설명하기 위한 일 단면도(A1-A2)이다.
도 4는 본 발명의 제1 실시 예에 따른 픽셀 소자를 설명하기 위한 타 단면도(A3-A4)이다.
도 5 내지 도 39는 본 발명의 제1 실시 예에 따른 픽셀 소자의 제조 방법을 설명하기 위한 도면들이다.
도 40은 본 발명의 제2 실시 예에 따른 픽셀 소자의 개략적인 평면도이다.
도 41은 본 발명의 제2 실시 예에 따른 픽셀 소자를 설명하기 위한 일 단면(G1-G2)도이다.
도 42는 본 발명의 제2 실시 예에 따른 픽셀 소자를 설명하기 위한 타 단면도(G3-G4)이다.
도 43은 본 발명의 제3 실시 예에 따른 픽셀 소자의 개략적인 평면도이다.
도 44는 본 발명의 제3 실시 예에 따른 픽셀 소자를 설명하기 위한 일 단면도(H1-H2)이다.
도 45는 본 발명의 제3 실시 예에 따른 픽셀 소자를 설명하기 위한 타 단면도(H3-H4)이다.
도 46은 본 발명의 제4 실시 예에 따른 픽셀 소자를 설명하기 위한 일 단면도이다.
도 47은 본 발명의 제4 실시 예에 따른 픽셀 소자를 설명하기 위한 타 단면도이다.
도 48 내지 도 52는 본 발명의 제5 실시 예의 픽셀 소자의 제1 발광부 및 그 제조 방법을 설명하기 위한 도면이다.
도 53 내지 도 57은 본 발명의 제5 실시 예의 픽셀 소자의 제2 발광부 및 그 제조 방법을 설명하기 위한 도면이다.
도 58 내지 도 62는 본 발명의 제5 실시 예의 픽셀 소자의 제3 발광부 및 그 제조 방법을 설명하기 위한 도면이다.
도 63은 본 발명의 제5 실시 예에 따른 제1 발광부의 상부에 형성된 제1 투명층을 나타낸 도면이다.
도 64는 본 발명의 제5 실시 예에 따른 제1 투명층에 형성된 제1 연결 금속층을 나타낸 도면이다.
도 65는 본 발명의 제5 실시 예에 따른 제2 베이스가 제거된 제2 발광부를 나타낸 도면이다.
도 66은 본 발명의 제5 실시 예에 따른 제1 발광부 및 제1 발광부의 상부에 적층된 제2 발광부를 나타낸 도면이다.
도 67은 본 발명의 제5 실시 예에 따른 제2 발광부의 상부에 형성된 제2 투명층을 나타낸 도면이다.
도 68은 본 발명의 제5 실시 예에 따른 제2 투명층에 형성된 제2 연결 금속층을 나타낸 도면이다.
도 69는 본 발명의 제5 실시 예에 따른 제3 베이스가 제거된 제3 발광부를 나타낸 도면이다.
도 70은 본 발명의 제5 실시 예에 따른 제1 발광부, 제1 발광부의 상부에 적층된 제2 발광부 및 제2 발광부의 상부에 적층된 제3 발광부를 포함하는 픽셀 소자를 나타낸 도면이다.
도 71은 본 발명의 제5 실시 예에 따른 보호층이 형성된 픽셀 소자를 나타낸 도면이다.
이후, 도면을 통해서 본 발명의 디스플레이용 픽셀 소자 및 그것을 갖는 디스플레이 장치에 대해 상세히 설명한다.
도 1은 본 발명의 일 실시 예에 따른 디스플레이 장치를 설명하기 위한 개략적인 평면도이다.
도 1을 참조하면, 디스플레이 장치(1)는 패널 기판(11) 및 복수의 픽셀 모듈(10)을 포함할 수 있다.
디스플레이 장치(1)는, 특별히 한정되는 것은 아니나, 스마트 워치, VR 헤드셋 또는 글래스와 같은 웨어러블 디스플레이 장치(1), 또는 증강 현실 안경과 같은 AR 디스플레이 장치(1), 마이크로 LED TV 나 사이니지와 같은 실내 또는 실외용 디스플레이 장치(1) 를 포함할 수 있다.
패널 기판(11) 및 복수의 픽셀 모듈(10)은 디스플레이 장치(1) 내에 배치될 수 있다. 여기서, 픽셀 모듈(10) 각각은 디스플레이 장치(1)의 픽셀이 될 수 있다.
디스플레이 장치(1)는 픽셀간 간격이 매우 좁을 수 있으며, 예를 들어 픽셀 간의 간격이 0.01mm 이하일 수 있다. 디스플레이 장치(1)는 회로 기판(1001) 또는 투명 기판에 실장된 픽셀을 통하여 이미지 구현이 가능하다.
일부 디스플레이 장치(1)에서는 디스플레이를 인식하는 외부 수신처 (예를 들어 사용자의 눈)와 디스플레이 장치(1) 사이의 거리가 200mm 이하가 될 수 있다. 픽셀 간의 간격은 외부 수신처와 디스플레이 장치(1) 사이의 거리의 0.005~0.1%일 수 있다.
디스플레이 장치(1)는 곡면을 포함하는 기판에서 외부 수신처로 광학 신호를 보내줄 수 있다. 디스플레이 장치(1)는 투명 기판을 이용한 투명 디스플레이 장치(1)도 가능하다.
패널 기판(11)은 수동 매트릭스 구동 또는 능동 매트릭스 구동을 위한 회로를 포함할 수 있다. 일 실시 예에서, 패널 기판(11)은 내부에 배선 및 저항을 포함할 수 있으며, 다른 실시 예에서, 패널 기판(11)은 배선, 트랜지스터 및 커패시터들을 포함할 수 있다. 패널 기판(11)은 또한 배치된 회로에 전기적으로 접속할 수 있는 패드들을 상면에 가질 수 있다.
일 실시 예에 있어서, 복수의 픽셀 모듈들(10)이 패널 기판(11) 상에 정렬된다. 각 픽셀 모듈(10)은 회로 기판(1001), 및 회로 기판(1001) 상에 배치된 복수의 픽셀 소자들(1000)을 포함할 수 있다. 또한, 픽셀 모듈(10)은 픽셀 소자들(1000)을 덮는 몰딩부(미도시)를 포함할 수 있다. 다른 실시 예에 있어서, 복수의 픽셀 소자들(1000)이 직접 패널 기판(11) 상에 배열될 수 있고, 몰딩부가 픽셀 소자들(1000)을 덮을 수도 있다.
도 2 내지 도 4는 본 발명의 제1 실시 예에 따른 픽셀 소자(1000)를 설명하기 위한 도면들이다. 도 2는 본 발명의 제1 실시 예에 따른 픽셀 소자(1000)의 개략적인 평면도이다. 도 3은 본 발명의 제1 실시 예에 따른 픽셀 소자(1000)를 설명하기 위한 일 단면도(A1-A2)이다. 또한, 도 4는 제1 본 발명의 실시 예에 따른 픽셀 소자(1000)를 설명하기 위한 타 단면도(A3-A4)이다.
도 2 내지 도 4를 참고하면, 본 발명의 제1 실시 예에 따른 픽셀 소자(1000)는 제1 베이스(1110), 제1 발광부(1100), 제2 발광부(1200) 및 제3 발광부(1300)를 포함할 수 있다.
제1 발광부(1100)는 제1-1 반도체층(1121), 제1 활성층(1122) 및 제1-2 반도체층(1123)이 차례대로 적층된 구조를 가질 수 있다. 제2 발광부(1200)는 제2-1 반도체층(1221), 제2 활성층(1222) 및 제2-2 반도체층(1223)이 차례대로 적층된 구조를 가질 수 있다. 또한, 제3 발광부(1300)는 제3-1 반도체층(1321), 제3 활성층(1322) 및 제3-2 반도체층(1323)이 차례대로 적층된 구조를 가질 수 있다. 여기서, 제1-1 반도체층(1121), 제2-1 반도체층(1221) 및 제3-1 반도체층(1321)은 n형 반도체층일 수 있다. 또한, 제1-2 반도체층(1123), 제2-2 반도체층(1223) 및 제3-2 반도체층(1323)은 p형 반도체층일 수 있다. 또는 그 반대일 수 있다.
예를 들어, 제1 발광부(1100)는 녹색광을 방출하며, 제2 발광부(1200)는 청색광을 방출하고, 제3 발광부(1300)는 적색광을 방출할 수 있다.
또한, 픽셀 소자(1000)는 제1 발광부(1100), 제2 발광부(1200) 및 제3 발광부(1300)는 제1 베이스(1110) 상에 차례대로 적층된 구조를 갖는다. 제1 발광부(1100)와 제2 발광부(1200)의 사이 및 제2 발광부(1200)와 제3 발광부(1300) 사이에는 각각 투명층(1070)이 형성될 수 있다. 투명층(1070)은 광이 투과하는 재질로 형성될 수 있다. 또한, 투명층(1070)은 광을 투과 및 산란시키는 재질로 형성될 수도 있다. 또는 투명층(1070)은 광이 투과하는 수지에 광을 산란시키는 물질이 내부에 분산된 것일 수 있다.
제1 발광부(1100)와 제2 발광부(1200) 사이에는 제1 투명층(1170)이 형성되며, 제2 발광부(1200)와 제3 발광부(1300) 사이에는 제2 투명층(1270)이 형성될 수 있다. 제1 투명층(1170)은 제2 발광부(1200) 및 제3 발광부(1300)에서 방출하는 광을 투과시킬 수 있다. 또한, 제2 투명층(1270)은 제3 발광부(1300)에서 방출하는 광을 투과시킬 수 있다.
또한, 투명층(1070)은 접착 기능을 가질 수도 있다. 따라서, 제1 투명층(1170) 및 제2 투명층(1270)에 의해서 픽셀 소자(1000)는 제1 발광부(1100), 제2 발광부(1200) 및 제3 발광부(1300)가 적층된 구조를 유지할 수 있다.
본 실시 예의 픽셀 소자(1000)는 제1 발광부(1100), 제2 발광부(1200) 및 제3 발광부(1300)와의 전기적 연결을 위한 금속층(1060)을 포함할 수 있다. 이때, 제1 발광부(1100), 제2 발광부(1200) 및 제3 발광부(1300)는 금속층(1060)과의 불필요한 전기적 연결을 방지하기 위한 절연층(1050)을 포함할 수 있다. 또한, 절연층(1050)에는 제1 발광부(1100), 제2 발광부(1200) 및 제3 발광부(1300)가 금속층(1060)과 전기적 연결이 가능하도록 개구부(1059)가 형성될 수 있다.
절연층(1050)은 제1 발광부(1100)의 제1 절연층(1150), 제2 발광부(1200)의 제2 절연층(1250) 및 제3 발광부(1300)의 제3 절연층(1350)을 포함할 수 있다. 또한, 제1 발광부(1100)와 제2 발광부(1200) 사이에는 제1 투명층(1170)이 형성되며, 제2 발광부(1200)과 제3 발광부(1300) 사이에는 제2 투명층(1270)이 형성될 수 있다.
도 3 및 도 4를 참고하면, 제1 절연층(1150)에는 제1 개구부(1159)가 형성되며, 제1 개구부(1159)는 제1-1 개구부(1151) 및 제1-2 개구부(1152)를 포함한다.
제2 절연층(1250) 및 제1 투명층(1170)에는 제2 개구부(1259)가 형성된다. 제2 개구부(1259)는 제2 절연층(1250)에 형성된 제2-3 개구부(1253) 및 제2-4 개구부(1254)를 포함하고, 제2 절연층(1250)과 제1 투명층(1170)에 형성된 제2-1 개구부(1251) 및 제2-2 개구부(1252)를 포함한다.
본 발명의 실시 예에 따르면, 제2 금속층(1260)의 일부는 제2 절연층(1250)의 일부를 덮도록 형성된다. 또한, 제1 투명층(1170)의 일부는 제1 금속층(1160)과 제2 금속층(1260) 사이에 위치할 수 있다. 더 나아가 제2 절연층(1250)의 일부와 제1 투명층(1170)의 일부는 동시에 제1 금속층(1160)과 제2 금속층(1260) 사이에 위치할 수 있다. 즉, 제2 절연층(1250)의 일부와 제1 투명층(1170)의 일부는 제1 금속층(1160)과 제2 금속층(1260) 사이에 동시에 매립(embedded)될 수 있다. 이때, 제2 절연층(1250)의 일부는 제1 투명층(1170)의 상면에 적층된다. 제2 절연층(1250)의 일부와 제2 투명층(1170)의 일부를 동시에 매립하는 제1 금속층(1160)과 제2 금속층(1260)에 의해서 제2 절연층(1250)과 제1 투명층(1170)의 결합력이 향상될 수 있다.
또한, 제3 절연층(1350) 및 제2 투명층(1270)에는 제3 개구부(1359)가 형성된다. 제3 개구부(1359)는 제3 절연층(1350)에 형성되는 제3-3 개구부(1353) 및 제3-5 개구부(1355)를 포함하고, 제3 절연층(1350) 및 제2 투명층(1270)에 형성되는 제3-1 개구부(1351), 제3-2 개구부(1352) 및 제3-4 개구부(1354)를 포함한다.
제3 절연층(1350)의 일부 및 제2 투명층(1270)의 일부 역시 적층된 상태로 제2 금속층(1260)과 제3 금속층(1360) 사이에 매립될 수 있다. 따라서, 제3 절연층(1350)의 일부와 제2 투명층(1270)의 일부를 동시에 매립하는 제2 금속층(1260)과 제3 금속층(1360)에 의해서 제3 절연층(1350)과 제2 투명층(1270)의 결합력이 향상될 수 있다.
도 3을 참고하면, 제1-1 개구부(1151), 제2-1 개구부(1251), 제2-3 개구부(1253), 제3-1 개구부(1351) 및 제3-3 개구부(1353)는 각각의 중심축이 서로 다른 수직선상에 위치하도록 형성될 수 있다. 더 나아가, 제1-1 개구부(1151), 제2-1 개구부(1251), 제2-3 개구부(1253), 제3-1 개구부(1351) 및 제3-3 개구부(1353)는 서로 벗어 나도록 위치할 수 있다.
또한, 제2-4 개구부(1254) 및 제3-4 개구부(1354)는 각각의 중심축이 서로 다른 수직선상에 위치하도록 형성될 수 있다. 더 나아가, 제3-4 개구부(1354)는 제2-4 개구부(1254)에서 벗어난 상부에 형성될 수 있다.
도 4를 참고하면, 제1-2 개구부(1152), 제2-2 개구부(1252) 및 제3-2 개구부(1352)는 각각의 중심축이 서로 다른 수직선상에 위치하도록 형성될 수 있다. 더 나아가, 제1-2 개구부(1152), 제2-2 개구부(1252) 및 제3-2 개구부(1352)는 서로 벗어나도록 위치할 수 있다.
제1 발광부(1100)에는 제1 금속층(1160) 형성되며, 제2 발광부(1200)에는 제2 금속층(1260)이 형성되며, 제3 발광부(1300)에는 제3 금속층(1360)이 형성될 수 있다.
제1 금속층(1160)은 제1-1 금속층(1161) 및 제1-2 금속층(1162)을 포함할 수 있다. 제2 금속층(1260)은 제2-1 금속층 내지 제2-3 금속층(1261, 1262, 1263)을 포함할 수 있다. 또한, 제3 금속층(1360)은 제3-1 금속층 내지 제3-4 금속층(1361, 1362, 1363, 1364)을 포함할 수 있다.
도 3을 참고하면, 제1-1 금속층(1161)은 제1 발광부(1100) 상에 형성되어 제1 발광부(1100)의 제1-1 반도체층(1121)과 전기적으로 연결된다. 또한, 제1-1 금속층(1161)은 제2 발광부(1200) 상에 형성되어 제2-1 반도체층(1221)과 전기적으로 연결된 제2-1 금속층(1261)과 전기적으로 연결될 수 있다. 또한, 제2-1 금속층(1261)은 제3 발광부(1300) 상에 형성되어, 제3-1 반도체층(1321)과 전기적으로 연결된 제3-1 금속층(1361)과 전기적으로 연결될 수 있다. 즉, 제1-1 금속층(1161), 제2-1 금속층(1261) 및 제3-1 금속층(1361)에 의해서 제1-1 반도체층(1121), 제2-1 반도체층(1221) 및 제3-1 반도체층(1321)이 전기적으로 연결될 수 있다. 여기서, 제1-1 금속층(1161), 제2-1 금속층(1261) 및 제3-1 금속층(1361)은 제1 발광부(1100), 제2 발광부(1200) 및 제3 발광부(1300)의 제1 반도체층들에 공통적으로 연결되는 공통 전극이 될 수 있다. 여기서, 제1 반도체층들은 제1 발광부(1100)의 제1-1 반도체층(1121), 제2 발광부(1200)의 제2-1 반도체층(1221) 및 제3 발광부(1300)의 제3-1 반도체층(1321)이다.
도 2를 참고하면, 픽셀 소자(1000)의 중심을 가로지르는 가상의 수평 중심선(A5)과 수직 중심선(A6)이 도시되어 있다.
픽셀 소자(1000)는 도 2에 도시된 수평 중심선(A5)을 기준으로 일측과 타측으로 구분될 수 있다. 도 2를 참고하면, 금속층들(1060)은 수평 중심선(A5)의 일측과 타측에 분산되어 배치된다. 발광 영역은 일측과 타측에 분산 배치된 금속층들(1060) 사이에 형성될 수 있다. 발광 영역은 제1 발광부(1100), 제2 발광부(1200) 및 제3 발광부(1300) 중 적어도 두개의 발광부가 중첩되는 영역일 수 있다. 더 나아가 발광 영역은 제1 발광부(1100), 제3 발광부(1200) 및 제3 발광부(1300)가 모두 중첩되는 영역의 일부 또는 전체일 수 있다.
도 2를 참고하면, 수평 중심선(A5) 상의 발광 영역의 폭(W5)과 수직 중심선(A6) 상의 발광 영역의 폭(W6)은 다를 수 있다. 예를 들어, 수직 중심선(A5) 상의 발광 영역의 폭(W5)은 수평 중심선(A6) 상의 발광 영역의 폭(W6)보다 좁을 수 있다.
본 실시 예에 따르면, 제3-1 금속층(1361)이 형성되는 제3-1 반도체층(1321)의 일측면의 일부는 제2-1 금속층(1261)이 형성되는 제2-1 반도체층(1221)의 일측면의 일부보다 더 외측에 위치한다. 이와 같은 구조에 의해서 서로 연결된 제1-1 금속층 내지 제3-1 금속층(1161, 1261, 1361)은 계단 구조로 형성될 수 있다.
또한, 제2-1 금속층(1261)은 제1-1 금속층(1161)에서 제1-1 개구부(1151)의 외측에 위치한 제1-1 금속층(1161)의 상면에 접촉된다. 즉, 제2-1 금속층(1261)은 제1 절연층(1150)의 상부에 위치한 제1-1 금속층(1161)의 상면과 접촉된다. 또한, 제3-1 금속층(1361) 역시, 제2 절연층(1250)의 상부에 위치한 제2-1 금속층(1261)의 상면과 접촉된다.
제 1-1 금속층(1161)의 상면 중 제1-1 개구부(1151)의 상부에 위치한 부분과 제2-1 금속층(1261)의 상면 중 제2-3 개구부(1253)의 상부에 위치한 부분은 각각의 개구부(1151, 1253)에 의해서 상면의 다른 부분보다 오목하거나 볼록할 수 있다. 따라서, 안정적인 공정을 위해서 제2-1 금속층(1261)은 제1-1 금속층(1161)의 상면의 평탄한 부분과 접촉하도록 형성되고, 제3-1 금속층(1361)은 제2-1 금속층(1261)의 상면의 평탄한 부분과 접촉하도록 형성될 수 있다. 따라서, 제2-1 금속층(1261)의 일부는 제1 절연층(1150)의 상부에 위치한 제1-1 금속층(1161) 상에 형성되며, 제3-1 금속층(1361)의 일부는 제2 절연층(1250) 상부에 위치한 제2-1 금속층(1261) 상에 형성될 수 있다.
도 4를 참고하면, 제1-2 금속층(1162)은 제1 발광부(1100) 상에 형성되어 제1 발광부(1100)의 제1-2 반도체층(1123)과 전기적으로 연결된다. 여기서, 제1-2 금속층(1162)은 제1-2 반도체층(1123) 상에 형성된 제1 오믹 전극(1130)을 통해서 제1-2 반도체층(1123)과 전기적으로 연결된다. 또한, 제1-2 금속층(1162)은 제2 발광부(1200) 상에 형성된 제2-2 금속층(1262)과 전기적으로 연결될 수 있다. 또한, 제2-2 금속층(1262)은 제3 발광부(1300) 상에 형성된 제3-2 금속층(1362)과 전기적으로 연결될 수 있다. 이와 같이, 제1-2 금속층(1162), 제2-2 금속층(1262) 및 제3-1 금속층(1361)은 제1 발광부(1100)의 P형 반도체층인 제1-2 반도체층(1123)과 전기적으로 연결되는 제1 전극이 될 수 있다. 제1 전극은 제1 발광부(1100)의 p형 전극일 수 있다.
본 실시 예에 따르면, 제1-2 금속층 내지 제3-2 금속층(1162, 1262, 1362) 역시 제3-2 반도체층(1323)의 측면의 일부가 제2-2 반도체층(1223)의 측면의 일부보다 더 외측에 위치한 구조에 의해서 계단 구조로 형성될 수 있다.
제 1-2 금속층(1162)의 상면 중 제1-2 개구부(1152)의 상부에 위치한 부분은 제1-2 개구부(1152)에 의해서 상면의 다른 부분보다 오목하거나 볼록할 수 있다. 따라서, 안정적인 공정을 위해서 제2-2 금속층(1262)은 제1 절연층(1150) 상에 위치한 제1-2 금속층(1162)의 상면의 평탄한 부분과 접촉하도록 형성될 수 있다. 또한, 제3-2 금속층(1362)은 제2 절연층(1250) 상에 위치한 제2-2 금속층(1262)의 상면의 평탄한 부분과 접촉하도록 형성될 수 있다.
도 3을 참고하면, 제2-3 금속층(1263)은 제2 발광부(1200) 상에 형성되어 제2 발광부(1200)의 제2-2 반도체층(1223)과 전기적으로 연결된다. 여기서, 제2-3 금속층(1263)은 제2-2 반도체층(1223) 상에 형성된 제2 오믹 전극(1230)을 통해서 제2-2 반도체층(1223)과 전기적으로 연결될 수 있다. 또한, 제2-3 금속층(1263)은 제3 발광부(1300) 상에 형성된 제3-3 금속층(1363)과 전기적으로 연결될 수 있다. 이와 같이, 제2-3 금속층(1263) 및 제3-3 금속층(1363)은 제2 발광부(1200)의 P형 반도체층인 제2-2 반도체층(1223)과 전기적으로 연결되는 제2 전극이 될 수 있다. 제2 전극은 제2 발광부(1200)의 p형 전극일 수 있다.
본 실시 예에 따르면, 제2-3 금속층(1263) 및 제3-3 금속층(1363)은 계단 구조로 형성될 수 있다.
제2-3 금속층(1263)의 상면 중 제2-4 개구부(1254)의 상부에 위치한 부분은 제2-4 개구부(1254)에 의해서 상면의 다른 부분보다 오목하거나 볼록할 수 있다. 따라서, 안정적인 공정을 위해서 제3-3 금속층(1363)은 제2-3 금속층(1263)의 상면 중에서 제2 절연층(1250)의 상부에 위치한 평탄한 부분과 접촉하도록 형성될 수 있다.
도 4를 참고하면, 제3-4 금속층(1364)은 제3 발광부(1300) 상에 형성되어 제3-2 반도체층(1323)과 전기적으로 연결될 수 있다. 여기서, 제3-4 금속층(1364)은 제3-2 반도체층(1323)의 상부에 형성된 제3 오믹 전극(1330)을 통해서 제3-2 반도체층(1323)과 전기적으로 연결될 수 있다.즉, 제3-4 금속층(1364)은 제3 발광부(1300)의 p형 반도체층인 제3-2 반도체층(1323)과 전기적으로 연결되는 제3 전극이 될 수 있다. 제3 전극은 제3 발광부(1300)의 p형 전극일 수 있다.
제3-4 금속층(1364)의 상면 중 제3-5 개구부(1355)의 상부에 위치한 부분은 제3-5 개구부(1355)에 의해서 다른 부분보다 오목하거나 볼록할 수 있다.
본 발명의 실시 예에 따르면, 금속층(1060)은 상면의 높이가 달라지는 부분을 포함할 수 있다. 즉, 금속층(1060)은 개구부(1059)의 상부에 위치하는 부분과 그 이외의 부분의 상면의 높이가 다를 수 있다. 더 나아가, 금속층(1060)의 상면 중에서 개구부(1059)의 상부에 위치한 부분은 오목하거나 볼록할 수 있으며, 그 이외의 부분은 상대적으로 평탄할 수 있다. 본 실시 예에 따르면, 금속층(1060)은 상면이 평탄한 부분에서 전기적 접속이 이루어질 수 있다.
도 3 및 도 4를 참고하면, 투명층(1070)의 개구부(1059)에 형성된 금속층(1060)은 개구부(1059)의 내벽 및 바닥면을 덮도록 형성된다. 예를 들어, 증착 기술 방식으로 금속층(1060)을 형성하는 경우, 금속층(1060)은 개구부(1059)를 따라 내벽 및 바닥면을 덮도록 형성될 수 있다. 여기서, 개구부(1059)의 바닥면은 개구부(1059)의 하부에 위치하여 외부로 노출되는 금속층(1060)의 상면일 수 있다.
예를 들어, 도 4를 참고하면, 제2 투명층(1270)의 제3-2 개구부(1352)에 형성되는 제3-2 금속층(1362)은 제3-2 개구부(1352)의 내벽 및 바닥면을 따라 형성될 수 있다. 여기서, 제3-2 개구부(1352)의 바닥면은 제2-2 금속층(1262)의 상면 중에서 제3-2 개구부(1352)에 의해서 노출된 부분이다.
따라서, 제3-2 개구부(1352)의 하부에 위치한 제2 절연층(1250)의 상부에는 제2-2 금속층(1262) 및 제2-2 금속층(1262)의 상부에 형성된 제3-2 금속층(1362)이 적층될 수 있다. 마찬가지로 제2-2 개구부(1252)의 하부에 위치한 제1 절연층(1150)의 상부에는 제1-2 금속층(1162)과 제2-2 금속층(1262)이 적층될 수 있다.
또한, 도 3을 참고하면, 제2-1 개구부(1251)의 하부에 위치한 제1 절연층(1150)의 상부에는 제1-1 금속층(1161)과 제2-1 금속층(1261)이 적층될 수 있다. 또한, 제3-3 개구부(1353)의 하부에 위치한 제2 절연층(1250)의 상부에는 제2-1 금속층(1261)과 제3-1 금속층(1361)이 적층될 수 있다. 또한, 제3-4 개구부(1354)의 하부에 위치한 제2 절연층(1250)의 상부에는 제2-3 금속층(1263) 및 제3-3 금속층(1363)이 적층될 수 있다.
이와 같이, 본 실시 예에 따르면, 하부에 위치한 금속층(1060)과 상부에 위치한 금속층(1060)이 절연층(1050)의 상부에서 접속한다. 따라서, 절연층(1050)의 상부에 개구부(1059)가 형성된 경우, 절연층(1050)의 상부에는 금속층(1060)이 2층 구조로 형성될 수 있다. 또한, 절연층(1050)의 상부에 위치한 개구부(1059)에는 1개의 금속층(1060)이 형성된다.
따라서, 절연층(1050)의 상부에 형성된 금속층(1060)의 두께(W1)는 개구부(1059)의 내측면에 형성된 금속층(1060)의 두께(W2)보다 두껍다. 여기서, 절연층(1050) 상부에 형성된 금속층(1060)의 두께는 2층으로 이루어진 금속층(1060)의 하면에서 상면까지의 길이이다. 또한, 개구부(1059)의 내측면에 형성된 금속층(1060)의 두께는 개구부(1059)의 내측면에서 금속층(1060)의 내측면까지의 길이이다.
본 실시 예에 따른 픽셀 소자(1000)는 개구부(1059)에 형성되는 금속층(1060)이 그 하부에 위치한 금속층(1060)의 상면을 덮도록 형성되므로, 전기적 연결의 신뢰성이 향상될 수 있다.
그러나 본 실시 예에 다른 픽셀 소자(1000)의 금속층(1060)의 구조는 이에 한정되는 것은 아니다. 예를 들어, 픽셀 소자(1000)의 금속층(1060)은 도 5 및 도 6에 도시된 바와 같이, 다양한 구조로 형성될 수 있다.
도 5 내지 도 39는 본 발명의 제1 실시 예에 따른 픽셀 소자의 제조 방법을 설명하기 위한 도면들이다.
도 5 내지 도 13을 참고하면, 우선, 제1 발광부 내지 제3 발광부(1100, 1200, 1300)가 개별적으로 형성될 수 있다.
도 5의 제1 발광부(1100), 도 8의 제2 발광부(1200) 및 도 11의 제3 발광부(1300)는 서로 다른 색의 광을 생성 및 방출할 수 있다. 예를 들어, 제1 발광부(1100)는 녹색광을 생성 및 방출할 수 있다. 제2 발광부(1200)는 청색광을 생성 및 방출할 수 있다. 또한, 제3 발광부(1300)는 적색광을 생성 및 방출할 수 있다.
또한, 제1 발광부 내지 제3 발광부(1100, 1200, 1300)는 개별적으로 동작할 수 있다. 여기서, 동작은 광을 생성하여 방출하는 것이다.
도 5는 본 발명의 제1 실시 예에 따른 픽셀 소자(1000)의 제1 발광부(1100)를 설명하기 위한 개략적인 평면도이다. 또한, 도 6은 본 발명의 제1 실시 예에 따른 픽셀 소자(1000)의 제1 발광부(1100)를 설명하기 위한 일 단면도(B1-B2)이다. 또한, 도 7은 본 발명의 제1 실시 예에 따른 픽셀 소자(1000)의 제1 발광부(1100)를 설명하기 위한 타 단면도(B3-B4)이다.
도 5 내지 도 7을 참고하면, 제1 베이스(1110) 상에 제1 발광부(1100)가 형성될 수 있다. 제1 발광부(1100)는 제1 발광 구조물(1120), 제1 오믹 전극(1130), 제1 절연층(1150) 및 제1 금속층(1160)을 포함할 수 있다.
본 실시 예에 따르면, 제1 베이스(1110)는 반도체층을 성장시킬 수 있는 성장 기판일 수 있다. 예를 들어, 제1 베이스(1110)는 사파이어로 형성될 수 있다. 그러나 제1 베이스(1110)가 성장 기판으로 한정되는 것은 아니다. 제1 베이스(1110)는 실리콘, 에폭시 등과 같은 광 투과성 재료로 형성될 수도 있다. 예를 들어, 성장 기판에 제1 발광부(1100)가 형성된 이후, 성장 기판이 제거되고, 광 투과성 재료인 제1 베이스(1110)상에 제1 발광부(1100)가 배치될 수도 있다.
제1 발광 구조물(1120)은 제1 베이스(1110)의 상부에 형성될 수 있다. 제1 발광 구조물(1120)은 금속 유기 화학 기상 증착(MOCVD) 기술 또는 분자 빔 에피택시(MBE) 기술을 이용하여 제1 베이스(1110) 상에 성장될 수 있다. 이후에 설명하는 제2 발광부(1200)의 제2 발광 구조물(1220) 및 제3 발광부(1300)의 제3 발광 구조물(1320) 역시 동일한 방식으로 형성될 수 있다.
제1 발광 구조물(1120)은 제1-1 반도체층(1121), 제1-2 반도체층(1123) 및 제1-1 반도체층(1121) 및 제1-2 반도체층(1123) 사이에 형성된 제1 활성층(1122)을 포함할 수 있다.
반도체층(1121)은 n형 도전형 반도체층일 수 있고, 제1-2 반도체층(1123)은 p형 도전형 반도체층일 수 있다. 또는 그 반대일 수 있다. 또한, 제1 발광 구조물(1120)은 녹색광을 생성 및 방출할 수 있다. 즉, 제1 발광부(1100)는 녹색광을 방출할 수 있다. 예를 들어, 제1 발광 구조물(1120)은 GaN, InGaN, GaP, AlGaInP, AlGaP 등과 같은 녹색광을 방출하는 반도체 물질을 포함할 수 있다.
도 6 및 도 7을 참고하면, 제1 활성층(1122) 및 제1-2 반도체층(1123)의 일부가 식각되어 제1-1 반도체층(1121)의 상면 일부가 노출될 수 있다. 이때, 식각 공정 이후 제1-1 반도체층(1121) 상부에 남아 있는 제1 활성층(1122) 및 제1-2 반도체층(1123)은 제1 메사 구조물(1140)이 될 수 있다. 도 6을 참고하면, 제1 메사 구조물(1140)은 복수로 구비될 수 있다.
도 6 및 도 7을 참고하면, 제1 메사 구조물(1140)은 측면이 제1-1 반도체층(1121)의 상면을 기준으로 수직인 구조를 갖는다. 그러나 제1 메사 구조물(1140)의 구조가 이에 한정되는 것은 아니다. 예를 들어, 제1 메사 구조물(1140)은 제1-1 반도체층(1121)에서 제1-2 반도체층(1123)으로 갈수록 폭 및 단면적이 좁아지는 구조일 수 있다. 즉, 제1 메사 구조물(1140)은 측면이 경사를 갖는 구조를 가질 수 있다. 제1 발광부(1100)의 제1 메사 구조물(1140)뿐만 아니라 이후 설명하는 제2 발광부(1200) 및 제3 발광부(1300)의 제1 메사 구조물들(1140) 역시 측면이 제1-1 반도체층(1121)의 상면을 기준으로 수직이거나 경사를 갖는 구조로 형성될 수 있다.
도 2 및 도 5를 참고하면, 제1 발광부(1100)의 제1 메사 구조물(1140)은 제1-1 금속층(1161)이 형성된 영역 및 그 주변 영역을 제외한 제1-1 반도체층(1121)의 상면 대부분을 덮도록 형성될 수 있다. 따라서, 제1 발광부(1100)의 제1 메사 구조물(1140)은 제1-1 금속층(1161)과 이격된 상태로 제1-1 금속층(1161)의 측면을 둘러싸도록 형성될 수 있다. 또한, 제1 발광부(1100)의 제1 메사 구조물(1140)은 측면이 제1-1 반도체층(1121)의 측면의 내측에 위치하며, 제1-1 반도체층(1121)의 측면과 이격되도록 형성될 수 있다.
반도체층(1123) 상부에는 제1 오믹 전극(1130)이 형성될 수 있다. 더 나아가 제1 오믹 전극(1130)은 제1-2 반도체층(1123)의 상면을 덮도록 형성될 수 있다. 제1 오믹 전극(1130)은 제1-2 반도체층(1123)의 상면의 일부를 덮도록 형성될 수 있다. 또는 제1 오믹 전극(1130)은 제1-2 반도체층(1123)의 상면 전체를 덮도록 형성될 수 있다.
제1 오믹 전극(1130)은 제1 발광 구조물(1120)에서 방출되는 광에 대해 높은 투과율과 높은 전기전도성을 가질 수 있다. 예를 들어, 제1 오믹 전극(1130)은 투명 전극 일 수 있다. 더 나아가, 제1 오믹 전극(1130)은 ITO (Indium Tin Oxide)일 수 있다. 본 실시 예에서 제1 메사 구조물(1140)은 제1 활성층(1122) 및 제1-2 반도체층(1123)을 포함할 뿐만 아니라 제1-2 반도체층(1123)의 상부에 위치한 제1 오믹 전극(1130)도 포함될 수 있다.
제1 절연층(1150)은 제1 발광 구조물(1120) 및 제1 오믹 전극(1130)을 덮도록 형성될 수 있다. 또한, 제1 절연층(1150)은 제1-1 개구부(1151) 및 제1-2 개구부(1152)를 포함할 수 있다.
제1 절연층(1150)의 제1-1 개구부(1151)는 제1-1 반도체층(1121)을 노출시키는 개구부(1059)이다. 따라서, 제1-1 개구부(1151)는 제1 메사 구조물들(1140) 사이에서 제1-1 반도체층(1121) 상부에 위치할 수 있다.
제1 절연층(1150)의 제1-2 개구부(1152)는 제1 오믹 전극(1130)을 노출시키는 개구부(1059)이다. 따라서, 제1-2 개구부(1152)는 제1 메사 구조물(1140)의 상부에 위치할 수 있다. 즉, 제1-2 개구부(1152)는 제1-2 반도체층(1123)을 덮는 제1 오믹 전극(1130) 상부에 위치할 수 있다.
제1 절연층(1150)은 광 투과 물질로 형성될 수 있다. 예를 들어, 제1 절연층(1150)은 SiO2 와 같은 실리콘 산화물, Si3N4와 같은 실리콘 질화물, 또는 실리콘산질화물로 형성될 수 있다.
제1 금속층(1160)은 제1 절연층(1150) 상부에 형성될 수 있다. 제1 금속층(1160)은 전도성 물질로 형성되어, 제1 발광 구조물(1120)과 전기적으로 연결될 수 있다. 예를 들어, 제1 금속층(1160)은 적어도 하나의 금속으로 형성될 수 있다. 또한, 제1 금속층(1160)은 단층 또는 다층으로 형성될 수 있다.
제1 금속층(1160)은 제1-1 금속층(1161) 및 제1-2 금속층(1162) 포함할 수 있다.
금속층(1161)은 제1 메사 구조물(1140) 사이에서 제1 절연층(1150)의 제1-1 개구부(1151)를 채우도록 형성될 수 있다. 또한, 제1-1 금속층(1161)은 제1-1 개구부(1151) 주변의 제1 절연층(1150)의 일부를 덮도록 형성될 수 있다. 즉, 제1-1 금속층(1161)의 너비 및 단면적은 제1 절연층(1150)의 제1-1 개구부(1151)의 직경 및 단면적보다 클 수 있다.
금속층(1162)은 제1 메사 구조물(1140) 상부에 형성되어, 제1 절연층(1150)의 제1-2 개개부를 채우도록 형성될 수 있다. 또한, 제1-2 금속층(1162)은 제1-2 개구부(1152) 주변의 제1 절연층(1150)의 일부를 덮도록 형성될 수 있다. 즉, 제1-2 금속층(1162)의 너비 및 단면적은 제1 절연층(1150)의 제1-2 개구부(1152)의 직경 및 단면적보다 클 수 있다.
이와 같이, 형성된 제1-1 금속층(1161)은 제1 절연층(1150)의 제1-1 개구부(1151)를 통해서 제1-1 반도체층(1121)과 전기적으로 연결될 수 있다. 또한, 제1-2 금속층(1162)은 제1 절연층(1150)의 제1-2 개구부(1152)를 통해서, 제1 오믹 전극(1130)과 전기적으로 연결될 수 있다. 더나아가, 제1-2 금속층(1162)은 제1 오믹 전극(1130)을 통해서 제1-2 반도체층(1123)과 전기적으로 연결될 수 있다.
도 8은 본 발명의 제1 실시 예에 따른 픽셀 소자(1000)의 제2 발광부(1200)를 설명하기 위한 개략적인 평면도이다. 또한, 도 9는 제1 본 발명의 실시 예에 따른 픽셀 소자(1000)의 제2 발광부(1200)를 설명하기 위한 일 단면도(C1-C2)이다. 또한, 도 10은 본 발명의 제1 실시 예에 따른 픽셀 소자(1000)의 제2 발광부(1200)를 설명하기 위한 타 단면도(C3-C4)이다.
도 8 내지 도 10을 참고하면, 제2 베이스(1210) 상에 제2 발광부(1200)가 형성될 수 있다. 제2 발광부(1200)는 제2 발광 구조물(1220), 제2 오믹 전극(1230) 및 제2 절연층(1250)을 포함할 수 있다.
본 실시 예에 따르면, 제2 베이스(1210)는 반도체층을 성장시킬 수 있는 성장 기판일 수 있다. 예를 들어, 제2 베이스(1210)는 사파이어로 형성될 수 있다.
제2 발광 구조물(1220)은 제2 베이스(1210)의 상부에 형성될 수 있다. 제2 발광 구조물(1220)은 제2-1 반도체층(1221), 제2-2 반도체층(1223) 및 제2-1 반도체층(1221) 및 제2-2 반도체층(1223) 사이에 형성된 제2 활성층(1222)을 포함할 수 있다. 제2 발광 구조물(1220)은 제1 발광 구조물(1120)과 동일한 방식으로 형성될 수 있다.
제2-1 반도체층(1221)은 n형 도전형 반도체층일 수 있고, 제2-2 반도체층(1223)은 p형 도전형 반도체층일 수 있다. 또는 그 반대일 수 있다. 제2 발광 구조물(1220)은 청색광을 생성 및 방출할 수 있다. 따라서, 제2 발광부(1200) 역시 청색광을 방출할 수 있다. 예를 들어, 제2 발광 구조물(1220)은 GaN, InGaN, ZnSe 등과 같은 청색광을 방출하는 반도체 물질을 포함할 수 있다.
도 9 및 도 10을 참고하면, 제2 활성층(1222) 및 제2-2 반도체층(1223)의 일부가 식각되어 제2-1 반도체층(1221)의 상면 일부가 노출될 수 있다. 이때, 식각 공정 이후 제2-1 반도체층(1221) 상부에 남아 있는 제2 활성층(1222) 및 제2-2 반도체층(1223)은 제2 메사 구조물(1240)이 될 수 있다. 제2 발광부(1200)는 이와 같은 제2 메사 구조물(1240)을 복수로 포함할 수 있다.
제2-2 반도체층(1223) 상부에는 제2 오믹 전극(1230)이 형성될 수 있다. 더 나아가 제2 오믹 전극(1230)은 제2-2 반도체층(1223)의 상면을 덮도록 형성될 수 있다. 제2 오믹 전극(1230)은 제2-2 반도체층(1223)의 상면의 일부 또는 상면 전체를 덮도록 형성될 수 있다.
도 2 및 도 8을 참고하면, 제2 발광부(1200)의 제2-1 반도체층(1221)은 추후 제2 발광부(1200)가 제1 발광부(1100)의 상부에 적층되었을 때, 제1 발광부(1100)의 개구부들(1059)과 겹치지 않도록 형성될 수 있다.
또한, 제2 발광부(1200)의 제2 메사 구조물(1240)은 추후 제2 발광부(1200)가 제1 발광부(1100)의 상부에 적층되었을 때, 제1 금속층(1160)과 겹치지 않도록 형성될 수 있다. 따라서, 제2 메사 구조물(1240)은 도 2 및 도 8에 도시된 바와 같이 하부에 제1-1 금속층(1161) 및 제1-2 금속층(1162)이 위치하는 영역을 제외한 영역에 형성될 수 있다.
오믹 전극(1230)은 제2 발광 구조물(1220)에서 방출되는 광에 대해 높은 투과율과 높은 전기전도성을 가질 수 있다. 예를 들어, 제2 오믹 전극(1230)은 투명 전극일 수 있다. 더 나아가, 제2 오믹 전극(1230)은 ITO (Indium Tin Oxide)일 수 있다. 제2 발광부(1200)의 제2 메사 구조물(1240)은 제2-2 반도체층(1223)의 상부에 형성된 제2 오믹 전극(1230)도 포함할 수 있다.
절연층(1250)은 제2 발광 구조물(1220) 및 제2 오믹 전극(1230)을 덮도록 형성될 수 있다. 또한, 제2 절연층(1250)은 메사들 사이에 위치한 제2 베이스(1210)의 상면을 덮도록 형성될 수 있다.
절연층(1250)은 광 투과 물질로 형성될 수 있다. 예를 들어, 제2 절연층(1250)은 SiO2 와 같은 실리콘 산화물, Si3N4와 같은 실리콘 질화물, 또는 실리콘산질화물로 형성될 수 있다.
도 11은 본 발명의 제1 실시 예에 따른 픽셀 소자(1000)의 제3 발광부(1300)를 설명하기 위한 개략적인 평면도이다. 또한, 도 12는 본 발명의 제1 실시 예에 따른 픽셀 소자(1000)의 제3 발광부(1300)를 설명하기 위한 일 단면도(D1-D2)이다. 또한, 도 13은 본 발명의 제1 실시 예에 따른 픽셀 소자(1000)의 제3 발광부(1300)를 설명하기 위한 타 단면도(D3-D4)이다.
도 11 내지 도 13을 참고하면, 제3 베이스(1310) 상부에 제3 발광부(1300)가 형성될 수 있다. 제3 발광부(1300)는 제3 발광 구조물(1320), 제3 오믹 전극(1330) 및 제3 절연층(1350)을 포함할 수 있다.
본 실시 예에 따르면, 제3 베이스(1310)는 반도체층을 성장시킬 수 있는 성장 기판일 수 있다. 예를 들어, 제3 베이스(1310)는 사파이어로 형성될 수 있다.
제3 발광 구조물(1320)은 제3 베이스(1310)의 상부에 형성될 수 있다. 제3 발광 구조물(1320)은 제3-1 반도체층(1321), 제3-2 반도체층(1323) 및 제3-1 반도체층(1321) 및 제3-2 반도체층(1323) 사이에 형성된 제3 활성층(1322)을 포함할 수 있다. 제3 발광 구조물(1320)은 제1 발광 구조물(1120)과 동일한 방식으로 형성될 수 있다.
제3-1 반도체층(1321)은 n형 도전형 반도체층일 수 있고, 제3-2 반도체층(1323)은 p형 도전형 반도체층일 수 있다. 또는 그 반대일 수 있다. 제3 발광 구조물(1320)은 적색광을 생성 및 방출할 수 있다. 따라서, 제3 발광부(1300) 역시 적색광을 방출할 수 있다. 예를 들어, 제3 발광 구조물(1320)은 AlGaAs, GaAsP, AlGaInP, GaP 등의 적색광을 방출하는 반도체 물질을 포함할 수 있다.
도 2 및 도 11 참고하면, 제3 발광부(1300)의 제3-1 반도체층(1321)은 추후 제3 발광부(1300)가 제2 발광부(1200)의 상부에 적층되었을 때, 제1 발광부(1100) 및 제2 발광부(1200)의 개구부들(1059)과 겹치지 않도록 형성될 수 있다.
또한, 제3 발광부(1300)의 제3 메사 구조물(1340)은 제1 발광부(1100)의 제1 금속층(1160) 및 제2 발광부(1200)의 제2 금속층(1260)과 겹치지 않도록 형성될 수 있다.
도 12 및 도 13을 참고하면, 제3 활성층(1322) 및 제3-2 반도체층(1323)의 일부가 식각되어 제3-1 반도체층(1321)의 상면 일부가 노출될 수 있다. 이때, 식각 공정 이후 제3-1 반도체층(1321) 상부에 남아 있는 제3 활성층(1322) 및 제3-2 반도체층(1323)은 제3 메사 구조물(1340)이 될 수 있다. 도 12를 참고하면, 제3 발광부(1300)는 제3 메사 구조물(1340)은 복수로 포함할 수 있다.
제3-2 반도체층(1323) 상부에는 제3 오믹 전극(1330)이 형성될 수 있다. 더 나아가 제3 오믹 전극(1330)은 제3-2 반도체층(1323)의 상면을 덮도록 형성될 수 있다. 제3 오믹 전극(1330)은 제3-2 반도체층(1323)의 상면의 일부 또는 상면 전체를 덮도록 형성될 수 있다.
제3 오믹 전극(1330)은 제3 발광 구조물(1320)에서 방출되는 광에 대해 높은 전기전도성을 가질 수 있다. 예를 들어, 제3 오믹 전극(1330)은 금속으로 형성될 수 있다. 또한, 오믹 전극(1330)은 광에 대해 높은 투과율 가질 수 있다. 예를 들어, 제3 오믹 전극(1330)은 투명 전극일 수 있다. 더 나아가, 제3 오믹 전극(1330)은 ITO (Indium Tin Oxide)일 수 있다.
제3 절연층(1350)은 제3 발광 구조물(1320) 및 제3 오믹 전극(1330)을 덮도록 형성될 수 있다. 또한, 제3 절연층(1350)은 메사들 사이에 위치한 제3 베이스(1310)의 상면을 덮도록 형성될 수 있다.
제3 절연층(1350)은 광 투과 물질로 형성될 수 있다. 예를 들어, 제3 절연층(1350)은 SiO2 와 같은 실리콘 산화물, Si3N4와 같은 실리콘 질화물, 또는 실리콘산질화물로 형성될 수 있다.
도 14 내지 도 26을 참고하면, 제1 발광부(1100) 상부에 제2 발광부(1200)가 적층될 수 있다.
도 14 및 도 15를 참고하면, 제1 발광부(1100)에 제1 투명층(1170)이 형성될 수 있다.
제1 투명층(1170)은 제1 베이스(1110)의 상부에서 제1 발광부(1100)를 덮도록 형성될 수 있다. 이때, 제1 투명층(1170)은 평탄한 상면을 갖도록 형성될 수 있다.
제1 투명층(1170)은 절연성의 광 투과 물질로 형성될 수 있다. 예를 들어, 제1 투명층(1170)은 제1 절연층(1150)과 동일한 물질로 형성될 수도 있다.
본 실시 예에서는 제1 투명층(1170)이 제1 발광부(1100)가 형성된 이후 별도로 형성되지만, 이에 한정되는 것은 아니다. 즉, 제1 투명층(1170)은 제1 발광부(1100)에 포함될 수 있다.
도 16 및 도 17을 참고하면, 제2 발광부(1200)의 상부에 제1 지지 기판(1411)이 부착될 수 있다. 제1 지지 기판(1411)은 제2 발광부(1200)가 제1 발광부(1100)에 적층될 때까지 제2 발광부(1200)를 지지할 수 있는 어떠한 것도 될 수 있다. 즉, 제2 발광부(1200)는 제1 지지 기판(1411)에 부착된 상태로 제1 발광부(1100)에 적층될 수 있다. 예를 들어, 제1 지지 기판(1411)은 사파이어 기판 또는 유리 기판일 수 있으나, 이에 한정되는 것은 아니다.
또한, 접착 테이프(1511)를 이용하여 제1 지지 기판(1411)에 제2 발광부(1200)를 부착할 수 있다. 접착 테이프(1511)는 열 또는 자외선에 의해 접착력이 감소하는 물질로 이루어 질 수 있다.
도 18 및 도 19를 참고하면, 제2 발광부(1200)의 하부에 위치한 제2 베이스(1210)가 제거된다. 예를 들어, 제2 베이스(1210)는 레이저 리프트 오프 기술, 케미컬 리프트 오프 기술 또는 습식 식각 기술로 제거될 수 있다.
도 20 및 도 21을 참고하면, 제1 발광부(1100) 상에 제2 발광부(1200)를 적층할 수 있다. 제2 발광부(1200)는 제1 발광부(1100)의 제1 투명층(1170) 상에 적층될 수 있다. 따라서, 제1 발광부(1100)의 제1 투명층(1170) 상에는 제2 발광부(1200)의 제2-1 반도체층(1221)이 위치할 수 있다.
제1 발광부(1100)에 제2 발광부(1200)를 적층한 후, 제1 지지 기판(1411)은 제거된다. 예를 들어, 열, 자외선 또는 적외선을 이용하여 접착 테이프(1511)의 접착력을 약화시켜 제2 발광부(1200)로부터 제1 지지 기판(1411)을 떼어낼 수 있다.
도 22 및 도 23을 참고하면, 제2 절연층(1250) 및 제1 투명층(1170)을 패터닝할 수 있다. 제2 절연층(1250) 및 제1 투명층(1170)에 제2 개구부(1259)가 형성될 수 있다. 제2 개구부(1259)는 제2-1 개구부 내지 제2-4 개구부(1251, 1252, 1253, 1254)를 포함할 수 있다.
도 22를 참고하면, 제2-1 개구부(1251)는 제1-1 금속층(1161) 상부에 형성될 수 있다. 즉, 제2-1 개구부(1251)는 제1-1 금속층(1161)을 덮는 제2 절연층(1250) 및 제1 투명층(1170)에 형성되어 제1-1 금속층(1161)의 일부를 외부로 노출시킬 수 있다.
제2-3 개구부(1253)는 제2-1 반도체층(1221)을 덮는 제2 절연층(1250)에 형성되어, 제2-1 반도체층(1221)의 일부를 외부로 노출시킬 수 있다. 이때, 제2-3 개구부(1253)는 제1-1 금속층(1161) 및 제2-1 개구부(1251) 주변에 형성될 수 있다.
제2-4 개구부(1254)는 제2-2 반도체층(1223)을 덮는 제2 절연층(1250)에 형성되어, 제2-2 반도체층(1223)의 일부를 외부로 노출시킬 수 있다.
도 23을 참고하면, 제2-2 개구부(1252)는 제1-2 금속층(1162) 상부에 형성될 수 있다. 즉, 제2-2 개구부(1252)는 제1-2 금속층(1162)을 덮는 제2 절연층(1250) 및 제1 투명층(1170)에 형성되어, 제1-2 금속층(1162)의 일부를 외부로 노출시킬 수 있다.
이와 같이, 본 실시 예의 제2 개구부(1259)는 제2 절연층(1250) 또는 제2 절연층(1250)과 제1 투명층(1170)을 패터닝하여 형성될 수 있다. 제2 절연층(1250)과 제1 투명층(1170)은 동일한 물질로 형성되므로, 동일한 공정으로 복수의 제2 개구부(1259)가 동시에 형성될 수 있다. 예를 들어, 제2 개구부(1259)는 플라즈마 에칭, 레이저 에칭과 같은 드라이 에칭 기술로 형성될 수 있다.
본 실시 예에 따르면, 제1 금속층(1160), 제2 발광부(1200)의 제2-1 반도체층(1221) 및 제2 오믹 전극(1230)의 상부에는 모두 제2 절연층(1250) 또는 제2 절연층(1250) 및 제1 투명층(1170)만이 형성되어 있다. 따라서, 제1 금속층(1160), 제2-1 반도체층(1221) 및 제2 오믹 전극(1230)을 노출시키는 제2 개구부들(1259)은 하나의 공정만으로 동시에 형성될 수 있다.
만약, 제1 금속층(1160), 제2-1 반도체층(1221) 및 제2 오믹 전극(1230)의 상부에 제1 절연층(1150) 및 제1 투명층(1170)이 아닌 금속층(1060)과 같은 다른 재질을 물질이 형성되는 경우, 서로 다른 재질로 이루어진 복수의 층을 동시에 제거하기 어렵다. 따라서, 이 경우, 각각의 층을 개별적으로 제거하여 개구부(1059)를 형성해야 한다.
그러나 본 발명의 실시 예에 따른 픽셀 소자(1000)는 제1 금속층(1160), 제2 발광부(1200)의 제2-1 반도체층(1221) 및 제2 오믹 전극(1230)의 상부에는 동일한 재질로 이루어진 층만이 존재하므로, 제2 개구부들(1259)을 형성할 때, 하나의 공정만으로 동시에 형성될 수 있다. 따라서, 공정이 단순화되어 공정에 드는 시간과 비용을 절약할 수 있다.
도 24 내지 도 26을 참고하면, 제2 금속층(1260)이 형성될 수 있다.
도 24는 제2 금속층(1260)이 형성된 제1 발광부(1100) 및 제2 발광부(1200)의 적층체의 평면도이다. 도 25는 도 24의 일 단면도(E1-E2)이다. 또한, 도 26은 도 24의 타 단면도(E3-E4)이다.
제2 금속층(1260)은 제2-1 금속층(1261), 제2-2 금속층(1262) 및 제2-3 금속층(1263)을 포함할 수 있다.
도 25를 참고하면, 제2-1 금속층(1261)은 제2-1 개구부(1251) 및 제2-3 개구부(1253)를 동시에 채우도록 형성될 수 있다. 제2-1 금속층(1261)은 제2-1 개구부(1251)를 통해서 제1-1 금속층(1161)과 접촉되어, 서로 전기적으로 연결될 수 있다. 또한, 제2-1 금속층(1261)은 제2-3 개구부(1253)를 통해서 제2 발광부(1200)의 제2-1 반도체층(1221)과 전기적으로 연결될 수 있다.
또한, 제2-1 금속층(1261)은 제2-1 개구부(1251) 주변의 제2 절연층(1250)의 상면을 덮도록 형성될 수 있다. 또한, 제2-1 금속층(1261)은 제2-3 개구부(1253) 주변의 제2 절여층의 상면을 덮도록 형성될 수 있다. 즉, 제2-1 금속층(1261)은 제2-1 개구부(1251) 및 제2-3 개구부(1253)를 채울뿐만 아니라 그 주변까지 덮도록 형성될 수 있다.
또한, 제2-1 금속층(1261)은 제1-1 금속층(1161)의 상부에서 제2 발광부(1200)의 제2-1 반도체층(1221)의 상부까지 제2 절연층(1250)을 따라 연장되도록 형성될 수 있다.
이와 같이, 제2-1 금속층(1261)의 일부는 제1-1 금속층(1161)과 연결되고, 다른 일부는 제2 발광부(1200)의 제2-1 반도체층(1221)과 전기적으로 연결된다. 따라서, 제2-1 금속층(1261)을 통해서 제1 발광부(1100)의 제1-1 반도체층(1121)과 제2 발광부(1200)의 제1-1 반도체층(1121)이 서로 전기적으로 연결될 수 있다.
제2-3 금속층(1263)은 제2-4 개구부(1254)를 채우도록 형성될 수 있다. 따라서, 제2-3 금속층(1263)은 제2-4 개구부(1254)를 통해서 제2 오믹 전극(1230)과 전기적으로 연결될 수 있다. 또한, 제2-3 금속층(1263)은 제2 오믹 전극(1230)과 연결되어 제2 발광부(1200)의 제2-2 반도체층(1223)과도 전기적으로 연결될 수 있다. 이때, 제2-3 금속층(1263)은 제2-4 개구부(1254)의 주변의 제2 절연층(1250)의 상면을 덮도록 형성될 수 있다. 따라서, 제2-3 금속층(1263)의 너비 및 단면적은 제2-4 개구부(1254)의 너비 및 단면적보다 크다.
도 26을 참고하면, 제2-2 금속층(1262)은 일부가 제2-2 개구부(1252)를 채우도록 형성될 수 있다. 따라서, 제2-2 금속층(1262)은 제2-2 개구부(1252)를 통해서 제1-2 금속층(1162)과 전기적으로 연결될 수 있다. 이때, 제2-2 금속층(1262)은 제2-2 개구부(1252) 주변의 절연층(1050)을 더 덮도록 형성될 수 있다. 또한, 제2-2 금속층(1262)은 다른 일부가 제2 발광부(1200)의 상부에 형성될 수 있다. 더 자세히는, 제2-2 금속층(1262)의 다른 일부는 제2 오믹 전극(1230)의 상부에서 제2 절연층(1250)의 일부를 덮도록 형성될 수 있다.
또한, 제2-2 금속층(1262)은 제1-2 금속층(1162)의 상부에서 제2 오믹 전극(1230)의 상부까지 제2 절연층(1250)을 따라 연장되도록 형성될 수 있다.
본 발명의 실시 예에 따르면, 제2 금속층(1260)은 도금 또는 증착 기술을 이용하여 형성될 수 있다.
또한, 제2-1 개구부(1251)는 제1-1 개구부(1151)의 외측에 형성될 수 있다. 따라서, 제2-1 금속층(1261)은 제1-1 개구부(1151)의 외측에 위치한 제1-1 금속층(1161)의 상면과 접촉하도록 형성될 수 있다. 즉, 제2-1 금속층(1261)은 제1-1 개구부(1151)의 외측에 위치한 제1-1 금속층(1161)의 평탄한 상면 상에 형성될 수 있다.
제1-1 금속층(1161)이 형성될 때, 제1 절연층(1150)과 제1-1 개구부(1151)의 단차로 인해서 제1-1 개구부(1151)를 채우는 제1-1 금속층(1161)의 상면은 다른 부분에 비해 평탄하지 못할 수 있다. 예를 들어, 제1-1 개구부(1151)의 상부에 위치한 제1-1 금속층(1161)의 상면은 오목할 수 있다. 또는 제1-1 금속층(1161)이 제1-1 개구부(1151)에 과도하게 채워지거나, 제1-1 개구부(1151)의 좁은 너비로 인해 제1-1 개구부(1151)의 내부를 채우지 못하고 상부에 적층만 되는 경우, 제1-1 개구부(1151)의 상부에 위치한 제1-1 금속층(1161)의 상면은 볼록할 수 있다. 이와 같이, 다양한 이유로 제1-1 개구부(1151)의 상부에 위치한 제1-1 금속층(1161)의 상면은 오목하거나 볼록하여 평탄하지 않을 수 있다. 이와 같이, 평탄하지 않은 부분에 제2 금속층(1260)을 형성하게 되면, 제품마다 제1-1 금속층(1161)과 제2-1 금속층(1261) 간의 전기적 연결에 관한 성능이 상이할 수 있다. 예를 들어, 제1-1 금속층(1161)과 제2-1 금속층(1261) 간의 접합 면적이 제품마다 다를 수 있다. 또는 제1-1 금속층(1161)과 제2-1 금속층(1261)의 접합이 불안정할 수도 있다. 즉, 모든 제품이 동일한 수준의 품질을 유지하기 어렵다.
그러나 본 발명의 제1 실시 예에 따른 픽셀 소자(1000)는 제2-1 금속층(1261)이 제1 절연층(1150) 상부에 위치한 제1-1 금속층(1161)의 평탄한 부분에 형성된다. 따라서, 제1-1 금속층(1161)과 제2-1 금속층(1261)의 안정적인 접합이 가능하므로, 동일한 수준의 품질을 갖는 제품들을 양산할 수 있다. 또한, 제2-1 금속층(1261) 뿐만 아니라, 제1 금속층(1160)과 연결되는 모든 제2 금속층(1260)은 제1 금속층(1160)의 평탄한 상면 상에 형성될 수 있다.
도 27 내지 도 39를 참고하면, 제2 발광부(1200) 상부에 제3 발광부(1300)를 적층할 수 있다.
도 27 및 도 28을 참고하면, 제1 투명층(1170)의 상부에 제2 투명층(1270)이 형성될 수 있다. 제2 투명층(1270)은 제1 투명층(1170)에 상부에서 제2 발광부(1200) 및 제2 금속층(1260)을 덮도록 형성될 수 있다. 이때, 제2 투명층(1270)은 평탄한 상면을 갖도록 형성될 수 있다.
제2 투명층(1270)은 절연성의 광 투과 물질로 형성될 수 있다. 예를 들어, 제2 투명층(1270)은 폴리이미드(PI) 또는 에폭시 몰딩 컴파운드(EMC)로 형성될 수 있다. 또는, 제2 투명층(1270)은 제2 절연층(1250)과 동일한 물질로 형성될 수도 있다.
도 29 및 도 30을 참고하면, 제3 발광부(1300)의 상부에 제2 지지 기판(1412)이 부착될 수 있다. 제3 발광부(1300)는 제2 지지 기판(1412)에 부착된 상태로 제2 발광부(1200)에 적층될 수 있다. 예를 들어, 제2 지지 기판(1412)은 사파이어 기판 또는 유리 기판일 수 있으나, 이에 한정되는 것은 아니다. 즉, 제2 지지 기판(1412)은 제3 발광부(1300)가 제2 발광부(1200)에 적층될 때까지 제3 발광부(1300)를 지지할 수 있는 어떠한 것도 될 수 있다.
또한, 접착 테이프(1511)를 이용하여 제2 지지 기판(1412)에 제3 발광부(1300)를 부착할 수 있다. 접착 테이프(1511)는 열 또는 자외선에 의해 접착력이 감소하는 물질로 이루어 질 수 있다.
도 31 및 도 32를 참고하면, 제3 발광부(1300)의 하부에 위치한 제3 베이스(1310)가 제거된다. 예를 들어, 제3 베이스(1310)는 레이저 리프트 오프 기술, 케미컬 리프트 오프 기술 또는 습식 식각 기술로 제거될 수 있다.
도 33 및 도 34를 참고하면, 제2 발광부(1200) 상에 제3 발광부(1300)를 적층할 수 있다. 제3 발광부(1300)는 제2 발광부(1200)의 제2 투명층(1270) 상에 적층될 수 있다. 따라서, 제2 발광부(1200)의 제2 투명층(1270) 상에는 제3 발광부(1300)의 제3-1 반도체층(1321)이 위치할 수 있다.
제2 발광부(1200)에 제3 발광부(1300)가 적층된 후, 제2 지지 기판(1412)은 제거된다. 예를 들어, 열, 자외선 또는 적외선을 이용하여 접착 테이프(1511)의 접착력을 약화시켜 제3 발광부(1300)로부터 제2 지지 기판(1412)을 떼어낼 수 있다.
도 35 및 도 36을 참고하면, 제3 발광부(1300)의 제3 절연층(1350) 및 제2 투명층(1270)을 패터닝할 수 있다. 제3 절연층(1350) 및 제2 투명층(1270)에 제3 개구부(1359)가 형성될 수 있다. 제3 개구부(1359)는 제3-1 개구부 내지 제3-5 개구부(1351, 1352, 1353 ,1354, 1355)를 포함할 수 있다.
도 35를 참고하면, 제3-1 개구부(1351)는 제2-1 금속층(1261) 상부에 형성될 수 있다. 이때, 제3-1 개구부(1351)는 제2 발광부(1200)의 제2-1 반도체층(1221)의 상부에 위치하는 제2-1 금속층(1261)을 노출하도록 형성될 수 있다.
제3-3 개구부(1353)는 제3 발광부(1300)의 제3-1 반도체층(1321)을 덮는 제3 절연층(1350)에 형성되어, 제3-1 반도체층(1321)의 일부를 외부로 노출하도록 형성될 수 있다. 이때, 제3-3 개구부(1353)는 제3-1 개구부(1351)와 인접한 위치에 형성될 수 있다.
제3-4 개구부(1354)는 제2 발광부(1200)의 제2-3 금속층(1263)의 상부에 형성된 제2 투명층(1270) 및 제3 절연층(1350)에 형성됩니다. 따라서, 제3-4 개구부(1354)는 제2-3 금속층(1263)의 일부를 외부로 노출시킬 수 있습니다.
도 36을 참고하면, 제3-2 개구부(1352)는 제2-2 금속층(1262) 상부에 형성될 수 있다. 즉, 제3-2 개구부(1352)는 제2-2 금속층(1262)을 덮는 제3 절연층(1350) 및 제2 투명층(1270)에 형성되어, 제2-2 금속층(1262)의 일부를 외부로 노출시킬 수 있다.
제3-5 개구부(1355)는 제3 발광부(1300)의 제3 오믹 전극(1330)의 상면을 덮는 제3 절연층(1350)에 형성될 수 있다. 따라서, 제3-5 개구부(1355)는 제3 오믹 전극(1330)의 상부에 위치하여, 제3 오믹 전극(1330)의 일부를 노출하도록 형성될 수 있다.
예를 들어, 제3 개구부(1359)는 플라즈마 에칭, 레이저 에칭과 같은 드라이 에칭 기술로 형성될 수 있다.
본 실시 예에 따르면, 제3 개구부(1359)가 형성될 제2 금속층(1260)의 상부, 제3-1 반도체층(1321)의 상부 및 제3 투명층(1070)의 상부에는 제3 절연층(1350)이 형성되거나 제3 절연층(1350) 및 제2 투명층(1270)이 형성되어 있다. 즉, 제3 개구부(1359)는 동일한 재질로 이루어진 층에 형성될 수 있다. 따라서, 제2 개구부(1259)와 마찬가지로 개구부(1059)를 형성할 때 적용되는 공정을 단순화하여 비용 및 시간을 절약할 수 있다.
도 37 내지 도 39를 참고하면, 제3 금속층(1360)이 형성될 수 있다.
도 37은 제3 금속층(1360)이 형성된 픽셀 소자(1000)의 개략적인 평면도이다. 도 37은 제3 금속층(1360)이 형성된 픽셀 소자(1000)의 일 단면도(F1-F2)이다. 또한, 도 38은 제3 금속층(1360)이 형성된 픽셀 소자(1000)의 타 단면도(F3-F4)이다.
제3 금속층(1360)은 제3-1 금속층 내지 제3-4 금속층(1361, 1362, 1363, 1364)을 포함할 수 있다.
도 38을 참고하면, 제3-1 금속층(1361)은 제3-1 개구부(1351) 및 제3-3 개구부(1353)를 동시에 채우도록 형성될 수 있다. 제3-1 금속층(1361)은 제3-1 개구부(1351)를 통해서 제2-1 금속층(1261)과 접촉되어, 서로 전기적으로 연결될 수 있다. 또한, 제3-1 금속층(1361)은 제3-3 개구부(1353)를 통해서 제3 발광부(1300)의 제3-1 반도체층(1321)과 전기적으로 연결될 수 있다.
또한, 제3-1 금속층(1361)은 제3-1 개구부(1351) 주변의 제3 절연층(1350)의 상면을 덮도록 형성될 수 있다. 또한, 제3-1 금속층(1361)은 제3-3 개구부(1353) 주변의 제3 절연층(1350)의 상면을 덮도록 형성될 수 있다. 즉, 제3-1 금속층(1361)은 제3-1 개구부(1351) 및 제3-3 개구부(1353)를 채울뿐만 아니라 그 주변까지 덮도록 형성될 수 있다.
또한, 제3-1 금속층(1361)은 제2-1 금속층(1261)의 상부에서 제3 발광부(1300)의 제3-1 반도체층(1321)의 상부까지 제3 절연층(1350)을 따라 연장되도록 형성될 수 있다.
본 실시 예에서, 제2 금속층(1260)과 접촉하는 제3 금속층(1360)은 제2 금속층(1260)의 평탄한 상면 상에 형성될 수 있다.
이와 같이, 제3-1 금속층(1361)의 일부는 제2-1 금속층(1261)과 연결되고, 다른 일부는 제3 발광부(1300)의 제3-1 반도체층(1321)과 전기적으로 연결된다. 따라서, 제3-1 금속층(1361)을 통해서 제2 발광부(1200)의 제2-1 반도체층(1221)과 제3 발광부(1300)의 제2-1 반도체층(1221)이 서로 전기적으로 연결될 수 있다.
본 실시 예의 픽셀 소자(1000)는 제1-1 금속층(1161), 제2-1 금속층(1261) 및 제3-1 금속층(1361)이 서로 전기적으로 연결된다. 또한, 제1-1 금속층(1161)은 제1 발광부(1100)의 제1-1 반도체층(1121)과 전기적으로 연결되며, 제2-1 금속층(1261)은 제2 발광부(1200)의 제2-1 반도체층(1221)과 전기적으로 연결되며, 제3-1 금속층(1361)은 제3 발광부(1300)의 제3-1 반도체층(1321)과 전기적으로 연결된다. 따라서, 본 실시 예에 픽셀 소자(1000)는 제1 발광부(1100)의 제1-1 반도체층(1121), 제2 발광부(1200)의 제2-1 반도체층(1221) 및 제3 발광부(1300)의 제3-1 반도체층(1321)이 서로 전기적으로 연결될 수 있다.
따라서, 제1-1 금속층(1161), 제2-1 금속층(1261) 및 제3-1 금속층(1361)은 제1 발광부(1100), 제2 발광부(1200) 및 제3 발광부(1300)를 동시에 전기적으로 연결하는 공통 전극이 될 수 있다.
또한, 제3-1 금속층(1361) 중에서 제3 오믹 전극(1330)의 상부에 형성되어 픽셀 소자(1000)의 외부로 노출된 부분은 공통 전극의 패드가 될 수 있다. 즉, 제3-1 금속층(1361)은 공통 전극 패드가 되며, 외부의 전기 신호는 제3-1 금속층(1361)을 통해 제1 발광부 내지 제3 발광부(1100, 1200, 1300)의 제1-1 반도체층(1121), 제2-1 반도체층(1221) 및 제3-1 반도체층(1321)에 동시에 인가될 수 있다.
제3-3 금속층(1363)은 제3-4 개구부(1354)를 채우도록 형성될 수 있다. 따라서, 제3-3 금속층(1363)은 제3-4 개구부(1354)를 통해서 제2-3 금속층(1263)과 전기적으로 연결될 수 있다.
제3-3 금속층(1363)은 제3-4 개구부(1354)의 주변의 제3 절연층(1350)의 상면을 덮도록 형성될 수 있다. 또한, 제3-3 금속층(1363)은 제2-3 금속층(1263)의 상부에서 제3 오믹 전극(1330)의 상부까지 연장되도록 형성될 수 있다.
본 실시 예의 픽셀 소자(1000)는 제2-3 금속층(1263)과 제3-3 금속층(1363)이 서로 전기적으로 연결된다. 또한, 제2-3 금속층(1263)은 제2 발광부(1200)의 제2 오믹 전극(1230)과 연결된다. 따라서, 제3-3 금속층(1363)은 제2 오믹 전극(1230)과 전기적으로 연결된 제2 발광부(1200)의 제2-2 반도체층(1223)과 전기적으로 연결된다. 여기서, 제2-2 반도체층(1223)에 함께 전기적으로 연결되는 제2-3 금속층(1263)과 제3-3 금속층(1363)은 제2 전극이 될 수 있다.
이때, 제3-3 금속층(1363) 중에서 제3 오믹 전극(1330)의 상부에 형성되어 픽셀 소자(1000)의 외부로 노출된 부분은 제2 발광부(1200)와 연결된 제2 전극 패드가 될 수 있다. 즉, 외부의 전기 신호는 제2 전극 패드인 제3-3 금속층(1363)을 통해서 제2 발광부(1200)의 제2-2 반도체층(1223)에 인가될 수 있다. 본 실시 예에 따르면, 제2 전극 패드인 제3-3 금속층(1363)에 전기 신호가 인가되면, 제2 발광부(1200)가 청색광을 방출할 수 있다.
도 39를 참고하면, 제3-2 금속층(1362)은 일부가 제3-2 개구부(1352)를 채우도록 형성된다. 따라서, 제3-2 금속층(1362)은 제3-2 개구부(1352)를 통해서 제2-2 금속층(1262)과 전기적으로 연결될 수 있다. 이때, 제2-2 금속층(1262)은 제1-2 금속층(1162)과 전기적으로 연결된다. 결국, 제3-2 금속층(1362)은 제1 발광부(1100)의 제1-2 반도체층(1123)과 전기적으로 연결될 수 있다. 여기서, 제1 발광부(1100)의 제1-2 반도체층(1123)과 함께 전기적으로 연결되는 제1-2 금속층(1162), 제2-2 금속층(1262) 및 제3-2 금속층(1362)은 제1 전극이 될 수 있다.
또한, 제3-2 금속층(1362) 중에서 제3 오믹 전극(1330)의 상부에 형성되어 픽셀 소자(1000)의 외부로 노출된 부분은 제1 발광부(1100)와 연결된 제1 전극 패드가 될 수 있다. 즉, 외부의 전기 신호는 제1 전극 패드인 제3-2 금속층(1362)을 통해서 제1 발광부(1100)의 제1-2 반도체층(1123)에 인가될 수 있다. 본 실시 예에 따르면, 제1 전극 패드인 제3-2 금속층(1362)에 전기 신호가 인가되면, 제1 발광부(1100)가 녹색광을 방출할 수 있다.
또한, 제3-2 금속층(1362)은 제3-2 개구부(1352) 주변의 절연층(1050)을 더 덮도록 형성될 수 있다. 또한, 제3-2 금속층(1362)은 다른 일부가 제3 발광부(1300)의 상부에 형성될 수 있다. 더 자세히는, 제3-2 금속층(1362)의 다른 일부는 제3 오믹 전극(1330)의 상부에서 제3 절연층(1350)의 일부를 덮도록 형성될 수 있다.
또한, 제3-2 금속층(1362)은 제2-2 금속층(1262)의 상부에서 제3 오믹 전극(1330)의 상부까지 제3 절연층(1350)을 따라 연장되도록 형성될 수 있다.
제3-4 금속층(1364)은 제3 절연층(1350)의 제3-5 개구부(1355)를 채우도록 형성될 수 있다. 따라서, 제3-4 금속층(1364)은 제3-5 개구부(1355)를 통해서 제3 오믹 전극(1330)과 접촉할 수 있다. 이에, 제3-4 금속층(1364)은 접촉한 제3 오믹 전극(1330)을 통해서 제3 발광부(1300)의 제3-2 반도체층(1323)과 전기적으로 연결될 수 있다. 또한, 제3-4 금속층(1364)은 제3-5 개구부(1355)의 주변의 제3 절연층(1350)을 더 덮도록 형성될 수 있다. 따라서, 제3-4 금속층(1364)의 너비 및 단면적은 제3-5 개구부(1355)의 너비 및 단면적보다 크다.
픽셀 소자(1000)의 외부로 노출된 제3-4 금속층(1364)은 제2 발광부(1200)와 연결된 제3 전극 패드가 될 수 있다. 즉, 외부 전기 신호는 제3 전극 패드인 제3-4 금속층(1364)을 통해서 제3 발광부(1300)의 제3-2 반도체층(1323)에 인가될 수 있다. 본 실시 예에 따르면, 제3 전극 패드인 제3-4 금속층(1364)에 전기 신호가 인가되면, 제3 발광부(1300)가 적색광을 방출할 수 있다.
도 38을 참고하면, 제1-1 반도체층(1121) 상부에 위치하는 제1-1 개구부(1151), 제2-1 반도체층(1221) 상부에 위치하는 제2-3 개구부(1253) 및 제3-1 반도체층(1321) 상부에 위치하는 제3-3 개구부(1353)는 모두 다른 위치에 위치한다. 또한, 제2-3 개구부(1253)의 중심선은 제1-1 개구부(1151)의 중심선과 제3-3 개구부(1353)의 중심선 사이에 위치한다.
또한, 제1-1 반도체층(1121)의 상부에 제2-1 반도체층(1221) 및 제3-1 반도체층(1321)의 일측면이 위치한다. 이때, 제2-1 반도체층(1221)의 일측면은 제1-1 개구부(1151)와 제3-1 반도체층(1321)의 일측면 사이에 위치한다.
따라서, 이 개구부들(1059)을 채우며 서로 전기적으로 연결되는 공통 전극인 제1-1 금속층(1161), 제2-1 금속층(1261) 및 제3-1 금속층(1361)은 각각의 중심이 서로 다른 수직선상 및 수평 선상에 위치에 위치하여 계단 구조를 이루도록 형성될 수 있다.
또한, 서로 전기적으로 연결되는 제2-3 금속층(1263)과 제3-3 금속층(1363)은 각각의 중심이 서로 다른 수직선상 및 수평선상에 위치한다. 따라서, 제2 전극인 제2-3 금속층(1263)과 제3-3 금속층(1363)도 계단 구조를 이루도록 형성될 수 있다.
도 39를 참고하면, 서로 전기적으로 연결되는 제1-2 금속층(1162), 제2-2 금속층(1262) 및 제3-2 금속층(1362)은 각각의 중심이 서로 다른 수직선상 및 수평선상에 위치한다. 따라서, 제1 전극도 계단 구조를 이루도록 형성될 수 있다.
종래에는 제1 발광부 내지 제3 발광부를 제1 베이스에서 멀어질수록 단면적이 감소하도록 형성하고, 전극들을 제1 발광부 내지 제3 발광부의 외측을 따라 형성한다. 이경우, 제1 발광부 내지 제3 발광부의 내측에 전극들이 형성되지 않지만, 제1 발광부 내지 제3 발광부의 발광 면적이 서로 상이하게 된다. 따라서, 픽셀 소자는 색깔별로 서로 상이한 광량을 갖게된다.
본 발명의 제1 실시 예에 따르면, 픽셀 소자(1000)는 도 5의 제1 발광부(1100)의 제1 메사 구조물(1140)의 면적, 도 8의 제2 발광부(1200)의 제2 메사 구조물(1240)의 면적 및 도 11의 제3 발광부(1300)의 제3 메사 구조물(1340)의 면적이 서로 최대한 유사하도록 형성될 수 있다. 즉, 본 발명의 제1 실시 예에 따른 픽셀 소자(1000)는 제1 발광부(1100), 제2 발광부(1200) 및 제3 발광부(1300)의 광이 방출되는 발광면이 각 발광부의 하부에 위치한 금속층(1060)을 제외한 최대 면적을 갖도록 하여, 각 발광부의 발광면의 면적의 차이가 최소화되도록 형성될 수 있다. 따라서, 제1 발광부(1100), 제2 발광부(1200) 및 제3 발광부(1300)에서 서로 유사한 광량의 광을 방출할 수 있다.
또한, 종래에는 제1 금속층 및 제3 금속층을 제1 발광부 및 제3 발광부와 접촉시키기 위해서 제1 발광 구조물 내지 제3 발광 구조물에 홀을 형성하여 도전성 물질을 채우지 않는다. 즉, 제1 발광부 내지 제3 발광부의 내측에 전극들이 형성된다. 이 경우, 제1 발광부 내지 제3 발광부의 발광 면적이 내측에 형성된 전극들에 의해서 감소하게 된다.
그러나 본 발명의 실시 예에 따른 픽셀 소자(1000)는 제1 발광부 내지 제3 발광부(1100, 1200, 1300)의 발광 면적이 전극들에 의해서 감소하는 것을 방지하여, 발광 영역 감소에 의한 휘도 손실을 방지할 수 있다.
또한, 종래에는 제1 발광부 내지 제3 발광부를 모두 적층한 이후에 각 발광부와 전기적 연결의 위한 금속층을 형성하였다. 그러므로, 금속층과 각 발광부의 전기적 연결을 위해 형성되는 개구부를 서로 다른 재질로 이루어진 층에 형성해야 했다.
본 발명의 실시 예에 따른 픽셀 소자(1000)는 개구부들(1059)을 서로 다른 수직선상에 형성하고, 각 발광부를 적층할 때마다 동일한 재질로 이루어진 층에 개구부(1059)를 형성하고, 금속층(1060)을 형성한다. 따라서, 본 실시 예의 픽셀 소자(1000)는 서로 다른 재질로 이루어진 여러 층을 한번에 패터닝하여 개구부(1059)를 형성하지 않아도 되므로, 공정의 편리성이 향상되며, 공정이 더 단순화되고, 비용 및 시간이 절약될 수 있다.
제1 실시 예에 따른 픽셀 소자(1000)를 설명하는 도면에서 각각의 금속층(1060)은 단층 및 단일 재질로 형성된 것으로 도시되어 있다. 그러나 본 실시 예의 금속층(1060)은 다층 구조일 수도 있다. 즉, 금속층(1060)은 복수의 층으로 이루어질 수 있으며, 복수의 층 중에서 적어도 하나의 층은 다른 층과 다른 재질로 형성될 수 있다.
또한, 제1 실시 예에 따른 픽셀 소자(1000)에서 제1 발광부(1100)가 녹색광을 방출하고, 제2 발광부(1200)는 청색광을 방출하고, 제3 발광부(1300)는 적색광을 방출하는 것으로 설명하였지만, 본 발명이 이에 한정되는 것은 아니다. 제1 발광부(1100), 제2 발광부(1200) 및 제3 발광부(1300)는 녹색광, 청색광 및 적색광 중 적어도 하나의 광을 방출하며, 서로 다른 색의 광을 방출할 수 있다. 예를 들어, 제1 발광부(1100)는 청색광을 방출하며, 제2 발광부(1200)는 녹색광을 방출하며, 제3 발광부(1300)는 적색광을 방출할 수도 있다.
도 40 내지 도 42는 본 발명의 제2 실시 예에 따른 픽셀 소자(2000) 설명하기 위한 도면이다. 도 40은 본 발명의 제2 실시 예에 따른 픽셀 소자의 개략적인 평면도이다. 도 41은 본 발명의 제2 실시 예에 따른 픽셀 소자(2000)를 설명하기 위한 일 단면도(G1-G2)이다. 또한, 도 42는 본 발명의 제2 실시 예에 따른 픽셀 소자(2000)를 설명하기 위한 타 단면도(G3-G4)이다.
본 실시 예의 픽셀 소자(2000)는 금속층(2060)이 제1 실시 예의 픽셀 소자(1000)의 금속층(1060)과 구조가 상이하다.
투명층(1070)의 개구부(1059)에 형성된 금속층(2060)은 개구부(1059)의 내벽의 일부 및 바닥면을 덮도록 형성된다. 예를 들어, 증착 기술 방식으로 금속층(2060)을 형성하는 경우, 금속층(2060)은 개구부(1059)의 일 내벽에서 바닥면을 따라 형성되며, 타 내벽의 일부까지 덮도록 형성될 수 있다. 이와 같은 구조로 형성된 금속층(2060)에 의해서 개구부(1059)에서 투명층(1070)의 내벽의 일부가 노출될 수 있다. 즉, 금속층(2060)의 일부는 개구부(1059) 내에서 비대칭 단면을 갖도록 형성될 수 있다.
더 자세히는, 제2-1 금속층(2261) 및 제2-2 금속층(2262) 중에서 제1 투명층(1170)의 제2-1 개구부(1251) 및 제2-2 개구부(1252)에 형성된 부분과 제3-1 금속층(2361), 제3-2 금속층(2362) 및 제3-3 금속층(2363) 중에서 제2 투명층(1270)의 제3-1 개구부(1351), 제3-2 개구부(1352) 및 제3-4 개구부(1354)에 형성된 부분은 각 개구부들(1059)의 내벽 및 바닥면을 따라 형성될 수 있다. 이때, 제2-1 개구부(1251), 제2-2 개구부(1252), 제3-1 개구부(1351), 제3-2 개구부(1352) 및 제3-4 개구부(1354)의 내벽의 일부는 각 개구부들(11059)에 형성된 금속층(2060)에 의해서 외부로 노출될 수 있다. 여기서, 금속층(2060)에 의해서 외부로 노출되는 제2 개구부(1259)의 내벽은 제1 투명층(1170) 및 제2 절연층(1250)이며, 금속층(2060)에 의해서 외부로 노출되는 제3 개구부(1359)의 내벽은 제2 투명층(1270) 및 제3 절연층(1350)이다.
제2 투명층(1270)은 제2-1 개구부(1251) 및 제2-2 개구부(1252)를 채우도록 형성될 수 있다. 따라서, 제2-1 개구부(1251) 및 제2-2 개구부(1252)에서 제1 투명층(1170)의 일부는 제2 금속층(2260)과 접촉할 수 있으며, 다른 일부는 제2 투명층(1270)과 접할 수 있다.
이와 같이, 제2 투명층(1270)은 일부의 제2 개구부(1259)를 채우므로, 제2 개구부(1259) 내에서 제2 금속층(2260)의 단부를 덮을 수 있다. 따라서, 본 실시 예에서, 제2 투명층(1270)은 제2 개구부(1259) 내에서 제2 금속층(2260)의 단부가 박리되는 것을 방지할 수 있다.
또한, 픽셀 소자(2000)는 제3 발광부(1300) 및 제3 금속층(2360) 및 제2 투명층(1270)의 상부에서 이들을 덮도록 형성된 보호층(2080)을 포함할 수 있다. 보호층(2080)은 절연 물질로 형성될 수 있다. 또한, 보호층(2080)은 광을 반사하는 재질로 형성되거나 광을 반사하는 물질을 포함할 수 있다. 또한, 보호층(2080)은 필요에 따라 광이 투과하는 재질로 형성될 수도 있다.
보호층(2080)은 제3 개구부(1359)를 채우도록 형성될 수 있다. 더 자세히는, 보호층(2080)은 제3-1 개구부(2351), 제3-2 개구부(2352) 및 제3-4 개구부(2354)를 채우도록 형성될 수 있다. 따라서, 일부의 제3 개구부(2359)에서 제2 투명층(1270)의 일부는 제3 금속층(2360)과 접촉할 수 있으며, 다른 일부는 보호층(2080)과 접촉할 수 있다.
또한, 보호층(2080)은 일부의 제3 개구부(1359)를 채우므로, 제3 개구부(1359) 내에서 제3 금속층(2360)의 단부를 덮을 수 있다. 따라서, 보호층(2080)은 제3 개구부(1359) 내의 제3 금속층(2360)의 단부가 박리되는 것을 방지할 수 있다.
도 43 내지 도 45는 본 발명의 제3 실시 예에 따른 픽셀 소자(3000) 설명하기 위한 도면이다. 도 43은 본 발명의 제3 실시 예에 따른 픽셀 소자의 개략적인 평면도이다. 도 44는 본 발명의 제3 실시 예에 따른 픽셀 소자(3000)를 설명하기 위한 일 단면도(H1-H2)이다. 또한, 도 45는 본 발명의 제3 실시 예에 따른 픽셀 소자(3000)를 설명하기 위한 타 단면도(H3-H4)이다.
본 실시 예의 픽셀 소자(3000)는 금속층(3060)이 제1 실시 예의 픽셀 소자(1000)의 금속층(1060)과 구조가 상이하다.
투명층(1070)의 개구부(1059)에 형성된 금속층(3060)은 개구부(1059)의 내벽의 일부 및 바닥면을 덮도록 형성된다. 예를 들어, 증착 기술 방식으로 금속층(3060)을 형성하는 경우, 금속층(3060)은 개구부(1059)의 일 내벽에서 바닥면을 따라 형성되되, 바닥면의 일부만 덮도록 형성될 수 있다. 즉, 금속층(3060)의 일부는 개구부(1059) 내에서 비대칭 단면을 갖도록 형성될 수 있다. 이와 같은 구조로 형성된 금속층(3060)에 의해서 개구부(1059)에서 투명층(1070)의 내벽의 일부 및 개구부(1059)의 하부에 위치한 금속층(3060)의 일부가 노출될 수 있다.
더 자세히는, 제2-1 금속층(3261) 및 제2-2 금속층(3262) 중에서 제1 투명층(1170)의 제2-1 개구부(1251) 및 제2-2 개구부(1252)에 형성된 부분과 제3-1 금속층(3361), 제3-2 금속층(3362) 및 제3-3 금속층(3363) 중에서 제2 투명층(1270)의 제3-1 개구부(1351), 제3-2 개구부(1352) 및 제3-4 개구부(1354)에 형성된 부분은 각 개구부들(1059)의 일 내벽 및 바닥면의 일부를 덮도록 내벽 및 바닥면을 따라 형성될 수 있다. 이때, 제2-1 개구부(1251), 제2-2 개구부(1252), 제3-1 개구부(1351), 제3-2 개구부(1352) 및 제3-4 개구부(1354)의 내벽의 일부는 각 개구부들(11059)에 형성된 금속층(3060)에 의해서 외부로 노출될 수 있다. 여기서, 금속층(3060)에 의해서 외부로 노출되는 제2 개구부(1259)의 내벽은 제1 투명층(1170) 및 제2 절연층(1250)이며, 제3 개구부(3359)의 내벽은 제2 투명층(1270) 및 제3 절연층(1350)이다. 또한, 제2-1 개구부(1251), 제2-2 개구부(1252), 제3-1 개구부(1351), 제3-2 개구부(1352) 및 제3-4 개구부(1354)의 하부에 위치한 제1-1 금속층(1161), 제1-2 금속층(1162), 제2-1 금속층(3261), 제2-2 금속층(3262) 및 제2-3 금속층(3263)의 상면의 일부도 외부로 노출될 수 있다.
제2 투명층(1270)은 제2-1 개구부(1251) 및 제2-2 개구부(1252)를 채우도록 형성될 수 있다. 따라서, 제2-1 개구부(1251) 및 제2-2 개구부(1252)에서 제1 투명층(1170)의 일부는 제2 금속층(3260)과 접촉할 수 있으며, 다른 일부는 제2 투명층(1270)과 접할 수 있다. 또한, 제2-1 개구부(1251) 및 제2-2 개구부(1252)에서 제2 투명층(1270)의 일부는 제1 투명층(1170)과 접촉하고, 다른 일부는 제1 금속층(1160)과 접촉하고, 또 다른 일부는 제2 금속층(3260)과 접촉하며, 또 다른 일부는 제2 절연층(1250)과 접촉할 수 있다.
이와 같이, 제2 투명층(1270)은 일부의 제2 개구부(1259)를 채우므로, 제2 개구부(1259) 내에서 제2 금속층(3260)의 단부를 덮을 수 있다. 따라서, 본 실시 예에서, 제2 투명층(1270)은 제2 개구부(1259) 내에서 제2 금속층(3260)의 단부가 박리되는 것을 방지할 수 있다.
또한, 픽셀 소자(3000)는 제3 발광부(1300) 및 제3 금속층(3360) 및 제2 투명층(1270)의 상부에서 이들을 덮도록 형성된 보호층(2080)을 포함할 수 있다. 보호층(2080)은 절연 물질로 형성될 수 있다. 또한, 보호층(2080)은 광을 반사하는 재질로 형성되거나 광을 반사하는 물질을 포함할 수 있다. 또한, 보호층(2080)은 필요에 따라 광이 투과하는 재질로 형성될 수도 있다.
보호층(2080)은 제3 개구부(1359)를 채우도록 형성될 수 있다. 더 자세히는, 보호층(2080)은 제3-1 개구부(3351), 제3-2 개구부(3352) 및 제3-4 개구부(3354)를 채우도록 형성될 수 있다. 따라서, 제3-1 개구부(3351), 제3-2 개구부(3352) 및 제3-4 개구부(3354)에서 보호층(2080)의 일부는 제2 투명층(1270)과 접촉하고, 다른 일부는 제2 금속층(3260)과 접촉하고, 또 다른 일부는 제3 금속층(3360)과 접촉하며, 또 다른 일부는 제3 절연층(1350)과 접촉할 수 있다.
또한, 보호층(2080)은 일부의 제3 개구부(1359)를 채우므로, 제3 개구부(1359) 내에서 제3 금속층(3360)의 단부를 덮을 수 있다. 따라서, 보호층(2080)은 제3 개구부(1359) 내의 제3 금속층(3360)의 단부가 박리되는 것을 방지할 수 있다.
또한, 도 45를 참고하면, 제2-2 개구부(1252)에서 제2-2 금속층(3262)과 접촉하는 제1-2 금속층(1162)의 너비(W3)는 제2 투명층(1270)과 접촉하는 제1-2 금속층(1162)의 너비(W4)보다 클 수 있다. 더 나아가, 제2-2 개구부(1252) 내에서 제1-2 금속층(1162)이 제2-2 금속층(3262)과 접촉하는 면적은 제1-2 금속층(1162)이 제2 투명층(1270)과 접촉하는 면적보다 클 수 있다. 또한, 도 44를 참고하면, 제2-1 개구부(1251)에서 제2-1 금속층(3261)과 접촉하는 제1-1 금속층(1161)의 너비 또는 면적은 제2 투명층(1270)과 접촉하는 제1-1 금속층(1161)의 너비 또는 면적보다 클 수 있다. 또한, 도 44 및 도 45를 참고하면, 제3 개구부(1359)에서 제3 금속층(3360)과 접촉하는 제2 금속층(3260)의 너비 또는 면적은 보호층(2080)과 접촉하는 제2 금속층(3260)의 너비 또는 면적보다 클 수 있다.
도 46 및 도 47은 본 발명의 제4 실시 예에 따른 픽셀 소자(4000) 설명하기 위한 도면이다. 도 46은 본 발명의 제4 실시 예에 따른 픽셀 소자(4000)를 설명하기 위한 일 단면도이다. 더 자세히는, 도 46은 도 2의 평면도를 기준으로 A1-A2에 해당하는 단면도이다. 또한, 도 47은 본 발명의 제4 실시 예에 따른 픽셀 소자(4000)를 설명하기 위한 타 단면도이다. 더 자세히는, 도 47은 도 2의 평면도를 기준으로 A3-A4에 해당하는 단면도이다.
본 실시 예의 픽셀 소자(4000)는 금속층(4060)이 제1 실시 예의 픽셀 소자(1000)와 금속층(1060)의 구조가 상이하다.
본 실시 예에 따른 픽셀 소자(4000)는 개구부(1059)에 형성된 금속층(1060)이 개구부(1059) 내벽을 덮으며, 개구부(1059) 내부를 채우도록 형성된다.
예를 들어, 도 46을 참고하면, 제2-1 금속층(4261), 제3-1 금속층(4361) 및 제3-3 금속층(4363)은 각각 제2-1 개구부(1251), 제3-3 개구부(1353) 및 제3-4 개구부(1354)를 채우도록 형성된다.
또한, 도 47을 참고하면, 제2-2 금속층(4262) 및 제3-2 금속층(4362)은 각각 제2-2 개구부(1252) 및 제3-2 개구부(1352)를 채우도록 형성된다.
이와 같이 금속층(1060)이 개구부(1059)를 채우도록 형성되는 경우, 금속층(1060)은 도금 기술로 형성될 수 있다.
제1 실시 예 및 제4 실시 예의 픽셀 소자(1000, 4000)의 설명을 위한 도면에는 보호층(2080)이 미도시 되었으나, 필요에 의해서 보호층(2080)이 추가될 수 있다.
본 발명의 픽셀 소자는 제1 실시 예 내지 제4 실시 예를 통해 설명한 바와 같이 금속층을 다양한 구조로 형성할 수 있다.
도 48 내지 도 71은 본 발명의 제5 실시 예에 따른 픽셀 소자 및 그 제조 방법을 설명하기 위한 도면들이다.
도 70 및 도 71을 참고하면, 제5 실시 예에 따른 픽셀 소자(5001)는 제1 베이스(1110), 제1 발광부(5000), 제2 발광부(6000) 및 제3 발광부(7000)를 포함할 수 있다. 본 실시 예에 따르면, 제1 발광부(5000)는 녹색광 또는 청색광을 방출하며, 제2 발광부(6000)는 청색광 또는 녹색광을 방출하고, 제3 발광부(7000)는 적색광을 방출할 수 있다. 그러나 본 실시 예에 이에 한정되는 것은 아니다. 제1 발광부(5000), 제2 발광부(6000) 및 제3 발광부(7000)는 녹색광, 청색광, 적색광 중 하나의 광을 방출하며, 서로 다른 색의 광을 방출할 수 있다.
도 48 내지 도 62를 참고하면, 제1 발광부 내지 제3 발광부(5000, 6000, 7000)가 개별적으로 형성될 수 있다.
도 48 내지 도 52는 본 발명의 제5 실시 예의 픽셀 소자(5001)의 제1 발광부(5000) 및 그 제조 방법을 설명하기 위한 도면이다.
도 48 내지 도 52를 참고하면, 제1 베이스(1110) 상에 제1 발광부(5000)가 형성될 수 있다. 제1 발광부(5000)는 제1 반도체 구조물, 제1 오믹 전극(5104), 제1 절연층(5200) 및 제1 금속층(5300)을 포함할 수 있다.
도 48을 참고하면, 제1 베이스(1110) 상에 제1 반도체 구조물을 형성할 수 있다. 제1 반도체 구조물은 제1-1 반도체층(5101), 제1 활성층(5102) 및 제1-2 반도체층(5103)을 포함할 수 있다.
본 실시 예에 따르면, 제1 베이스(1110)는 반도체층을 성장시킬 수 있는 성장 기판일 수 있다. 예를 들어, 제1 베이스(1110)는 사파이어일 수 있다. 최종 제품의 형태에서 제1 베이스(1110)는 반드시 포함되어야 하는 것은 아니며, 제1 베이스(1110)가 제거될 수도 있다.
제1-1 반도체층(5101)은 제1 베이스(1110)의 상부에 형성되며, 제1 활성층(5102)은 제1-1 반도체층(5101) 상부에 형성되며, 제1-2 반도체층(5103)은 제1 활성층(5102) 상부에 형성될 수 있다.
제1 반도체 구조물은 금속 유기 화학 기상 증착(MOCVD) 기술 또는 분자 빔 에피택시(MBE) 기술을 이용하여 형성될 수 있다. 제2 발광부(6000)의 제2 반도체 구조물 및 제3 발광부(7000)의 제3 반도체 구조물 역시 동일한 방식으로 형성될 수 있다.
제1-1 반도체층(5101)은 n형 도전형 반도체층일 수 있고, 제1-2 반도체층(5103)은 p형 도전형 반도체층일 수 있다. 또는 그 반대일 수 있다. 예를 들어, 제1 반도체 구조물은 GaN, InGaN, AlGaN, InAlGaN, GaP, AlGaInP, AlGaP 등과 같은 녹색광 또는 청색광을 방출하는 반도체 물질을 포함할 수 있다.
도 49를 참고하면, 제1 반도체 구조물이 패터닝되어 제1 메사 구조물(5110)을 형성할 수 있다. 제1 활성층(5102) 및 제1-2 반도체층(5103)의 일부가 식각되어 제1-1 반도체층(5101)의 상면 일부가 노출될 수 있다. 식각 공정 이후에 제1-1 반도체층(5101)의 상부에 남아 있는 제1 활성층(5102) 및 제1-2 반도체층(5103)과 제1-1 반도체층(5101)의 일부는 제1 메사 구조물(5110)이 될 수 있다.
제1 메사 구조물(5110)은 측면이 제1-1 반도체층(5101)의 상면을 기준으로 수직인 구조를 갖는다. 그러나 제1 메사 구조물(5110)의 구조가 이에 한정되는 것은 아니다. 예를 들어, 제1 메사 구조물(5110)은 제1 활성층(5102)의 하면에서 제1-2 반도체층(5103)의 상면으로 갈수록 폭 및 단면적이 좁아지는 구조일 수 있다. 즉, 제1 메사 구조물(5110)은 측면이 경사를 갖는 구조를 가질 수 있다. 이후 설명하는 제2 발광부(6000) 및 제3 발광부(7000)의 메사 구조물들 역시 측면이 제1 반도체층의 상면을 기준으로 수직이거나 경사를 갖는 구조로 형성될 수 있다.
본 실시 예에 따르면, 제1 메사 구조물(5110)은 제1 발광 구조물(5111) 및 제1 버퍼 구조물(5112)을 포함할 수 있다. 즉, 제1 메사 구조물(5110)의 일부는 제1 발광 구조물(5111)이 될 수 있으며, 제1 메사 구조물(5110)의 다른 일부는 제1 버퍼 구조물(5112)이 될 수 있다. 제1 발광 구조물(5111)과 제1 버퍼 구조물(5112)은 동일한 평면상에 배치될 수 있다.
제1 버퍼 구조물(5112)은 제1 발광 구조물(5111)과 제1-1 반도체층(5101)을 공유할 수 있다. 따라서 제1 버퍼 구조물(5112)은 제1 발광 구조물(5111)의 제1-1 반도체층(5101)에 전기적으로 연결되는 전극과 전기적으로 연결될 수 있지만 비발광 상태를 유지할 수 있다.
다른 실시 형태로는, 제1 버퍼 구조물(5112)은 제1 발광 구조물(5111)과 이격되어 배치될 수 있으며, 제1 버퍼 구조물(5112)과 제1 발광 구조물(5111) 사이에는 제1 투명층(8100)에 의하여 분리될 수 있다. 따라서 제1 버퍼 구조물(5112)은 전기적으로 절연될 수 있고 비발광 상태를 유지할 수 있다. 따라서 제1 투명층(8100)과 제2 투명층(8200)은 접촉하는 영역이 생길 수 있다.
제1 발광 구조물(5111)은 제1 발광부(5000)에 전기가 공급되면, 광을 방출하는 발광 영역이 될 수 있다. 그러나 제1 버퍼 구조물(5112)은 제1 발광부(5000)에 전기가 공급되어도 광을 방출하지 않는다. 제1 버퍼 구조물(5112)은 제1 발광 구조물(5111)과 이격되어 제1 발광 구조물(5111)의 발광과 상관없이 비발광 상태를 유지할 수 있다.
도 48을 참고하면, 제1 베이스(1110) 또는 제1-1 반도체층(5101)의 상면을 9개 영역(3x3)으로 구분할 수 있다. 9개 영역은 제1-1 영역 내지 제1-9 영역(R11, R12, R13, R14, R15, R16, R17, R18, R19)이 될 수 있다.
제1 발광 구조물(5111)은 제1-4 영역(R14), 제1-6 영역(R16), 제1-8 영역(R18) 및 중앙인 제1-5 영역(R15) 상에 형성되며, 각 영역에 형성된 제1 발광 구조물들(5111)은 서로 연결되어 있다. 즉, 제1 발광 구조물(5111)은 중심부인 제1-5 영역(R15)에서 각기 다른 방향으로 연장된 복수의 영역들로 형성된다.
제1 버퍼 구조물(5112)은 제1 발광 구조물(5111)이 형성되지 않은 영역에 위치할 수 있다. 제1 버퍼 구조물(5112)은 제1 베이스(1110)의 평면을 기준으로 각각의 모서리에 위치할 수 있다. 제1 버퍼 구조물(5112)은 제1 베이스(1110) 또는 제1-1 반도체층(5101)의 모서리 각각에 인접하게 형성된 제1-1 버퍼 구조물(5115), 제1-2 버퍼 구조물(5116), 제1-3 버퍼 구조물(5117) 및 제1-4 버퍼 구조물(5118)을 포함할 수 있다. 도 49를 참고하면, 제1-1 버퍼 구조물(5115)은 제1-1 영역(R11) 상에 형성되며, 제1-2 버퍼 구조물(5116)은 제1-3 영역(R13) 상에 형성되며, 제1-3 버퍼 구조물(5117)은 제1-7 영역(R17) 상에 형성되며, 제1-4 버퍼 구조물(5118)은 제1-9 영역(R19) 상에 형성될 수 있다.
제1 버퍼 구조물(5112)을 기준으로 제1 발광 구조물(5111)은 제1 버퍼 구조물들(5112) 사이에 위치하는 것이다. 도 49를 참고하면, 제1 발광 구조물(5111)은 제1-3 버퍼 구조물(5117)과 제1-4 버퍼 구조물(5118) 사이인 제1-8 영역(R18), 제1-1 버퍼 구조물(5115)과 제1-3 버퍼 구조물(5117) 사이인 제1-4 영역(R14), 제1-2 버퍼 구조물(5116)과 제1-4 버퍼 구조물(5118) 사이인 제1-6 영역(R16) 및 중앙인 제1-5 영역(R15)에 형성되며, 각 영역에 형성된 발광 구조물은 서로 연결되어 있다.
제1 버퍼 구조물(5112)과 제1 발광 구조물(5111)은 동일한 식각 공정을 통해 형성되어 각각의 상면은 서로 동일한 높이를 가질 수 있다.
본 실시 예에서 제1 발광부(5000)는 제1 버퍼 구조물(5112)을 복수로 구비하지만, 제1 발광 구조물(5111)은 단수로 구비한다. 그러나 제1 발광부(5000)의 구조가 이에 한정되는 것은 아니며, 제1 발광 구조물(5111)을 복수로 구비하거나 제1 버퍼 구조물(5112)을 단수로 구비할 수도 있다.
도 50을 참고하면, 제1 발광 구조물(5111) 상에 제1 오믹 전극(5104)이 형성될 수 있다. 더 자세히는, 제1 발광 구조물(5111)의 제1-2 반도체층(5103)의 상면을 덮도록 제1 오믹 전극(5104)이 형성될 수 있다.
제1 오믹 전극(5104)은 제1 발광 구조물(5111)에서 방출되는 광에 대해 높은 투과율과 높은 전기전도성을 가질 수 있다. 예를 들어, 제1 오믹 전극(5104)은 투명 전극 일 수 있다. 더 나아가, 제1 오믹 전극(5104)은 ITO (Indium Tin Oxide)일 수 있다. 본 실시 예에서 제1 발광 구조물(5111)은 제1 활성층(5102) 및 제1-2 반도체층(5103)뿐만 아니라 제1 오믹 전극(5104)도 포함될 수 있다. 즉, 제1 메사 구조물(5110)에 제1 오믹 전극(5104)도 포함될 수 있다.
제1 오믹 전극(5104)이 제1 발광 구조물(5111)의 제1-2 반도체층(5103)의 상부에만 형성되지만, 이에 본 실시 예가 한정되는 것은 아니다. 제1 발광 구조물(5111)의 제1-2 반도체층(5103)의 상부에 제1 오믹 전극(5104)이 형성될 때, 제1 버퍼 구조물(5112)의 제1-2 반도체층(5103)의 상부에도 제1 오믹 전극(5104)이 형성될 수도 있다.
도 51을 참고하면, 제1 절연층(5200)이 형성될 수 있다. 제1 절연층(5200)은 제1 메사 구조물(5110) 및 제1 메사 구조물(5110)에 의해서 외부로 노출된 제1-1 반도체층(5101)을 덮도록 형성될 수 있다.
제1 절연층(5200)은 광 투과 물질로 형성될 수 있다. 예를 들어, 제1 절연층(5200)은 SiO2 와 같은 실리콘 산화물, Si3N4와 같은 실리콘 질화물, 또는 실리콘산질화물로 형성될 수 있다.
제1 절연층(5200)은 제1 개구부(5210)를 포함할 수 있다. 또한, 제1 개구부(5210)는 제1-1 반도체층(5101)을 노출시키는 제1-1 개구부(5211) 및 제1 오믹 전극(5104)을 노출시키는 제1-2 개구부(5212)를 포함할 수 있다.
도 51을 참고하면, 제1-1 개구부(5211)는 제1-1 버퍼 구조물(5115)과 제1-2 버퍼 구조물(5116) 사이에서 제1-1 반도체층(5101)의 상부에 위치할 수 있다. 또한, 제1-2 개구부(5212)는 제1-3 버퍼 구조물(5117)과 제1-4 버퍼 구조물(5118) 사이에서 제1 발광 구조물(5111)의 제1 오믹 전극(5104)의 상부에 위치할 수 있다.
도 52를 참고하면, 제1 금속층(5300)이 형성될 수 있다. 제1 금속층(5300)은 제1 절연층(5200)의 제1 개구부(5210)를 채우도록 형성될 수 있다.
제1 금속층(5300)은 전도성 물질로 형성될 수 있다. 예를 들어, 제1 금속층(5300)은 적어도 하나의 금속으로 형성될 수 있다. 또한, 제1 금속층(5300)은 단층 또는 다층으로 형성될 수 있다.
제1 금속층(5300)은 제1-1 금속층(5301) 및 제1-2 금속층(5302)을 포함할 수 있다.
제1-1 금속층(5301)은 제1-1 개구부(5211)를 채우도록 형성되어 제1-1 반도체층(5101)과 접촉할 수 있다. 따라서, 제1-1 금속층(5301)은 제1-1 반도체층(5101)과 전기적으로 연결될 수 있다. 또한, 제1-1 금속층(5301)은 제1-1 개구부(5211)에 인접한 제1 절연층(5200)의 상면을 더 덮도록 형성될 수 있다. 즉, 제1-1 금속층(5301)의 상면의 단면적 또는 너비는 제1-1 개구부(5211)의 단면적 또는 너비보다 클 수 있다.
제1-2 금속층(5302)은 제1-2 개구부(5212)를 채우도록 형성되어 제1 오믹 전극(5104)과 접촉할 수 있다. 따라서, 제1-2 금속층(5302)은 제1 오믹 전극(5104) 및 제1-2 반도체층(5103)과 전기적으로 연결될 수 있다. 또한, 제1-2 금속층(5302)은 제1-2 개구부(5212)에 인접한 제1 절연층(5200)의 상면을 더 덮도록 형성될 수 있다. 즉, 제1-2 금속층(5302)의 상면의 단면적 또는 너비는 제1-2 개구부(5212)의 단면적 또는 너비보다 클 수 있다.
제1-1 반도체층(5101)과 연결된 제1-1 금속층(5301) 및 제1 발광 구조물(5111)과 연결된 제1-2 금속층(5302)을 통해서 전기가 공급되면, 제1 발광 구조물(5111)을 통과하는 전류 흐름에 의해 제1 발광 구조물(5111)에서 광이 방출될 수 있다. 그러나 제1 버퍼 구조물(5112)에는 전류 흐름이 형성되지 않으므로, 제1 버퍼 구조물(5112)은 제1 발광부(5000)로 전기가 공급되어도 비발광 상태를 유지할 수 있다.
제1 베이스(1110)가 성장 기판으로 한정되는 것은 아니다. 제1 베이스(1110)는 실리콘, 에폭시 등과 같은 광 투과성 재료로 형성될 수도 있다. 예를 들어, 성장 기판에 제1 발광부(5000)가 형성된 이후, 성장 기판이 제거되고, 광 투과성 재료인 제1 베이스(1110)상에 제1 발광부(5000)가 배치될 수도 있다.
도 53 내지 도 57은 본 발명의 제5 실시 예의 픽셀 소자(5001)의 제2 발광부(6000) 및 그 제조 방법을 설명하기 위한 도면이다.
도 53 내지 도 57을 참고하면, 제2 베이스(1210) 상에 제2 발광부(6000)가 형성될 수 있다. 제2 발광부(6000)는 제2 반도체 구조물, 제2 오믹 전극(6104), 제2 절연층(6200) 및 제2 금속층(6300)을 포함할 수 있다.
도 53 및 도 54를 참고하면, 제2 베이스(1210) 상에 제2 반도체 구조물을 형성할 수 있다. 제2 반도체 구조물은 제2-1 반도체층(6101), 제2 활성층(6102) 및 제2-2 반도체층(6103)을 포함할 수 있다.
본 실시 예에 따르면, 제2 베이스(1210)는 반도체층을 성장시킬 수 있는 성장 기판일 수 있다. 예를 들어, 제2 베이스(1210)는 사파이어일 수 있다.
반도체 구조물은 금속 유기 화학 기상 증착(MOCVD) 기술 또는 분자 빔 에피택시(MBE) 기술을 이용하여 형성될 수 있다. 제2 발광부(6000)의 제2 반도체 구조물 및 제3 발광부(7000)의 제3 반도체 구조물 역시 동일한 방식으로 형성될 수 있다.
제2-1 반도체층(6101)은 n형 도전형 반도체층일 수 있고, 제2-2 반도체층(6103)은 p형 도전형 반도체층일 수 있다. 또는 그 반대일 수 있다. 예를 들어, 제2 반도체 구조물은 GaN, InGaN, AlGaN, InAlGaN, ZnSe 등과 같은 청색광 또는 녹색광을 방출하는 반도체 물질을 포함할 수 있다.
도 53을 참고하면, 제2 베이스(1210) 상에 제2-1 반도체층(6101)이 형성될 수 있다. 이때, 도 53에 도시된 바와 같이, 제2-1 반도체층(6101)은 추후에 제2 발광부(6000)가 제1 발광부(5000) 상부에 배치될 때, 제1 발광부(5000)의 제1 금속층(5300)의 상부에 해당하는 영역을 제외한 영역에 형성될 수 있다.
도 54를 참고하면, 제2-1 반도체층(6101) 상부에 제2 활성층(6102) 및 제2-2 반도체층(6103)으로 이루어진 제2 메사 구조물(6110)이 형성될 수 있다. 제2 메사 구조물(6110)은 제2-1 반도체층(6101)의 상면의 일부는 덮으며, 상면의 다른 일부는 노출하도록 형성될 수 있다. 제2 메사 구조물(6110)은 제2-1 반도체층(6101)의 상면을 기준으로 수직 또는 경사진 측면을 갖는 구조로 형성될 수 있다.
제2 메사 구조물(6110)은 제2 발광 구조물(6111) 및 제2 버퍼 구조물(6112)을 포함할 수 있다.
제2 발광 구조물(6111)은 픽셀 소자(5001) 또는 제2 발광부(6000)에 전기가 공급되면, 광을 방출하는 발광 영역이 될 수 있다. 그러나 제2 버퍼 구조물(6112)은 제2 발광부(6000)에 전기가 공급되어도 광을 방출하지 않는다. 제2 버퍼 구조물(6112)은 제2 발광 구조물(6111)과 이격되어 제2 발광 구조물(6111)의 발광과 상관없이 비발광 상태를 유지할 수 있다.
제2 발광 구조물(6111)과 제2 버퍼 구조물(6112)은 서로 다른 영역에 형성된다. 더 자세히는 제2 버퍼 구조물(6112)은 제2 발광 구조물(6111)이 형성되지 않은 영역에 형성될 수 있다. 제2 발광 구조물(6111)과 제2 버퍼 구조물(6112)은 동일한 평면상에 배치될 수 있다.
제2 버퍼 구조물(6112)은 제2 발광 구조물(6111)과 제2-1 반도체층(6101)을 공유할 수 있다. 따라서 제2 버퍼 구조물(6112)은 제2 발광 구조물(6111)의 제2-1 반도체층(6101)에 전기적으로 연결되는 전극과 전기적으로 연결될 수 있지만 비발광 상태를 유지할 수 있다.
다른 실시 형태로는, 제2 버퍼 구조물(6112)은 제2 발광 구조물(6111)과 이격되어 배치될 수 있으며, 제2 버퍼 구조물(6112)과 제2 발광 구조물(6111) 사이에는 제2 투명층(8200)에 의하여 분리될 수 있다. 따라서 제2 버퍼 구조물(6112)은 전기적으로 절연될 수 있고 비발광 상태를 유지할 수 있다. 따라서 제1 투명층(8100)과 제2 투명층(8200)은 접촉하는 영역이 생길 수 있고, 제2 투명층(8200)과 제3 투명층(8300)은 접촉하는 영역이 생길 수 있다.
도 54를 참고하면, 제2 베이스(1210)의 상면을 9개 영역으로 구분할 수 있다. 9개 영역은 도 48에서와 유사하게 제2-1 영역 내지 제2-9 영역(R21, R22, R23, R24, R25, R26, R27, R28, R29)이 될 수 있다.
제2 버퍼 구조물(6112)은 제2-1 버퍼 구조물(6115), 제2-2 버퍼 구조물(6116) 및 제2-3 버퍼 구조물(6117)을 포함할 수 있다. 도 54를 참고하면, 제2-1 버퍼 구조물(6115)은 제2-1 영역(R21) 상에 형성되며, 제2-2 버퍼 구조물(6116)은 제2-7 영역(R27) 상에 형성되며, 제2-3 버퍼 구조물(6117)은 제2-9 영역(R29) 상에 형성될 수 있다. 이때, 제2 발광부(6000)가 제1 발광부(5000) 상에 배치되면, 제2-1 버퍼 구조물(6115)은 제1-1 버퍼 구조물(5115)의 상부에 위치하고, 제2-2 버퍼 구조물(6116)은 제1-3 버퍼 구조물(5117)의 상부에 위치하며, 제2-3 버퍼 구조물(6117)은 제1-4 버퍼 구조물(5118)의 상부에 위치할 수 있다.
제2-1 발광 구조물(6111)은 제2-1 반도체층(6101) 상면에서 제2 버퍼 구조물(6112)이 형성되지 않은 영역에 형성될 수 있다. 즉, 도 54를 참고하면, 제2 발광 구조물(6111)은 제2-3 영역(R23), 제2-4 영역(R24), 제2-5 영역(R25) 및 제2-6 영역(R26)에 형성되며, 각 영역에 형성된 제2 발광 구조물들(6111)은 서로 연결되어 있다. 즉, 제2 발광 구조물(6111)은 중심부인 제2-5 영역(R25)에서 각기 다른 방향으로 연장된 복수의 영역들로 형성된다.
제2 버퍼 구조물(6112)과 제2 발광 구조물(6111)은 동일한 식각 공정을 통해 형성되어 각각의 상면은 서로 동일한 높이를 가질 수 있다.
본 실시 예에서 제2 발광부(6000)는 제2 버퍼 구조물(6112)을 복수로 구비하지만, 제2 발광 구조물(6111)은 단수로 구비한다. 그러나 제2 발광부(6000)의 구조가 이에 한정되는 것은 아니며, 제2 발광 구조물(6111)을 복수로 구비하거나 제2 버퍼 구조물(6112)을 단수로 구비할 수도 있다.
도 55를 참고하면, 제2 발광 구조물(6111) 상에 제2 오믹 전극(6104)이 형성될 수 있다. 더 자세히는, 제2 발광 구조물(6111)의 제2-2 반도체층(6103)의 상면을 덮도록 제2 오믹 전극(6104)이 형성될 수 있다.
제2 오믹 전극(6104)은 제2 발광 구조물(6111)에서 방출되는 광에 대해 높은 투과율과 높은 전기전도성을 가질 수 있다. 예를 들어, 제2 오믹 전극(6104)은 투명 전극 일 수 있다. 더 나아가, 제2 오믹 전극(6104)은 ITO (Indium Tin Oxide)일 수 있다. 본 실시 예에서 제2 발광 구조물(6111)은 제2 활성층(6102) 및 제2-2 반도체층(6103)뿐만 아니라 제2 오믹 전극(6104)도 포함될 수 있다. 즉, 제2 메사 구조물(6110)에 제2 오믹 전극(6104)도 포함될 수 있다.
도 55에서는 제2 오믹 전극(6104)이 제2 발광 구조물(6111)의 제2-2 반도체층(6103)의 상부에만 형성되지만, 이에 본 실시 예가 한정되는 것은 아니다. 제2 오믹 전극(6104)은 제2 발광 구조물(6111)뿐만 아니라 제2 버퍼 구조물(6112)의 상면에도 형성될 수 있다.
도 56을 참고하면, 제2 절연층(6200)이 형성될 수 있다. 제2 절연층(6200)은 제2 메사 구조물(6110) 및 제2 메사 구조물(6110)에 의해서 외부로 노출된 제2-1 반도체층(6101)을 덮도록 형성될 수 있다.
제2 절연층(6200)은 광 투과 물질로 형성될 수 있다. 예를 들어, 제2 절연층(6200)은 SiO2 와 같은 실리콘 산화물, Si3N4와 같은 실리콘 질화물, 또는 실리콘산질화물로 형성될 수 있다.
제2 절연층(6200)은 제2 개구부(6210)를 포함할 수 있다. 또한, 제2 개구부(6210)는 제2-1 개구부(6211), 제2-2 개구부(6212) 및 제2-3 개구부(6213)를 포함할 수 있다.
도 56을 참고하면, 제2-1 개구부(6211)는 제2-1 버퍼 구조물(6115)의 일측에서 서로 마주하는 제2-1 반도체층(6101)과 제2 발광 구조체의 측면 사이에 형성될 수 있다. 또한, 제2-2 개구부(6212)는 제2-2 버퍼 구조물(6116)의 일측에서 서로 마주하는 제2-1 반도체층(6101)의 측면들 사이에 형성될 수 있다. 즉, 제2-1 개구부(6211)와 제2-2 개구부(6212)는 제2 반도체 구조물들이 형성되지 않은 영역에 형성되어 제2 베이스(1210)의 상면을 노출시키도록 형성될 수 있다.
또한, 제2-1 개구부(6211)는 도 56에 도시된 바와 같이, 제2-1 반도체층(6101)의 일측면의 일부를 노출하도록 형성될 수 있다.
제1 발광부(5000) 상부에 제2 발광부(6000)가 배치되면, 제2-1 개구부(6211)는 적어도 일부가 제1-1 개구부(5211)의 상부 또는 제1-1 금속층(5301)의 상부에 위치하도록 형성될 수 있다. 또한, 제2-2 개구부(6212)는 적어도 일부가 제1-2 개구부(5212)의 상부 또는 제1-2 금속층(5302)의 상부에 위치하도록 형성될 수 있다.
제2-3 개구부(6213)는 제2 발광 구조물(6111)의 제2 오믹 전극(6104)의 상부에 위치할 수 있다. 따라서, 제2-3 개구부(6213)는 제2 발광 구조물(6111)의 제2 오믹 전극(6104)의 상면을 노출시키도록 형성될 수 있다. 또한, 제1 발광부(5000) 상부에 제2 발광부(6000)가 배치되면, 제2-3 개구부(6213)는 제1 발광부(5000)의 제1-2 버퍼 구조물(5116) 상부에 위치하도록 형성될 수 있다.
도 57을 참고하면, 제2 금속층(6300)이 형성될 수 있다. 제2 금속층(6300)은 제2 절연층(6200)의 제2 개구부(6210)를 채우도록 형성될 수 있다.
제2 금속층(6300)은 전도성 물질로 형성될 수 있다. 예를 들어, 제2 금속층(6300)은 적어도 하나의 금속으로 형성될 수 있다. 또한, 제2 금속층(6300)은 단층 또는 다층으로 형성될 수 있다.
제2 금속층(6300)은 제2-1 금속층(6301), 제2-2 금속층(6302) 및 제2-3 금속층(6303)을 포함할 수 있다.
제2-1 금속층(6301)은 제2-1 개구부(6211)를 채우도록 형성될 수 있다. 이때, 제2-1 금속층(6301)은 제2-1 반도체층(6101)의 일측면의 일부를 노출하는 제2-1 개구부(6211)에 의해서 제2-1 반도체층(6101)과 접촉할 수 있다. 즉, 제2-1 금속층(6301)은 제2-1 반도체층(6101)과 전기적으로 연결될 수 있다. 또한, 제2-1 금속층(6301)은 제2-1 개구부(6211)에 인접한 제2 절연층(6200)의 상면을 더 덮도록 형성될 수 있다. 즉, 제2-1 금속층(6301)의 상면의 단면적 또는 너비는 제2-1 개구부(6211)의 단면적 또는 너비보다 클 수 있다.
제2-2 금속층(6302)은 제2-2 개구부(6212)를 채우도록 형성될 수 있다. 또한, 제2-2 금속층(6302)은 제2-2 개구부(6212)에 인접한 제2 절연층(6200)의 상면을 더 덮도록 형성될 수 있다. 즉, 제2-2 금속층(6302)의 상면의 단면적 또는 너비는 제2-2 개구부(6212)의 단면적 또는 너비보다 클 수 있다.
제2-3 금속층(6303)은 제2-3 개구부(6213)를 채우도록 형성될 수 있다. 이때, 제2-3 금속층(6303)은 제2 오믹 전극(6104)과 접촉할 수 있다. 따라서, 제2-3 금속층(6303)은 제2 오믹 전극(6104) 및 제2-2 반도체층(6103)과 전기적으로 연결될 수 있다. 또한, 제2-3 금속층(6303)은 제2-3 개구부(6213)에 인접한 제2 절연층(6200)의 상면을 더 덮도록 형성될 수 있다. 즉, 제2-3 금속층(6303)의 상면의 단면적 또는 너비는 제2-3 개구부(6213)의 단면적 또는 너비보다 클 수 있다.
제2-1 반도체층(6101)과 연결된 제2-1 금속층(6301) 및 제2 발광 구조물(6111)과 연결된 제2-3 금속층(6303)을 통해서 전기가 공급되면, 제2 발광 구조물(6111)에서 광이 방출될 수 있다. 그러나 제2 버퍼 구조물(6112)에는 전류 흐름이 형성되지 않으므로, 제2 버퍼 구조물(6112)은 제2 발광부(6000)로 전기가 공급되어도 비발광 상태를 유지할 수 있다.
도 58 내지 도 62는 본 발명의 제5 실시 예의 픽셀 소자(5001)의 제3 발광부(7000) 및 그 제조 방법을 설명하기 위한 도면이다.
도 58 내지 도 62를 참고하면, 제3 베이스(1310) 상에 제3 발광부(7000)가 형성될 수 있다. 제3 발광부(7000)는 제3 반도체 구조물, 제3 오믹 전극(7104), 제3 절연층(7200) 및 제3 금속층(7300)을 포함할 수 있다.
도 58 및 도 59를 참고하면, 제3 베이스(1310) 상에 제3 반도체 구조물을 형성할 수 있다. 제3 반도체 구조물은 제3-1 반도체층(7101), 제3 활성층(7102) 및 제3-2 반도체층(7103)을 포함할 수 있다.
본 실시 예에 따르면, 제3 베이스(1310)는 반도체층을 성장시킬 수 있는 성장 기판일 수 있다. 예를 들어, 제3 베이스(1310)는 사파이어일 수 있다.
제3 반도체 구조물은 금속 유기 화학 기상 증착(MOCVD) 기술 또는 분자 빔 에피택시(MBE) 기술을 이용하여 형성될 수 있다. 제3 발광부(7000)의 제3 반도체 구조물 및 제3 발광부(7000)의 제3 반도체 구조물 역시 동일한 방식으로 형성될 수 있다.
제3-1 반도체층(7101)은 n형 도전형 반도체층일 수 있고, 제3-2 반도체층(7103)은 p형 도전형 반도체층일 수 있다. 또는 그 반대일 수 있다. 예를 들어, 제3 반도체 구조물은 AlGaAs, GaAsP, AlGaInP, GaP 등과 같은 적색광을 방출하는 반도체 물질을 포함할 수 있다.
도 58을 참고하면, 제3 베이스(1310) 상에 제3-1 반도체층(7101)이 형성될 수 있다. 이때, 도 58에 도시된 바와 같이, 제3-1 반도체층(7101)은 추후에 제3 발광부(7000)가 제1 발광부(5000) 및 제2 발광부(6000) 상부에 배치될 때, 제1 발광부(5000)의 제1 금속층(5300)의 상부에 해당하는 영역을 제외한 영역에 형성될 수 있다.
도 58 및 도 59를 참고하면, 제3 베이스(1310)의 상면을 9개 영역으로 구분할 수 있다. 9개 영역은 제3-1 영역 내지 제3-9 영역(R31, R32, R33, R34, R35, R36, R37, R38, R39)이 될 수 있다.
도 58을 참고하면, 제3-1 반도체층(7101)은 제3-1 영역(R31), 제3-4 내지 제3-7 영역(R34, R35, R36, R37) 및 제3-9 영역(R39) 상에 형성되며, 이 영역들에 형성된 제3-1 반도체층(7101)은 서로 연결될 수 있다. 또한, 제3-1 반도체층(7101)은 제3-3 영역(R33)의 내측에 형성되며, 다른 제3-1 반도체층(7101)과 이격되도록 형성될 수 있다.
도 59를 참고하면, 제3-1 반도체층(7101) 상부에 제3 활성층(7102) 및 제3-2 반도체층(7103)으로 이루어진 제3 메사 구조물(7110)이 형성될 수 있다. 제3 메사 구조물(7110)은 제3-1 반도체층(7101)의 상면의 일부는 덮으며, 상면의 다른 일부는 노출하도록 형성될 수 있다. 제3 메사 구조물(7110)은 제3-1 반도체층(7101)의 상면을 기준으로 수직 또는 경사진 측면을 갖는 구조로 형성될 수 있다.
제3 메사 구조물(7110)은 제3 발광 구조물(7111) 및 제3 버퍼 구조물(7112)을 포함할 수 있다.
제3 발광 구조물(7111)은 픽셀 소자(5001) 또는 제3 발광부(7000)에 전기가 공급되면, 광을 방출하는 발광 영역이 될 수 있다. 그러나 제3 버퍼 구조물(7112)은 제3 발광부(7000)에 전기가 공급되어도 광을 방출하지 않는다. 제3 버퍼 구조물(7112)은 제3 발광 구조물(7111)과 이격되어 제3 발광 구조물(7111)의 발광과 상관없이 비발광 상태를 유지할 수 있다.
제3 발광 구조물(7111)과 제3 버퍼 구조물(7112)은 서로 다른 영역에 형성된다. 더 자세히는 제3 버퍼 구조물(7112)은 제3 발광 구조물(7111)이 형성되지 않은 영역에 형성될 수 있다. 제3 발광 구조물(7111)과 제3 버퍼 구조물(7112)은 동일한 평면상에 배치될 수 있다.
제3 버퍼 구조물(7112)은 제3 발광 구조물(7111)과 제3-1 반도체층(7101)을 공유할 수 있다. 따라서 제3 버퍼 구조물(7112)은 제3 발광 구조물(7111)의 제3-1 반도체층(7101)에 전기적으로 연결되는 전극과 전기적으로 연결될 수 있지만 비발광 상태를 유지할 수 있다.
다른 실시형태로는, 제3 버퍼 구조물(7112)은 제3 발광 구조물(7111)과 이격되어 배치될 수 있으며, 제3 버퍼 구조물(7112)과 제3 발광 구조물(7111) 사이에는 제3 투명층(8300)에 의하여 분리될 수 있다. 따라서 제3 버퍼 구조물(7112)은 전기적으로 절연될 수 있고 비발광 상태를 유지할 수 있다. 따라서 제3 투명층(8300)과 제2 투명층(8200)은 접촉하는 영역이 생길 수 있다.
제3 버퍼 구조물(7112)은 제3-1 버퍼 구조물(7115), 제3-2 버퍼 구조물(7116) 및 제3-3 버퍼 구조물(7117)을 포함할 수 있다. 도 59를 참고하면, 제3-1 버퍼 구조물(7115)은 제3-1 영역(R31)의 내측 상에 형성되며, 제3-2 버퍼 구조물(7116)은 제3-3 영역(R33)의 내측 상에 형성되며, 제3-3 버퍼 구조물(7117)은 제3-9 영역(R39)의 내측 상에 형성될 수 있다. 이때, 제3 발광부(7000)가 제1 발광부(5000) 및 제2 발광부(6000)의 상부에 배치되면, 제3-1 버퍼 구조물(7115)은 제1-1 버퍼 구조물(5115) 및 제2-1 버퍼 구조물(6115)의 상부에 위치할 수 있다. 또한, 제3-2 버퍼 구조물(7116)은 제1-2 버퍼 구조물(5116)의 상부에 위치할 수 있다. 또한, 제3-3 버퍼 구조물(7117)은 제1-4 버퍼 구조물(5118) 및 2-3 버퍼 구조물의 상부에 위치할 수 있다.
제3 발광 구조물(7111)은 제3-1 반도체층(7101) 상면에서 제3 버퍼 구조물(7112)이 형성되지 않은 영역에 형성될 수 있다. 즉, 도 59를 참고하면, 제3 발광 구조물(7111)은 제3-4 내지 제3-7 영역(R34, R35, R36, R37)에 형성되며, 각 영역에 형성된 제3 발광 구조물들(7111)은 서로 연결되어 있다.
제3 버퍼 구조물(7112)과 제3 발광 구조물(7111)은 동일한 식각 공정을 통해 형성되어 서로 동일한 높이를 가질 수 있다.
본 실시 예에서 제3 발광부(7000)는 제3 버퍼 구조물(7112)을 복수로 구비하지만, 제3 발광 구조물(7111)은 단수로 구비한다. 그러나 제3 발광부(7000)의 구조가 이에 한정되는 것은 아니며, 제3 발광 구조물(7111)을 복수로 구비하거나 제3 버퍼 구조물(7112)을 단수로 구비할 수도 있다.
도 60을 참고하면, 제3 메사 구조물(7110) 상에 제3 오믹 전극(7104)이 형성될 수 있다. 즉, 제3 오믹 전극(7104)은 제3-2 반도체층(7103)을 덮도록 형성될 수 있다.
제3 오믹 전극(7104)은 높은 전기전도성을 가질 수 있다. 또한, 제3 오믹 전극(7104)은 제3 발광 구조물(7111)에서 방출되는 광에 대해 높은 광 투과성을 가질 수도 있다. 예를 들어, 제3 오믹 전극(7104)은 투명 전극 일 수 있다. 더 나아가, 제3 오믹 전극(7104)은 ITO (Indium Tin Oxide)일 수 있다. 본 실시 예에서 제3 메사 구조물(7110)은 제3 활성층(7102) 및 제3-2 반도체층(7103)뿐만 아니라 제3 오믹 전극(7104)도 포함될 수 있다.
도 60에서는 제3 오믹 전극(7104)이 제3-2 반도체층(7103) 전체 상면에 형성되지만, 제3 버퍼 구조물(7112)의 제3-2 반도체층(7103)의 상면에서는 생략될 수도 있다. 즉, 제3 오믹 전극(7104)은 제3 발광 구조물(7111)의 제3-2 반도체층(7103)의 상부에만 형성될 수도 있다.
도 61을 참고하면, 제3 절연층(7200)이 형성될 수 있다. 제3 절연층(7200)은 제3 메사 구조물(7110) 및 제3 메사 구조물(7110)에 의해서 외부로 노출된 제3-1 반도체층(7101)을 덮도록 형성될 수 있다.
제3 절연층(7200)은 광 투과 물질로 형성될 수 있다. 예를 들어, 제3 절연층(7200)은 SiO2 와 같은 실리콘 산화물, Si3N4와 같은 실리콘 질화물, 또는 실리콘산질화물로 형성될 수 있다.
제3 절연층(7200)은 제3 개구부(7210)를 포함할 수 있다. 또한, 제3 개구부(7210)는 제3-1 개구부(7211), 제3-2 개구부(7212), 제3-3 개구부(7213) 및 제3-4 개구부(7214)를 포함할 수 있다.
도 61을 참고하면, 제3-1 개구부(7211)는 제3-1 버퍼 구조물(7115)의 일측에서 서로 마주하는 제3-1 반도체층(7101)과 제3 발광 구조체의 측면들 사이에 형성될 수 있다. 또한, 제2 발광부(6000)의 상부에 제3 발광부(7000)가 배치되면, 제3-1 개구부(7211)는 적어도 일부가 제2-1 개구부(6211)의 상부 또는 제2-1 금속층(6301)의 상부에 위치하도록 형성될 수 있다. 또한, 제3-1 개구부(7211)는 도 61에 도시된 바와 같이, 제3-1 반도체층(7101)의 일측면의 일부를 노출하도록 형성될 수 있다.
제3-2 개구부(7212)는 제3-3 버퍼 구조물(7117)의 일측에서 서로 마주하는 제3-1 반도체층(7101)의 측면들 사이에 형성될 수 있다. 또한, 제2 발광부(6000)의 상부에 제3 발광부(7000)가 배치되면 제3-2 개구부(7212)는 적어도 일부가 제2-2 개구부(6212)의 상부 또는 제2-2 금속층(6302)의 상부에 위치하도록 형성될 수 있다.
제3-3 개구부(7213)는 제3-2 버퍼 구조물(7116)의 일측에서 서로 마주하는 제3-2 버퍼 구조물(7116)의 일측면과 제3 발광 구조물(7111)의 일측면 사이에 위치할 수 있다. 또한, 제2 발광부(6000)의 상부에 제3 발광부(7000)가 배치되면, 제3-3 개구부(7213)는 적어도 일부가 제2-3 개구부(6213)의 상부 또는 제2-3 금속층(6303)의 상부에 위치하도록 형성될 수 있다.
이와 같이, 제3-1 내지 제3-3 개구부(7211, 7212, 7213)는 제3 반도체 구조물들이 형성되지 않은 영역에 형성되어 제3 베이스(1310)의 상면을 노출시키도록 형성될 수 있다.
제3-4 개구부(7214)는 제3 발광 구조물(7111)의 제3 오믹 전극(7104)의 상부에 위치할 수 있다. 따라서, 제3-4 개구부(7214)는 제3 발광 구조물(7111)의 제3 오믹 전극(7104)의 상면을 노출시키도록 형성될 수 있다. 또한, 제1 발광부(5000) 및 제2 발광부(6000) 상부에 제3 발광부(7000)가 배치되면, 제3-4 개구부(7214)는 제1-3 버퍼 구조물(5117) 제2-2 버퍼 구조물(6116)의 상부에 위치할 수 있다.
도 62를 참고하면, 제3 금속층(7300)이 형성될 수 있다. 제3 금속층(7300)은 제3 절연층(7200)의 제3 개구부(7210)를 채우도록 형성될 수 있다.
제3 금속층(7300)은 전도성 물질로 형성될 수 있다. 예를 들어, 제3 금속층(7300)은 적어도 하나의 금속으로 형성될 수 있다. 또한, 제3 금속층(7300)은 단층 또는 다층으로 형성될 수 있다.
제3 금속층(7300)은 제3-1 금속층(7301), 제3-2 금속층(7302), 제3-3 금속층(7303) 및 제3-4 금속층(7304)을 포함할 수 있다.
제3-1 금속층(7301)은 제3-1 개구부(7211)를 채우도록 형성될 수 있다. 이때, 제3-1 개구부(7211)가 제3-1 반도체층(7101)의 일측면의 일부를 노출하므로 제3-1 금속층(7301)은 제3-1 반도체층(7101)과 접촉할 수 있다. 즉, 제3-1 금속층(7301)은 제3-1 반도체층(7101)과 전기적으로 연결될 수 있다. 또한, 제3-1 금속층(7301)은 제3-1 개구부(7211)에 인접한 제3 절연층(7200)의 상면을 더 덮도록 형성될 수 있다. 즉, 제3-1 금속층(7301)의 상면의 단면적 또는 너비는 제3-1 개구부(7211)의 단면적 또는 너비보다 클 수 있다.
제3-2 금속층(7302)은 제3-2 개구부(7212)를 채우도록 형성될 수 있다. 또한, 제3-2 금속층(7302)은 제3-2 개구부(7212)에 인접한 제3 절연층(7200)의 상면을 더 덮도록 형성될 수 있다. 즉, 제3-2 금속층(7302)의 상면의 단면적 또는 너비는 제3-2 개구부(7212)의 단면적 또는 너비보다 클 수 있다.
제3-3 금속층(7303)은 제3-3 개구부(7213)를 채우도록 형성될 수 있다. 또한, 제3-3 금속층(7303)은 제3-3 개구부(7213)에 인접한 제3 절연층(7200)의 상면을 더 덮도록 형성될 수 있다. 따라서, 제3-3 금속층(7303)의 상면의 단면적 또는 너비는 제3-3 개구부(7213)의 단면적 또는 너비보다 클 수 있다.
제3-4 금속층(7304)은 제3-4 개구부(7214)를 채우도록 형성될 수 있다. 이때, 제3-4 금속층(7304)은 제3 오믹 전극(7104)과 접촉할 수 있다. 따라서, 제3-4 금속층(7304)은 제3 오믹 전극(7104) 및 제3-2 반도체층(7103)과 전기적으로 연결될 수 있다. 또한, 제3-4 금속층(7304)은 제3-4 개구부(7214)에 인접한 제3 절연층(7200)의 상면을 더 덮도록 형성될 수 있다. 즉, 제3-4 금속층(7304)의 상면의 단면적 또는 너비는 제3-4 개구부(7214)의 단면적 또는 너비보다 클 수 있다.
제3-1 반도체층(7101)과 연결된 제3-1 금속층(7301) 및 제3 발광 구조물(7111)과 연결된 제3-4 금속층(7304)을 통해서 전기가 공급되면, 제3 발광 구조물(7111)에서 광이 방출될 수 있다. 그러나 제3 버퍼 구조물(7112)에는 전류 흐름이 형성되지 않으므로, 제3 버퍼 구조물(7112)은 제3 발광부(7000)로 전기가 공급되어도 비발광 상태를 유지할 수 있다.
이와 같이, 제1 발광부 내지 제3 발광부(5000, 6000, 7000)가 개별적으로 형성되면, 제1 발광부(5000)의 상부에 제2 발광부(6000) 및 제3 발광부(7000)를 적층하여 픽셀 소자(5001)를 형성할 수 있다.
도 63을 참고하면, 제1 발광부(5000)의 상부에 제1 투명층(8100)이 형성될 수 있다.
제1 투명층(8100)은 제1 발광부(5000) 및 제1 금속층(5300)을 덮도록 형성될 수 있다.
제1 투명층(8100)은 절연성의 광 투과 물질로 형성될 수 있다. 예를 들어, 제1 투명층(8100)은 제1 절연층(5200)과 동일한 물질로 형성될 수 있다. 또한, 제1 투명층(8100)은 접착력을 가질 수도 있다. 따라서, 제1 투명층(8100)의 접착력에 의해서 추후 제1 발광부(5000)에 제2 발광부(6000)가 적층될 때, 제2 발광부(6000)가 제1 발광부(5000)에 고정될 수 있다.
제1 투명층(8100)은 평탄한 상면을 갖도록 형성될 수 있다.
종래의 픽셀 소자는 발광 영역에만 발광 구조물을 형성하고, 발광 영역이 아닌 비발광 영역에는 발광 구조물을 형성하지 않는다. 즉, 종래의 픽셀 소자의 비발광 영역은 발광 구조물이 형성된 발광 영역보다 낮은 높이의 구조물이 위치하거나 구조물이 생략된 영역일 수 있다. 따라서, 일 발광부의 상부에 타 발광부를 적층하기 위해 일 발광부의 상면을 덮는 투명층을 형성할 때, 비발광 영역과 발광 영역의 구조물의 높이 차이에 의해서 투명층의 상면을 평탄하게 형성하는데 어려움이 있다. 예를 들어, 투명층은 발광 영역에 위치하는 부분의 상면이 비발광 영역에 위치하는 부분의 상면보다 높게 위치할 수 있다. 이 경우, 일 발광부를 덮는 투명층 상부에 타 발광부를 적층하였을 때, 타 발광부는 투명층에 접착되지 않는 부분이 발생하거나 외부 충격에 쉽게 박리되는 부분이 발생할 수 있다.
도 63을 참고하면, 제1 발광 구조물(5111) 및 제1 금속층(5300)이 배치되지 않은 영역에 절연 상태의 제1 버퍼 구조물들(5112)이 형성되어 있다. 또한, 제1 버퍼 구조물들(5112)은 제1 발광 구조물(5111)과 동일하거나 유사한 높이를 갖도록 형성되어 있다. 즉, 본 실시 예의 제1 발광부(5000)는 발광 영역에는 제1 발광 구조물(5111)이 형성되고, 비발광 영역에는 제1 발광 구조물(5111)과 유사한 높이를 갖는 제1 버퍼 구조물(5112)이 분산 배치되어 있다. 따라서, 제1 발광부(5000)는 전체 영역에 비슷한 높이의 구조물이 분산 배치된 구조를 갖는다.
따라서, 제1 버퍼 구조물들(5112)에 의해서 발광 영역과 비발광 영역의 동일한 높이 또는 최소한의 높이 차이로, 용이하게 제1 발광부(5000)의 상부에 형성된 제1 투명층(8100)을 평탄한 상면을 갖도록 형성할 수 있다. 이에 따라 추후 제1 투명층(8100)의 상면에 제2 발광부(6000)가 적층될 때, 제2 발광부(6000)가 틸트되는 것을 방지하여 안정적인 적층 및 접착이 가능할 수 있다.
제1 발광부(5000)의 상부에 제1 투명층(8100)을 형성한 후, 제1 투명층(8100)에 제4 개구부(8110)를 형성할 수 있다. 제4 개구부(8110)는 제4-1 개구부(8111) 및 제4-2 개구부(8112)를 포함할 수 있다.
제4-1 개구부(8111)는 제1-1 금속층(5301)의 상부에 형성되어, 제1-1 금속층(5301)의 상면의 적어도 일부를 노출시킬 수 있다. 이때, 제4-1 개구부(8111)는 제2 발광부(6000)가 제1 발광부(5000)에 적층되었을 때, 수직선상을 기준으로 제1-1 금속층(5301)과 제2-1 금속층(6301)이 겹치는 영역을 포함하도록 형성될 수 있다.
또한, 제4-2 개구부(8112)는 제1-2 금속층(5302)의 상부에 형성되어, 제1-2 금속층(5302)의 상면의 적어도 일부를 노출시킬 수 있다. 이때, 제4-2 개구부(8112)는 제2 발광부(6000)가 제1 발광부(5000)에 적층되었을 때, 수직선상을 기준으로 제1-2 금속층(5302)과 제2-2 금속층(6302)이 겹치는 영역을 포함하도록 형성될 수 있다.
도 64를 참고하면, 제1 투명층(8100)의 제4 개구부(8110)를 채우는 제1 연결 금속층(9100)이 형성될 수 있다. 제1 연결 금속층(9100)은 제1-1 연결 금속층(9110) 및 제1-2 연결 금속층(9120)을 포함할 수 있다.
제1-1 연결 금속층(9110)은 제4-1 개구부(8111)를 채우도록 형성될 수 있다. 이때, 제1-1 연결 금속층(9110)의 하면은 제1-1 금속층(5301)의 상면과 접촉하며, 상면은 제1 투명층(8100)의 상면과 동일선상에 위치할 수 있다.
또한, 제1-2 연결 금속층(9120)은 제4-2 개구부(8112)를 채우도록 형성될 수 있다. 이때, 제1-2 연결 금속층(9120)의 하면은 제1-2 금속층(5302)의 상면과 접촉하며, 상면은 제1 투명층(8100)의 상면과 동일선상에 위치할 수 있다.
제1 연결 금속층(9100)은 전도성 물질로 형성될 수 있다. 예를 들어, 제1 연결 금속층(9100)은 적어도 하나의 금속으로 형성될 수 있다. 또는 제1 연결 금속층(9100)은 전도성 페이스트로 형성될 수 있다. 또한, 제1 연결 금속층(9100)은 단층 또는 다층으로 형성될 수 있다.
도 65를 참고하면, 제2 발광부(6000)의 하부에 위치하는 제2 베이스(1210)가 제거될 수 있다.
도 66을 참고하면, 제1 발광부(5000)의 상부에 제2 발광부(6000)가 적층될 수 있다.
제2 발광부(6000)는 제1 발광부(5000)의 상부에 형성된 제1 투명층(8100)의 상면에 적층될 수 있다. 제1 투명층(8100)의 상면은 평탄한 구조이다. 또한, 제1 투명층(8100)의 상면에 노출된 제1 연결 금속층(9100)의 상면 역시 제1 투명층(8100)의 상면과 동일 선상에 위치한다. 따라서, 제2 발광부(6000)는 제1 투명층(8100)과 제1 연결 금속층(9100)으로 이루어진 평탄한 면에 안정적으로 적층될 수 있다.
또한, 제2 발광부(6000)는 제1 투명층(8100)의 접착력에 의해서 제1 발광부(5000)의 상부에 적층된 구조를 유지할 수 있다.
제1 발광부(5000)의 상부에 제2 발광부(6000)가 적층되면, 제1-1 연결 금속층(9110)의 상면의 일부 또는 전체가 제2 발광부(6000)의 제2-1 금속층(6301)의 하면과 접촉할 수 있다. 따라서, 제1 발광부(5000)의 제1-1 금속층(5301)과 제2 발광부(6000)의 제2-1 금속층(6301)은 제1-1 연결 금속층(9110)에 의해서 서로 전기적으로 연결될 수 있다.
또한, 제1-2 연결 금속층(9120)의 상면의 일부 또는 전체가 제2 발광부(6000)의 제2-2 금속층(6302)의 하면과 접촉할 수 있다. 따라서, 제1 발광부(5000)의 제1-2 금속층(5302)과 제2 발광부(6000)의 제2-2 금속층(6302)은 제1-2 연결 금속층(9120)에 의해서 서로 전기적으로 연결될 수 있다.
도 67을 참고하면, 제2 발광부(6000)의 상부에 제2 투명층(8200)을 형성할 수 있다.
제2 투명층(8200)은 제2 발광부(6000) 및 제2 금속층(6300)을 덮도록 형성될 수 있다. 이때, 제2 투명층(8200)은 평탄한 상면을 갖도록 형성될 수 있다.
제2 투명층(8200)은 절연성의 광 투과 물질로 형성될 수 있다. 예를 들어, 제2 투명층(8200)은 제2 절연층(6200)과 동일한 물질로 형성될 수 있다. 또한, 제2 투명층(8200)은 접착력을 가질 수도 있다. 따라서, 제2 투명층(8200)의 접착력에 의해서 추후 제2 발광부(6000)에 제3 발광부(7000)가 적층될 때, 제3 발광부(7000)가 제2 발광부(6000)에 고정될 수 있다.
본 실시 예에 따르면, 제2 발광부(6000)의 발광 영역에는 제2 발광 구조물(6111)이 배치되고, 비발광 영역에는 제2 버퍼 구조물(6112)이 분산 배치된다. 따라서, 제2 발광부(6000)는 전체 영역에 비슷한 높이의 구조물이 분산 배치된 구조를 갖는다. 제2 투명층(8200)이 제2 발광부(6000)를 덮도록 형성될 때, 제2 버퍼 구조물(6112)에 의해서 비발광 영역도 발광 영역과 비슷한 높이를 갖도록 형성될 수 있다. 즉, 제2 버퍼 구조물(6112)에 의해서 제2 투명층(8200)을 평탄한 상면을 갖도록 형성하기가 용이할 수 있다.
제2 발광부(6000)의 상부에 제2 투명층(8200)을 형성한 후, 제2 투명층(8200)에 제5 개구부(8120)를 형성할 수 있다. 제5 개구부(8120)는 제5-1 개구부(8121), 제5-2 개구부(8122) 및 제5-2 개구부(8122)를 포함할 수 있다.
제5-1 개구부(8121)는 제2-1 금속층(6301)의 상부에 형성되어, 제2-1 금속층(6301)의 상면의 적어도 일부를 노출시킬 수 있다. 이때, 제5-1 개구부(8121)는 제3 발광부(7000)가 제2 발광부(6000)에 적층되었을 때, 수직선상을 기준으로 제2-1 금속층(6301)과 제3-1 금속층(7301)이 겹치는 영역을 포함하도록 형성될 수 있다.
또한, 제5-2 개구부(8122)는 제2-2 금속층(6302)의 상부에 형성되어, 제2-2 금속층(6302)의 상면의 적어도 일부를 노출시킬 수 있다. 이때, 제5-2 개구부(8122)는 제3 발광부(7000)가 제2 발광부(6000)에 적층되었을 때, 수직선상을 기준으로 제2-2 금속층(6302)과 제3-2 금속층(7302)이 겹치는 영역을 포함하도록 형성될 수 있다.
또한, 제5-3 개구부(8123)는 제2-3 금속층(6303)의 상부에 형성되어 제2-3 금속층(6303)의 상면의 적어도 일부를 노출시킬 수 있다. 이때, 제5-3 개구부(8123)는 제3 발광부(7000)가 제2 발광부(6000)에 적층되었을 때, 수직선상을 기준으로 제2-3 금속층(6303)과 제3-3 금속층(7303)이 겹치는 영역을 포함하도록 형성될 수 있다.
도 68을 참고하면, 제2 투명층(8200)의 제5 개구부(8120)를 채우는 제2 연결 금속층(9200)이 형성될 수 있다.
제2 연결 금속층(9200)은 제2-1 연결 금속층(9210), 제2-2 연결 금속층(9220) 및 제2-3 연결 금속층(9230)을 포함할 수 있다.
제2-1 연결 금속층(9210)은 제5-1 개구부(8121)를 채우도록 형성될 수 있다. 이때, 제2-1 연결 금속층(9210)의 하면은 제2-1 금속층(6301)의 상면과 접촉하며, 상면은 제2 투명층(8200)의 상면과 동일선상에 위치할 수 있다.
또한, 제2-2 연결 금속층(9220)은 제5-2 개구부(8122)를 채우도록 형성될 수 있다. 이때, 제2-2 연결 금속층(9220)의 하면은 제2-2 금속층(6302)의 상면과 접촉하며, 상면은 제2 투명층(8200)의 상면과 동일선상에 위치할 수 있다.
또한, 제2-3 연결 금속층(9230)은 제5-3 개구부(8123)를 채우도록 형성될 수 있다. 이때, 제2-3 연결 금속층(9230)의 하면은 제2-3 금속층(6303)의 상면과 접촉하며, 상면은 제2 투명층(8200)의 상면과 동일선상에 위치할 수 있다.
제2 연결 금속층(9200)은 전도성 물질로 형성될 수 있다. 예를 들어, 제2 연결 금속층(9200)은 적어도 하나의 금속으로 형성될 수 있다. 또는 제2 연결 금속층(9200)은 전도성 페이스트로 형성될 수 있다. 또한, 제2 연결 금속층(9200)은 단층 또는 다층으로 형성될 수 있다.
도 69를 참고하면, 제3 발광부(7000)의 하부에 위치하는 제3 베이스(1310)를 제거할 수 있다.
도 70을 참고하면, 제2 발광부(6000)의 상부에 제3 발광부(7000)를 적층할 수 있다.
제3 발광부(7000)는 제2 발광부(6000)의 상부에 형성된 제2 투명층(8200)의 상면에 적층될 수 있다. 제2 투명층(8200)의 상면은 평탄한 구조이다. 또한, 제2 투명층(8200)의 상면에 노출된 제2 연결 금속층(9200)의 상면 역시 제2 투명층(8200)의 상면과 동일 선상에 위치한다. 따라서, 제3 발광부(7000)는 제2 투명층(8200)과 제2 연결 금속층(9200)으로 이루어진 평탄한 면에 안정적으로 적층될 수 있다.
또한, 제3 발광부(7000)는 제2 투명층(8200)의 접착력에 의해서 제2 발광부(6000)의 상부에 적층된 구조를 유지할 수 있다.
제2 발광부(6000)의 상부에 제3 발광부(7000)가 적층되면, 제2-1 연결 금속층(9210)의 상면의 일부 또는 전체가 제3 발광부(7000)의 제3-1 금속층(7301)의 하면과 접촉할 수 있다. 따라서, 제2 발광부(6000)의 제2-1 금속층(6301)과 제3 발광부(7000)의 제3-1 금속층(7301)은 제2-1 연결 금속층(9210)에 의해서 서로 전기적으로 연결될 수 있다.
또한, 제2-2 연결 금속층(9220)의 상면의 일부 또는 전체가 제3 발광부(7000)의 제3-2 금속층(7302)의 하면과 접촉할 수 있다. 따라서, 제2 발광부(6000)의 제2-2 금속층(6302)과 제3 발광부(7000)의 제3-2 금속층(7302)은 제2-2 연결 금속층(9220)에 의해서 서로 전기적으로 연결될 수 있다.
또한, 제2-3 연결 금속층(9230)은 상면의 일부 또는 전체가 제3 발광부(7000)의 제3-3 금속층(7303)의 하면과 접촉할 수 있다. 따라서, 제2 발광부(6000)의 제2-3 금속층(6303)과 제3 발광부(7000)의 제3-2 금속층(7302)은 제2-3 연결 금속층(9230)에 의해서 서로 전기적으로 연결될 수 있다.
이와 같이 도 48 내지 도 71의 순서를 통해서 본 발명의 제5 실시 예에 따른 픽셀 소자(5001)가 형성될 수 있다.
도 70을 참고하면, 제1-1 금속층(5301)은 제1-1 반도체층(5101)과 전기적으로 연결되며, 제2-1 금속층(6301)은 제2-1 반도체층(6101)과 전기적으로 연결되며, 제3-1 금속층(7301)은 제3-1 반도체층(7101)과 전기적으로 연결될 수 있다. 또한, 제1-1 금속층(5301), 제2-1 금속층(6301) 및 제3-1 금속층(7301)은 제1-1 연결 금속층(9110) 및 제2-1 연결 금속층(9210)에 의해서 서로 전기적으로 연결될 수 있다. 즉, 제1-1 금속층(5301), 제2-1 금속층(6301), 제3-1 금속층(7301), 제1-1 연결 금속층(9110) 및 제2-1 연결 금속층(9210)은 픽셀 소자(5001)의 공통 전극이 될 수 있다. 또한, 제3-1 금속층(7301)의 상부 또는 상면은 제1 발광부(5000), 제2 발광부(6000) 및 제3 발광부(7000)의 제1 반도체층들과 모두 전기적으로 연결된 픽셀 소자(5001)의 공통 전극 패드가 될 수 있다.
제1 오믹 전극(5104)을 통해서 제1-2 반도체층(5103)과 전기적으로 연결된 제1 발광부(5000)의 제1-2 금속층(5302)은 제1-2 연결 금속층(9120)을 통해서 제2 발광부(6000)의 제2-2 금속층(6302)과 전기적으로 연결되며, 제2-2 금속층(6302)은 제2-2 연결 금속층(9220)을 통해서 제3-2 금속층(7302)과 전기적으로 연결된다. 이때, 제2-2 금속층(6302)은 제2 발광부(6000)와 절연 상태이며, 제3-2 금속층(7302)은 제3 발광부(7000)와 절연 상태이다. 결국, 제2-2 전극, 제3-2 금속층(7302), 제1-2 연결 금속층(9120) 및 제2-2 연결 금속층(9220)은 제1 발광부(5000)의 제1-2 반도체층(5103)과 전기적으로 연결되어 제1 발광부(5000)를 동작시키기 위한 전극이 될 수 있다. 또한, 제3-2 금속층(7302)의 상부 또는 상면은 제1 발광부(5000)를 동작시키기 위한 전기가 인가되는 전극 패드가 될 수 있다. 따라서, 제3-2 금속층(7302)을 통해서 픽셀 소자(5001)에 전기가 공급되면, 제1 발광부(5000)가 동작하여 녹색광 또는 청색광을 방출할 수 있다.
제2 오믹 전극(6104)을 통해서 제2-2 반도체층(6103)과 전기적으로 연결된 제2 발광부(6000)의 제2-3 금속층(6303)은 제2-3 연결 금속층(9230)을 통해서 제3 발광부(7000)의 제3-3 금속층(7303)과 전기적으로 연결된다. 이때, 제3-3 금속층(7303)은 제3 발광부(7000)와 절연 상태이다. 즉, 제2-3 금속층(6303), 제3-3 금속층(7303) 및 제2-3 연결 금속층(9230)은 제2 발광부(6000)의 제2-2 반도체층(6103)과 전기적으로 연결되어 제2 발광부(6000)를 동작시키기 위한 전극이 될 수 있다. 또한, 제3-3 금속층(7303)의 상부 또는 상면은 제2 발광부(6000)를 동작시키기 위한 전기가 인가되는 전극 패드가 될 수 있다. 따라서, 제3-3 금속층(7303)을 통해서 픽셀 소자(5001)에 전기가 공급되면, 제2 발광부(6000)가 동작하여 청색광 또는 녹색광을 방출할 수 있다.
제3 오믹 전극(7104)을 통해서 제3-2 반도체층(7103)과 전기적으로 연결된 제3 발광부(7000)의 제3-4 금속층(7304)은 제3 발광부(7000)를 동작시키기 위한 전극이 될 수 있다. 또한, 제3-4 금속층(7304)의 상부 또는 상면은 제3 발광부(7000)를 동작시키기 위한 전기가 인가되는 전극 패드가 될 수 있다. 따라서, 제3-4 금속층(7304)을 통해서 픽셀 소자(5001)에 전기가 공급되면, 제3 발광부(7000)가 동작하여 적색광을 방출할 수 있다.
또한, 도 70을 참고하면, 픽셀 소자(5001)는 중앙 영역에서 제1 발광 구조물(5111), 제2 발광 구조물(6111) 및 제3 발광 구조물(7111)이 모두 적층될 수 있다. 또한, 제1 버퍼 구조물(5112), 제2 버퍼 구조물(6112) 및 제3 버퍼 구조물(7112)은 제1 발광 구조물(5111), 제2 발광 구조물(6111) 및 제3 발광 구조물(7111)이 모두 적층된 중앙 영역의 외측 영역에 배치된다.
본 실시 예에 따른 픽셀 소자(5001)는 비발광 영역에 버퍼 구조물을 추가로 형성함으로써, 각 발광부 사이에 형성된 투명층과 같은 구성부가 평탄하게 형성되도록 할 수 있다. 따라서, 투명층의 상면을 평탄하게 형성하여 그 상부에 위치하는 발광부와 투명층 간의 박리가 발생하는 것을 방지할 수 있다. 즉, 픽셀 소자(5001)를 구성하는 구성부들 간의 박리를 방지할 수 있다. 또한, 버퍼 구조물에 의해서 상부에 위치한 발광부의 무게에 하부에 위치한 발광부가 휘어지는 것을 방지할 수 있다. 즉, 픽셀 소자(5001)의 휨을 방지할 수 있다. 이와 같이, 본 실시 예에 따른 픽셀 소자(5001)는 버퍼 구조물에 의해서 픽셀 소자(5001)의 변형을 방지하고, 그에 따라 픽셀 소자(5001)의 신뢰성을 향상시킬 수 있다.
도 71을 참고하면, 제3 발광부(7000)의 상부에 보호층(8300)을 추가로 형성할 수 있다.
보호층(8300)은 제3 발광부(7000)의 제3 절연층(7200)을 덮도록 형성될 수 있다. 또한, 보호층(8300)은 제3 금속층(7300)의 측면을 덮으며, 제3 금속층(7300)의 상면이 외부로 노출되도록 형성될 수 있다. 외부로 노출된 제3 금속층(7300)은 외부 장치와 전기적으로 연결되는 부분이 될 수 있다.
보호층(8300)은 절연 물질로 형성될 수 있다. 또한, 보호층(8300)을 광을 반사하는 절연 물질로 형성되거나 광을 반사하는 물질을 포함하는 절연 물질로 형성될 수 있다. 그러나 보호층(8300)이 반드시 광을 반사하는 물질로 형성되는 것은 아니며, 필요에 따라 광이 투과하는 물질로 형성될 수도 있다.
각 평면 상에 배치되는 제1 버퍼 구조물(5112), 제2 버퍼 구조물(6112) 및 제3 버퍼 구조물(7112)의 개수는 서로 다를 수 있다. 또는 적어도 2개의 서로 다른 평면 상에 배치되는 제1 버퍼 구조물(5112), 제2 버퍼 구조물(6112) 또는 제3 버퍼 구조물(7112)의 개수는 같거나 다를 수 있다. 제1 버퍼 구조물(5112)과 제2 버퍼 구조물(6112)의 개수는 같거나 다를 수 있고, 제1 버퍼 구조물(5112)과 제3 버퍼 구조물(7112)의 개수는 같거나 다를 수 있고, 제2 버퍼 구조물(6112)과 제3 버퍼 구조물(7112)의 개수는 같거나 다를 수 있다.
제1 버퍼 구조물(5112), 제2 버퍼 구조물(6112) 또는 제3 버퍼 구조물(7112)은 절연 물질에 의하여 둘러싸일 수 있다.
위에서 설명한 바와 같이 본 발명에 대한 자세한 설명은 첨부된 도면을 참조한 실시 예에 의해서 이루어졌지만, 상술한 실시 예는 본 발명의 바람직한 예를 들어 설명하였을 뿐이므로, 본 발명이 상기 실시 예에만 국한되는 것으로 이해돼서는 안 되며, 본 발명의 권리 범위는 후술하는 청구범위 및 그 등가개념으로 이해되어야 할 것이다.
위에서 설명한 바와 같이 본 발명에 대한 자세한 설명은 첨부된 도면을 참조한 실시 예에 의해서 이루어졌지만, 상술한 실시 예는 본 발명의 바람직한 예를 들어 설명하였을 뿐이므로, 본 발명이 상기 실시 예에만 국한되는 것으로 이해돼서는 안 되며, 본 발명의 권리 범위는 후술하는 청구범위 및 그 등가개념으로 이해되어야 할 것이다.

Claims (35)

  1. 제1-1 반도체층, 제1 활성층 및 제1-2 반도체층이 적층되어 형성된 제1 발광 구조물을 포함하는 제1 발광부;
    상기 제1 발광부 상에 형성되며, 제2-1 반도체층, 제2 활성층 및 제2-2 반도체층이 적층되어 형성된 제2 발광 구조물을 포함하는 제2 발광부; 및
    상기 제2 발광부 상에 형성되며, 제3-1 반도체층, 제3 활성층 및 제3-2 반도체층이 적층되어 형성된 제3 발광 구조물을 포함하는 제3 발광부;
    상기 제1-1 반도체층, 상기 제2-1 반도체층 및 상기 제3-1 반도체층과 전기적으로 연결되는 공통 전극;
    상기 제1-2 반도체층과 전기적으로 연결되는 제1 전극;
    상기 제2-2 반도체층과 전기적으로 연결되는 제2 전극;
    상기 제3-2 반도체층과 전기적으로 연결되는 제3 전극;을 포함하며,
    상기 공통 전극, 상기 제1 전극, 상기 제2 전극 및 상기 제3 전극은 서로 이격되도록 형성되며,
    상기 공통 전극 및 상기 제1 전극은 상기 제2-1 반도체층의 일측면과 상기 제3-1 반도체층의 일측면을 따라 형성되어 계단 구조를 갖도록 형성된 픽셀 소자.
  2. 청구항 1에 있어서,
    상기 제1 발광부, 제2 발광부 및 제3 발광부는 서로 다른 색상의 가시광을 방출하는 픽셀 소자.
  3. 청구항 1에 있어서,
    상기 제1 발광부와 상기 제2 발광부 사이에 형성된 제1 투명층; 및
    상기 제2 발광부와 상기 제3 발광부 사이에 형성된 제2 투명층;을 더 포함하는 픽셀 소자.
  4. 청구항 3에 있어서,
    상기 공통 전극은 상기 제1 투명층 및 상기 제2 투명층을 관통하여 상기 제2-1 반도체층 및 상기 제1-1 반도체층과 전기적으로 연결되며,
    상기 제1 전극은 상기 제1 투명층 및 상기 제2 투명층을 관통하여 상기 제1-2 반도체층과 전기적으로 연결되며,
    상기 제2 전극은 상기 제2 투명층을 관통하여 상기 제2-2 반도체층과 전기적으로 연결되는 픽셀 소자.
  5. 청구항 1에 있어서,
    상기 공통 전극 및 상기 제1 전극은 각각 상기 제1 발광부 상에 형성된 부분의 중심축과 상기 제2 발광부 상에 형성된 부분의 중심축과 상기 제3 발광부 상에 형성된 부분의 중심축이 서로 상이한 수직선상에 위치하는 픽셀 소자.
  6. 청구항 3에 있어서,
    상기 제1 발광부는 상기 제1 발광 구조물을 덮는 제1 절연층을 더 포함하고,
    상기 제2 발광부는 상기 제2 발광 구조물을 덮는 제2 절연층을 더 포함하며,
    상기 제3 발광부는 제3 발광 구조물을 덮는 제3 절연층을 더 포함하는 픽셀 소자.
  7. 청구항 6에 있어서,
    상기 공통 전극은,
    상기 제1-1 반도체층과 전기적으로 연결되는 제1-1 금속층;
    상기 제2-1 반도체층과 전기적으로 연결되는 제2-1 금속층; 및
    상기 제3-1 반도체층과 전기적으로 연결되는 제3-1 금속층;을 포함하며,
    상기 제2-1 금속층은 상기 제1-1 금속층에서 상기 제2-1 반도체층의 내측면을 따라 상기 제2-1 반도체층의 상면까지 형성되며,
    상기 제3-1 금속층은 상기 제2-1 금속층의 상면에서 상기 제3-1 반도체층의 내측면을 따라 상기 제3-1 반도체층의 상면까지 형성된 픽셀 소자.
  8. 청구항 7에 있어서,
    상기 제1 절연층은 상기 제1-1 반도체층과 상기 제1-1 금속층이 접속하는 제1-1 개구부를 포함하고,
    상기 제2 절연층은 상기 제1-2 반도체층과 상기 제2-1 금속층이 접속하는 제2-3 개구부를 포함하며,
    상기 제3 절연층은 상기 제3-1 반도체층과 상기 제3-1 금속층이 접속하는 제3-3 개구부를 포함하고,
    상기 제2-3 개구부는 상기 제1-1 개구부의 외측의 상부에 위치하고, 상기 제3-3 개구부는 상기 제2-3 개구부의 외측의 상부에 위치하는 픽셀 소자.
  9. 청구항 8에 있어서,
    상기 제1-1 금속층과 상기 제2-1 금속층이 접속하는 제2-1 개구부; 및
    상기 제2-1 금속층과 상기 제3-1 금속층이 접속하는 제3-1 개구부;를 포함하며,
    상기 제2-1 개구부는 상기 제1 절연층의 상부에 위치하며, 상기 제1-1 금속층의 상면의 일부를 노출하도록 상기 제1 투명층 및 상기 제2 절연층을 관통하여 형성되며,
    상기 제3-1 개구부는 상기 제2 절연층의 상부에 위치하며, 상기 제2-1 금속층의 상면의 일부를 노출하도록 상기 제2 투명층 및 상기 제3 절연층을 관통하여 형성되는 픽셀 소자.
  10. 청구항 9에 있어서,
    상기 제2-1 금속층은 상기 제2-1 개구부의 내측면을 덮도록 형성되되, 상기 제1-1 금속층의 상면을 노출하도록 형성되며,
    상기 제3-1 금속층은 상기 제3-1 개구부의 내측면을 덮도록 형성되되, 상기 제2-1 금속층의 상면을 노출하도록 형성되는 픽셀 소자.
  11. 청구항 9에 있어서,
    상기 제2-1 금속층은 상기 제2-1 개구부를 채우도록 형성되며,
    상기 제3-1 금속층은 상기 제3-1 개구부를 채우도록 형성되는 픽셀 소자.
  12. 청구항 6에 있어서,
    상기 제1 전극은,
    상기 제1-2 반도체층과 전기적으로 연결되는 제1-2 금속층;
    상기 제1-2 금속층의 상면에서 상기 제2 발광 구조물의 내측면을 따라 상기 제2-2 반도체층의 상부까지 형성된 제2-2 금속층; 및
    상기 제2-2 금속층의 상면에서 상기 제3 발광 구조물의 내측면을 따라 상기 제3-2 반도체층의 상부까지 형성된 제3-2 금속층;을 포함하는 픽셀 소자.
  13. 청구항 12에 있어서,
    상기 제1 절연층은 상기 제1-2 반도체층과 상기 제1-2 금속층이 접속하는 제1-2 개구부를 포함하고,
    상기 제2 절연층은 상기 제1-2 금속층과 상기 제2-2 금속층이 접속하는 제2-2 개구부를 포함하며,
    상기 제3 절연층은 상기 제2-2 금속층과 상기 제3-2 금속층이 접속하는 제3-2 개구부를 포함하고,
    상기 제2-2 개구부는 상기 제1-2 개구부의 외측의 상부에 위치하고, 상기 제3-2 개구부는 상기 제2-2 개구부의 외측의 상부에 위치하는 픽셀 소자.
  14. 청구항 13에 있어서,
    상기 제2-2 개구부는 상기 제1 절연층의 상부에 위치하며, 상기 제1-2 금속층의 상면의 일부를 노출하도록 상기 제1 투명층 및 상기 제2 절연층을 관통하여 형성되며,
    상기 제3-2 개구부는 상기 제2 절연층의 상부에 위치하며, 상기 제2-2 금속층의 상면의 일부를 노출하도록 상기 제2 투명층 및 상기 제3 절연층을 관통하여 형성되는 픽셀 소자.
  15. 청구항 14에 있어서,
    상기 제2-2 금속층은 상기 제2-2 개구부를 채우도록 형성되며,
    상기 제3-2 금속층은 상기 제3-2 개구부를 채우도록 형성되는 픽셀 소자.
  16. 청구항 6에 있어서,
    상기 제2 전극은,
    상기 제2-2 반도체층과 전기적으로 연결되는 제2-3 금속층; 및
    상기 제2-3 금속층의 상면에서 상기 제3 발광 구조물의 내측면을 따라 상기 제3-2 반도체층의 상부까지 형성된 제3-3 금속층;을 포함하는 픽셀 소자.
  17. 청구항 16에 있어서,
    상기 제2 절연층은 상기 제2-2 반도체층과 상기 제2-3 금속층과 접속하는 제2-4 개구부를 포함하고,
    상기 제3 절연층은 상기 제2-3 금속층과 상기 제3-3 금속층이 접속하는 제3-4 개구부를 포함하며,
    상기 제3-4 개구부는 상기 제2-4 개구부의 외측 상부에 위치하는 픽셀 소자.
  18. 청구항 16에 있어서,
    상기 제3-4 개구부는 상기 제2 절연층의 상부에 위치하며, 상기 제2-3 금속층의 상면의 일부를 노출하도록 상기 제2 투명층 및 상기 제3 절연층을 관통하여 형성되는 픽셀 소자.
  19. 청구항 18에 있어서,
    상기 제3-3 금속층은 상기 제3-4 개구부를 채우도록 형성되는 픽셀 소자.
  20. 청구항 6에 있어서,
    상기 제3 전극은 상기 제3-3 반도체층과 전기적으로 연결되는 제3-4 금속층을 포함하는 픽셀 소자.
  21. 제1 광을 방출하는 제1 발광 구조물 및 상기 제1 발광 구조물과 이격되도록 형성된 제1 버퍼 구조물을 포함하는 제1 발광부;
    상기 제2 광을 방출하는 제2 발광 구조물 및 상기 제2 발광 구조물과 이격되도록 형성된 제2 버퍼 구조물을 포함하는 제2 발광부; 및
    상기 제3 광을 방출하는 제3 발광 구조물 및 상기 제3 발광 구조물과 이격되도록 형성된 제3 버퍼 구조물을 포함하는 제3 발광부;를 포함하며,
    상기 제1 발광부의 상부에 상기 제2 발광부가 적층되며, 상기 제2 발광부의 상부에 상기 제3 발광부가 적층되며,
    상기 제1 버퍼 구조물, 상기 제2 버퍼 구조물 및 상기 제3 버퍼 구조물은 비발광하는 픽셀 소자.
  22. 청구항 21에 있어서,
    상기 제1 발광부, 상기 제2 발광부 및 상기 제3 발광부는 서로 다른 색의 가시광을 방출하는 픽셀 소자.
  23. 청구항 21에 있어서,
    상기 제1 발광부는 제1-1 반도체층, 제1-2 반도체층 및 상기 제1-1 반도체층과 상기 제1-2 반도체층 사이에 형성된 제1 활성층을 포함하며,
    상기 제2 발광부는 제2-1 반도체층, 제2-2 반도체층 및 상기 제2-1 반도체층과 상기 제2-2 반도체층 사이에 형성된 제2 활성층을 포함하고,
    상기 제3 발광부는 제3-1 반도체층, 제3-2 반도체층 및 상기 제3-1 반도체층과 상기 제3-2 반도체층 사이에 형성된 제3 활성층을 포함하는 픽셀 소자.
  24. 청구항 23에 있어서,
    상기 제1 발광 구조물은 상기 제1-1 반도체층의 상부에 형성된 상기 제1 활성층 및 상기 제1-2 반도체층을 포함하며,
    상기 제2 발광 구조물은 상기 제2-1 반도체층의 상부에 형성된 상기 제2 활성층 및 상기 제2-2 반도체층을 포함하고,
    상기 제3 발광 구조물은 상기 제3-1 반도체층의 상부에 형성된 상기 제3 활성층 및 상기 제3-2 반도체층을 포함하는 픽셀 소자.
  25. 청구항 23에 있어서,
    상기 제1 버퍼 구조물은 상기 제1-1 반도체층의 상부에 형성된 상기 제1 활성층 및 상기 제1-2 반도체층을 포함하며,
    상기 제2 버퍼 구조물은 상기 제2-1 반도체층의 상부에 형성된 상기 제2 활성층 및 상기 제2-2 반도체층을 포함하고,
    상기 제3 버퍼 구조물은 상기 제3-1 반도체층의 상부에 형성된 상기 제3 활성층 및 상기 제3-2 반도체층을 포함하는 픽셀 소자.
  26. 청구항 23에 있어서,
    상기 제1-1 반도체층, 상기 제2-1 반도체층 및 상기 제3-1 반도체층 모두와 전기적으로 연결된 공통 전극;
    상기 제1-2 반도체층과 전기적으로 연결된 제1 전극;
    상기 제2-2 반도체층과 전기적으로 연결된 제2 전극; 및
    상기 제3-2 반도체층과 전기적으로 연결된 제3 전극;을 포함하는 픽셀 소자.
  27. 청구항 26에 있어서,
    상기 제1 발광부와 상기 제2 발광부 사이에 배치되는 제1 투명층; 및
    상기 제2 발광부와 상기 제3 발광부 사이에 배치되는 제2 투명층;을 포함하는 픽셀 소자.
  28. 청구항 27에 있어서,
    상기 공통 전극은 상기 제1 투명층 및 상기 제2 투명층을 관통하여 상기 제1-1 반도체층 및 상기 제2-1 반도체층과 전기적으로 연결되며,
    상기 제1 전극은 상기 제1 투명층 및 상기 제2 투명층을 관통하여 상기 제1-2 반도체층과 전기적으로 연결되고,
    상기 제2 전극은 상기 제2 투명층을 관통하여 상기 제2-2 반도체층과 전기적으로 연결되는 픽셀 소자.
  29. 청구항 28에 있어서,
    상기 공통 전극은,
    상기 제1 발광부의 상기 제1-1 반도체층의 상부에 형성되어 상기 제1-1 반도체층과 접촉하는 제1-1 금속층;
    상기 제1 투명층을 관통하며 상기 제1-1 금속층과 접촉하는 제1-1 연결 금속층;
    상기 제2 발광부의 상기 제2-1 반도체층을 관통하면서 상기 제2-1 반도체층과 접촉하는 제2-1 금속층;
    상기 제2 투명층을 관통하며 상기 제2-1 금속층과 접촉하는 제2-1 연결 금속층; 및
    상기 제3 발광부의 상기 제3-1 반도체층을 관통하면서 상기 제3-1 반도체층과 접촉하는 제3-1 금속층;을 포함하며,
    상기 제1-1 연결 금속층의 적어도 일부는 상기 제1-1 금속층의 상부에 위치하고,
    상기 제2-1 금속층의 적어도 일부는 상기 제1-1 연결 금속층의 상부에 위치하며,
    상기 제2-1 연결 금속층의 적어도 일부는 상기 제2-1 금속층의 상부에 위치하고,
    상기 제3-1 금속층의 적어도 일부는 상기 제2-1 연결 금속층의 상부에 위치하는 픽셀 소자.
  30. 청구항 28에 있어서,
    상기 제1 전극은,
    상기 제1 발광부의 상기 제1-2 반도체층의 상부에 형성되어 상기 제1-2 반도체층과 전기적으로 연결된 제1-2 금속층;
    상기 제1 투명층을 관통하며 상기 제1-2 금속층과 접촉하는 제1-2 연결 금속층;
    상기 제2 발광부의 상기 제2-1 반도체층을 관통하며, 상기 제2-1 반도체층과 절연된 제2-2 금속층;
    상기 제2 투명층을 관통하며 상기 제2-2 금속층과 접촉하는 제2-2 연결 금속층; 및
    상기 제3 발광부의 상기 제3-1 반도체층을 관통하며, 상기 제3-1 반도체층과 절연된 제3-2 금속층;을 포함하며,
    상기 제1-2 연결 금속층의 적어도 일부는 상기 제1-2 금속층의 상부에 위치하고,
    상기 제2-2 금속층의 적어도 일부는 상기 제1-2 연결 금속층의 상부에 위치하며,
    상기 제2-2 연결 금속층의 적어도 일부는 상기 제2-2 금속층의 상부에 위치하고,
    상기 제3-2 금속층의 적어도 일부는 상기 제2-2 연결 금속층의 상부에 위치하는 픽셀 소자.
  31. 청구항 28에 있어서,
    상기 제2 전극은,
    상기 제2 발광부의 상기 제2-2 반도체층의 상부에 형성되어 상기 제2-2 반도체층과 전기적으로 연결된 제2-3 금속층;
    상기 제2 투명층을 관통하며 상기 제2-3 금속층과 접촉하는 제2-3 연결 금속층; 및
    상기 제3 발광부의 상기 제3-1 반도체층을 관통하며, 상기 제3-1 반도체층과 절연된 제3-3 금속층;을 포함하며,
    상기 제2-3 연결 금속층의 적어도 일부는 상기 제2-3 금속층의 상부에 위치하고,
    상기 제3-3 금속층의 적어도 일부는 상기 제2-3 연결 금속층의 상부에 위치하는 픽셀 소자.
  32. 청구항 28에 있어서,
    상기 제3 전극은,
    상기 제3 발광부의 상기 제3-2 반도체층의 상부에 형성되어 상기 제3-2 반도체층과 전기적으로 연결된 제3-4 금속층을 포함하는 픽셀 소자.
  33. 청구항 21에 있어서,
    상기 제2 발광 구조물의 일부는 상기 제1 발광 구조물의 상부에 위치하며,
    상기 제3 발광 구조물의 일부는 상기 제2 발광 구조물의 상부에 위치하는 픽셀 소자.
  34. 청구항 33에 있어서,
    상기 제1 버퍼 구조물, 상기 제2 버퍼 구조물 및 상기 제2 버퍼 구조물은 상기 제1 발광 구조물, 상기 제2 발광 구조물 및 상기 제3 발광 구조물이 모두 적층된 영역의 외측 영역에 형성되는 픽셀 소자.
  35. 청구항 26에 있어서,
    상기 공통 전극, 상기 제1 전극, 상기 제2 전극 및 상기 제3 전극은 상기 제1 발광 구조물, 상기 제2 발광 구조물 및 상기 제3 발광 구조물이 모두 적층된 영역의 외측 영역에 형성되는 픽셀 소자.
PCT/KR2024/008915 2023-06-26 2024-06-26 디스플레이용 픽셀 소자 및 그것을 갖는 디스플레이 장치 Ceased WO2025005663A1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
EP24832441.0A EP4719010A1 (en) 2023-06-26 2024-06-26 Pixel element for display, and display device having same

Applications Claiming Priority (6)

Application Number Priority Date Filing Date Title
US202363523224P 2023-06-26 2023-06-26
US63/523,224 2023-06-26
US202363525362P 2023-07-06 2023-07-06
US63/525,362 2023-07-06
US18/753,775 US20250070099A1 (en) 2023-06-26 2024-06-25 Pixel device for display and display apparatus having the same
US18/753,775 2024-06-25

Publications (1)

Publication Number Publication Date
WO2025005663A1 true WO2025005663A1 (ko) 2025-01-02

Family

ID=93939291

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/KR2024/008915 Ceased WO2025005663A1 (ko) 2023-06-26 2024-06-26 디스플레이용 픽셀 소자 및 그것을 갖는 디스플레이 장치

Country Status (3)

Country Link
US (1) US20250070099A1 (ko)
EP (1) EP4719010A1 (ko)
WO (1) WO2025005663A1 (ko)

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20200085771A (ko) * 2017-11-27 2020-07-15 서울바이오시스 주식회사 디스플레이를 위한 led 유닛 및 이를 가지는 디스플레이 장치
KR20210127932A (ko) * 2019-03-13 2021-10-25 서울바이오시스 주식회사 디스플레이용 발광 소자 및 그것을 가지는 디스플레이 장치
KR20230022942A (ko) * 2020-06-03 2023-02-16 제이드 버드 디스플레이(상하이) 리미티드 수직 광 방출을 갖는 다색 led 픽셀 유닛을 위한 시스템들 및 방법들
KR102503578B1 (ko) * 2017-06-30 2023-02-24 엘지전자 주식회사 반도체 발광 소자를 이용한 디스플레이 장치
JP2023032326A (ja) * 2021-08-26 2023-03-09 沖電気工業株式会社 発光装置、半導体構造体、薄膜層製造方法及び発光装置製造方法

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102503578B1 (ko) * 2017-06-30 2023-02-24 엘지전자 주식회사 반도체 발광 소자를 이용한 디스플레이 장치
KR20200085771A (ko) * 2017-11-27 2020-07-15 서울바이오시스 주식회사 디스플레이를 위한 led 유닛 및 이를 가지는 디스플레이 장치
KR20210127932A (ko) * 2019-03-13 2021-10-25 서울바이오시스 주식회사 디스플레이용 발광 소자 및 그것을 가지는 디스플레이 장치
KR20230022942A (ko) * 2020-06-03 2023-02-16 제이드 버드 디스플레이(상하이) 리미티드 수직 광 방출을 갖는 다색 led 픽셀 유닛을 위한 시스템들 및 방법들
JP2023032326A (ja) * 2021-08-26 2023-03-09 沖電気工業株式会社 発光装置、半導体構造体、薄膜層製造方法及び発光装置製造方法

Also Published As

Publication number Publication date
EP4719010A1 (en) 2026-04-01
US20250070099A1 (en) 2025-02-27

Similar Documents

Publication Publication Date Title
WO2019135606A1 (en) Light emitting device with led stack for display and display apparatus having the same
WO2019103566A1 (en) Led unit for display and display apparatus having the same
WO2019117656A1 (en) Light emitting stacked structure and display device having the same
WO2019103579A1 (en) Led unit for display and display apparatus having the same
WO2019045549A1 (ko) 표시 장치 및 그의 제조 방법
WO2019208880A1 (ko) 발광 장치, 이를 구비한 표시 장치, 및 그의 제조 방법
WO2011083923A2 (en) Light emitting diode having electrode pads
WO2016129873A2 (ko) 발광소자 및 발광 다이오드
WO2020013386A1 (ko) 발광 장치 및 이를 구비한 표시 장치
WO2019240538A1 (ko) 인쇄회로기판 및 이를 포함하는 카메라 장치
WO2016099061A1 (en) Semiconductor light emitting device and method of manufacturing the same
WO2017160119A1 (ko) 반도체 소자 및 이를 포함하는 표시장치
WO2016018016A1 (en) Display assembly and display apparatus using the same background
WO2022211546A1 (ko) 반도체 발광소자를 포함하는 디스플레이 장치
WO2019045513A1 (ko) 발광소자 패키지 및 이를 포함하는 조명장치
WO2023177055A1 (ko) 디스플레이 모듈을 포함하는 디스플레이 장치 및 그 제조 방법
WO2022220558A1 (ko) 반도체 발광소자를 포함하는 디스플레이 장치
WO2017122918A1 (ko) 박막 트랜지스터 기판, 이를 포함하는 표시패널 및 표시장치
WO2024248390A1 (ko) 표시 장치
WO2017171337A1 (ko) 반도체 소자
WO2023043183A1 (ko) 회로 기판 및 이를 포함하는 반도체 패키지
WO2023075111A1 (ko) 디스플레이 모듈을 포함하는 디스플레이 장치 및 그 제조 방법
WO2025005663A1 (ko) 디스플레이용 픽셀 소자 및 그것을 갖는 디스플레이 장치
WO2016209025A2 (ko) 멀티셀 발광 다이오드를 이용한 백라이트 유닛
WO2023113254A1 (ko) 디스플레이 모듈을 포함하는 디스플레이 장치 및 그 제조 방법

Legal Events

Date Code Title Description
WWE Wipo information: entry into national phase

Ref document number: 202517124284

Country of ref document: IN

WWE Wipo information: entry into national phase

Ref document number: 2024832441

Country of ref document: EP

REG Reference to national code

Ref country code: BR

Ref legal event code: B01A

Ref document number: 112025028777

Country of ref document: BR

ENP Entry into the national phase

Ref document number: 2024832441

Country of ref document: EP

Effective date: 20251223

ENP Entry into the national phase

Ref document number: 2024832441

Country of ref document: EP

Effective date: 20251223

ENP Entry into the national phase

Ref document number: 2024832441

Country of ref document: EP

Effective date: 20251223

NENP Non-entry into the national phase

Ref country code: DE

ENP Entry into the national phase

Ref document number: 2024832441

Country of ref document: EP

Effective date: 20251223

ENP Entry into the national phase

Ref document number: 2024832441

Country of ref document: EP

Effective date: 20251223

WWP Wipo information: published in national office

Ref document number: 2024832441

Country of ref document: EP