WO2024257327A1 - 電力変換装置 - Google Patents

電力変換装置 Download PDF

Info

Publication number
WO2024257327A1
WO2024257327A1 PCT/JP2023/022368 JP2023022368W WO2024257327A1 WO 2024257327 A1 WO2024257327 A1 WO 2024257327A1 JP 2023022368 W JP2023022368 W JP 2023022368W WO 2024257327 A1 WO2024257327 A1 WO 2024257327A1
Authority
WO
WIPO (PCT)
Prior art keywords
converter
voltage
capacitor
sub
power conversion
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Ceased
Application number
PCT/JP2023/022368
Other languages
English (en)
French (fr)
Inventor
徹規 木下
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to PCT/JP2023/022368 priority Critical patent/WO2024257327A1/ja
Priority to JP2025527179A priority patent/JPWO2024257327A1/ja
Priority to EP23941629.0A priority patent/EP4730635A1/en
Publication of WO2024257327A1 publication Critical patent/WO2024257327A1/ja
Anticipated expiration legal-status Critical
Ceased legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M7/00—Conversion of AC power input into DC power output; Conversion of DC power input into AC power output
    • H02M7/42—Conversion of DC power input into AC power output without possibility of reversal
    • H02M7/44—Conversion of DC power input into AC power output without possibility of reversal by static converters
    • H02M7/48—Conversion of DC power input into AC power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode
    • H02M7/483—Converters with outputs that each can have more than two voltages levels
    • H02M7/487—Neutral point clamped inverters
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M1/00—Details of apparatus for conversion
    • H02M1/0003—Details of control, feedback or regulation circuits
    • H02M1/0025—Arrangements for modifying reference values, feedback values or error values in the control loop of a converter
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M1/00—Details of apparatus for conversion
    • H02M1/0067—Converter structures employing plural converter units, other than for parallel operation of the units on a single load
    • H02M1/007—Plural converter units in cascade
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M1/00—Details of apparatus for conversion
    • H02M1/0095—Hybrid converter topologies, e.g. NPC mixed with flying capacitor, thyristor converter mixed with MMC or charge pump mixed with buck
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M1/00—Details of apparatus for conversion
    • H02M1/38—Means for preventing simultaneous conduction of switches
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M1/00—Details of apparatus for conversion
    • H02M1/42—Circuits or arrangements for compensating for or adjusting power factor in converters or inverters
    • H02M1/4208—Arrangements for improving power factor of AC input
    • H02M1/4216—Arrangements for improving power factor of AC input operating from a three-phase input voltage
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M1/00—Details of apparatus for conversion
    • H02M1/42—Circuits or arrangements for compensating for or adjusting power factor in converters or inverters
    • H02M1/4208—Arrangements for improving power factor of AC input
    • H02M1/4225—Arrangements for improving power factor of AC input using a non-isolated boost converter
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M1/00—Details of apparatus for conversion
    • H02M1/42—Circuits or arrangements for compensating for or adjusting power factor in converters or inverters
    • H02M1/4208—Arrangements for improving power factor of AC input
    • H02M1/4233—Arrangements for improving power factor of AC input using a bridge converter comprising active switches
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M7/00—Conversion of AC power input into DC power output; Conversion of DC power input into AC power output
    • H02M7/42—Conversion of DC power input into AC power output without possibility of reversal
    • H02M7/44—Conversion of DC power input into AC power output without possibility of reversal by static converters
    • H02M7/48—Conversion of DC power input into AC power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode
    • H02M7/483—Converters with outputs that each can have more than two voltages levels
    • H02M7/4833—Capacitor voltage balancing
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M7/00—Conversion of AC power input into DC power output; Conversion of DC power input into AC power output
    • H02M7/42—Conversion of DC power input into AC power output without possibility of reversal
    • H02M7/44—Conversion of DC power input into AC power output without possibility of reversal by static converters
    • H02M7/48—Conversion of DC power input into AC power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode
    • H02M7/483—Converters with outputs that each can have more than two voltages levels
    • H02M7/4835—Converters with outputs that each can have more than two voltages levels comprising two or more cells, each including a switchable capacitor, the capacitors having a nominal charge voltage which corresponds to a given fraction of the input voltage, and the capacitors being selectively connected in series to determine the instantaneous output voltage
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M7/00—Conversion of AC power input into DC power output; Conversion of DC power input into AC power output
    • H02M7/42—Conversion of DC power input into AC power output without possibility of reversal
    • H02M7/44—Conversion of DC power input into AC power output without possibility of reversal by static converters
    • H02M7/48—Conversion of DC power input into AC power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode
    • H02M7/53—Conversion of DC power input into AC power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal
    • H02M7/537—Conversion of DC power input into AC power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only, e.g. single switched pulse inverters
    • H02M7/5387—Conversion of DC power input into AC power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only, e.g. single switched pulse inverters in a bridge configuration
    • H02M7/53871—Conversion of DC power input into AC power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only, e.g. single switched pulse inverters in a bridge configuration with automatic control of output voltage or current

Definitions

  • This disclosure relates to a power conversion device.
  • Power conversion devices such as inverters and converters that convert power between direct current and three-phase alternating current are used for a variety of applications, and there is a demand for miniaturization and weight reduction. For this reason, multilevel power conversion devices (see, for example, Patent Document 1 and Non-Patent Document 1) are used to reduce the volume of passive components such as capacitors, inductors, and resistors that occupy the power conversion device.
  • the semiconductor switching elements and smoothing capacitors bear a voltage lower than the DC voltage, making it possible to use low-voltage semiconductor switching elements and low-voltage capacitors, thereby achieving high power output and high power density.
  • the semiconductor switching elements and smoothing capacitors bear a voltage lower than the DC voltage, making it possible to use low-voltage semiconductor switching elements and low-voltage capacitors, thereby achieving high power output and high power density.
  • it is possible to output multilevel voltages by increasing the number of voltage levels, it is possible to reduce the energy stored in the inductor, making it possible to realize a smaller inductor with lower loss.
  • JP 2021-100363 A (paragraphs 0020 to 0025, FIG. 1)
  • This disclosure discloses technology to solve the problems described above, and aims to obtain a power conversion device that can output multilevel voltages by applying low-voltage semiconductor switching elements without increasing the size and weight of the device.
  • the power conversion device disclosed herein is characterized by comprising an inductor provided for each phase on the AC side, a main converter having one end connected to the inductor and the other end with a DC positive pole, a DC negative pole, and a DC neutral point, a capacitor circuit having a positive pole, a DC negative pole, and a DC neutral point connected to the DC side, a sub-converter composed of a capacitor and a plurality of semiconductor switching elements, connected between the neutral point of the capacitor circuit and the neutral point of the main converter, the capacitor voltage changing according to the combination of the opening and closing settings of the plurality of semiconductor switching elements, and a control unit that controls the operation of the main converter and the sub-converter.
  • the power conversion device disclosed herein can apply low-voltage semiconductor switching elements to the sub-converter, making it possible to obtain a power conversion device capable of outputting multilevel voltages without increasing the size and weight of the device.
  • 1A and 1B are a circuit diagram for explaining the configuration of a power conversion device according to a first embodiment and a circuit diagram for explaining the configuration of a submodule that constitutes a power conversion circuit, respectively.
  • 1 is a circuit diagram for explaining a power conversion circuit for one phase of a power conversion device according to a first embodiment
  • 4 is a table showing output terminal voltages and switch settings for each switching state in the power conversion device according to the first embodiment.
  • FIG. 4A to 4F are diagrams illustrating conduction paths for each switching state in a power conversion circuit for one phase of the power conversion device according to the first embodiment.
  • FIG. 1 is a tabular diagram showing the output voltage for each output end voltage and current direction for each switching state in a power conversion device according to the first embodiment, the charge/discharge state of the capacitor of the sub-converter, and the charge/discharge state of the positive side capacitor and the negative side capacitor.
  • 2 is a circuit diagram for explaining a configuration of a control unit constituting the power conversion device according to the first embodiment.
  • FIG. 7A and 7B are schematic diagrams showing transitions of modes and switching states when the current direction is positive and negative, respectively, in the power conversion device according to the first embodiment.
  • 1 is a schematic diagram showing the transition of modes and switching states when the current direction is positive in a power conversion device according to a first embodiment, together with a conduction path in a power conversion circuit for one phase.
  • FIG. 1 is a schematic diagram showing the transition of modes and switching states when the current direction is negative in a power conversion device according to a first embodiment, together with a conduction path in a power conversion circuit for one phase.
  • FIG. 10A to 10D are diagrams showing time series changes in the modes set when the power conversion device is not provided with a zero voltage generating unit and when it is provided with a zero voltage generating unit when the current is positive and negative, respectively.
  • 2 is a block diagram showing an example of a hardware configuration of a control unit constituting a power conversion device according to the present disclosure.
  • FIG. 1 is a schematic diagram showing the transition of modes and switching states when the current direction is negative in a power conversion device according to a first embodiment, together with a conduction path in a power conversion circuit for one phase.
  • FIG. 10A to 10D are diagrams showing time series changes in the modes set when the power conversion device is not provided with a zero voltage generating unit and when it is provided with a zero voltage generating unit when the current is positive and
  • Figures 1A to 10D are intended to explain the configuration and operation of the power conversion device of embodiment 1, where Figure 1A is a circuit diagram for explaining the configuration of the power conversion device, Figure 1B is a circuit diagram of a sub-module that constitutes a sub-converter of a power conversion circuit, and Figure 2 is a circuit diagram for explaining a power conversion circuit for one phase when a sub-converter is constituted using one sub-module shown in Figure 1B for each phase.
  • FIG. 3 is a table showing the output terminal voltage and switch opening/closing (on/off) settings for each switching state in the power conversion circuit for one phase shown in FIG. 2, while FIGS. 4A to 4F are diagrams showing the conduction paths for each switching state shown in FIG. 3 in the power conversion circuit for one phase shown in FIG. 2, and FIG. 5 is a table showing the output voltage for the output terminal voltage and current direction for each switching state shown in FIG. 3, the charge/discharge state of the sub-converter capacitor, and the charge/discharge state of the positive and negative capacitors. Note that in FIGS. 4A to 4F, the power conversion circuit itself is drawn with thin lines to highlight the current paths. The same applies to FIGS. 8 and 9, which will be described later.
  • FIG. 6 is a circuit diagram for explaining the configuration of the control unit that controls the switching of the above-mentioned switching states
  • FIG. 7A is a schematic diagram showing the transitions of the mode and switching state together with the set values when the current direction is positive
  • FIG. 7B is a schematic diagram showing the transitions of the mode and switching state together with the set values when the current direction is negative. Note that in FIGS. 7A and 7B, from the left, the mode, the output terminal voltage, and the open/closed state of each of the four switches are listed in that order.
  • Figure 8 is a schematic diagram corresponding to Figure 7A, which shows the transition of the mode and switching state together with the conduction path in the power conversion circuit for one phase when the current direction is positive
  • Figure 9 is a schematic diagram corresponding to Figure 7B, which shows the transition of the mode and switching state together with the conduction path in the power conversion circuit for one phase when the current direction is negative.
  • Figures 10A and 10B show the time series changes in the mode set for the switching elements in the submodule when the current is positive and when a zero voltage generator is not provided and when a zero voltage generator is provided, respectively.
  • Figures 10C and 10D show the time series changes in the mode set for the switching elements in the submodule when the current is negative and when a zero voltage generator is not provided and when a zero voltage generator is provided, respectively.
  • the power conversion device 10 of the present disclosure includes a power conversion circuit 1 having DC side terminals P, O, N that are connected to a DC power source or DC equipment, and AC side terminals R, S, T that are connected to an AC power source or AC equipment, as shown in FIG. 1A, and a control unit 6 that controls the operation of the power conversion circuit.
  • the power conversion circuit 1 is arranged in the following order from the AC terminals (R, S, T) to the DC terminals (P, O, N): inductor 2, main converter 3, capacitor circuit 5.
  • the sub-modules 7 shown in FIG. 1B are connected in series, and the sub-converter 4 is arranged between the neutral point O of each of the main converter 3 and the capacitor circuit 5.
  • the main converter 3 By outputting a multi-level voltage from the AC output terminals (R, S, T) of the main converter 3, a voltage equal to the difference between the multi-level voltage and the AC terminal voltage is applied to the inductor 2 connected between the main converter 3 and the AC terminals (R, S, T).
  • the sub-converter 4 is connected between the neutral point O of the DC terminal and the DC terminal of the main converter 3.
  • the terminals of the main converter 3 are connected to the positive terminal P and negative terminal N of the DC terminal, respectively.
  • the main converter 3 can output a multi-level voltage by outputting voltages equivalent to the positive voltage, negative voltage, and output terminal voltage of the sub-converter 4.
  • the main converter 3 shows a power conversion circuit 1 capable of bidirectional power conversion using an active neutral point clamping method, but it may be configured to be capable of unidirectional power conversion only. In that case, the semiconductor switching elements of the main converter 3 can be changed to diodes to reduce the number of semiconductor switching elements.
  • the sub-converter 4 is configured such that one sub-module 7 is a two-level full-bridge converter containing at least one capacitor, and at least one sub-module 7 is connected between the main converter 3 and the neutral point O of each of the capacitor circuits 5. If the neutral point voltage is the reference potential (GND, 0V), the output terminal voltage of the sub-converter 4 is the positive voltage, negative voltage, or 0V of the capacitor voltage Vsx of the sub-converter 4.
  • the control unit 6 controls the opening and closing (off and on) of the switches of the main converter 3 and the sub-converter 4 based on information such as the AC output terminal voltages vr, vs, vt, the positive capacitor voltage Vmp, the negative capacitor voltage Vmn, the capacitor voltages Vsr, Vss, Vst (indicated as "Vsx" in Figure 1B) of the sub-converter 4, and the inductor currents ir, is, it.
  • the main converter 3 and sub-converter 4 are not limited to the illustrated configuration, and may be of a two-level type, diode clamp type, flying capacitor type, T-type type, neutral point clamp type, etc., and may have other numbers of output levels instead of being limited to two or three levels.
  • the main converter 3 must be configured to be connectable to a neutral point, and the sub-converter 4 is connected between the neutral point connection point of the main converter 3 and the neutral point of the capacitor circuit 5.
  • the capacitor Csx of the sub-converter 4 may be an external power source such as a battery. When limited to unidirectional power conversion from AC to DC only, some of the semiconductor switching elements of the main converter 3 and sub-converter 4 may be changed to diodes.
  • the semiconductor switching elements may be silicon (Si) or silicon carbide (SiC)-based MOSFETs (Metal-Oxide-Semiconductor Field-Effect Transistors), IGBTs (Insulated Gate Bipolar Transistors), as well as gallium nitride (GaN)-based power transistors and gallium oxide (GaO)-based power transistors.
  • SiC silicon carbide
  • MOSFETs Metal-Oxide-Semiconductor Field-Effect Transistors
  • IGBTs Insulated Gate Bipolar Transistors
  • GaN gallium nitride
  • GaO gallium oxide
  • the semiconductor switching elements may be a mixture of the above-mentioned silicon-based IGBTs and silicon carbide-based MOSFETs.
  • inductor 2 connected between the AC terminal and the main converter 3 has at least one inductor L
  • other passive components may be connected in series or parallel to the inductor 2.
  • An LC filter, an LCL filter, etc. may be connected to remove harmonic switching noise.
  • a damping circuit may also be provided to suppress the resonance phenomenon of the filter.
  • the control unit 6 may have one or more controllers (controllers). For example, separate controllers may be applied to the main converter 3 and the sub-converter 4, or separate controllers may be used for the main converter 3 and the sub-converter 4 corresponding to each phase. Communication between the controllers may be either wired or wireless. In addition, the current detection value, voltage detection value, temperature detection value, gate signal, etc. of the power conversion circuit 1 may be connected to the control unit 6 by wire or wirelessly.
  • the control unit 6 is composed of a CPU (Central Processing Unit), DSP (Digital Signal Processor), FPGA (Field-Programmable Gate Array), analog circuits, etc. Control may be applied so that the positive and negative voltages become the same voltage.
  • the differential voltage between the positive and negative voltages is controlled to be zero, and the capacitor voltage Vsx of the sub-converter 4 is controlled to a predetermined voltage.
  • the voltage control of the control unit 6 is, for example, proportional-integral control (PI) that brings the target voltage closer to the voltage detected by the voltage detection means.
  • PI proportional-integral control
  • the voltage detection means may directly detect the voltages across the positive and negative capacitors Cmp and Cmn as the positive and negative voltages.
  • the negative and positive voltages may be estimated by subtracting the positive and negative capacitor voltages Vmp and Vmn from the voltages at the positive and negative terminals.
  • the capacitor voltage Vsx of the sub-converter 4 may be estimated from the capacitor current value. To reduce the number of voltage sensors, the capacitor voltage Vsx of the sub-converter 4 may be estimated from the switching patterns of the main converter 3 and the sub-converter 4, the inductor currents ir, is, it, the positive and negative voltages, etc.
  • the control unit 6 may detect the inductor currents ir, is, and it, perform dq (direct/quadrature) conversion, and control the dq converted current by PI control or the like.
  • the inductor currents of all three phases may be detected.
  • the inductor currents of two phases may be detected, and the current of the third phase may be calculated based on Kirchhoff's first law.
  • the AC voltages of all three phases may be detected, and the phases may be synchronized by a PLL (phase locked loop).
  • the AC voltage of only one phase may be detected, and the undetected AC voltage may be calculated by utilizing the 120 degree phase shift between the phases.
  • the inductor currents ir is, it may be estimated from the inductor voltage, the AC side terminal voltage, the main converter output voltage command value in the control unit 6, etc.
  • a device consisting of passive components, electronic components, semiconductor switching elements, etc. may be connected to the AC terminal side, and the output terminal from this device may be connected to the DC side terminal.
  • a common mode filter, a normal mode filter, a submodule, etc. may be connected.
  • a terminal output from a device such as the one described above that is connected to the DC terminal may be connected to the AC terminal.
  • a motor, a generator, an AC system a load made up of passive components, or something that behaves like a current source or voltage source may be connected.
  • a DC terminal for example, a solar cell, a fuel cell, a storage battery, a load made up of passive components, an LED (Light-Emitting Diode), a power conversion device, or something that behaves like a current source or voltage source may be connected.
  • the AC terminal side is shown as three-phase, it may be single-phase or multi-phase, and there is no restriction on the phase wiring system. If it is single-phase, a half-bridge configuration or a full-bridge configuration may be considered. Even in the case of three phase, a V-connection method may be used in which one phase is connected to the AC terminal and the neutral point.
  • the voltages of the submodules 7 may all be the same voltage or different voltages.
  • the modulation method of the submodules 7 may be any known modulation method used in single-phase circuits, such as bipolar modulation, unipolar modulation, or hybrid modulation.
  • the switching frequency of the main converter 3 may be set to the fundamental frequency of the AC side to reduce switching loss.
  • the switching frequencies of the main converter 3 and sub-converter 4 may be set to different frequencies to reduce switching loss.
  • a one-pulse voltage may be output from the main converter 3, and control may be applied in which the sub-converter 4 compensates for the differential voltage.
  • the absolute value of the voltage output by the sub-converter 4 must be lower than the absolute values of the positive and negative voltages.
  • the circuit diagram of the power conversion circuit 1x for one phase is as shown in Fig. 2.
  • the switching elements (elements S x1 to S x4 ) corresponding to the main converter 3 are configured as a T-type type, but they may be configured as a diode clamp type, a flying capacitor type, a neutral point clamp type, or the like.
  • Each of the six switching states determines the opening and closing, i.e., switch settings, of the switching elements (elements S x1 to S x4 ) that constitute the main converter 3 and the switching elements (elements S x7 to S x10 ) that constitute the sub-converter 4. Note that in the tabular form of Fig. 3 , from the left, the switching state, the output end voltage Vxo, and the switch settings of each of the switching elements (elements S x1 to S x4 , S x7 to S x10 ) (on (closed) is "1", off (open) is "0") are shown.
  • FIGS. 4A to 4F show the conduction paths within the power conversion circuit 1x in each of the six switching states shown in FIG. 3.
  • the current direction from AC to DC (to the right) is considered positive.
  • FIGS. 4A to 4F show the case where the current direction is positive.
  • Switching state 1 is when the converter output terminal voltage Vxo is +Vmp. In switching state 1, as shown in FIG. 4A, no current flows into the capacitor Csx of the submodule 7, so the capacitor voltage Vsx does not fluctuate. On the other hand, in the capacitor circuit 5 on the DC terminal side, current flows into the capacitors Cmp and Cmn, so the capacitor voltages Vmp and Vmn increase.
  • Switching state 2 is when the converter output terminal voltage Vxo is +Vsx.
  • switching state 2 as shown in FIG. 4B, current flows into capacitor Csx of submodule 7, causing the capacitor voltage Vsx to increase.
  • capacitor circuit 5 current flows out of capacitor Cmp, causing the capacitor voltage Vmp to decrease, and current flows into capacitor Cmn, causing the capacitor voltage Vmn to increase.
  • Switching state 3 is when the converter output terminal voltage Vxo is 0V. In switching state 3, as shown in FIG. 4C, no current flows through capacitor Csx of submodule 7, so the capacitor voltage Vsx does not change. On the other hand, in capacitor circuit 5, current flows out of capacitor Cmp, decreasing the capacitor voltage Vmp, and current flows into capacitor Cmn, increasing the capacitor voltage Vmn.
  • Switching state 4 is when the converter output terminal voltage Vxo is 0V.
  • switching state 4 as shown in FIG. 4D, no current flows through capacitor Csx of submodule 7, so the capacitor voltage Vsx does not change.
  • capacitor circuit 5 current flows out of capacitor Cmp, decreasing the capacitor voltage Vmp, and current flows into capacitor Cmn, increasing the capacitor voltage Vmn.
  • Switching state 5 is when the converter output terminal voltage Vxo is -Vsx.
  • switching state 5 as shown in FIG. 4E, current flows out of capacitor Csx of submodule 7, causing the capacitor voltage Vsx to decrease.
  • capacitor circuit 5 current flows out of capacitor Cmp, causing the capacitor voltage Vmp to decrease, and current flows into capacitor Cmn, causing the capacitor voltage Vmn to increase.
  • Switching state 6 is when the converter output terminal voltage Vxo is -Vmp. In switching state 6, as shown in FIG. 4F, no current flows into the capacitor Csx of the submodule 7, so the capacitor voltage Vsx does not fluctuate. On the other hand, in the capacitor circuit 5, current flows out of the capacitors Cmp and Cmn, so the capacitor voltages Vmp and Vmn decrease.
  • Figure 5 shows in table format the converter output terminal voltage Vxo for the switching state and current direction, the current direction, the charge/discharge state of the capacitor Csx of the sub-converter 4, the charge/discharge state of the positive side capacitor Cmp, and the negative side capacitor Cmn.
  • the direction in which the current flows from the AC side to the DC side is positive (+), and the opposite direction is negative (-).
  • the capacitor of sub-converter 4 charges in switching state 2 and discharges in switching state 5.
  • the capacitor voltage can be controlled by adjusting the time ratio between switching state 2 and switching state 5. The same is true when the current direction is negative.
  • the control system 301 has a power factor adjustment function, a DC side capacitor voltage balancing function, a capacitor voltage balancing function within the submodule 7, and a multi-level generation function.
  • the control system 301 has a PLL unit 302 that calculates the frequency and phase from the AC voltage, a coordinate conversion unit 303 that performs dq conversion on the three-phase voltage, i.e., converts three AC signals into two DC signals, and a coordinate conversion unit 304 that performs dq conversion on the three-phase current.
  • inductor current control unit power factor control unit
  • PWM Pulse Width Modulation
  • voltage control unit 307 controls the voltage of the capacitor circuit 5 so that the difference between the capacitor voltage Vmp and the capacitor voltage Vmn in the capacitor circuit 5 becomes zero
  • logic unit 308 that imparts a dead time to the switching signal to prevent failure due to element short circuit.
  • a capacitor voltage control unit 309 that controls the capacitor voltage Vsx in the submodule 7 so that the error between the capacitor voltage Vsx connected to each module and the target voltage command value becomes zero
  • a command value generation unit 310 that generates a command value for the subconverter 4.
  • a PWM unit 311 that generates a high-frequency switching signal
  • a dead time generation unit 312 that provides a dead time to prevent failure due to element shorting in the subconverter 4
  • a zero voltage generation unit 313 that generates a signal that makes the terminal voltage of the subconverter 4 zero.
  • the PLL unit 302 to logic unit 308 are functions that control the main converter 3, and the capacitor voltage control unit 309 to zero voltage generation unit 313 are functions added in this disclosure to control the sub-converter 4.
  • the output voltage level becomes three levels, and the voltage of the sub-converter 4 cannot be balanced.
  • the output voltage level becomes multi-level, voltage balancing of the sub-converter 4 becomes possible, and the device can be made smaller.
  • PLL unit 302 detects three-phase voltages, but may detect only one phase to configure the PLL.
  • Coordinate conversion units 303 and 304 detect three-phase voltages and currents, but may detect only one or two phases to configure dq coordinate conversion.
  • ⁇ coordinate conversion may be used for the coordinate conversion.
  • Current control may be performed for each of the three phases without performing coordinate conversion.
  • Power factor control unit 305 may improve the power factor using a PI controller.
  • the current command values id * , iq * in the dq coordinate system and the error currents of the current detection values id, iq are converted to compensation voltages using a PI controller, and the AC voltages Vd, Vq in the dq coordinate system are added to the compensation voltages, and the DC voltage is divided. As a result, a voltage command value to be output by the power conversion device in the dq coordinate system is generated, and a three-phase voltage command value is generated using the voltage phase ⁇ .
  • the voltage control unit 307 calculates the difference between the detected values of the capacitor voltages Vmn and Vmp. Then, the signal, from which a frequency three times the AC power supply frequency has been removed by a BEF (Band Elimination Filter), is converted to a compensation current by a PI controller, and the compensation amount is calculated by dividing the maximum value of the inductor current. By adding the compensation amount to the three-phase voltage command value calculated by the inductor current control unit (power factor control unit) 305, the charge/discharge amount of the capacitor circuit 5 is changed, and the differential voltage of the capacitor voltages Vmp and Vmn is brought closer to zero.
  • BEF Battery Elimination Filter
  • a PWM unit 306 generates a pulse by comparing the magnitude relationship between the three-phase voltage command value and a triangular wave (or a sawtooth wave, etc.) described above.
  • a logic unit 308 adds a dead time to prevent short circuits of elements, and outputs an ON/OFF signal to the semiconductor switching elements (elements S x1 to S x4 ).
  • the error voltage (difference) between the detected values of the capacitor voltages Vsr, Vss, and Vst and the capacitor voltage command values Vsr * , Vss * , and Vst* is converted into a compensation current using a PI controller. Then, the maximum value of the inductor current is divided, and since the charge/discharge direction changes depending on the polarity of the current as shown in FIG. 5, the polarity is converted depending on the current polarity.
  • the compensation amount becomes a positive value, and when the current polarity is positive, the period of switching state 2 becomes longer relative to switching state 5, and when the current polarity is negative, the period of switching state 2 becomes shorter relative to switching state 5, so that the capacitor is charged and follows the command value.
  • the PWM unit 311 generates pulses for the sub-converter 4 based on the compensation amount and the three-phase voltage command value of the main converter 3.
  • the logic unit 308 provides dead time to prevent short circuits of elements, and outputs ON/OFF signals for the semiconductor switching elements (elements S x7 to S x10 ) of the sub-converter 4.
  • the dead time generation unit 312 generates signals according to the number of elements of the submodule 7 from the ON/OFF signals, and provides dead time to avoid failures due to element short circuits.
  • the zero voltage generation unit 313 shifts the switching pulses according to the current direction to achieve switching state 3 and switching state 4 in which the terminal voltage of the sub-converter 4 is zero.
  • Fig. 7A The transition of the modes and switching states when the current direction is positive will be described using Fig. 7A, and when the current direction is negative using Fig. 7B.
  • the notations enclosed in ellipses indicate, from the left, the type of mode, the output terminal voltage Vxo, and the open/close settings of the switches of the elements S x7 to S x10 .
  • Fig. 8 shows the mode transition when the current direction is positive as explained in Fig. 7A, using the current path in the circuit in Fig. 2.
  • Fig. 9 shows the mode transition when the current direction is negative as explained in Fig. 7B, using the current path in the circuit in Fig. 2.
  • element Sx7 By turning on element Sx7 from mode M3, the current is commutated from the diode of element Sx9 to element Sx7 , and a transition to mode M4d in which a zero voltage is output can be made.
  • element Sx10 By turning on element Sx10 from mode M4d, the current is commutated in the order of element Sx10 , capacitor Csx, and element Sx7 , and a transition to mode M2 in which +Vsx is output can be made.
  • Figure 10A shows the time series change of the operation setting (mode) set in the switching element when the current direction is positive and the zero voltage generator 313 is not provided
  • Figure 10B shows the time series change of the mode in the submodule 7 when the current direction is positive and the zero voltage generator 313 is provided
  • Figure 10C shows the time series change of the switch operation when the current direction is negative and the zero voltage generator 313 is not provided
  • Figure 10D shows the time series change of the mode in the submodule 7 when the current direction is negative and the zero voltage generator 313 is provided.
  • Figures 10A to 10D from the top to the bottom, the switch settings of each of the elements S x7 to S x10 are shown, and the bottom row shows the output voltage.
  • the zero voltage generating unit 313 If the zero voltage generating unit 313 is not provided, none of the four modes (M4a, M4b, M4c, M4d) exists, and only +Vsx or -Vsx can be output, as shown in Figures 10A and 10C. On the other hand, by applying the zero voltage generating unit 313 that delays the switching of element Sx9 or element Sx10 depending on the current polarity, it is possible to generate four modes (M4a, M4b, M4c, M4d) as shown in Figures 10B and 10D. This makes it possible to output zero voltage.
  • the control unit 6 of the present disclosure can be configured from a processor 6H0 and a storage device 6H1, as shown in FIG. 11, which is an example of hardware 6H.
  • the storage device is not shown, but includes a volatile storage device such as a random access memory and a non-volatile auxiliary storage device such as a flash memory. Also, instead of the flash memory, a hard disk auxiliary storage device may be included.
  • the processor 6H0 executes a program input from the storage device 6H1. In this case, the program is input from the auxiliary storage device to the processor 6H0 via the volatile storage device.
  • the processor 6H0 may output data such as the results of calculations to the volatile storage device of the storage device 6H1, or may store data in the auxiliary storage device via the volatile storage device.
  • the processor 6H0 may have a communication function, or may include a communication unit not shown.
  • the power conversion device 10 of the present disclosure includes the inductor 2 provided for each phase (R, S, T) on the AC side, the main converter 3 having one end connected to the inductor 2 and the DC positive pole (P), negative pole (N) and neutral point (O) set on the other end, the capacitor circuit 5 having the positive pole terminal (P), negative pole terminal (N) and neutral point (O) connected to the DC side, the sub-converter 4 configured with the capacitor Csx and a plurality of semiconductor switching elements (elements S x7 to Sx 10 ), connected between the neutral point (O) of the capacitor circuit 5 and the neutral point (O) of the main converter 3, and the capacitor voltage Vsx changes depending on the combination (switching states 1 to 6, modes M1 to M6) of the open/close settings of the plurality of semiconductor switching elements (elements S x7 to Sx 10 ), and the control unit 6 that controls the operation of the main converter 3 and the sub-converter 4.
  • the sub-converter 4 can be configured with the capacitor C
  • control unit 6 is configured to control the absolute value of the capacitor voltage Vsx so that it is lower than the absolute value of the voltage (capacitor voltage Vmp) at the positive terminal (P) of the capacitor circuit 5 and the absolute value of the voltage (capacitor voltage Vmn) at the negative terminal (N), the voltages will be balanced and operation will be stable.
  • control unit 6 controls the sub-converter 4 so that the combination of opening and closing settings (modes M1 to M6) that results in the output voltage of the sub-converter 4 being zero varies depending on the direction of the current flowing through the inductor 2, the bias in operation among elements S x7 to S x10 can be averaged out.
  • the control unit 6 can reliably control the zero voltage period by configuring at least one of the multiple semiconductor switching elements (elements S x7 to S x10 ) to delay the opening and closing operation relative to the other elements for a period equivalent to the period during which the output voltage of the sub-converter 4 is made zero.
  • the control unit 6 selects different elements for which the opening and closing operation is to be delayed depending on the direction of the current flowing through the inductor 2, the bias in operation among the elements S x7 to S x10 is leveled out.
  • the sub-converter 4 forms a full-bridge circuit
  • the control unit 6 controls the sub-converter 4 so that, for one leg of the full-bridge circuit, a delay is inserted into the switching signal of the upper semiconductor switching element or the lower semiconductor switching element depending on the direction of the current flowing through the inductor 2, for a period corresponding to the period during which the output voltage is set to zero. This makes it possible to control the zero period more reliably.
  • the capacitor voltage Vsx can be reliably manipulated.
  • the main converter 3 is a T-type converter that includes at least two semiconductor switching elements and two semiconductor rectifier elements, multi-level output is possible.

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Inverter Devices (AREA)

Abstract

一端側がインダクタ（２）に接続され、他端側に直流の正極（Ｐ）と負極（Ｎ）と中性点（Ｏ）とが設定されたメインコンバータ（３）、直流側に接続される正極端（Ｐ）と負極端（Ｎ）と中性点（Ｏ）とを有するキャパシタ回路（５）、キャパシタ（Ｃｓｘ）と複数の素子（Ｓx7～Ｓｘ10）とで構成し、キャパシタ回路（５）の中性点（Ｏ）とメインコンバータ（３）の中性点（Ｏ）との間に接続され、素子（Ｓx7～Ｓｘ10）に対する開閉設定の組み合わせに応じてキャパシタ電圧（Ｖｓｘ）が変化するサブコンバータ（４）、およびメインコンバータ（３）およびサブコンバータ（４）の動作を制御する制御部（６）を備えた。

Description

電力変換装置
　本開示は、電力変換装置に関するものである。
　直流と三相交流との間で電力変換するインバータ、コンバータ等の電力変換装置は様々な用途に用いられ、小型化、軽量化が要求される。そのため、電力変換装置に占めるキャパシタ、インダクタ、抵抗等の受動部品の体積を低減するためにマルチレベル電力変換装置（例えば、特許文献１、非特許文献１参照。）が適用される。
　マルチレベル電力変換装置は直流電圧よりも低い電圧を半導体スイッチング素子および平滑キャパシタが負担するため、低耐圧半導体スイッチング素子および低耐圧キャパシタを適用することが可能となり、大電力出力、高電力密度化を実現することができる。また、マルチレベル電圧を出力可能であるため、電圧レベル数を増やすことにより、インダクタに蓄えるエネルギーを低くすることができインダクタの小型化および低損失化を実現することができる。
特開２０２１―１００３６３号公報（段落００２０～００２５、図１）
B. Singh, B. N. Singh, A. Chandra, K. Al-Haddad, A. Pandey and D. P. Kothari, "A review of three-phase improved power quality AC-DC converters," in IEEE Transactions on Industrial Electronics（米）, vol. 51, no. 3, pp. 641-660, June 2004, doi: 10.1109/TIE.2004.825341.
　一方、ダイオードクランプ方式、フライングキャパシタ方式、カスケード接続方式といった代表的なマルチレベル電力変換装置では、多くの半導体スイッチング素子、双方向半導体スイッチング素子、キャパシタなどが追加される。例えばダイオードクランプ方式では多くのダイオードが追加され、４レベル以上ではキャパシタバランス制御が複雑化し、外付けの電圧バランス回路により体積が増加する。フライングキャパシタ方式ではキャパシタ電圧のバランス制御は簡単だか、多くのキャパシタが必要となり装置のサイズが増加する。またカスケード接続方式では直流部を共通化できないため独立した直流電源が必要となり装置サイズと重量が増加する。つまり、いずれの方式にせよ、これまでのマルチレベル電力変換装置では、電力変換装置の体積およびコストが増加するという課題があった。
　本開示は、上記のような課題を解決するための技術を開示するものであり、低耐圧半導体スイッチング素子を適用して、装置のサイズと重量を増大させることなく、マルチレベル電圧を出力可能な電力変換装置を得ることを目的とする。
　本開示の電力変換装置は、交流側の各相に対して設けられたインダクタ、一端側が前記インダクタに接続され、他端側に直流の正極と負極と中性点とが設定されたメインコンバータ、直流側に接続される正極端と負極端と中性点とを有するキャパシタ回路、キャパシタと複数の半導体スイッチング素子とで構成し、前記キャパシタ回路の中性点と前記メインコンバータの中性点との間に接続され、前記複数の半導体スイッチング素子に対する開閉設定の組み合わせに応じてキャパシタ電圧が変化するサブコンバータ、および前記メインコンバータおよび前記サブコンバータの動作を制御する制御部、を備えたことを特徴とする。
　本開示の電力変換装置によれば、サブコンバータに低耐圧半導体スイッチング素子を適用でき、装置のサイズと重量を増大させることなく、マルチレベル電圧を出力可能な電力変換装置を得ることができる。
図１Ａと図１Ｂは、それぞれ実施の形態１にかかる電力変換装置の構成を説明するための回路図と電力変換回路を構成するサブモジュールの構成を説明するための回路図である。 実施の形態１にかかる電力変換装置の１相分の電力変換回路を説明するための回路図である。 実施の形態１にかかる電力変換装置におけるスイッチング状態毎の出力端電圧とスイッチの設定を示す表形式の図である。 図４Ａ～図４Ｆそれぞれは、実施の形態１にかかる電力変換装置の１相分の電力変換回路におけるスイッチング状態毎の導通経路を示す図である。 実施の形態１にかかる電力変換装置におけるスイッチング状態毎の出力端電圧と電流方向に対する出力電圧、サブコンバータのキャパシタ充放電状態、正極側キャパシタ、負極側キャパシタの充放電状態を示す表形式の図である。 実施の形態１にかかる電力変換装置を構成する制御部の構成を説明するための回路図である。 図７Ａと図７Ｂは、実施の形態１にかかる電力変換装置における、それぞれ電流方向が正の場合と負の場合でのモードとスイッチング状態の変遷を示す模式図である。 実施の形態１にかかる電力変換装置における、電流方向が正の場合でのモードとスイッチング状態の変遷を１相分の電力変換回路における導通経路とともに示す模式図である。 実施の形態１にかかる電力変換装置における、電流方向が負の場合でのモードとスイッチング状態の変遷を１相分の電力変換回路における導通経路とともに示す模式図である。 図１０Ａ～図１０Ｄそれぞれは、電流が正の時と負の時それぞれで電力変換装置にゼロ電圧生成部を設けなかった際と設けた際に設定されるモードの時系列変化を示す図である。 本開示の電力変換装置を構成する制御部のハードウエア構成例を示すブロック図である。
実施の形態１．
　図１Ａ～図１０Ｄは、実施の形態１にかかる電力変換装置の構成と動作について説明するためのものであり、図１Ａは電力変換装置の構成を説明するための回路図、図１Ｂは電力変換回路のサブコンバータを構成するサブモジュールの回路図、図２は相ごとに図１Ｂに示すひとつのサブモジュールを用いてサブコンバータを構成した際の１相分の電力変換回路を説明するための回路図である。
　そして、図３は図２に示す１相分の電力変換回路におけるスイッチング状態毎の出力端電圧とスイッチの開閉（オンオフ）設定を示す表形式の図、図４Ａ～図４Ｆそれぞれは、図２に示す１相分の電力変換回路における図３に示すスイッチング状態毎の導通経路を示す図、図５は図３に示すスイッチング状態毎の出力端電圧と電流方向に対する出力電圧、サブコンバータのキャパシタ充放電状態、正極側キャパシタ、負極側キャパシタの充放電状態を示す表形式の図である。なお、図４Ａ～図４Ｆにおいては、電流経路を際立たせるため、電力変換回路自体については、細線で描画している。後述する図８、図９も同様である。
　また、図６は上述したスイッチング状態の切り替えを制御する制御部の構成を説明するための回路図、図７Ａは電流方向が正の場合でのモードとスイッチング状態の変遷を設定値とともに示す模式図、図７Ｂは電流方向が負の場合でのモードとスイッチング状態の変遷を設定値とともに示す模式図である。なお、図７Ａと図７Ｂでは、左から、モード、出力端電圧、４つのスイッチそれぞれの開閉状態、の順に記載している。
　図８は電流方向が正の場合でのモードとスイッチング状態の変遷を１相分の電力変換回路における導通経路とともに示す図７Ａに対応する模式図、図９は電流方向が負の場合でのモードとスイッチング状態の変遷を１相分の電力変換回路における導通経路とともに示す図７Ｂに対応する模式図である。
　図１０Ａと図１０Ｂは電流が正で、それぞれゼロ電圧生成部を設けなかった際とゼロ電圧生成部を設けた際のサブモジュール内のスイッチング素子に設定されるモードの時系列変化を示す図、図１０Ｃと図１０Ｄは電流が負で、それぞれゼロ電圧生成部を設けなかった際とゼロ電圧生成部を設けた際のサブモジュール内のスイッチング素子に設定されるモードの時系列変化を示す図である。
　本開示の電力変換装置１０は、図１Ａに示すように直流電源または直流機器と接続される直流側端子Ｐ、Ｏ、Ｎ、交流電源または交流機器と接続される交流側端子Ｒ、Ｓ、Ｔを有する電力変換回路１と、電力変換回路の動作を制御する制御部６を備えている。
　電力変換回路１は交流側端子（Ｒ、Ｓ、Ｔ）側から直流側端子（Ｐ、Ｏ、Ｎ）に向かって、インダクタ２、メインコンバータ３、キャパシタ回路５の順に配置されている。そして、図１Ｂに示すサブモジュール７を多直列接続し、メインコンバータ３とキャパシタ回路５それぞれの中性点Ｏの間に配置されたサブコンバータ４を備えることを特徴とする。
　メインコンバータ３の交流側出力端子（Ｒ、Ｓ、Ｔ）からマルチレベルの電圧を出力することにより、メインコンバータ３と交流側端子（Ｒ、Ｓ、Ｔ）の間に接続されているインダクタ２にマルチレベルの電圧と交流側端子電圧の差分の電圧が加わる。直流側端子の中性点Ｏとメインコンバータ３の直流側端子の間にサブコンバータ４が接続される。直流端子の正極端Ｐと負極端Ｎにはメインコンバータ３の端子がそれぞれ接続される。メインコンバータ３は正極電圧、負極電圧、サブコンバータ４の出力端電圧に相当する電圧を出力することによりマルチレベルの電圧を出力できる。
　なお、図１Ａでは、メインコンバータ３はアクティブ中性点クランプ方式の双方向に電力変換が可能な電力変換回路１を示しているが、単方向のみに電力変換可能な構成としてもよい。その場合、メインコンバータ３の半導体スイッチング素子をダイオードに変更することで半導体スイッチング素子を削減することができる。図１Ｂではサブコンバータ４は少なくとも１つ以上のキャパシタを内包する２レベルフルブリッジコンバータを１つのサブモジュール７として、少なくとも１つ以上のサブモジュール７がメインコンバータ３とキャパシタ回路５それぞれの中性点Ｏとの間に接続されたものである。中性点電圧を基準電位（ＧＮＤ、０Ｖ）とすると、サブコンバータ４の出力端電圧はサブコンバータ４のキャパシタ電圧Ｖｓｘの正電圧、負電圧、０Ｖとなる。
　制御部６は交流側出力端子電圧ｖｒ、ｖｓ、ｖｔ、正極側キャパシタ電圧Ｖｍｐ、負極側キャパシタ電圧Ｖｍｎ、サブコンバータ４のキャパシタ電圧Ｖｓｒ、Ｖｓｓ、Ｖｓｔ（図１Ｂでは「Ｖｓｘ」と表記）、インダクタ電流ｉｒ、ｉｓ、ｉｔなどの情報からメインコンバータ３とサブコンバータ４のスイッチの開閉（オフとオン）動作を制御する。
　制御部６はサブコンバータ４のキャパシタ電圧をそれぞれ制御する。また、制御部６は正極電圧、負極電圧を制御する。また、制御部６はインダクタ電流をそれぞれ制御する。なお、入出力につながるシステム（電圧源、電流源、受動部品）に応じて制御する状態量が変わってもよい。
　メインコンバータ３およびサブコンバータ４は例示した態様に限らず、２レベル方式、ダイオードクランプ方式、フライングキャパシタ方式、Ｔ－ｔｙｐｅ方式、中性点クランプ方式などでもよく、２レベル、３レベルに限らず、他の出力レベル数であってもよい。ただし、メインコンバータ３は中性点に接続可能な構成を採用する必要があり、そのメインコンバータ３の中性点接続箇所とキャパシタ回路５の中性点との間にサブコンバータ４が接続される。サブコンバータ４のキャパシタＣｓｘはバッテリなどの外部電源でもよい。交流から直流のみの単方向の電力変換に限定する場合、メインコンバータ３およびサブコンバータ４の半導体スイッチング素子の一部をダイオードに変更してもよい。
　半導体スイッチング素子はシリコン（Ｓｉ）系、あるいは炭化ケイ素（ＳｉＣ）系のＭＯＳＦＥＴ（Metal-Oxide-Semiconductor Field-Effect Transistor）、ＩＧＢＴ（Insulated Gate Bipolar Transistor）のほか、窒化ガリウム（ＧａＮ）系のパワートランジスタ、酸化ガリウム（ＧａＯ）系のパワートランジスタなどでもよい。半導体スイッチング素子はシンボル上では１つであるが、電流容量もしくは耐電圧を上げるために多並列ないしは多直列としてもよい。多並列、多直列する場合、半導体スイッチング素子は上述したシリコン系ＩＧＢＴ、炭化ケイ素系ＭＯＳＦＥＴなどが混在した構成としてもよい。
　交流側端子とメインコンバータ３間に接続されるインダクタ２は少なくとも１つのインダクタＬを有していれば、その他受動部品をインダクタ２に対して直並列に接続してもよい。高調波スイッチングノイズを除去するためにＬＣフィルタ、ＬＣＬフィルタなどを接続してもよい。また、フィルタの共振現象を抑制するダンピング回路を設けてもよい。
　制御部６としては、１つ以上のコントローラ（制御器）を有すればよく、例えばメインコンバータ３とサブコンバータ４で別の制御器を適用してもよく、その他にも各相に対応するメインコンバータ３とサブコンバータ４で分けた制御器を用いてもよい。制御器間の通信は有線通信、無線通信のどちらでもよい。また、電力変換回路１の電流検出値、電圧検出値、温度検出値、ゲート信号などは有線で制御部６と接続してもよいし、無線としてもよい。
　制御部６はＣＰＵ（Central Processing Unit）、ＤＳＰ（Digital Signal Processor）、ＦＰＧＡ（Field-Programmable Gate Array）、アナログ回路などにより構成される。正極電圧および負極電圧は同じ電圧になる制御を適用してもよい。正極電圧および負極電圧の差分電圧が０となるように制御し、サブコンバータ４のキャパシタ電圧Ｖｓｘを所定電圧に制御する。制御部６の各電圧制御は目標電圧と電圧検知手段による検知した電圧を近づけるようなＰＩ（Proportional-Integral）制御などである。
　電圧検出手段は、正極電圧および負極電圧として、正極側キャパシタＣｍｐおよび負極側キャパシタＣｍｎそれぞれの両端の電圧を直接検出してもよい。正極端と負極端の電圧から正極側キャパシタ電圧Ｖｍｐないしは負極側キャパシタ電圧Ｖｍｎを減算することで、負極電圧ないしは正極電圧を推定してもよい。サブコンバータ４のキャパシタ電圧Ｖｓｘはキャパシタ電流値から推定してもよい。電圧センサを削減するためにサブコンバータ４のキャパシタ電圧Ｖｓｘはメインコンバータ３とサブコンバータ４のスイッチングパターンとインダクタ電流ｉｒ、ｉｓ、ｉｔ、正極電圧、負極電圧などから推定してもよい。
　また、制御部６は入出力電力を制御するために、インダクタ電流ｉｒ、ｉｓ、ｉｔを検出してｄｑ（direct/quadrature）変換し、ｄｑ変換した電流をＰＩ制御などにより電流を制御してもよい。３相すべてのインダクタ電流を検出してもよい。２相のインダクタ電流を検出し、キルヒホッフの第一法則に基づいて３相目の電流を算出してもよい。３相すべての交流電圧を検出してＰＬＬ（位相同期回路：Phase Locked Loop）により位相を同期させてもよい。１相のみの交流電圧を検出し、相間で１２０度位相がずれていることを利用して、検出していない交流電圧を算出してもよい。
　電流センサを削減するためにインダクタ電流ｉｒ、ｉｓ、ｉｔはインダクタ電圧、交流側端子電圧、制御部６内のメインコンバータ出力電圧指令値などから推定してもよい。交流端子側の先には受動部品、電子部品、半導体スイッチング素子などで構成される装置を接続してもよく、その装置から出力される端子を直流側端子に接続してもよい。すなわち、コモンモードフィルタ、ノーマルモードフィルタ、サブモジュールなどを接続してもよい。
　同様に直流側端子の先に接続される上述のような装置から出力される端子を交流側端子に接続してもよい。交流側端子の先には、例えばモータ、ジェネレータ、交流系統、受動部品からなる負荷、電流源および電圧源のように振る舞うものなどを接続してもよい。直流側端子の先には、例えば太陽電池、燃料電池、蓄電池、受動部品からなる負荷、ＬＥＤ（Light-Emitting Diode）、電力変換装置、電流源および電圧源のように振る舞うものなどを接続してもよい。
　交流端子側を３相としたものを例示したが、単相および多相としてもよく、相線式に制限はない。単相とする場合、ハーフブリッジ構成、フルブリッジ構成が考えられる。３相においても１相を交流端子と中性点に接続するＶ結線方式としてもよい。サブモジュール７の各電圧はすべて同じ電圧もしくはそれぞれ異なる電圧であってもよい。サブモジュール７の変調方式はバイポーラ変調方式、ユニポーラ変調方式、ハイブリッド変調方式など、単相回路で使用されている公知の変調方式を使用可能である。
　メインコンバータ３のスイッチング周波数は交流側の基本波周波数としてスイッチング損失を低減してもよい。メインコンバータ３とサブコンバータ４のスイッチング周波数を異なる周波数としてスイッチング損失を低減してもよい。メインコンバータ３の損失低減のためにメインコンバータ３から１パルス電圧を出力し、サブコンバータ４で差分電圧を補償する制御を適用してもよい。ただし、サブコンバータ４が出力する電圧の絶対値は正極電圧および負極電圧の絶対値よりも低くしなければならない。
　相毎のサブモジュール７の数が１つ（ｎ＝１）のサブコンバータ４を用いて電力変換回路１を形成した際の１相分の電力変換回路１ｘの回路図は図２に示すようになる。図２ではメインコンバータ３に相当するスイッチング素子（素子Ｓx1～Ｓx4）の構成をＴ－ｔｙｐｅ方式としているが、ダイオードクランプ方式、フライングキャパシタ方式、中性点クランプ方式などで構成してもよい。
　メインコンバータ３とキャパシタ回路５の中性点Ｏの間にサブモジュール７が介在しない場合、３つのレベル出力可能であるが、サブモジュール７を１つ介在させることにより、５つのレベルを出力することが可能となる。５つのレベルを出力可能なため出力電圧で場合分けを行うと図３に示すように、６種のスイッチング状態が存在する。
　６つのスイッチング状態それぞれで、メインコンバータ３を構成するスイッチング素子（素子Ｓx1～Ｓx4）と、サブコンバータ４を構成するスイッチング素子（素子Ｓx7～Ｓx10）に対する開閉、つまりスイッチ設定が決まる。なお、表形式をなす図３では、左からスイッチング状態、出力端電圧Ｖｘｏ、スイッチング素子（素子Ｓx1～Ｓx4、Ｓx7～Ｓx10）それぞれのスイッチ設定（オン（閉）は「１」、オフ（開）は「０」）を表している。
　３レベル回路の電力変換装置では、出力端電圧が＋Ｖｍｐ、０、－Ｖｍｎのみであった。一方、中性点Ｏとの間にサブコンバータ４を介在させることにより、図３に示すように出力端電圧が＋Ｖｍｐ、０、―Ｖｍｎだけでなく＋Ｖｓｘ、－Ｖｓｘの電圧を出力することが可能となり、さらにマルチレベルに出力可能となる。
　図３で示した６つのスイッチング状態それぞれにおける電力変換回路１ｘ内での導通経路を図４Ａ～図４Ｆに示す。ここでは、交流から直流への電流方向（右向き）を正とする。すなわち、図４Ａ～図４Ｆは電流方向が正の場合を示している。
　スイッチング状態１はコンバータ出力端電圧Ｖｘｏが＋Ｖｍｐの場合である。スイッチング状態１では、図４Ａに示すようにサブモジュール７のキャパシタＣｓｘには電流は流入しないためキャパシタ電圧Ｖｓｘは変動しない。一方、直流端子側のキャパシタ回路５では、キャパシタＣｍｐ、Ｃｍｎには電流が流入するためキャパシタ電圧Ｖｍｐ、Ｖｍｎは増加する。
　スイッチング状態２はコンバータ出力端電圧Ｖｘｏが＋Ｖｓｘの場合である。スイッチング状態２では、図４Ｂに示すようにサブモジュール７のキャパシタＣｓｘに電流が流入するためキャパシタ電圧Ｖｓｘが増加する。一方、キャパシタ回路５では、キャパシタＣｍｐは電流が流出しキャパシタ電圧Ｖｍｐが減少する方向、キャパシタＣｍｎは電流が流入しキャパシタ電圧Ｖｍｎが増加する方向である。
　スイッチング状態３はコンバータ出力端電圧Ｖｘｏが０Ｖの場合である。スイッチング状態３では、図４Ｃに示すようにサブモジュール７のキャパシタＣｓｘに電流は流れないためキャパシタ電圧Ｖｓｘは変化しない。一方、キャパシタ回路５では、キャパシタＣｍｐは電流が流出しキャパシタ電圧Ｖｍｐが減少する方向、キャパシタＣｍｎは電流が流入しキャパシタ電圧Ｖｍｎが増加する方向である。
　スイッチング状態４はコンバータ出力端電圧Ｖｘｏが０Ｖの場合である。スイッチング状態４では、図４Ｄに示すようにサブモジュール７のキャパシタＣｓｘに電流は流れないためキャパシタ電圧Ｖｓｘは変化しない。一方、キャパシタ回路５では、キャパシタＣｍｐは電流が流出しキャパシタ電圧Ｖｍｐが減少する方向、キャパシタＣｍｎは電流が流入しキャパシタ電圧Ｖｍｎが増加する方向である。
　スイッチング状態５はコンバータ出力端電圧Ｖｘｏが－Ｖｓｘの場合である。スイッチング状態５では、図４Ｅに示すようにサブモジュール７のキャパシタＣｓｘに電流が流出するためキャパシタ電圧Ｖｓｘが減少する。一方、キャパシタ回路５で、キャパシタＣｍｐは電流が流出しキャパシタ電圧Ｖｍｐが減少する方向、キャパシタＣｍｎは電流が流入しキャパシタ電圧Ｖｍｎが増加する方向である。
　スイッチング状態６はコンバータ出力端電圧Ｖｘｏが－Ｖｍｐの場合である。スイッチング状態６では、図４Ｆに示すようにサブモジュール７のキャパシタＣｓｘには電流は流入しないためキャパシタ電圧Ｖｓｘは変動しない。一方、キャパシタ回路５では、キャパシタＣｍｐ、Ｃｍｎは電流が流出するためキャパシタ電圧Ｖｍｐ、Ｖｍｎは減少する。
　上述したスイッチング状態を高速に切り替えることにより、ある周期で平均した出力端電圧Ｖｘｏを制御することができる。
　図５にスイッチング状態と電流方向に対するコンバータ出力端電圧Ｖｘｏ、電流の向き、サブコンバータ４のキャパシタＣｓｘの充放電状態、正極側キャパシタＣｍｐ、負極側キャパシタＣｍｎの充放電状態を表形式で示す。電流が交流側から直流側に流れる向きを正（＋）、逆向きを負（－）としている。
　図５に示すように、電流の向きが正の場合、サブコンバータ４のキャパシタはスイッチング状態２で充電、スイッチング状態５で放電する。すなわち、スイッチング状態２とスイッチング状態５の時間比率を調整することによりキャパシタ電圧の制御が可能となる。また、電流の向きが負の場合についても同様である。
　電流の向きが正の場合、直流正極側のキャパシタＣｍｐにおいては、スイッチング状態１で充電し、他のスイッチング状態で放電する。直流負極側のキャパシタＣｍｎにおいては、スイッチング状態５で放電し、他のスイッチング状態で充電する。電流の向きが負の場合はこの充放電関係が逆となる。このことより、各スイッチング状態の時間比率を変更することにより、直流側のキャパシタ回路５の電圧制御が可能となる。
　制御部６の中身の一例について図６を用いて説明する。制御系３０１は力率調整機能、直流側キャパシタ電圧バランス機能、サブモジュール７内のキャパシタ電圧バランス機能、マルチレベル生成機能を備える。制御系３０１は交流電圧から周波数と位相を計算するＰＬＬ部３０２、３相電圧をｄｑ変換、つまり３つの交流信号を２つの直流信号に変換する座標変換部３０３、３相電流をｄｑ変換する座標変換部３０４を備えている。
　さらに電流指令値に実際の電流との誤差が零になるようにインダクタＬの電流を制御するインダクタ電流制御部（力率制御部）３０５、高周波スイッチング信号を生成してメインコンバータ３のパルス幅を変調するパルス幅変調（ＰＷＭ：Pulse Width Modulation）部３０６を備えている。またさらに、キャパシタ回路５におけるキャパシタ電圧Ｖｍｐとキャパシタ電圧Ｖｍｎの差が零になるようにキャパシタ回路５の電圧を制御する電圧制御部３０７、スイッチング信号に素子短絡による故障を防止するデッドタイムを付与するロジック部３０８を備えている。
　さらに、各モジュールに接続されたキャパシタ電圧Ｖｓｘと目標電圧指令値の誤差が零になるようにサブモジュール７内のキャパシタ電圧Ｖｓｘを制御するキャパシタ電圧制御部３０９、サブコンバータ４の指令値を生成する指令値生成部３１０を備えている。さらに、高周波スイッチング信号を生成するＰＷＭ部３１１、サブコンバータ４の素子短絡による故障を防止するデッドタイムを付与するデッドタイム生成部３１２、サブコンバータ４の端子間電圧が零となるような信号を生成するゼロ電圧生成部３１３を備えている。
　ＰＬＬ部３０２～ロジック部３０８はメインコンバータ３を制御する機能であり、キャパシタ電圧制御部３０９～ゼロ電圧生成部３１３はサブコンバータ４を制御するために本開示で追加した機能である。３レベル回路の構成の場合、出力電圧レベルは３レベルとなり、サブコンバータ４の電圧がバランスできない。一方、上述した新規機能を追加することにより出力電圧レベルがマルチレベルとなり、サブコンバータ４の電圧バランスが可能となり、装置の小型化が可能となる。
　ＰＬＬ部３０２は３相の電圧を検出しているが、１相のみを検出してＰＬＬを構成してもよい。座標変換部３０３、３０４は３相の電圧および電流を検出しているが、１相あるいは２相のみを検出してｄｑ座標変換を構成してもよい。座標変換にはαβ座標変換を用いてもよい。座標変換を行わず、３相に対してそれぞれ電流制御を行ってもよい。力率制御部３０５はＰＩ制御器を用いて力率を改善してもよい。
　ｄｑ座標系における電流指令値ｉｄ*、ｉｑ*と電流検出値ｉｄ、ｉｑの誤差電流からＰＩ制御器を用いて補償電圧に変換し、ｄｑ座標系における交流電圧Ｖｄ、Ｖｑを加算し、直流電圧を除算する。これにより、ｄｑ座標系における電力変換装置が出力するべき電圧指令値が生成され、電圧位相θを用いて３相電圧指令値を生成する。
　電圧制御部３０７はキャパシタ電圧Ｖｍｎ、Ｖｍｐの検出値の差分を算出する。そして、ＢＥＦ（Band Elimination Filter：バンドエリミネーションフィルタ）により交流電源周波数の３倍の周波数を除去した信号をＰＩ制御器により補償電流に変換し、インダクタ電流の最大値を除算することにより、補償量を算出する。インダクタ電流制御部（力率制御部）３０５で算出した３相電圧指令値に対して上記補償量を加算することにより、キャパシタ回路５の充放電量を変化させて、キャパシタ電圧Ｖｍｐ、Ｖｍｎの差分電圧を０に近づける。
　ＰＷＭ部３０６で前述した３相電圧指令値と三角波（もしくはノコギリ波など）の大小関係を比較してパルスを生成する。ロジック部３０８で素子の短絡などを防止するデッドタイムを付与し半導体スイッチング素子（素子Ｓx1～Ｓx4）へのＯＮ／ＯＦＦ信号を出力する。
　キャパシタ電圧制御部３０９では、キャパシタ電圧指令値Ｖｓｒ*、Ｖｓｓ*、Ｖｓｔ*に対するキャパシタ電圧Ｖｓｒ、Ｖｓｓ、Ｖｓｔの検出値の誤差電圧（差分）からＰＩ制御器を用いて補償電流に変換する。そして、インダクタ電流の最大値を除算し、図５で示したように電流の極性によって充放電方向が変わるため、電流極性に応じて極性を変換している。
　キャパシタ電圧指令値Ｖｓｒ*、Ｖｓｓ*、Ｖｓｔ*に対してキャパシタ電圧Ｖｓｒ、Ｖｓｓ、Ｖｓｔの検出値が小さい場合、補償量は正の値となり、電流極性が正の場合は、スイッチング状態５に対して、スイッチング状態２の期間が長くなり、電流極性が負の場合は、スイッチング状態５に対して、スイッチング状態２の期間が短くなり、キャパシタが充電され指令値に追従するようになる。
　ＰＷＭ部３１１は前述した補償量とメインコンバータ３の３相電圧指令値に基づいて、サブコンバータ４のパルスを生成する。ロジック部３０８で素子の短絡などを防止するデッドタイムを付与し、サブコンバータ４の半導体スイッチング素子（素子Ｓx7～Ｓx10）用のＯＮ／ＯＦＦ信号を出力する。デッドタイム生成部３１２でＯＮ／ＯＦＦ信号からサブモジュール７の素子の数に応じた信号を生成し、素子短絡による故障を回避するためにデッドタイムを付与する。ゼロ電圧生成部３１３ではサブコンバータ４の端子間電圧が零となるスイッチング状態３、スイッチング状態４の動作を実現するために電流方向に応じてスイッチングパルスをずらす。
　図７Ａを用いて電流方向が正の場合の、図７Ｂを用いて電流方向が負の場合の、それぞれモードとスイッチング状態の遷移について説明する。なお、楕円で囲んだ中の表記は、左からモードの種別、出力端電圧Ｖｘｏ、素子Ｓx7～Ｓx10それぞれのスイッチの開閉設定を示している。
　電流方向が正の場合、図７Ａに示すように、７つのモード（Ｍ１、Ｍ２、Ｍ３、Ｍ４ａ、Ｍ４ｂ、Ｍ５、Ｍ６）を切り替えて５つのレベルを出力する。電流方向が負の場合、図７Ｂに示すように７つのモード（Ｍ１、Ｍ２、Ｍ４ｃ、Ｍ４ｄ、Ｍ３、Ｍ５、Ｍ６）を切り替えて５つのレベルを出力する。ゼロ電圧生成部３１３を用いることにより、４つのモード（Ｍ４ａ、Ｍ４ｂ、Ｍ４ｃ、Ｍ４ｄ）が新たに追加され、ゼロ電圧を出力できる効果がある。
　図７Ａで説明した電流方向が正の場合でのモードの変遷を図２の回路における電流経路で示したものを図８に、図７Ｂで説明した電流方向が負の場合でのモードの変遷を図２の回路における電流経路で示したものを図９に示す。
　電流方向が正の場合、図８に示すようにモードＭ３から素子Ｓx8のみをオンすることにより素子Ｓx8と素子Ｓx10のダイオードに電流が転流し、ゼロ電圧を出力するモードＭ４ａに遷移することができる。つぎに素子Ｓx9をオンすることにより電流は素子Ｓx8、キャパシタＣｓｘ、素子Ｓx9の順に流れるため、－Ｖｘｓを出力するモードＭ５に遷移することができる。
　モードＭ５から素子Ｓx8をオフすることにより素子Ｓx7のダイオードから素子Ｓx9に電流が転流し、ゼロ電圧を出力するモードＭ４ｂに遷移する。素子Ｓx9をオフすることにより、素子Ｓx7のダイオード、キャパシタＣｓｘ、素子Ｓx10のダイオードの順に転流し、＋Ｖｓｘを出力するモードＭ３に遷移する。
　電流方向が負の場合、図９に示すようにモードＭ２から素子Ｓx10のみをオンすることにより素子Ｓx8と素子Ｓx10のダイオードに電流が転流し、ゼロ電圧を出力するモードＭ４ｃに遷移することができる。つぎに素子Ｓx10をオフすることにより電流は素子Ｓx8、キャパシタＣｓｘ、素子Ｓx9の順に流れるため、－Ｖｓｘを出力するモードＭ３に遷移することができる。
　モードＭ３から素子Ｓx7をオンすることにより素子Ｓx9のダイオードから素子Ｓx7に電流が転流し、ゼロ電圧を出力するモードＭ４ｄに遷移することができる。モードＭ４ｄから素子Ｓx10をオンすることにより、素子Ｓx10、キャパシタＣｓｘ、素子Ｓx7の順に転流し、＋Ｖｓｘを出力するモードＭ２に遷移することができる。
　つぎにゼロ電圧生成部３１３を設けた場合と設けなかった場合のモードの変遷について図１０Ａ～図１０Ｄを用いて説明する。図１０Ａは電流の向きが正で、ゼロ電圧生成部３１３を設けなかった際のスイッチング素子に設定される動作設定（モード）の時系列変化を、図１０Ｂは電流の向きが正で、ゼロ電圧生成部３１３を設けた際のサブモジュール７内のモードの時系列変化を示す。また、図１０Ｃは電流の向きが負で、ゼロ電圧生成部３１３を設けなかった際のスイッチ動作の時系列変化を、図１０Ｄは電流の向きが負で、ゼロ電圧生成部３１３を設けた際のサブモジュール７内のモードの時系列変化を示す。図１０Ａ～図１０Ｄにおいて、上段から下段に向かって素子Ｓx7～Ｓx10それぞれのスイッチ設定、最下段が出力電圧を示す。
　ゼロ電圧生成部３１３を設けなかった場合、図１０Ａと図１０Ｃに示すように、４つのモード（Ｍ４ａ、Ｍ４ｂ、Ｍ４ｃ、Ｍ４ｄ）のいずれもが存在せず、＋Ｖｓｘもしくは－Ｖｓｘしか出力できない。一方、電流極性に応じて素子Ｓx9もしくは素子Ｓx10のスイッチングを遅延させるゼロ電圧生成部３１３を適用することにより、図１０Ｂと図１０Ｄに示すように、４つのモード（Ｍ４ａ、Ｍ４ｂ、Ｍ４ｃ、Ｍ４ｄ）を発生させることができる。これにより、ゼロ電圧を出力することが可能となる。
　なお本開示の制御部６、あるいはこれを構成する複数の制御器は、ハードウエア６Ｈの一例を図１１に示すように、プロセッサ６Ｈ０と記憶装置６Ｈ１から構成することができる。記憶装置は図示していないが、ランダムアクセスメモリ等の揮発性記憶装置と、フラッシュメモリ等の不揮発性の補助記憶装置とを具備する。また、フラッシュメモリの代わりにハードディスクの補助記憶装置を具備してもよい。プロセッサ６Ｈ０は、記憶装置６Ｈ１から入力されたプログラムを実行する。この場合、補助記憶装置から揮発性記憶装置を介してプロセッサ６Ｈ０にプログラムが入力される。また、プロセッサ６Ｈ０は、演算結果等のデータを記憶装置６Ｈ１の揮発性記憶装置に出力してもよいし、揮発性記憶装置を介して補助記憶装置にデータを保存してもよい。通信機能をプロセッサ６Ｈ０が有するようにしてもよいが、図示しない通信部を具備するようにしてもよい。
　本開示は、様々な例示的な実施の形態および実施例が記載されているが、１つ、または複数の実施の形態に記載された様々な特徴、態様、および機能は特定の実施の形態の適用に限られるのではなく、単独で、または様々な組み合わせで実施の形態に適用可能である。従って、例示されていない無数の変形例が、本開示明細書に開示される技術の範囲内において想定される。例えば、少なくとも１つの構成要素を変形する場合、追加する場合または省略する場合、さらには、少なくとも１つの構成要素を抽出し、他の実施の形態の構成要素と組み合わせる場合が含まれるものとする。
　以上のように、本開示の電力変換装置１０によれば、交流側の各相（Ｒ，Ｓ，Ｔ）に対して設けられたインダクタ２、一端側がインダクタ２に接続され、他端側に直流の正極（Ｐ）と負極（Ｎ）と中性点（Ｏ）とが設定されたメインコンバータ３、直流側に接続される正極端（Ｐ）と負極端（Ｎ）と中性点（Ｏ）とを有するキャパシタ回路５、キャパシタＣｓｘと複数の半導体スイッチング素子（素子Ｓx7～Ｓｘ10）とで構成し、キャパシタ回路５の中性点（Ｏ）とメインコンバータ３の中性点（Ｏ）との間に接続され、複数の半導体スイッチング素子（素子Ｓx7～Ｓｘ10）に対する開閉設定の組み合わせ（スイッチング状態１～６、モードＭ１～Ｍ６）に応じてキャパシタ電圧Ｖｓｘが変化するサブコンバータ４、およびメインコンバータ３およびサブコンバータ４の動作を制御する制御部６、を備えた。これにより、低耐圧半導体スイッチング素子でサブコンバータ４を構成できるので、装置のサイズと重量を増大させることなく、マルチレベル電圧を出力できる。
　制御部６は、キャパシタ電圧Ｖｓｘの絶対値が、キャパシタ回路５の正極端（Ｐ）の電圧（キャパシタ電圧Ｖｍｐ）の絶対値および負極端（Ｎ）の電圧（キャパシタ電圧Ｖｍｎ）の絶対値よりも低くなるように制御するように構成すれば、電圧がバランスすることで動作が安定する。
　制御部６は、サブコンバータ４の出力電圧がゼロとなる開閉設定の組み合わせ（モードＭ１～Ｍ６）が、インダクタ２を流れる電流の方向に応じて異なるように、サブコンバータ４を制御するようにすれば、素子Ｓx7～Ｓx10間での動作の偏りが平準化される。
　制御部６は、複数の半導体スイッチング素子（素子Ｓx7～Ｓx10）のうち、少なくともひとつの素子を対象としてサブコンバータ４の出力電圧をゼロにする期間に相当する時間分、他の素子に対して開閉動作を遅延させるように構成すれば、確実にゼロ電圧期間を制御できる。
　制御部６は、開閉動作を遅延させる対象として、インダクタ２を流れる電流の方向に応じて異なる素子を選定するようにした場合も素子Ｓx7～Ｓx10間での動作の偏りが平準化される。
　サブコンバータ４はフルブリッジ回路を構成し、制御部６は、フルブリッジ回路の片方のレグに対して、インダクタ２を流れる電流の方向に応じて上側半導体スイッチング素子もしくは下側半導体スイッチング素子のスイッチング信号に出力電圧をゼロにする期間に相当する時間分の遅延を挿入するようにサブコンバータ４を制御するように構成すれば、より確実にゼロ期間を制御できる。
　サブコンバータ４は複数の半導体スイッチング素子として４つの素子Ｓx7～Ｓx10とキャパシタＣｓｘを含むフルブリッジ回路であるように構成すれば、確実にキャパシタ電圧Ｖｓｘを操作できる。
　メインコンバータ３は少なくとも２つの半導体スイッチング素子と２つの半導体整流素子を含むＴ－ｔｙｐｅ方式であれば、確実にマルチレベル出力が可能になる。
　１：電力変換回路、　２：インダクタ、３：メインコンバータ、　４：サブコンバータ、　５：キャパシタ回路、　６：制御部、　７：サブモジュール、　１０：電力変換装置、　Ｃｓｘ：キャパシタ、　Ｓx1～Ｓx4，Ｓx7～Ｓx10：素子（半導体スイッチング素子）、　Ｖｓｒ，Ｖｓｓ，Ｖｓｔ，Ｖｓｘ：キャパシタ電圧。

Claims (8)

  1. 　交流側の各相に対して設けられたインダクタ、
    　一端側が前記インダクタに接続され、他端側に直流の正極と負極と中性点とが設定されたメインコンバータ、
    　直流側に接続される正極端と負極端と中性点とを有するキャパシタ回路、
    　キャパシタと複数の半導体スイッチング素子とで構成し、前記キャパシタ回路の中性点と前記メインコンバータの中性点との間に接続され、前記複数の半導体スイッチング素子に対する開閉設定の組み合わせに応じてキャパシタ電圧が変化するサブコンバータ、および
    　前記メインコンバータおよび前記サブコンバータの動作を制御する制御部、
    　を備えたことを特徴とする電力変換装置。
  2. 　前記制御部は、前記キャパシタ電圧の絶対値が、前記キャパシタ回路の正極端の電圧の絶対値および負極端の電圧の絶対値よりも低くなるように制御することを特徴とする請求項１に記載の電力変換装置。
  3. 　前記制御部は、前記サブコンバータの出力電圧がゼロとなる前記開閉設定の組み合わせが、前記インダクタを流れる電流の方向に応じて異なるように、前記サブコンバータを制御することを特徴とする請求項１または２に記載の電力変換装置。
  4. 　前記制御部は、前記複数の半導体スイッチング素子のうち、少なくともひとつの素子を対象として前記サブコンバータの出力電圧をゼロにする期間に相当する時間分、他の素子に対して開閉動作を遅延させることを特徴とする請求項１から３のいずれか１項に記載の電力変換装置。
  5. 　前記制御部は、前記開閉動作を遅延させる対象として、前記インダクタを流れる電流の方向に応じて異なる素子を選定することを特徴とする請求項４に記載の電力変換装置。
  6. 　前記サブコンバータはフルブリッジ回路を構成し、
    　前記制御部は、前記フルブリッジ回路の片方のレグに対して、前記インダクタを流れる電流の方向に応じて上側半導体スイッチング素子もしくは下側半導体スイッチング素子のスイッチング信号に前記出力電圧をゼロにする期間に相当する時間分の遅延を挿入するように前記サブコンバータを制御することを特徴とする請求項３から５のいずれか１項に記載の電力変換装置。
  7. 　前記サブコンバータは前記複数の半導体スイッチング素子として４つの素子と前記キャパシタを含むフルブリッジ回路であることを特徴とする請求項１から６のいずれか１項に記載の電力変換装置。
  8. 　前記メインコンバータは少なくとも２つの半導体スイッチング素子と２つの半導体整流素子を含むＴ－ｔｙｐｅ方式であることを特徴とする請求項１から７のいずれか１項に記載の電力変換装置。
PCT/JP2023/022368 2023-06-16 2023-06-16 電力変換装置 Ceased WO2024257327A1 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
PCT/JP2023/022368 WO2024257327A1 (ja) 2023-06-16 2023-06-16 電力変換装置
JP2025527179A JPWO2024257327A1 (ja) 2023-06-16 2023-06-16
EP23941629.0A EP4730635A1 (en) 2023-06-16 2023-06-16 Electric power conversion apparatus

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/JP2023/022368 WO2024257327A1 (ja) 2023-06-16 2023-06-16 電力変換装置

Publications (1)

Publication Number Publication Date
WO2024257327A1 true WO2024257327A1 (ja) 2024-12-19

Family

ID=93851640

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2023/022368 Ceased WO2024257327A1 (ja) 2023-06-16 2023-06-16 電力変換装置

Country Status (3)

Country Link
EP (1) EP4730635A1 (ja)
JP (1) JPWO2024257327A1 (ja)
WO (1) WO2024257327A1 (ja)

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2014199732A1 (ja) * 2013-06-14 2014-12-18 富士電機株式会社 マルチレベルインバータ
US20170317576A1 (en) * 2016-04-29 2017-11-02 Delta Electronics (Shanghai) Co., Ltd. Hybrid topology power converter and control method thereof
JP2021100363A (ja) 2019-12-24 2021-07-01 新電元工業株式会社 スイッチング電源装置
CN114070112A (zh) * 2021-11-16 2022-02-18 中南大学 一种三电平逆变器的中性点电位快速平衡控制方法
JP2022119256A (ja) * 2021-02-04 2022-08-17 三菱電機株式会社 電力変換装置
JP7271808B1 (ja) * 2022-04-04 2023-05-11 三菱電機株式会社 電力変換装置、および飛行物体

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2014199732A1 (ja) * 2013-06-14 2014-12-18 富士電機株式会社 マルチレベルインバータ
US20170317576A1 (en) * 2016-04-29 2017-11-02 Delta Electronics (Shanghai) Co., Ltd. Hybrid topology power converter and control method thereof
JP2021100363A (ja) 2019-12-24 2021-07-01 新電元工業株式会社 スイッチング電源装置
JP2022119256A (ja) * 2021-02-04 2022-08-17 三菱電機株式会社 電力変換装置
CN114070112A (zh) * 2021-11-16 2022-02-18 中南大学 一种三电平逆变器的中性点电位快速平衡控制方法
JP7271808B1 (ja) * 2022-04-04 2023-05-11 三菱電機株式会社 電力変換装置、および飛行物体

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
B. SINGHB. N. SINGHA. CHANDRAK. AL-HADDADA. PANDEYD. P. KOTHARI: "A review of three-phase improved power quality AC-DC converters", IEEE TRANSACTIONS ON INDUSTRIAL ELECTRONICS, vol. 51, no. 3, June 2004 (2004-06-01), pages 641 - 660
See also references of EP4730635A1

Also Published As

Publication number Publication date
EP4730635A1 (en) 2026-04-22
JPWO2024257327A1 (ja) 2024-12-19

Similar Documents

Publication Publication Date Title
US11456679B2 (en) Voltage level multiplier module for multilevel power converters
US9325252B2 (en) Multilevel converter systems and sinusoidal pulse width modulation methods
CN100527588C (zh) 电力变换装置
JP5457449B2 (ja) 電力変換装置
CN102884722B (zh) 多电平逆变器
US9013906B2 (en) Power system-interconnected inverter device
US11223297B2 (en) Modular multipoint power converter and method of operating it
US20150003134A1 (en) Modular multilevel converter using asymmetry
BR102014011275B1 (pt) conversor de energia multinível, e, sistema de conversão de energia
WO2007129456A1 (ja) 電力変換装置
CN102075105A (zh) 电力变换设备
CN106664007A (zh) 电压源转换器及其控制
JP6178433B2 (ja) 電力変換装置
JP7466476B2 (ja) 電力変換装置
JP5043585B2 (ja) 電力変換装置
JPH07111784A (ja) 電力変換装置
US11038436B2 (en) Inverter system
WO2024257327A1 (ja) 電力変換装置
CN106664038A (zh) 单相npc逆变器的中性点电位控制方法
JP7051600B2 (ja) 多段変換器の制御装置
US20240348181A1 (en) Power conversion device
KR20120079754A (ko) 멀티레벨 인버터
JP4448294B2 (ja) 電力変換装置
JP2014054152A (ja) 電力変換装置及び電力制御装置
JP2006230035A (ja) 電力変換装置とその駆動方法

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 23941629

Country of ref document: EP

Kind code of ref document: A1

WWE Wipo information: entry into national phase

Ref document number: 2025527179

Country of ref document: JP

WWE Wipo information: entry into national phase

Ref document number: 2023941629

Country of ref document: EP

NENP Non-entry into the national phase

Ref country code: DE

ENP Entry into the national phase

Ref document number: 2023941629

Country of ref document: EP

Effective date: 20260116

ENP Entry into the national phase

Ref document number: 2023941629

Country of ref document: EP

Effective date: 20260116

ENP Entry into the national phase

Ref document number: 2023941629

Country of ref document: EP

Effective date: 20260116

ENP Entry into the national phase

Ref document number: 2023941629

Country of ref document: EP

Effective date: 20260116

WWP Wipo information: published in national office

Ref document number: 2023941629

Country of ref document: EP