WO2024141548A1

WO2024141548A1 - Procede de croissance epitaxiale pour former un empilement epitaxial, en particulier pour un transistor

Info

Publication number: WO2024141548A1
Application number: PCT/EP2023/087836
Authority: WO
Inventors: Raphael Aubry; Mathieu Damico; Ernst Weissbrodt
Original assignee: Valeo Equipements Electriques Moteur
Priority date: 2022-12-27
Filing date: 2023-12-27
Publication date: 2024-07-04

Abstract

Le procédé (E100) comprend : une obtention (E10) d'une partie de base (10) de empilement épitaxial (1a) avec une couche de barrière (14) en AlN monocristallin au sommet; une croissance (E12) d'une couche intermédiaire (18) en AlN polycristallin et/ou amorphe directement sur la couche de barrière (14); et une oxydation (E14) de la couche intermédiaire (18) de manière à obtenir une couche cap (19) en AlO polycristallin et/ou amorphe s'étendant directement sur la couche de barrière (14), de manière à remplacer intégralement la couche intermédiaire (18).

Description

TITRE : PROCEDE DE CROISSANCE EPITAXIALE POUR FORMER UN EMPILEMENT EPITAXIAL, EN PARTICULIER POUR UN TRANSISTOR

Domaine technique

[0001] La présente invention se situe dans le domaine des semiconducteurs et concerne plus particulièrement un procédé de croissance épitaxiale pour former un empilement épitaxial, un empilement épitaxial, un procédé de fabrication d’un transistor, un transistor, un convertisseur de puissance électrique, un dispositif de propulsion électrique et un engin de mobilité associés.

[0002] L’invention trouve une application privilégiée pour la fabrication des transistors à semiconducteurs à oxyde de métal et à haute mobilité d’électrons (de l’anglais « Metal Oxide Semiconductor High-Electron-Mobility Transistors », également désignés par le sigle MOSHEMT) et plus particulièrement ceux à base de nitrure de gallium (GaN) également désignés par le sigle « GaN-HEMT » qui sont susceptibles de fonctionner à des fortes puissances et/ou à hautes fréquences (i.e. supérieures ou égales à 20 GHz) et avec des temps de commutation très réduits (i.e. bien inférieur à la nanoseconde).

[0003] Par la suite, tous les alliages métalliques seront désignés de manière générale, sans spécifier nécessairement les indices stoechiométriques définissant précisément la proportion de chaque élément chimique constitutif de l’alliage. On comprendra donc que toutes les proportions possibles sont couvertes par la désignation, sauf exception mentionnée. Par exemple, les alliages d’oxyde d’aluminium seront désignés de manière abrégée par AIO, où Al désigne l’élément aluminium et O l’élément oxygène, plutôt que d’utiliser la désignation « Al_yO_x », où x et y désignent les coefficients stoechiométriques associés respectivement à l’élément aluminium Al et à l’élément oxygène O.

[0004] De même, on désignera de manière abrégée les nitrures d’aluminium par AIN, les nitrures d’aluminium à base d’indium par InAIN et les nitrures de gallium par GaN.

Arrière-plan technologique

[0005] Dans le cadre de la fabrication de transistors, des empilements de couches de matériaux semi-conducteurs sont formés pour produire des hétérostructures. Un tel empilement est qualifié d’« épitaxial », dans la mesure où il est obtenu par un procédé de croissance épitaxiale, tel que l’épitaxie par jets moléculaires (de l’anglais « Molecular Beam Epitaxy », également désignée par le sigle MBE) ou le dépôt chimique en phase vapeur à précurseurs métallo-organiques (de l’anglais « Metal-Organic Chemical Vapour Deposition », également désigné par le sigle MOCVP). Par la suite, les termes « hétérostructures » et « empilement épitaxial » seront utilisés de manière indifférente.

[0006] Pour obtenir un tel empilement épitaxial, il est connu d’utiliser un procédé de croissance épitaxiale comprenant : une obtention d’un empilement épitaxial avec une couche de canal en GaN et, dessus, une couche de barrière en AIN monocristallin ; et une croissance d’une couche chapeau (de l’anglais « cap layer ») en GaN ou SiN directement sur la couche de barrière.

[0007] Par la suite, la couche chapeau sera simplement appelée « couche cap », en référence à sa dénomination en anglais.

[0008] Dans l’empilement épitaxial final, il existe une polarisation entraînant la formation d’un plan d’électrons à proximité de l’interface entre la couche de canal et de couche de barrière. Ces électrons sont hautement mobiles et enfermés dans un puits quantique, de manière à former un gaz d’électrons à deux dimensions (de l’anglais « two-dimensional electron gas », également désigné par le sigle 2DEG).

[0009] Cette polarisation dans l’empilement épitaxial est due à la nature polaire des cristaux formant les couches de canal et de barrière, entraînant simultanément une polarisation piézoélectrique et une polarisation spontanée.

[0010] La polarisation piézoélectrique est due à un champ de polarisation résultant de la distorsion du réseau cristallin. En effet, les cristaux d’AIN de la couche de barrière et les cristaux de la couche de canal présentent généralement des différences de constantes de maille (de l’anglais « mesh parameter » ou « lattice constant »). Par exemple, les constantes de maille des cristaux d’AIN sont égales à ai=3.110 Angstroms (Â) et Ci=4.980 Â, tandis que celles des cristaux de GaN sont égales a₂=3.189 Â et c₂=5,185 Â, conduisant à des différences de constantes de maille égales à |a₂-ai |=0.079 Â et |c₂-Ci |=0.205 Â respectivement.

[0011] Lors de la croissance des cristaux d’AIN de la couche de barrière sur ceux de la couche de canal, la couche de canal impose sa constante de maille sur la couche barrière en AIN, ce qui entraîne une contrainte de tension dans la couche de barrière. Cette contrainte de tension génère, par effet piézoélectrique, le plan d’électrons constituant le gaz d’électrons en deux dimensions. Plus la couche de barrière en AIN est mise en contrainte par la couche de canal, plus la densité d’électrons sera élevée dans le gaz d’électrons en deux dimensions.

[0012] La polarisation spontanée est due à un champ de polarisation présent dans un cristal qui n’est pas mécaniquement contraint. L’existence de ce champ de polarisation est due au fait que les cristaux de la couche de barrière en AIN n’ont pas de symétrie d’inversion et que les liaisons entre les atomes constituant chacun de ces cristaux ne sont pas purement covalentes. Ceci a pour effet de déplacer le nuage d’électrons de chaque liaison vers l’un des atomes de la liaison, le rendant asymétrique. Ainsi, dans la direction suivant laquelle le cristal n’a pas de symétrie d’inversion, les nuages d’électrons asymétriques conduisent à une charge positive nette sur l’une des faces du cristal et une charge négative nette sur la face opposée. Autrement dit, la nature non centro-symétrique du réseau cristallin de la couche de barrière conditionne l’effet de polarisation spontanée qui est particulièrement prononcé pour l’AIN.

[0013] Le fait de concevoir la couche de barrière en AIN est particulièrement intéressante puisqu’elle permet d’obtenir une densité élevée d’électrons dans le gaz d’électrons à deux dimensions. Par exemple, en considérant une épaisseur de la couche de barrière en AIN inférieure à 5 nm, la densité en électrons dans le gaz d’électrons à deux dimensions est généralement comprise entre 3.3x10¹³ et 5x10¹³ cm'², alors qu’elle est réduite entre 0.5 x10¹³ et 5x10¹³ cm'² pour Sco.i8Alo.82N ou entre 0.20 x 10¹³ et 1 x 10¹³ cm ² pour lno.i8Alo.82N. La densité élevée d’électrons dans le gaz d’électrons à deux dimensions obtenue avec une couche de barrière en AIN permet ainsi d’atteindre des fréquences de coupure élevées et des temps de réponse réduits dans le transistor final.

[0014] Par ailleurs, pour permettre au transistor final de fonctionner à des puissances élevées, il est nécessaire de pouvoir lui injecter des tensions élevées sans détruire la couche de barrière. À nouveau, l’utilisation d’AIN pour la couche de barrière est particulièrement intéressante, car cet alliage métallique résiste à des fortes tensions. Ceci est confirmé par une valeur de l’énergie de bande interdite (« gap » en anglais) de ce semiconducteur (AIN) qui est très élevée, i.e. de l’ordre de 6.2 eV.

[0015] Toutefois, la croissance de la couche de barrière en AIN sur la couche de canal peut poser problème lorsque les cristaux d’AIN et ceux de la couche de canal ont des constantes de maille différentes. En effet, comme expliqué précédemment, il existe dans ce cas des contraintes mécaniques élevées apparaissant dès qu’une épaisseur de quelques couches atomiques de cristaux d’AIN est réalisée. Si la couche de barrière en AIN est laissée comme couche finale, ces contraintes mécaniques risquent d’entrainer des craquelures ou des fissures. Par conséquent, il est connu de fournir une couche cap stabilisant les contraintes mécaniques à la surface de la couche de barrière et réduisant ainsi le risque d’apparition de craquelures ou fissures.

[0016] Comme indiqué précédemment, sur une couche de barrière en AIN, il est connu de prévoir la couche cap en SiN ou bien en GaN. Cependant, ces dernières présentent les inconvénients suivants.

[0017] Lorsque la couche cap est constituée de SiN, celle-ci est susceptible d’être altérée, en particulier à sa surface, dès lors qu’elle est soumise aux différentes étapes de fabrication du transistor, en particulier, lors d’étapes de recuit à hautes températures (i.e. supérieures à 850°C pour les matériaux semi-conducteurs de bande interdite élevée). En effet, le SiN est instable à hautes températures. En outre, une hétérostructure ayant une couche cap en SiN sur une couche de barrière en AIN est sujette à des effets de piégeage de charges électriques (de l’anglais « trapping effect ») dus à la présence de défauts qui agissent comme des pièges à charges (e.g. pièges d’électrons). De tels effets sont susceptibles de dégrader les performances en puissance du transistor, en raison de l’existence de courants de pertes radiofréquences (RF) et de courants de fuite de grille. Ces effets peuvent également dégrader les performances en fréquences du transistor, en raison d’une réduction de la fréquence de coupure du transistor, par exemple due à une réduction de la densité d’électrons dans le gaz d’électrons à deux dimensions par des pièges à électrons.

[0018] Lorsque la couche cap est constituée en GaN, celle-ci s’oxyde essentiellement pendant la phase de remise à température et pression ambiante étant donné que le gallium s’oxyde facilement, ce qui provoque la formation d’un oxyde à base de gallium, tel que Ga₂O₃. De tels oxydes sont instables lorsqu’ils sont soumis à de fortes températures et/ou des champs électriques élevés, conditions que l’on retrouve pendant l’utilisation d’un transistor. Ces oxydes peuvent également être instables à de hautes températures telles que celles utilisées pour fabriquer le transistor. Une dégradation de ces oxydes peut se développer au cours du temps et/ou en présence d’humidité. En outre, ce type d’oxyde est à l’origine d’effets de piégeage électrostatique, qui présentent l’inconvénient de dégrader les performances et la fiabilité du transistor. Enfin, la couche cap en GaN a pour autre inconvénient de réduire la densité d’électrons dans le gaz d’électrons à deux dimensions, étant donné que GaN réduit ou compense la force de tension dans la couche de barrière en AIN.

[0019] Par ailleurs, l’article Alomari M. et al., « InAIN/GaN MOS-HEMT with thermally grown oxide », Advanced High Speed Devices, 2010, pp.37-144, décrit un procédé de croissance épitaxiale comprenant : une obtention d’un empilement épitaxial avec, à son sommet, une couche de barrière en alliage d’indium et de nitrure d’aluminium (InAIN) monocristallin (plus précisément, du Ino. Alo^N) ; et une oxydation partielle, à 800°C, de la couche de barrière de manière à obtenir une couche cap en alumine AI₂O₃ s’étendant directement sur la partie restante de la couche de barrière.

[0020] Ce procédé connu pour obtenir une couche cap en oxyde d’aluminium qui a pour avantages d’être stable par rapport aux températures et aux champs électriques, de présenter de faibles effets de piégeage en surface et peu d’évolution dans le temps. Toutefois ce procédé nécessite une couche de barrière en InAIN qui présente les inconvénients suivants.

[0021] Tout d’abord, il est nécessaire de fournir des précurseurs d’indium pour former la couche de barrière en InAIN. En outre, l’utilisation de l’indium induit une température de dépôt faible qui est moins compatible aux températures de recuit utilisées dans le procédé de fabrication du composant, ainsi que des courants de fuite plus importants liés aux défauts associés à la présence d’indium. Une couche de diélectrique sous la grille est par ailleurs recommandée pour limiter les fuites de grille. De plus, l’ In AIN ne présente pas les mêmes niveaux de polarisation piézoélectrique et de polarisation spontanée et donc ne permet pas d’atteindre les performances que l’on peut attendre avec une couche de barrière en AIN.

[0022] Il peut ainsi être souhaité de prévoir un procédé de croissance épitaxiale qui permette d’obtenir un empilement épitaxial surmontant au moins en partie les inconvénients détaillés ci-dessus.

Résumé de l’invention [0023] Il est donc proposé un procédé de croissance épitaxiale pour former un empilement épitaxial, ledit procédé comprenant : une obtention d’une partie de base d’un empilement épitaxial, dit de base, avec une couche de barrière en AIN monocristallin au sommet de l’empilement épitaxial de base, le procédé comprenant en outre : une croissance d’une couche intermédiaire en AIN polycristallin et/ou amorphe directement sur la couche barrière ; et une oxydation de la couche intermédiaire, de manière à obtenir une couche cap en AIO polycristallin et/ou amorphe s’étendant directement sur la couche de barrière, de manière à remplacer intégralement la couche intermédiaire.

[0024] En d’autres termes, le procédé consiste à obtenir un empilement épitaxial avec une couche cap en AIO sur une couche de barrière en AIN à partir d’une partie de base et d’une couche de barrière en AIN monocristallin, cette couche de barrière en AIN monocristallin étant au sommet de la partie de base, c’est-à-dire au-dessus de la partie de base.

[0025] En d’autres termes encore, l’empilement épitaxial de base comprend un empilement d’une partie de base et d’une couche de barrière en AIN monocristallin.

[0026] Ainsi, grâce à l’invention, il est possible d’obtenir un empilement épitaxial avec une couche cap en AIO sur une couche de barrière en AIN, avec les avantages indiqués précédemment. En particulier, la couche cap en AIO permet de stabiliser mécaniquement et électrostatiquement (i.e. en limitant les pièges) la couche de barrière et réduit les inconvénients de l’art antérieur indiqués précédemment.

[0027] Comme cela est connu en soi, un matériau est considéré amorphe lorsque ses atomes ne respectent aucun ordre à moyenne et grande distance comparée au diamètre moléculaire, contrairement aux structures cristallines. Autrement dit, un matériau amorphe n’est pas sous forme cristalline. Par ailleurs, un matériau est considéré polycristallin dès lors qu’il comprend plusieurs structures cristallines.

[0028] L’invention peut en outre comporter l’une ou plusieurs des caractéristiques optionnelles suivantes, selon toute combinaison techniquement possible.

[0029] De façon optionnelle, l’empilement épitaxial comprend une couche de canal en GaN, la couche de barrière s’étendant directement sur la couche de canal. [0030] De façon optionnelle, l’empilement épitaxial de base comprend une couche de canal en GaN, la couche de barrière s’étendant directement sur la couche de canal.

[0031 ] De façon optionnelle, la couche de canal en GaN, s’étend directement sur la partie de base.

[0032] Ainsi, un gaz d’électrons à deux dimensions à forte densité d’électrons est formé à l’interface entre la couche de canal en GaN et la couche de barrière en AIN monocristallin, ce qui est particulièrement avantageux dans le cas où l’hétérostructure est mise en oeuvre dans un transistor pour accroître sa fréquence de coupure et sa densité d’électrons.

[0033] De façon optionnelle également, la partie de base de l’empilement épitaxial comprend : une couche de substrat, de préférence constituée d’un des éléments suivants : Si, SiC, Sapphire, GaN et substrats composites tel que SiOi; une couche de nucléation s’étendant directement sur la couche de substrat, la couche de nucléation étant constituée de préférence de AIGaN ; et une couche de tampon s’étendant directement sur la couche de nucléation, la couche de tampon étant constituée de préférence de GaN et d’un élément sélectionné parmi : Fe, C et AIGaN, la couche de canal s’étendant sur la couche de tampon, soit directement, soit indirectement avec au moins une couche intercalaire.

[0034] De façon optionnelle également, la couche intermédiaire a une épaisseur inférieure à 5 nm, par exemple comprise entre 1 et 3 nm. Les inventeurs ont constaté qu’une telle épaisseur est suffisante pour obtenir une couche cap permettant de stabiliser mécaniquement la couche de barrière en AIN monocristallin, compte-tenu que l’oxydation a pour effet d’oxyder complètement la couche intermédiaire en AIN polycristallin et/ou amorphe.

[0035] De façon optionnelle également, la croissance de la couche intermédiaire est mise en oeuvre à une température comprise entre 750°C et 900°C, par exemple par une méthode de dépôt chimique en phase vapeur à précurseurs métallo-organiques ou bien par une méthode d’épitaxie par jets moléculaires. De préférence, la croissance de la couche intermédiaire est mise en oeuvre dans le réacteur ayant préalablement servi la croissance des couches de la partie de base de l’empilement épitaxial et dans une même phase de croissance. [0036] Ainsi, à cette température, le risque d’endommager la couche de barrière et/ou la couche de canal est faible.

[0037] De façon optionnelle également, l’oxydation comprend un recuit, dit principal, lors duquel l’empilement épitaxial est chauffé sous une atmosphère de dioxygène.

[0038] De façon optionnelle également, le recuit principal est réalisé à une température comprise entre 750°C et 900°C.

[0039] Ainsi, à cette température, le risque d’endommager la couche de barrière et/ou la couche de canal est faible.

[0040] De façon optionnelle également, le procédé comprend, après le recuit principal, un recuit, dit de stabilisation, lors duquel l’empilement épitaxial de base est chauffé sous une atmosphère d’argon.

[0041] Ce recuit permet de stabiliser la surface de la couche cap en AIO et réduit le nombre de sites de piégeage dans l’hétérostructure, en particulier dans la couche de barrière et/ou la couche cap.

[0042] De façon optionnelle également, le recuit de stabilisation est réalisé à une température comprise entre 500°C et 900°C. À nouveau, à cette température, le risque d’endommager la couche de barrière et/ou la couche de canal est faible.

[0043] De façon optionnelle également, le procédé comprend, après le recuit de stabilisation, un recuit d’optimisation, lors duquel l’empilement épitaxial est chauffé dans une atmosphère sous vide, de préférence à une pression inférieure ou égale à 10^-6 Torr.

[0044] De façon optionnelle également, le recuit d’optimisation est réalisé à une température inférieure à 550°C.

[0045] Ainsi, le recuit d’optimisation permet d’optimiser les propriétés de transport électronique des électrons dans le gaz d’électrons à deux dimensions, telles que la densité, la vitesse de saturation et de mobilité des électrons. En outre, à nouveau, à cette température, le risque d’endommager la couche de barrière et/ou la couche de canal est faible. Cette condition de température permet en outre d’assurer que les propriétés de transport des électrons au sein du gaz d’électrons à deux dimensions entre la couche de canal et la couche de barrière ne sont pas détériorées.

[0046] De façon optionnelle également, le ou les recuits sont réalisées tout en gardant l’empilement épitaxial de base dans un même four. [0047] Ainsi, il n’est pas nécessaire de déplacer l’empilement épitaxial avant la formation complète de la couche cap, alors que ce déplacement pourrait détériorer le processus d’oxydation.

[0048] Il est également proposé un empilement épitaxial comprenant : une couche de barrière en AIN monocristallin ; et une couche cap en AIO polycristallin et/ou amorphe s’étendant directement sur la couche de barrière.

[0049] De façon optionnelle également, la couche cap a une épaisseur inférieure à 5 nm, par exemple comprise entre 1 et 3 nm. Les inventeurs ont constaté qu’une telle épaisseur est suffisante pour stabiliser mécaniquement la couche en AIN monocristallin compte-tenu que l’oxydation permet d’oxyder complètement la couche intermédiaire.

[0050] De façon optionnelle également, la couche de barrière a une épaisseur comprise entre 1 et 3 nm.

[0051] En effet, plus la couche de barrière présente une épaisseur élevée, plus la densité d’électrons dans le gaz d’électrons à deux dimensions est élevée.

Cependant, plus l’épaisseur est élevée, plus la stabilité de l’épaisseur de la couche de barrière diminue, jusqu’à un seuil critique de 5 nm, où il peut se produire des effets de délamination et l’apparition de défauts. Ainsi, une épaisseur comprise entre 1 et 3 nm constitue un compromis satisfaisant entre densité d’électrons et stabilité mécanique.

[0052] De façon optionnelle, l’empilement épitaxial comprend en outre une couche de canal en GaN, la couche de barrière s’étendant directement sur la couche de canal.

[0053] De façon optionnelle également, l’empilement épitaxial comprend en outre : une couche de substrat, de préférence constituée d’un des éléments suivants : Si, SiC, Sapphire, GaN et substrats composites, tel que SiOi; une couche de nucléation s’étendant directement sur la couche de substrat, la couche de nucléation étant constituée de préférence de AIGaN ; une couche de tampon s’étendant directement sur la couche de nucléation, la couche de tampon étant constituée de préférence de GaN et d’un élément sélectionné parmi : Fe, C et AIGaN, la couche de canal s’étendant sur la couche de tampon, soit directement, soit indirectement avec au moins une couche intercalaire.

[0054] Il est également proposé un transistor, par exemple un transistor MOSHEMT, comprenant un empilement épitaxial selon l’invention, ainsi qu’une grille, une source et un drain connectés à l’empilement épitaxial.

[0055] De façon optionnelle également, la couche cap s’étend entre la source et le drain, et la grille est fixée directement sur la couche cap en AIO polycristallin et/ou amorphe.

[0056] De façon optionnelle également, le transistor présente, sous la couche de barrière, un gaz d’électrons à deux dimensions avec une densité d’électrons telle que le transistor présente une fréquence de coupure supérieure à 200 GHz.

[0057] Il est également proposé un convertisseur de puissance électrique comprenant au moins un transistor selon l’invention.

[0058] Il est également proposé un dispositif d’entraînement électrique comportant : un convertisseur de puissance électrique selon l’invention, par exemple de type AC-DC; et une machine électrique connectée au convertisseur de puissance électrique.

[0059] Il est également proposé un engin de mobilité comprenant un convertisseur de puissance électrique selon l’invention ou un dispositif d’entraînement électrique selon l’invention.

[0060] Un engin de mobilité est par exemple un véhicule terrestre à moteur, un train, un robot, un aéronef ou bien un drone. Un véhicule terrestre à moteur est, par exemple, un véhicule automobile, une moto, un vélo motorisé ou bien un fauteuil roulant motorisé.

[0061] De façon optionnelle également, l’engin de mobilité comporte une batterie connectée au convertisseur de puissance électrique et un ou des roues motrices couplées à la machine électrique.

[0062] Il est également proposé un amplificateur de puissance hyperfréquence comportant au moins un transistor selon l’invention.

[0063] Il est également proposé un système de communication sans fil comportant un amplificateur selon l’invention. [0064] Il est également proposé un système radar comportant un amplificateur selon l’invention.

[0065] Il est également proposé un procédé de fabrication d’un transistor, comprenant : une obtention d’un empilement épitaxial selon l’invention, par exemple au moyen d’un procédé de croissance épitaxiale selon l’invention ; et une connexion d’une grille, d’une source et d’un drain à l’empilement épitaxial.

[0066] De façon optionnelle, le procédé comporte en outre une étape d’optimisation, lors de laquelle la couche cap est partiellement supprimée, de manière à réduire une épaisseur de la couche de cap.

[0067] De façon optionnelle également, lors de l’étape d’optimisation, la couche cap est traitée par de l’ammoniaque chimique.

Brève description des figures

[0068] L’invention sera mieux comprise à l’aide de la description qui va suivre, donnée uniquement à titre d’exemple et faite en se référant aux dessins annexés dans lesquels : la figure 1 est une vue en coupe d’un exemple d’empilement épitaxial selon l’invention, la figure 2 illustre un exemple d’un procédé selon l’invention de croissance épitaxiale permettant d’obtenir l’empilement épitaxial de la figure 1 , avec des vues en coupe de l’empilement épitaxial à différentes étapes du procédé, la figure 3 illustre un exemple d’un procédé selon l’invention de fabrication d’un transistor à partir de l’empilement épitaxial de la figure 1 , avec des vues en coupe du transistor à différentes étapes du procédé, la figure 4 est une vue schématique simplifiée d’un engin de mobilité selon l’invention comportant un convertisseur de puissance électrique avec un ou plusieurs transistors obtenus par le procédé de la figure 3, et la figure 5 est un circuit électrique du convertisseur de puissance électrique de la figure 4.

Description détaillée de l’invention [0069] En référence à la figure 1 , un exemple d’empilement épitaxial 1 a selon l’invention va à présent être décrit.

[0070] L’empilement épitaxial 1 a comprend tout d’abord une couche de substrat 10.1 constituée de préférence d’un des éléments suivants : Si, SiC, Sapphire, GaN et SiOi.

[0071] L’empilement épitaxial 1 a comprend en outre une couche de nucléation 10.2 s’étendant directement sur la couche de substrat 10.1 . La couche de nucléation 10.2 est constituée de préférence de AIGaN.

[0072] L’empilement épitaxial 1 a comprend en outre une couche de tampon 10.3 s’étendant directement sur la couche de nucléation 10.2. La couche de tampon 10.3 est constituée de préférence de GaN et d’un élément sélectionné parmi : Fe, C et AIGaN.

[0073] Ces trois couches 10.1 , 10.2, 10.3 seront appelée par la suite « partie de base 10 » de l’empilement épitaxial 1a.

[0074] L’empilement épitaxial 1 a comprend en outre une couche de canal 12 s’étendant directement sur la couche de tampon 10.3. La couche de canal 12 est constituée de GaN. La couche de canal 12 peut aussi être constituée à base de matériaux semiconducteurs Piézoélectriques qui présentent un gap inférieur à celui de l’AIN.

[0075] L’empilement épitaxial 1 a comprend enfin une couche de barrière 14 s’étendant directement sur la couche de canal 12. La couche de barrière est constituée de AIN monocristallin. La couche de barrière 14 a par exemple une épaisseur inférieure à 5 nm, de préférence comprise entre 1 et 3 nm.

[0076] Dans la couche de barrière 14, à proximité de la couche de canal 12, se trouve un gaz d’électrons à deux dimensions 16, communément désigné 2DEG comme indiqué ci-avant. Plus précisément, ce gaz d’électrons à deux dimensions 16 se trouve environ 1 nm sous l’interface entre la couche de canal 12 et la couche de barrière 14, par exemple à moins de 2 nm. Sur la figure 1 , le gaz d’électrons à deux dimensions 16 est représenté par un trait pointillé.

[0077] Dans une variante, l’empilement épitaxial 1a peut en outre comprendre, entre la couche de tampon 10.3 et la couche de canal 12, une couche intermédiaire de Al_xGai-yN. Cette couche tampon 10.3, généralement appelée « buffer backbarrier » en anglais, a une fonction électrostatique qui fixe le niveau de Fermi dans les couches semi-conducteurs.

[0078] En référence à la figure 2, un exemple d’un procédé de croissance épitaxiale E100 selon l’invention, va être à présent décrit. Ce procédé de croissance épitaxiale E100 permet par exemple d’obtenir l’empilement épitaxial 1 a de la figure 1 . Par soucis de clarté, la même référence sera utilisée pour désigner l’empilement épitaxial 1 a tout au long du procédé, quelle que soit la forme, initiale, intermédiaire ou bien finale, de l’empilement épitaxial 1 a.

[0079] Le procédé E100 comprend tout d’abord une étape d’obtention E10 de l’empilement épitaxial 1a, sous une forme initiale ne comportant que la partie de base 10. Des méthodes d’épitaxie classiques peuvent être utilisée pour cette étape E10.

[0080] Le procédé E100 comprend en outre, pour compléter l’empilement épitaxial 1a, une étape E12 de croissance d’une couche intermédiaire 18 en AIN polycristallin et/ou amorphe directement sur la couche de barrière 14.

[0081] De préférence, l’étape de croissance E12 est réalisée dans un réacteur en appliquant une température T0 comprise entre 800°C et 900°C à l’empilement épitaxial 1 a. De manière avantageuse, cette température T0 est inférieure à celle appliquée pour la croissance de la couche de barrière 14. A cette température T0, la couche en AIN polycristallin et/ou amorphe ainsi obtenue permet de stabiliser la couche de barrière en AIN monocristallin, étant donné que le caractère polycristallin et/ou amorphe de l’AIN formé permet de réduire les contraintes mécaniques.

[0082] L’étape de croissance E12 est réalisée de sorte que la couche intermédiaire 18 obtenue présente une épaisseur E inférieure à 5 nm, de préférence comprise entre 1 et 3 nm. Une épaisseur comprise dans cet intervalle est suffisante pour permettre l’obtention d’effets de polarisation spontanée et de polarisation piézoélectrique maximisés permettant ainsi de maximiser le nombre d’électrons et par conséquent leur densité dans le gaz d’électrons à deux dimensions, tout en évitant une contrainte mécanique interne trop forte.

[0083] L’étape de croissance E12 est par exemple mise en oeuvre par des méthodes d’épitaxie connues, telles qu’une méthode de dépôt chimique en phase vapeur à précurseurs métallo-organiques ou une méthode d’épitaxie par jets moléculaires.

[0084] La couche intermédiaire 18 ainsi obtenue permet avantageusement d’absorber les contraintes mécaniques introduites par la différence de constantes de maille entre les cristaux d’AIN de la couche barrière 14 et les cristaux de GaN de la couche de canal 12.

[0085] Le procédé E100 comprend, après l’étape de croissance E12, une étape E14 d’oxydation de la couche intermédiaire 18.

[0086] Cette étape d’oxydation E14 est réalisée pour obtenir une couche cap 19 constituée de AIO polycristallin et/ou amorphe à la place de la couche intermédiaire 18. La couche cap 19 remplace ainsi la couche intermédiaire 18 intégralement, c’est- à-dire en particulier sur toute l’épaisseur E de cette dernière. À l’issue de l’étape d’oxydation E14, la couche intermédiaire 18 a donc disparu, de sorte que la couche cap 19 s’étende directement sur la couche de barrière 14.

[0087] La couche cap 19 peut être en tout type d’oxyde d’aluminium AIO polycristallin et/ou amorphe.

[0088] Par exemple, cette étape d’oxydation E14 comprend un recuit, dit principal, lors duquel l’empilement épitaxial 1 a est chauffé sous une atmosphère de dioxygène (O₂), de manière à oxyder la couche intermédiaire 18.

[0089] De préférence, lors de l’étape d’oxydation E14, l’atmosphère en dioxygène est contrôlée en débit et en pression de dioxygène.

[0090] De préférence, le recuit principal est réalisé dans un four à une température T1 comprise entre 750°C et 900°C. Ce domaine de températures permet de préserver les propriétés de transport des électrons dans le gaz d’électrons à deux dimensions 16.

[0091 ] La température T 1 du recuit principal pourra être ajustée dans cet intervalle, en fonction du type d’AIN i.e. polycristallin et/ou amorphe, et/ou en fonction de la technique d’épitaxie (i.e. MBE ou MOCVD) utilisé(e)s pour former la couche intermédiaire 18.

[0092] Le recuit principal peut être réalisé au moyen d’un four piloté par des rampes de commande en température permettant d’atteindre la température visée T1 en un temps contrôlé, i.e. avec une dynamique de chauffage contrôlée.

[0093] La couche intermédiaire en AIN polycristallin et/ou amorphe 18 assure une stabilité mécanique de l’empilement épitaxial permettant avantageusement de le sortir du réacteur à l’issue de l’étape de croissance E12 avant de l’introduire dans le four utilisé pour réaliser l’étape d’oxydation E14, sans risque d’endommager cet empilement épitaxial.

[0094] A l’issue de cette étape d’oxydation E14, l’empilement épitaxial 1 a présente la couche cap 19 en AIO polycristallin et/ou amorphe, comme couche supérieure située au sommet.

[0095] De manière avantageuse, la couche cap 19 présente une épaisseur E sensiblement égale à celle de la couche intermédiaire 18, étant donné que l’oxydation de la couche intermédiaire 18 est totale lors de l’étape d’oxydation E14. Par exemple, cette épaisseur E est inférieure à 5 nm, de préférence comprise entre 1 et 3 nm.

[0096] Suite à l’étape d’oxydation E14, le procédé E100 comprend de préférence une étape E16 de recuit, dit de stabilisation, lors duquel l’empilement épitaxial 1a est chauffé sous une atmosphère d’argon (Ar).

[0097] De préférence, le recuit de stabilisation E16 est réalisé à une température T2 comprise entre 500°C et 900°C. En particulier, la température T2 utilisée pour réaliser le recuit de stabilisation E16 peut être avantageusement fixée dans le même domaine de températures que la température T 1 utilisée pour le recuit principal E14, i.e. entre 750°C et 900°C. La température T2 peut être en outre ajustée en fonction de la couche de substrat 10.1 servant de support dans l’empilement épitaxial 1 a.

[0098] Un avantage du recuit de stabilisation E16 est qu’il permet de stabiliser efficacement la surface de la couche cap 19 en AIO polycristallin et/ou amorphe, tout en réduisant le nombre de sites de piégeage dans l’hétérostructure, en particulier dans la couche de barrière 14 et/ou dans la couche cap 19, ainsi qu’aux interfaces (e.g. à l’interface entre la couche de barrière 14 de la couche cap 19).

[0099] Ainsi, l’empilement épitaxial 1a tel qu’obtenu à l’issue de l’étape de recuit de stabilisation E16 présente une couche cap 19 de stabilité mécanique renforcée et limitant encore plus les effets de piégeage de charges électriques.

[0100] Le procédé E100 comprend, après l’étape d’oxydation E14 ou bien le recuit de stabilisation E16 lorsque présent, un recuit d’optimisation E18 lors duquel l’empilement épitaxial 1a est chauffé dans une atmosphère sous vide, c’est-à-dire présentant une pression inférieure ou égale à 10^-6 Torr. De préférence, le recuit d’optimisation E18 est réalisé à une température T3 inférieure à 550°C. Un avantage du recuit d’optimisation E18 est de stabiliser les propriétés de transport électronique dans la couche de canal 14, en particulier dans le gaz d’électrons à deux dimensions 16, notamment en ramenant la densité de porteurs de charges (e.g. trous, électrons), la mobilité et la vitesse de saturation des électrons, à sa valeur avant oxydation. Autrement dit, l’oxydation E14 réduit cette densité et le recuit d’optimisation E18 permet d’augmenter cette densité pour atteindre une densité environ équivalente à celle présente dans l’empilement épitaxial avant de l’introduire dans le four pour effectuer l’oxydation E14.

[0101 ] A l’issue du recuit d’optimisation E18, la couche cap 19 est adaptée pour être connectée à une grille de transistor sans risque de provoquer des courants de fuite. En outre, la couche cap 19 réduit fortement les effets de piégeage en fonction des champs électriques et/ou des températures mises en oeuvre pour la fabrication d’un transistor.

[0102] Comme décrit ci-dessus, les domaines de températures utilisés pour les trois étapes de recuits E14, E16, E18 sont peu élevés par rapport aux températures d’épitaxie, de sorte que le risque de détérioration de la couche de barrière et/ou de canal est réduit.

[0103] La figure 3 illustre un exemple d’un procédé selon l’invention E300 de fabrication d’un transistor 32, associée à une représentation schématique des états intermédiaires du transistor 32 obtenus à différentes étapes du procédé. Le transistor 32 est par exemple un MOSHEMT et dispose d’un gaz d’électrons à deux dimensions 16 avec une densité d’électrons telle que le transistor présente une fréquence de coupure supérieure ou égale à 200 GHz.

[0104] Le procédé E300 comprend tout d’abord une étape d’obtention d’un empilement épitaxial selon l’invention, par exemple celui décrit en référence à la figure 1 . L’étape d’obtention comporte par exemple la mise en oeuvre du procédé E100 décrit en référence à la figure 2.

[0105] Le procédé E300 comprend en outre une étape E32 de connexion de contacts ohmiques, par exemple métallique, à savoir une source S, un drain D et une grille G à l’empilement épitaxial 1 a. La source S et le drain D sont formés à distance l’un de l’autre, et de manière à atteindre chacun le gaz d’électrons à deux dimensions 16. La grille G est formée de manière à être en contact avec la couche cap 19.

[0106] Afin que la source S et le drain D atteignent le gaz d’électrons à deux dimensions 16, l’étape E32 comprend par exemple une gravure de la couche cap 19. Cette gravure peut être effectuée à deux extrémités de la couche cap 19, à l’endroit où la source S et le drain D doivent être implantés, comme illustré sur la figure 3. De préférence, la gravure est mise en oeuvre par un procédé de gravure à faisceaux d’électrons (de l’anglais « ion beam etching ») ou un procédé de gravure à plasma conventionnel, par exemple couplée par induction (de l’anglais « inductively coupled plasma etching ») en présence de chlore.

[0107] La source S et le drain D peuvent être formés par recroissance épitaxiale, ou dopage par implantation localisée et/ou gravure et recuit rapide de la couche de barrière 14. La source S et le drain D sont ensuite chauffés, de manière à activer la connexion électrique entre eux et le gaz d’électrons à deux dimensions 16.

[0108] Ainsi, à l’issue de l’étape E32, la couche cap en AIO polycristallin et/ou amorphe 19 s’étend entre la source S et le drain D et la grille G est fixée directement sur la couche cap 19, comme illustré sur la figure 3.

[0109] La grille G comporte un corps principal G1 (également appelé « chapeau de grille ») et un connecteur de grille G2 (également appelé « pied de grille ») sous forme d’une tige s’étendant depuis le chapeau de grille G1 jusqu’à une face supérieure de la couche cap 19 (cette face supérieure s’étendant à l’opposé de la couche de barrière 14). Pour atteindre des fréquences de fonctionnement élevées, le rapport entre la largeur L du pied de grille G2 et la distance d entre le pied de grille G2 et le plan de gaz d’électrons 16 sera de préférence le plus petite possible. En outre, toujours pour atteindre des fréquences de fonctionnement élevées, la distance L’ entre le chapeau de grille G2 et le plan de gaz d’électrons 16 sera de préférence la plus grande possible.

[0110] Le procédé E300 peut en outre comprendre une étape optionnelle d’optimisation E34, lors de laquelle l’épaisseur E de la couche cap 19 est réduite (i.e. ramenée à une épaisseur E’ telle que E’<E) en supprimant une partie de cette couche cap 19, sauf au contact du pied de grille G2.

[0111] La réduction d’épaisseur de la couche cap 19 permet de réduire les effets de piégeage en présence d’une champ électrostatique, tels que décrits précédemment.

[0112] Par exemple, la réduction de l’épaisseur de la couche cap 19 peut être réalisée par un procédé conventionnel de gravure (de l’anglais « etching ») humide.

[0113] L’épaisseur de la couche cap 19 en AIO polycristallin et/ou amorphe peut être réduite par un traitement à l’ammoniaque chimique appliqué à la surface de la couche cap 19. Ce traitement chimique permet d’optimiser la capacité de passivation de cette couche 19, en réduisant encore le nombre de pièges électrostatiques à la surface de la couche 19, plus particulièrement dans l’espace compris entre la source S et la grille G et dans l’espace compris entre la grille G et le drain D.

[0114] Le procédé E300 comprend en outre une étape optionnelle de passivation E36, lors de laquelle une couche de passivation P est déposée sur la couche cap 19, de préférence sur toute la surface de cette dernière, et en recouvrant intégralement la grille G. Cette couche de passivation P est par exemple formée en un matériau diélectrique, par exemple en SiN. La couche de passivation P a pour avantage d’améliorer encore la fiabilité et les performances du transistor.

[0115] Un avantage du procédé E300 tel que décrit ci-dessus est qu’il est totalement compatible avec des procédés standards de fabrication de transistors, y compris ceux utilisant une couche de passivation en SiN.

[0116] En référence à la figure 4, un engin de mobilité 400 dans lequel l’invention peut être mise en oeuvre va à présent être décrit.

[0117] Par exemple, l’engin de mobilité 400 est un véhicule terrestre comprenant une ou des roues motrices 402 pour mettre l’engin de mobilité 400 en mouvement.

[0118] Pour entraîner la ou les roues motrices 402, l’engin de mobilité 400 comprend en outre un dispositif d’entraînement électrique 404 et une source de tension continue 406, également appelée source DC (de l’anglais « Direct Current »), telle qu’une batterie, pour alimenter électriquement le dispositif d’entraînement électrique 404. La source de tension continue 406 comprend une borne positive (+) et une borne négative (-) et est configurée pour fournir une tension continue UDC entre ses bornes (+), (-).

[0119] Le dispositif de commande électrique 404 comprend en outre une machine électrique 408 connectée aux roues motrices 402 et un convertisseur de puissance électrique 410. Le convertisseur de puissance électrique 410 est par exemple un convertisseur continu-alternatif (ou AC-DC pour Alternating Current - Direct Current en anglais) connecté à la source de tension continue 406 et à la machine électrique 408. Le convertisseur de puissance électrique 410 est configuré pour transférer la puissance électrique de la source de tension continue 406 à la machine électrique 408. Par exemple, le convertisseur continu-alternatif 410 est configuré pour transférer la puissance électrique de la source de tension continue 406 à la machine électrique 108 fonctionnant en tant que moteur électrique. La machine électrique 408 peut être une machine électrique rotative comprenant un rotor et un stator comprenant plusieurs phases de stator. Par exemple, la machine électrique 408 peut être une machine électrique triphasée comprenant trois phases de stator.

[0120] En référence à la figure 5, le convertisseur de puissance électrique 410 comprend un circuit de commutation 500 avec des interrupteurs Q, Q’. Les interrupteurs Q, Q’ sont des interrupteurs à semi-conducteurs et comprennent des transistors selon l’invention, par exemple comme illustré sur la figure 1 . Chaque interrupteur Q, Q’ comprend deux bornes principales et une borne de commande pour commander un écoulement de courant électrique entre les bornes principales. Par exemple, les bornes principales sont la source et le drain tandis que la borne de commande est la grille du transistor MOSHEMT. Chaque interrupteur Q, Q’ est configuré pour être piloté de manière à commuter entre un état actif dans lequel un courant s’écoule entre les deux bornes principales et un état inactif dans lequel aucun courant ne s’écoule entre les deux bornes principales. Par exemple, chaque interrupteur Q, Q’ est configuré pour être piloté à travers sa grille, par exemple en appliquant une tension à la grille par rapport à l’une des deux bornes principales, par exemple la source d’un transistor MOSHEMT.

[0121 ] Les interrupteurs Q, Q’ peuvent être arrangés pour former au moins un bras de commutation 500i, 500₂, 500₃. Par exemple, le circuit de commutation 500 comprend autant de bras de commutation 500i, 500₂, 500₃ que de phase de stator de la machine électrique 408. Chaque bras de commutation 500i, 500₂, 500₃, comprend un interrupteur de côté haut Q’ et un interrupteur de côté bas Q reliés l’un à l’autre par un point milieu. L’interrupteur de côté haut Q’ est connecté à une borne positive du convertisseur de puissance électrique 410 configuré pour être connecté à la borne positive (+) de la source de tension continue 406. L’interrupteur de côté bas Q est connecté à une borne négative du convertisseur de puissance électrique 410 configuré pour être connecté à la borne négative (-) de la source de tension continue 406. Le point milieu peut être connecté à une phase de stator respective de la machine électrique 408. Chaque bras de commutation 500i, 500₂, 500₃ peut être configuré pour commuter entre deux configurations. Dans une première configuration dite HS, l’interrupteur de côté haut Q’ est fermé (i.e. actif) et l’interrupteur de côté bas Q est ouvert (i.e. inactif), de sorte que la tension continue Uoc est appliquée essentiellement à la phase de stator associée. Dans une deuxième configuration dite LS, l’interrupteur de côté haut Q’ est ouvert (i.e. inactif) et l’interrupteur de côté bas Q est fermé (i.e. actif), de sorte que une tension nulle est appliquée essentiellement à la phase de stator associé.

[0122] Pour piloter les interrupteurs Q’, Q, le convertisseur de puissance électrique 410 comprend en outre des pilotes (drivers en anglais) respectifs GDI-₆. Chaque pilote GDI-₆ est configuré pour piloter l’interrupteur Q, Q’ associé, au moyen d’un signal de commande Si-₆, par exemple en commandant la grille de l’interrupteur associé Q, Q’.

[0123] Le convertisseur de puissance électrique 410 peut également comprendre un dispositif de commande 506, par exemple un microcontrôleur, configuré pour commander les interrupteurs Q, Q’, en fournissant les signaux de commande Si-₆ aux pilotes GI-₆. Par exemple, le dispositif de commande 506 est configuré pour générer des signaux de commande Si-₆ pour commander les courants de phase de la machine électrique 108. Les interrupteurs Q, Q’ convertissent la tension continue UDC en des tensions alternatives respectivement fournies aux phase de stator de la machine électrique 108.

[0124] En conclusion, il apparaît clairement qu’il est possible d’obtenir un empilement épitaxial avec une couche cap en AIO sur une couche de barrière en AIN.

[0125] On notera par ailleurs que l’invention n’est pas limitée aux modes de réalisation décrits précédemment. Il apparaîtra en effet à l'homme de l'art que diverses modifications peuvent être apportées aux modes de réalisation décrits ci- dessus, à la lumière de l'enseignement qui vient de lui être divulgué.

[0126] Par exemple, les transistors tels que décrit précédemment peuvent être utilisés dans des amplificateurs de puissance hyperfréquence. Ainsi, l’invention couvre également tout système à base de ce type de transistor, tel qu’un système de communication sans fil ou un système radar, pour des applications dans le domaine des ondes hyperfréquences ou millimétriques.

[0127] Dans la présentation détaillée de l’invention qui est faite précédemment, les termes utilisés ne doivent pas être interprétés comme limitant l’invention aux modes de réalisation exposés dans la présente description, mais doivent être interprétés pour y inclure tous les équivalents dont la prévision est à la portée de l'homme de l'art en appliquant ses connaissances générales à la mise en oeuvre de l'enseignement qui vient de lui être divulgué.

Claims

Revendications

[1] Procédé de croissance épitaxiale (E100) pour former un empilement épitaxial (1 a), comprenant : une obtention (E10) d’une partie de base (10) de l’empilement épitaxial

(1 a) avec une couche de barrière (14) en AIN monocristallin au sommet ; caractérisé en ce qu’il comprend en outre : une croissance (E12) d’une couche intermédiaire (18) en AIN polycristallin et/ou amorphe directement sur la couche de barrière (14) ; et une oxydation (E14) de la couche intermédiaire (18) de manière à obtenir une couche cap (19) en AIO polycristallin et/ou amorphe s’étendant directement sur la couche de barrière (14), de manière à remplacer intégralement la couche intermédiaire (18).

[2] Procédé selon la revendication 1 , dans lequel l’empilement épitaxial (1 a) comprend une couche de canal (12) en GaN, la couche de barrière (14) s’étendant directement sur la couche de canal (12).

[3] Procédé selon la revendication 2, dans lequel la partie de base (10) de l’empilement épitaxial (1 a) comprend : une couche de substrat (10.1 ), de préférence constituée d’un des éléments suivants : Si, SiC, Sapphire, GaN et SiOi ; une couche de nucléation (10.2) s’étendant directement sur la couche de substrat, la couche de nucléation (10.2) étant constituée de préférence de AIGaN ; et une couche de tampon (10.3) s’étendant directement sur la couche de nucléation (10.2), la couche de tampon (10.3) étant constituée de préférence de GaN et d’un élément sélectionné parmi : Fe, C et AIGaN, la couche de canal (12) s’étendant sur la couche de tampon (10.3), soit directement, soit indirectement avec au moins une couche intercalaire.

[4] Procédé selon l’une quelconque des revendications 1 à 3, dans lequel la couche intermédiaire (18) a une épaisseur (E) inférieure à 5 nm, par exemple comprise entre 1 et 3 nm.

[5] Procédé selon l’une quelconque des revendications 1 à 4, dans lequel la croissance (E12) de la couche intermédiaire (18) est mise en oeuvre à une température comprise entre 750°C et 900°C, par exemple par une méthode de dépôt chimique en phase vapeur à précurseurs métallo-organiques ou bien par une méthode d’épitaxie par jets moléculaires.

[6] Procédé selon l’une quelconque des revendications 1 à 5, dans lequel l’oxydation (E14) comprend un recuit, dit principal, lors duquel l’empilement épitaxial (1 a) est chauffé sous une atmosphère de dioxygène.

[7] Procédé selon la revendication 6, dans lequel le recuit principal (E14) est réalisé à une température (T1) comprise entre 750°C et 900°C.

[8] Procédé selon la revendication 6 ou 7, comportant en outre, après le recuit principal (E14), un recuit (E16), dit de stabilisation, lors duquel l’empilement épitaxial (1 a) est chauffé sous une atmosphère d’argon.

[9] Procédé selon la revendication 8, dans lequel le recuit de stabilisation (E16) est réalisé à une température (T2) comprise entre 500°C et 900°C.

[10] Procédé selon la revendication 8 ou 9, comprenant en outre, après le recuit de stabilisation (E16), un recuit d’optimisation (E18) lors duquel l’empilement épitaxial (1 a) est chauffé sous une atmosphère sous vide.

[11] Procédé selon la revendication 10, dans lequel le recuit d’optimisation (E18) est réalisé à une température (T3) inférieure à 550°C.

[12] Procédé selon l’une quelconque des revendications 6 à 11 , dans lequel le ou les recuits (E14, E16, E18) sont réalisés tout en gardant l’empilement épitaxial (1 a) dans un même four.

[13] Empilement épitaxial (1a) comprenant : une couche de barrière en AIN monocristallin (14) ; caractérisé en ce qu’il comprend en outre : une couche cap (19) en AIO polycristallin et/ou amorphe s’étendant directement sur la couche de barrière (14).

[14] Empilement épitaxial (1a) selon la revendication 13, comportant en outre une couche de canal (12) en GaN, la couche de barrière (14) s’étendant directement sur la couche de canal (12).

[15] Empilement épitaxial (1a) selon la revendication 14, comprenant en outre : une couche de substrat (10.1), de préférence constituée d’un des éléments suivants : Si, SiC, Sapphire, GaN et SiOi ; une couche de nucléation (10.2) s’étendant directement sur la couche de substrat, la couche de nucléation (10.2) étant constituée de préférence de AIGaN ; et une couche de tampon (10.3) s’étendant directement sur la couche de nucléation (10.2), la couche de tampon (10.3) étant constituée de préférence de GaN et d’un élément sélectionné parmi : Fe, C et AIGaN, la couche de canal (12) s’étendant sur la couche de tampon (10.3), soit directement, soit indirectement avec au moins une couche intercalaire.

[16] Transistor (32), par exemple transistor MOSHEMT, comprenant : un empilement épitaxial (1e) selon l’une quelconque des revendications 13 à 15 ; et une grille (G), une source (S) et un drain (D) connectés à l’empilement épitaxial (1 a).

[17] Transistor (32) selon la revendication 16, dans lequel : la couche cap (19) s’étend entre la source (S) et le drain (D) ; et la grille (G) est fixée directement sur la couche cap (19) en AIO polycristallin et/ou amorphe.

[18] Transistor (32) selon la revendication 16 ou 17, présentant, sous la couche de barrière (14), un gaz d’électrons à deux dimensions (16) avec une densité d’électrons telle que le transistor (32) présente une fréquence de coupure supérieure à 200 GHz.

[19] Convertisseur de puissance électrique (500) comprenant au moins un transistor (Q, Q’) selon l’une quelconque des revendications 16 à 18.

[20] Dispositif d’entraînement électrique (404) comportant : un convertisseur de puissance électrique (410) selon la revendication 19 ; et une machine électrique (408) connectée au convertisseur de puissance électrique (410).

[21 ] Engin de mobilité (400) comprenant un convertisseur de puissance électrique (410) selon la revendication 19 ou un dispositif d’entraînement électrique (404) selon la revendication 20.

[22] Amplificateur de puissance hyperfréquence comportant au moins un transistor selon l’une quelconque des revendications 16 à 18.

[23] Système de communication sans fil comportant un amplificateur selon la revendication 22.

[24] Système radar comportant un amplificateur selon la revendication 22.

[25] Procédé de fabrication d’un transistor (32), comprenant: - une obtention d’un empilement épitaxial (1 a) selon la revendication 13, par exemple au moyen d’un procédé de croissance épitaxial (E100) selon l’une quelconque des revendications 1 à 12 ; et une connexion d’une grille (G), d’une source (S) et d’un drain (D) à l’empilement épitaxial (1a). [26] Procédé selon la revendication 25, comportant en outre une étape d’optimisation (E34), lors de laquelle la couche cap (19) est partiellement supprimée, de manière à réduire une épaisseur (E) de la couche cap (19).