WO2024128116A1 - パッケージおよびモジュール - Google Patents

Abstract

パッケージ（１０１）は、部分的に互いに接する本体下面（１０ｂ）および本体側面（１０ｃ）を有するチップ本体（１０）と、本体下面（１０ｂ）に配置され、本体下面（１０ｂ）の端に達するように延在する信号線（４）と、本体下面（１０ｂ）に配置され、本体下面（１０ｂ）の端に達するように延在するグランド線（５）と、信号線（４）の少なくとも一部を覆い、かつ、グランド線（５）の少なくとも一部を覆うように配置された支持層（１２）と、支持層（１２）を介してチップ本体（１０）に接続されているカバー層（１３）と、信号線（４）およびグランド線（５）にそれぞれ電気的に接続されつつ支持層（１２）およびカバー層（１３）を貫通するように配置された複数の導体ビア（１４）とを備える。本体側面（１０ｃ）は第１シールド膜（８）によって覆われている。本体下面（１０ｂ）と本体側面（１０ｃ）との継ぎ目の一部においては、本体下面（１０ｂ）と本体側面（１０ｃ）との間に凹状曲面（６）が設けられている。凹状曲面（６）は第１シールド膜（８）によって完全には覆われていない。信号線（４）が本体下面（１０ｂ）の端に達する箇所は、凹状曲面（６）の端である。信号線（４）は第１シールド膜（８）とは電気的に接続されていない。グランド線（５）が本体下面（１０ｂ）の端に達する箇所は、凹状曲面（６）が形成されていない箇所である。グランド線（５）は第１シールド膜（８）とは電気的に接続されている。

Description

パッケージおよびモジュール

　本発明は、パッケージおよびモジュールに関するものである。

　特開２００８－２５８４７８号公報（特許文献１）には、電子部品装置と称するものが記載されている。この電子部品装置は、配線基板と、配線基板の上方主面に搭載された複数の電子部品とを備える。これらの電子部品は、絶縁樹脂成形体によって覆われている。絶縁樹脂成形体の上面および側面は、導体からなるシールド層を備える。

　国際公開ＷＯ２０１４/０１３８３１Ａ１（特許文献２）には、モジュールと称するものが記載されている。このモジュールは、実装面を有するモジュール基板と、実装面に実装された分波器と、樹脂層と、金属膜とを備える。分波器の上面は樹脂層から露出している。金属膜は、分波器の上面および樹脂層の上面を覆うように形成されている。特許文献２では、分波器の上面を覆う金属膜と、モジュール基板に設けられてＧＮＤに接続されている配線パターンとが、導体壁によって電気的に接続されている構成も記載されている。

特開２００８－２５８４７８号公報 国際公開ＷＯ２０１４/０１３８３１Ａ１

　特許文献１に記載された電子部品装置では、側面に信号線が露出する面がある場合には、シールド層は、信号線を避けて形成されなければならず、一部の側面にはシールド層を設けないこととしている。しかし、これでは、シールド性能が劣ってしまう。

　特許文献２に記載され、導体壁を備えるモジュールでは、モジュール基板の実装面に導体壁を接続するために、実装面の一定の面積を使用しなければならず、実装面における省スペース化の妨げとなる。

　そこで、本発明は、側面においても十分なシールド性能を確保することができ、省スペース化の妨げにならない構成のパッケージおよびモジュールを提供することを目的とする。

　上記目的を達成するため、本発明に基づくパッケージは、部分的に互いに接する本体下面および本体側面を有するチップ本体と、上記本体下面に配置され、上記本体下面の端に達するように延在する信号線と、上記本体下面に配置され、上記本体下面の端に達するように延在するグランド線と、上記信号線の少なくとも一部を覆い、かつ、上記グランド線の少なくとも一部を覆うように配置された支持層と、上記支持層を介して上記チップ本体に接続されているカバー層と、上記信号線および上記グランド線にそれぞれ電気的に接続されつつ上記支持層および上記カバー層を貫通するように配置された複数の導体ビアとを備える。上記本体側面は第１シールド膜によって覆われている。上記本体下面と上記本体側面との継ぎ目の一部においては、上記本体下面と上記本体側面との間に凹状曲面が設けられている。上記凹状曲面は上記第１シールド膜によって完全には覆われていない。上記信号線が上記本体下面の端に達する箇所は、上記凹状曲面の端である。上記信号線は上記第１シールド膜とは電気的に接続されていない。上記グランド線が上記本体下面の端に達する箇所は、上記凹状曲面が形成されていない箇所である。上記グランド線は上記第１シールド膜とは電気的に接続されている。

　本発明によれば、第１シールド膜を本体側面にも形成することができるので、側面においても十分なシールド性能を確保することができる。また、第１シールド膜が本体側面を覆うように形成されたとしても省スペース化の妨げにはならない。

本発明に基づく実施の形態１におけるパッケージの第１の斜視図である。 本発明に基づく実施の形態１におけるパッケージの第２の斜視図である。 本発明に基づく実施の形態１におけるパッケージの下面図である。 図３におけるＩＶ－ＩＶ線に関する矢視断面図である。 本実施の形態におけるパッケージの第１の変形例の下面図である。 図５におけるＶＩ－ＶＩ線に関する矢視断面図である。 本実施の形態におけるパッケージの第２の変形例の下面図である。 本発明に基づくパッケージの製造方法の第１の説明図である。 本発明に基づくパッケージの製造方法の第２の説明図である。 図９におけるＸ－Ｘ線に関する矢視断面図である。 本発明に基づくパッケージの製造方法の第３の説明図である。 図１１におけるＸＩＩ－ＸＩＩ線に関する矢視断面図である。 本発明に基づくパッケージの製造方法の第４の説明図である。 図１３におけるＸＩＶ－ＸＩＶ線に関する矢視断面図である。 本発明に基づくモジュールを得るために行なわれる研削加工の工程の説明図である。 本発明に基づく実施の形態２におけるモジュールの透視平面図である。 図１６におけるＸＶＩＩ－ＸＶＩＩ線に関する矢視断面図である。

　図面において示す寸法比は、必ずしも忠実に現実のとおりを表しているとは限らず、説明の便宜のために寸法比を誇張して示している場合がある。以下の説明において、上または下の概念に言及する際には、絶対的な上または下を意味するとは限らず、図示された姿勢の中での相対的な上または下を意味する場合がある。

　（実施の形態１）
　図１～図４を参照して、本発明に基づく実施の形態１におけるパッケージについて説明する。本実施の形態におけるパッケージ１０１の外観を図１に示す。パッケージ１０１を斜め下から見たところを図２に示す。パッケージ１０１を真下から見たところを図３に示す。図３におけるＩＶ－ＩＶ線に関する矢視断面図を図４に示す。

　パッケージ１０１は、チップ本体１０と、信号線４と、グランド線５と、支持層１２と、カバー層１３と、複数の導体ビア１４とを備える。チップ本体１０は、部分的に互いに接する本体下面１０ｂおよび本体側面１０ｃを有する。信号線４は、本体下面１０ｂに配置され、本体下面１０ｂの端に達するように延在する。グランド線５は、本体下面１０ｂに配置され、本体下面１０ｂの端に達するように延在する。支持層１２は、信号線４の少なくとも一部を覆い、かつ、グランド線５の少なくとも一部を覆うように配置されている。カバー層１３は、支持層１２を介してチップ本体１０に接続されている。複数の導体ビア１４は、信号線４およびグランド線５にそれぞれ電気的に接続されつつ支持層１２およびカバー層１３を貫通するように配置されている。ここで示す例では、導体ビア１４がカバー層１３の下面に露出する箇所には、それぞれバンプ１５が接続されている。バンプ１５は、パッケージ１０１の一部と考えてもよい。バンプ１５は、パッケージ１０１の一部ではないと考えてもよい。

　本体側面１０ｃは第１シールド膜８によって覆われている。第１シールド膜８は、スパッタなどの成膜方法によって形成されたものである。第１シールド膜８は、第１部分８ａと第２部分８ｂとを含む。第１部分８ａは、チップ本体１０の上面および本体側面１０ｃを覆う。第２部分８ｂは、カバー層１３の側面を覆う。第１シールド膜８は、たとえば密着層、導電層、防錆層の３層構造であってもよい。この場合、チップ本体１０に近い側から密着層、導電層、防錆層の順に積層される。密着層は、チップ本体１０の外表面を形成する封止樹脂に第１シールド膜８を密着させるためのものである。密着層は導電層より薄い。導電層は、電磁干渉波を遮蔽するためのものである。導電層は、導電率が高い金属で形成される。導電層の厚みは、密着層の厚みと防錆層の厚みとの合計よりも大きい。レーザ加工に用いられるレーザ光の導電層における吸収率は、防錆層における吸収率より低い。防錆層は、導電層が酸化または腐食するのを防止するためのものである。防錆層は導電層より薄い。防錆層の厚みは、数百ｎｍから数μｍである。レーザ加工に用いられるレーザ光の防錆層における吸収率は、導電層における吸収率より高い。

　本体下面１０ｂと本体側面１０ｃとの継ぎ目の一部においては、本体下面１０ｂと本体側面１０ｃとの間に凹状曲面６が設けられている。凹状曲面６は第１シールド膜８によって完全には覆われていない。これは、第１シールド膜８がスパッタによって形成されることに関係する。図４における上方から第１シールド膜８を形成するためのスパッタを行なった場合、凹状曲面６はスパッタ粒子源から見て陰に位置しているので、スパッタ粒子が到達しにくく、凹状曲面６にはスパッタ膜が堆積しにくい。その結果、凹状曲面６は第１シールド膜８によって完全には覆われていない状態となる。図４に示す例では、凹状曲面６は第１シールド膜８によって全く覆われていないように図示されているが、スパッタ粒子の回り込みにより凹状曲面６の一部が第１シールド膜８によって覆われていてもよい。

　図４の左端に示されるように、信号線４が本体下面１０ｂの端に達する箇所は、凹状曲面６の端である。凹状曲面６によって隔てられていることにより、信号線４は第１シールド膜８とは電気的に接続されていない。図４の右端に示されるように、グランド線５が本体下面１０ｂの端に達する箇所は、凹状曲面６が形成されていない箇所である。グランド線５は第１シールド膜８とは電気的に接続されている。

　本体下面１０ｂの中央部には、たとえば表面弾性波フィルタを構成する櫛歯電極７が配置されている。ここで櫛歯電極７を挙げたのは、あくまで一例であって、これに限らない。本体下面１０ｂの中央部に配置されるのは、他の種類の素子であってもよい。ここでいう「他の種類の素子」とは、たとえば「電極／圧電体膜／電極」構造のバルク波弾性波フィルタなどであってもよい。支持層１２は、櫛歯電極７から離隔しつつ、櫛歯電極７を取り囲むように環状に配置されている。櫛歯電極７の近傍の空間は、チップ本体１０と、カバー層１３と、支持層１２とに取り囲まれることによって、密閉されている。複数の導体ビア１４がカバー層１３の下面に露出した部分の各々には、バンプ１５が接続されている。図４の右端において、支持層１２の側面はカバー層１３の側面よりも内側に後退した位置にあるように表示されているが、これはあくまで一例である。支持層１２の側面が後退していない構造であってもよい。すなわち、チップ本体１０の側面、支持層１２の側面、およびカバー層１３の側面が同一平面上に位置する構造となっている箇所があってもよい。このような箇所では、第１シールド膜８の第１部分８ａと第２部分８ｂとは一体的に形成されうるので、第１部分８ａと第２部分８ｂとを、電気的に一体化した第１シールド膜８として機能させることができる。

　本実施の形態では、凹状曲面６が設けられていて、信号線４が本体下面１０ｂの端に達する箇所は、凹状曲面６の端であるので、第１シールド膜８を本体側面１０ｃにも形成することができる。第１シールド膜８が本体側面１０ｃを覆うように形成されていても、信号線４は第１シールド膜８とは電気的に接続されていない。このように、第１シールド膜８を本体側面１０ｃにも形成することができるので、側面においても十分なシールド性能を確保することができる。また、第１シールド膜８が本体側面１０ｃを覆うように形成されたとしても省スペース化の妨げにはならない。

　また、凹状曲面６が設けられていることにより、研削加工時の応力集中による配線の剥離を生じにくくすることができる。これについて詳しくは、後述する。

　なお、本実施の形態で示したように、凹状曲面６は、本体下面１０ｂのいずれかの辺の全長にわたって設けられていることが好ましい。この構成を採用することにより、信号線４の位置が変更されたり、製造誤差によってずれたりしても、信号線４と第１シールド膜８とが電気的に接続されていない状態を確保することができる。

　（第１の変形例）
　図５を参照して、本実施の形態におけるパッケージの第１の変形例としてのパッケージ１０２について説明する。パッケージ１０２を真下から見たところを図５に示す。パッケージ１０２においては、凹状曲面６ｉが設けられている。凹状曲面６ｉは、本体下面１０ｂに垂直な方向から本体下面１０ｂを見たときに半円形となるように設けられている。図５におけるＶＩ－ＶＩ線に関する矢視断面図を図６に示す。信号線４の本体下面１０ｂの端に達する箇所は、凹状曲面６ｉの端である。凹状曲面６ｉによって隔てられていることにより、信号線４は第１シールド膜８とは電気的に接続されていない。

　この構成を採用することにより、凹状曲面を形成するために除去加工の量を少なく抑えることができる。また、図５に示すように、本体下面１０ｂの１本の辺に沿って信号線４とグランド線５とを混在させて配置することができるので、設計の自由度が上がる。

　（第２の変形例）
　図７を参照して、本実施の形態におけるパッケージの第２の変形例としてのパッケージ１０３について説明する。パッケージ１０３においては、凹状曲面６ｊが設けられている。凹状曲面６ｊは、本体下面１０ｂに垂直な方向から本体下面１０ｂを見たときに、本体下面１０ｂの辺に沿ってある程度延在する形状を有する。信号線４の本体下面１０ｂの端に達する箇所は、凹状曲面６ｊの端である。凹状曲面６ｊによって隔てられていることにより、信号線４は第１シールド膜８とは電気的に接続されていない。

　この構成を採用することにより、凹状曲面を形成するために除去加工の量を少なく抑えることができる。また、第１の変形例の場合と同様に、本体下面１０ｂの１本の辺に沿って信号線４とグランド線５とを混在させて配置することができるので、設計の自由度が上がる。

　（製造方法）
　実施の形態１におけるパッケージ１０１を得るための製造方法の一例について、図８～図１４を参照して説明する。

　この製造方法は、たとえば図８に示す集合基板５０を用いて行なわれる。ここでは集合基板５０の形状は円形となっているが、あくまで一例であって、集合基板５０の形状は円形以外であってもよい。集合基板５０からは、複数のパッケージが一括して製造される。集合基板５０の表面はマトリックス状に区画されており、個々の区画が１個のパッケージに対応する領域となっている。図８におけるＺ部を拡大したところを図９に示す。

　図９では、４×４の合計１６個のパッケージに相当する領域が示されている。給電線９が格子状に配置されている。給電線９は、導体膜である。給電線９は、たとえばＡｌ、Ｃｕ、Ｔｉ、Ｐｔ、Ａｕ、Ａｇ、Ｎｉ、Ｃｒ、Ｐｄからなる群から選択されたいずれかの材料で形成されていてよく、この群から選択された１以上の材料を含む合金などで形成されていてもよい。給電線９は、図中縦方向に延在する第１給電部分９ａと、図中左右方向に延在する第２給電部分９ｂとを含む。第１給電部分９ａと第２給電部分９ｂとは、一体形成されたものである。信号線４は第１給電部分９ａに接続されている。グランド線５は第２給電部分９ｂに接続されている。図９においては、説明の便宜のために、信号線４とグランド線５と給電線９とには、それぞれ異なるハッチングが付されているが、これらは、同一材料で一体的に形成されていてもよい。導体ビア１４を形成するための電解めっきの際には、給電線９を介して給電が行なわれる。複数の導体ビア１４のうち、いくつかは、信号線４に電気的に接続される状態で形成され、他のいくつかは、グランド線５に電気的に接続される状態で形成される。

　図９におけるＸ－Ｘ線に関する矢視断面図を図１０に示す。のちにチップ本体１０となるべき基材２２は、たとえば圧電体またはシリコンで形成されている。ここでいう圧電体とは、たとえばタンタル酸リチウム（ＬｉＴａＯ₃）、ニオブ酸リチウム（ＬｉＮｂＯ₃）のいずれかであってもよく、その他の圧電材料であってもよい。基材２２は、シリコン基板上に圧電体層または圧電体膜を配置した構造のものであってもよい。基材２２の上面には櫛歯電極７が形成されている。櫛歯電極７を取り囲むように支持層１２が環状に形成されている。基材２２の上面には、支持層１２を介してカバー層１３が接合されている。支持層１２は、たとえばポリイミド系、エポキシ系などの樹脂で形成されている。櫛歯電極７は、基材２２、カバー層１３および支持層１２によって取り囲まれた密閉空間内に配置されている。図１０に示すように、いくつかの導体ビア１４は、信号線４の上面に接続されている。図１０においては、グランド線５を通らない切断面で切った断面図となっているので、グランド線５の様子は示されていないが、他のいくつかの導体ビア１４は、グランド線５の上面に接続されるように形成されている。複数の導体ビア１４の各々は、カバー層１３および支持層１２を貫通するように形成されている。複数の導体ビア１４の各々は、たとえばＡｕ、Ｃｕなどのいずれかの材料で形成されていてよい。カバー層１３および支持層１２には予め貫通孔が形成されており、給電線９を介した電解めっきにより、カバー層１３および支持層１２の貫通孔を満たすように導体が成長し、これが導体ビア１４となる。導体ビア１４の上面には、バンプ１５が接続される。バンプ１５は、たとえばはんだ、Ａｕなどのいずれかの材料で形成されていてよい。

　図９および図１０に示されているのは、既にバンプ１５が接続された状態であり、ハーフカットを行なう前の状態である。この状態の物に対して、ハーフカットを行なう。ハーフカットは、中心線２４を基準に行なわれる。ハーフカットを行なった後の状態を図１１および図１２に示す。図１２は、図１１におけるＸＩＩ－ＸＩＩ線に関する矢視断面図である。ハーフカットは、たとえばレーザ加工によって行なうことができる。ハーフカットを行なうことによって、図１１に示すように溝２３が形成される。ハーフカットを行なった後の状態では、給電線９としては、第１給電部分９ａは既に除去されており、第２給電部分９ｂの一部のみが残っている。図１２に示されるように、溝２３は、カバー層１３を貫通するように形成されている。溝２３の底は基材２２に入り込んだ位置に形成されている。さらに、切断加工を行なうことによって、個片化を行なう。

　個片化作業を終えた後の状態を図１３に示す。図１３におけるＸＩＶ－ＸＩＶ線に関する矢視断面図を図１４に示す。溝２３の内面の一部が残ることによって、凹状曲面６が形成されている。このあと、スパッタ加工を行なうことによって、第１シールド膜８を形成する。このようにして、図１～図４に示したパッケージ１０１が得られる。

　（モジュールの作製）
　パッケージ１０１は、モジュールを作製する際の部品のひとつとして用いられうる。モジュールを作製する場合の、研削加工の工程について図１５に示す。図１５では、モジュール基板２０の上面にパッケージ１０１が実装されている。パッケージ１０１は、モジュール基板２０の上面に配置された電極（図示せず）に対して、バンプ１５を用いて電気的に接続されている。モジュール基板２０の上面およびパッケージ１０１は、封止樹脂２６によって封止されている。封止樹脂２６は、当初、パッケージ１０１の上面を覆っていてもよい。この状態で、研削ツール２１によって上側から研削加工が行なわれる。研削ツール２１は、たとえば砥石である。研削加工によって、パッケージ１０１の上面を覆う封止樹脂２６は除去され、さらにパッケージ１０１の上面にあった第１シールド膜８も除去される。研削加工後には、パッケージ１０１のチップ本体１０の上面が封止樹脂２６から露出した状態が得られる。このようにして、チップ本体１０の上面と封止樹脂２６の上面とが同一平面内に位置するようになる。

　この研削加工の際に、信号線４およびグランド線５と、導体ビア１４との界面における剥離が生じることを、できるだけ防止することが望まれる。図１５におけるパッケージ１０１の右側面においては、側面の下端に凹状曲面６が形成されていない。この状態では、研削加工時の負荷による応力集中が生じる面は、矢印９２の高さとなる。矢印９２は、グランド線５の下面の高さを指し示している。この状態では、研削加工時の応力集中によってグランド線５と導体ビア１４との界面で剥離が生じることが懸念される。したがって、研削加工時には、この箇所で剥離を起こさないようにする配慮が必要である。たとえばパッケージ１０１に対する研削加工時に作用する応力の方向が、グランド線５がある辺に対して垂直にはならないように、研削方向を適宜変えるなどの配慮をすることが好ましい。

　一方、図１５におけるパッケージ１０１の左側面においては、側面の下端に凹状曲面６が形成されている。この状態では、研削加工時の負荷による応力集中が生じる面は、矢印９１の高さとなる。矢印９１は、チップ本体１０の本体側面１０ｃの下端の高さにある。矢印９１が指し示す位置は、信号線４とは異なる高さにある。したがって、矢印９１が指し示す高さの平面内で応力集中が生じたとしても、信号線４の剥離が生じやすくなる事態を避けることができる。凹状曲面６を設けることによって、信号線４に関しては、研削加工時の剥離を抑制することができる。

　（実施の形態２）
　図１６～図１７を参照して、本発明に基づく実施の形態２におけるモジュールについて説明する。モジュール５０１を透視して平面的に見たところを図１６に示す。図１６では、本来は隠れて見えない内蔵部品が見えるものとして表示されている。

　図１６に示されるように、モジュール５０１は、干渉部品３１および被干渉部品３２がモジュール基板２０の上面である実装面に実装されている。干渉部品３１とは干渉波３０を発する部品である。被干渉部品３２とは、干渉波３０を受けた場合に影響を受けるおそれがある部品である。モジュール基板２０の実装面にはその他にも部品が実装されていてもよい。図１６に示した例では、部品３３，３４，３５などがモジュール基板２０の表面に実装されている。図１６におけるＸＶＩＩ－ＸＶＩＩ線に関する矢視断面図を図１７に示す。

　本実施の形態におけるモジュール５０１は、ここまでに説明したパッケージ１０１を備える。モジュール５０１は、実装面を有するモジュール基板２０を備える。パッケージ１０１は、カバー層１３に複数の導体ビア１４が露出した箇所にそれぞれ接続されたバンプ１５を介して前記実装面に実装されている。パッケージ１０１の側面および前記実装面は封止樹脂２６によって覆われている。封止樹脂２６の側面および上面ならびにパッケージ１０１の上面は第２シールド膜２８によって覆われている。第１シールド膜８と第２シールド膜２８とは、パッケージ１０１の本体側面１０ｃの上端において電気的に接続されている。

　モジュール基板２０の内部には、グランド導体パターン４１が配置されている。グランド導体パターン４１は、モジュール基板２０の側面において第２シールド膜２８に電気的に接続されている。モジュール基板２０の下面には、複数の外部端子４２が配置されている。

　本実施の形態におけるモジュール５０１は、パッケージ１０１を備えているので、実施の形態１で説明した効果を得ることができる。なお、パッケージ１０１に代えて、これまでに説明した他のパッケージを採用してもよい。

　モジュール５０１においては、第１シールド膜８と第２シールド膜２８とが電気的に接続されているので、個々のパッケージ１０１における第１シールド膜８のグランド接続と、モジュール５０１全体における第２シールド膜２８のグランド接続とを一括して行なうことができる。

　図１６に例示されるように、干渉部品３１と被干渉部品３４との間に複数のパッケージ１０１を並べて配置することによって、内部シールド壁のような構造を実現することができる。このような構造によって、干渉部品３１から被干渉部品３２へと向かう干渉波３０を遮断することができる。

　なお、上記実施の形態のうち複数を適宜組み合わせて採用してもよい。
　なお、今回開示した上記実施の形態はすべての点で例示であって制限的なものではない。本発明の範囲は請求の範囲によって示され、請求の範囲と均等の意味および範囲内でのすべての変更を含むものである。
　（付記）
　（付記１）
　部分的に互いに接する本体下面および本体側面を有するチップ本体と、
　前記本体下面に配置され、前記本体下面の端に達するように延在する信号線と、
　前記本体下面に配置され、前記本体下面の端に達するように延在するグランド線と、
　前記信号線の少なくとも一部を覆い、かつ、前記グランド線の少なくとも一部を覆うように配置された支持層と、
　前記支持層を介して前記チップ本体に接続されているカバー層と、
　前記信号線および前記グランド線にそれぞれ電気的に接続されつつ前記支持層および前記カバー層を貫通するように配置された複数の導体ビアとを備え、
　前記本体側面は第１シールド膜によって覆われており、
　前記本体下面と前記本体側面との継ぎ目の一部においては、前記本体下面と前記本体側面との間に凹状曲面が設けられており、
　前記凹状曲面は前記第１シールド膜によって完全には覆われておらず、
　前記信号線が前記本体下面の端に達する箇所は、前記凹状曲面の端であって、前記信号線は前記第１シールド膜とは電気的に接続されておらず、
　前記グランド線が前記本体下面の端に達する箇所は、前記凹状曲面が形成されていない箇所であって、前記グランド線は前記第１シールド膜とは電気的に接続されている、パッケージ。

　（付記２）
　前記凹状曲面は、前記本体下面のいずれかの辺の全長にわたって設けられている、付記１に記載のパッケージ。

　（付記３）
　前記凹状曲面は、前記本体下面に垂直な方向から前記本体下面を見たときに半円形となるように設けられている、付記１に記載のパッケージ。

　（付記４）
　付記１から３のいずれか１項に記載のパッケージと、
　実装面を有するモジュール基板とを備え、
　前記パッケージは、前記カバー層に前記複数の導体ビアが露出した箇所にそれぞれ接続されたバンプを介して、前記実装面に実装されており、前記パッケージの側面および前記実装面は封止樹脂によって覆われており、
　前記封止樹脂の側面および上面ならびに前記パッケージの上面は第２シールド膜によって覆われており、
　前記第１シールド膜と前記第２シールド膜とは、前記本体側面の上端において電気的に接続されている、モジュール。

　４　信号線、５　グランド線、６，６ｉ，６ｊ　凹状曲面、７　櫛歯電極、８　第１シールド膜、８ａ　（第１シールド膜の）第１部分、８ｂ　（第１シールド膜の）第２部分、９　給電線、９ａ　（給電線の）第１給電部分、９ｂ　（給電線の）第２給電部分、１０　チップ本体、１０ｂ　本体下面、１０ｃ　本体側面、１２　支持層、１３　カバー層、１４　導体ビア、１５　バンプ、２０　モジュール基板、２１　研削ツール、２２　基材、２３　溝、２４　中心線、２６　封止樹脂、２８　第２シールド膜、３０　干渉波、３１　干渉部品、３２　被干渉部品、３３，３４，３５　部品、４１　グランド導体パターン、４２　外部端子、５０　集合基板、９１，９２　矢印、１０１，１０２，１０３　パッケージ、５０１　モジュール。

Claims (4)

1. 　部分的に互いに接する本体下面および本体側面を有するチップ本体と、
   　前記本体下面に配置され、前記本体下面の端に達するように延在する信号線と、
   　前記本体下面に配置され、前記本体下面の端に達するように延在するグランド線と、
   　前記信号線の少なくとも一部を覆い、かつ、前記グランド線の少なくとも一部を覆うように配置された支持層と、
   　前記支持層を介して前記チップ本体に接続されているカバー層と、
   　前記信号線および前記グランド線にそれぞれ電気的に接続されつつ前記支持層および前記カバー層を貫通するように配置された複数の導体ビアとを備え、
   　前記本体側面は第１シールド膜によって覆われており、
   　前記本体下面と前記本体側面との継ぎ目の一部においては、前記本体下面と前記本体側面との間に凹状曲面が設けられており、
   　前記凹状曲面は前記第１シールド膜によって完全には覆われておらず、
   　前記信号線が前記本体下面の端に達する箇所は、前記凹状曲面の端であって、前記信号線は前記第１シールド膜とは電気的に接続されておらず、
   　前記グランド線が前記本体下面の端に達する箇所は、前記凹状曲面が形成されていない箇所であって、前記グランド線は前記第１シールド膜とは電気的に接続されている、パッケージ。
2. 　前記凹状曲面は、前記本体下面のいずれかの辺の全長にわたって設けられている、請求項１に記載のパッケージ。
3. 　前記凹状曲面は、前記本体下面に垂直な方向から前記本体下面を見たときに半円形となるように設けられている、請求項１に記載のパッケージ。
4. 　請求項１から３のいずれか１項に記載のパッケージと、
   　実装面を有するモジュール基板とを備え、
   　前記パッケージは、前記カバー層に前記複数の導体ビアが露出した箇所にそれぞれ接続されたバンプを介して、前記実装面に実装されており、前記パッケージの側面および前記実装面は封止樹脂によって覆われており、
   　前記封止樹脂の側面および上面ならびに前記パッケージの上面は第２シールド膜によって覆われており、
   　前記第１シールド膜と前記第２シールド膜とは、前記本体側面の上端において電気的に接続されている、モジュール。

Images