WO2024100726A1 - 高周波回路および半導体装置 - Google Patents

高周波回路および半導体装置 Download PDF

Info

Publication number
WO2024100726A1
WO2024100726A1 PCT/JP2022/041422 JP2022041422W WO2024100726A1 WO 2024100726 A1 WO2024100726 A1 WO 2024100726A1 JP 2022041422 W JP2022041422 W JP 2022041422W WO 2024100726 A1 WO2024100726 A1 WO 2024100726A1
Authority
WO
WIPO (PCT)
Prior art keywords
substrate
frequency circuit
circuit according
convex portion
protrusion
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Ceased
Application number
PCT/JP2022/041422
Other languages
English (en)
French (fr)
Inventor
伸 茶木
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to PCT/JP2022/041422 priority Critical patent/WO2024100726A1/ja
Priority to CN202280100175.2A priority patent/CN120077521A/zh
Priority to JP2023517405A priority patent/JP7283649B1/ja
Publication of WO2024100726A1 publication Critical patent/WO2024100726A1/ja
Anticipated expiration legal-status Critical
Ceased legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01P—WAVEGUIDES; RESONATORS, LINES, OR OTHER DEVICES OF THE WAVEGUIDE TYPE
    • H01P1/00—Auxiliary devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01P—WAVEGUIDES; RESONATORS, LINES, OR OTHER DEVICES OF THE WAVEGUIDE TYPE
    • H01P1/00—Auxiliary devices
    • H01P1/04—Fixed joints
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W70/00—Package substrates; Interposers; Redistribution layers [RDL]
    • H10W70/60—Insulating or insulated package substrates; Interposers; Redistribution layers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages

Definitions

  • This disclosure relates to high-frequency circuits and semiconductor devices.
  • Patent Document 1 discloses a filter in which a microstrip line is formed.
  • This filter comprises a dielectric substrate, a microstrip conductive metal film formed on the front surface of the dielectric substrate, and a back surface metal film formed over the entire back surface of the dielectric substrate. Directly below the microstrip conductive metal film inside the dielectric substrate, multiple internal spaces are formed at predetermined intervals along the extension direction of the microstrip conductive metal film.
  • One method of miniaturizing microwave and millimeter wave circuits is to make the substrate thinner.
  • the substrate is thinned from 100 ⁇ m to 50 ⁇ m, for example, the width of the microstrip lines on the top surface of the chip can be reduced for the same characteristic impedance. This allows the area occupied by the matching circuit to be reduced.
  • the conductive resin may creep up onto the top surface of the chip. This may make it difficult to mount with a high yield. Furthermore, conductive resin that creeps up onto the top surface of the chip may unintentionally short out the pattern, preventing the chip from functioning. Furthermore, conductive resin adhering to the pads may cause problems such as insufficient wire bond strength being obtained.
  • the objective of this disclosure is to obtain a high-frequency circuit and semiconductor device that can prevent bonding material from creeping up onto the top surface of the substrate.
  • the high-frequency circuit according to the present disclosure comprises a substrate and a signal line provided on an upper surface of the substrate, and a first protrusion is formed on the outer periphery of the back surface of the substrate opposite the upper surface along at least two opposing sides of the substrate.
  • the first convex portion when the high-frequency circuit is mounted using a bonding material, can increase the distance from the application surface of the bonding material to the top surface of the substrate. This can therefore prevent the bonding material from creeping up onto the top surface of the substrate.
  • FIG. 1 is a cross-sectional view of a high-frequency circuit according to a first embodiment. 4 is a diagram illustrating the configuration of the back side of the high-frequency circuit according to the first embodiment.
  • FIG. 1 is a cross-sectional view of a high-frequency circuit according to a first comparative example.
  • FIG. 11 is a cross-sectional view of a high-frequency circuit according to a second comparative example.
  • 1 is a perspective view illustrating a configuration of a semiconductor device according to a first embodiment
  • 1 is a side view of a semiconductor device according to a first embodiment
  • FIG. 2 is a perspective view illustrating a configuration of a wafer according to the first embodiment.
  • FIG. 11 is a cross-sectional view of a high-frequency circuit according to a second embodiment. 11 is a diagram illustrating the configuration of the back side of a high-frequency circuit according to a second embodiment.
  • FIG. 11 is a perspective view illustrating a configuration of a semiconductor device according to a second embodiment.
  • FIG. 11 is a side view of a semiconductor device according to a second embodiment.
  • FIG. 11 is a cross-sectional view of a high-frequency circuit according to a third embodiment.
  • 13 is a diagram illustrating the configuration of the back side of the high-frequency circuit according to the third embodiment.
  • FIG. 13 is an enlarged view of a high-frequency circuit according to a fourth embodiment.
  • FIG. 13 is an enlarged view of a high-frequency circuit according to a fifth embodiment.
  • 13 is a diagram illustrating the configuration of the back side of a high-frequency circuit according to a sixth embodiment.
  • FIG. 13 is a diagram illustrating the configuration of the back side of a high-frequency circuit according to a modified example of the sixth embodiment.
  • FIG. FIG. 13 is a cross-sectional view of a high-frequency circuit according to a seventh embodiment. 13 is a diagram illustrating the configuration of the back side of the high-frequency circuit according to the seventh embodiment.
  • Fig. 1 is a cross-sectional view of a high-frequency circuit 50 according to a first embodiment.
  • Fig. 2 is a diagram for explaining the configuration of the back side of the high-frequency circuit 50 according to the first embodiment.
  • the high-frequency circuit 50 is, for example, a micro/millimeter wave band MMIC (Monolithic Microwave Integrated Circuit) chip.
  • the high-frequency circuit 50 includes a substrate 10 and a signal line 14 provided on an upper surface 11 of the substrate 10.
  • the substrate 10 is, for example, a SiC substrate.
  • the signal line constitutes, for example, a microstrip line.
  • protrusions 16 are formed along each of the two opposing sides of the substrate 10.
  • the substrate 10 is thinned, leaving only the portions along the two opposing sides that are the periphery of the circuit.
  • no protrusions are formed along the other two sides of the outer periphery of the back surface 12 of the substrate 10 other than the two sides on which the protrusions 16 are formed.
  • the length of one side of the high-frequency circuit 50 is, for example, 5 mm or less.
  • the thickness of the thick portion of the substrate 10 is, for example, 100 ⁇ m to 200 ⁇ m.
  • the thickness of the thinned portion of the substrate 10 is, for example, 50 ⁇ m or less, specifically 10 ⁇ m to 50 ⁇ m.
  • the width of the protrusion 16 is, for example, about 50 to 200 ⁇ m.
  • Pads 18 are provided on the side surfaces 17 of the substrate 10 corresponding to the two sides on which the protrusions 16 are formed.
  • the pads 18 are DC or RF pads.
  • the rear surface 12 of the substrate 10 is covered with a conductor layer 20 that serves as GND.
  • FIG. 3 is a cross-sectional view of a high-frequency circuit 50a according to a first comparative example.
  • FIG. 4 is a cross-sectional view of a high-frequency circuit 50b according to a second comparative example.
  • the substrate 10a of the high-frequency circuit 50a has a thickness of 100 ⁇ m.
  • a signal line 14 is provided on the upper surface of the substrate 10a.
  • a conductor layer 20 serving as GND is provided on the rear surface of the substrate 10a.
  • the substrate 10b of the high-frequency circuit 50b has a thickness of 50 ⁇ m.
  • a signal line 14 is provided on the upper surface of the substrate 10b.
  • a conductor layer 20 serving as GND is provided on the rear surface of the substrate 10b.
  • the width of the signal line 14 will be smaller in the high-frequency circuit 50b, which has a thinner substrate 10b, and W1>W2.
  • low-impedance lines are generally used for the output combining circuit in the final stage of a power amplifier. If the line width of the matching circuit can be reduced while maintaining the same characteristic impedance, the area of the output combining circuit can be reduced. This makes it possible to achieve a smaller overall MMIC.
  • the convex portion 16 can increase the distance from the application surface of the bonding material, such as conductive resin, to the top surface 11 of the substrate 10.
  • the substrate 10 is gripped by the two thick sides, ensuring the distance from the tip of the tweezers, collet, etc. to the application surface of the conductive resin. This can prevent the bonding material from creeping up onto the top surface 11 of the substrate 10 via the tweezers, collet, etc.
  • the substrate 10 can be made thinner to reduce the size of the high-frequency circuit 50, and the high-frequency circuit 50 can be mounted with a high yield.
  • the spread of the conductive resin can be confirmed from the two sides of the substrate 10 where the protrusions 16 are not formed. Therefore, it is possible to visually confirm that the die bonding has been performed reliably. Furthermore, by providing the pads 18 for DC or RF extraction on the side surface 17 of the substrate 10 instead of the top surface 11, the MMIC chip can be further miniaturized.
  • the signal line will branch into multiple lines, such as a T-branch structure or a cross-branch structure, at the area where the characteristic impedance changes, specifically at the boundary between the locally thinned area and the thick part of the substrate. In such a case, parasitic components are added, and it may be difficult to achieve the performance in a terahertz wave band circuit.
  • the central portion of the substrate 10 where the circuit is formed is uniformly thinned, as in this embodiment.
  • a part of the signal line 14 is disposed directly above the convex portion 16.
  • the signal line 14 directly above the convex portion 16 is a line or pad for applying a DC bias
  • the effect of the change in the characteristic impedance of the signal line 14 on the circuit characteristics is generally small. This is because the RF signal component of interest is appropriately processed in the circuit or in a peripheral circuit outside the MMIC.
  • the change in the characteristic impedance that is, the change in the distance between the signal line 14 and the GND conductor, may affect the characteristics. For this reason, it may be necessary to grasp the effect in advance by electromagnetic field simulation or the like and to carry out an appropriate design such as changing the signal line width.
  • the convex portion 16 may be provided to avoid the portion where the circuit is formed, particularly the main line through which an RF signal passes or the RF probe pad.
  • the signal line 14 directly above the protrusion 16 may be a line or pad for applying a DC bias.
  • the heat dissipation of the transistors can be improved.
  • the VH (via hole) diameter can be reduced, making it easier to further miniaturize the circuit.
  • VHs are usually excavated by dry etching. For this reason, if the amount of excavation, i.e. the substrate thickness, is small, the VH diameter can be made smaller.
  • FIG. 5 is a perspective view for explaining the configuration of the semiconductor device 100 according to the first embodiment.
  • FIG. 6 is a side view of the semiconductor device 100 according to the first embodiment.
  • FIG. 6 is a view of FIG. 5 as viewed from the A direction.
  • the semiconductor device 100 includes a high-frequency circuit 50, a mounting substrate 60, and a protrusion 62 provided on the mounting substrate 60.
  • the protrusion 62 is fitted between the convex portions 16 of the high-frequency circuit 50.
  • the protrusion 62 has a shape corresponding to the recess in the rear surface 12 of the substrate 10.
  • the upper surface 63 of the protrusion 62 is the bonding surface with the rear surface 12 of the high-frequency circuit 50, that is, the portion coated with the conductive resin.
  • the mounting substrate 60 is also called a die-bond substrate.
  • the semiconductor device 100 can ensure a large distance between the top surface 63 of the protrusion 62 and the top surface 11 of the substrate 10 of the high frequency circuit 50. This can prevent the conductive resin from being sucked up by tweezers or the like, allowing for high mounting yields.
  • the height of the protrusion 62 is preferably about 50 ⁇ m longer than the recess dimension on the back surface 12 of the high frequency circuit 50. This allows most of the conductive resin that protrudes outside the chip to creep up on the mounting substrate 60 around the protrusion 62, rather than toward the tip of the tweezers or the like. This can sufficiently reduce the risk of the conductive resin creeping up onto the top surface of the chip.
  • FIG. 7 is a perspective view explaining the configuration of a wafer 80 according to the first embodiment.
  • FIG. 7 shows the state before the substrate 10 of this embodiment is separated into chips.
  • the wafer 80 has protrusions 81 and 82, which are thick portions of the wafer 80.
  • the protrusion 81 corresponds to the protrusion 16 of the high-frequency circuit 50.
  • the width of the protrusion 81 is, for example, 100 to 400 ⁇ m.
  • the protrusion 82 is a dummy portion provided for the purpose of reinforcing the strength and warping of the wafer 80.
  • the width of the protrusion 82 is, for example, 100 to 400 ⁇ m.
  • the wafer may warp, making it impossible to fix the wafer to the stage when inspecting its characteristics in the wafer state. In addition, it may become difficult to attach the wafer to tape and perform wafer dicing. Furthermore, if the wafer is fixed to a flat stage or the like in a warped state, the wafer may break or crack, resulting in a decrease in yield.
  • the substrate thickness may be set to 30 ⁇ m or less. Achieving this substrate thickness with a wafer of 4 inches or more in diameter is even more difficult because, in addition to the problems of conductive resin creeping up and wafer warping, the wafer may crack when handled due to reduced strength.
  • FIG. 8 is a diagram illustrating the state of the convex portion 81 of the wafer 80 according to the first embodiment before dicing.
  • FIG. 9 is a diagram illustrating the state of the convex portion 81 of the wafer according to the first embodiment after dicing. In dicing, a dimension equivalent to the width of the dicing blade 90 used to cut the wafer 80 is removed. The width of the convex portion 81 in the wafer state is approximately the sum of the width of two convex portions 16 after dicing and the width of the dicing blade 90.
  • the substrate 10 may be formed from a material other than SiC.
  • the high frequency circuit 50 is not limited to an MMIC, but may be a matching circuit, a filter, etc.
  • the bonding material for bonding the high frequency circuit 50 and the protrusion 62 is not limited to conductive resin, but may be solder, etc.
  • the convex portions 16 are not limited to being formed on the two opposing sides of the substrate 10, but may also be formed on other sides. In other words, it is sufficient that the convex portions 16 are formed at least along each of the two opposing sides of the substrate 10.
  • Fig. 10 is a cross-sectional view of a high-frequency circuit 250 according to the second embodiment.
  • Fig. 11 is a diagram for explaining the configuration of the back surface side of a high-frequency circuit 250 according to the second embodiment.
  • the location where the convex portion 216 is formed is different from that of the first embodiment.
  • the other configurations are similar to those of the first embodiment.
  • the convex portion 216 is formed along the four sides of the substrate 210 on the outer periphery of the back surface 12 of the substrate 210.
  • the annular convex portion 216 is formed on the outer periphery of the substrate 210.
  • the protrusions 216 can increase the distance from the surface on which the conductive resin is applied to the top surface of the substrate. This can prevent the bonding material from creeping up onto the top surface of the substrate 210. This allows the substrate 210 to be made thinner, the high frequency circuit 50 to be made smaller, and the high frequency circuit 250 to be mounted with a high yield. Note that in this embodiment, the outer periphery of the substrate 210 is made thick on all four sides, so the spread of the conductive resin can be confirmed by the conductive resin spilling out of the substrate 210. The conductive resin spilling out appears on the mounting substrate 60.
  • FIG. 12 is a perspective view for explaining the configuration of a semiconductor device 200 according to the second embodiment.
  • FIG. 13 is a side view of the semiconductor device 200 according to the second embodiment.
  • the convex portion 216 provided along the four sides of the substrate 210 surrounds the protrusion 62 on the mounting substrate 60. This allows the high-frequency circuit 250 to be positioned, improving the positional accuracy of mounting.
  • the direction in which the chip is gripped can be selected from two directions. Therefore, the effect of this embodiment can be obtained even when the direction in which the chip is gripped is restricted, such as when the mounting space is narrow.
  • convex portions 216 are formed along the four sides of the substrate 210. Therefore, both convex portions 81 and 82 in the wafer 80 shown in FIG. 7 form convex portions 216.
  • Fig. 14 is a cross-sectional view of a high-frequency circuit 350 according to the third embodiment.
  • Fig. 15 is a diagram for explaining the configuration of the back side of the high-frequency circuit 350 according to the third embodiment.
  • This embodiment differs from the second embodiment in that the pads 18 are not provided on the side surfaces of the substrate 210.
  • the other configurations are the same as those of the second embodiment. In such a case, the pads 18 are disposed on the upper surface 11 of the substrate 210. Even if the pads 18 are not provided on the side surfaces 17, the effect of suppressing the creeping up of the resin is maintained.
  • pads 18 are not provided on the side surface 17 of the substrate 210 in embodiment 2, but pads 18 do not have to be provided on the side surface 17 of the substrate 10 in embodiment 1.
  • Embodiment 4. 16 is an enlarged view of a radio frequency circuit 450 according to the fourth embodiment.
  • an RF pad 418 is provided directly on the protrusion 16, not on the side surface 17 of the substrate 10.
  • the other configurations are the same as those of the first embodiment. This makes it possible to reduce the capacitance between the RF pad 418 and the conductor layer 20, thereby improving the accuracy of on-wafer measurement.
  • the RF pad 418 becomes the electrode pad of the transistor.
  • the performance of the transistor can be improved by reducing the pad capacitance.
  • pads may be provided both on the side surface 17 of the substrate 10 and directly above the protrusion 16.
  • Fig. 17 is an enlarged view of a high-frequency circuit 550 according to the fifth embodiment.
  • the convex portion 16 is formed inside the outermost periphery of the rear surface 12 of the substrate 510.
  • the substrate 510 has a thinned inner recess 522 outside the convex portion 16.
  • the inner recess 522 is a portion indicated by a length L1 in Fig. 17.
  • the other configurations are the same as those of the fourth embodiment.
  • the substrate 510 can be made thinner at the cut portion by dicing. Therefore, dicing can be easily performed.
  • the distance from the tip of the tweezers, collet, etc. to the surface to which the conductive resin is applied can be further increased. Therefore, creeping up of the conductive resin can be further suppressed.
  • Embodiment 6. 18 is a diagram illustrating the configuration of the back side of a high-frequency circuit 650 according to embodiment 6.
  • a convex portion 624 is further formed in the center of the back surface 12 of the substrate 610.
  • the other configurations are similar to those of embodiment 1.
  • the convex portion 624 extends from one convex portion 16 to the other convex portion 16, for example, in the center of the substrate 610 in the longitudinal direction.
  • the effect of suppressing warping of the wafer can be improved. According to this embodiment, it is possible to suppress a decrease in the strength of the chip, particularly when the thinned region is large. Furthermore, when the aspect ratio of the length and width of the chip is large, it is possible to suppress a decrease in the strength of the chip by forming a protrusion 624 midway along the long side of the chip.
  • FIG. 19 is a diagram illustrating the configuration of the back side of a high-frequency circuit 750 according to a modified example of embodiment 6.
  • a convex portion 624 is formed in the center of the back side 12 of the substrate 710.
  • the convex portion 624 of this embodiment is not limited to the convex portion 16 of embodiment 1, and may be combined with the convex portion 216 of embodiment 2.
  • Fig. 20 is a cross-sectional view of a high-frequency circuit 850 according to the seventh embodiment.
  • Fig. 21 is a diagram for explaining the configuration of the back side of the high-frequency circuit 850 according to the seventh embodiment.
  • a hole 826 is formed on the back surface 12 of the substrate 810 directly below the edge of the signal line 14.
  • the hole 826 is filled with a metal 828.
  • the other configuration is the same as that of the second embodiment.
  • the hole 826 has a diameter of, for example, 15 ⁇ m.
  • the multiple holes 826 are formed at intervals of approximately 35 ⁇ m.
  • the substrates according to the first to sixth embodiments are sufficiently thin except for the peripheral portions.
  • holes 826 are further formed directly under the edge of the signal line 14 where the electric field concentrates in the microstrip line, and the substrate 810 is engraved. This further increases the capacitance between the substrate 810 and the signal line 14, allowing the low characteristic impedance line to be used as a matching circuit.
  • the 1/4 wavelength is approximately 250 ⁇ m. In this case, by arranging five pairs, or 10 or less holes 826, a matching circuit using a 1/4 wavelength ultra-low impedance microstrip line can be realized.
  • holes 826 filled with metal 828 are arranged, but it is also possible to adjust the characteristic impedance by using holes 826 that are not filled with metal 828. Note that holes 826 may be formed in the substrate 10 of embodiment 1, not limited to embodiment 2.

Landscapes

  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Waveguide Connection Structure (AREA)

Abstract

本開示に係る高周波回路は、基板と、前記基板の上面に設けられた信号線路と、を備え、前記基板の前記上面と反対側の裏面の外周部には、少なくとも前記基板の対向する２辺に沿ってそれぞれ第１凸部が形成されている。

Description

高周波回路および半導体装置
　本開示は、高周波回路および半導体装置に関する。
　特許文献１には、マイクロストリップ線路が形成されたフィルタが開示されている。このフィルタは、誘電体基板と、誘電体基板の表面上に形成されたマイクロストリップ導体金属膜と、誘電体基板の裏面上に全面にわたって形成された裏面金属膜とを備える。誘電体基板の内部におけるマイクロストリップ導体金属膜の直下の位置には、複数の内部空間がマイクロストリップ導体金属膜の延在方向に沿って所定の間隔で形成されている。
特開２００１－３２０２０２号公報
　マイクロ波、ミリ波回路において回路を小型化する方法の一つに基板の薄板化がある。マイクロストリップ線路をインピーダンス整合に用いたＭＭＩＣについて、基板を例えば１００μｍから５０μｍに薄板化した場合、同じ特性インピーダンスに対して、チップ上面のマイクロストリップ線路幅を小さくすることができる。従って、整合回路の占める面積を縮小できる。
　しかしながら、例えば基板を１００μｍから５０μｍに薄板化したチップを導電性樹脂で実装する場合、導電性樹脂がチップ上面へ這い上がる可能性がある。このため、歩留良く実装することが困難となるおそれがある。また、チップ上面に這い上がった導電性樹脂によって、パターンが意図せずショートして、チップの機能を実現できなくなるおそれがある。さらに、導電性樹脂がパッドに付着することで、十分なワイヤボンド強度が得られない等の問題が発生する場合がある。
　本開示は、接合材の基板上面への這い上がりを抑制できる高周波回路および半導体装置を得ることを目的とする。
　本開示に係る高周波回路は、基板と、前記基板の上面に設けられた信号線路と、を備え、前記基板の前記上面と反対側の裏面の外周部には、少なくとも前記基板の対向する２辺に沿ってそれぞれ第１凸部が形成されている。
　本開示に係る高周波回路では、接合材を用いて高周波回路を実装するときに、第１凸部によって、接合材の塗布面から基板上面までの距離を大きくすることができる。従って、接合材の基板上面への這い上がりを抑制できる。
実施の形態１に係る高周波回路の断面図である。 実施の形態１に係る高周波回路の裏面側の構成を説明する図である。 第１の比較例に係る高周波回路の断面図である。 第２の比較例に係る高周波回路の断面図である。 実施の形態１に係る半導体装置の構成を説明する斜視図である。 実施の形態１に係る半導体装置の側面図である。 実施の形態１に係るウエハの構成を説明する斜視図である。 実施の形態１に係るウエハの凸部のダイシング前の状態を説明する図である。 実施の形態１に係るウエハの凸部のダイシング後の状態を説明する図である。 実施の形態２に係る高周波回路の断面図である。 実施の形態２に係る高周波回路の裏面側の構成を説明する図である。 実施の形態２に係る半導体装置の構成を説明する斜視図である。 実施の形態２に係る半導体装置の側面図である。 実施の形態３に係る高周波回路の断面図である。 実施の形態３に係る高周波回路の裏面側の構成を説明する図である。 実施の形態４に係る高周波回路の拡大図である。 実施の形態５に係る高周波回路の拡大図である。 実施の形態６に係る高周波回路の裏面側の構成を説明する図である。 実施の形態６の変形例に係る高周波回路の裏面側の構成を説明する図である。 実施の形態７に係る高周波回路の断面図である。 実施の形態７に係る高周波回路の裏面側の構成を説明する図である。
　各実施の形態に係る高周波回路および半導体装置について図面を参照して説明する。同じ又は対応する構成要素には同じ符号を付し、説明の繰り返しを省略する場合がある。
実施の形態１．
　図１は、実施の形態１に係る高周波回路５０の断面図である。図２は、実施の形態１に係る高周波回路５０の裏面側の構成を説明する図である。高周波回路５０は、例えばマイクロ・ミリ波帯ＭＭＩＣ（Ｍｏｎｏｌｉｔｈｉｃ　Ｍｉｃｒｏｗａｖｅ　Ｉｎｔｅｇｒａｔｅｄ　Ｃｉｒｃｕｉｔ）チップである。高周波回路５０は、基板１０と、基板１０の上面１１に設けられた信号線路１４を備える。基板１０は例えばＳｉＣ基板である。信号線路は例えばマイクロストリップ線路を構成する。
　基板１０の上面１１と反対側の裏面１２の外周部には、基板１０の対向する２辺に沿ってそれぞれ凸部１６が形成されている。つまり、基板１０は、回路周辺部である対向する２辺に沿った部分のみを残して薄板化されている。本実施の形態では、基板１０の裏面１２の外周部には、凸部１６が形成された２辺以外の他の２辺に沿って凸部は形成されていない。
　高周波回路５０の１辺の長さは、例えば５ｍｍ以下である。基板１０の厚い部分の厚さは、例えば１００μｍ～２００μｍである。基板１０の薄板化された部分の厚さは、例えば５０μｍ以下であり、具体的には１０μｍ～５０μｍである。凸部１６の幅は例えば５０～２００μｍ程度である。
　凸部１６が形成された２辺に対応する基板１０の側面１７には、パッド１８が設けられる。パッド１８は、ＤＣまたはＲＦパッドである。また、基板１０の裏面１２は、ＧＮＤとなる導体層２０で覆われている。
　図３は、第１の比較例に係る高周波回路５０ａの断面図である。図４は、第２の比較例に係る高周波回路５０ｂの断面図である。図３、４を用いて、基板を薄くすることによる回路の小型化を説明する。高周波回路５０ａの基板１０ａの厚さは１００μｍである。基板１０ａの上面には信号線路１４が設けられる。基板１０ａの裏面にはＧＮＤとなる導体層２０が設けられる。これに対し、高周波回路５０ｂの基板１０ｂの厚さは５０μｍである。基板１０ｂの上面には信号線路１４が設けられる。基板１０ｂの裏面にはＧＮＤとなる導体層２０が設けられる。
　高周波回路５０ａ、５０ｂの特性インピーダンスが同じであれば、信号線路１４の幅は基板１０ｂが薄い高周波回路５０ｂの方が小さくなり、Ｗ１＞Ｗ２となる。例えば電力増幅器の最終段の出力合成回路には、一般に低インピーダンス線路を用いる。同じ特性インピーダンスで整合回路の線路幅を小さくすることができれば、出力合成回路の面積を小さくすることができる。従って、ＭＭＩＣ全体としても小型化を実現できる。
　しかし、例えば５０μｍに薄板化したＳｉＣ基板を用いたＧａＮ　ＭＭＩＣチップを、導電性樹脂で実装する場合、導電性樹脂がチップ上面へ這い上がる可能性がある。高周波回路５０ｂでは、導電性樹脂が設けられる裏面１２から上面１１までの距離が１００μｍから５０μｍに短くなっている。このとき、ＭＭＩＣチップの側面をピンセットまたはコレット等で把持したときに、ピンセットまたはコレット等の先端部が導電性樹脂の塗布面に接近する。この結果、導電性樹脂が吸い上げられ、基板１０の上面に設けられたパターンへの導電性樹脂の這い上がりのリスクが高くなる。このため、歩留良く実装することができず、安定した生産が困難となるおそれがある。
　これに対し本実施の形態では、凸部１６によって、導電性樹脂等の接合材の塗布面から基板１０の上面１１までの距離を大きくすることができる。これにより、高周波回路５０の実装時に基板１０が厚い２辺を把持することで、ピンセット、コレット等の先端部から導電性樹脂の塗布面までの距離を確保できる。従って、ピンセット、コレット等を介した基板１０の上面１１への接合材の這い上がりを抑制できる。以上から本実施の形態では、基板１０を薄板化して高周波回路５０を小型化すると共に、高周波回路５０を歩留良く実装できる。
　また本実施の形態では、基板１０のうち凸部１６が形成されない２辺から、導電性樹脂の広がりを確認することができる。従って、ダイボンドが確実に実施できたことを視覚的に確認することが可能となる。さらに、ＤＣまたはＲＦ引出し用のパッド１８を基板１０の上面１１ではなく、側面１７に設けることで、ＭＭＩＣチップをさらに小型化できる。
　本実施の形態の他の比較例として、低インピーダンスまたは高インピーダンス線路の選択域を広げるために、マイクロストリップ線路の直下を局所的に薄板化する方法がある。また、マイクロストリップ線路の直下に、基板とは誘電率の異なる材料を充填する方法がある。このような構成において、特性インピーダンスが変化する部分、具体的には局所的に薄板化した部分と基板の厚い部分の境目等で、Ｔ分岐構造または十字分岐構造のように信号線路が複数の線路に分岐することが考えられる。このような場合、寄生成分が付加されて、テラヘルツ波帯回路における性能実現は困難となる可能性がある。
　このため、本実施の形態のように、基板１０の回路が形成された中央部については一様に薄板化されていることが望ましい。なお、図１において信号線路１４の一部が凸部１６直上に配置されている。凸部１６直上の信号線路１４が、ＤＣバイアス印加用の線路またはパッドの場合、当該信号線路１４の特性インピーダンスの変化が回路特性に与える影響は一般に小さい。これは、注目するＲＦ信号成分は、回路内またはＭＭＩＣ外部の周辺回路で適切に処理されるためである。凸部１６直上の信号線路１４が、ＲＦ信号が通過する主たる線路またはＲＦ用プローブパッドの場合、特性インピーダンスの変化、つまり信号線路１４とＧＮＤ導体との距離の変化が特性に影響を与える可能性がある。このため、電磁界シミュレーション等でその影響を事前に把握して、信号線路幅の変更等の適切な設計が必要となる場合がある。以上から、凸部１６は回路が形成された部分、特にＲＦ信号が通過する主たる線路またはＲＦ用プローブパッドを避けて設けられても良い。また、凸部１６の直上の信号線路１４は、ＤＣバイアス印加用の線路またはパッドであっても良い。
　また、基板１０の中央部の全面を薄板化することで、トランジスタの放熱性を改善することができる。さらに、基板１０を薄くすることでＶＨ（ビアホール）径を小さくでき、回路のさらなる小型化も容易になる。ＶＨは通常ドライエッチングで掘り込む。このため、掘り込み量、つまり基板厚が小さいとＶＨ径を小さくすることができる。
　図５は、実施の形態１に係る半導体装置１００の構成を説明する斜視図である。図６は、実施の形態１に係る半導体装置１００の側面図である。図６は、図５をＡ方向から視た図である。半導体装置１００は、高周波回路５０と、実装基板６０と、実装基板６０の上に設けられた突起６２を備える。突起６２は、高周波回路５０の凸部１６の間にはめ込まれる。突起６２は、基板１０の裏面１２の凹みに応じた形状を有する。突起６２の上面６３は、高周波回路５０の裏面１２との接合面、つまり導電性樹脂の塗布部分である。実装基板６０はダイボンド基板とも呼ばれる。
　本実施の形態に係る半導体装置１００によれば、突起６２の上面６３と高周波回路５０の基板１０の上面１１との距離を大きく確保できる。これにより、ピンセット等による導電性樹脂の吸い上げを抑制でき、歩留良く実装できる。突起６２の高さは、高周波回路５０の裏面１２の凹み寸法よりも５０μｍ程度長いことが好ましい。これにより、チップの外側にはみ出した導電性樹脂の多くは、ピンセット等の先端部には向かわず、突起６２周辺の実装基板６０上を這うことになる。従って、チップ上面への導電性樹脂の這い上がりのリスクを十分に小さくすることができる。
　図７は、実施の形態１に係るウエハ８０の構成を説明する斜視図である。図７には、本実施の形態の基板１０をチップに分離する前の状態が示されている。ウエハ８０には、ウエハ８０が厚い部分である凸部８１、８２が形成される。凸部８１は、高周波回路５０の凸部１６に対応する。凸部８１の幅は例えば１００～４００μｍである。凸部８２はウエハ８０の強度と反りを補強する目的で設けられたダミー部である。凸部８２の幅は、例えば１００～４００μｍである。
　例えばウエハ全面を５０μｍ以下に薄板化した場合、ウエハに反りが発生し、ウエハ状態での特性検査時にウエハをステージに固定することができなくなるおそれがある。また、ウエハにテープに張り付けてウエハダイシングを行うことが困難となるおそれがある。さらに、ウエハが反った状態で平坦なステージ等にウエハを固定すると、ウエハに割れまたはクラックが発生し、歩留の低下を招くおそれがある。また、１００ＧＨｚを超えるテラヘルツ波帯等の高周波化および放熱性の改善のために、基板厚を３０μｍ以下とすることがある。この基板厚を４インチ径以上のウエハで実現することは、導電性樹脂の這い上がりとウエハ反りの問題に加えて、強度低下によりウエハのハンドリング時に割れが発生するため、さらに困難となる。
　これに対し本実施の形態では、ウエハ８０に格子状に厚い部分を設けることで、ウエハ８０を薄板化してもウエハ８０の反りおよび強度低下を抑制できる。これにより、特性検査、ダイシング等の工程において、ウエハ割れ、ウエハクラック等による歩留の低下を抑制できる。
　図８は、実施の形態１に係るウエハ８０の凸部８１のダイシング前の状態を説明する図である。図９は、実施の形態１に係るウエハの凸部８１のダイシング後の状態を説明する図である。ダイシングでは、ウエハ８０を切断するためのダイシングブレード９０の幅相当の寸法が削り取られる。ウエハ状態での凸部８１の幅は、おおよそダイシング後の凸部１６、２つ分の幅と、ダイシングブレード９０の幅の合算値となっている。
　本実施の形態の変形例として、基板１０はＳｉＣ以外の材料から形成されても良い。また、高周波回路５０はＭＭＩＣに限らず、整合回路、フィルタ等であっても良い。高周波回路５０と突起６２を接合する接合材は、導電性樹脂に限らずはんだ等であっても良い。また、後の実施の形態で説明するように、凸部１６は基板１０の対向する２辺に限らず、他の辺にも形成されて良い。つまり、凸部１６は少なくとも基板１０の対向する２辺に沿ってそれぞれ形成されれば良い。
　上述した変形は、以下の実施の形態に係る高周波回路および半導体装置について適宜応用することができる。なお、以下の実施の形態に係る高周波回路および半導体装置については実施の形態１との共通点が多いので、実施の形態１との相違点を中心に説明する。
実施の形態２．
　図１０は、実施の形態２に係る高周波回路２５０の断面図である。図１１は、実施の形態２に係る高周波回路２５０の裏面側の構成を説明する図である。本実施の形態では、凸部２１６が形成される箇所が実施の形態１と異なる。他の構成は実施の形態１の構成と同様である。本実施の形態において、基板２１０の裏面１２の外周部には、基板２１０の４辺に沿って凸部２１６が形成されている。つまり、基板２１０の外周部には環状の凸部２１６が形成されている。
　本実施の形態においても、凸部２１６によって導電性樹脂の塗布面から基板上面までの距離を大きくすることができる。このため、基板２１０の上面への接合材の這い上がりを抑制できる。従って、基板２１０を薄板化して高周波回路５０を小型化すると共に、高周波回路２５０を歩留良く実装できる。なお、本実施の形態では基板２１０の外周部を４辺全てについて厚くしているため、導電性樹脂の広がりは、基板２１０の外側への導電性樹脂のはみ出しによって確認することになる。導電性樹脂のはみ出しは実装基板６０上に現れる。
　図１２は、実施の形態２に係る半導体装置２００の構成を説明する斜視図である。図１３は、実施の形態２に係る半導体装置２００の側面図である。半導体装置２００では、基板２１０の４辺に沿って設けられた凸部２１６が、実装基板６０上の突起６２を囲む。これにより、高周波回路２５０の位置決めを行うことができ、実装の位置精度を向上できる。また、チップを把持する方向を２方向から選択することができる。従って、実装場所が狭い場合等にチップを把持する方向が制約される場合にも、本実施の形態の効果を得ることができる。
　本実施の形態では、基板２１０の４辺に沿って凸部２１６が形成される。このため、図７に示されるウエハ８０における凸部８１、８２の両方が、凸部２１６を形成することになる。
実施の形態３．
　図１４は、実施の形態３に係る高周波回路３５０の断面図である。図１５は、実施の形態３に係る高周波回路３５０の裏面側の構成を説明する図である。本実施の形態では、基板２１０の側面にパッド１８が設けられない点が、実施の形態２と異なる。他の構成は実施の形態２の構成と同様である。このような場合、パッド１８は基板２１０の上面１１に配置されることになる。パッド１８が側面１７に無い場合であっても、樹脂の這い上がりの抑制効果は維持される。
　なお、本実施の形態では、実施の形態２の基板２１０の側面１７にパッド１８が設けられない例を示したが、実施の形態１の基板１０の側面１７にパッド１８が設けられなくても良い。
実施の形態４．
　図１６は、実施の形態４に係る高周波回路４５０の拡大図である。高周波回路４５０では、基板１０の側面１７では無く、凸部１６の直上にＲＦパッド４１８が設けられる。他の構成は実施の形態１の構成と同様である。これにより、ＲＦパッド４１８と導体層２０との間の容量を小さくすることができ、オンウエハ測定の精度向上を図ることができる。
　また、図１６において信号線路１４をトランジスタに置き換えた場合、ＲＦパッド４１８はトランジスタの電極パッドとなる。この場合、パッド容量の低減によってトランジスタの性能の改善が期待できる。なお、基板１０の側面１７と凸部１６の直上の両方にパッドが設けられても良い。
実施の形態５．
　図１７は、実施の形態５に係る高周波回路５５０の拡大図である。高周波回路５５０において、凸部１６は基板５１０の裏面１２の最外周部よりも内側に形成される。つまり、基板５１０は凸部１６よりも外側に、薄板化された内控え５２２を有する。内控え５２２は図１７において長さＬ１で示される部分である。他の構成は実施の形態４の構成と同様である。
　本実施の形態によれば、ダイシングによる切断部分において基板５１０を薄くすることができる。従って、ダイシングを容易に実施することができる。また、ピンセット、コレット等の先端部から導電性樹脂の塗布面までの距離をさらに大きくすることができる。従って、導電性樹脂の這い上がりをさらに抑制できる。
実施の形態６．
　図１８は、実施の形態６に係る高周波回路６５０の裏面側の構成を説明する図である。高周波回路６５０において、基板６１０の裏面１２の中央部には、凸部６２４がさらに形成されている。他の構成は実施の形態１の構成と同様である。凸部６２４は、例えば基板６１０の長手方向の中央部において、一方の凸部１６から他方の凸部１６まで延びる。
　本実施の形態では、ウエハの反りを抑制する効果を高めることができる。本実施の形態によれば、特に薄板化領域が大きい場合に、チップの強度低下を抑制することができる。また、チップの縦横寸法のアスペクト比が大きい場合に、チップの長辺の途中に凸部６２４を形成することで、チップの強度低下を抑制することができる。
　図１９は、実施の形態６の変形例に係る高周波回路７５０の裏面側の構成を説明する図である。高周波回路７５０において、基板７１０の裏面１２の中央部には、凸部６２４が形成されている。このように、本実施の形態の凸部６２４を、実施の形態１の凸部１６に限らず、実施の形態２の凸部２１６と組み合わせても良い。
実施の形態７．
　図２０は、実施の形態７に係る高周波回路８５０の断面図である。図２１は、実施の形態７に係る高周波回路８５０の裏面側の構成を説明する図である。高周波回路８５０において、基板８１０の裏面１２のうち、信号線路１４のエッジ部の直下にホール８２６が形成されている。ホール８２６にはメタル８２８が充填されている。他の構成は、実施の形態２の構成と同様である。ホール８２６は例えば１５μｍ径である。複数のホール８２６は約３５μｍ間隔で形成される。
　実施の形態１～６に係る基板は、周辺部以外では十分に薄板化されている。本実施の形態ではさらに、マイクロストリップ線路で電界が集中する信号線路１４のエッジ部の直下にホール８２６を形成して、基板８１０を彫り込む。これにより、基板８１０と信号線路１４間の容量をさらに増加させて、低特性インピーダンス線路を整合回路として用いることができる。例えば１００ＧＨｚ帯のＳｉＣ基板であれば、１／４波長は約２５０μｍである。このとき、５対つまり１０個以下のホール８２６を配置することで、１／４波長の超低インピーダンスのマイクロストリップ線路を用いた整合回路を実現できる。
　ここでは、メタル８２８を充填したホール８２６を配置したが、メタル８２８が充填されていないホール８２６によって、特性インピーダンスの調整を行うことも可能である。なお、実施の形態２に限らず実施の形態１の基板１０にホール８２６を形成しても良い。
　各実施の形態で説明した技術的特徴は適宜に組み合わせて用いても良い。
　１０、１０ａ、１０ｂ　基板、１１　上面、１２　裏面、１４　信号線路、１６　凸部、１７　側面、１８　パッド、２０　導体層、５０、５０ａ、５０ｂ　高周波回路、６０　実装基板、６２　突起、６３　上面、８０　ウエハ、８１、８２　凸部、９０　ダイシングブレード、１００、２００　半導体装置、２１０　基板、２１６　凸部、２５０　高周波回路、３５０　高周波回路、４１８　ＲＦパッド、４５０　高周波回路、５１０　基板、５５０　高周波回路、６１０　基板、６２４　凸部、６５０　高周波回路、７１０　基板、７５０　高周波回路、８１０　基板、８２６　ホール、８２８　メタル、８５０　高周波回路

Claims (10)

  1. 　基板と、
    　前記基板の上面に設けられた信号線路と、
    　を備え、
    　前記基板の前記上面と反対側の裏面の外周部には、少なくとも前記基板の対向する２辺に沿ってそれぞれ第１凸部が形成されていることを特徴とする高周波回路。
  2. 　前記２辺に対応する前記基板の側面に設けられたパッドを備えることを特徴とする請求項１に記載の高周波回路。
  3. 　前記基板の前記裏面の外周部には、前記基板の前記２辺以外の他の２辺に沿って凸部が形成されていないことを特徴とする請求項１または２に記載の高周波回路。
  4. 　前記基板の前記裏面の外周部には、前記基板の４辺に沿って凸部が形成されていることを特徴とする請求項１または２に記載の高周波回路。
  5. 　前記第１凸部の直上に設けられたＲＦパッドを備えることを特徴とする請求項１から４の何れか１項に記載の高周波回路。
  6. 　前記第１凸部は、前記基板の前記裏面の最外周部よりも内側に形成されることを特徴とする請求項１から５の何れか１項に記載の高周波回路。
  7. 　前記基板の前記裏面の中央部には、第２凸部が形成されていることを特徴とする請求項１から６の何れか１項に記載の高周波回路。
  8. 　前記基板の前記裏面のうち、前記信号線路のエッジ部の直下には、ホールが形成されていることを特徴とする請求項１から７の何れか１項に記載の高周波回路。
  9. 　前記ホールにはメタルが充填されていることを特徴とする請求項８に記載の高周波回路。
  10. 　請求項１から９の何れか１項に記載の高周波回路と、
    　実装基板と、
    　前記実装基板の上に設けられ、前記高周波回路の前記第１凸部の間にはめ込まれる突起と、
    　を備えることを特徴とする半導体装置。
PCT/JP2022/041422 2022-11-07 2022-11-07 高周波回路および半導体装置 Ceased WO2024100726A1 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
PCT/JP2022/041422 WO2024100726A1 (ja) 2022-11-07 2022-11-07 高周波回路および半導体装置
CN202280100175.2A CN120077521A (zh) 2022-11-07 2022-11-07 高频电路以及半导体装置
JP2023517405A JP7283649B1 (ja) 2022-11-07 2022-11-07 高周波回路および半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/JP2022/041422 WO2024100726A1 (ja) 2022-11-07 2022-11-07 高周波回路および半導体装置

Publications (1)

Publication Number Publication Date
WO2024100726A1 true WO2024100726A1 (ja) 2024-05-16

Family

ID=86538213

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2022/041422 Ceased WO2024100726A1 (ja) 2022-11-07 2022-11-07 高周波回路および半導体装置

Country Status (3)

Country Link
JP (1) JP7283649B1 (ja)
CN (1) CN120077521A (ja)
WO (1) WO2024100726A1 (ja)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0548306A (ja) * 1991-08-09 1993-02-26 Nippon Telegr & Teleph Corp <Ntt> 超高速実装回路
JP2001274530A (ja) * 2000-01-17 2001-10-05 Hitachi Aic Inc プリント配線板
JP2003101186A (ja) * 2001-09-27 2003-04-04 Murata Mfg Co Ltd 電子部品及び電子部品カバー
JP2010529698A (ja) * 2007-06-14 2010-08-26 レイセオン カンパニー マイクロ波集積回路パッケージ及びそのようなパッケージを形成するための方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0548306A (ja) * 1991-08-09 1993-02-26 Nippon Telegr & Teleph Corp <Ntt> 超高速実装回路
JP2001274530A (ja) * 2000-01-17 2001-10-05 Hitachi Aic Inc プリント配線板
JP2003101186A (ja) * 2001-09-27 2003-04-04 Murata Mfg Co Ltd 電子部品及び電子部品カバー
JP2010529698A (ja) * 2007-06-14 2010-08-26 レイセオン カンパニー マイクロ波集積回路パッケージ及びそのようなパッケージを形成するための方法

Also Published As

Publication number Publication date
CN120077521A (zh) 2025-05-30
JPWO2024100726A1 (ja) 2024-05-16
JP7283649B1 (ja) 2023-05-30

Similar Documents

Publication Publication Date Title
CN102347243B (zh) 半导体装置及其制造方法
US7453147B2 (en) Semiconductor device, its manufacturing method, and radio communication device
US20010005043A1 (en) Semiconductor device and a method of manufacturing the same
JP2790033B2 (ja) 半導体装置
CN110556365B (zh) 用于集成电路晶片的匹配电路
JP2000236032A (ja) マイクロ波およびミリメートル波周波数のワイヤレスｍｍｉｃチップ・パッケージング
US20100060373A1 (en) High frequency package and manufacturing method thereof
JP2996641B2 (ja) 高周波半導体装置及びその製造方法
US7555835B2 (en) Fabricating a monolithic microwave integrated circuit
WO2024100726A1 (ja) 高周波回路および半導体装置
JP7281061B2 (ja) 半導体装置
US8426290B1 (en) Suspended-membrane/suspended-substrate monolithic microwave integrated circuit modules
US20230005800A1 (en) Semiconductor device and package
TW202345315A (zh) 半導體裝置及其之製造方法
JPH1174416A (ja) 半導体チップ用キャリア，半導体モジュール，半導体チップ用キャリアの製造方法，および半導体モジュールの製造方法
US7057271B2 (en) Apparatus for connecting an IC terminal to a reference potential
JP3441974B2 (ja) 半導体装置の構造及び製造方法
US20010032739A1 (en) Lead-less semiconductor device with improved electrode pattern structure
JP7782714B2 (ja) 半導体装置
JP2848488B2 (ja) 半導体装置とその製造方法
JPWO2020115830A1 (ja) 半導体装置及びアンテナ装置
JP2520584B2 (ja) 半導体装置
US20110074012A1 (en) Substrate with built-in semiconductor element, and method of fabricating substrate with built-in semiconductor element
JP2006245370A (ja) 半導体装置及びその製造方法
JP2010186965A (ja) 半導体パッケージおよびその作製方法

Legal Events

Date Code Title Description
WWE Wipo information: entry into national phase

Ref document number: 2023517405

Country of ref document: JP

121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 22965053

Country of ref document: EP

Kind code of ref document: A1

WWE Wipo information: entry into national phase

Ref document number: 202280100175.2

Country of ref document: CN

WWP Wipo information: published in national office

Ref document number: 202280100175.2

Country of ref document: CN

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 22965053

Country of ref document: EP

Kind code of ref document: A1