JPH0548306A - 超高速実装回路 - Google Patents

超高速実装回路

Info

Publication number
JPH0548306A
JPH0548306A JP3224560A JP22456091A JPH0548306A JP H0548306 A JPH0548306 A JP H0548306A JP 3224560 A JP3224560 A JP 3224560A JP 22456091 A JP22456091 A JP 22456091A JP H0548306 A JPH0548306 A JP H0548306A
Authority
JP
Japan
Prior art keywords
line
strip line
wiring
ground
wire
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP3224560A
Other languages
English (en)
Inventor
Koji Takaragawa
幸司 宝川
Yoshiaki Yamabayashi
由明 山林
Shinji Matsuoka
伸治 松岡
Yuzo Miyagawa
裕三 宮川
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nippon Telegraph and Telephone Corp
Original Assignee
Nippon Telegraph and Telephone Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nippon Telegraph and Telephone Corp filed Critical Nippon Telegraph and Telephone Corp
Priority to JP3224560A priority Critical patent/JPH0548306A/ja
Publication of JPH0548306A publication Critical patent/JPH0548306A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/0213Electrical arrangements not otherwise provided for
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/22Secondary treatment of printed circuits
    • H05K3/225Correcting or repairing of printed circuits

Landscapes

  • Waveguides (AREA)

Abstract

(57)【要約】 【目的】 マイクロストリップ線路またはコプレーナ形
のストリップ線路に架橋構造の配線要素を用いた信号線
の交差する超高速回路の実装を容易に実現する超高速実
装回路。 【構成】 配線基板1上に複数のストリップ線路からな
る配線S1〜S3を有し、配線間には一箇所以上の交差
箇所を備える。交差箇所は第一の配線S1と第二の配線
S2が電気的に非接触状態で交差する。第二の配線S2
は途中が切断された第二のストリップ線路とコの字形状
の架橋状構造物2からなる。架橋状構造物2はグランド
GNDと信号線からなる第三のストリップ線路S3を有
す。第三のストリップ線路S3と第二のストリップ線路
S2は、グランド部、信号線がそれぞれ互いに接続を行
う面に導いた後、柱状のポストP,リボンワイヤWを介
して接続する。架橋状構造物2の信号線S3とグランド
はコの字状凹部の下に第一の配線を跨線し、第一の配線
S1のストリップラインの心線と電気的に非接触状態に
配置する。

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明は複数個のICを組み合わ
せて超高速回路を構成するマクイロストリップ線路ある
いはコプレーナ形のストリップ線路を用いた整合伝送を
基本として行う超高速実装回路に関し、とくにギガビッ
トを越える超高速ICチップあるいはパッケージされた
ICを複数個用いたマルチチップ回路あるいはマルチパ
ッケージ回路の実装に関するものである。
【0002】
【従来の技術】従来、数100Mb/s以下の速度を持
つIC、LSIの実装はプリント基板からなる多層配線
板が広く用いられている。
【0003】しかし、1Gb/s以上特に10Gb/s
程度あるいはそれ以上の速度を持つ超高速回路ではイン
ピーダンス不整合、伝ぱんロス、信号スキューなどが大
きく現れることになる。
【0004】これらの要因がそのまま回路動作を困難と
するため、従来のプリント基板からなる多層配線板を用
いる実装法は適用不可能である。
【0005】
【発明が解決しようとする課題】ギガビットを越える周
波数領域では整合伝送が配線の基本になる。
【0006】たとえばそのような方法として、ICを送
端あるいは受端を、あるいは両方を整合状態とし、それ
と特性インピーダンスをあわせたマイクロストリップ線
路などの平面回路を用いコネクタインタフェースを持つ
回路形態とした後、同軸ケーブルで結合し全体の回路を
構成する方法がとられてきた。
【0007】この場合チップの寸法が小さいにもかかわ
らず、全体回路の寸法が大きくなるという大きな欠点を
有する上に、配線長の僅かの狂いが回路の動作マージン
低下をまねき、また機械的な接触を持つ接続部が振動に
より緩む、温度により電気長が変化しそれにより信号ス
キューが生じるなど正常動作を妨げる多くの要因を含む
という大きな欠点を有していた。
【0008】また、ICのピン数が少なくチップ間の配
線が簡単で信号間の交差が無い状態で実装できる場合、
チップ間をマイクロストリップやコプレーナ形のストリ
ップラインで平面的に配置し、ストリップ線路とチップ
間はボンディングにより接続する方法により全体の回路
を構成する方法がとられてきた。
【0009】この場合寸法が小さく実装できるという特
徴がでるが、以下に説明するような問題点が生ずる。
【0010】すなわち、開発の最先端にある超高速IC
では低速の回路と異なり遅延、動作信号レベル、出力回
路の駆動能力などの特性偏差が相対的に大きく動作マー
ジンが低い。
【0011】このような回路では、チップ対応で特性評
価を行い、実装寸法を厳密に算出した後実装を行うこと
が要求される。
【0012】しかしながら、実装時の特性変動を考慮し
て厳密に特性評価を行い、実装寸法を決定することは事
実上困難な場合が多く、一般に試行錯誤で寸法を決める
方法がとられる。
【0013】このため、開発に多大な時間と費用がかか
ると言う大きな欠点がある。
【0014】又このような方法は配線が少し複雑にな
り、信号間の交差を必要とする回路の場合にはそのまま
適用することができず、ボンディング線路によりストリ
ップ線路の上を橋渡しする、あるいは別の太い線で架橋
するなどの手段がとられてきた。
【0015】この場合、架橋する部分ではストリップ線
路構造をとらないため、インダクタンス成分が大きくな
り、この部分の特性インピーダンスを広い周波数範囲に
わたり配線部のストリップ線路のインピーダンスに合わ
せることが容易ではない。
【0016】伝送する信号が比較的高調波でも帯域幅の
狭いマイクロ波回路の場合、このような方法でも所要の
特性の信号交差を実現できるが、ベースバンド信号を含
む高速信号を含む高速回路としてはこの方法では十分な
特性を得ることが困難である。
【0017】本発明の目的は、従来技術の問題点を解決
し、マイクロストリップ線路あるいはコプレーナ形のス
トリップ線路に架橋構造を持つ配線要素を用いることに
より、信号線の交差を必要とする複雑な超高速回路の実
装を容易に実現する超高速実装回路を提供することにあ
る。
【0018】
【課題を解決するための手段】本発明は上記目的を達成
するため、複数個のICを組み合わせて超高速回路を構
成するマイクロストリップ線路あるいはコプレーナ形の
ストリップ線路を用いた整合伝送を基本として行う実装
回路において、前記実装回路はベースとなる配線基板上
にストリップ線路からなる複数の配線を有し、前記複数
の配線間には少なくとも一箇所以上互いに交差する交差
箇所を備え、前記交差箇所は、前記配線基板上に配置さ
れた第一のストリップ線路の信号からなる第一の配線と
互いに電気的に非接触の状態で交差する第二の配線を有
し、前記第二の配線は途中が切断された第二のストリッ
プ線路とコの字状の形状を持つ架橋状構造物とからな
り、前記架橋状構造物はグランドと信号線からなる第三
のストリップ線路を有し、前記第三のストリップ線路
は、前記第二のストリップ線路とグランド部はグランド
部、信号線は信号線どうし互いに接続する接続対象とな
る該信号線あるいはグランドが互いの接続する面の裏側
に存在する場合、柱状のポストにより互いの接続を行う
面に導いた後、リボン状のワイヤあるいは柱状のポスト
を介して電気的に接続した構造を備え、前記架橋状構造
物の信号線およびグランドは、前記架橋状構造物のコの
字状のへこみ部分を下に第一の配線を跨線し該第一の配
線のストリップラインの心線とたがいに電気的に非接触
状態に配してなることを特徴とする。
【0019】また前記架橋状構造物は、一枚の板状体を
導電性のあるポストの上に配したコの字状の形態を有し
てなる態様は有効である。
【0020】
【作用】本発明は複数個の超高速ICを用いて回路を実
現するための実装構造に関するものであり、複数個のチ
ップ間又はパッケージされたIC間の超高速信号を伝達
する結線、すなわち超高速信号線をマイクロストリップ
線路あるいはコプレーナ形のストリップ線路で構成し、
かつ1)超高速信号線どうしが交差する部分、又は2)
微妙な遅延調整を要するようなストリップ線路よりなる
超高速配線の一部分に、ストリップライン構造の架橋構
造物を接続してなる。
【0021】この架橋状の構造物は前記の配線用のスト
リップ線路とそれぞれのグランド部はグランド部どう
し、信号線は信号線どうし接続する接続部を有する。
【0022】この接続部は、従来のボンディングワイヤ
による時の結線時の接続部がほぼ点に近いイメージであ
ったのに対しある程度の面積を有するものとし、接続部
をつなぐ結線は柱状又は帯状の構造を有する。
【0023】架橋部がストリップラインからなり、上記
構造の接続部でのインダクタンスは微少になることか
ら、上記のストリップ線路と架橋状の構造物の間でのイ
ンピーダンス不整合の問題が解決される。
【0024】また架橋状構造物は、加熱するなどの簡単
な操作により簡単に取り替えることが可能であり、予め
パタンの違う架橋状構造物を用意しておき、特性を見な
がら取り替えることにより信号線長を簡単に変えること
が出来る。
【0025】すなわち本発明によれば、架橋状構造物の
ある部分では整合状態を保ったまま信号線間の交差を自
在に可能とし、かつ簡単な操作で線路長を変えるなどの
手段で特性の微調もできる。
【0026】このことは、従来技術では容易に実現する
ことが困難であった交差を必要とする比較的複雑な超高
速回路の実装を容易に実現できることを示している。
【0027】以下図面にもとづき実施例について説明す
る。
【0028】
【実施例】
【0029】実施例1:図1および図2は本発明の一実
施例である。
【0030】図1は構成概観図、図2は構成側面図であ
る。
【0031】図中1は配線基板、2は架橋状構造物、S
1、S2、S3はマイクロストリップ線路の信号線、W
はリード線のリボンワイヤ、GNDは接地面のグランド
で、配線基板1の下面は全てGND、Pは配線基板1の
裏面と表面との電気的接続をとる構造物のアースポスト
でスルーホールとその中に埋設した金属により形成され
る。
【0032】この図は複数のICを用いて超高速の電子
回路を実現する際に用いる実装構造物の例で、2本の信
号線(S1およびS2)を交差させるための構造に関す
るものである。
【0033】信号線S1およびS2はIC間を結ぶ為の
結線であり、配線基板裏面とでインピーダンスを考慮し
たマイクロストリップ線路を形成するように寸法形状が
決められている。
【0034】この場合、信号線S2を信号線S1の上部
を架橋状構造物2を介して交差した配線を実現したもの
である。
【0035】架橋状構造物2はコの字型形状をしてお
り、へこみの部分全体が接地面のグランドGNDとな
り、この部分を下にして、しかも交差すべき信号線S1
をまたぐ跨線構造で、架橋状構造物2の裏面と信号線S
1とが接触しないように配される。
【0036】この架橋状構造物2と配線基板1とが接触
する部分には配線基板裏面の接地面のグランドGNDと
接続されたアースポストPが置かれている。
【0037】アースポストPと架橋状構造物2の裏面の
グランドGNDは互いに電気的接続を十分とるよう半田
あるいは導電性の接着剤で接続されてなる。
【0038】アースポストPは太い柱または複数の柱状
の構造物とし、架橋状構造物2の裏面グランドGNDと
基板裏面の接地面のグランドGNDを極く小さなインピ
ーダンスで接続するものである。
【0039】一方この架橋状構造物2上面に、裏面のグ
ランドGNDとでマイクロストリップ線路を形成するよ
うに信号線S3が構成されている。
【0040】この信号線S3はリボン状のワイヤWを介
して信号線S2と結線される。
【0041】リボンワイヤWとストリップ線路の信号線
S2またはS3との接続点は、通常のワイヤボンドの場
合と比較して広い面積で接続する構造とする。
【0042】このような構造のもとでは、信号線S2と
S3間を結ぶワイヤ部でのインダクタンスを微小とする
ことが可能となる。
【0043】このような構造のもとでは信号線S1に
は、架橋状構造物2が上面に置かれることから比誘電率
の小さい空げき部を介しグランドGNDが周りに位置す
ることになる。
【0044】空げきの高さをごく微小としない限りその
特性インピーダンスはほとんど変化しない。
【0045】なお、空げきを微小にする必要のある場合
には線幅をその部分だけ細くすることにより補償するこ
とも可能である。
【0046】信号線S1とS2はグランドGNDを中間
に持ち電気的に隔離される位置にあることから、信号線
S2は信号線S1からのクロストークを受けることもな
い。
【0047】一方、信号線S2はリボンワイヤWの部分
を除いてストリップライン構造を持つ。
【0048】信号の反射や減衰が問題となるとするとこ
のリボンワイヤWの部分であるが、上記のようにこの部
分ではインダクタンスは微小であり、またキャパシタン
スもストリップラインの部分と大差無い値となる。
【0049】すなわち、この部分での特性インピーダン
スはストリップライン部の特性インピーダンスとほぼ同
一となる。
【0050】このため信号線S2を伝播する信号は架橋
状構造物2により反射されることもほとんど無く、この
部分での信号の減衰もほとんどないことになる。
【0051】すなわち、本発明によると特性劣化無く超
高速信号線の交差が可能となる。
【0052】実施例2:図3は本発明の他の実施例2の
構成側面図である。
【0053】この実施例では架橋上の構造物をコの字状
ではなく、図に示すような一枚の板とし、金属など導電
性を有する支柱のポストGPのうえに置くことにより、
両下側部のポスト上に載置した板状構造物からなるコの
字状の架橋状構造物2を構成したものである。
【0054】得られる特性動作原理はほぼ第一の実施例
1と同一なことから詳細説明は省略するが、この実施例
では架橋部分のストリップライン特性が長さ方向にわた
り全体が均一となることから、接続部でのインピーダン
ス整合性がよくなり実施例1よりも若干良好な特性が得
られることになる。
【0055】実施例3:図4および図5は本発明の他の
実施例3の構成側面図および上面図で、この場合信号線
S2の部分にも金属などの導電性を有する構造物の支柱
のポストSPを配し、その構造物のポストSPの上に板
状構造物を載置した図3の実施例2と同じ構造のコの字
状の架橋状構造物2の上部面の高さをほぼ等しくなるよ
うにしてリボンワイヤWを介して信号線S2とS3を接
続したものである。
【0056】この場合リボンワイヤWの長さを小さくで
きることから、接続部のインダクタンスを上記実施例よ
りもらさに小さくすることができ、さらに特性改善が期
待できる。
【0057】実施例4:図6は本発明の更に他の実施例
4の構成側面図であり、図3および図4,図5の実施例
2および実施例3の例と同じ構造を形成するコの字状の
架橋状構造物2を簡単な操作で取り替えることにより信
号線S2の電気長を変えることを狙いとしたものであ
る。
【0058】図の実施例の図4および図5と同一符号を
付したものは実施例3と同一のものとする。
【0059】図中3は測定用の押え治具であり、導電性
高分子や金属などからなる接触子Mと絶縁体Iとからな
る。
【0060】押え治具3には押えねじガイド4が設けら
れており、配線基板1の対応する部分にも押えねじガイ
ド4を設けている。
【0061】この実施例では特定の架橋状構造物を導電
性のポストGPの上に仮に設置した後、測定用の押え治
具3で架橋上の構造物の信号線S3と金属ポストSPと
の電気的接触を測定治具の導電性を有する接触子Mを圧
接することにより実現するものである。
【0062】架橋状構造物2や配線パタン寸法が大きい
場合には目視で配した後、上から押えるだけ、またパタ
ンが小さい場合には側面にガイドやアライメント用のマ
ーカなどを付加し、それに従って配置した後圧接すれば
よい。
【0063】この実施例の治具を用いれば、微妙な遅延
調整を必要とする配線部の配線長を特性を見ながら調整
し、適切な値に追い込めたら図5の実施例のような構造
として回路を構成すればよい。
【0064】本発明は上記実施例に限定されるものでは
ない。
【0065】上記実施例では配線としてマイクロストリ
ップ形の線路としたが、コプレーナ形のような他の形式
のストリップ線路でも同様の構成が可能なことはいうま
でもない。
【0066】この場合、グランド位置が信号線と同一平
面上に存在することから配線基板1ではグランドポスト
Pが不要となり、逆に架橋状構造物の一部にスルーホー
ルを設け、グランド位置を裏面から表面に移すことによ
って実現される。
【0067】また上記全ての実施例において、グランド
のみならず信号線も架橋状構造物の表面からスルーホー
ルを介して裏面に導き、配線基板表面に位置する信号線
S2と半田または導電性接着剤で接続する構造としても
同様の効果が得られる。
【0068】
【発明の効果】以上説明したように本発明によると複数
の超高速信号線を互いの特性に影響を及ぼすことなく、
かつインピーダンスの不整合が極めて小さい状態で交差
させることができる。
【0069】したがって信号交差を必要とする比較的複
雑な超高速回路の実装ができると言う大きな特徴が得ら
れる。
【0070】又、架橋状構造物を押え治具で押えて遅延
特性補正を行うこともできることから、超高速回路の構
成がきわめて簡単にまた経済的に実現できると言う特徴
もえられる。
【図面の簡単な説明】
【図1】本発明の実施例1構成概観図である。
【図2】本発明の実施例1構成側面図である。
【図3】本発明の実施例2構成側面図である。
【図4】本発明の実施例3構成側面図である。
【図5】本発明の実施例3上面図である。
【図6】本発明の実施例4構成側面図である。
【符号の説明】
1 配線基板 2 架橋状構造物 S1、S2、S3 マイクロストリップラインの信号線 P アースポスト 3 押え治具 GP、SP 導電性の支柱(ポスト) W リボンワイヤ GND グランド M 押え治具接触子 I 押え治具絶縁体 4 押えねじガイド
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.5 識別記号 庁内整理番号 FI 技術表示箇所 H01L 25/18 (72)発明者 宮川 裕三 東京都千代田区内幸町一丁目1番6号 日 本電信電話株式会社内

Claims (2)

    【特許請求の範囲】
  1. 【請求項1】 複数個のICを組み合わせて超高速回路
    を構成するマイクロストリップ線路あるいはコプレーナ
    形のストリップ線路を用いた整合伝送を基本として行う
    実装回路において、 前記実装回路はベースとなる配線基板上にストリップ線
    路からなる複数の配線を有し、 前記複数の配線間には少なくとも一箇所以上互いに交差
    する交差箇所を備え、 前記交差箇所は、前記配線基板上に配置された第一のス
    トリップ線路の信号線からなる第一の配線と互いに電気
    的に非接触の状態で交差する第二の配線を有し、 前記第二の配線は途中が切断された第二のストリップ線
    路とコの字状の形状を持つ架橋状構造物とからなり、 前記架橋状構造物はグランドと信号線からなる第三のス
    トリップ線路を有し、 前記第三のストリップ線路は、前記第二のストリップ線
    路とグランド部はグランド部、信号線は信号線どうし互
    いに接続する接続対象となる該信号線あるいはグランド
    が互いの接続する面の裏側に存在する場合、柱状のポス
    トにより互いの接続を行う面に導いた後、リボン状のワ
    イヤあるいは柱状のポストを介して電気的に接続した構
    造を備え、 前記架橋状構造物の信号線およびグランドは、前記架橋
    状構造物のコの字状のへこみ部分を下に第一の配線を跨
    線し該第一の配線のストリップラインの心線とたがいに
    電気的に非接触状態に配してなることを特徴とする超高
    速実装回路。
  2. 【請求項2】 前記架橋状構造物は、一枚の板状体を導
    電性のあるポストの上に配したコの字状の形態を有して
    なることを特徴とする請求項1記載の超高速実装回路。
JP3224560A 1991-08-09 1991-08-09 超高速実装回路 Pending JPH0548306A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP3224560A JPH0548306A (ja) 1991-08-09 1991-08-09 超高速実装回路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP3224560A JPH0548306A (ja) 1991-08-09 1991-08-09 超高速実装回路

Publications (1)

Publication Number Publication Date
JPH0548306A true JPH0548306A (ja) 1993-02-26

Family

ID=16815695

Family Applications (1)

Application Number Title Priority Date Filing Date
JP3224560A Pending JPH0548306A (ja) 1991-08-09 1991-08-09 超高速実装回路

Country Status (1)

Country Link
JP (1) JPH0548306A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5600285A (en) * 1994-11-18 1997-02-04 Unisys Corporation Monolithic stripline crossover coupler having a pyramidal grounding structure
JP7283649B1 (ja) * 2022-11-07 2023-05-30 三菱電機株式会社 高周波回路および半導体装置

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5600285A (en) * 1994-11-18 1997-02-04 Unisys Corporation Monolithic stripline crossover coupler having a pyramidal grounding structure
JP7283649B1 (ja) * 2022-11-07 2023-05-30 三菱電機株式会社 高周波回路および半導体装置
WO2024100726A1 (ja) * 2022-11-07 2024-05-16 三菱電機株式会社 高周波回路および半導体装置

Similar Documents

Publication Publication Date Title
US4821007A (en) Strip line circuit component and method of manufacture
CA1240371A (en) Coplanar microstrap waveguide
KR910000241B1 (ko) 반도체장치
KR0151134B1 (ko) 프로우브 장치
US5349317A (en) High frequency signal transmission tape
US3573670A (en) High-speed impedance-compensated circuits
US6838953B2 (en) High-frequency interconnection for circuits
US5162896A (en) IC package for high-speed semiconductor integrated circuit device
JPH06303010A (ja) 高周波伝送線路及び該高周波伝送線路を用いた集積回路装置並びに高周波平面回路の接続方法
JPH0548306A (ja) 超高速実装回路
US7408119B2 (en) Electrical interconnection for high-frequency devices
EP0293838A2 (en) IC package for high-speed semiconductor integrated circuit device
US6538316B2 (en) High frequency semiconductor device housing package
CN111106466B (zh) 用于测试设备的信号传输结构
JP3435028B2 (ja) 高周波用半導体装置
JPH0936617A (ja) 高周波モジュール
CN216902914U (zh) 一种硅基基板及芯片
US7321170B2 (en) High frequency semiconductor device
JP4418883B2 (ja) 集積回路チップの試験検査装置、集積回路チップの試験検査用コンタクト構造体及びメッシュコンタクト
JP2022026046A (ja) 基板間接続構造および基板間接続方法
JP3470052B2 (ja) 高周波用部品の接続構造
JPH04276905A (ja) ストリップ線路の製造方法
CN114284249A (zh) 半导体连线结构
US6586960B2 (en) Measuring device for testing unpacked chips
JPH071844Y2 (ja) 集積回路パツケ−ジ